KR102248147B1 - 세라믹스층과 구리 분말 페이스트 소결체의 적층체 - Google Patents

세라믹스층과 구리 분말 페이스트 소결체의 적층체 Download PDF

Info

Publication number
KR102248147B1
KR102248147B1 KR1020190089986A KR20190089986A KR102248147B1 KR 102248147 B1 KR102248147 B1 KR 102248147B1 KR 1020190089986 A KR1020190089986 A KR 1020190089986A KR 20190089986 A KR20190089986 A KR 20190089986A KR 102248147 B1 KR102248147 B1 KR 102248147B1
Authority
KR
South Korea
Prior art keywords
copper powder
sintered body
laminate
interface
powder paste
Prior art date
Application number
KR1020190089986A
Other languages
English (en)
Other versions
KR20200014695A (ko
Inventor
히데키 후루사와
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20200014695A publication Critical patent/KR20200014695A/ko
Application granted granted Critical
Publication of KR102248147B1 publication Critical patent/KR102248147B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12049—Nonmetal component
    • Y10T428/12056—Entirely inorganic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Powder Metallurgy (AREA)
  • Laminated Bodies (AREA)
  • Ceramic Capacitors (AREA)

Abstract

구리 분말 페이스트의 소결에 의해 제조된 소결체와 세라믹스 기재의 적층체이며, 소성체와 세라믹스 기재의 밀착성이 우수한 적층체를 제공한다.
세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체이며, 구리 분말 페이스트 소결체와 세라믹스층의 계면에 있어서, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소가 합쳐서, STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 5∼15㎚의 범위의 두께로 존재하는 부분을 갖는 적층체.

Description

세라믹스층과 구리 분말 페이스트 소결체의 적층체{LAMINATE OF SINTERED BODY OF COPPER POWDER PASTE AND CERAMIC LAYER}
본 발명은, 세라믹스층과 구리 분말 페이스트 소결체의 적층체에 관한 것이다.
전자 기기의 사용 주파수대가 고주파측으로 시프트됨에 따라서, 절연 기판을 세라믹스로 한 적층 부품의 수요가 높아지고 있다. 콘덴서이면 MLCC이고, 기판이면 LTCC이다. 전극 재료로서는, 전자로서는 내부 전극용의 니켈 분말, 외부 전극용의 구리 분말, 후자라면 은 분말, 또는 구리 분말이 사용되어 있거나, 혹은 사용이 검토되고 있다. 구리 분말은 은 분말에 비해 저렴한 것에 더하여, 전기 저항의 관점에서 니켈보다 유리하므로, 전극 재료로서의 구리 분말에 주목이 모아지고 있다.
전극 재료로서의 금속 분말은 용제, 바인더 수지 등과 혼합되어 페이스트로 가공되고, 그것을 세라믹스 기판, 또는 세라믹스 입자로 구성되는 그린 시트 상에 인쇄한다. 이 적층체를 예를 들어 600℃ 이상의 비산화성 분위기, 혹은 환원 분위기에서 소성함으로써 금속 분말끼리가 소결되어, 전극이 얻어진다. 기재인 세라믹스에 비해 금속의 열팽창 계수가 커, 소성 과정에서 팽창, 수축에 차가 발생하여, 소성 전극과 세라믹스 기재가 박리되는 경우가 있다. 이것을 피하기 위해, 세라믹스층을 구성하는 세라믹스 입자나, 유리 프릿이라고 불리는 입자를 금속 분말 페이스트에 첨가하여, 소성 전극과 세라믹스 기재의 밀착력이 확보된다.
MLCC에서는 부품의 사이즈의 제약이 있지만 적층 수를 얻을 수 있으면 부품당 정전 용량을 크게 할 수 있으므로, 이것을 실현하기 위해서는 전극 페이스트를 얇게 도포하는 것이 필요해진다. 또한, LTCC라면, 회로 폭을 좁게 할 수 있으면 기판의 실장 밀도를 높게 할 수 있으므로, 파인 피치로 단선 없이 인쇄할 수 있는 것이 유리하다. 이러한 요구에 대응하기 위해, 금속 분말 페이스트 및 금속 분말 페이스트에 사용되는 금속 분말의 개량이 시도되고 있다(특허문헌 1, 특허문헌 2).
국제 공개 제2013/125659호 국제 공개 제2013/118893호
상술한 바와 같이, 소성 전극(소성체)이 구리 분말 등의 금속 분말의 페이스트 소결에 의해 제조되어 오고 있다. 한편, 차량 탑재 용도 등 넓은 온도 범위에서 이 소성체와 세라믹스 기재의 복합체가 사용되는 경우가 증가하고 있다. 그래서 이러한 넓은 온도 범위에서도 소성체와 세라믹스 기재가 박리되지 않는, 소성체와 세라믹스 기재의 강한 밀착성이 요구되고 있다.
따라서 본 발명의 목적은, 구리 분말 페이스트의 소결에 의해 제조된 소결체와 세라믹스 기재의 적층체이며, 소성체와 세라믹스 기재의 밀착성이 우수한 적층체를 제공하는 데 있다.
본 발명자는, 예의 연구한 결과, 후술하는 복합체에 의해 상기 목적을 달성할 수 있음을 알아내어 본 발명에 도달하였다.
따라서, 본 발명은 이하의 (1)을 포함한다.
(1)
세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체이며,
구리 분말 페이스트 소결체와 세라믹스층의 계면에 있어서,
구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소가 합쳐서, STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 5∼15㎚의 범위의 두께로 존재하는 부분을 갖는, 적층체.
본 발명에 따르면, 구리 분말 페이스트의 소결에 의해 제조된 소결체와 세라믹스 기재의 적층체이며, 소성체와 세라믹스 기재의 밀착성이 우수한 적층체를 얻을 수 있다.
도 1은 실시예 3의 적층체의 소성체와 알루미나의 계면의 원소 매핑에 의한 화상이다.
도 2는 실시예 3의 적층체의 소성체와 알루미나의 계면에 대해, 알루미나측으로부터 출발한 각 원소의 원자 농도의 플롯의 결과(계면 농도 프로파일)의 그래프이다.
도 3은 실시예 3의 적층체의 소성체와 알루미나의 계면의 격자 상이다.
도 4는 실시예 23의 적층체의 소성체와 알루미나의 계면의 원소 매핑에 의한 화상이다.
도 5는 실시예 23의 적층체의 소성체와 알루미나의 계면에 대해, 알루미나측으로부터 출발한 각 원소의 원자 농도의 플롯의 결과(계면 농도 프로파일)의 그래프이다.
도 6은 실시예 23의 적층체의 소성체와 알루미나의 계면의 전자 현미경 사진과 그 대응 개소의 격자 상이다.
이하에 본 발명을 실시 양태를 들어 상세하게 설명한다. 본 발명은 이하에 드는 구체적인 실시 양태에 한정되는 것은 아니다.
[세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체]
본 발명의 적층체는, 세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체이며, 구리 분말 페이스트 소결체와 세라믹스층의 계면에 있어서, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소가 합쳐서, STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 5∼15㎚의 범위의 두께로 존재하는 부분을 갖는다.
적합한 실시 양태에 있어서, 세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체는, 이러한 적층체 구조를 포함하는 것을 포함한다. 예를 들어, 세라믹스층 상에 구리 분말 페이스트 소결체층이 적층되고, 또한 그 구리 분말 페이스트 소결체층 상에 세라믹스층이 적층된 것을 포함하고, 이들의 적층이 반복되어 형성된 적층체를 포함한다. 층 상이라 함은, 적층의 방향을 설명하기 위한 표현이며, 연직 방향의 상향에 한정되는 것은 아니다.
[구리 분말 페이스트 소결체]
본 발명의 적층체는, 세라믹스층에 구리 분말 페이스트 소결체가 적층됨으로써 제조할 수 있다. 구리 분말 페이스트 소결체는, 도포된 구리 분말 페이스트를 소결함으로써 조제된다.
적합한 실시 양태에 있어서, 구리 분말 페이스트 소결체의 조제를 위한 소결은, 공지의 수단에 의해 행할 수 있고, 예를 들어 비산화성 분위기, 약환원성 분위기, 수증기 분위기하에서, 500∼1000℃에서 0.1∼10시간 유지함으로써 소결할 수 있다.
소결에 앞서, 구리 분말 페이스트가 세라믹스층의 표면에 도포된다. 적합한 실시 양태에 있어서, 도포는, 공지의 수단에 의해 행할 수 있고, 예를 들어 스크린 인쇄, 디스펜스 공법에 의해 행할 수 있다.
[구리 분말 페이스트]
구리 분말 페이스트는, 표면 처리된 구리 분말을 사용하여, 공지의 수단에 의해 조제할 수 있다. 적합한 실시 양태에 있어서, 예를 들어 표면 처리된 구리 분말과, 용제, 바인더 수지, 공지의 첨가제를 혼련하여, 조제할 수 있다. 적합한 실시 양태에 있어서, 용제로서는, 공지의 용제를 사용할 수 있고, 이러한 용제로서 예를 들어, 알코올 용제(예를 들어 테르피네올, 디히드로테르피네올, 이소프로필알코올, 부틸카르비톨, 테르피네올옥시에탄올, 디히드로테르피네올옥시에탄올로 이루어지는 군에서 선택된 1종 이상), 글리콜에테르 용제(예를 들어 부틸카르비톨), 아세테이트 용제(예를 들어 부틸카르비톨아세테이트, 디히드로테르피네올아세테이트, 디히드로카르비톨아세테이트, 카르비톨아세테이트, 리나릴아세테이트, 테르피네올아세테이트로 이루어지는 군에서 선택된 1종 이상), 케톤 용제(예를 들어 메틸에틸케톤), 탄화수소 용제(예를 들어 톨루엔, 시클로헥산으로 이루어지는 군에서 선택된 1종 이상), 셀로솔브류(예를 들어 에틸셀로솔브, 부틸셀로솔브로 이루어지는 군에서 선택된 1종 이상), 디에틸프탈레이트 또는 프로피오네이트계 용제(예를 들어 디히드로테르피네올프로피오네이트, 디히드로카르빌프로피오네이트, 이소보닐프로피오네이트로 이루어지는 군에서 선택된 1종 이상)을 들 수 있다. 적합한 실시 양태에 있어서, 바인더 수지로서는, 공지의 바인더 수지를 사용할 수 있고, 이러한 바인더 수지로서 예를 들어, 셀룰로오스계 수지, 아크릴 수지, 알키드 수지, 폴리비닐알코올계 수지, 폴리비닐아세탈, 케톤 수지, 요소 수지, 멜라민 수지, 폴리에스테르, 폴리아미드, 폴리우레탄을 들 수 있다.
적합한 실시 양태에 있어서, 구리 분말 페이스트로서, 유리 프릿이 첨가되지 않는 페이스트를 사용할 수 있다.
[표면 처리된 구리 분말]
표면 처리된 구리 분말이, 구리 분말 페이스트의 조제에 사용된다. 적합한 실시 양태에 있어서, 표면 처리되는 구리 분말로서는, 예를 들어 서브미크론 구리 분말을 사용할 수 있고, 예를 들어 습식법에 의해 조제된 구리 분말을 사용할 수 있고, 예를 들어 불균화법 및 화학 환원법에 의해 조제된 구리 분말을 사용할 수 있다. 적합한 실시 양태에 있어서, 구리 분말에 대한 표면 처리는, 구리 분말 표면 처리제 용액과의 혼합에 의해 행할 수 있고, 예를 들어 특허문헌 1(국제 공개 제2013/125659호) 및 특허문헌 2(국제 공개 제2013/118893호)에 개시된 구리 분말 표면 처리제를, 동 문헌에 개시된 순서에 따라서 시용하여, 표면 처리를 행할 수 있다.
적합한 실시 양태에 있어서, 표면 처리된 구리 분말로서는, 비표면적이, 예를 들어 1㎡g-1 이상, 바람직하게는 2㎡g-1 이상인 구리 분말을 사용할 수 있다.
[세라믹스층]
적합한 실시 양태에 있어서, 세라믹스층으로서, 세라믹스 기재를 사용할 수 있다. 세라믹스 기재의 세라믹스로서는, 공지의 세라믹스를 사용할 수 있고, 이러한 세라믹스로서, 알루미나, 티타늄산바륨을 주성분으로 하는 세라믹스, CuNiZn의 페라이트 입자의 소결체인 세라믹스, 질화규소, 질화알루미늄, CaZrO3, CaTiO3, HfO2, BaTi2O5, (K, Na)NbO3 중 어느 것 혹은 복수로 구성되는 세라믹스를 들 수 있다. 이들 세라믹스는, 각각 공지의 수단에 의해, 공지의 재료로 조제할 수 있다.
적합한 실시 양태에 있어서, 세라믹스로서, O(산소)를 제외한 원소 중에서 가장 원소의 원자 농도가 높은 원소가 Si이고 다음으로 높은 원소가 Al인 세라믹스를 사용할 수 있다.
[구리 분말 페이스트 소결체와 세라믹스층의 계면]
본 발명에 의한 구리 분말 페이스트 소결체와 세라믹스층의 계면은, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소가 합쳐서, STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 5∼15㎚의 범위의 두께로 존재하는 부분을 갖는 것으로 되어 있다. 「합쳐서」라 함은, 당해 부분의 원소의 두께에 대해, 상기한 각각의 원소의 두께를 합계하여 산출해도 되는 것을 의미한다. 적합한 실시 양태에 있어서, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종의 원소가, 그 원소 단독으로, STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 5∼15㎚의 범위의 두께로 존재하는 부분을 갖는 것으로 되어 있다.
적합한 실시 양태에 있어서, 상기 두께는, 예를 들어 5∼15㎚로 할 수 있다.
본 발명에 있어서, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소가 존재한다고 하는 것은, 적층체의 계면 두께 방향 100㎚에 걸쳐, EDS 분석하였을 때에 Cu, 세라믹스를 구성하는 원소, 상기 3 원소의 합계 원자 농도를 100％로 하였을 때에 Si, Ti 및 Zr 중 1종 이상이 합계하여 1％ 이상 관찰되는 경우를 말한다.
STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하는 경우에는, 계면이 그 100㎚의 중앙 부근, 즉 예를 들어 45∼55㎚의 범위에 위치하도록 주사하는 것이 바람직하다.
적합한 실시 양태에 있어서, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소는, 구리 분말 페이스트측으로부터 계면으로 분포되는 원소이며, 원소의 원자 농도의 프로파일링에 있어서의 분포의 양태로부터, 당업자는 파악할 수 있다.
혹은, 적합한 실시 양태에 있어서, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소의 농도 분포를 관찰하는 데 있어서, 세라믹스층에 복수의 종류의 입자가 존재하고 있는 경우에, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr의 분포가 관측되기 쉬운 입자를 선택하여, 그것을 계면의 상태의 관측의 대상으로 할 수 있다. 예를 들어, 실리카 입자와 알루미나 입자를 포함하는 세라믹스층의 계면에 있어서, 대표로서 알루미나 입자를 선택하여, 상기 두께를 측정할 수 있다.
본 발명자는, 이러한 계면의 상태로 되어 있는 것을 지표로 하면, 그 적층체는, 적층된 층이 우수한 밀착성을 나타내는 것으로 되어 있고, 테이프 박리 시험의 결과가 양호하게 되어 있는 것, 또한 양호한 비저항을 양립하고 있는 것을 알아내어, 본 발명에 도달하였다. 이 메커니즘은 불분명하지만, 이러한 계면의 상태로 되어 있는 경우에는, 구리 분말 페이스트 소결체에 의한 층(결정층)과, 세라믹스층의 경계에, Si, Ti 또는 Zr에 의한, 매우 얇은 비정질의 층이 형성되어 있어, 이에 의해 우수한 밀착성이 실현되어 있는 것은 아닌지, 본 발명자는 생각하였다. 그리고 이러한 매우 얇은 비정질의 층이 경계 부근에 적절하게 형성되므로, 구리 분말 페이스트 중의 표면 처리된 구리 분말이, 페이스트 중에서 충분히 분산되어 있는 것이 유효하다고, 본 발명자는 생각하였다.
적합한 실시 양태에 있어서, 구리 분말 페이스트 소결체와 세라믹스층의 계면을, STEM에 의해 적층체의 두께 방향으로, 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소의 원자 농도의 합계 농도를 Z％로 하였을 때, 주사 범위에 있어서의 Z의 최댓값이 1∼50％이다. 적합한 실시 양태에 있어서, 상기 100㎚ 주사에 있어서의 Z의 최댓값은, 예를 들어 1∼50％로 할 수 있다. 적합한 실시 양태에 있어서, 100㎚ 주사 대신에, 100∼800㎚의 주사로 할 수 있다. 상기 100∼800㎚ 주사에 있어서의 Z의 최댓값은, 예를 들어 10∼40％로 할 수 있다.
단, 구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소의 원자 농도의 합계 농도를 Z％로 하는 경우에, 구리 분말 페이스트 소결체에서 유래되는 원소의 원자 농도와 세라믹스에서 유래되는 원소의 원자 농도의 합을 100％로 한다. 구리 분말 페이스트 소결체에서 유래되는 원소로서는, 예를 들어 구리 분말의 표면 처리제로서 Si, Ti 또는 Zr을 포함하는 표면 처리제가 사용된 경우에는, 각각 Si, Ti 또는 Zr이 포함되고, 이것 외에도 Cu, C, O가 포함된다. 세라믹스에서 유래되는 원소로서는, 각각의 세라믹스의 조성에 따라서 결정된다. 예를 들어 알루미나의 경우에는, Al, O가 포함된다. 예를 들어 티타늄산바륨의 경우에는, Ti, Ba, O가 포함된다. 예를 들어 질화규소의 경우에는, Si, N이 포함된다. 예를 들어 실리카의 경우에는, Si, O가 포함된다. 예를 들어 NiZnCu 소결체의 경우에는, Ni, Zn, Cu가 포함된다.
[비저항]
적합한 실시 양태에 있어서, 세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체의 구리 분말 페이스트 소결체는, 우수한 비저항을 나타낸다. 적합한 실시 양태에 있어서, 예를 들어 1.7∼10[μΩ·㎝]의 범위, 혹은 1.8∼3.4[μΩ·㎝]의 범위로 할 수 있다. 비저항은 공지의 수단에 의해 측정할 수 있다.
[박리 시험]
적합한 실시 양태에 있어서, 세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체는, 테이프 박리 시험에 있어서 우수한 특성을 나타내는 것으로 되어 있어, 즉 우수한 밀착성을 나타낸다. 테이프 박리 시험은, 후술하는 실시예의 순서에 의해 행할 수 있다.
[적합한 실시 양태]
적합한 실시 양태에 있어서, 본 발명은 다음의 (1) 이하에도 있다.
(1)
세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체이며,
구리 분말 페이스트 소결체와 세라믹스층의 계면에 있어서,
구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소가 합쳐서, STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 5∼15㎚의 범위의 두께로 존재하는 부분을 갖는, 적층체.
(2)
구리 분말 페이스트 소결체와 세라믹스층의 계면을, STEM에 의해 적층체의 두께 방향으로, 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때,
구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소의 원자 농도의 합계 농도를 Z％로 하였을 때, 주사 범위에 있어서의 Z의 최댓값이 1∼50％인(단, 구리 분말 페이스트 소결체에서 유래되는 원소의 원자 농도와 세라믹스에서 유래되는 원소의 원자 농도의 합을 100％로 함), (1)에 기재된 적층체.
(3)
구리 분말 페이스트 소결체와 세라믹스층의 계면을, STEM에 의해 적층체의 두께 방향으로, 계면을 사이에 두고 100∼800㎚ 주사하여 관찰하였을 때,
구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소의 원자 농도의 합계 농도를 Z％로 하였을 때, 주사 범위에 있어서의 Z의 최댓값이 10∼40％인(단, 구리 분말 페이스트 소결체에서 유래되는 원소의 원자 농도와 세라믹스에서 유래되는 원소의 원자 농도의 합을 100)％로 함), (1)에 기재된 적층체.
(4)
구리 분말 페이스트 소결체가, 유리 프릿을 포함하지 않는 구리 분말 페이스트의 소결체인, (1) 내지 (3) 중 어느 하나에 기재된 적층체.
(5)
구리 분말 페이스트 소결체가, 비표면적이 1㎡g-1 이상인 구리 분말의 페이스트 소결체인, (1) 내지 (4) 중 어느 하나에 기재된 적층체.
(6)
세라믹스층이, 알루미나의 층, 티타늄산바륨을 주성분으로 하는 층, CuNiZn의 페라이트 입자의 소결체인 층, 질화알루미늄의 층 또는 질화규소의 층인, (1) 내지 (5) 중 어느 하나에 기재된 적층체.
(7)
세라믹스층의 세라믹스가, O를 제외한 원소 중에서 가장 원자 농도가 높은 원소가 Si이고, 다음으로 높은 원소가 Al인, (1) 내지 (6) 중 어느 하나에 기재된 적층체.
(8)
(1) 내지 (7) 중 어느 하나에 기재된 적층체를 포함하는, 구리·세라믹스 복합체.
(9)
(1) 내지 (7) 중 어느 하나에 기재된 적층체를 갖는 전자 부품.
(10)
(9)에 기재된 전자 부품을 탑재한 전자 기기.
따라서 본 발명은, 상기 적층체를 포함하고, 상기 적층체를 포함하는 구리·세라믹스 복합체를 포함하고, 이들을 갖는 전자 부품을 포함하고, 이들 전자 부품을 탑재한 전자 기기를 포함한다.
적합한 실시 양태에 있어서, 본 발명의 적층체는, 전자 부품의 부분으로서 제작되어도 되고, 예를 들어 MLCC 등의 콘덴서, LTCC 등의 기판의 일부로서 마련되어 있어도 된다. 적합한 실시 양태에 있어서, 본 발명의 적층체는, 세라믹스 다층 기판에 있어서, 층간 접속을 위해, 기판에 구멍을 형성하고, 거기에 구리 분말 페이스트를 충전하여 소성함으로써 제작되는 양태를 포함한다. 적합한 실시 양태에 있어서, 본 발명의 적층체는, 구리 분말 페이스트 소결체가, 전극으로서 사용되는 양태를 포함하고, 예를 들어 전극의 두께가, 두께 0.1∼1000㎛, 바람직하게는 0.3∼100㎛, 더욱 바람직하게는 0.5∼50㎛인 양태로 할 수 있다. 적합한 실시 양태에 있어서, 본 발명의 적층체는, 구리 분말 페이스트 소결체가, 회로의 배선으로서 사용되는 양태를 포함하고, 예를 들어 배선 피치(회로 폭)가, 1∼5000㎛, 바람직하게는 5∼3000㎛인 양태로 할 수 있다.
[실시예]
이하에 실시예를 들어, 본 발명을 더욱 상세하게 설명한다. 본 발명은, 이하의 실시예에 한정되는 것은 아니다.
(예 1: 서브미크론 구리 분말의 조제)
아산화구리 1㎏, 아라비아 고무 4g, 순수 7L로 이루어지는 슬러리에, 25vol％의 희황산 2.5L를 순간적으로 첨가하고, 500rpm으로 10분간 교반하였다. 이 조작에 의해 얻어진 구리 분말이 충분히 침강한 후에 상등액을 제거하고, 순수를 7L 첨가하여 500rpm으로 10분간 교반하였다. 상등액 중의 Cu2+ 유래의 Cu 농도가 1g/L를 하회할 때까지 이 조작을 반복하였다.
(예 2: 실시예 1∼3)
(구리 분말의 표면 처리)
디아미노실란(A-1120(MOMENTIVE사 제조))을 각각 5, 40, 60mL 채취하고, 합계로 500mL가 되도록 순수와 혼합하여, 밤새 200rpm 정도로 교반하였다. 예 1에서 제작한 침강 슬러리의 상등액을 제거하여, 침강 구리 분말과 디아미노실란 수용액을 500rpm으로 1시간 교반하였다. 교반 후, 탁상 원심 분리 장치로 1500rpm, 30분의 조건에서 고액 분리하여, 고형물(함수율 10∼13％)을 회수하였다. 이것을 질소 분위기하에서, 100℃, 2시간 건조한 후, 1㎜ 체를 전량 통과할 때까지, 유봉, 유발로 해쇄하고, 0.4㎫의 분쇄압으로 탁상 제트 밀로 해쇄하였다. 해쇄하여 얻어진 분말의 유동법에 의한 BET 비표면적을 Macsorb HM model-1201에 의해 측정하였다(유동법 1점법, 탈기 조건; 150℃, 20분, 대기압, 질소 플로). 3.1∼3.2㎡g-1이었다.
(페이스트의 조제)
미리 테르피네올과 에틸셀룰로오스를 자전 공전 믹서, 및 3본롤에 통과시켜 충분히 혼련한 비이클과, 올레산, 및 구리 분말의 비율이 구리 분말:에틸셀룰로오스:올레산:테르피네올＝80:2.3:1.6:16.1(중량비)이 되도록 혼합하고, 자전 공전 믹서로 예비 혼련한 후, 3본롤에 통과시켜(마무리 롤 갭 5㎛), 자전 공전 믹서를 사용하여 탈포하였다. 얻어진 페이스트를 25㎛ 갭의 애플리케이터를 사용하여 슬라이드 글래스 상에 도막하고, 120℃에서 10분간 건조시켰다. 얻어진 도막의 도공 방향의 Rz를 촉침식 조도계로 계측하여, 5점 평균이 각각 2㎛ 이하인 것을 확인하였다. 즉, 페이스트에 포함되는 응집물의 크기는 2㎛ 이하인 것을 확인하였다.
(소성체·세라믹스 적층체의 제작)
표면 조도(Ra)가 0.04㎛인 알루미나 기판(순도 99.5％)에, 스크린 판(스테인리스 메쉬, 선 직경 18㎛, 메쉬 두께 38㎛, 오프닝 33㎛, 개구율 42％)을 사용하여, 폭 5㎜, 길이 20㎜의 라인을 3개 인쇄하였다. 이것을, 25℃에서 순수를 질소로 버블링하여, 이 수증기를 포함하는 질소를 2L/분으로 공급하면서, 850℃까지 0.75℃/분의 속도로 공급하여, 850℃에서 20분 유지하였다. 이와 같이 하여, 페이스트의 소성체를 세라믹스 기판 상에 형성하여, 소성체·세라믹스 적층체를 얻었다.
(저항 측정, 박리 시험)
실온까지 냉각하여 얻어진 폭 5㎜, 길이 20㎜의 회로의 표면 저항, 및 두께를 계측하고, 비저항을 3점 평균으로 구하였다. 또한 회로와 기판에 카본 양면 테이프(닛신 EM사 제조)를 사용하여, JIS Z 0237에 따라서 박리 시험을 행하여, 테이프의 접착면에 회로가 부착되지 않는지를 확인하였다.
(STEM 관찰, EDS 분석)
또한 얻어진 소성체·세라믹스 적층체의 회로 부분에 대해, 소성체와 알루미나 기판의 계면을 관찰하기 위해, FIB를 사용하여 단면 가공하여, 계면을 STEM과 EDS에 의해 분석하였다.
장치: STEM
단면 TEM 상 배율: 10∼50만배(* 관찰 배율은 적절하게 조정하였음)
특성 X선
조사 전자의 빔 직경: 1㎚
주사 거리: 100㎚(소성 전극과 세라믹스 기재가 대략 50㎚씩 되도록 하였음)
두께: 커플링제 구성 무기 원소의 특성 X선의 농도 프로파일의 최댓값의 50atomic％가 되는 거리를 두께로 하였음
도 1에, 실시예 3의 계면의 원소 매핑에 의한 화상을 나타낸다.
도 2에, 실시예 3의 소성체와 알루미나의 계면에 대해, 알루미나측으로부터 출발한 각 원소의 원자 농도의 플롯의 결과(계면 농도 프로파일)를 그래프로서 나타낸다.
도 3에, 실시예 3의 계면의 격자 상을 나타낸다.
(예 3: 실시예 4)
페이스트의 조성을 구리 분말:에틸셀룰로오스:테르피네올＝80:2.3:17.7(중량비)로 한 것 이외에는, 예 2의 실시예 3과 동일한 조작을 행하였다.
(예 4: 실시예 5)
표면 처리 공정에 있어서, 디아미노실란(A-1120(MOMENTIVE사 제조)) 20mL, 에폭시실란(Z-6040(도레이 다우코닝사 제조)) 10mL, 순수 470mL로 한 것 이외에는, 예 2와 동일한 조작을 행하였다.
(예 5: 실시예 6)
표면 처리 공정에 있어서, 에폭시실란을 테트라에톡시실란(도쿄 가세이 고교사 제조)으로 한 것 이외에는, 예 4와 동일한 조작을 행하였다.
(예 6: 실시예 7)
표면 처리 공정에 있어서, 디아미노실란을 티타네이트 커플링제(플렌액트 44(아지노모토 파인테크노사 제조))로 한 것 이외에는, 예 2의 실시예 3과 동일한 조작을 행하였다.
(예 7: 실시예 8)
표면 처리 공정에 있어서, 디아미노실란(A-1120(MOMENTIVE사 제조)) 30mL, 티타네이트 커플링제(플렌액트 44(아지노모토 파인테크노사 제조)) 20mL, 순수 450mL로 한 것 이외에는, 예 4와 동일한 조작을 행하였다.
(예 8: 실시예 9)
표면 처리 공정에 있어서, 티타네이트 커플링제(플렌액트 44(아지노모토 파인테크노사 제조)) 30mL, 유기 지르코늄 화합물(오르가틱스 ZC-300(마츠모토 파인케미컬사 제조)) 40mL, 순수 430mL로 한 것 이외에는, 예 4와 동일한 조작을 행하였다.
(예 9: 실시예 10)
표면 처리 공정에 있어서, 디아미노실란(A-1120(MOMENTIVE사 제조)) 30mL, 유기 지르코늄 화합물(오르가틱스 ZC-300(마츠모토 파인케미컬사 제조)) 40mL, 순수 430mL로 한 것 이외에는, 예 4와 동일한 조작을 행하였다.
(예 10: 실시예 11∼13)
실시예 1∼3의 페이스트를 사용하여 소성 분위기를 N2로 한 것 이외에는, 예 2와 동일한 조작을 행하였다.
(예 11: 실시예 14)
실시예 2의 페이스트를 사용하여 소성 분위기를 2％의 H2를 포함하는 N2로 한 것 이외에는, 예 2와 동일한 조작을 행하였다.
(예 12: 실시예 15∼17)
(세라믹스 기재의 제작)
BaTiO3 입자(닛신 엔지니어링사 제조, 입경 50㎚)와 테르피네올과 에틸셀룰로오스의 비율이, BaTiO3 입자:에틸셀룰로오스:테르피네올＝50:10:40(중량비)이 되도록 혼합하고, 자전 공전 믹서로 예비 혼련한 후, 3본롤에 통과시키고(마무리 롤 갭 5㎛), 자전 공전 믹서를 사용하여 탈포하였다. 얻어진 페이스트를 25㎛ 갭의 애플리케이터를 사용하여 PET 필름 상에 도막하고, 120℃에서 10분간 건조시켰다. 건조 도막으로부터 PET 필름을 박리하고, 대기 분위기하에서 1200℃에서 건조 도막을 소성하였다.
(소성체·세라믹스 적층체의 제작)
얻어진 기판 상에 실시예 3의 페이스트를 사용하여 인쇄하고, 소성 분위기를 N2, 수증기, 혹은 2％ H2를 포함하는 N2로 한 것 이외에는, 예 2와 동일한 조작을 행하였다.
(예 13: 실시예 18)
실시예 7의 페이스트를 예 12에서 제작한 BaTiO3 시트(1200℃에서 소성 완료)에 인쇄하고, 예 12(실시예 17)와 동일한 조작을 행하였다. STEM에 의해 계면을 분석할 때, BaTiO3 유래의 Ti와, 티타네이트 커플링제 유래의 Ti는, Ba와 Ti가 공존하는 영역을 기재로 하여, 티타네이트 커플링제 유래의 Ti의 두께를 산출하였다.
(예 14: 실시예 19∼21)
기재를 질화규소 기판(도시바 머티리얼사 제조) 상에 실시예 3의 페이스트를 사용하여 인쇄하고, 소성 분위기를 N2, 수증기, 혹은 2％ H2를 포함하는 N2로 한 것 이외에는, 예 2와 동일한 조작을 행하였다.
(예 15: 실시예 22)
(세라믹스 기재의 조제, 소성체·세라믹스 적층체의 제작, 평가)
알루미나 입자와 실리카 입자를 중량비 1:1로 지르코니아 비즈를 사용하여 해쇄하고, 에틸셀룰로오스와 테르피네올의 비율이, (알루미나+지르코니아):에틸셀룰로오스:테르피네올＝50:10:40(중량비)이 되도록 혼합하고, 자전 공전 믹서로 예비 혼련한 후, 3본롤에 통과시키고(마무리 롤 갭 5㎛), 자전 공전 믹서를 사용하여 탈포하였다. 얻어진 페이스트를 25㎛ 갭의 애플리케이터를 사용하여 PET 필름 상에 도막하고, 120℃에서 10분 건조시켰다. 건조 도막의 Ra는 0.25㎛였다. 이 건조 도막으로부터 PET 필름을 박리하고, 실시예 3의 페이스트를 인쇄하였다.
25℃에서 순수를 버블링한 질소를 2L/min으로 계속 공급하면서 700℃까지 0.75℃/min으로 승온하고, 700℃에서 20분 유지하였다.
예 2와 동일한 조작을 행하여, 얻어진 적층체를 평가하였다.
(예 16: 실시예 23)
예 15에서 제작한 알루미나/실리카의 그린 시트에, 실시예 3의 페이스트를 인쇄하고, 컴프레서로부터 대기를 2L/min으로 계속 공급하면서, 500℃까지는 0.75℃/min으로 승온하고, 500℃에서 20분 유지하였다. 그 후, 2％ H2를 포함하는 N2를 2L/min으로 계속 공급하면서 850℃까지는 0.75℃/min으로 승온하고, 850℃에서 20분 유지하였다. 계면 분석에서는, 그린 시트측에 생성된 실리카 입자 상으로부터 소성 구리를 향해 조작하면, 그린 시트 구성 입자인지 구리 분말 표면 처리 성분 유래인지 구별이 되지 않으므로, 알루미나 입자 상으로부터 소성 구리를 향해 주사하였다. 그 이외에는 예 2와 동일한 조작을 행하였다.
도 4에, 실시예 23의 계면의 원소 매핑에 의한 화상을 나타낸다.
도 5에, 실시예 23의 소성체와 알루미나의 계면에 대해, 알루미나측으로부터 출발한 각 원소의 원자 농도의 플롯의 결과(계면 농도 프로파일)를 그래프로서 나타낸다.
도 6에, 실시예 23의 계면의 격자 상을 나타낸다. 우측의 상단의 도면(Diff-1), 중간단의 도면(Diff-2), 하단의 도면(Diff-3)은 각각, 좌측의 도면의 해당 개소에 있어서의 격자 상을 나타내는 화상이다. 우측의 상단의 도면(Diff-1)으로부터는, 소성 구리와 그린 시트 소성체의 계면에 정제한 실리카층에 대해, 브로드한 원환상의 회절 패턴이 확인되고, 규칙적인 회절 스폿이 확인되지 않았다는 점에서 비정질인 것을 확인할 수 있었다. 중간단의 도면(Diff-2)으로부터는, 소성 후에 그린 시트측에 생성된 알루미나 입자에 대해, 규칙적인 회절 스폿이 확인되었다는 점에서 결정 구조인 것을 확인할 수 있었다. 하단의 도면(Diff-3)으로부터는, 소성 후에 그린 시트측에 생성된 실리카 입자에 대해, 브로드한 원환상의 회절 패턴이 확인되고, 규칙적인 회절 스폿이 확인되지 않았다는 점에서 비정질인 것을 확인할 수 있었다.
(예 17: 실시예 24)
(세라믹스 기재의 조제, 소성체·세라믹스 적층체의 제작, 평가)
Fe2O3:NiO:CuO:ZnO＝49.5:10.0:10.0:30.5(몰비)의 NiCuZn의 페라이트 입자(평균 입경 0.1㎛)와 에틸셀룰로오스와 테르피네올의 비율이, NiCuZn 입자:에틸셀룰로오스:테르피네올＝50:10:40(중량비)이 되도록 혼합하고, 자전 공전 믹서로 예비 혼련한 후, 3본롤에 통과시키고(마무리 롤 갭 5㎛), 자전 공전 믹서를 사용하여 탈포하였다. 얻어진 페이스트를 25㎛ 갭의 애플리케이터를 사용하여 PET 필름 상에 도막하고, 120℃에서 10분 건조시켰다. 건조 도막의 Ra는 0.25㎛였다. 이 건조 도막으로부터 PET 필름을 박리하고, 실시예 3의 페이스트를 인쇄하였다.
25℃에서 순수를 버블링한 질소를 2L/min으로 계속 공급하면서 700℃까지 0.75℃/min으로 승온하고, 700℃에서 20분 유지하였다.
예 2와 동일한 조작을 행하여, 얻어진 적층체를 평가하였다.
(예 18: 실시예 25)
예 17에서 제작한 NiZnCu 그린 시트에, 실시예 3의 페이스트를 인쇄하고, 컴프레서로부터 대기를 2L/min으로 계속 공급하면서, 500℃까지는 0.75℃/min으로 승온하고, 500℃에서 20분 유지하였다. 그 후, 2％ H2를 포함하는 N2를 2L/min으로 계속 공급하면서 850℃까지는 0.75℃/min으로 승온하고, 850℃에서 20분 유지하였다. 예 2와 동일한 조작을 행하여, 얻어진 적층체를 평가하였다.
(예 19: 비교예 1∼5)
예 1에서 제작한 구리 분말을 커플링제 처리를 하지 않고, 원심 분리하여, 건조하고, 얻어진 구리 분말을 예 2의 순서로 페이스트로 가공하고, 예 11, 12(실시예 17), 14(실시예 21), 16, 18과 동일한 조작을 행하여, 얻어진 적층체를 평가하였다. 소정의 표면 처리를 행하고 있지 않은 구리 분말을 포함하는 페이스트가 사용되었으므로, 구리와 세라믹스의 계면에 구리 분말 표면 처리 성분이 존재하지 않아, 이들의 밀착성이 불충분해졌다고 생각된다.
(예 20: 비교예 6∼8)
디아미노실란(A-1120(MOMENTIVE사 제조))을 5mL 채취하고, 합계로 500mL로 되도록 순수와 혼합하여, 밤새 200rpm 정도로 교반하였다. 예 1에서 제작한 침강 슬러리의 상등액을 제거하고, 침강 구리 분말과 디아미노실란 수용액을 500rpm으로 5시간 교반하였다. 그 후, 예 2의 순서로 표면 처리 구리 분말을 얻었다. 이 구리 분말을 구리 분말:에틸셀룰로오스:올레산:테르피네올＝80:2.3:1.6:16.1(중량비)이 되도록 혼합하고, 자전 공전 믹서로 혼련하여, 페이스트를 제작하였다. 이 페이스트를 사용하여, 예 2의 순서로 적층체를 제작, 평가하였다. 이들 페이스트는 예 2의 스크린 인쇄 후의 도막에, 눈으로 관찰할 수 있는 레벨의 입자가 다수 관찰되었다. 예 2에 비해 커플링제의 처리 시간이나 페이스트 조제 조건 등이 상이한 것에 기인하여, 분산성이 저하되어, 응집체가 발생하였기 때문이라고 생각된다.
(결과)
실시예 및 비교예의 결과를 표 1에 정리하여 나타낸다. 또한, 비교예 1∼8에 있어서는, 단면 관찰을 위해 시료를 가공하려고 하였을 때의 충격에 의해 계면에 박리가 발생하여, 계면을 관찰할 수 없었다.
N2 소성에서도 소성 금속과 기재의 계면에 구리 분말 표면 처리제 유래의 원소층이 존재하고 있는 것이 확인되었지만, 수증기 소성, H2를 포함하는 분위기의 소성에서는 더 계면에 농화되어 있는 것이 확인되었다.
도 3 및 도 6의 FFT로부터도 알 수 있는 바와 같이, 결정 구조를 갖는 소성 금속과 비정질의 세라믹스층이, 구리 분말의 표면 처리제 유래의 원소의 농축층을 통해, 강고하게 접합되어 있게 된다. 소성 구리/세라믹스 기재의 계면에 생성된 층이 두꺼운 실시예 23에 있어서, 생성된 층의 격자 상을 취득하면, 이 층은 비정질이라는 점에서 원소 분석 결과와 아울러 생각하면, 구리 분말의 표면 처리 성분 유래의 실리카층이 형성되었다고 할 수 있다. 본 발명의 구조를 갖는 적층체는 밀착력이 높고, 비저항이 낮으므로, LTCC의 배선 재료, MLCC의 내부 전극, 외부 전극에 적합하다고 할 수 있다.
Figure 112019076335301-pat00001
본 발명은, 구리 분말 페이스트의 소결에 의해 제조된 소결체와 세라믹스 기재의 적층체이며, 소성체와 세라믹스 기재의 밀착성이 우수한 적층체를 제공한다. 본 발명은 산업상 유용한 발명이다.

Claims (10)

  1. 세라믹스층에 구리 분말 페이스트 소결체가 적층된 적층체이며,
    구리 분말 페이스트 소결체와 세라믹스층의 계면에 있어서,
    구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소가 합쳐서, STEM에 의해 계면을 적층체의 두께 방향으로 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때, 5.8∼15㎚의 범위의 두께로 존재하는 부분을 갖는, 적층체.
  2. 제1항에 있어서,
    구리 분말 페이스트 소결체와 세라믹스층의 계면을, STEM에 의해 적층체의 두께 방향으로, 계면을 사이에 두고 100㎚ 주사하여 관찰하였을 때,
    구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소의 원자 농도의 합계 농도를 Z％로 하였을 때, 주사 범위에 있어서의 Z의 최댓값이 1∼50％인(단, 구리 분말 페이스트 소결체에서 유래되는 원소의 원자 농도와 세라믹스에서 유래되는 원소의 원자 농도의 합을 100％로 함), 적층체.
  3. 제1항에 있어서,
    구리 분말 페이스트 소결체와 세라믹스층의 계면을, STEM에 의해 적층체의 두께 방향으로, 계면을 사이에 두고 100∼800㎚ 주사하여 관찰하였을 때,
    구리 분말 표면 처리제에서 유래되는 Si, Ti 및 Zr로부터 선택된 어느 1종 이상의 원소의 원자 농도의 합계 농도를 Z％로 하였을 때, 주사 범위에 있어서의 Z의 최댓값이 10∼40％인(단, 구리 분말 페이스트 소결체에서 유래되는 원소의 원자 농도와 세라믹스에서 유래되는 원소의 원자 농도의 합을 100％로 함), 적층체.
  4. 제1항에 있어서,
    구리 분말 페이스트 소결체가, 유리 프릿을 포함하지 않는 구리 분말 페이스트의 소결체인, 적층체.
  5. 제1항에 있어서,
    구리 분말 페이스트 소결체가, 비표면적이 1㎡g-1 이상인 구리 분말의 페이스트의 소결체인, 적층체.
  6. 제1항에 있어서,
    세라믹스층이, 알루미나의 층, 티타늄산바륨을 포함하는 층, CuNiZn의 페라이트 입자의 소결체인 층, 질화알루미늄의 층 또는 질화규소의 층인, 적층체.
  7. 제1항에 있어서,
    세라믹스층의 세라믹스가, O를 제외한 원소 중에서 가장 원자 농도가 높은 원소가 Si이고, 다음으로 높은 원소가 Al인, 적층체.
  8. 제1항 내지 제7항 중 어느 한 항에 기재된 적층체를 포함하는, 구리·세라믹스 복합체.
  9. 제1항 내지 제7항 중 어느 한 항에 기재된 적층체를 갖는, 전자 부품.
  10. 제9항에 기재된 전자 부품을 탑재한, 전자 기기.
KR1020190089986A 2018-08-01 2019-07-25 세라믹스층과 구리 분말 페이스트 소결체의 적층체 KR102248147B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018145354A JP6526888B1 (ja) 2018-08-01 2018-08-01 セラミックス層と銅粉ペースト焼結体の積層体
JPJP-P-2018-145354 2018-08-01

Publications (2)

Publication Number Publication Date
KR20200014695A KR20200014695A (ko) 2020-02-11
KR102248147B1 true KR102248147B1 (ko) 2021-05-04

Family

ID=66730673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089986A KR102248147B1 (ko) 2018-08-01 2019-07-25 세라믹스층과 구리 분말 페이스트 소결체의 적층체

Country Status (6)

Country Link
US (1) US11056279B2 (ko)
JP (1) JP6526888B1 (ko)
KR (1) KR102248147B1 (ko)
CN (1) CN110797186B (ko)
DE (1) DE102019119768A1 (ko)
TW (1) TWI704047B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4403351A1 (en) 2021-09-17 2024-07-24 Toray Industries, Inc. Laminated film
CN117069517A (zh) * 2023-08-16 2023-11-17 山东厚发芯源科技有限公司 一种陶瓷基板多层同时双面烧结覆铜的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016106175A (ja) * 2012-02-08 2016-06-16 Ｊｘ金属株式会社 表面処理された金属粉、及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03112874A (ja) * 1989-09-26 1991-05-14 Matsushita Electric Works Ltd セラミック基体と銅の接合方法
JPH06125153A (ja) * 1992-10-12 1994-05-06 Shinko Electric Ind Co Ltd 窒化アルミニウム回路基板及びその製造方法
CA2105448A1 (en) * 1992-09-05 1994-03-06 Michio Horiuchi Aluminum nitride circuit board and method of producing same
JPH06131914A (ja) * 1992-10-19 1994-05-13 Tokin Corp 導電ペースト及びその製造方法
KR101792322B1 (ko) 2012-02-08 2017-10-31 제이엑스금속주식회사 표면 처리된 금속분, 및 그 제조 방법
CN104115237B (zh) * 2012-02-21 2018-09-07 Jx日矿日石金属株式会社 金属粉糊及其制造方法
CN103219065B (zh) * 2013-03-28 2016-04-06 山西森达源科技有限公司 一种基于碳纳米管-纳米铜粉的环保型导电浆料
JP5882960B2 (ja) * 2013-08-13 2016-03-09 Ｊｘ金属株式会社 表面処理された金属粉、及びその製造方法
JP5843821B2 (ja) 2013-08-13 2016-01-13 Jx日鉱日石金属株式会社 金属粉ペースト、及びその製造方法
TW201601903A (zh) * 2014-03-20 2016-01-16 Jx Nippon Mining & Metals Corp 積層體及其製造方法
CA2959294A1 (en) * 2014-08-28 2016-03-03 Ishihara Sangyo Kaisha, Ltd. Metallic copper particles, and production method therefor
JP2017123254A (ja) * 2016-01-06 2017-07-13 日立化成株式会社 導体形成組成物、導体の製造方法、導体及び装置
KR102379883B1 (ko) * 2016-04-28 2022-03-30 쇼와덴코머티리얼즈가부시끼가이샤 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016106175A (ja) * 2012-02-08 2016-06-16 Ｊｘ金属株式会社 表面処理された金属粉、及びその製造方法

Also Published As

Publication number Publication date
KR20200014695A (ko) 2020-02-11
TW202007528A (zh) 2020-02-16
JP2020020006A (ja) 2020-02-06
TWI704047B (zh) 2020-09-11
CN110797186A (zh) 2020-02-14
US11056279B2 (en) 2021-07-06
DE102019119768A1 (de) 2020-02-06
CN110797186B (zh) 2021-07-30
JP6526888B1 (ja) 2019-06-05
US20200043653A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
EP3034202B1 (en) Metal powder paste and method for producing same
KR102248146B1 (ko) 세라믹스층과 구리 분말 페이스트 소결체의 적층체
KR100656298B1 (ko) 세라믹 원료 분체, 그 제조방법, 유전체 자기 조성물, 전자부품 및 적층 세라믹 콘덴서
TWI534119B (zh) 氧化鋁燒結體、具備其之構件以及半導體製造裝置
KR102248147B1 (ko) 세라믹스층과 구리 분말 페이스트 소결체의 적층체
JP6212480B2 (ja) 金属粉ペースト、及びその製造方法
WO2015022968A1 (ja) 表面処理された金属粉、及びその製造方法
KR20120112173A (ko) 반도체 세라믹 및 적층형 반도체 세라믹 콘덴서
JP2018145075A (ja) 誘電体組成物及び電子部品
JP5986046B2 (ja) 表面処理された金属粉、及びその製造方法
KR101355323B1 (ko) 니켈-레늄 합금 분말 및 그것을 함유하는 도체 페이스트
TW201619401A (zh) 銅粉
JP2015036442A (ja) 表面処理された金属粉の製造方法
Skwarek et al. Investigation of the microstructure and chemical composition of CaCu3Ti4O12 multilayer elements using SEM, EDS, and XPS
JP2020161791A (ja) 誘電体薄膜素子、電子部品及び電子回路基板
JP2021158286A (ja) 卑金属含有内部電極ペースト及び製法
JP2020161794A (ja) 誘電体膜、電子部品、薄膜キャパシタ、及び、電子回路基板
JP2020161792A (ja) 誘電体薄膜素子、電子部品及び電子回路基板
CN111739735A (zh) 电介质膜、电子部件、薄膜电容器和电子电路基板
CN116891379A (zh) 介电陶瓷组合物及其制造方法和多层陶瓷电容器
JP2007149658A (ja) 誘電体ペースト、ガラスセラミック多層配線基板、電子装置、およびガラスセラミック多層配線基板の製造方法。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant