KR102222144B1

KR102222144B1 - 표시장치

Info

Publication number: KR102222144B1
Application number: KR1020140150185A
Authority: KR
Inventors: 이종범; 이세응; 최한나; 박찬수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-10-31
Filing date: 2014-10-31
Publication date: 2021-03-03
Also published as: KR20160053177A

Abstract

본 발명의 표시장치는 표시패널, 데이터 구동부 및 게이트 구동부를 포함한다. 표시패널은 데이터라인 및 게이트라인을 포함한다. 데이터 구동부는 데이터라인에 데이터전압을 제공한다. 게이트 구동부는 게이트라인에 게이트펄스를 제공한다. 게이트라인은 게이트 구동부로부터 게이트펄스를 제공받으며 데이터라인과 이격된 상태에서 화소 영역을 수직으로 가로지르는 수직 게이트라인 및 수직 게이트라인으로부터 게이트펄스를 제공받으며 수평라인을 따라서 배열되는 화소들에 상기 게이트펄스를 제공하는 수평 게이트라인을 포함한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것이다.

표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: EPD) 등이 있다. 이 중에서 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스 타입의 액정표시장치는 공정 기술과 구동 기술의 발달에 힘입어 가격이 낮아지고 성능이 높아져 소형 모바일 기기부터 대형 텔레비젼까지 거의 모든 표시장치에 적용되어 가장 널리 이용되고 있다.

액정표시장치의 제조사들은 네로우 베젤(Narrow bezel)을 구현하기 위한 다양한 시도를 하고 있다.

본 발명은 베젤 폭을 줄일 수 있는 표시장치를 제공한다.

본 발명의 표시장치는 베젤 영역을 경유하지 않는 수직 게이트라인을 이용하기 때문에 베젤의 크기를 줄일 수 있다.

또한, 본 발명의 수직 게이트라인은 데이터라인과 이격된 상태에서 화소 영역을 통과하기 때문에, 수직 게이트라인을 덮는 블랙매트릭스의 영역을 줄일 수 있다. 따라서 본 발명은 블랙매트릭스의 크기가 줄어들기 때문에 휘도의 감소를 개선할 수 있다.

도 1 내지 도 3은 본 발명의 표시장치를 나타내는 도면.
도 4는 표시패널의 화소 어레이 구조를 나타내는 도면.
도 5는 화소 어레이의 실시 예를 나타내는 평면도.
도 6a 내지 도 6f는 화소 어레이 기판의 형성과정을 나타내는 평면도 및 단면도.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명에 의한 표시장치를 나타내는 도면이다.

도 1을 참조하면, 본 발명의 표시장치는 표시패널(PNL), 드라이브 IC(Integrated Circuit: DIC)(10), 타이밍 콘트롤러(Timing Controller: TCON)(12) 등을 포함한다.

호스트 시스템(Host System, SYSTEM)(10)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(10)은 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(PNL)에 적합한 포맷으로 변환한다. 호스트 시스템(10)은 입력 영상의 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(12)로 전송한다.

타이밍 콘트롤러(12)는 호스트 시스템(10)으로부터 수신한 입력 영상의 디지털 비디오 데이터를 소스 드라이브 IC들(SIC)에 전송한다. 타이밍 콘트롤러(12)는 호스트 시스템(10)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호들은 입력받는다. 이러한 타이밍 신호들은 입력 영상의 디지털 비디오 데이터와 동기된다. 타이밍 콘트롤러(12)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들(SIC)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와, 게이트 드라이브 IC들(GIC)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다.

타이밍 콘트롤러(12)에 의해 생성되는 게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC) 및 게이트 출력 인에이블신호(Gate Output Enable, GOE)를 포함한다. 그리고 타이밍 콘트롤러(12)에 의해 생성되는 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC) 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(SIC) 내에서 데이터의 래치동작을 지시한다.

구동부(14)는 데이터 구동부(SIC) 및 게이트 구동부(GIC)를 포함한다. 데이터 구동부(SIC)는 타이밍 콘트롤러(12)의 제어 하에 입력 영상의 디지털 비디오 데이터들을 샘플링한 후에 래치(Latch)하여 병렬 데이터 체계의 데이터로 변환한다. 데이터 구동부(SIC)는 타이밍 콘트롤러(12)의 제어 하에 디지털-아날로그 변환기(Digital to Analog converter, ADC)를 이용하여 디지털 비디오 데이터들을 아날로그 감마보상전압으로 변환하여 데이터 전압을 발생하고 그 데이터 전압을 수직 데이터라인들(DL)에 공급한다. 게이트 구동부(GIC)는 타이밍 콘트롤러(12)의 제어 하에 데이터 전압에 동기되는 게이트 펄스(또는 스캔펄스)를 제1 수직 게이트라인으로부터 제n 수직 게이트라인까지 순차적으로 공급한다.

도 2 및 도 3은 각각 구동부(DIC)의 구현 예를 나타내는 도면들이다.

도 2에서와 같이, 데이터 구동부(SIC)는 COF(Chip on film)와 같은 연성회로기판 상에 실장되거나 COG(Chip on glass) 공정으로 하부 기판 상에 직접 접합될 수 있다. 게이트 구동부(GIC)는 GIP(Gate In Panel) 공정으로 TFT 어레이와 동시에 하부 기판의 하단에 직접 형성될 수 있다.

또는, 도 3에서와 같이, 데이터 구동부(SIC) 및 게이트 구동부(GIC)는 COF 상에 함께 실장될 수 있다. COF의 입력단은 PCB(Printed Circuit Board)에 접합되고, COF의 출력단은 표시패널(PNL)의 하부 기판의 상단에 접합된다.

표시패널(PNL)은 복수 개의 화소(P)를 포함하고, 각각의 화소(P)들이 표시하는 계조를 기반으로 영상을 표시한다. 화소(P)들은 데이터라인(DL) 및 게이트라인(GL)이 교차하는 영역에 형성된다. 각 화소(P)는 게이트라인(GL)과 데이터라인(DL)에 연결된 스위치 소자(SW)를 통해 공급된 스캔신호에 대응하여 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)를 포함한다. 픽셀회로(PC) 및 스위치 소자(SW)는 표시패널의 종류에 따라서 다른 형태로 구현될 수 있고, 예컨대 게이트펄스에 응답하여 턴-온되는 트랜지스터를 이용할 수 있다.

도 4는 본 발명에 의한 표시패널의 화소 어레이를 나타내는 도면이고, 도 5는 도 4에 도시된 제1 단위화소의 구현 예를 나타내는 도면이다.

도 4 및 도 5를 참조하면, 임의의 색상을 표시하는 단위 화소(GP)는 제1 내지 제3 화소(R,G,B)를 포함한다. 제1 내지 제3 화소(R,G,B)는 각각 적색, 녹색 및 청색를 표시하는 화소일 수 있다. 제1 내지 제3 화소(R,G,B)들은 데이터라인(DL)과 나란하게 배열된다.

데이터라인(DL) 및 수직 게이트라인(VGL)은 표시패널(PNL)의 수직 방향(도 1에서 y축 방향)을 따라 형성된다.

제1 데이터라인(DL1)은 1 수평주기(1H) 동안에 제1 내지 제3 화소(R,G,B)들에 제공하는 데이터전압을 순차적으로 출력한다. 즉, 하나의 데이터라인(DL)은 단위 화소(GP)에 포함되는 제1 내지 제3 화소(R,G,B)들에 데이터전압을 제공하기 때문에, 제1 내지 제3 화소(R,G,B)들이 수평라인 방향을 형성된 구조에 비해서 데이터라인의 개수를 1/3로 줄일 수 있다.

수직 게이트라인(VGL)은 데이터라인(DL)과 평행하게 형성된다. 수직 게이트라인(VGL)은 수평라인(HL)의 개수에 대응하는 개수로 형성되며, 각각의 수직 게이트라인은 게이트 구동부(GIC)로부터 게이트펄스를 제공받는다. 또한 수직 게이트라인(VGL)은 화소들의 경계면에 배치되지 않고 제1 내지 제3 화소(R,G,B)의 영역을 수직으로 관통한다. 따라서, 수직 게이트라인(VGL)의 상부에는 화소들의 경계를 구분하기 위한 블랙매트릭스를 형성할 필요가 없다.

수직 게이트라인(VGL)이 화소들의 경계에서 데이터라인(DL)과 인접하게 형성되면 데이터라인(DL) 및 수직 게이트라인(VGL)을 모두 덮도록 블랙매트릭스가 형성되어야 하기 때문에 블랙매트릭스의 폭이 커진다. 블랙매트릭스의 폭이 커지면 투과율이 저하되어 휘도가 낮아지는 단점이 발생하지만, 본 발명은 수직 게이트라인(VGL)의 상부 영역에 블랙매트릭스가 필요하지 않기 때문에 휘도가 저하되는 것을 개선할 수 있다.

수평 게이트라인(HGL)은 수평라인(HL) 방향으로 배열되며, 수직 게이트라인(VGL)과는 다른 금속층에 형성된다. 제i(i는 m 이하의 자연수) 수평 게이트라인(HGL)은 절연층을 관통하는 제i 컨택홀(CONTi)을 통해서 제i 수직 게이트라인(VGL)과 접속된다. 예컨대, 제1 수평 게이트라인(HGL)은 제1 수직 게이트라인(VGL)과 제1 컨택홀(CONT1)을 통해서 접속되고, 제2 수평 게이트라인(HGL2)은 제2 수직 게이트라인(VGL)과 제2 컨택홀(CONT2)을 통해서 접속된다. 제i 수평 게이트라인(HGL)은 제i 수평라인(HLi)에 배열되는 화소들에 제i 게이트펄스를 제공한다.

도 4에는 도시되지 않았지만 수평라인 방향으로 공통전압을 공급하기 위한 공통전압라인이 형성될 수도 있다.

도 6a 내지 도 6f는 본 발명의 화소 어레이 기판 형성과정을 나타내는 도면들이다. 도 6a 내지 도 6f에서 단면도는 도 5에 도시된 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'를 따라서 절단한 단면을 나타내는 도면들이다.

도 6a를 참조하면, 제1 및 제2 수평 게이트라인(HGL) 및 공통라인(VCL)을 포함하는 제1 금속패턴은 기판(SUB) 상에 형성된다. 제1 금속패턴은 구리(Cu), 알루미늄(Al), 알루미늄 네오듐(AlNd), 몰리브덴(Mo) 중 어느 하나의 단일 금속 또는 Cu/MoTi의 이중 금속층으로 선택되는 금속물질을 이용하여 형성된다.

도 6b를 참조하면, 게이트 절연막(GI)은 제1 금속패턴들을 덮도록 기판(SUBS) 상에 형성된다. 게이트 절연막(GI)은 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성될 수 있다. 소스/드레인전극(S,D) 및 제1 수직 게이트라인(VGL)은 게이트 절연층(GI) 상에 형성된다.

제1 및 제2 데이터라인(DL), 제1 수직 게이트라인(VGL)을 포함하는 제2 금속패턴은 게이트 절연막(GI) 상에 형성된다. TFT의 드레인전극(D)은 제1 수직 게이트라인(VGL)에서 분기되는 형태로 형성되고 소스전극(S)은 드레인전극(D)에 인접하여 형성된다. 제2 금속패턴은 몰리브덴(Mo), 알루미늄 네오듐(AlNd), 크롬(Cr), 구리(Cu) 중 어느 하나로 선택될 수 있다.

도 6c를 참조하면, 제2 금속패턴들은 유기 절연막(PAC)에 의해 덮여진다. 제1 내지 제3 컨택홀(CONT1~CONT3)은 유기 절연막(PAC)을 관통하도록 형성된다. 제1 컨택홀(CONT1)은 제1 수평 게이트라인(HGL) 및 제1 수직 게이트라인(VGL)의 일부를 노출시키도록 형성된다. 제2 컨택홀(CONT2)은 소스전극(S)의 일부를 노출시키도록 형성된다. 제3 컨택홀(CONT3)은 공통전압라인(Vcoml)을 노출시키도록 형성된다.

도 6d를 참조하면, TFT 영역 및 제1 컨택홀(CONT1) 영역을 노출시키면서 화소 어레이 기판 전면에 걸쳐서 제3 금속패턴을 형성한다. 제3 금속패턴은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전 물질을 이용한다. 화소 어레이 기판 전면에 형성되는 제3 금속패턴은 공통전극(Vcom)이 된다. 제1 컨택홀(CONT1)을 덮는 제3 금속패턴은 제1 수평 게이트라인(HGL) 및 제1 수직 게이트라인(VGL)을 연결한다. 제3 컨택홀(CONT3)을 덮는 제3 금속패턴은 공통전압라인(VCL) 및 공통전극(Vcom)을 연결한다.

도 6e를 참조하면, 제3 금속패턴은 보호막(passivation, PAS)에 의해 덮여진다. 보호막(PAS)은 질화 실리콘(SiNx)과 같은 무기 절연물질로 형성될 수 있다.

도 6f를 참조하면, 보호막(PAS) 상에는 화소전극(120)과 공통전극(Vcom)이 형성된다. 화소전극(120)과 공통전극(Vcom)은 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)와 같은 투명 도전 물질로 형성될 수 있다. 공통전극(Vcom)은 화소 영역의 전반에 걸쳐서 형성되기 때문에, 수직 게이트라인(VGL)이 화소 영역을 가로지르도록 형성될지라도 수직 게이트라인(VGL)에 인가되는 게이트펄스에 의한 자기장을 차폐할 수 있다. 즉, 공통전극(Vcom)의 상부에서 배향되는 액정층(미도시)은 수직 게이트라인(VGL)에 제공되는 게이트펄스에 의해 유도되는 자기장의 영향을 받지 않는다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.

PNL : 표시패널 10 : 드라이브 IC
14 : 타이밍 콘트롤러 12 : 호스트 시스템
DL : 데이터라인 VGL : 수직 게이트라인
HGL : 수평 게이트라인

Claims

데이터라인 및 게이트라인을 포함하는 표시패널;
상기 데이터라인에 데이터전압을 제공하는 데이터 구동부; 및
상기 게이트라인에 게이트펄스를 제공하는 게이트 구동부를 포함하고,
상기 게이트라인은
상기 게이트 구동부로부터 상기 게이트펄스를 제공받으며 상기 데이터라인과 이격된 상태에서 화소 영역을 수직으로 가로지르는 수직 게이트라인; 및
상기 수직 게이트라인으로부터 상기 게이트펄스를 제공받으며, 수평라인을 따라서 배열되는 화소들에 상기 게이트펄스를 제공하는 수평 게이트라인을 포함하고,
상기 수평 게이트라인은 제1 금속층에 배치되고,
상기 수직 게이트라인은 제2 금속층에 배치되며,
상기 표시패널은
상기 제2 금속층 상에 제1 보호막을 사이에 두고 상기 화소 영역 전반에 걸쳐서 배치된 공통전극; 및
상기 공통전극 상에 제2 보호막을 사이에 두고 상기 공통전극과 중첩되게 배치된 화소전극을 포함하며,
상기 공통전극은 상기 제1 보호막과 상기 제2 보호막을 사이에 두고 상기 수직 게이트라인과 상기 화소전극 사이에 위치하는 표시장치.
제 1 항에 있어서,
상기 수직 게이트라인은 제1 내지 제m(m은 상기 수평라인 개수에 해당하는 자연수) 수직 게이트라인을 포함하고,
상기 수평 게이트라인은 제1 내지 제m 수평 게이트라인을 포함하며,
제i(i는 m 이하의 자연수) 수직 게이트라인은 제i 수평 게이트라인과 연결되는 표시장치.
제 1 항에 있어서,
상기 수평 게이트라인 및 상기 수직 게이트라인은 서로 다른 금속층에 배치되며,
상기 수평 게이트라인 및 상기 수직 게이트라인은 컨택홀을 통해서 연결되는 표시장치.
삭제
제 1 항에 있어서,
상기 표시패널은
상기 수직 게이트라인 및 데이터라인 방향을 따라서 나란히 배치되고 제1 내지 제3 화소를 갖는 복수의 단위 화소들을 포함하고,
하나의 데이터라인은 1 수평주기 동안 상기 단위 화소에 포함된 상기 제1 내지 제3 화소에 데이터전압을 순차적으로 제공하는 표시장치.