KR102528091B1 - 표시장치 - Google Patents

Abstract

본 발명은 표시장치에 관한 것으로, 각각 데이터 라인들과 게이트 라인들을 포함하는 다수의 서브 화소 어레이들, 상기 서브 화소 어레이들의 데이터 라인들을 구동하는 데이터 구동부, 및 상기 서브 화소 어레이들의 게이트 라인들을 독립적으로 구동하는 게이트 구동부를 구비한다. 상기 데이터 구동부는 하나의 채널을 통해 서로 다른 서브 화소 어레이들의 데이터 라인들에 데이터 전압을 공급한다. 상기 게이트 라인들이 상기 서브 화소 어레이들 간의 경계에서 분리된다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 화소 어레이 내에서 게이트 라인들이 분리되고 데이터 구동부의 출력 채널 각각이 복수의 데이터 라인들에 연결된 표시장치에 관한 것이다.

표시장치의 공정 기술과 구동 회로 기술의 발달에 힘입어 표시장치의 해상도가 증가하여 UHD 해상도의 제품이 시판되고 있다. UHD(Ultra High Definition)는 3840*2160 = 830 만개의 화소수를 가진다. UHD의 화소 수는 FHD(1920*1080)의 화소 수 207만개 보다 대략 4 배 많다. 따라서, UHD는 FHD에 비해 더 정밀하게 입력 영상을 재현하여 보다 선명하고 부드러운 화질을 구현할 수 있다. 화소(Pixel)는 컴퓨터 디스플레이 또는 컴퓨터 이미지를 구성하는 최소 단위의 점(dot)을 의미한다. 화소 수는 PPI(Pixels Per Inch)를 의미한다.

HD의 해상도를 2K, 4K 등 “K”로 표현하기도 한다. 여기서, K는 디지털 시네마 표준 규격으로 ‘Kilo’ 즉 1,000을 의미한다. 예들 들어, 가로 화소 수 기준으로, 2K는 2,000 화소 수를 4K는 4,000 개의 화소 수를 의미한다. 2048*1080 해상도의 2K는 FHD의 해상도인 1920*1080과 거의 비슷하지만 2K는 방송, 영화 분야에서 주로 사용된다. 4096*2160 해상도를 가리키는 4K는 FHD의 네 배라고 해서 QFHD(Quad Full High Definition) 또는 FHD와 전혀 다른 차원의 고화질이라고 해서 UD(Ultra Definition), UHD(Ultra High Definition)로 불리기도 한다.

UHD(3840*2160) 해상도를 갖는 표시장치의 화소 어레이에서 데이터 라인 개수는 3840*3 = 11,520 개이고, 게이트 라인 개수는 2160 개이다. 3840*3에서 3은 1 개의 화소가 RGB 3 개의 서브 화소를 포함한 경우이다. 데이터 라인들을 구동하기 위한 소스 드라이브 IC(Integrated Circuit)는 720 개의 채널 수를 가지는 IC로 선택하면 대략 16 개의 IC가 필요하다. 소스 드라이브 IC에서 하나의 채널은 하나의 데이터 라인에 연결되고, 그 데이터 라인은 화소 어레이의 매 라인(row line) 마다 하나의 서브 화소에 연결된다.

이렇게 표시장치의 해상도가 증가하면, 구동 회로가 집적된 IC의 개수가 많아진다. 이 때문에 표시장치의 비용이 증가되고, 표시패널에 소스 드라이브 IC를 접착하는 공정 시간과 불량이 증가되어 비용이 더 증가된다.

소스 드라이브 IC들의 개수를 줄이기 위하여, 표시패널의 화소 어레이 구조에 DRD(Double rate driving) 기술이 적용될 수 있다. DRD 기술은 같은 라인에서 이웃한 두 개의 서브 화소들을 하나의 데이터 라인에 연결한다. DRD 기술은 이웃한 두개 서브 화소들이 하나의 데이터 라인을 공유하기 때문에 데이터 라인들의 개수와 소스 드라이브 IC 개수를 줄일 수 있다. 그런데, DRD 기술은 데이터 라인에 공급되는 데이터 전압의 주파수가 2 배 증가하기 때문에 소스 드라이브 IC의 구동 주파수가 그 만큼 빨라져 소비 전력과 발열 문제가 있다. 또한, DRD 패널은 데이터 라인들의 개수를 줄일 수 있지만 게이트 라인들의 개수가 증가하여 화소들의 개구율이 감소된다.

본 발명은 표시패널을 구동하기 위하여 필요한 IC 개수를 줄이고, 공정 시간과 불량 문제를 개선할 뿐 아니라 소비 전력과 발열 문제를 개선하고 화소의 개구율을 높일 수 있는 표시장치를 제공한다.

본 발명의 표시장치는 각각 데이터 라인들과 게이트 라인들을 포함하는 다수의 서브 화소 어레이들, 상기 서브 화소 어레이들의 데이터 라인들을 구동하는 데이터 구동부, 및 상기 서브 화소 어레이들의 게이트 라인들을 독립적으로 구동하는 게이트 구동부를 구비한다. 상기 데이터 구동부는 하나의 채널을 통해 서로 다른 서브 화소 어레이들의 데이터 라인들에 데이터 전압을 공급한다. 상기 게이트 라인들이 상기 서브 화소 어레이들 간의 경계에서 분리된다.

본 발명은 화소 어레이를 데이터 라인들과 게이트 라인들이 분리된 서브 화소 어레이들로 분할하고, 하나의 데이터 구동부를 이용하여 서브 화소 어레이들의 데이터 라인들을 구동하고, 서브 화소 어레이들의 게이트 라인들을 분할 구동한다. 또한, 본 발명은 입력 영상이나 사용자 명령에 따라 서브 화소 어레이들 중 일부만 구동할 수 있다. 그 결과, 본 발명은 데이터 구동부를 구성하는 소스 드라이브 IC 개수를 줄여 회로 비용을 줄이고, 소스 드라이브 IC의 개수가 감소되는 만큼 공정 시간과 불량 문제를 개선할 뿐 아니라 소비 전력과 발열 문제를 개선하고 화소의 개구율을 높일 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 도면이다.
도 2는 자기 용량 타입 터치 센서들의 전극 패턴을 보여 주는 도면이다.
도 3은 터치 센서 구동부의 구성을 보여 주는 도면이다.
도 4는 디스플레이 기간과 터치 센서 구동 기간 동안 화소 어레이의 신호 배선들에 인가되는 신호를 보여 주는 파형도이다.
도 5는 도 1에 도시된 표시패널에서 하판 단면 구조를 보여 주는 단면도이다.
도 6은 화소 어레이의 분할 구동 예를 보여 주는 도면이다.
도 7 및 도 8은 제1 및 제2 서브 화소 어레이들 간의 경계에서 분리된 게이트 라인들을 보여 주는 도면이다.
도 9는 제1 및 제2 서브 화소 어레이들의 게이트 라인들에 인가되는 게이트 펄스를 보여 주는 도면이다.
도 10a 및 도 10b는 제1 및 제2 서브 화소 어레이들 중 어느 하나만 구동될 때 게이트 라인들에 인가되는 게이트 펄스를 보여 주는 도면들이다.
도 11은 화소 어레이 중에서 일부분만 새로운 데이터가 업데이트되는 예를 보여 주는 도면이다.
도 12는 소스 드라이브 IC를 데이터 라인들에 연결하는 제1 실시예를 보여 주는 도면이다.
도 13은 소스 드라이브 IC를 데이터 라인들에 연결하는 제2 실시예를 보여 주는 도면이다.
도 14는 도 13에 도시된 COF(Chip-On-Film)를 자세히 보여 주는 도면이다.
도 15는 소스 드라이브 IC의 구동이 온/오프(on/off)되는 예를 보여 주는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

본 발명의 표시장치는 터치 스크린이 마련될 수 있는 표시장치 예를 들어, 액정표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED Display), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 평판 표시장치의 일 예로서 액정표시소자를 설명하지만, 본 발명의 표시장치는 액정표시장치에 한정되지 않는다는 것에 주의하여야 한다.

본 발명의 표시장치에서, 표시패널에는 터치 스크린이 배치될 수 있다. 터치 스크린은 화소 어레이 내에 내장된 인셀 타입의 정전 용량(capacitance) 센서들로 구현될 수 있다. 정전 용량 센서는 자기 용량 타입의 터치 센서 또는 상호 용량 타입의 터치 센서로 나뉘어질 수 있다. 이하의 실시예에서 인셀 타입의 자기 용량 타임의 터치 센서를 예시하지만 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다.

상호 용량 타입의 터치 센서는 두 전극들(Tx, Rx) 사이에 형성된 상호 용량(Mutual capacitance, Cm)을 포함한다. 터치 센서 구동 회로는 Tx 라인에 터치 센서 구동 신호(또는 자극신호)를 인가하고 Rx 라인을 통해 상호 용량(Cm)의 전하를 수신하여 터치 입력 전후 상호 용량의 전하 변화량을 바탕으로 터치 입력을 센싱한다. 터치 센서 구동 회로는 상호 용량(Cm)에 손가락이나 도전체가 가까이 접근하면 상호 용량(Cm)이 감소되기 때문에 이를 이용하여 터치 입력을 센싱한다.

자기 용량 타입 터치 센서는 센서 전극 각각에 형성되는 자기 용량(Self capacitance, Cs)을 포함한다. 터치 센서 구동 회로는 자기 용량(Cs)에 전하를 공급하고 터치 입력 전후 자기 용량(Cs)의 전하 변화량을 바탕으로 터치 센서의 용량 변화를 판단하여 터치 입력을 센싱한다. 터치 센서 구동 회로는 자기 용량(Cs)에 도전체가 가까이 접근하면 자기 용량이 증가하기 때문에 이를 이용하여 터치 입력을 센싱한다. 이하에서, “Cs”는 터치 센서의 자기 용량을 의미한다.

본 발명의 표시패널은 분할 구동 가능한 화소 어레이 상에 입력 영상을 표시한다. 화소 어레이는 분할 구동 가능한 다수의 서브 화소 어레이들로 나뉘어진다. 본 발명의 표시장치는 서브 화소 어레이들의 데이터 라인들을 구동하는 데이터 구동부와, 서브 화소 어레이들의 게이트 라인들을 독립적으로 구동하는 게이트 구동부를 구비한다. 데이터 구동부에서 데이터 전압이 출력되는 유효 채널들 각각은 서로 다른 서브 화소 어레이들의 데이터 라인들에 연결된다. 데이터 구동부는 하나의 유효 채널을 통해 서로 다른 서브 화소 어레이들의 데이터 라인들에 데이터 전압을 공급한다.

도 1 내지 도 4를 참조하면, 본 발명의 표시장치는 표시패널(100)과, 디스플레이 구동 회로(102, 104, 106), 터치 센서 구동부(110)를 포함한다. 터치 스크린(TSP)은 정전 용량 방식의 터치 센서들을 포함한다.

표시패널(100)에는 입력 영상을 표시하기 위한 화소 어레이를 포함한다. 이 표시패널(100)에는 터치 스크린(TSP)을 구현하는 터치 센서들(Cs)이 배치된다. 터치 센서들은 상호 용량(Cm) 또는 자기 용량(Cs)을 이용하여 터치 입력을 센싱한다. 이하에서, 터치 센서들이 표시패널(100)에 내장된 인셀 타입(In-cell type)의 자기 용량 터치 센서로 예시되지만, 본 발명의 터치 센서는 이에 한정되지 않는다.

표시패널(100)의 화소 어레이는 데이터 라인들(101A, 101B)과 게이트 라인들(103A, 103B) 에 의해 정의된 화소들을 포함한다. 화소들 각각은 컬러 구현을 위하여 적색 서브 화소(R), 녹색 서브 화소(G), 및 청색 서브 화소(B)로 나뉘어진다. 화소들 각각은 백색 서브 화소(W)을 더 포함할 수 있다.

화소 어레이는 디스플레이 구동 회로(102, 104, 106)에 의해 분할 구동 가능한 제1 및 제2 서브 화소 어레이들로 나뉘어진다. 도 6 내지 도 10에 도시된 바와 같이, 제1 및 제2 서브 화소 어레이들(AA1, AA2) 간의 경계를 따라 게이트 라인들(103A, 103B)이 좌우로 분리된다. 제1 서브 화소 어레이(AA1)는 화소 어레이의 좌반부에 배치되는 제1 데이터 라인 그룹, 제1 게이트 라인 그룹, 그리고 제1 데이터 라인 그룹과 제1 게이트 라인 그룹에 의해 정의된 화소들을 포함한다. 제2 서브 화소 어레이(AA2)는 화소 어레이의 우반부에 배치되는 제2 데이터 라인 그룹, 제2 게이트 라인 그룹, 그리고 제2 데이터 라인 그룹과 제2 게이트 라인 그룹에 의해 정의된 화소들을 포함한다. 도 1에서 “101A”는 제1 데이터 라인 그룹에 속한 데이터 라인들이고, “101B”는 제2 데이터 라인 그룹에 속한 데이터 라인들이다. “103A”는 제1 게이트 라인 그룹에 속한 게이트 라인들이고, “103B”는 제2 게이트 라인 그룹에 속한 게이트 라인들이다.

표시패널(100)의 하판에는 TFT 어레이가 형성된다. TFT 어레이는 하부 기판 상에 형성되는 데이터 라인들(101A, 101B)과 게이트 라인들(103A, 103B)의 교차부들에 배치된 TFT(Thin Film Transistor), TFT를 통해 데이터전압을 공급받는 화소 전극(11), 터치 센서들(Cs)의 전극 패턴으로 분할된 공통 전극(12), 화소 전극(11)에 접속되어 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. TFT는 비정질 실리콘(amorphous Si, a-Si) TFT, LTPS(Low Temperature Poly Silicon) TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다. 산화물 TFT는 비정질 실리콘 TFT에 비하여 오프 상태에서의 누설 전류 즉, 오프 전류(Off-current)가 낮고 이동도가 높기 때문에 표시장치의 구동 특성을 향상시킬 수 있다.

표시패널(100)의 화소 어레이에는 터치 센서들(Cs)을 터치 센서 구동부(110)에 연결하는 센서 라인들(111)이 배치된다. 액정셀(Clc)의 액정 분자들은 화소 전극(11)에 인가되는 데이터 전압과, 터치 센서들(Cs)의 전극에 인가되는 공통 전압(Vcom)의 전압차로 발생하는 전계에 의해 구동되어 입력 영상의 데이터에 따라 화소들의 투과율을 조절한다.

표시패널(100)의 상판에는 컬러 필터 어레이가 형성된다. 컬러 필터 어레이는 블랙매트릭스, 컬러필터 등을 포함한다.

표시패널(100)의 하판은 COT(Color filter On TFT) 구조로 구현될 수 있다. 이 경우에, 컬러 필터는 표시패널(100)의 하부 기판에 배치된다.

표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 표시패널(100)의 상부 기판과 하부 기판 사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성된다.

표시패널(100)의 배면 아래에는 백라이트 유닛이 배치될 수 있다. 백라이트 유닛은 에지형(edge type) 또는 직하형(Direct type) 백라이트 유닛으로 구현되어 표시패널(100)에 빛을 조사한다. 표시패널(100)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 액정 모드로도 구현될 수 있다. 유기발광 다이오드 표시장치와 같은 자발광 표시장치에서 백라이트 유닛은 필요 없다.

터치 센서들(Cs)이 화소 어레이에 내장되면, 1 프레임 기간은 화소들을 구동하기 위한 하나 이상의 디스플레이 기간(도 4, TD)과, 터치 센서들(Cs)을 구동하기 위한 하나 이상의 터치 센서 구동 기간(도 4, TT)으로 시분할 구동된다. 터치 센서들(Cs)은 디스플레이 기간(TD) 동안 공통 전압(Vcom)을 화소들에 공급하고, 터치 센서 구동 기간(TT) 동안 터치 입력을 센싱한다. 도 4에서 S1-S2는 데이터 라인(101A, 101B)에 인가되는 데이터 전압(Vdata)과 교류 신호(LFD)를 나타낸다. G1-G2는 게이트 라인에 인가되는 게이트 펄스와 교류 신호(LFD)를 나타낸다.

디스플레이 구동 회로(102, 104A, 104B, 106)는 디스플레이 기간(TD) 동안 입력 영상의 데이터를 표시패널의 화소들에 기입한다. 디스플레이 구동 회로(102, 104, 106)는 데이터 구동부(102), 게이트 구동부(104), 및 타이밍 콘트롤러(106)를 포함한다. 터치 센서 구동부(110)는 디스플레이 기간(TD) 동안 화소들의 공통 전압(Vcom)을 센서 라인들(100)을 통해 터치 센서들(Cs)의 전극에 공급한다.

데이터 구동부(102)는 디스플레이 기간(TD) 동안 타이밍 콘트롤러(106)로부터 수신되는 입력 영상의 디지털 비디오 데이터(DATA)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 데이터전압을 출력한다. 데이터 구동부(102)로부터 출력된 데이터전압은 데이터 라인들(101A, 101B)을 통해 화소들에 공급된다. 데이터 구동부(102)는 하나 이상의 소스 드라이브 IC(D-IC)를 포함한다. 소스 드라이브 IC(D-IC)의 유효 채널들 각각은 제1 서브 화소 어레이의 데이터 라인(101A)과 연결되고 또한, 제2 서브 화소 어레이의 데이터 라인(101B)과 연결된다. 따라서, 소스 드라이브 IC(D-IC)의 유효 채널들 각각은 서브 화소 어레이의 폭 만큼의 거리로 이격된 두 개의 데이터 라인들(101A, 101B)에 연결된다. 그 결과, 본 발명은 데이터 라인들(101A, 101B)을 구동하기 위하여 필요한 소스 드라이브 IC(D-IC)의 개수를 줄일 수 있다.

데이터 라인들(101A, 101B)의 양단이 연결되어 그 데이터 라인들이 폐루프를 형성할 수 있으나 이 경우에 데이터 라인들의 저항값과 기생 용량이 증가하여 데이터 전압의 RC 지연이 커진다. 따라서, 서브 화소 어레이의 폭 만큼 이격된 데이터 라인들(101A, 101B)의 일측 끝단은 소스 드라이브 IC(D-IC)의 같은 유효 채널에 연결되고, 그 데이터 라인들(101A, 101B)의 타측 끝단은 분리된다.

게이트 구동부(104A, 104B)는 디스플레이 기간(TD) 동안 데이터전압에 동기되는 게이트 펄스(또는 스캔펄스)를 게이트 라인들(103A, 103B)에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(100)의 라인을 선택한다. 제1 게이트 구동부(104A)는 디스플레이 기간(TD) 동안 제1 서브 화소 어레이(AA1)의 화소들에 공급될 데이터전압에 동기되는 게이트 펄스(또는 스캔펄스)를 게이트 라인들(103A)에 순차적으로 공급한다. 제2 게이트 구동부(104B)는 디스플레이 기간(TD) 동안 제2 서브 화소 어레이(AA2)의 화소들에 공급될 데이터전압에 동기되는 게이트 펄스(또는 스캔펄스)를 게이트 라인들(103B)에 순차적으로 공급한다. 따라서, 제1 및 제2 게이트 구동부(104A, 104B)는 타이밍 콘트롤러(106)의 제어 하에 독립적으로 구동된다.

게이트 펄스는 게이트 하이 전압(Gate High Voltage, VGH)과 게이트 로우 전압(Gate Low Voltage, VGL) 사이에서 스윙한다. 게이트 하이 전압(VGH)은 TFT의 문턱 전압 보다 높은 전압으로 설정되는 반면, 게이트 로우 전압(VGH)은 TFT의 문턱 전압 보다 낮은 전압으로 설정된다 TFT는 자신의 게이트에 게이트 하이 전압(VGH)이 인가될 때 턴-온(turn-on)되어 데이터 라인(101A, 101B)으로부터의 데이터 전압을 화소 전극(11)으로 공급한다.

게이트 라인들(103A, 103B)은 서브 화소 어레이들(AA1, AA2) 간의 경계에서 좌우로 분리된다. 게이터 구동부(104A, 104B)는 제1 서브 화소 어레이(AA1)의 게이트 라인들(103A)을 구동하기 위한 제1 게이트 구동부(104A)와, 제2 서브 화소 어레이(AA2)의 게이트 라인들(103B)을 구동하기 위한 제2 게이트 구동부(104B)를 포함한다. 제1 게이트 구동부(104A)는 타이밍 콘트롤러(106)의 제어 하에 제1 게이트 라인 그룹의 게이트 라인들(103A)에 게이트 펄스를 순차적으로 공급한다. 제2 게이트 구동부(104B)는 타이밍 콘트롤러(106)의 제어 하에 제2 게이트 라인 그룹의 게이트 라인들(103B)에 게이트 펄스를 순차적으로 공급한다.

게이트 구동부들(104A, 104B)은 GIP 공정(Gate In Panel)으로 화소 어레이(AA1, AA2)와 함께 동일 기판 상에 형성될 수 있다. 도면들에서, “GIP”는 표시패널(100)의 기판 상에 직접 형성된 게이트 구동부들(104A, 104B)의 GIP 회로를 나타낸다. GIP 회로는 시프트 레지스터(Shift register)를 포함하여 게이트 라인들(103A, 103B)에 인가되는 게이트 펄스를 순차적으로 시프트시킨다. GIP 회로의 트랜지스터들은 화소 어레이의 TFT들과 마찬가지로, 비정질 실리콘(a-Si) TFT, LTPS TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다. 이하, 제1 게이트 구동부(104A)는 제1 GIP 회로로, 제2 게이트 구동부(104B)는 제2 GIP 회로로 칭하기로 한다.

타이밍 콘트롤러(106)는 호스트 시스템(108)으로부터 수신되는 입력 영상의 데이터(RGB)를 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(106)는 공지된 알고리즘을 이용하여 매 화소마다 RGB 데이터로부터 화이트 게인(white gain)을 산출하여 백색 데이터(W)를 생성할 수 있다.

타이밍 콘트롤러(106)는 입력 영상의 데이터(RGB)와 동기되어 호스트 시스템(108)으로부터 수신되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 이용하여 데이터 구동부(102), GIP 회로(104A, 104B) 및 터치 센서 구동부(110)의 동작 타이밍을 제어한다. 도 1에서, SDC는 데이터 구동부(102)의 동작 타이밍을 제어하기 위한 데이터 타이밍 신호이다. GDC는 GIP 회로(104)의 동작 타이밍을 제어하기 위한 게이트 타이밍 신호이다. 타이밍 콘트롤러(106)는 입력 타이밍신호를 이용하여 디스플레이 기간(TD)과 터치 센서 구동 기간(TT)을 정의하기 위한 터치 인에이블 신호(도 4, TEN)을 발생할 수 있다.

호스트 시스템(108)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(108)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터를 표시패널(100)의 해상도에 적합한 포맷으로 변환한다. 호스트 시스템(108)은 입력 영상의 디지털 비디오 데이터(RGB)와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(106)로 전송한다. 또한, 호스트 시스템(108)은 터치 센서 구동부(110)로부터 입력되는 터치 입력의 좌표 정보(XY)와 연계된 응용 프로그램을 실행한다.

터치 센서 구동부(110)는 터치 센서 구동 기간(TT) 동안 터치 센서들(Cs)의 용량 변화량을 센싱하기 위하여 터치 센서들(Cs)의 전하량을 디지털 데이터로 변환하여 터치 로 데이터(Touch raw data, 이하 “터치 데이터”라 함)를 발생한다. 터치 센서 구동부(110)는 공지된 터치 센싱 알고리즘을 실행하여 터치 입력들 각각에 대하여 좌표값을 산출한다. 터치 센싱 알고리즘은 터치 데이터를 미리 설정된 문턱값과 비교하여 터치 입력을 판정하고, 터치 입력 각각에 식별 코드와 좌표 정보(XY)를 부가하여 호스트 시스템(108)으로 전송한다.

터치 센서 구동부(110)는 멀티플렉서(Multiplexer, MUX)(112), 센싱부(113), 터치 센서 제어부(114)를 포함한다.

멀티플렉서(112)는 터치 센서 제어부(114)의 제어 하에 터치 센서 구동 기간(TT) 동안 터치 센서 구동부(110)의 채널들을 센서 라인들(111)에 연결함으로써 터치 센서 구동부(110)의 채널 수를 줄인다.

센싱부(113)는 터치 센서 구동 기간(TT) 동안 멀티플렉서(112)를 통해 센서 라인들에 연결된다. 예를 들어, 멀티플렉서(112)는 터치 센서 제어부(114)의 제어 하에 제1 채널의 터치 센서들(1)을 센성부(113)에 연결한 후, 제2 채널의 터치 센서들(2)을 센성부(113)에 연결한다. 도 3에서, “1~4”는 멀티플렉서(112)에 의해 순차적으로 센싱부(113)에 연결된 터치 센서들(Cs)의 연결 순서를 나타낸다.

센싱부(113)는 증폭기, 적분기, 아날로그-디지털 변환기(Analog to digital converter, 이하 "ADC"라 함) 등을 이용하여 터치 센서의 전하량을 증폭하여 ADC(113)로 전송한다. ADC는 적분기로부터 수신된 아날로그 신호를 디지털 값으로 변환하여 터치 데이터를 출력한다.

터치 센서 제어부(114)는 터치 입력을 판정하기 위하여 터치 센싱 알고리즘을 실행한다. 터치 센싱 알고리즘은 ADC(113)로부터 수신된 터치 로 데이터를 미리 설정된 문턱값과 비교하여 그 비교 결과를 바탕으로 터치 입력 전후의 터치 센서(Cs)의 용량 변화를 판단한다. 터치 센서 제어부(114)는 터치 센서(Cs)의 용량 변화를 바탕으로 터치 입력 위치를 판정하고, 터치 입력 각각에 대한 식별 코드와 좌표 정보(XY)를 출력한다. 터치 센서 제어부(114)는 마이크로 콘트롤 유닛(Micro Control Unit, 이하 "MCU"라 함)으로 구현될 수 있다.

터치 센서 구동부(110)는 터치 인에이블 신호(TEN)에 응답하여 디스플레이 기간(TD) 동안 터치 입력을 센싱하지 않는다. 디스플레이 구동 회로(102, 104, 106)는 터치 센서 구동 기간(TT) 동안 화소들에 충전된 데이터 전압(Vdata)을 유지시킨다.

데이터 구동부(102)는 타이밍 콘트롤러(106)의 제어 하에 터치 센서 구동 기간(TT) 동안 데이터 라인들(101A, 101B)에 터치 센서 구동 신호와 동위상의 교류 신호(LFD)를 공급할 수 있다. 교류 신호(LFD)의 전압은 터치 센서 구동 신호의 전압과 같은 전압일 수 있다. 이러한 교류 신호(LFD)로 인하여 센서 라인(111)과 데이터 라인(101A, 101B) 사이의 기생 용량 양단의 전압차가 최소화되기 때문에 현재 구동되는 터치 센서(Cs)와 데이터 라인(101A, 101B) 간의 기생 용량을 줄일 수 있다.

GIP 회로(104A, 104B)는 타이밍 콘트롤러(106)의 제어 하에 터치 센서 구동 기간(TT) 동안 게이트 라인들(103)에 터치 센서 구동신호와 동위상의 교류 신호(LFD)를 공급할 수 있다. 교류 신호(LFD)의 전압은 터치 센서 구동 신호에 대하여 동일한 위상을 갖는 같은 전압 또는 유사한 전압일 수 있다. 이러한 교류 신호(LFD)로 인하여 현재 구동되는 터치 센서(Cs)와 게이트 라인(103) 간의 기생 용량을 줄일 수 있다.

게이트 라인들(103A, 103B)에 인가되는 교류신호(LFD)는 터치 센서 구동 기간(TT)에 화소들의 TFT가 오프 상태를 유지하여야 하는 전압으로 발생된다. 예를 들면, 터치 센서 구동 신호가 2V에서 8V의 크기를 갖는 신호라면, 게이트 라인에 인가되는 교류신호(LFD)는 -10에서 -4V의 크기를 갖는 신호 일 수 있다. 이때 게이트 라인에 인가되는 교류신호(LFD)는 터치 센서 구동 신호보다 낮은 전압 레벨이지만, 터치 구동신호와 동일 위상이고, 동일한 진폭을 가지기 때문에 센서 라인(111)과 게이트 라인(103A, 103B) 사이의 기생 용량을 최소화할 수 있다.

인셀 터치 센서 기술은 표시패널(100)의 화소들에 연결된 공통 전극을 터치 센서 단위로 분할하여 터치 센서들(Cs)의 전극으로 활용한다. 예를 들어, 전술한 바와 같이 인셀 터치 센서 기술은 액정표시장치의 경우에, 공통 전극(12)을 분할하고, 분할된 공통 전극 패턴들을 도 2 및 도 3과 같은 자기 용량 타입 터치 센서들(Cs)의 전극으로 활용한다. 이러한 터치 센서들은 화소들과 결합되기 때문에 터치 센서들과 화소들 간의 기생 용량(parasitic capacitance)이 커진다. 터치 센서들과 화소들은 기생 용량을 통해 커플링(Coupling)되기 때문에 상호 간에 전기적으로 악영향을 줄 수 있으므로 도 4와 같이 화소들과 터치 센서들이 시분할 구동된다.

터치 센서 구동 기간(TT) 동안 표시패널(100)의 데이터 라인들(101A, 101B)과 게이트 라인들(103A, 103B)에 터치 센서 구동신호와 같은 위상의 교류 신호(LFD)를 공급하면, 표시패널(100)의 기생 용량의 전하양을 줄일 수 있다. 이는 기생 용량 양단의 전압 차를 최소화하여 기생 용량의 충전양을 최소화할 수 있기 때문이다.

터치 센서 구동부(110)의 센싱부(113)와 연결되는 센서 라인(113)에 인가되는 교류 신호(LFD)는 터치 센서 구동신호이다. 센싱부(113)에 연결된 센서 라인(113) 이외의 다른 센서 라인들(113)에 인가되는 교류 신호(LFD)는 터치 센서 구동신호와 같은 위상과 같은 전압으로 발생되기 때문에 이웃한 센서 라인들(113) 간의 기생 용량을 최소화한다.

도 5는 도 1에 도시된 표시패널에서 하판 단면 구조를 보여 주는 단면도이다.

도 5를 참조하면, 표시패널(10)의 하판은 하부 기판(SUBS) 상에 배치된 TFT 어레이를 포함한다.

하부 기판(SUBS) 상에 버퍼 절연막(BUF), 반도체 패턴(ACT) 및 게이트 절연막(GI)이 형성된다. 게이트 절연막(GI) 위에 제1 금속 패턴이 형성된다. 제1 금속 패턴은 TFT의 게이트(GE)와, 그 게이트(GE)와 연결된 게이트 라인(103A, 103B) 등을 포함한다.

게이트 절연막(GI) 상에 층간 절연막(INT)이 형성되고, 제2 금속 패턴이 층간 절연막(INT) 상에 형성된다. 층간 절연막(INT)은 제1 금속 패턴을 덮는다. 제2 금속 패턴은 데이터 라인(101A, 101B)과, TFT의 소스(SE) 및 드레인(DE)을 포함한다. 드레인(DE)은 데이터 라인(103) 과 연결된다. TFT의 소스(SE) 및 드레인(DE)은 층간 절연막(INT)을 관통하는 콘택홀(contact hole)을 통해 TFT의 반도체 패턴(ACT)에 접촉된다.

제1 보호막(PAS1)은 제2 금속 패턴을 덮는다. 제1 보호막(PAS1) 위에 제2 보호막(PAS2)이 형성된다. 제1 및 제2 보호막(PAS1, PAS2)에는 TFT의 소스(SE)를 노출하는 콘택홀이 형성된다. 제2 보호막(PAS2) 상에 제3 보호막(PAS2)이 형성되고, 제3 보호막(PAS3) 상에 제3 금속 패턴(M3)이 형성된다. 제3 금속 패턴(M3)은 센서 라인들(111)을 포함한다. 제4 보호막(PAS4)은 제3 금속 패턴(M3)을 덮도록 제3 보호막(PAS3) 상에 형성된다. 제4 보호막(PAS4) 상에 제4 금속 패턴이 형성된다. 제4 금속 패턴은 ITO(Indium-Tin Oxide)와 같은 투명 전극 재료로 형성된 터치 센서들(Cs)의 전극 패턴을 포함한다. 제5 보호막(PAS5)은 제4 금속 패턴을 덮도록 제4 보호막(PAS4) 상에 형성된다. 제1, 제3, 제4 및 제5 보호막(PAS1, PAS3, PAS4, PAS5)은 SiOx 또는 SiNx 등의 무기 절연물질로 형성될 수 있다. 제2 보호막(PAS2)은 포토 아크릴(Photo-acryl)과 같은 유기 절연 물질로 형성될 수 있다.

제3, 제4 및 제5 보호막(PAS3, PAS4, PAS5)은 패터닝되어 TFT의 소스(SE)를 노출하는 콘택홀을 포함한다. 제5 보호막(PAS5) 상에 제5 금속 패턴이 형성된다. 제5 금속 패턴은 ITO와 같은 투명 전극 재료로 형성된 픽셀 전극(12)을 포함한다. 배향막(ALM)은 제5 금속 패턴을 덮도록 제5 보호막(PAS5) 상에 형성된다.

도 6은 화소 어레이의 분할 구동 예를 보여 주는 도면이다. 도 7 및 도 8은 제1 및 제2 서브 화소 어레이들 간의 경계에서 분리된 게이트 라인들을 보여 주는 도면이다.

도 6 내지 도 8을 참조하면, 표시패널(100)은 제1 및 제2 서브 화소 어레이(AA1, AA2)로 분할된 화소 어레이(AA)와, 화소 어레이(AA)의 데이터 라인들(101A, 101B)을 구동하기 위한 하나 이상의 소스 드라이브 IC(D-IC)와, 제1 서브 화소 어레이(AA1)의 게이트 라인들(103A)를 구동하기 위한 제1 GIP 회로(103A)와, 제2 서브 화소 어레이(AA2)의 게이트 라인들(103B)를 구동하기 위한 제2 GIP 회로(103B)를 포함한다.

소스 드라이브 IC(D-IC)의 유효 채널들 각각은 제1 서브 화소 어레이(AA1)의 데이터 라인(101A)과 제2 서브 화소 어레이(AA1)의 데이터 라인(101B)과 연결된다. 소스 드라이브 IC(D-IC)는 제1 화소 어레이(AA1)의 데이터 전압과 제2 화소 어레이(AA2)의 데이터 전압을 시분할하여 데이터 라인들(101A, 101B)에 공급할 수 있다. 따라서, 소스 드라이브 IC(D-IC)는 자신의 채널 수 * 2 개의 데이터 라인들을 구동한다.

제1 GIP 회로(104A)는 제1 화소 어레이(AA1)의 데이터 전압에 동기되는 게이트 펄스를 게이트 라인들(103A)에 순차적으로 공급한다. 제2 GIP 회로(104B)는 제2 화소 어레이(AA2)의 데이터 전압에 동기되는 게이트 펄스를 게이트 라인들(103B)에 순차적으로 공급한다.

게이트 라인들(103A, 103B)은 도 7과 같은 제1 및 제2 서브 화소 어레이들(AA1, AA2) 사이의 직선 경계를 따라 분리되거나 도 8과 같이 지그 재그(zigzag) 형태의 경계선을 따라 분리될 수 있다. 게이트 라인들(103A, 103B)이 도 8과 같이 분리될 때 도 7에 비하여 서브 화소 어레이들(AA1, AA2) 간의 경계가 보이는 현상을 개선할 수 있다.

본 발명의 표시장치는 화소 어레이(AA)의 화소들 전체를 구동하거나 부분적으로 구동할 수 있다. 입력 영상 또는 사용자 명령에 따라 제1 서브 화소 어레이(AA1)만 구동되거나 제2 서브 화소 어레이(AA1)만 구동될 수 있다. 이 경우, 소스 드라이브 IC(D-IC)와 GIP 회로들(104A, 104B)의 구동 시간을 줄여 그 회로들의 소비 전력과 발열을 줄일 수 있다. 또한, 본 발명의 표시장치는 표시패널의 화소 어레이 구조를 DRD 타입으로 설계할 필요 없이 소스 드라이브 IC 개수를 줄일 수 있으므로 화소들의 개구율을 높이고 회로의 소비 전력과 발열 문제를 개선할 수 있다.

도 9는 제1 및 제2 서브 화소 어레이들의 게이트 라인들에 인가되는 게이트 펄스를 보여 주는 도면이다.

도 9를 참조하면, G1(L)~Gn(L)은 제1 화소 어레이(AA1)의 게이트 라인들(103A)에 인가되는 게이트 펄스이다. G1(R)~Gn(R)은 제2 화소 어레이(AA2)의 게이트 라인들(103R)에 인가되는 게이트 펄스이다.

제1 GIP 회로(104A)는 제1 화소 어레이(AA1)의 데이터 전압에 동기되는 게이트 펄스를 타이밍 콘트롤러(106)의 제어 하에 G1(L), G2(L), G3(L), G4(L), … Gn(L) 순서로 게이트 라인들(103A)에 순차적으로 공급한다. 제2 GIP 회로(104B)는 제2 화소 어레이(AA2)의 데이터 전압에 동기되는 게이트 펄스를 타이밍 콘트롤러(106)의 제어 하에 G1(R), G2(R), G3(R), G4(R), … Gn(R) 순서로 게이트 라인들(103A)에 순차적으로 공급한다. 제1 및 제2 GIP 회로들(104A, 104B)는 도 9와 같이 교대로 게이트 펄스를 출력할 수 있다. 예를 들어, G1(L), G1(R), G2(L), G2(R), G3(L), G3(R), G4(L), G4(R) … Gn(L), Gn(R)의 순서로 게이트 펄스들이 게이트 라인들(103A, 103B)에 인가될 수 있다.

도 10a 및 도 10b는 제1 및 제2 서브 화소 어레이들 중 어느 하나만 구동될 때 게이트 라인들에 인가되는 게이트 펄스를 보여 주는 도면들이다. 도 11은 화소 어레이 중에서 일부분만 새로운 데이터가 업데이트되는 예를 보여 주는 도면이다.

본 발명은 화소 어레이(AA) 중에서 일부 화소 영역만 이전과 다른 새로운 데이터가 업데이트될 때, 그 화소 영역이 속한 서브 화소 어레이의 데이터 업데이트 주기를 높게 제어하고, 다른 서브 화소 어레이의 데이터 업데이트 주기를 상대적으로 낮게 제어한다.

화소 어레이(AA) 중에서 일부 영역만 새로운 데이터가 입력될 수 있다. 예컨대, 도 11과 같이 정지 화상의 배경 화면(200)의 일측에 활성화된 윈도우(210)가 표시되고 그 윈도우(210)에 동화상이 표시될 수 있다. 이 경우, 화소 어레이(AA) 내에서 활성화된 윈도우(210)의 데이터만 이전 데이터와 다른 데이터로 업데이트(update)된다.

본 발명은 입력 영상 데이터를 분석하여 데이터가 업데이트되어야만 하는 화소 어레이의 일부 영역을 판단하고, 그 일부 영역이 제1 및 제2 서브 어레이들(AA1, AA2) 중 하나에 속하면 어느 하나의 서브 화소 어레이만을 구동한다. 도 11의 예와 같이 활성화된 윈도우(210)가 제1 서브 화소 어레이(AA1) 내에 존재하면, 소스 드라이브 IC(D-IC)는 제1 서브 화소 어레이(AA1)의 데이터 전압을 매 프레임 기간마다 출력한다. 반면에, 소스 드라이브 IC(D-IC)는 제2 서브 화소 어레이(AA2)의 데이터 전압을 출력하지 않는다. 제1 및 제2 서브 화소 어레이들(AA1, AA2) 중에서 어느 하나만 구동되는 경우, 제1 및 제2 GIP 회로들(104A, 104B) 중 어느 하나만 구동할 수 있다. 입력 영상이 도 11과 같은 경우에, 제1 GIP 회로(104A)는 구동되는 반면, 제2 GIP 회로(104B)는 구동되지 않는다. 따라서, 제1 및 제2 서브 화소 어레이들(AA1, AA2) 중에서 어느 하나만 구동되는 경우, 소스 드라이브 IC(D-IC)와 GIP 회로들(104A, 104B)의 구동 시간이 감소되기 때문에 소스 드라이브 IC(D-IC)의 소비 전력과 발열 온도가 낮아진다.

도 10a는 제1 GIP 회로(104A)는 구동되어 게이트 펄스(G1(L)~Gn(L))를 출력하는 반면, 제2 GIP 회로(104B)는 구동되지 않는 예이다. 이 경우, 제2 GIP 회로(104B)는 제2 서브 화소 어레이(AA2)의 화소들에서 TFT를 통해 누설 전류가 발생되지 않도록 게이트 라인들(103B)에 게이트 로우 전압(VGL)을 공급할 수 있다. 제1 서브 화소 어레이(AA1)의 화소들은 새로운 데이터 전압을 충전하는 반면, 제2 서브 화소 어레이(AA2)의 화소들은 새로운 데이터 업데이트 없이 이전 데이터를 유지한다.

도 10b는 제2 GIP 회로(104B)는 구동되어 게이트 펄스(G1(R)~Gn(R))를 출력하는 반면, 제1 GIP 회로(104A)는 구동되지 않는 예이다. 이 경우, 제1 GIP 회로(104A)는 제1 서브 화소 어레이(AA1)의 화소들에서 TFT를 통해 누설 전류가 발생되지 않도록 게이트 라인들(103A)에 게이트 로우 전압(VGL)을 공급할 수 있다. 제2 서브 화소 어레이(AA2)의 화소들은 새로운 데이터 전압을 충전하는 반면, 제1 서브 화소 어레이(AA1)의 화소들은 새로운 데이터 업데이트 없이 이전 데이터를 유지한다.

도 12는 소스 드라이브 IC(D-IC)를 데이터 라인들(101A, 101B)에 연결하는 제1 실시예를 보여 주는 도면이다.

도 12를 참조하면, 소스 드라이브 IC(D-IC)의 채널들 각각은 링크 배선들(LNK1~LNK4)를 통해 데이터 라인들(101A, 101B)에 연결될 수 있다. 도 12에서, 102A 및 102B는 소스 드라이브 IC(D-IC)이다.

링크 배선들(LNK1~LNK4)과 데이터 라인들(101A, 101B)은 표시패널(100)의 기판(SUBS) 상에 형성된다. 링크 배선들(LNK1~LNK4)은 소스 드라이브 IC(D-IC)의 채널들과 데이터 라인들(101A, 101B)을 1 : 1로 연결한다.

소스 드라이브 IC(D-IC)의 채널들 각각은 제1 서브 화소 어레이(AA1)의 데이터 라인(101A)과 제2 서브 화소 어레이(AA2)의 데이터 라인(101B)에 연결된다. 이 때문에, 소스 드라이브 IC(D-IC) 각각에서 그 IC의 채널들에 연결되는 링크 배선들(LNK1~LNK4)이 교차될 수 있고 이웃한 소스 드라이브 IC들 간에서 링크 배선들(LNK2, LNK3)이 교차될 수 있다. 링크 배선들(LNK1~LNK4)은 절연막을 사이에 두고 교차되어야 한다. 예를 들어, LNK1과 LNK3은 도 5에서 제1 금속 패턴으로 형성되고, LNK2와 LNK4는 도 5에서 제2 금속 패턴 또는 제3 금속 패턴으로 형성될 수 있다.

소스 드라이브 IC의 채널 수를 더 줄이기 위하여, 소스 드라이브 IC와 데이터 라인들(101A, 101B) 사이에 도시하지 않은 멀티플렉서(Multiplexer, MUX)가 배치될 수 있다. 이 경우에, 링크 배선들은 멀티플렉서의 출력 채널들과 데이터 라인들을 1 : 1로 연결한다. 멀티플렉서와 데이터 라인들 사이에서 링크 배선들은 절연막을 사이에 두고 분리된 금속 패턴들을 이용하여 절연막을 사이에 두고 교차되어야 한다.

도 13 및 도 14는 소스 드라이브 IC를 데이터 라인들에 연결하는 제2 실시예를 보여 주는 도면들이다.

도 13을 참조하면, 소스 드라이브 IC(D-IC) 각각은 연성 회로 필름 예를 들어 COF(Chip-On-Film) 상에 실장될 수 있다.

연성 회로 필름(COF1, COF2)은 ACF(Anisotropic Conductive Film)를 통해 표시패널(100)의 기판(SUBS)에 접착된다. 연성 회로 필름(COF1, COF2) 각각은 소스 드라이브 IC(D-IC)가 배치된 IC 실장부(121), 제1 분기부(122), 및 제2 분기부(123)을 포함한다. 제1 분기부(122)와 제2 분기부(123)는 IC 실장부(121)에 공통으로 연결된다. 소스 드라이브 IC(D-IC)의 채널들에 연결된 출력 단자는 제1 분기부(122)의 배선들(122a)과 연결되고 또한, 비아홀(via hole)을 통해 제2 분기부(123)의 배선들(123a)과 연결된다. 제1 분기부(122)의 배선들(122a)과 제2 분기부(123)의 배선들(123a)은 별도의 절연 필름으로 피복되어 그 절연 필름을 사이에 두고 교차된다. 연성 회로 필름(COF1, COF2) 각각의 제1 및 제2 분기부들(122, 123)이 기판(SUBS)에 접착된다.

도 12 내지 도 14는 하나의 표시패널(100)에 함께 적용될 수 있다. 다시 말하여, 표시패널(100)에서 링크 배선들(LNK1~LNK4)이 절연막을 사이에 두고 교차될 수 있다. 이 표시패널(100)에 분기부들(122, 123)을 가지는 연성 회로 필름(COF1, COF2)에 접착될 수 있다.

도 15는 소스 드라이브 IC(D-IC)의 구동이 온/오프되는 예를 보여 주는 도면이다.

도 15를 참조하면, 소스 드라이브 IC(D-IC) 각각은 제1 서브 화소 어레이(AA1)의 데이터 라인들(101A)과, 제2 서브 화소 어레이(AA2)의 데이터 라인들(101B)을 구동한다.

타이밍 콘트롤러(106)는 호스트 시스템(108)으로부터 수신된 데이터 인에이블 신호(DE)의 주파수를 2 배 체배하여 내부 데이터 인에이블 신호(HDE)를 발생한다. 입력 영상에서 1 라인의 데이터들은 데이터 인에이블 신호(DE)의 1 수평 기간(1H) 동안 수신된다. 데이터 인에이블 신호(DE)의 1 주기 즉, 1 수평 기간(1H) 동안, 내부 데이터 인에이블 신호(HDE)의 2 주기와 같다. 데이터 인에이블 신호(DE)의 1 수평 기간(1H)이 15μs일 때, 15μs 동안 내부 데이터 인에이블 신호(HDE)에서 두 개의 펄스가 발생한다. 이 때, 내부 데이터 인에이블 신호(HDE)의 1 주기는 7.5μs이다. 도 15에서 AA1_1H는 내부 데이터 인에이블 신호(HDE)에서 기수 번째 펄스가 발생되는 1 주기이다. AA2_1H는 내부 데이터 인에이블 신호(HDE)에서 우수 번째 펄스가 발생되는 1 주기이다.

타이밍 콘트롤러는 AA1_1H의 하이 로직 구간 동안 제1 서브 화소 어레이(AA1)의 1 라인 데이터를 소스 드라이브 IC(D-IC)로 전송한 후, AA2_1H의 하이 로직 구간 동안 제2 서브 화소 어레이(AA2)의 1 라인 데이터를 소스 드라이브 IC(D-IC)로 전송한다. 소스 드라이브 IC는 제1 서브 화소 어레이(AA1)의 데이터를 수신하여 래치하여 아날로그 데이터 전압으로 변환하여 데이터 라인들(101A)로 출력한 후, 제2 서브 화소 어레이(AA2)의 데이터를 수신하여 래치하여 아날로그 데이터전압으로 변환하여 데이터 라인들(101B)로 출력한다.

도 11과 같이 제1 및 제2 서브 화소 어레이(AA1, AA2) 중 어느 하나만 새로운 데이터가 업데이트되는 경우, 소스 드라이브 IC(D-IC)는 타이밍 콘트롤러(106)의 제어 하에 AA1_1H 또는 AA2_1H에 구동되지 않는다. 도 15의 예에서, 소스 드라이브 IC(D-IC)는 타이밍 콘트롤러(106)의 제어 하에 AA1_1H 동안 제1 서브 화소 어레이(AA1)의 데이터 라인들(101A)로 데이터 전압을 출력하고, AA2_1H 동안 데이터 전압을 출력하지 않는다. 따라서, 소스 드라이브 IC(D-IC)의 소비 전력과 발열을 줄일 수 있다.

이 경우, 제1 GIP 회로(104A)는 제1 서브 화소 어레이(AA1)의 게이트 라인들(103A)에 게이트 펄스를 출력한다. 반면, 제2 GIP 회로(104B)는 제2 서브 화소 어레이(AA2)의 게이트 라인들(103B)에 게이트 펄스를 공급할 필요가 없으므로 구동되지 않는다. 따라서, GIP 회로들(104A, 104B)의 소비 전력과 발열을 줄일 수 있다.

전술한 실시예에서, 화소 어레이(AA)는 2 분할 구동된 예를 중심으로 설명되었지만 게이트 구동부를 표시패널의 가장 자리들에 분산 배치하여 화소 어레이(AA)는 3 분할 이상으로 분할될 수도 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

AA1 : 제1 서브 화소 어레이 AA2 : 제2 서브 화소 어레이
100 : 표시패널 101A, 101B : 데이터 라인
102, 102A, 102B : 데이터 구동부 103A, 103B : 게이트 라인
104A, 104B : 게이트 구동부 106 : 타이밍 콘트롤러
108 : 호스트 시스템 110 : 터치 센서 구동부
112 : 멀티플렉서 113 : 센싱부
114 : 터치 센서 제어부

Claims (9)

1. 각각 데이터 라인들과 게이트 라인들을 포함하며, 제1 데이터 라인 그룹과 제1 게이트 라인 그룹을 포함하는 제1 서브 화소 어레이와 제2 데이터 라인 그룹과 제2 게이트 라인 그룹을 포함하는 제2 서브 화소 어레이를 포함하는 다수의 서브 화소 어레이들;
   상기 서브 화소 어레이들의 데이터 라인들을 구동하는 데이터 구동부; 및
   상기 서브 화소 어레이들의 게이트 라인들을 독립적으로 구동하며, 상기 제1 게이트 라인 그룹의 게이트 라인들에 게이트 펄스를 공급하는 제1 게이트 구동부와 상기 제2 게이트 라인 그룹의 게이트 라인들에 게이트 펄스를 공급하는 제2 게이트 구동부를 포함하는 게이트 구동부를 구비하고,
   상기 데이터 구동부는 하나의 채널을 통해 서로 다른 서브 화소 어레이들의 데이터 라인들에 데이터 전압을 공급하고,
   상기 게이트 라인들이 상기 서브 화소 어레이들 간의 경계에서 분리되며,
   상기 서브 화소 어레이들 중에서 하나 이상이 새로운 데이터 업데이트 없이 이전 데이터를 유지하며,
   상기 데이터 구동부는 상기 새로운 데이터 업데이트 없이 상기 이전 데이터를 유지하는 상기 서브 화소 어레이의 상기 데이터 라인들에 데이터 전압을 공급하지 않고,
   상기 게이트 구동부들 중 상기 새로운 데이터 업데이트 없이 상기 이전 데이터를 유지하는 상기 서브 화소 어레이의 상기 게이트 라인들에 게이트 펄스를 공급하지 않는 표시장치.
2. 제 1 항에 있어서,
   상기 제1 데이터 라인 그룹과 상기 제2 데이터 라인 그룹은 분리되고,
   상기 제1 게이트 라인 그룹과 상기 제2 게이트 라인 그룹이 분리되는 표시장치.
3. 제 1 항에 있어서,
   상기 데이터 구동부는,
   상기 제1 및 제2 데이터 라인 그룹에 속한 데이터 라인들을 구동하는 소스 드라이브 IC를 포함하고,
   상기 소스 드라이브 IC에서 데이터 전압이 출력되는 유효 채널들 각각이 상기 제1 데이터 라인 그룹에 속한 데이터 라인과 상기 제2 데이터 라인 그룹에 속한 데이터 라인에 연결되는 표시장치.
4. 삭제
5. 삭제
6. 삭제
7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 데이터 구동부의 채널들은 상기 화소 어레이가 배치된 기판 상에 형성된 링크 배선들을 통해 상기 데이터 라인들에 연결되고,
   상기 링크 배선들 중 적어도 일부가 절연층을 사이에 두고 교차되는 표시장치.
8. 제 3 항에 있어서,
   상기 소스 드라이브 IC는 연성 회로 필름 상에 실장되고,
   상기 연성 회로 필름은
   상기 소스 드라이브 IC가 배치된 IC 실장부,
   상기 IC 실장부에 연결되고 상기 소스 드라이브 IC의 채널에 연결된 제1 배선들을 가지는 제1 분기부;
   상기 IC 실장부에 연결되고 비아홀을 통해 상기 소스 드라이브 IC의 채널에 연결된 제2 배선들을 가지는 제2 분기부를 포함하는 표시장치.
9. 제 8 항에 있어서,
   상기 연성 회로 필름의 상기 제1 및 제2 분기부는 화소 어레이가 배치된 기판 상에 접착하는 표시장치.

Images