KR20200019566A - 반도체 기판의 가공 방법 - Google Patents

반도체 기판의 가공 방법 Download PDF

Info

Publication number
KR20200019566A
KR20200019566A KR1020190096047A KR20190096047A KR20200019566A KR 20200019566 A KR20200019566 A KR 20200019566A KR 1020190096047 A KR1020190096047 A KR 1020190096047A KR 20190096047 A KR20190096047 A KR 20190096047A KR 20200019566 A KR20200019566 A KR 20200019566A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
peeling
substrate
grinding
release layer
Prior art date
Application number
KR1020190096047A
Other languages
English (en)
Inventor
가즈야 히라타
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200019566A publication Critical patent/KR20200019566A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 제1 반도체 기판의 상면에 제2 반도체 기판을 에피택셜 성장시킨 2층 구조 반도체 기판으로부터 제1 반도체 기판을 효율적으로 제거할 수 있는 반도체 기판의 가공 방법을 제공하는 것을 목적으로 한다.
반도체 기판의 가공 방법은, 제1 반도체 기판(2)에 대하여 투과성을 갖는 파장의 레이저 광선(LB)의 집광점을 제1 반도체 기판(2)의 내부에 위치시켜 레이저 광선(LB)을 제1 반도체 기판(2)에 조사하여 박리층(8)을 형성하는 박리층 형성 공정과, 상기 박리층 형성 공정을 실시한 후, 제1 반도체 기판(2)의 상면에 에피택셜 성장으로 제2 반도체 기판(12)을 형성하는 제2 반도체 기판 형성 공정과, 제1 반도체 기판(2)을 박리층(8)으로부터 박리하는 박리 공정과, 상기 박리 공정을 실시한 후, 제1 반도체 기판(2)을 연삭하여 제거하는 연삭 공정을 포함한다.

Description

반도체 기판의 가공 방법{SEMICONDUCTOR SUBSTRATE PROCESSING METHOD}
본 발명은, 제1 반도체 기판의 상면에 제2 반도체 기판을 에피택셜 성장시킨 2층 구조 반도체 기판으로부터 제1 반도체 기판을 효율적으로 제거할 수 있는 반도체 기판의 가공 방법에 관한 것이다.
IC, LSI, 파워 디바이스 등의 복수의 디바이스는 교차하는 복수의 분할 예정 라인에 의해 구획되어 Si(실리콘), SiC(탄화규소) 등의 반도체 기판의 상면에 형성되고, 다이싱 장치, 레이저 가공 장치 등에 의해 개개의 디바이스 칩으로 분할되며, 분할된 각 디바이스 칩은 휴대전화, 퍼스널 컴퓨터 등의 전기기기에 이용된다.
또한, 단결정 SiC 기판은 고액이기 때문에 저저항 다결정 SiC 기판의 상면에 에피택셜 성장에 의해 고저항 다결정 SiC 기판을 성장시키고, 그 후에 고저항 다결정 SiC 기판의 상면에 에피택셜 성장에 의해 단결정 SiC막을 형성하는 기술이 제안되어 있다(예컨대 특허문헌 1 참조).
[특허문헌 1] 일본 특허 공표 제2007-503726호 공보
그러나, 저저항 다결정 SiC 기판을 연삭하여 고저항 다결정 SiC 기판으로부터 제거하면, 상당한 시간이 걸려 생산성이 나쁘다고 하는 문제가 있다.
따라서, 본 발명의 목적은, 저저항 다결정 SiC 기판 등의 제1 반도체 기판의 상면에 제2 반도체 기판을 에피택셜 성장시킨 2층 구조 반도체 기판으로부터 제1 반도체 기판을 효율적으로 제거할 수 있는 반도체 기판의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 반도체 기판의 가공 방법으로서, 제1 반도체 기판에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 상기 제1 반도체 기판의 내부에 위치시켜 레이저 광선을 상기 제1 반도체 기판에 조사하여 박리층을 형성하는 박리층 형성 공정과, 상기 박리층 형성 공정을 실시한 후, 상기 제1 반도체 기판의 상면에 에피택셜 성장으로 제2 반도체 기판을 형성하는 제2 반도체 기판 형성 공정과, 상기 제1 반도체 기판을 상기 박리층으로부터 박리하는 박리 공정과, 상기 박리 공정을 실시한 후, 상기 제1 반도체 기판을 연삭하여 제거하는 연삭 공정을 포함한 반도체 기판의 가공 방법이 제공된다.
바람직하게는, 상기 제1 반도체 기판은 저저항 다결정 SiC 기판이고, 상기 제2 반도체 기판은 고저항 다결정 SiC 기판이다.
본 발명에 따르면, 박리층 형성 공정에 있어서 제1 반도체 기판의 상면으로부터 얕은 위치에 박리층을 형성함으로써, 연삭 공정 전에 박리층을 기점으로 하여 제1 반도체 기판의 대부분을 박리할 수 있고, 연삭 공정에 소비하는 시간을 단축하여 제1 반도체 기판을 효율적으로 제거할 수 있다.
도 1은 제1 반도체 기판의 사시도.
도 2의 (a)는 박리층 형성 공정을 실시하고 있는 상태를 나타낸 사시도, (b)는 박리층이 형성된 제1 반도체 기판의 단면도.
도 3은 제1 반도체 기판의 상면에 제2 반도체 기판을 에피택셜 성장시킨 2층 구조 반도체 기판의 사시도.
도 4는 박리 공정이 실시된 2층 구조 반도체 기판의 사시도.
도 5의 (a)는 2층 구조 반도체 기판을 연삭 장치의 척 테이블에 배치하는 상태를 나타낸 사시도, (b)는 연삭 공정을 실시하고 있는 상태를 나타낸 사시도, (c)는 제2 반도체 기판의 사시도.
이하, 본 발명의 반도체 기판의 가공 방법의 적합 실시형태에 대해서 도면을 참조하면서 설명한다.
도 1에는, 본 발명의 반도체 기판의 가공 방법에 의해 가공이 행해지는 제1 반도체 기판(2)이 도시되어 있다. 본 실시형태의 제1 반도체 기판(2)은, 두께 900 ㎛ 정도의 원반형으로 형성된 저저항 다결정 SiC 기판이다.
본 실시형태에서는, 우선 제1 반도체 기판(2)에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 제1 반도체 기판(2)의 내부에 위치시켜 레이저 광선을 제1 반도체 기판(2)에 조사하여 박리층을 형성하는 박리층 형성 공정을 실시한다. 박리층 형성 공정은, 예컨대 도 2의 (a)에 일부를 도시하는 레이저 가공 장치(4)를 이용하여 실시할 수 있다.
레이저 가공 장치(4)는, 피가공물을 흡인 유지하는 척 테이블(도시하지 않음)과, 척 테이블에 흡인 유지된 피가공물에 펄스 레이저 광선(LB)을 조사하는 집광기(6)를 구비한다. 척 테이블은, 상하 방향으로 연장되는 축선을 중심으로 하여 회전 가능하게 구성되어 있고, 도 2의 (a)에 화살표 X로 나타내는 X축 방향과, X축 방향에 직교하는 Y축 방향[도 2의 (a)에 화살표 Y로 나타내는 방향] 각각에 진퇴 가능하게 구성되어 있다. 집광기(6)는, 레이저 가공 장치(4)의 펄스 레이저 발진기(도시하지 않음)가 출사한 펄스 레이저 광선(LB)을 집광하여 피가공물에 조사하기 위한 집광 렌즈(도시하지 않음)를 포함한다. 또한, X축 방향 및 Y축 방향이 규정하는 평면은 실질상 수평이다.
도 2의 (a)를 참조하여 설명을 계속하면, 박리층 형성 공정에서는, 우선 척 테이블의 상면에서 제1 반도체 기판(2)을 흡인 유지한다. 계속해서, 레이저 가공 장치(4)의 집광점 위치 조정 수단(도시하지 않음)으로 집광기(6)를 승강시켜, 제1 반도체 기판(2)의 내부에 집광점을 위치시킨다. 본 실시형태에서는, 제1 반도체 기판(2)의 상면으로부터 비교적 얕은 위치(예컨대 20~30 ㎛ 정도)에 집광점을 위치시키고 있다. 계속해서, X축 방향에 척 테이블을 소정의 이송 속도로 이동시키면서, 제1 반도체 기판(2)에 대하여 투과성을 갖는 파장의 펄스 레이저 광선(LB)을 집광기(6)로부터 제1 반도체 기판(2)에 조사하면, 펄스 레이저 광선(LB)의 조사에 의해 SiC가 Si(실리콘)와 C(탄소)로 분리되고, 다음에 조사되는 펄스 레이저 광선(LB)이 전에 형성된 C에 흡수되어 연쇄적으로 SiC가 Si와 C로 분리되며, SiC가 Si와 C로 분리된 부분으로부터 등방적으로 연장되는 크랙(도시하지 않음)이 형성되어 박리층(8)이 형성된다. 또한, 제1 반도체 기판(2)에 펄스 레이저 광선(LB)을 조사할 때에는, 척 테이블 대신에 집광기(6)를 이동시켜도 좋다. 또한, 제1 반도체 기판(2)의 동일 개소에 대하여 펄스 레이저 광선(LB)을 조사하는 횟수(패스수)는 임의로 설정할 수 있다.
그리고, 소정 인덱스량(Li)만큼, 집광점에 대하여 척 테이블을 상대적으로 Y축 방향으로 인덱스 이송하면서 펄스 레이저 광선(LB)의 조사를 반복함으로써, Y축 방향으로 소정 인덱스량(Li)의 간격을 두고, X축 방향으로 연속적으로 연장되는 박리층(8)을 복수 형성하며, 박리층(8)으로부터 등방적으로 연장되는 크랙을 순차 형성한다. 이것에 의해, 제1 반도체 기판(2)의 상면으로부터 비교적 얕은 위치에, 복수의 박리층(8) 및 크랙으로 이루어진 강도가 저하된 박리 기점(10)을 형성할 수 있다. 또한, 인덱스 이송시에는 척 테이블 대신에 집광기(6)를 이동시켜도 좋다. 이러한 박리층 형성 공정은, 예컨대 이하의 가공 조건으로 행할 수 있다.
펄스 레이저 광선의 파장 : 1064 ㎚
반복 주파수 : 30 ㎑
평균 출력 : 1.6 W
이송 속도 : 234 ㎜/s
인덱스량 : 0.125 ㎜
패스수 : 25회
박리층 형성 공정을 실시한 후, 도 3에 도시된 바와 같이, 저저항 다결정 SiC 기판으로 이루어진 제1 반도체 기판(2)의 상면에 에피택셜 성장으로 제2 반도체 기판(12)을 형성하는 제2 반도체 기판 형성 공정을 실시한다. 본 실시형태의 제2 반도체 기판(1)은, 두께 500 ㎛ 정도로 형성된 고저항 다결정 SiC 기판이다. 또한, 제1 반도체 기판(2)과 제2 반도체 기판(12)으로 구성되어 있는 2층 구조 반도체 기판을 부호 14로 나타낸다.
제2 반도체 기판 형성 공정을 실시한 후, 제1 반도체 기판(2)을 박리층(8)으로부터 박리하는 박리 공정을 실시한다. 박리 공정은, 예컨대 물이 저류된 수조 내에 초음파 진동자가 침지된 박리 장치(도시하지 않음)를 이용하여 실시할 수 있다. 이 박리 장치를 이용하여 박리 공정을 실시하는 경우에는, 2층 구조 반도체 기판(14)을 침수시켜 초음파 진동자를 작동시킨다. 초음파 진동자를 작동시킬 때에는, 초음파 진동자와 2층 구조 반도체 기판(14)을 접촉시켜도 좋고, 혹은 초음파 진동자와 2층 구조 반도체 기판(14) 사이에 간극(예컨대 2~3 ㎜)을 설치하여도 좋다. 초음파 진동자를 작동시키면, 초음파 진동자로부터의 초음파에 의해 박리층(8)이 자극되어 파괴된다. 이것에 의해, 도 4에 도시된 바와 같이, 제1 반도체 기판(2)의 상면으로부터 비교적 얕은 위치에 형성한 박리층(8)을 기점으로 하여, 제1 반도체 기판(2)의 대부분을 2층 구조 반도체 기판(14)으로부터 박리할 수 있다. 또한, 2층 구조 반도체 기판(14)에 약간 잔류하고 있는(예컨대 두께 20~30 ㎛ 정도) 상면측의 제1 반도체 기판을 부호 2'로 나타내고, 2층 구조 반도체 기판(14)으로부터 박리된 하면측의 제1 반도체 기판을 부호 2"로 나타낸다. 또한, 박리 공정은, 선단을 향해 두께가 얇아지는 끌과 같은 부재를 이용하여, 박리층(8)에 충격을 가함으로써도 실시할 수 있다.
박리 공정을 실시한 후, 제1 반도체 기판(2')을 연삭하여 제거하는 연삭 공정을 실시한다. 연삭 공정은, 예컨대 도 5의 (a) 및 도 5의 (b)에 일부를 나타내는 연삭 장치(16)를 이용하여 실시할 수 있다. 연삭 장치(16)는, 피가공물을 흡인유지하는 척 테이블(18)과, 척 테이블(18)에 흡인 유지된 피가공물을 연삭하는 연삭 수단(20)을 구비한다.
도 5의 (a)에 도시된 바와 같이, 척 테이블(18)의 상단 부분에는, 흡인 수단(도시하지 않음)에 접속된 다공질의 원형의 흡착 척(22)이 배치되고, 척 테이블(18)에 있어서는, 흡인 수단으로 흡착 척(22)의 상면에 흡인력을 형성하며, 상면에 얹혀진 피가공물을 흡인 유지하도록 되어 있다. 또한, 척 테이블(18)은 상하 방향으로 연장되는 축선을 중심으로 하여 회전 가능하게 구성되어 있다.
연삭 수단(20)은, 스핀들용 모터(도시하지 않음)에 연결되고, 또한 상하 방향으로 연장되는 스핀들(24)과, 스핀들(24)의 하단에 고정된 원판형의 휠 마운트(26)를 포함한다. 휠 마운트(26)의 하면에는 볼트(28)에 의해 환형의 연삭휠(30)이 고정되어 있다. 연삭휠(30)의 하면의 외주 가장자리부에는, 둘레 방향으로 간격을 두고 환형으로 배치된 복수의 연삭 지석(32)이 고정되어 있다.
도 5를 참조하여 설명을 계속하면, 연삭 공정에서는, 우선 제1 반도체 기판(2')을 위로 향하게 하여, 척 테이블(18)의 상면에서 2층 구조 반도체 기판(14)을 흡인 유지한다. 계속해서, 위쪽에서 보아 반시계 방향으로 소정의 회전 속도(예컨대 300 rpm)로 척 테이블(18)을 회전시킨다. 또한, 위쪽에서 보아 반시계 방향으로 소정의 회전 속도(예컨대 6000 rpm)로 스핀들(24)을 회전시킨다. 계속해서, 연삭 장치(16)의 승강 수단(도시하지 않음)으로 스핀들(24)을 하강시키고, 제1 반도체 기판(2')에 연삭 지석(32)을 접촉시킨다. 그 후, 소정의 연삭 이송 속도(예컨대 1.0 ㎛/s)로 스핀들(24)을 하강시킨다. 이것에 의해, 도 5의 (c)에 도시된 바와 같이, 제1 반도체 기판(2')을 연삭하여 제거할 수 있다. 또한, 연삭 공정에서는, 제1 반도체 기판(2')의 박리면을 평탄화하고, 제1 반도체 기판(2')의 대부분을 제거할 수 있으면 좋으며, 2층 구조 반도체 기판(14)에 제1 반도체 기판(2')이 약간 잔류하여도 좋다.
이상과 같이 본 실시형태에서는, 박리층 형성 공정에서 제1 반도체 기판(2)의 상면으로부터 비교적 얕은 위치에 박리층(8)을 형성함으로써, 연삭 공정 전에 박리층(8)을 기점으로 하여 제1 반도체 기판(2)의 대부분을 박리할 수 있기 때문에, 저저항 다결정 SiC와 같이 비교적 딱딱한 재질(연삭에 시간이 걸리는 재질)로 제1 반도체 기판(2)이 형성되어 있어도, 연삭 공정에 소비하는 시간을 단축하여, 2층 구조 반도체 기판(14)으로부터 제1 반도체 기판(2)을 효율적으로 제거할 수 있다. 따라서, 본 실시형태에서는 생산성을 향상시킬 수 있다.
본 실시형태에서는, 제1 반도체 기판(2)이 저저항 다결정 SiC로 형성되고, 제2 반도체 기판(12)이 고저항 다결정 SiC로 형성되어 있는 예를 설명하였지만, 제1 반도체 기판(2) 및 제2 반도체 기판(12)은 상기 이외의 소재로 형성되어 있어도 좋다.
2층 구조 반도체 기판(14)으로부터 박리한 하면측의 제1 반도체 기판(2")에 대해서는, 상기 연삭 장치(16) 등을 이용하여 제1 반도체 기판(2")의 박리면을 연삭하여 평탄화함으로써, 전술한 반도체 기판의 가공 방법 등을 실시하기 위한 기판으로서 재이용할 수 있다.
또한, 제1 반도체 기판의 상면에 제2 반도체 기판을 형성한 후, 제1 반도체 기판의 하면으로부터 제2 반도체 기판의 근방에 레이저 광선의 집광점을 위치시켜, 레이저 광선을 제1 반도체 기판에 조사함으로써 박리층을 형성하면 전술한 실시형태와 동일한 효과를 얻을 수 있다. 그러나, 제1 반도체 기판의 두께가 1 ㎜ 정도로 두꺼운 경우에는, 제1 반도체 기판의 내부에 있어서 레이저 광선이 집광점보다도 바로 앞에서 흡수되어 제2 반도체 기판의 근방까지 도달할 수 없어, 전술한 실시형태와 동일한 효과를 발휘하는 것은 곤란하다.
2 : 제1 반도체 기판 4 : 레이저 가공 장치
6 : 집광기 8 : 박리층
12 : 제2 반도체 기판

Claims (2)

  1. 반도체 기판의 가공 방법으로서,
    제1 반도체 기판에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 상기 제1 반도체 기판의 내부에 위치시켜 레이저 광선을 상기 제1 반도체 기판에 조사하여 박리층을 형성하는 박리층 형성 공정,
    상기 박리층 형성 공정을 실시한 후, 상기 제1 반도체 기판의 상면에 에피택셜 성장으로 제2 반도체 기판을 형성하는 제2 반도체 기판 형성 공정,
    상기 제1 반도체 기판을 상기 박리층으로부터 박리하는 박리 공정, 및
    상기 박리 공정을 실시한 후, 상기 제1 반도체 기판을 연삭하여 제거하는 연삭 공정
    을 포함하는 반도체 기판의 가공 방법.
  2. 제1항에 있어서, 상기 제1 반도체 기판은 저저항 다결정 SiC 기판이고, 상기 제2 반도체 기판은 고저항 다결정 SiC 기판인 것인 반도체 기판의 가공 방법.
KR1020190096047A 2018-08-14 2019-08-07 반도체 기판의 가공 방법 KR20200019566A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-152567 2018-08-14
JP2018152567A JP7235456B2 (ja) 2018-08-14 2018-08-14 半導体基板の加工方法

Publications (1)

Publication Number Publication Date
KR20200019566A true KR20200019566A (ko) 2020-02-24

Family

ID=69320683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190096047A KR20200019566A (ko) 2018-08-14 2019-08-07 반도체 기판의 가공 방법

Country Status (8)

Country Link
US (1) US10872757B2 (ko)
JP (1) JP7235456B2 (ko)
KR (1) KR20200019566A (ko)
CN (1) CN110828297A (ko)
DE (1) DE102019212101A1 (ko)
MY (1) MY194179A (ko)
SG (1) SG10201907085QA (ko)
TW (1) TWI807083B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503726A (ja) 2003-05-30 2007-02-22 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 応力のかかるシステムのための基板および当該基板上での結晶成長法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007616A (ja) 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
KR100616656B1 (ko) 2005-01-03 2006-08-28 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법 및 제조장치
TWI270025B (en) * 2005-03-21 2007-01-01 Au Optronics Corp Dual emission display with integrated touch screen and fabricating method thereof
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
JP2011114018A (ja) * 2009-11-24 2011-06-09 Disco Abrasive Syst Ltd 光デバイスの製造方法
JP5375695B2 (ja) 2010-03-19 2013-12-25 株式会社リコー Ｉｉｉ族窒化物結晶の製造方法
US9424775B2 (en) * 2012-10-15 2016-08-23 The Hong Kong University Of Science And Technology LEDoS projection system
JP6456228B2 (ja) * 2015-04-15 2019-01-23 株式会社ディスコ 薄板の分離方法
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6562819B2 (ja) * 2015-11-12 2019-08-21 株式会社ディスコ ＳｉＣ基板の分離方法
KR102109292B1 (ko) 2016-04-05 2020-05-11 가부시키가이샤 사이콕스 다결정 ＳｉＣ 기판 및 그 제조방법
JP6773506B2 (ja) * 2016-09-29 2020-10-21 株式会社ディスコ ウエーハ生成方法
US10697090B2 (en) * 2017-06-23 2020-06-30 Panasonic Intellectual Property Management Co., Ltd. Thin-film structural body and method for fabricating thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503726A (ja) 2003-05-30 2007-02-22 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 応力のかかるシステムのための基板および当該基板上での結晶成長法

Also Published As

Publication number Publication date
TWI807083B (zh) 2023-07-01
SG10201907085QA (en) 2020-03-30
US10872757B2 (en) 2020-12-22
DE102019212101A1 (de) 2020-02-20
JP7235456B2 (ja) 2023-03-08
TW202009989A (zh) 2020-03-01
MY194179A (en) 2022-11-17
JP2020027895A (ja) 2020-02-20
US20200058483A1 (en) 2020-02-20
CN110828297A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
KR102260344B1 (ko) SiC 웨이퍼의 생성 방법
KR20200019566A (ko) 반도체 기판의 가공 방법
TWI754631B (zh) ＳｉＣ晶圓的加工方法
KR102287126B1 (ko) SiC 웨이퍼의 생성 방법
CN111203652B (zh) 晶片的生成方法
TWI748088B (zh) SiC晶圓之生成方法
CN110349837B (zh) 晶片的生成方法
TW201933465A (zh) 平坦化方法
JP6180223B2 (ja) ウェーハの製造方法
CN110871506B (zh) SiC基板的加工方法
KR20190113573A (ko) 웨이퍼의 생성 방법 및 웨이퍼의 생성 장치
CN102398313B (zh) 光器件晶片的加工方法
JP7201367B2 (ja) ＳｉＣ基板の加工方法
TWI703623B (zh) 光元件晶圓的加工方法
KR20200031515A (ko) 웨이퍼의 생성 방법 및 레이저 가공 장치
KR20220014815A (ko) Si 기판 제조 방법
JP2013219271A (ja) 光デバイスウエーハの加工方法
JP2013219076A (ja) 光デバイスウエーハの加工方法
KR20210128908A (ko) 웨이퍼의 생성 방법
JP2023026921A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal