KR102170556B1 - 표시장치 및 그 구동방법 - Google Patents

표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR102170556B1
KR102170556B1 KR1020140144129A KR20140144129A KR102170556B1 KR 102170556 B1 KR102170556 B1 KR 102170556B1 KR 1020140144129 A KR1020140144129 A KR 1020140144129A KR 20140144129 A KR20140144129 A KR 20140144129A KR 102170556 B1 KR102170556 B1 KR 102170556B1
Authority
KR
South Korea
Prior art keywords
common voltage
voltage
compensation
transistor
node
Prior art date
Application number
KR1020140144129A
Other languages
English (en)
Other versions
KR20160048265A (ko
Inventor
이신우
윤재환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140144129A priority Critical patent/KR102170556B1/ko
Priority to US14/840,948 priority patent/US9728129B2/en
Priority to CN201510633939.6A priority patent/CN105551414B/zh
Publication of KR20160048265A publication Critical patent/KR20160048265A/ko
Application granted granted Critical
Publication of KR102170556B1 publication Critical patent/KR102170556B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 실시예들은, 커플링 현상에 의한 공통전압 왜곡 현상을 완화해 주거나 방지해주고, 이를 통해 화상 품질을 개선하는 표시장치 및 그 구동방법에 관한 것이다.

Description

표시장치 및 그 구동방법{DISPLAY DEVICE AND THE METHOD FOR DRIVING THE SAME}
본 발명은 표시장치 및 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치의 표시패널에는 여러 종류의 신호 라인들이 배치되어 있다. 특히, 표시패널의 구동을 위해, 모든 서브픽셀로 공통으로 인가되어야 하는 공통전압을 공급하는 공통전압 라인들이 표시패널에 배치되어 있다.
이러한 공통전압 라인들은 데이터 라인들 등의 다른 신호 라인들과 인접하여 배치된다. 이러한 물리적인 근접성 때문에, 공통전압 라인들과 인접한 데이터 라인들 등의 다른 신호 라인들을 통해 인가되는 전압이 급격히 변화하는 경우, 공통전압 라인들을 통해 표시패널로 인가되는 공통전압에 커플링 현상이 발생할 수 있다.
이러한 커플링 현상은, 서브픽셀 내 캐패시터의 차징(Charging) 특성을 불균일하게 하고, 이로 인해, 수평 크로스 토크(Cross Talk) 현상 등의 화상 불량 현상을 초래할 수 있다.
본 실시예들의 목적은, 커플링 현상에 의한 공통전압 왜곡 현상을 완화해 주거나 방지해주고, 이를 통해 화상 품질을 개선하는 표시장치 및 그 구동방법을 제공하는 데 있다.
본 실시예들의 다른 목적은, 유기발광표시패널에 인가되는 참조전압(Vref)의 커플링 현상에 의한 참조전압 왜곡 현상을 완화해 주거나 방지해주고, 이를 통해 화상 품질을 개선하는 표시장치 및 그 구동방법을 제공하는 데 있다.
일 실시예는, 데이터 라인들, 게이트 라인들 및 공통전압 라인들이 배치되고 다수의 서브픽셀이 배치된 표시패널과, 데이터 라인들로 데이터 전압을 공급하는 데이터 구동부와, 공통전압 라인들을 통해 상기 표시패널에 인가된 공통전압이 피드백된 피드백 공통전압과 기준 공통전압에 기초하여, 공통전압이 보상된 보상 공통전압을 공통전압 라인들을 통해 표시패널에 인가해주는 공통전압 보상기를 포함하는 표시장치를 제공한다.
다른 실시예는, 공통전압 라인들을 통해 표시패널에 공통전압을 인가하는 단계와, 표시패널에 인가된 공통전압이 피드백된 피드백 공통전압과 기준 공통전압을 입력받는 단계와, 피드백 공통전압과 기준 공통전압에 기초하여, 공통전압이 보상된 보상 공통전압을 공통전압 라인들을 통해 표시패널에 인가하는 단계를 포함하는 표시장치의 구동방법을 제공한다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 커플링 현상에 의한 공통전압 왜곡 현상을 완화해 주거나 방지해주고, 이를 통해 화상 품질을 개선하는 표시장치 및 그 구동방법을 제공할 수 있다.
또한, 본 실시예들에 의하면, 유기발광표시패널에 인가되는 참조전압(Vref)의 커플링 현상에 의한 참조전압 왜곡 현상을 완화해 주거나 방지해주고, 이를 통해 화상 품질을 개선하는 표시장치 및 그 구동방법을 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 실시예들에 따른 표시장치의 공통전압 공급을 나타낸 도면이다.
도 3은 본 실시예들에 따른 표시장치의 공통전압 커플링 현상을 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시장치의 공통전압 커플링 현상에 의한 공통전압 왜곡 현상을 완화해주기 위한 공통전압 보상 구성도이다.
도 5는 본 실시예들에 따른 표시장치의 공통전압 보상기에 대한 예시도이다.
도 6은 본 실시예들에 따른 표시장치의 공통전압 보상기에 대한 다른 예시도이다.
도 7은 본 실시예들에 따른 표시장치의 소스 드라이버 집적회로의 내부 구성으로 구현된 공통전압 보상기를 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치의 소스 인쇄회로기판 상에 회로로 구현된 공통전압 보상기를 나타낸 도면이다.
도 9는 본 실시예들에 따른 표시장치의 서브픽셀 구조의 예시도이다.
도 10은 도 9의 서브픽셀 구조 하에서, 참조전압(Vref) 커플링 현상을 나타낸 도면이다.
도 11은 본 실시예들에 따른 표시장치의 참조전압 커플링 현상에 의한 참조전압 왜곡 현상을 완화해주기 위한 공통전압 보상 구성도이다.
도 12는 본 실시예들에 따른 표시장치의 참조전압 보상에 따른 참조전압(Vref) 커플링 현상 및 이에 의한 참조전압 왜곡 현상이 완화된 것을 나타낸 도면이다.
도 13은 본 실시예들에 따른 표시장치의 다른 서브픽셀 구조 하에서, 구동전압 커플링 현상을 나타낸 도면이다.
도 14은 본 실시예들에 따른 표시장치의 구동전압(EVDD) 커플링 현상에 의한 구동전압 왜곡 현상을 완화해주기 위한 공통전압 보상 구성도이다.
도 15는 본 실시예들에 따른 표시장치의 구동전압 보상에 따른 구동전압 커플링 현상 및 이에 의한 구동전압 왜곡 현상이 완화된 것을 나타낸 도면이다.
도 16는 본 실시예들에 따른 표시장치의 구동방법의 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다. 도 2는 본 실시예들에 따른 표시장치(100)의 공통전압 공급을 나타낸 도면이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, m개의 데이터 라인(DL1, ... , DLm, m: 자연수) 및 n개의 게이트 라인(GL1, ... , GLn, n: 자연수)이 교차되어 배치되고 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된 표시패널(110)과, m개의 데이터 라인(DL1, ... , DLm)을 구동하기 위하여 데이터 전압들을 m개의 데이터 라인(DL1, ... , DLm)으로 공급하는 데이터 구동부(120)와, n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동하기 위하여 n개의 게이트 라인(GL1, ... , GLn)으로 스캔신호들을 순차적으로 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 1개의 데이터 라인과 1개 이상의 게이트 라인이 서로 교차하는 지점마다 서브픽셀이 배치될 수 있다.
타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 인터페이스에서 입력되는 영상 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 타이밍 컨트롤러(140)는 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 각종 제어 신호들을 출력한다.
게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 n개의 게이트 라인(GL1, ... , GLn)으로 순차적으로 공급하여 n개의 게이트 라인(GL1, ... , GLn)을 순차적으로 구동한다.
게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 도 2에 도시된 바와 같이, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 도 2에 도시된 바와 같이, 다수의 게이트 드라이버 집적회로(Gate Driver IC, GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5')를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5')는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
위에서 언급한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5') 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
데이터 구동부(120)는, 타이밍 컨트롤러(140)의 제어에 따라, 호스트 시스템(미도시)으로부터 입력된 영상 데이터(Data)를 메모리(미도시)에 저장해두고, 특정 게이트 라인이 열리면, 해당 영상 데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 m개의 데이터 라인(DL1, ... , DLm)으로 공급함으로써, m개의 데이터 라인(DL1, ... , DLm)을 구동한다.
데이터 구동부(120)는, 도 2에 도시된 바와 같이, 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #1, ... , SDIC #12)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
위에서 언급한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.
도 2를 참조하면, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12)는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #12) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board, S-PCB #1, S-PCB #2)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
한편, 위에서 언급한 호스트 시스템(미도시)은 입력 영상의 디지털 비디오 데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 타이밍 컨트롤러(140)로 전송한다.
타이밍 컨트롤러(140)는, 호스트 시스템(미도시)으로부터 입력된 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.
예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5')의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5')에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #5, GDIC #1', ... , GDIC #5')의 타이밍 정보를 지정하고 있다.
타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 구동부(120)에 입력된 데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다.
전술한 표시패널(110)에 배치된 각 서브픽셀은, 트랜지스터, 캐패시터 등의 회로 소자로 구성된다. 예를 들어, 표시패널(110)이 유기발광표시패널인 경우, 각서브픽셀에는 유기발광다이오드, 둘 이상의 트랜지스터 및 하나 이상의 캐패시터 등의 회로 소자가 형성되어 있다.
한편, 도 1 및 도 2를 참조하면, 각 서브픽셀을 구동하기 위하여, 각종 공통전압(CV: Common Voltage)이 표시패널(110)에 인가되어야 한다. 이에, 표시패널(110)에는 공통전압 라인들(CVLs: Common Voltage Lines)이 형성되어 있다.
도 1을 참조하면, 공통전압 라인들(CVLs)을 통해, 공통전압(CV)은, 각 서브픽셀 내 캐패시터(C: Capacitor)의 일 단에 인가될 수 있다. 이때, 각 서브픽셀 내 캐패시터(C)의 타 단에는 데이터 전압(Vdata) 등의 해당 서브픽셀의 고유한 픽셀 전압이 인가될 수 있다.
도 2를 참조하면, 표시패널(110)에 공통전압(CV)이 인가된다. 즉, 표시패널(110)에 배치된 공통전압 라인들(CVLs)을 통해 각 서브픽셀로 공통전압(CV)이 공급된다.
도 2를 참조하면, 표시장치(100)는 공통전압(CV)을 공급하는 전원 컨트롤러(200)를 더 포함할 수 있다.
여기서, 전원 컨트롤러(200)는 전원 관리 집적회로(PMIC: Power Management IC)라고도 하며, 소스 인쇄회로기판(S-PCB #1, S-PCB #2)과 플렉서블 플랫 케이블(FFC: Flexible Flat Cable) 또는 플렉서브 인쇄회로(FPC: Flexible Printed Circuit) 등을 통해 연결된 컨트롤 인쇄회로기판(C-PCB: Control Printed Circuit Board)에 배치될 수 있다. 이러한 컨트롤 인쇄회로기판(C-PCB)에는 타이밍 컨트롤러(140)도 배치될 수 있다.
전원 컨트롤러(200)는, 공통전압(CV)을 소스 인쇄회로기판(S-PCB #1, S-PCB #2)에 배치된 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12)을 통해 표시패널(110)로 공급해줄 수 있다.
표시패널(110)로 인가되는 공통전압(CV)은, 표시장치(100)의 종류(예: 유기발광표시장치, 액정표시장치 등), 서브픽셀 구조 등에 따라서 그 종류가 달라질 수 있다.
예를 들어, 표시장치(100)가 유기발광표시장치인 경우, 표시패널(110)로 인가되는 공통전압(CV)은, 참조전압(Vref: Reference Voltage), 구동전압(EVDD), 기저전압(EVSS) 등을 포함할 수 있다. 표시장치(100)가 액정표시장치인 경우, 표시패널(110)로 인가되는 공통전압(CV)은, 화소전극과 대향하는 공통전극에 인가되는 공통전압(Vcom) 등을 포함할 수 있다.
한편, 표시패널(110)에는, 공통전압 라인들(CVLs) 이외에, 데이터 라인들 등의 다른 전압 라인들이 형성되어 있다.
따라서, 공통전압 라인들(CVLs)에 인접한 다른 전압 라인들에 의해, 공통전압 라인들(CVLs)에 인가되는 공통전압(CV)에 커플링(Coupling) 현상이 발생할 수 있다.
이러한 공통전압(CV)의 커플링 현상을 도 3을 참조하여 설명한다.
도 3은 본 실시예들에 따른 표시장치(100)의 공통전압 커플링 현상을 나타낸 도면이다.
도 3은 공통전압(CV)의 한 종류로서, 참조전압(Vref)의 커플링 현상을 나타낸 도면이다.
도 3을 참조하면, 데이터 라인들을 통해 공급되는 데이터 전압(Vdata)가 급변하는 경우, 즉, 데이터 전압(Vdata)이 하이 레벨에서 로우 레벨로 변하거나, 데이터 전압(Vdata)이 로우 레벨에서 하이 레벨로 변하는 경우, 데이터 전압(Vdata)이 급변하는 지점에서, 데이터 라인들에 인접한 공통전압 라인들(CVLs)에 해당하는 참조전압 라인들(RVLs: Reference Voltage Lines)을 통해 인가되는 공통전압(CV)인 참조전압(Vref)이 원하는 전압값보다 작아지거나 커지는 현상이 발생할 수 있다.
즉, 도 3을 참조하면, 데이터 라인들을 통해 공급되는 데이터 전압(Vdata)의 스윙(Swing) 시, 표시패널(110) 내부의 킥 백(Kick-Back) 현상에 의해, 데이터 라인들에 인접한 공통전압 라인들(CVLs)에 해당하는 참조전압 라인들(RVLs: Reference Voltage Lines)에 인가되는 공통전압(CV)인 참조전압(Vref)에 커플링 현상이 발생할 수 있다.
이러한 공통전압(CV)의 커플링 현상은, 공통전압(CV)이 인가되는 캐패시터(C)에 대한 차징(Charging) 특성을 불균일하게 한다. 이러한 불균일한 차징 특성에 의해, 수평 크로스 토크(Cross Talk) 등의 화상 불량 현상이 초래될 수 있다.
이에, 본 실시예들은, 공통전압 커플링 현상에 의한 공통전압 왜곡을 줄여주기 위한 공통전압 보상 기능과, 이를 위한 구성 및 방법을 제공한다.
아래에서는, 본 실시예들에 따른 공통전압 보상에 대하여 도 4 내지 도 15를 참조하여 설명한다.
도 4는 본 실시예들에 따른 표시장치(100)의 공통전압 커플링 현상에 의한 공통전압 왜곡 현상을 완화해주기 위한 공통전압 보상 구성도이다.
도 4를 참조하면, 본 실시예들에 따른 표시장치(100)는, 공통전압 라인들(CVLs)을 통해 표시패널(110)에 인가된 공통전압을 피드백 받고, 피드백된 공통전압(CV_FB, 이하, "피드백 공통전압"이라 함)과 기준 공통전압(CV_REF)에 기초하여, 공통전압을 보상하고, 보상된 공통전압((CV_COMP, 이하, "보상 공통전압"이라 함)을 공통전압 라인들(CVLs)을 통해 표시패널(110)에 인가해주는 공통전압 보상기(400)를 포함한다.
위에서 언급한 보상 공통전압(CV_COMP)은, 표시패널(110)로 인가되기를 희망하는 기준 공통전압(CV_REF)이 표시패널(110)로 실제로 인가되도록 하는 전압이다. 만약, 커플링 현상이 없다면, 보상 공통전압(CV_COMP)은 기준 공통전압(CV_REF)와 동일 또는 거의 유사하지만, 커플링 현상이 있다면, 보상 공통전압(CV_COMP)은 기준 공통전압(CV_REF)와 차이가 있다. 이러한 차이는, 커플링 현상에 의해 제거되어, 기준 공통전압(CV_REF)와 동일한 전압이 표시패널(110)로 실제로 인가된다.
이러한 공통전압 보상기(400)를 이용하면, 공통전압 커플링 현상에 의해, 원하는 전압 값과 다른 전압 값의 공통전압이 표시패널(110)에 인가되는 경우, 원하는 전압 값의 공통전압이 표시패널(110)로 보상되어 인가되도록 해줌으로써, 공통전압 커플링 현상에 의한 공통전압 왜곡 현상을 완화해주고, 그만큼 화상 품질도 개선해줄 수 있다.
도 4를 참조하면, 공통전압 보상기(400)는, 전원 컨트롤러(200)로부터 기준 공통전압(CV_REF)을 입력받고, 공통전압 라인들(CVL) 중 적어도 하나의 공통전압 라인 상에 있는 피드백 노드(FBN: Feed Back Node)에 연결된 피드백 라인(FBL: Feed Back Line)을 통해 피드백 공통전압(CV_FB)을 입력받는다. 여기서, 피드백 노드(FBN)는 공통전압 라인들(CVL) 중 특정 또는 임의의 하나 또는 둘 이상의 공통전압 라인 상에 있는 특정 또는 임의의 노드로서 표시패널(110) 상의 노드이다.
도 4를 참조하면, 공통전압 보상기(400)는, 입력된 기준 공통전압(CV_REF)과 피드백 공통전압(CV_FB)에 기초하여, 공급 노드(SN)를 통해 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)을 인가해준다. 여기서, 공급 노드(SN)는, 보상 공통전압(CV_COMP)이 인가되어야 하는 공통전압 라인들(CVLs)이 공통적으로 연결된 하나의 노드로서, 다수의 소스 드라이버 집적회로 각각의 내부의 한 지점일 수도 있고, 다수의 소스 드라이버 집적회로 각각의 외부의 한 지점일 수도 있다.
전술한 바와 같은 공통전압 피드백 구조 및 보상 공통전압 공급 구조를 통해, 같이, 공통전압 보상을 효율적으로 제공해줄 수 있다.
공통전압 보상기(400)가 표시패널(110)로 인가된 공통전압을 보상하여 표시패널(110)로 다시 인가해주는 보상 공통전압(CV_COMP)은, 다수의 서브픽셀로 공통으로 인가되는 전압으로서, 각 서브픽셀 내 캐패시터(C)의 일단에 인가되는 전압일 수 있다.
이와 같이, 각 서브픽셀 내 캐패시터(C)의 일단에 보상 공통전압(CV_COMP)을 인가해줌으로써, 캐패시터(C)의 차징 특성이 불균일해지는 것을 방지해줄 수 있고, 이를 통해, 화상 품질을 개선해줄 수 있다.
도 5는 본 실시예들에 따른 표시장치(100)의 공통전압 보상기(400)에 대한 예시도이다.
도 5를 참조하면, 본 실시예들에 따른 표시장치(100)의 공통전압 보상기(400)는, 편차 전압 출력부(510) 및 보상 공통전압 출력부(520) 등으로 포함하여 구성될 수 있다.
도 5를 참조하면, 편차 전압 출력부(510)는, 전원 컨트롤러(200)로부터 기준 공통전압(CV_REF)을 입력받는 제1입력단(I1)과, 피드백 라인(FBL)으로부터 피드백 공통전압(CV_FB)을 입력받는 제2입력단(I2)과, 기준 공통전압(CV_REF)과 피드백 공통전압(CV_FB) 간의 편차 전압(△CV=CV_REF-CV_FB)을 출력하는 출력단(O)을 갖는다.
이러한 편차 전압 출력부(510)는, 일 예로, 일종의 비교기 또는 증폭기(OP AMP) 등으로 구현될 수 있다.
도 5를 참조하면, 보상 공통전압 출력부(520)는, 기준 공통전압(CV_REF) 및 편차 전압(△CV)에 기초하여 보상 공통전압(CV_COMP)을 출력하여 공급 노드(SN)를 통해 공통전압 라인들(CVLs)로 인가해준다.
일 예로, 보상 공통전압 출력부(520)는 일종의 가산기로 구현될 수 있으며, 보상 공통전압(CV_COMP)은 기준 공통전압(CV_REF)과 편차 전압(△CV)을 가산하여 얻어질 수 있다.
예를 들어, 기준 공통전압(CV_REF)이 5[V]일 때, 피드백 공통전압(CV_FB)은 원하는 전압 값(5V)보다 낮은 4.7[V]인 경우, 편차 전압(△CV)은 +0.3[V]이며, 보상 공통전압(CV_COMP)은 5[V]+(+0.3[V])=5.3[V]가 된다. 보상 공통전압 출력부(520)는 5.3[V]의 보상 공통전압(CV_COMP)을 출력함으로써, 편차 전압(△CV=0.3[V])이 발생하더라도, 표시패널(110)에는, 원하는 전압 값에 해당하는 5[V]가 공통전압 라인들(CVLs)에 인가될 수 있다.
전술한 바와 같이, 공통전압 보상기(400)를 간단한 회로 구성으로 구현함으로써, 표시패널(110)로 실제로 인가된 공통전압이 원하는 전압 값과 다른 경우, 즉, 커플링 현상에 의한 공통전압 왜곡 현상이 발생한 경우, 복잡한 회로 또는 비싼 소자를 이용하지 않고도, 공통전압 보상을 통해 보상 공통전압(CV_COMP)이 공통전압 라인들(CVLs)로 인가되게 해줌으로써, 커플링 현상에 의한 공통전압 왜곡 현상이 발생하는 것을 효율적으로 완화 또는 방지해줄 수 있다.
도 6은 본 실시예들에 따른 표시장치(100)의 공통전압 보상기(400)에 대한 다른 예시도이다.
도 6을 참조하면, 공통전압 보상기(400)는, OP AMP(Operational Amplifier) 회로(610, 620)로 구성될 수 있다.
도 6는 도 2에 예시된 표시장치(100)의 시스템 구성 하에서, 2개의 OP AMP 회로(610, 620)로 공통전압 보상기(400)를 구현한 예시도이다.
도 6을 참조하면, 2개의 OP AMP 회로(610, 620)는 2개의 소스 인쇄회로기판(S-PCB #1, S-PCB #2)와 대응된다.
도 6을 참조하면, 2개의 OP AMP 회로(610, 620) 중에서 왼쪽에 있는 OP AMP 회로(610)는, 2개의 소스 인쇄회로기판(S-PCB #1, S-PCB #2) 중 왼쪽에 있는 소스 인쇄회로기판(S-PCB #1)에 연결된 6개의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #6)를 통해, 표시패널(110)에서 왼쪽 영역(611)에 배치된 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)을 인가해준다.
왼쪽에 있는 OP AMP 회로(610)가 표시패널(110)에서 왼쪽 영역(611)에 배치된 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)을 인가해주기 위하여, 표시패널(110)에서 왼쪽 영역(611)에 배치된 공통전압 라인들(CVLs) 중 적어도 하나의 공통전압 라인 상의 피드백 노드(FBN #1)로 실제로 인가된 공통전압을 피드백 공통전압(CV_FB)으로서 피드백 받고, 전원 컨트롤러(200)로부터 기준 공통전압(CV_REF)을 입력받는다.
왼쪽에 있는 OP AMP 회로(610)는, 기준 공통전압(CV_REF)과 피드백 공통전압(CV_FB)을 입력받아, 도 5를 참조하여 전술한 방식으로, 보상 공통전압(CV_COMP)을 얻어서, 해당 공급 노드(SN #1)로 출력함으로써, 표시패널(110)에서 왼쪽 영역(611)에 배치되고 해당 공급 노드(SN #1)와 전기적으로 연결된 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)을 인가해준다.
마찬가지로, 도 6을 참조하면, 2개의 OP AMP 회로(610, 620) 중에서 오른쪽에 있는 OP AMP 회로(620)는, 2개의 소스 인쇄회로기판(S-PCB #1, S-PCB #2) 중 오른쪽에 있는 소스 인쇄회로기판(S-PCB #2)에 연결된 6개의 소스 드라이버 집적회로(SDIC #7, ... , SDIC #12)를 통해, 표시패널(110)에서 오른쪽 영역(621)에 배치된 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)을 인가해준다.
오른쪽에 있는 OP AMP 회로(620)가 표시패널(110)에서 오른쪽 영역(621)에 배치된 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)을 인가해주기 위하여, 표시패널(110)에서 오른쪽 영역(621)에 배치된 공통전압 라인들(CVLs) 중 적어도 하나의 공통전압 라인 상의 피드백 노드(FBN #2)로 실제로 인가된 공통전압을 피드백 공통전압(CV_FB)으로서 피드백 받고, 전원 컨트롤러(200)로부터 기준 공통전압(CV_REF)을 입력받는다.
오른쪽에 있는 OP AMP 회로(620)는, 기준 공통전압(CV_REF)과 피드백 공통전압(CV_FB)을 입력받아, 도 5를 참조하여 전술한 방식으로, 보상 공통전압(CV_COMP)을 얻어서, 해당 공급 노드(SN #2)로 출력함으로써, 표시패널(110)에서 오른쪽 영역(621)에 배치되고 해당 공급 노드(SN #2)와 전기적으로 연결된 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)을 인가해준다.
전술한 바와 같이, 공통전압 보상기(400)를 간단한 OP AMP 회로(610, 620) 구성으로 구현함으로써, 복잡한 회로 또는 비싼 소자를 이용하지 않고도, 공통전압 보상을 통해 보상 공통전압이 공통전압 라인들(CVLs)로 인가되게 해줌으로써, 커플링 현상에 의한 공통전압 왜곡 현상이 발생하는 것을 효율적으로 완화 또는 방지해줄 수 있다.
도 7은 본 실시예들에 따른 표시장치(100)의 소스 드라이버 집적회로(SDIC)의 내부 구성으로 구현된 공통전압 보상기(400)를 나타낸 도면이다.
도 7을 참조하면, 각 공통전압 보상기(400)는, 데이터 구동부(120)를 구성하는 각 소스 드라이버 집적회로(SDIC)에 포함될 수 있다.
이 경우, 모든 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12) 각각에 하나의 공통전압 보상기(400)가 포함될 수 있다.
이와는 다르게, 모든 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #12) 중에서 적어도 하나의 소스 드라이버 집적회로에만 하나의 공통전압 보상기(400)가 포함될 수도 있다. 이러한 경우, 공통전압 보상기(400)를 포함하는 특정 소스 드라이버 집적회로로부터 보상 공통전압(CV_COMP)이 출력된 이후, 보상 공통전압 배선(미도시)을 통해, 공통전압 라인들(CVLs)로 보상 공통전압(CV_COMP)이 공급될 수 있다.
전술한 바와 같이, 소스 드라이버 집적회로(SDIC)에 공통전압 보상기(400)를 포함시킴으로써, 공통전압 보상기(400)를 배치할 별도의 공간을 필요로 하지 않기 때문에, 인쇄회로기판 등의 설계가 쉬워질 수 있다.
도 8은 본 실시예들에 따른 표시장치(100)의 소스 인쇄회로기판(S-PCB #1) 상에 회로로 구현된 공통전압 보상기(400)를 나타낸 도면이다.
도 8을 참조하면, 공통전압 보상기(400)는, 소스 인쇄회로기판(S-PCB #1)상에 구현된 회로일 수 있다. 이때, 공통전압 보상기(400)는, 도 5 또는 도 6의 회로로 설계될 수 있다.
도 8을 참조하면, 소스 인쇄회로기판(S-PCB #1) 상에 회로로 구현된 공통전압 보상기(400)는, 컨트롤 인쇄회로기판(C-PCB) 상에 배치된 전원 컨트롤러(200)로부터 기준 공통전압(CV_COMP)을 입력받고, 표시패널(110)에 실제로 인가된 공통전압을 피드백 공통전압(CV_FB)으로서 공통전압 라인(FBL)을 통해 입력받는다.
도 8을 참조하면, 공통전압 보상기(400)는, 입력된 기준 공통전압(CV_COMP)과 피드백 공통전압(CV_FB)에 기초하여, 도 5를 참조하여 전술한 방식으로, 보상 공통전압(CV_COMP)를 공급 노드(SN)로 출력한다.
이렇게 출력된 보상 공통전압(CV_COMP)은 해당 소스 드라이버 집적회로들(SDIC #1, SDIC #2, ... , SDIC #6)를 통해 해당 공통전압 라인들(CVLs)로 공급된다.
전술한 바와 같이, 공통전압 보상기(400)를 소스 인쇄회로기판(S-PCB #1) 상에 구현함으로써, 고가의 소스 드라이버 집적회로를 변경하지 않아도 되는 장점이 있다. 특히, 공통전압 보상기(400)를 도 5 또는 도 6과 같은 간단한 회로로 구성하는 경우, 소스 인쇄회로기판(S-PCB #1)에 공통전압 보상기(400)를 저가의 비용으로 쉽게 구현할 수 있을 것이다.
이상에서는, 본 실시예들에 따른 공통전압 커플링 현상에 의한 공통전압 왜곡 현상을 완화시키거나 방지해주기 위한 공통전압 보상에 대하여 설명하였다. 아래에서는, 본 실시예들에 따른 표시장치(100)가 유기발광표시장치인 경우, 공통전압 보상에 대하여 간략하게 설명한다.
도 9는 본 실시예들에 따른 표시장치(100)의 서브픽셀 구조의 예시도이다. 도 10은 도 9의 서브픽셀 구조 하에서, 참조전압(Vref) 커플링 현상을 나타낸 도면이다.
본 실시예들에 따른 표시장치(100)가 유기발광표시장치인 경우, 각 서브픽셀은 유기발광다이오드(OLED: Organic Light Emitting Diode)와 이를 구동하기 위하여, 2개 이상의 트랜지스터와 1개 이상의 캐패시터를 포함하는 회로로 구성될 수 있다.
도 9의 예시도는, 3개의 트랜지스터(T1, T2, T3)와 1개의 캐패시터(C1)로 구성된 서브픽셀의 등가회로도이다.
도 9를 참조하면, 각 서브픽셀은, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3) 및 제1캐패시터(C1)를 포함한다.
제1트랜지스터(T1)은, 유기발광다이오드를 구동하는 구동 트랜지스터(Driving Transistor)로서, 유기발광다이오드와, 구동전압 라인(DVL: Driving Voltage Line) 또는 구동전압 라인(DVL)에 연결된 패턴 사이에 연결된다.
이러한 제1트랜지스터(T1)에서, 제2노드(N2)는 게이트 노드이고, 제1노드(N1)는 소스 노드 또는 드레인 노드이며, 제3노드(N3)는 드레인 노드 또는 소스 노드이다.
제2트랜지스터(T2)는, 제1트랜지스터(T1)의 온-오프를 제어하는 스위칭 트랜지스터(Switching Transistor)로서, 제1트랜지스터(T1)의 제2노드(N2, 게이트 노드)와 데이터 라인(DL: Data Line) 사이에 연결된다.
제3트랜지스터(T3)는, 제1트랜지스터(T1)의 제1노드(N1, 소스 노드 또는 드레인 노드)와, 참조전압 라인(RVL: Reference Voltage Line, 사이 또는 참조전압 라인에 연결된 패턴 사이에 연결된다.
제1캐패시터(C1)는, 제1트랜지스터(T1)의 제1노드(N1)와 제2노드(N2) 사이에 연결되고, 한 프레임 동안 일정 전압을 유지시켜주는 스토리지 캐패시터(Storage Capacitor)로서 동작한다.
도 9를 참조하면, 제2트랜지스터(T2)는, 제1게이트 라인(GL)으로부터 공급된 스캔 신호(Scan Signal)에 의해 온-오프가 제어된다. 제2트랜지스터(T1)의 턴 온 시, 데이터 라인(DL)에서 공급된 데이터 전압(Vdata)를 제1트랜지스터(T1)의 제2노드(N2)로 인가해준다.
도 9를 참조하면, 참조전압 라인(RVL)의 끝 단에는 스위치(SW)가 연결된다.
이러한 스위치(SW)는, 온(On)이 되면, 참조전압(Vref)이 참조전압 라인(RVL)으로 공급되도록 해주고, 오프(Off)가 되면, 참조전압 라인(RVL)을 아날로그 디지털 컨버터(ADC: Analog Digital Converter)에 연결해준다.
도 9를 참조하면, 제3트랜지스터(T3)는 제2게이트 라인(GL')을 통해 공급된 게이트 신호의 일종인 센스 신호(Sense Signal)에 의해 온-오프가 제어된다. 스위치(SW)가 턴 온 되고, 제3트랜지스터(T3)가 턴 온 되면, 참조전압(Vref)이 제1트랜지스터(T1)의 제1노드(N1)로 인가된다.
도 9를 참조하면, 스위치(SW)가 턴 오프 되고, 제3트랜지스터(T3)가 턴 온 되면, 제1트랜지스터(T1)의 제1노드(N1)의 전압이 아날로그 디지털 컨버터(ADC)에 의해 센싱된다.
아날로그 디지털 컨버터(ADC)는 센싱된 전압을 디지털 값으로 변환하여 센싱 데이터를 생성하고, 생성된 센싱 데이터를 타이밍 컨트롤러(140)로 전송해준다.
여기서, 제1트랜지스터(T1)의 제1노드(N1)의 센싱 전압은, 제1트랜지스터(T1)의 문턱전압 등의 고유 특성치를 반영하는 전압이다. 따라서, 타이밍 컨트롤러(140)는, 수신한 센싱 데이터를 토대로, 각 서브픽셀 내 제1트랜지스터(T1)의 고유 특성치 편차를 보상해주는 보상 처리를 수행할 수 있다. 이러한 의미에서, 제3트랜지스터(T3)는 센스 트랜지스터(Sense Transistor)라고도 한다.
도 9를 참조하면, 제1캐패시터(C1)의 양 단에는 데이터 전압(Vdata) 및 참조전압(Vref)이 인가될 수 있다.
도 9를 참조하면, 제1캐패시터(C1)의 일 단에 인가되는 참조전압(Vref)는, 모든 서브픽셀로 공급되는 공통전압(Common Voltage)의 일종이다. 따라서, 참조전압 라인(RVL)은 공통전압 라인(CVL)에 해당한다.
이러한 공통전압 라인(CVL)은 데이터 라인(DL)과 인접해 있다.
따라서, 데이터 라인들을 통해 공급되는 데이터 전압(Vdata)가 급변하는 경우, 즉, 데이터 전압(Vdata)이 하이 레벨에서 로우 레벨로 변하거나, 데이터 전압(Vdata)이 로우 레벨에서 하이 레벨로 변하는 경우, 데이터 전압(Vdata)이 급변하는 지점에서, 데이터 라인들에 인접한 참조전압 라인들(RVLs: Reference Voltage Lines)을 통해 인가되는 참조전압(Vref)이 원하는 전압 값보다 작아지거나 커지는 현상이 발생할 수 있다.
즉, 도 10을 참조하면, 데이터 라인들을 통해 공급되는 데이터 전압(Vdata)의 스윙(Swing) 시, 표시패널(110) 내부의 킥 백(Kick-Back) 현상에 의해, 데이터 라인들에 인접한 참조전압 라인들(RVLs)에 인가되는 참조전압(Vref)에 커플링 현상이 발생할 수 있다.
이러한 커플링 현상은, 참조전압(Vref)이 인가되는 캐패시터(C)에 대한 차징(Charging) 특성을 불균일하게 한다. 이러한 불균일한 차징 특성에 의해, 수평 크로스 토크(Cross Talk) 등의 화상 불량 현상이 초래될 수 있다.
도 11은 본 실시예들에 따른 표시장치(100)의 참조전압 커플링 현상에 의한 참조전압 왜곡 현상을 완화해주기 위한 공통전압 보상 구성도이다.
도 11을 참조하면, 공통전압 보상기(400)는, 표시패널(110)로 실제로 인가되는 참조전압, 즉, 참조전압 라인들(RVLs)로 실제로 인가되는 참조전압을 피드백 참조전압(Vref_FB)으로서, 참조전압 라인들(RVLs) 중 적어도 하나의 참조전압 라인 상의 피드백 노드(FBN)와 연결된 피드백 라인(FBL)을 통해 피드백 받는다.
도 11을 참조하면, 공통전압 보상기(400)는, 참조전압 라인들(RVLs)과 전원 컨트롤러(200)로부터 입력된 기준 참조전압(Vref_REF)에 기초하여 보상 참조전압(Vref_COMP)을 공급 노드(SN)로 출력한다.
이에 따라, 보상 참조전압(Vref_COMP)이 공급 노드(SN)와 전기적으로 연결된 모든 참조전압 라인들(RVLs)로 인가된다.
이렇게 되어, 표시패널(110)로 인가되기를 바랐던 기준 참조전압(Vref_REF)과 동일한 전압이 실제로 인가되게 된다.
위에서 언급한 참조전압 라인(RVL)은, 보상 공통전압(CV_COMP)에 해당하는 보상 참조전압(Vref_COMP)을 공급하는 공통전압 라인(CVL)이다. 제3트랜지스터(T3)가 턴 온 되어, 참조전압 라인(RVL)을 통해 공급된 보상 참조전압(Vref_COMP)이 제1트랜지스터(T1)의 제1노드(N1) 및 캐패시터(C1)의 일단에 인가된다.
전술한 바에 따르면, 유기발광표시패널 상의 참조전압(Vref)의 커플링 현상에 의해, 원하는 전압 값과 다른 전압 값의 참조전압(Vref)이 유기발광표시패널에 인가되는 경우, 원하는 전압 값의 참조전압(Vref)이 유기발광표시패널에 보상되어 인가되도록 해줌으로써, 참조전압 커플링 현상에 의한 참조전압 왜곡 현상을 완화해주고, 그만큼 화상 품질도 개선해줄 수 있다.
전술한 바와 같이, 유기발광표시패널로 공급되는 보상 공통전압(CV_COMP)은, 각 서브픽셀 내 구동 트랜지스터의 소스 노드 또는 드레인 노드로 인가된 참조전압(Vref)이 보상된 보상 참조전압(Vref_COMP)일 수 있으며, 서브픽셀 구조 등에 따라서, 각 서브픽셀 내 구동 트랜지스터로 공급되는 구동전압(EVDD)이 보상된 보상 구동전압(EVDD_COMP)일 수 있으며, 또는, 각 서브픽셀 내 유기발광다이오드의 캐소드 전극 또는 애노드 전극에 공급되는 기저전압(EVSS)이 보상된 보상 기저전압(EVSS_COMP)일 수도 있다.
도 12는 본 실시예들에 따른 표시장치(100)의 참조전압 보상에 따른 참조전압(Vref) 커플링 현상 및 이에 의한 참조전압 왜곡 현상이 완화된 것을 나타낸 도면이다.
도 12를 참조하면, 전술한 바와 같은 참조전압 보상을 적용하는 경우, 도 10과는 다르게, 데이터 전압(Vdata)이 급변하는 지점에서도, 참조전압(Vref)이 왜곡되는 현상을 보이지는 않는 것을 확인할 수 있다.
전술한 바에 따르면, 유기발광표시패널 상의 참조전압(Vref) 이외에, 구동전압(EVDD) 또는 기저전압(EVSS)의 커플링 현상에 의해, 원하는 전압 값과 다른 전압 값의 구동전압(EVDD) 또는 기저전압(EVSS)이 유기발광표시패널에 인가되는 경우, 원하는 전압 값의 구동전압(EVDD) 또는 기저전압(EVSS)이 유기발광표시패널에 보상되어 인가되도록 해줌으로써, 구동전압(EVDD) 또는 기저전압(EVSS)의 커플링 현상에 의한 구동전압(EVDD) 또는 기저전압(EVSS)의 왜곡 현상을 완화해주고, 그만큼 화상 품질도 개선해줄 수 있다.
도 13은 본 실시예들에 따른 표시장치의 다른 서브픽셀 구조 하에서, 구동전압 커플링 현상을 나타낸 도면이다. 도 14는 본 실시예들에 따른 표시장치(100)의 구동전압(EVDD)의 커플링 현상에 의한 구동전압 왜곡 현상을 완화해주기 위한 공통전압 보상 구성도이다. 도 15는 본 실시예들에 따른 표시장치(100)의 구동전압 보상에 따른 구동전압 커플링 현상 및 이에 의한 구동전압 왜곡 현상이 완화된 것을 나타낸 도면이다.
도 13의 예시도는, 2개의 트랜지스터(T1, T2)와 1개의 캐패시터(C1)로 구성된 서브픽셀의 등가회로도이다.
도 13을 참조하면, 각 서브픽셀은, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제1캐패시터(C1)를 포함한다.
제1트랜지스터(T1)은, 유기발광다이오드를 구동하는 구동 트랜지스터(Driving Transistor)로서, 유기발광다이오드와, 구동전압 라인(DVL: Driving Voltage Line) 또는 구동전압 라인(DVL)에 연결된 패턴 사이에 연결된다.
이러한 제1트랜지스터(T1)에서, 제2노드(N2)는 게이트 노드이고, 제1노드(N1)는 드레인 노드 또는 소스 노드이며, 제3노드(N3)는 소스 노드 또는 드레인 노드이다.
제2트랜지스터(T2)는, 제1트랜지스터(T1)의 온-오프를 제어하는 스위칭 트랜지스터(Switching Transistor)로서, 제1트랜지스터(T1)의 제2노드(N2, 게이트 노드)와 데이터 라인(DL: Data Line) 사이에 연결된다.
제1캐패시터(C1)는, 제1트랜지스터(T1)의 제1노드(N1)와 제3노드(N3) 사이에 연결되고, 한 프레임 동안 일정 전압을 유지시켜주는 스토리지 캐패시터(Storage Capacitor)로서 동작한다.
도 13을 참조하면, 제2트랜지스터(T2)는, 게이트 라인(GL)으로부터 공급된 스캔 신호(Scan Signal)에 의해 온-오프가 제어된다. 제2트랜지스터(T1)의 턴 온 시, 데이터 라인(DL)에서 공급된 데이터 전압(Vdata)를 제1트랜지스터(T1)의 제2노드(N2)로 인가해준다.
도 13을 참조하면, 제1캐패시터(C1)의 양 단에는 데이터 전압(Vdata) 및 구동전압(EVDD)이 인가될 수 있다.
도 13을 참조하면, 제1캐패시터(C1)의 일 단에 인가되는 구동전압(EVDD)는, 모든 서브픽셀로 공급되는 공통전압(Common Voltage)의 일종이다. 따라서, 구동전압 라인(DVL)은 공통전압 라인(CVL)에 해당한다.
이러한 공통전압 라인(CVL)은 데이터 라인(DL)과 인접해 있다.
따라서, 데이터 라인들을 통해 공급되는 데이터 전압(Vdata)가 급변하는 경우, 즉, 데이터 전압(Vdata)이 하이 레벨에서 로우 레벨로 변하거나, 데이터 전압(Vdata)이 로우 레벨에서 하이 레벨로 변하는 경우, 데이터 전압(Vdata)이 급변하는 지점에서, 데이터 라인들에 인접한 구동전압 라인들(DVLs)을 통해 인가되는 R구동전압(EVDD)이 원하는 전압 값보다 작아지거나 커지는 현상이 발생할 수 있다.
즉, 도 13을 참조하면, 데이터 라인들을 통해 공급되는 데이터 전압(Vdata)의 스윙(Swing) 시, 표시패널(110) 내부의 킥 백(Kick-Back) 현상에 의해, 데이터 라인들에 인접한 구동전압 라인들(DVLs)에 인가되는 구동전압(EVDD)에 커플링 현상이 발생할 수 있다.
이러한 커플링 현상은, 구동전압(EVDD)이 인가되는 캐패시터(C)에 대한 차징(Charging) 특성을 불균일하게 한다. 이러한 불균일한 차징 특성에 의해, 수평 크로스 토크(Cross Talk) 등의 화상 불량 현상이 초래될 수 있다.
도 14를 참조하면, 공통전압 보상기(400)는, 표시패널(110)로 실제로 인가되는 구동전압, 즉, 구동전압 라인들(DVLs)로 실제로 인가되는 구동전압을 피드백 구동전압(EVDD_FB)으로서, 구동전압 라인들(DVLs) 중 적어도 하나의 구동전압 라인 상의 피드백 노드(FBN)와 연결된 피드백 라인(FBL)을 통해 피드백 받는다.
도 14를 참조하면, 공통전압 보상기(400)는, 구동전압 라인들(DVLs)과 전원 컨트롤러(200)로부터 입력된 기준 구동전압(EVDD_REF)에 기초하여 보상 구동전압(EVDD_COMP)을 공급 노드(SN)로 출력한다.
이에 따라, 보상 구동전압(EVDD_COMP)이 공급 노드(SN)와 전기적으로 연결된 모든 구동전압 라인들(DVLs)로 인가된다.
이렇게 되어, 표시패널(110)로 인가되기를 바랐던 기준 구동전압(EVDD_REF)과 동일한 전압이 실제로 인가됨으로써, 구동전압 보상이 이루어지게 된다.
전술한 바에 따르면, 유기발광표시패널 상의 구동전압(EVDD)의 커플링 현상에 의해, 원하는 전압 값과 다른 전압 값의 구동전압(EVDD)이 유기발광표시패널에 인가되는 경우, 원하는 전압 값의 구동전압(EVDD)이 유기발광표시패널에 보상되어 인가되도록 해줌으로써, 구동전압 커플링 현상에 의한 구동전압 왜곡 현상을 완화해주고, 그만큼 화상 품질도 개선해줄 수 있다.
도 15를 참조하면, 전술한 바와 같은 구동전압 보상을 적용하는 경우, 도 13과는 다르게, 데이터 전압(Vdata)이 급변하는 지점에서도, 구동전압(EVDD)이 왜곡되는 현상을 보이지는 않는 것을 확인할 수 있다.
도 16은 본 실시예들에 따른 표시장치(100)의 구동방법의 흐름도이다.
도 16을 참조하면, 본 실시예들에 따른 표시장치(100)의 구동방법은, 공통전압 라인들(CVLs)을 통해 표시패널(110)에 공통전압(CV)을 인가하는 단계(S1610)와, 표시패널(110)에 인가된 공통전압이 피드백된 피드백 공통전압(CV_FB)과 기준 공통전압(CV_REF)을 입력받는 단계(S1620)와, 피드백 공통전압(CV_FB)과 기준 공통전압(CV_REF)에 기초하여, 공통전압이 보상된 보상 공통전압(CV_COMP)을 공통전압 라인들(CVLs)을 통해 표시패널(110)에 인가하는 단계(S1630) 등을 포함한다.
전술한 구동방법에 따르면, 커플링 현상에 의해, 원하는 전압 값(기준 공통전압)과 다른 전압 값의 공통전압이 표시패널(110)에 인가되는 경우, 원하는 전압 값의 공통전압이 표시패널(110)로 보상되어 인가되도록 해줌으로써, 공통전압 커플링 현상에 의한 공통전압 왜곡 현상을 완화해주고, 그 만큼 화상 품질도 개선시켜줄 수 있다.
위에서 언급한 보상 공통전압(CV_COMP)은, 표시패널(110) 상의 다수의 서브픽셀로 공통으로 인가되는 전압으로서, 각 서브픽셀 내 캐패시터의 일단에 인가되는 전압이다.
예를 들어, 보상 공통전압(CV_COMP)은, 각 서브픽셀 내 구동 트랜지스터의 소스 노드 또는 드레인 노드로 인가된 참조전압(Vref)이 보상된 보상 참조전압(Vref_COMP)와, 각 서브픽셀 내 구동 트랜지스터로 공급되는 구동전압(EVDD)이 보상된 보상 구동전압(EVDD_COMP)와, 각 서브픽셀 내 유기발광다이오드의 캐소드 전극 또는 애노드 전극에 공급되는 기저전압(EVSS)이 보상된 보상 기저전압(EVSS_COMP) 중 하나일 수 있다.
이와 같이, 각 서브픽셀 내 캐패시터(C)의 일단에 보상 공통전압(CV_COMP)을 인가해줌으로써, 캐패시터(C)의 차징 특성이 불균일해지는 것을 방지해줄 수 있고, 이를 통해, 화상 품질을 개선해줄 수 있다.
한편, 이상에서 전술한 공통전압 보상은, 유기발광표시장치뿐만 아니라, 액정표시장치의 공통전압 보상에도 동일하게 적용될 수 있다.
즉, 표시장치(100)가 액정표시장치인 경우, 표시패널(110)로 인가되는 공통전압(CV)은, 각 서브픽셀의 화소전극과 대향하는 공통전극에 인가되는 공통전압(Vcom)에 대한 보상에도 적용될 수 있다.
이상에서 설명한 바와 같은 본 실시예들에 의하면, 커플링 현상에 의한 공통전압 왜곡 현상을 완화해 주거나 방지해주고, 이를 통해 화상 품질을 개선하는 표시장치(100) 및 그 구동방법을 제공할 수 있다.
또한, 본 실시예들에 의하면, 유기발광표시패널에 인가되는 참조전압(Vref)의 커플링 현상에 의한 참조전압 왜곡 현상을 완화해 주거나 방지해주고, 이를 통해 화상 품질을 개선하는 표시장치(100) 및 그 구동방법을 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (11)

  1. 데이터 라인들, 게이트 라인들 및 공통전압 라인들이 배치되고 다수의 서브픽셀이 배치된 표시패널;
    상기 데이터 라인들로 데이터 전압을 공급하는 데이터 구동부; 및
    상기 공통전압 라인들을 통해 상기 표시패널에 인가된 공통전압이 피드백된 피드백 공통전압과 기준 공통전압에 기초하여, 상기 공통전압이 보상된 보상 공통전압을 상기 공통전압 라인들을 통해 상기 표시패널에 인가해주는 공통전압 보상기를 포함하며,
    상기 보상 공통전압은 상기 다수의 서브픽셀에 공통으로 인가되는 전압으로서, 상기 다수의 서브픽셀 각각에 포함된 캐패시터의 일단에 인가되는 전압이고,
    상기 다수의 서브픽셀 각각은
    유기발광다이오드와,
    상기 유기발광다이오드와, 구동전압 라인 또는 상기 구동전압 라인에 연결된 패턴 사이에 연결된 제1트랜지스터와,
    상기 제1트랜지스터의 제2노드와 상기 데이터 라인 사이에 연결된 제2트랜지스터와,
    상기 제1트랜지스터의 제1노드와, 참조전압 라인 사이 또는 상기 참조전압 라인에 연결된 패턴 사이에 연결된 제3트랜지스터와,
    상기 제1트랜지스터의 제1노드와 제2노드 사이에 연결된 상기 캐패시터를 포함하고,
    상기 참조전압 라인은 상기 보상 공통전압에 해당하는 보상 참조전압을 공급하는 공통전압 라인이고,
    상기 제3트랜지스터가 턴 온 되어, 상기 참조전압 라인을 통해 공급된 상기 보상 참조전압이 상기 제1트랜지스터의 제1노드 및 상기 캐패시터의 일단에 인가되는 표시장치.
  2. 제1항에 있어서,
    상기 공통전압 보상기는,
    전원 컨트롤러로부터 상기 기준 공통전압을 입력받고,
    상기 공통전압 라인들 중 적어도 하나에 연결된 피드백 라인을 통해 상기 피드백 공통전압을 입력받으며,
    공급 노드를 통해 상기 공통전압 라인들로 상기 보상 공통전압을 인가해주는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 공통전압 보상기는,
    상기 전원 컨트롤러로부터 상기 기준 공통전압을 입력받는 제1입력단과, 상기 피드백 라인으로부터 상기 피드백 공통전압을 입력받는 제2입력단과, 상기 기준 공통전압과 상기 피드백 공통전압 간의 편차 전압을 출력하는 출력단을 갖는 편차 전압 출력부와,
    상기 기준 공통전압 및 상기 편차 전압에 기초하여 상기 보상 공통전압을 출력하여 상기 공급 노드를 통해 상기 공통전압 라인들로 인가해주는 보상 공통전압 출력부를 포함하는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서,
    상기 공통전압 보상기는,
    OP AMP(Operational Amplifier) 회로로 구성된 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서,
    상기 공통전압 보상기는,
    상기 데이터 구동부를 구성하는 소스 드라이버 집적회로에 포함된 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서,
    상기 공통전압 보상기는,
    인쇄회로기판상에 구현된 회로인 것을 특징으로 하는 표시장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 보상 공통전압은,
    각 서브픽셀 내 구동 트랜지스터의 소스 노드 또는 드레인 노드로 인가된 참조전압이 보상된 보상 참조전압;
    각 서브픽셀 내 구동 트랜지스터로 공급되는 구동전압이 보상된 보상 구동전압; 및
    각 서브픽셀 내 유기발광다이오드의 캐소드 전극 또는 애노드 전극에 공급되는 기저전압이 보상된 보상 기저전압 중 하나인 것을 특징으로 하는 특징으로 하는 표시장치.
  9. 삭제
  10. 공통전압 라인들을 통해 표시패널에 공통전압을 인가하는 단계;
    상기 표시패널에 인가된 공통전압이 피드백된 피드백 공통전압과 기준 공통전압을 입력받는 단계; 및
    상기 피드백 공통전압과 상기 기준 공통전압에 기초하여, 상기 공통전압이 보상된 보상 공통전압을 상기 공통전압 라인들을 통해 상기 표시패널에 인가하는 단계를 포함하며,
    상기 보상 공통전압은,
    상기 표시패널 상의 다수의 서브픽셀로 공통으로 인가되는 전압으로서, 각 서브픽셀 내 캐패시터의 일단에 인가되는 전압이고,
    상기 다수의 서브픽셀 각각은
    유기발광다이오드와,
    상기 유기발광다이오드와, 구동전압 라인 또는 상기 구동전압 라인에 연결된 패턴 사이에 연결된 제1트랜지스터와,
    상기 제1트랜지스터의 제2노드와 데이터 라인 사이에 연결된 제2트랜지스터와,
    상기 제1트랜지스터의 제1노드와, 참조전압 라인 사이 또는 상기 참조전압 라인에 연결된 패턴 사이에 연결된 제3트랜지스터와,
    상기 제1트랜지스터의 제1노드와 제2노드 사이에 연결된 상기 캐패시터를 포함하고,
    상기 참조전압 라인은 상기 보상 공통전압에 해당하는 보상 참조전압을 공급하는 공통전압 라인이고,
    상기 제3트랜지스터가 턴 온 되어, 상기 참조전압 라인을 통해 공급된 상기 보상 참조전압이 상기 제1트랜지스터의 제1노드 및 상기 캐패시터의 일단에 인가되는 표시장치의 구동방법.
  11. 삭제
KR1020140144129A 2014-10-23 2014-10-23 표시장치 및 그 구동방법 KR102170556B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140144129A KR102170556B1 (ko) 2014-10-23 2014-10-23 표시장치 및 그 구동방법
US14/840,948 US9728129B2 (en) 2014-10-23 2015-08-31 Display device and the method for driving the same
CN201510633939.6A CN105551414B (zh) 2014-10-23 2015-09-29 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140144129A KR102170556B1 (ko) 2014-10-23 2014-10-23 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20160048265A KR20160048265A (ko) 2016-05-04
KR102170556B1 true KR102170556B1 (ko) 2020-10-28

Family

ID=55792442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140144129A KR102170556B1 (ko) 2014-10-23 2014-10-23 표시장치 및 그 구동방법

Country Status (3)

Country Link
US (1) US9728129B2 (ko)
KR (1) KR102170556B1 (ko)
CN (1) CN105551414B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102453421B1 (ko) * 2015-07-29 2022-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102381120B1 (ko) * 2016-08-29 2022-04-01 엘지디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR102645963B1 (ko) * 2016-10-10 2024-03-12 엘지디스플레이 주식회사 서브픽셀, 게이트 드라이버 및 유기발광표시장치
CN106548752B (zh) * 2017-01-25 2019-03-01 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN107578752B (zh) * 2017-09-20 2019-07-05 京东方科技集团股份有限公司 公共电压校准电路、电路板及显示装置
KR102519399B1 (ko) * 2018-01-02 2023-04-10 삼성디스플레이 주식회사 표시 장치
CN108986756B (zh) 2018-07-17 2020-04-28 深圳市华星光电半导体显示技术有限公司 公共电压反馈补偿电路、方法及液晶显示装置
KR102526291B1 (ko) * 2018-07-24 2023-04-27 엘지디스플레이 주식회사 유기발광 표시장치
KR102615606B1 (ko) * 2018-11-12 2023-12-18 엘지디스플레이 주식회사 유기발광표시장치
CN109541864A (zh) * 2018-12-17 2019-03-29 深圳市华星光电技术有限公司 一种阵列基板
US11442572B2 (en) 2019-10-17 2022-09-13 Samsung Electronics Co., Ltd. Touch display controller and touch display system including the same
KR102656851B1 (ko) * 2019-11-22 2024-04-12 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법
CN111243538B (zh) * 2020-02-14 2022-08-09 京东方科技集团股份有限公司 显示面板的公共电压补偿方法及装置、显示面板和装置
US11283449B2 (en) 2020-03-03 2022-03-22 Samsung Display Co., Ltd. Interface system and display device including the same
CN114550665B (zh) * 2020-11-24 2023-09-15 京东方科技集团股份有限公司 液晶显示装置、其驱动***及其驱动方法
KR20220092134A (ko) 2020-12-24 2022-07-01 엘지디스플레이 주식회사 표시패널
CN115223515B (zh) 2022-07-22 2023-11-28 深圳市华星光电半导体显示技术有限公司 显示装置及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060082528A1 (en) * 2004-10-13 2006-04-20 Chi Mei Optoelectronics Corp. Organic light emitting diode circuit having voltage compensation function and method for compensating

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157837B1 (ko) * 2004-12-30 2012-06-22 엘지디스플레이 주식회사 공통전압 보상회로 및 보상방법
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR20070015257A (ko) * 2005-07-30 2007-02-02 삼성전자주식회사 표시 장치, 이의 구동 방법 및 이의 구동 장치
KR20070015695A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 액정 표시 장치 및 이의 구동방법
JP5342111B2 (ja) * 2007-03-09 2013-11-13 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR20090043303A (ko) * 2007-10-29 2009-05-06 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
KR101500680B1 (ko) * 2008-08-29 2015-03-10 삼성디스플레이 주식회사 표시 장치
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치
KR101641982B1 (ko) * 2009-02-09 2016-07-25 삼성디스플레이 주식회사 표시 장치
KR101450919B1 (ko) * 2009-09-24 2014-10-23 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR101560237B1 (ko) * 2009-12-31 2015-10-15 엘지디스플레이 주식회사 유기전계발광표시장치
KR101804994B1 (ko) * 2010-12-24 2017-12-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101972017B1 (ko) * 2012-10-31 2019-04-25 삼성디스플레이 주식회사 표시장치, 열화 보상 장치 및 열화 보상 방법
KR101965787B1 (ko) * 2012-12-17 2019-04-04 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060082528A1 (en) * 2004-10-13 2006-04-20 Chi Mei Optoelectronics Corp. Organic light emitting diode circuit having voltage compensation function and method for compensating

Also Published As

Publication number Publication date
US20160117988A1 (en) 2016-04-28
CN105551414B (zh) 2019-08-09
KR20160048265A (ko) 2016-05-04
US9728129B2 (en) 2017-08-08
CN105551414A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
KR102170556B1 (ko) 표시장치 및 그 구동방법
KR102309679B1 (ko) 유기발광표시장치
JP2019074764A (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
KR102289664B1 (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
CN108231831B (zh) 有机发光显示面板和有机发光显示装置
US10699626B2 (en) Timing controller, data driver, display device, and method of driving the display device
KR102581299B1 (ko) 표시장치 및 파워 모니터링 회로
KR102255618B1 (ko) 표시장치
KR101888911B1 (ko) 표시장치 및 그 표시장치로 전압을 공급하는 인쇄회로보드
KR102577409B1 (ko) 리셋회로, 표시장치 및 그 구동방법
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
KR102379188B1 (ko) 표시장치 및 이의 구동방법
KR20170081046A (ko) 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로
KR102561589B1 (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
US10008157B2 (en) Display device having power supply with varying output voltage and driving method thereof
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR102300372B1 (ko) 표시장치 및 그 구동방법
US10839749B2 (en) Display device and controller
KR20200068286A (ko) 피드백 제어 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치
KR102253685B1 (ko) 표시장치 및 그 구동방법
KR20170065090A (ko) 표시장치 및 그 표시장치로 전압을 공급하는 인쇄회로보드
KR20080075612A (ko) 표시 장치
KR102256357B1 (ko) 표시장치
KR102481897B1 (ko) 표시장치 및 그 구동방법
KR102295212B1 (ko) 표시장치 및 그 전원공급부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant