KR102519399B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102519399B1
KR102519399B1 KR1020180000369A KR20180000369A KR102519399B1 KR 102519399 B1 KR102519399 B1 KR 102519399B1 KR 1020180000369 A KR1020180000369 A KR 1020180000369A KR 20180000369 A KR20180000369 A KR 20180000369A KR 102519399 B1 KR102519399 B1 KR 102519399B1
Authority
KR
South Korea
Prior art keywords
organic
area
layer
insulating layer
region
Prior art date
Application number
KR1020180000369A
Other languages
English (en)
Other versions
KR20190083023A (ko
Inventor
이동현
김득종
이재학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180000369A priority Critical patent/KR102519399B1/ko
Priority to US16/059,553 priority patent/US10797121B2/en
Priority to CN201910000987.XA priority patent/CN109994527A/zh
Publication of KR20190083023A publication Critical patent/KR20190083023A/ko
Application granted granted Critical
Publication of KR102519399B1 publication Critical patent/KR102519399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 복수의 화소들이 배치되어 영상을 표시하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함한다. 상기 표시 장치는 상기 주변 영역에 배치되고, 제1 전압을 상기 화소들에 제공하는 제1 전원 배선, 및 상기 주변 영역에 배치되고, 상기 제1 전압과 다른 제2 전압을 상기 화소들에 제공하는 제2 전원 배선을 포함한다. 상기 제1 전원 배선은 상기 주변 영역에서 상기 제2 전원 배선과 적어도 일부가 중첩한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 비표시 영역인 주변부를 감소시킬 수 있는 표시 장치에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 있어서, 이미지를 제공하는 표시영역의 비율을 증가시키고 상대적으로 이미지가 제공되지 않는 비표시 영역을 감소시키는 기술의 요구가 증대되고 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 비표시 영역인 주변부가 감소된 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 화소들이 배치되어 영상을 표시하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함한다. 상기 표시 장치는 상기 주변 영역에 배치되고, 제1 전압을 상기 화소들에 제공하는 제1 전원 배선, 및 상기 주변 영역에 배치되고, 상기 제1 전압과 다른 제2 전압을 상기 화소들에 제공하는 제2 전원 배선을 포함한다. 상기 제1 전원 배선은 상기 주변 영역에서 상기 제2 전원 배선과 적어도 일부가 중첩한다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선은 제2_1 부분 및 제2_2 부분을 포함할 수 있다. 상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분은 서로 다른 층으로부터 형성될 수 있다. 상기 제2 전원 배선의 상기 제2_2 부분은 상기 제1 전원 배선과 중첩할 수 있다. 상기 제2 전원 배선의 상기 제2_1 부분은 상기 제1 전원 배선과 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전압은 구동 전압(ELVDD)이고, 상기 제2 전압은 공통 전압(ELVSS)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분 사이에는 절연층이 배치될 수 있다. 상기 절연층을 통해 형성되는 컨택홀을 통해 상기 제2_1 부분과 상기 제2_2 부분이 서로 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 유기 절연 물질을 포함하는 유기 절연층일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전원 배선은 제1_1 부분 및 제1_2 부분을 포함하고, 상기 제1_1 부분은 상기 제2 전원 배선의 상기 제2_1 부분과 동일한 층으로부터 형성될 수 있다. 상기 제1 전원 배선의 상기 제1_2 부분은 상기 제2 전원 배선의 상기 제2_2 부분과 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 주변 영역은 제1 유기막 영역, 상기 제1 유기막 영역과 이격되고 상기 표시 영역과 접하는 제2 유기막 영역, 및 상기 제1 유기막 영역과 상기 제2 유기막 영역 사이의 비유기막 영역을 포함할 수 있다. 상기 비유기막 영역에서는 상기 유기 절연층이 형성되지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전원 배선, 상기 제2 전원 배선 및 상기 복수의 화소들이 형성되는 베이스 기판을 더 포함할 수 있다. 상기 제1 유기막 영역은 벤딩 영역을 포함하고, 상기 베이스 기판은 상기 벤딩 영역에서 구부러질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 유기 절연층과 상기 제1 전원 배선의 상기 제1_1 부분 사이에 배치되는 무기 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전압은 구동 전압(ELVDD)이고, 상기 제1 전압은 공통 전압(ELVSS)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 전원 배선의 상기 제2_2 부분과 상기 제1 전원 배선 사이에 배치되고, 유기 절연 물질을 포함하는 유기 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 전원 배선, 상기 제2 전원 배선 및 상기 복수의 화소들이 형성되는 베이스 기판을 더 포함할 수 있다. 상기 제1 전원 배선의 상기 제1_1 부분 및 상기 제2 전원 배선의 상기 제1_1 부분과 상기 베이스 기판 사이에는 무기 절연층 또는 제1 유기 절연층이 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 주변 영역은 제1 유기막 영역, 상기 제1 유기막 영역과 이격되고 상기 표시 영역과 접하는 제2 유기막 영역, 및 상기 제1 유기막 영역과 상기 제2 유기막 영역 사이의 비유기막 영역을 포함할 수 있다. 상기 제1 전원 배선의 상기 제1_1 부분 및 상기 제2 전원 배선의 상기 제1_1 부분과 상기 베이스 기판 사이에는 상기 제1 유기막 영역 및 상기 비유기막 영역에서는 상기 무기 절연층이 형성되고, 상기 제1 유기막 영역에서는 상기 제1 유기 절연층이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분 사이에 배치되는 제2 유기 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2 유기 절연층 사이에 배치되는 무기막을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 무기막은 상기 비유기막 영역에 배치되고, 상기 제2 유기 절연층은 상기 제2 유기막 영역에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 각각의 상기 화소는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 상기 화소 전극과 대향하는 상대전극 및 상기 화소 전극과 상기 대향 전극 사이의 발광층을 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 화소들이 배치되어 영상을 표시하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하고, 상기 주변 영역은 제1 비유기막 영역, 상기 제1 비유기막 영역과 이격되고, 상기 표시 영역과 접하는 제2 비유기막 영역, 및 상기 제1 및 제2 유기막 영역 사이에 배치되는 비유기막 영역을 포함한다. 상기 표시 장치는 베이스 기판, 상기 베이스 기판 상에 상기 제1 유기막 영역, 상기 비유기막 영역, 상기 제2 유기막 영역을 따라 연장되는 제1 전원 배선, 상기 베이스 기판 상에 상기 제1 전원 배선과 이격되어 상기 제1 유기막 영역, 상기 비유기막 영역, 상기 제2 유기막 영역을 따라 연장되는 제1_2 부분, 및 상기 제2 유기막 영역에서 상기 제1 전원 배선과 중첩하는 제2_2 부분을 포함하는 제2 전원 배선, 및 상기 제2 유기막 영역에서 상기 제2 전원 배선의 상기 제1_2 부분과 상기 제2_2 부분 사이에 형성되고, 상기 비유기막 영역에는 형성되지 않는 유기 절연층을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 유기막 영역, 상기 비유기막 영역 및 상기 제1 유기막 영역 내에 배치되고, 상기 제1 전원 배선 및 상기 제2 전원 배선의 상기 제1_2 부분 상에 배치되어 상기 제1 전원 배선 및 상기 제2 전원 배선을 커버하는 무기막을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전원 배선의 상기 제1_1 부분과 상기 제1_2 부분은 상기 제2 유기막 영역에서 상기 무기막 및 상기 유기 절연층을 통해 형성되는 콘택홀을 통해 서로 전기적으로 연결될 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 복수의 화소들이 배치되어 영상을 표시하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함한다. 상기 주변 영역에 배치되고, 제1 전압을 상기 화소들에 제공하는 제1 전원 배선, 및 상기 주변 영역에 배치되고, 상기 제1 전압과 다른 제2 전압을 상기 화소들에 제공하는 제2 전원 배선을 포함한다. 상기 제1 전원 배선은 상기 주변 영역에서 상기 제2 전원 배선과 적어도 일부가 중첩한다.
이에 따라, 상기 제1 전원 배선과 상기 제2 전원 배선이 사이에 제2 유기 절연층을 두고 중첩하므로, 전원 배선의 폭에 의한 상기 주변 영역의 폭을 감소시킬 수 있다. 이에 따라 비표시 영역인 상기 주변 영역이 감소된 표시 장치를 제공할 수 있다.
또한, 상기 표시 장치의 상기 주변 영역은 제2 유기막 영역, 비유기막 영역 및 제1 유기막 영역을 포함할 수 있다. 여기서 상기 제1 및 제2 유기막 영역은 유기 절연 물질을 포함하는 유기 절연막들이 형성되는 영역이고, 상기 비유기막 영역은 상기 유기 절연막들이 형성되지 않는 영역이다. 이에 따라 상기 주변 영역의 가장자리인 상기 제1 유기막 영역으로부터 상기 유기 절연막들을 통해 상기 표시 영역 내의 구조에 수분 등이 침투하는 것을 방지할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 A 부분의 확대도이다.
도 3a는 도 2의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 3b는 도 2의 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 3c는 도 2의 III-III'선을 따라 절단한 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 5는 도 4의 화소에 대응하는 표시 장치의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다.
도 7a는 도 6의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 7b는 도 6의 II-II'선을 따라 절단한 표시 장치의 단면도이다.
도 7c는 도 6의 III-III'선을 따라 절단한 표시 장치의 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 표시 장치는 베이스 기판(100) 상에 배치된 표시부(10), 스캔 구동부(미도시), 데이터 구동부(미도시), 단자부(50), 제1 전원 배선(60), 및 제2 전원 배선(70)을 포함할 수 있다.
상기 표시부(10)는 제1 방향(D1)으로 연장된 스캔선(SL) 및 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된 데이터선(DL)에 연결된 화소(PX)들을 포함할 수 있다. 상기 각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기발광소자(organic light emitting diode)를 포함할 수 있다. 상기 표시부(10)는 상기 화소(PX)들에서 방출되는 빛을 통해 소정의 이미지를 제공하며, 상기 화소(PX)들에 의해 표시 영역(DA)이 정의될 수 있다. 비표시 영역인 주변 영역(NDA)은 화소(PX)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는 영역을 나타낼 수 있다. 상기 주변 영역(NDA)은 상기 표시 영역(DA)에 인접하여 상기 표시 영역(DA)을 둘러쌀 수 있다.
상기 스캔 구동부는 상기 베이스 기판(100)의 상기 주변 영역(NDA) 상에 배치되며, 상기 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달할 수 있다.
상기 데이터 구동부는 상기 베이스 기판(100)의 상기 주변 영역(NDA) 상에 배치되며, 상기 데이터선(DL)을 통해 각 화소(PX)에 데이터 신호를 생성하여 전달한다. 상기 데이터 구동부는 상기 표시부(10)의 일측, 예컨대 단자부(50)가 배치된 표시부(10)의 하측에 배치될 수 있다.
상기 단자부(50)는 상기 베이스 기판(100)의 일 단부에 배치되며, 복수의 단자들을 포함할 수 있다. 상기 단자부(50)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 또는 IC 칩 등과 같은 제어부(미도시)와 전기적으로 연결될 수 있다. 상기 제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 상기 단자를 통해 상기 데이터 구동부에 전달할 수 있다. 또한, 상기 제어부는 수직동기신호, 수평동기신호, 및 클럭 신호를 전달받아 상기 스캔 구동부 및 상기 데이터 구동부의 구동을 제어하기 위한 제어 신호를 생성하여 상기 단자를 통해 각각에 전달할 수 있다. 상기 제어부는 상기 단자를 통해 상기 제1 전원 배선(60) 및 상기 제2 전원 배선(70)에 각각에 구동전압(ELVDD) 및 공통전압(ELVSS)을 전달할 수 있다.
상기 제1 전원 배선(60)은 상기 주변 영역(NDA) 상에 배치될 수 있다. 예컨대, 상기 제1 전원 배선(60)은 상기 데이터 구동부 및 상기 표시부(10) 사이에 배치될 수 있다. 상기 제1 전원 배선(60)은 상기 구동전압(ELVDD)을 상기 화소(PX)들에 제공할 수 있다.
상기 제2 전원 배선(70)은 상기 주변 영역(NDA) 상에 배치되며, 상기 화소(PX)의 유기발광소자의 상대전극(도 5의 233 참조)에 공통전압(ELVSS)을 제공할 수 있다. 예컨대, 상기 제2 전원 배선(70)은 일측이 개방된 루프 형태로, 상기 단자부(50)를 제외한 상기 베이스 기판(100)의 가장자리를 따라 연장될 수 있다.
상기 표시부(10)는 대략 사각형의 형상으로, 라운드진 코너영역을 포함할 수 있다.
이때, 상기 제1 전원 배선(60)과 상기 제2 전원 배선(70)은 상기 주변 영역(NDA)에서 서로 중첩되게 배치되므로, 상기 제1 전원 배선(60)과 상기 제2 전원 배선(70)서로 동일한 층으로부터 형성되어 동일 평면 상에 배치되는 경우에 비해, 상기 주변 영역(NDA) 특히, 상기 표시 장치의 하부의 주변 영역의 폭을 감소시킬 수 있다.
도 2는 도 1의 A 부분의 확대도이다. 도 3a는 도 2의 I-I'선을 따라 절단한 표시 장치의 단면도이다. 도 3b는 도 2의 II-II'선을 따라 절단한 표시 장치의 단면도이다. 도 3c는 도 2의 III-III'선을 따라 절단한 표시 장치의 단면도이다.
도 1, 2, 3a, 3b 및 3c를 참조하면, 상기 표시 장치는 베이스 기판(100), 무기 절연층(IL), 제1 유기 절연층(OL1), 제1 데이터 패턴, 무기 절연막(IF), 제2 유기 절연층(OL2), 제2 데이터 패턴, 제3 유기 절연층(OL3), 화소 정의막(PDL) 및 박막 봉지층(도 5의 300 참조)을 포함할 수 있다.
상기 표시 장치는 영상이 표시 되는 표시 영역(DA) 및 이에 인접하는 비표시영역인 주변 영역(NDA)을 포함할 수 있다. 상기 주변 영역(NDA)은 제2 유기막 영역(OA2), 비유기막 영역(NOA) 및 제1 유기막 영역(OA1)을 포함할 수 있다. 상기 제2 유기막 영역(OA2)은 상기 표시 영역(DA)과 접할 수 있다. 상기 제1 유기막 영역(OA1)은 상기 제2 유기막 영역(OA2)과 제2 방향(D2)으로 이격될 수 있다. 상기 비유기막 영역(NOA)은 상기 제1 유기막 영역(OA1)과 상기 제2 유기막 영역(OA2) 사이에 배치될 수 있다.
여기서 상기 제1 및 제2 유기막 영역(OA1, OA2)은 유기 절연 물질을 포함하는 유기 절연막들(OL1, OL2, OL3)이 형성되는 영역이고, 상기 비유기막 영역(NOA)은 상기 유기 절연막들(OL1, OL2, OL3)이 형성되지 않는 영역이다. 이에 따라 상기 주변 영역(NDA)의 가장자리인 상기 제1 유기막 영역(OA1)으로부터 상기 유기 절연막들을 통해 상기 표시 영역(DA) 내의 구조에 수분 등이 침투하는 것을 방지할 수 있다. 단, 상기 표시 영역(DA) 내의 구조들과 직접 연결되지 않는 상기 박막 봉지층의 유기층(도 5의 320 참조)은 상기 비유기막 영역(NOA)에도 형성될 수 있다.
상기 베이스 기판(100)은 플렉서블한 재질로 형성될 수 있다. 예컨대, 상기 베이스 기판(100)은 폴리이미드(polyimide)와 같은 플렉서블한 플라스틱 재질로 형성될 수 있으나 본 발명은 이에 한정되지 않는다. 또 다른 실시예로써, 플라스틱 재질은, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyether imide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 환형 올레핀 고분자(Cyclic olefin polymer), 환형 올레핀 공중합체(Cyclic olefin copolymer)등일 수 있다.
상기 무기 절연층(IL)은 상기 제2 유기막 영역(OA2) 및 상기 비유기막 영역(NOA) 내에 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 무기 절연층(IL)은 제1 내지 제4 무기 절연층들(도 5의 IL1. IL2, IL3, IL4 참조)을 포함할 수 있다. 상기 은 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 내지 제4 무기 절연층들은 상기 표시 영역(DA)에서의 반도체층, 제1 게이트 패턴, 제2 게이트 패턴을 서로 절연시키기 위한 구성으로, 각각 무기 절연 물질을 포함할 수 있다. (자세한 설명은 도 5 참조)
상기 제1 유기 절연층(OL1)은 상기 제1 유기막 영역(OA1)내에 상기 베이스 기판(100) 상에 배치될 수 있다. 바람직하게 상기 제1 유기 절연층(OL1)은 상기 무기 절연층(IL)과 동일한 높이로 형성되어, 상기 제1 유기막 영역(OA1)과 상기 비유기막 영역(NOA) 사이의 단차를 최소화 할 수 있다. 상기 제1 유기 절연층(OL1)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 상기 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 상기 제1 유기 절연층(OL1)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수 있다.
상기 제1 유기 절연층(OL1) 및 상기 무기 절연층(IL) 상에 제1 전원 배선(60)의 제1_1부분(61) 및 제2 전원 배선(70)의 제2_1 부분(71)을 포함하는 상기 제1 데이터 패턴이 배치될 수 있다.
상기 제1 전원 배선(60)의 상기 제1_1부분(61)은 제2 방향(D2)을 따라 상기 제1 주변 영역(OA1), 상기 비유기막 영역(NOA) 및 상기 제2 주변 영역(OA2)에 형성될 수 있다.
상기 제2 전원 배선(70)의 상기 제2_1 부분(71)은 상기 제1_1부분(61)과 제1 방향(D1)으로 이격되어, 상기 제2 방향(D2)을 따라 상기 제1 주변 영역(OA1), 상기 비유기막 영역(NOA) 및 상기 제2 주변 영역(OA2)에 형성될 수 있다.
또한, 상기 제2_1 부분(71)은 상기 제2 주변 영역(OA2)에서 상기 제1 방향(D1)으로 연장되며, 후술할 상기 제1 전원 배선(60)의 제1_2 부분(62)와 중첩될 수 있다.
이에 따라, 상기 제1 전원 배선(60)과 상기 제2 전원 배선(70)이 상기 제2 주변 영역(OA2)에서 사이에 상기 제2 유기 절연층(OL2)을 두고 중첩하므로, 전원 배선의 폭에 의한 주변 영역(NDA)의 폭을 감소시킬 수 있다. 이에 따라 비표시 영역인 주변 영역(NDA)이 감소된 표시 장치를 제공할 수 있다.
상기 무기막(IF)은 상기 제1 전원 배선(60)의 상기 제1_1부분(61) 및 상기 제2 전원 배선(70)의 상기 제2_1 부분(71) 상에 배치될 수 있다. 상기 무기막(IF)은 무기 절연물질을 포함할 수 있다. 예를 들면, 상기 무기막(IF)은 실리콘 산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
상기 제2 유기 절연층(OL2)은 상기 무기막(IF) 상에 배치될 수 있다. 상기 제2 유기 절연층(OL2)은 상기 제1 유기막 영역(OA1) 및 상기 제2 유기막 영역(OA2)에 형성되고, 상기 비유기막 영역(NOA)에는 형성되지 않을 수 있다. 상기 제2 유기 절연층(OL2)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 상기 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 상기 제2 유기 절연층(OL2)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수 있다.
상기 제2 유기 절연층(OL2) 상에 상기 제1 전원 배선(60)의 제1_2 부분(62) 및 제1_3 부분(63) 및 상기 제2 전원 배선(70)의 제2_2 부분(72) 및 제2_3 부분(73)을 포함하는 상기 제2 데이터 패턴이 배치될 수 있다.
상기 제1_2 부분(62)은 상기 제2 유기막 영역(OA2)에서 상기 제1 방향(D1)으로 연장되며, 상기 제2 유기막 영역(OA2)에서 상기 제2 전원 배선(70)의 상기 제2_1 부분(71)과 중첩할 수 있다. 상기 제1_2 부분(62)은 상기 제2 유기막 영역(OA2)에서 상기 무기막(IF) 및 상기 제2 유기 절연층(OL2)을 통해 형성되는 콘택홀을 통해 상기 제1 전원 배선(60)의 상기 제1_1 부분(61)과 전기적으로 연결될 수 있다. 상기 제1_3부분(63)은 상기 제1 유기막 영역(OA1)에서 상기 제1_1 부분(61)과 중첩하거나 콘택홀 등의 구조를 통해 전기적으로 연결될 수 있다.
상기 제2_2 부분(72)은 상기 제2 유기 막 영역(OA2)에서 상기 무기막(IF) 및 상기 제2 유기 절연층(OL2)을 통해 형성되는 콘택홀등을 통해 상기 제2_1 부분(71)과 접할 수 있다. 상기 제2_3 부분(73) 상기 제1 유기막 영역(OA1)에서 상기 제2_1 부분(71)과 중첩하거나 콘택홀 등의 구조를 통해 전기적으로 연결될 수 있다.
상기 제1_2 부분(62), 상기 제1_3 부분(63), 상기 제2_2 부분(72) 및 상기 제2_3 부분(73) 상에 상기 제3 유기 절연층(OL3)이 배치될 수 있다. 상기 제3 유기 절연층(OL3)은 상기 제1 유기막 영역(OA1) 및 상기 제2 유기막 영역(OA2)에 형성되고, 상기 비유기막 영역(NOA)에는 형성되지 않을 수 있다. 상기 제3 유기 절연층(OL3)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 상기 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 상기 제3 유기 절연층(OL3)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수 있다.
상기 제3 유기 절연층(OL3) 상에 상기 화소 정의막(PDL)이 배치될 수 있다. 상기 화소 정의막(PDL)은 상기 제1 유기막 영역(OA1) 및 상기 제2 유기막 영역(OA2)에 형성되고, 상기 비유기막 영역(NOA)에는 형성되지 않을 수 있다.
상기 제2 유기막 영역(OA2)에는 상기 무기막(IF) 상에 상기 제2 유기 절연층(OL2), 상기 제3 유기 절연층(OL3) 및/또는 상기 화소 정의막(PDL)으로 형성된 상기 제1 방향(D1)으로 연장되는 댐(DAM)이 더 형성될 수 있다. 상기 댐(DAM)은 유기막 등의 형성 공정에의 댐으로 사용될 수 있다.
도시 하지 않았으나, 상기 박막 봉지층(도 5의 300 참조)이 더 배치될 수 있다. 상기 박막 봉지층은 상기 비유기막 영역(NOA) 및 상기 제2 유기막 영역(OA2)의 상부을 커버하여 봉지할 수 있다.
상기 제1 전원 배선(60)은 제1 전압을 상기 화소들에 제공할 수 있다. 상기 제2 전원 배선(70)은 상기 제1 전압과 다른 제2 전압을 상기 화소들에 제공할 수 있다. 상기 제1 전압은 구동 전압(ELVDD)이고, 상기 제2 전압은 공통 전압(ELVSS)일 수 있다.
상기 제1 전원 배선(60)은 상기 주변 영역에서 상기 제2 전원 배선(70)과 적어도 일부가 중첩되므로, 상기 주변 영역의 폭을 감소시킬 수 있다.
상기 제1 유기막 영역(OA1)은 벤딩 영역(BDA)을 포함할 수 있다. 상기 베이스 기판은 가요성 기판일 수 있으며, 상기 벤딩 영역(BDA)에서 구부러질 수 있다. 상기 벤딩 영역(BDA)에서 상기 제1 및 제2 유기 절연층(OL1, OL2) 사이에 제1 데이터 패턴인 상기 제1_1 부분(61) 및 상기 제2_1 부분(71)이 배치되고, 상기 제2 및 제3 유기 절연층(OL2, OL3) 사이에 제2 데이터 패턴인 상기 제1_3 부분(63) 및 상기 제2_3 부분(73)이 배치되므로, 벤딩시 스트레스(stress)가 분산될 수 있으며, 벤딩에 의한 배선 파손 등을 방지할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4를 참조하면, 각 화소(PX)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자, 예컨대 유기발광소자(OLED)를 포함할 수 있다.
상기 화소회로(PC)는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 상기 스위칭 박막 트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 상기 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 상기 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 상기 구동 박막 트랜지스터(T1)로 전달한다.
상기 스토리지 커패시터(Cst)는 상기 스위칭 박막 트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 상기 스위칭 박막 트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
상기 구동 박막 트랜지스터(T1)는 상기 구동전압선(PL)과 상기 스토리지 커패시터(Cst)에 연결되며, 상기 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 상기 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 상기 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 5는 도 4의 화소에 대응하는 표시 장치의 단면도이다.
도 5를 참조하면, 상기 표시 장치의 상기 화소(PX)는 상기 베이스 기판(100) 상에 형성된 화소회로(PC) 및 이에 연결된 유기발광소자(OLED)를 포함할 수 있다. 이하에서는 설명의 편의를 위해, 적층 순서에 따라 설명한다.
제1 무기 절연층(IL1)은 상기 베이스 기판(100) 상에 배치되어, 상기 베이스 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 상기 베이스 기판(100)상에 평탄면을 제공할 수 있다. 즉, 상기 제1 무기 절연층(IL1)은 버퍼층일 수 있다. 상기 제1 무기 절연층(IL1)은 산화물 또는 질화물과 같은 무기물을 포함할 수 있으며, 단층 또는 다층 구조로 이루어질 수 있다.
제1 박막 트랜지스터(T1)는 반도체층(A1), 게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함하고, 제2 박막 트랜지스터(T2) 반도체층(A2), 게이트전극(G2), 소스전극(S2), 드레인전극(D2)을 포함할 수 있다.
상기 반도체층(A1, A2)은 상기 제1 무기 절연층(IL1) 상에 배치될 수 있다. 상기 반도체층(A1, A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 상기 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 상기 반도체층(A1, A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
상기 반도체층(A1, A2) 상에는 제2 무기 절연층(IL2)이 배치될 수 있다. 상기 제2 무기 절연층(IL2)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
상기 제2 무기 절연층(IL2)상에 게이트전극(G1, G2)을 포함하는 제1 게이트 패턴이 배치될 수 있다. 상기 게이트전극(G1,G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 상기 게이트전극(G1, G2)은 Mo의 단층일 수 있다.
상기 게이트 패턴이 배치된 상기 제2 무기 절연층(IL2) 상에 제3 무기 절연층(IL3)이 배치될 수 있다. 상기 제3 무기 절연층(IL3)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 상기 제3 무기 절연층(IL3)은 유전체 층일 수 있다. 예를 들어, 상기 제3 무기 절연층(IL3)은 실리콘 산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
상기 제3 무기 절연층(IL3) 상에는 스토리지 커패시터(Cst)의 제2 전극(CE2)을 포함하는 제2 게이트 패턴이 배치될 수 있다. 상기 스토리지 커패시터(Cst)의 상기 제2 전극(CE2)은 제3 무기 절연층(IL3)을 사이에 두고 제1 전극(CE1)과 중첩할 수 있다. 상기 제2 전극 (CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2 전극(CE2) Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
상기 스토리지 커패시터(Cst)의 상기 제1 전극(CE1)은 상기 제1 박막 트랜지스터(T1)와 중첩할 수 있다. 예컨대, 상기 제1 박막 트랜지스터(T1)의 상기 게이트전극(G1)은 상기 스토리지 커패시터(Cst)의 상기 제1 전극(CE1)으로의 기능을 수행할 수 있다.
상기 제2 게이트 패턴 상에 제4 무기 절연층(IL4)이 배치될 수 있다. 상기 제4 무기 절연층(IL4)은 층간 절연층일 수 있다. 상기 제4 무기 절연층(IL4)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
상기 제4 무기 절연층(IL4) 상에 소스전극(S1, S2) 및 드레인전극(D1, D2)을 포함하는 제1 데이터 패턴이 배치될 수 있다. 상기 제1 데이터 패턴은 제1 전원 배선의 제1_1 부분(도 2, 3a 내지 3c의 61 참조) 제2 전원 배선의 제2_1 부분(도 2, 3a 내지 3c의 71 참조)을 더 포함할 수 있다.
상기 소스전극(S1, S2) 및 상기 드레인전극(D1, D2)은 상기 제1 내지 제4 무기 절연층들(IL1, IL2, IL3, IL4: IL)을 통해 형성되는 콘택홀을 통해 각각 상기 반도체층의 소스 및 드레인 영역에 전기적으로 연결될 수 있다. 상기 소스전극(S1, S2) 및 상기 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
상기 소스전극(S1, S2)과 드레인전극(D1, D2) 상에는 제2 유기 절연층(OL2)이 배치될 수 있다. 상기 제2 유기 절연층(OL2)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 상기 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 상기 제2 유기 절연층(OL2)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수 있다.
상기 제2 유기 절연층(OL2) 상에 컨택 패드(CP)를 포함하는 제2 데이터 패턴이 배치될 수 있다. 상기 컨택 패드(CP)는 상기 제2 유기 절연층(OL2)을 통해 형성되는 컨택홀을 통해 상기 드레인전극(D1)과 전기적으로 연결될 수 있다. 상기 제2 데이터 패턴은 상기 제1 전원 배선의 제1_2 부분(도 2, 3a 내지 3c의 62 참조) 및 제1_3 부분(도 2, 3a 내지 3c의 63 참조), 및 상기 제2 전원 배선의 제2_2 부분(도 2, 3a 내지 3c의 72 참조) 및 제2_3 부분(도 2, 3a 내지 3c의 73 참조)을 더 포함할 수 있다.
상기 컨택 패드(CP) 상에 제3 유기 절연층(OL3)이 배치될 수 있다. 상기 제3 유기 절연층(OL3) 은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 상기 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 상기 제3 유기 절연층(OL3) 은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수 있다.
상기 제3 유기 절연층(OL3) 상에 유기발광소자(OLED)가 배치될 수 있다. 상기 유기발광소자(OLED)는 화소전극(221), 발광층(222) 및 상대전극(223)을 포함할 수 있다. 상기 화소전극(221)은 상기 제3 유기 절연층(OL3)을 통해 형성되는 컨택홀을 통해 상기 컨택 패드(CP)와 전기적으로 연결될 수 있다.
상기 화소전극(221)은 반사 전극일 수 있다. 예를 들어, 상기 화소전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zincoxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indiumgallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
상기 화소전극(221) 상에는 절연재인 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 화소 정의막(PDL)은 화소전극(221)을 노출하며, 노출된 영역상에 발광층(222)이 위치할 수 있다.
상기 발광층(222)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할수 있다. 상기 발광층(222)은 저분자 유기물 또는 고분자 유기물일 수 있으며, 상기 발광층(222)의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electrontransport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될수 있다.
상기 상대전극(223)은 투광성 전극일 수 있다. 예컨대, 상기 상대전극(223)은 투명 또는 반투명 전극일 수 있으며, Li,Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다.
또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
박막 봉지층(300)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 박막 봉지층(300)은 적어도 하나의 유기층(320)과 적어도 하나의 무기층(310, 330)을 구비할 수 있다. 적어도 하나의 유기층(320)과 적어도 하나의 무기층(310,330)은 서로 교번적으로 적층될 수 있다. 도 5에서는, 상기 박막 봉지층(300)이 두 개의 무기층(310, 330)과 한 개의 유기층(320)을 포함하는 예를 도시하고 있으나, 적층 순서 및 적층 횟수는 도시된 실시예로 제한되지 않는다.
터치필름(400)은 표시 장치(1)의 터치스크린 기능을 위해 상기 박막 봉지층(300) 상에 배치될 수 있다. 상기 터치필름(400)은 다양한 패턴의 터치전극을 포함할 수 있으며, 저항막 방식 또는 정전용량 방식 등일 수 있다.
상기 제1 박막 트랜지스터(T1)와 상기 제2 박막 트랜지스터(T2)의 상기 게이트전극(G1, G2)이 각각 상기 제2 무기 절연층(IL2)을 가운데 두고 상기 반도체층(A1, A2) 상에 배치된 탑 게이트(top gate) 타입인 예를 도시하고 있으나, 본 발명은 이에 한정하지 않는다. 또 다른 실시예로, 상기 제1 박막 트랜지스터(T1)와 상기 제2 박막 트랜지스터(T2)는 바텀 게이트(bottom gate) 타입일 수 있다.
상기 평탄화층(109)의 비아홀을 통해 제1 박막 트랜지스터(T1)와 화소전극(221)이 연결된 구조를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 4 및 5에서는 화소(PX)가 2개의 박막 트랜지스터 및 1개의 스토리지 박막 트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 부분 확대도이다. 도 7a는 도 6의 I-I'선을 따라 절단한 표시 장치의 단면도이다. 도 7b는 도 6의 II-II'선을 따라 절단한 표시 장치의 단면도이다. 도 7c는 도 6의 III-III'선을 따라 절단한 표시 장치의 단면도이다.
도 6, 7a, 7b 및 7c를 참조하면, 상기 표시 장치는 제1 전원 배선 및 제2 전원 배선을 제외하고 도 1, 2, 3a 내지 3c의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 무기 절연층(IL), 제1 유기 절연층(OL1), 제1 데이터 패턴, 무기 절연막(IF), 제2 유기 절연층(OL2), 제2 데이터 패턴, 제3 유기 절연층(OL), 화소 정의막(PDL) 및 박막 봉지층을 포함할 수 있다.
상기 표시 장치는 영상이 표시 되는 표시 영역(DA) 및 이에 인접하는 비표시영역인 주변 영역(NDA)을 포함할 수 있다. 상기 주변 영역(NDA)은 제2 유기막 영역(OA2), 상기 비유기막 영역(NOA) 및 제1 유기막 영역(OA1)을 포함할 수 있다.
상기 무기 절연층(IL)은 상기 제2 유기막 영역(OA2) 및 상기 비유기막 영역(NOA) 내에 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 유기 절연층(OL1)은 상기 제1 유기막 영역(OA1)내에 상기 베이스 기판(100) 상에 배치될 수 있다.
상기 제1 유기 절연층(OL1) 및 상기 무기 절연층(IL) 상에 제1 전원 배선의 제1_1부분(161) 및 제2 전원 배선의 제2_1 부분(171)을 포함하는 상기 제1 데이터 패턴이 배치될 수 있다.
상기 제1 전원 배선의 상기 제1_1부분(161)은 제2 방향(D2)을 따라 상기 제1 주변 영역(OA1), 상기 비유기막 영역(NOA) 및 상기 제2 주변 영역(OA2)에 형성될 수 있다.
상기 제2 전원 배선의 상기 제2_1 부분(171)은 상기 제1_1부분(161)과 제1 방향(D1)으로 이격되어, 상기 제2 방향(D2)을 따라 상기 제1 주변 영역(OA1), 상기 비유기막 영역(NOA) 및 상기 제2 주변 영역(OA2)에 형성될 수 있다. 상기 제2_1 부분(171)은 상기 제2 주변 영역(OA2)에서 상기 제1 방향(D1)을 따라 연장되며, 후술할 상기 제1 전원 배선의 제1_2 부분(162)와 중첩할 수 있다.
이에 따라, 상기 제1 전원 배선과 상기 제2 전원 배선이 상기 제2 주변 영역(OA2)에서 사이에 상기 제2 유기 절연층(OL2)을 두고 중첩하므로, 전원 배선의 폭에 의한 주변 영역(NDA)의 폭을 감소시킬 수 있다. 이에 따라 비표시 영역인 주변 영역(NDA)이 감소된 표시 장치를 제공할 수 있다.
상기 무기막(IF)은 상기 제1 데이터 패턴 상에 배치될 수 있다. 상기 제2 유기 절연층(OL2)은 상기 무기막(IF) 상에 배치될 수 있다. 상기 제2 유기 절연층(OL2) 상에 상기 제1 전원 배선(60)의 제1_2 부분(162) 및 제1_3 부분(163) 및 상기 제2 전원 배선(170)의 제2_2 부분(172)을 포함하는 상기 제2 데이터 패턴이 배치될 수 있다.
상기 제1_2 부분(162)은 제2 유기막 영역(OA2)에서 상기 제1 방향(D1)으로 연장되며, 상기 무기막(IF) 및 상기 제2 유기 절연층(OL2)을 통해 형성되는 콘택홀등을 통해 상기 제1_1 부분(161)과 연결될 수 있다. 상기 제1_3 부분(163) 상기 제1 유기막 영역(OA1)에서 상기 제1_1 부분(161)과 중첩하거나 콘택홀 등의 구조를 통해 전기적으로 연결될 수 있다.
상기 제2_2 부분(172)은 상기 제1 유기막 영역(OA1)에서 상기 제1_1 부분(171)과 중첩하거나 콘택홀 등의 구조를 통해 전기적으로 연결될 수 있다.
상기 제1 전원 배선은 제1 전압을 화소들에 제공할 수 있다. 상기 제2 전원 배선은 상기 제1 전압과 다른 제2 전압을 상기 화소들에 제공할 수 있다. 상기 제1 전압은 구동 전압(ELVDD)이고, 상기 제2 전압은 공통 전압(ELVSS)일 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 복수의 화소들이 배치되어 영상을 표시하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함한다. 상기 주변 영역에 배치되고, 제1 전압을 상기 화소들에 제공하는 제1 전원 배선, 및 상기 주변 영역에 배치되고, 상기 제1 전압과 다른 제2 전압을 상기 화소들에 제공하는 제2 전원 배선을 포함한다. 상기 제1 전원 배선은 상기 주변 영역에서 상기 제2 전원 배선과 적어도 일부가 중첩한다.
이에 따라, 상기 제1 전원 배선과 상기 제2 전원 배선이 사이에 제2 유기 절연층을 두고 중첩하므로, 전원 배선의 폭에 의한 상기 주변 영역의 폭을 감소시킬 수 있다. 이에 따라 비표시 영역인 상기 주변 영역이 감소된 표시 장치를 제공할 수 있다.
또한, 상기 표시 장치의 상기 주변 영역은 제2 유기막 영역, 비유기막 영역 및 제1 유기막 영역을 포함할 수 있다. 여기서 상기 제1 및 제2 유기막 영역은 유기 절연 물질을 포함하는 유기 절연막들이 형성되는 영역이고, 상기 비유기막 영역은 상기 유기 절연막들이 형성되지 않는 영역이다. 이에 따라 상기 주변 영역의 가장자리인 상기 제1 유기막 영역으로부터 상기 유기 절연막들을 통해 상기 표시 영역 내의 구조에 수분 등이 침투하는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 표시부 60: 제1 전원 배선
70: 제2 전원 배선 100: 베이스 기판
IL: 무기 절연층 OL1: 제1 유기 절연층
IF: 무기막 OL2: 제2 유기 절연층
OL3: 제3 유기 절연층 PDL: 화소 정의막
OLED: 유기발광소자 300: 박막 봉지층

Claims (20)

  1. 복수의 화소들이 배치되어 영상을 표시하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하는 표시 장치에 있어서,
    상기 주변 영역에 배치되고, 제1 전압을 상기 화소들에 제공하는 제1 전원 배선; 및
    상기 주변 영역에 배치되고, 상기 제1 전압과 다른 제2 전압을 상기 화소들에 제공하는 제2 전원 배선을 포함하고,
    상기 제1 전원 배선은 상기 주변 영역에서 상기 제2 전원 배선과 적어도 일부가 중첩하고,
    상기 제2 전원 배선은 제2_1 부분 및 제2_2 부분을 포함하고,
    상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분은 서로 다른 층으로부터 형성되고,
    상기 제2 전원 배선의 상기 제2_2 부분은 상기 제1 전원 배선과 중첩하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 전원 배선의 상기 제2_1 부분은 상기 제1 전원 배선과 동일한 층으로부터 형성된 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전압은 구동 전압(ELVDD)이고, 상기 제2 전압은 공통 전압(ELVSS)인 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분 사이에는 절연층이 배치되고, 상기 절연층을 통해 형성되는 컨택홀을 통해 상기 제2_1 부분과 상기 제2_2 부분이 서로 접촉하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 절연층은 유기 절연 물질을 포함하는 유기 절연층인 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전원 배선은 제1_1 부분 및 제1_2 부분을 포함하고, 상기 제1_1 부분은 상기 제2 전원 배선의 상기 제2_1 부분과 동일한 층으로부터 형성되고,
    상기 제1 전원 배선의 상기 제1_2 부분은 상기 제2 전원 배선의 상기 제2_2 부분과 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 주변 영역은 제1 유기막 영역, 상기 제1 유기막 영역과 이격되고 상기 표시 영역과 접하는 제2 유기막 영역, 및 상기 제1 유기막 영역과 상기 제2 유기막 영역 사이의 비유기막 영역을 포함하고,
    상기 비유기막 영역에서는 상기 유기 절연층이 형성되지 않는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 전원 배선, 상기 제2 전원 배선 및 상기 복수의 화소들이 형성되는 베이스 기판을 더 포함하고,
    상기 제1 유기막 영역은 벤딩 영역을 포함하고, 상기 베이스 기판은 상기 벤딩 영역에서 구부러지는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 유기 절연층과 상기 제1 전원 배선의 상기 제1_1 부분 사이에 배치되는 무기 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제2 항에 있어서,
    상기 제2 전압은 구동 전압(ELVDD)이고, 상기 제1 전압은 공통 전압(ELVSS)인 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 전원 배선의 상기 제2_2 부분과 상기 제1 전원 배선 사이에 배치되고, 유기 절연 물질을 포함하는 유기 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제2 항에 있어서,
    상기 제1 전원 배선, 상기 제2 전원 배선 및 상기 복수의 화소들이 형성되는 베이스 기판을 더 포함하고,
    상기 제2 전원 배선의 상기 제2_1 부분과 상기 베이스 기판 사이에는 무기 절연층 또는 제1 유기 절연층이 배치되는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서,
    상기 주변 영역은 제1 유기막 영역, 상기 제1 유기막 영역과 이격되고 상기 표시 영역과 접하는 제2 유기막 영역, 및 상기 제1 유기막 영역과 상기 제2 유기막 영역 사이의 비유기막 영역을 포함하고,
    상기 제2 전원 배선의 상기 제2_1 부분과 상기 베이스 기판 사이에는 상기 제1 유기막 영역 및 상기 비유기막 영역에서는 상기 무기 절연층이 형성되고, 상기 제1 유기막 영역에서는 상기 제1 유기 절연층이 형성되는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분 사이에 배치되는 제2 유기 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2 유기 절연층 사이에 배치되는 무기막을 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서,
    상기 무기막은 상기 비유기막 영역에 배치되고, 상기 제2 유기 절연층은 상기 제2 유기막 영역에 배치되는 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서,
    각각의 상기 화소는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 상기 화소 전극과 대향하는 상대전극 및 상기 화소 전극과 상기 상대전극 사이의 발광층을 포함하는 것을 특징으로 하는 표시 장치.
  18. 복수의 화소들이 배치되어 영상을 표시하는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역인 주변 영역을 포함하고, 상기 주변 영역은 제1 유기막 영역, 상기 제1 유기막 영역과 이격되고, 상기 표시 영역과 접하는 제2 유기막 영역, 및 상기 제1 및 제2 유기막 영역 사이에 배치되는 비유기막 영역을 포함하는 표시 장치에 있어서,
    베이스 기판;
    상기 베이스 기판 상에 상기 제1 유기막 영역, 상기 비유기막 영역, 상기 제2 유기막 영역을 따라 연장되는 제1 전원 배선;
    상기 베이스 기판 상에 상기 제1 전원 배선과 이격되어 상기 제1 유기막 영역, 상기 비유기막 영역, 상기 제2 유기막 영역을 따라 연장되는 제2_1 부분, 및 상기 제2 유기막 영역에서 상기 제1 전원 배선과 중첩하는 제2_2 부분을 포함하는 제2 전원 배선; 및
    상기 제2 유기막 영역에서 상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분 사이에 형성되고, 상기 비유기막 영역에는 형성되지 않는 유기 절연층을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 유기막 영역, 상기 비유기막 영역 및 상기 제1 유기막 영역 내에 배치되고, 상기 제1 전원 배선 및 상기 제2 전원 배선의 상기 제2_1 부분 상에 배치되어 상기 제1 전원 배선 및 상기 제2 전원 배선을 커버하는 무기막을 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 전원 배선의 상기 제2_1 부분과 상기 제2_2 부분은 상기 제2 유기막 영역에서 상기 무기막 및 상기 유기 절연층을 통해 형성되는 콘택홀을 통해 서로 전기적으로 연결되는 것을 특징으로 하는 표시 장치.

KR1020180000369A 2018-01-02 2018-01-02 표시 장치 KR102519399B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180000369A KR102519399B1 (ko) 2018-01-02 2018-01-02 표시 장치
US16/059,553 US10797121B2 (en) 2018-01-02 2018-08-09 Display apparatus with a reduced peripheral area
CN201910000987.XA CN109994527A (zh) 2018-01-02 2019-01-02 具有减小的***区域的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000369A KR102519399B1 (ko) 2018-01-02 2018-01-02 표시 장치

Publications (2)

Publication Number Publication Date
KR20190083023A KR20190083023A (ko) 2019-07-11
KR102519399B1 true KR102519399B1 (ko) 2023-04-10

Family

ID=67059004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000369A KR102519399B1 (ko) 2018-01-02 2018-01-02 표시 장치

Country Status (3)

Country Link
US (1) US10797121B2 (ko)
KR (1) KR102519399B1 (ko)
CN (1) CN109994527A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
CN112753060B (zh) * 2018-09-28 2023-03-24 夏普株式会社 显示装置及其制造方法
CN114207829B (zh) * 2020-05-19 2023-12-08 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板和显示装置
KR20220132713A (ko) * 2021-03-23 2022-10-04 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409788B (zh) * 2009-11-19 2013-09-21 Au Optronics Corp 液晶顯示裝置及其驅動方法
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
KR102164949B1 (ko) * 2014-03-25 2020-10-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 리페어 방법
KR102170556B1 (ko) * 2014-10-23 2020-10-28 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102642198B1 (ko) 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102632616B1 (ko) * 2016-06-27 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
CN106847867B (zh) * 2017-02-20 2021-09-21 京东方科技集团股份有限公司 有机电致发光显示器件及其制备方法和显示装置

Also Published As

Publication number Publication date
US20190206958A1 (en) 2019-07-04
CN109994527A (zh) 2019-07-09
US10797121B2 (en) 2020-10-06
KR20190083023A (ko) 2019-07-11

Similar Documents

Publication Publication Date Title
KR102504129B1 (ko) 표시 장치
US11600797B2 (en) Organic light-emitting display apparatus having peripheral dam containing metal-containing layer
US11367769B2 (en) Display device comprising data line arrangement around a through portion
KR102565936B1 (ko) 표시 장치
CN111261043B (zh) 显示面板
KR102668610B1 (ko) 표시 장치
KR102519399B1 (ko) 표시 장치
US20160216800A1 (en) Display device and touch sensing method thereof
CN110676245B (zh) 显示装置
US20240147757A1 (en) Display apparatus
KR102542177B1 (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
KR20200078806A (ko) 디스플레이 장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN221151905U (zh) 显示装置
US11705546B2 (en) Display apparatus
US20220359480A1 (en) Display panel and display apparatus including the same
US20240099082A1 (en) Display apparatus
KR20230172084A (ko) 표시장치
KR20220155519A (ko) 표시 장치
KR20220158913A (ko) 디스플레이 장치
KR20240049738A (ko) 표시 패널 및 이의 제조 방법.
KR20240077529A (ko) 표시 장치
KR20240040176A (ko) 표시 장치 및 그 제조 방법
KR20230071861A (ko) 표시 장치
CN115955874A (zh) 显示装置和提供该显示装置的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant