KR102160521B1

KR102160521B1 - 회로 기판 구조의 제조 방법

Info

Publication number: KR102160521B1
Application number: KR1020180173782A
Authority: KR
Inventors: 시양 뤄; 랜디 순; 청밍 루; 궈칭 정
Original assignee: 트리포드 (우시) 일렉트로닉 씨오., 엘티디.
Priority date: 2018-07-26
Filing date: 2018-12-31
Publication date: 2020-09-28
Also published as: JP6719542B2; JP2020017712A; CN110769616B; KR20200012684A; CN110769616A

Abstract

본 개시는 회로 기판 구조 제조 방법을 공개한다. 상기 제조 방법은: 깊이를 지름으로 나눈 값으로서 4 이상의 종횡비를 가지는 홀을 포함하는 회로 기판을 제공하는 준비 단계; 제1 전류 밀도값을 가지는 제1 전류로 상기 회로 기판의 상기 홀에 제1 기간 내에 전기 도금을 실시하는 제1 전기 도금 단계; 및 제2 전류 밀도값을 가지는 제2 전류로 상기 회로 기판의 상기 홀에 제2 기간 내에 전기 도금을 실시하는 제2 전기 도금 단계;를 포함하고, 상기 제1 전류 밀도값과 상기 제2 전류 밀도값은 각각 4ASF 내지 60ASF 사이에서 서로 다른 값을 가진다.

Description

회로 기판 구조의 제조 방법{METHOD FOR MANUFACTURING CIRCUIT BOARD STRUCTURE}

본 개시는 회로 기판에 관한 것으로서, 특히 회로 기판 구조의 제조 방법에 관한 것이다.

종래의 회로 기판 구조 제조 방법에서 회로 기판의 홀에 대하여 전기 도금을 실시할 때에는 통상적으로 일정한 전류 밀도를 채택하며(즉, 전류 밀도는 정해진 값을 유지한다) 전기 도금이 균일하게 실시되는 효과를 달성하기 위하여, 종래의 회로 기판 구조 방법에서는 비교적 낮은 전류 밀도를 채택함으로써 천공율을 증가시킬 필요가 있다. 그러나 상기의 비교적 낮은 전류 밀도를 사용하면 전기 도금 시간이 길어지고, 따라서 전기 도금 효율이 낮아지는 단점이 있다.

보다 구체적으로, 종래 회로 기판 구조의 제조 방법은 종횡비(aspect ratio)가 4 미만인 홀에 전기 도금을 실시할 때에는 전기 도금 시간 및 전기 도금의 효율에 현저한 영향을 미치지 않는다. 그러나 회로 기판의 계속되는 발전에 따라, 높은 종횡비를 가진 홀의 형성을 필요로 하는 회로 기판의 비율이 점점 높아지고 있다. 따라서 종래의 회로 기판 제조 방법은 높은 종횡비를 가지는 홀의 전기 도금 방식에 대하여도 보다 개량될 필요가 있다.

따라서, 본 발명자는 상술한 결함이 개선 가능하다고 보고, 심혈을 기울인 연구와 과학적 원리의 운용의 결과로서, 합리적으로 설계되었으며 상술한 결함을 효과적으로 개선할 수 있는 본 개시를 제안하게 되었다.

본 개시의 목적은 종래의 회로 기판 제조 방법에서 생길 수 있는 결함을 효과적으로 개선할 수 있는 회로 기판 구조의 제조 방법을 제공하는 데에 있다.

상기 목적을 달성하기 위하여, 본 개시는 회로 기판 구조의 제조 방법을 공개한다. 상기 제조 방법은: 깊이를 지름으로 나눈 값으로서 4 이상의 종횡비를 가지는 홀을 포함하는 회로 기판을 제공하는 준비 단계; 제1 전류 밀도값을 가지는 제1 전류로 상기 회로 기판의 상기 홀에 제1 기간 내에 전기 도금을 실시하는 제1 전기 도금 단계; 및 제2 전류 밀도값을 가지는 제2 전류로 상기 회로 기판의 상기 홀에 제2 기간 내에 전기 도금을 실시하는 제2 전기 도금 단계;를 포함하고, 상기 제1 전류 밀도값과 상기 제2 전류 밀도값은 각각 4ASF 내지 60ASF 사이에서 서로 다른 값을 가진다.

본 개시는 회로 기판 구조의 또 다른 제조 방법을 공개한다. 상기 제조 방법은: 깊이를 지름으로 나눈 값으로서 4 이상의 종횡비를 가지는 홀을 포함하는 회로 기판을 제공하는 준비 단계; 및 도금 단계마다 전류 밀도값을 가지는 전류로 상기 회로 기판의 상기 홀에 대해 전기 도금을 실시하는 N개의 전기 도금 단계;를 포함하고, N은 2 이상의 양의 정수이고, 상기 N개의 전기 도금 단계에서 상기 전류 밀도값은 두 개 이상의 전류 밀도값을 포함하며, 상기 두 개 이상의 전류 밀도값은 각각 4ASF 내지 60ASF이고, 상기 N개의 전기 도금 단계 중 순서대로 실시된 임의의 두 개의 전기 도금 단계에서 사용된 두 개의 전류 밀도값의 차이가 2보다 클 때, 상기 두 개의 전류 밀도값 중 먼저 실시된 전기 도금 단계의 전류 밀도값으로부터 나중에 실시된 전기 도금 단계의 전류 밀도값으로 점차 변경되는 전환 시간 내에 차동 전류 밀도값을 가지는 차동 전류로, 상기 회로 기판의 상기 홀에 대하여 전기 도금을 실시하고, 상기 전환 시간은 0 내지 20분이다.

본 개시에서 공개한 회로 기판 구조의 제조 방법에서 채택한 다수의 전기 도금 단계(예를 들면, 제1 전기 도금 단계 또는 제2 전기 도금 단계)는 4ASF 내지 60ASF 사이의 값을 가지는 서로 다른 전류 밀도값을 사용하여, 천공율을 최대한 함께 고려한다는 전제 하에 전기 도금의 효율과 전기 도금의 효과를 효과적으로 높일 수 있다(예를 들어, 비교적 양호한 천공율을 달성할 수 있다).

또한, 본 실시예의 회로 기판 제조 방법으로써, 실시된 두 개의 전기 도금 단계에 의한 전류 밀도 차이값(예를 들면, 제1 전류 밀도값 및 제2 전류 밀도값의 차이값)에 따라서 전환 시간의 길이를 조정하고, 나아가 상기 회로 기판의 홀이 비교적 양호한 전기 도금 효과 및 전기 도금 효율을 가지도록 할 수 있다.

본 개시의 특징 및 기술적 내용을 보다 자세히 이해하기 위하여, 이하 본 개시와 관련된 상세한 설명 및 첨부 도면을 참조한다. 그러나 이러한 설명과 도면들은 본 개시를 설명하기 위한 것에 불과하며, 본 개시의 보호 범위에 대하여 어떠한 제한을 하기 위한 것이 아니다.
도 1은 본 개시에 의한 회로 기판 구조의 제조 방법 중 실시예 1의 준비 단계를 나타낸 개략도이다.
도 2는 본 개시에 의한 회로 기판 구조의 제조 방법 중 실시예 1의 제1 전기 도금 단계 및 제2 전기 도금 단계의 전류 밀도 및 시간을 도시한 개략도이다.
도 3은 본 개시에 의한 회로 기판 구조의 제조 방법 중 실시예 1을 실시한 후의 회로 기판 구조의 개략도이다.
도 4는 본 개시에 의한 회로 기판 구조의 제조 방법 중 실시예 2의 제1 전기 도금 단계 및 제2 도금 단계의 전류 밀도 및 시간을 나타내는 개략도이다.
도 5는 본 개시에 의한 회로 기판 구조의 제조 방법 중 실시예 2를 실시한 후의 회로 기판 구조를 나타내는 개략도이다.
도 6은 본 개시에 의한 회로 기판 구조의 제조 방법 중 실시예 3의 제1 전기 도금 단계 및 제2 전기 도금 단계의 전류 밀도 및 시간을 나타내는 개략도(1)이다.
도 7은 본 개시에 의한 회로 기판 구조의 제조 방법 중 실시예 3의 제1 전기 도금 단계 및 제2 전기 도금 단계의 전류 밀도 및 시간을 나타내는 개략도(2)이다.

본 개시의 실시예를 도시한 도 1 내지 도 7을 참조한다. 본 실시예에 해당하는 도면에 도시된 관련 수량과 외형은 본 개시에 대한 이해의 편의를 위하여 본 개시의 실시 방식을 구체적으로 설명하기 위한 것으로서, 본 개시의 보호 범위를 제한하지 아니함을 미리 밝힌다.

[실시예 1]

본 실시예의 설명의 편의를 위하여, 첨부된 도면에는 관련된 일부의 구조만을 도시하였음을 미리 밝힌다. 그 중, 도 1 내지 도 3에 도시된 바와 같이, 본 실시예는 회로 기판 구조의 제조 방법을 공개하였으며, 상기 제조 방법은 준비 단계, 제1 전기 도금 단계 및 제2 전기 도금 단계를 포함한다. 이 때, 본 실시예의 회로 기판 구조의 제조 방법 중 임의의 전기 도금 단계는 전기 도금 장치(미도시)에 의하여 실시될 수 있다. 즉, 상기 임의의 전기 도금 단계에서의 각종 매개 변수는 전기 도금 장치에 의하여 제어될 수 있다.

또한, 본 개시의 회로 기판 구조의 제조 방법은 상기 다수 단계의 순서 또는 실시 방식에 제한되지 아니한다. 예를 들어, 본 개시에 도시되지 아니한 다른 실시예에서, 상기 다수의 단계는 실제 설계 요구에 의하여 조정, 변경, 또는 증가되거나 감소될 수 있다. 이하에서는 본 실시예의 회로 기판 구조 제조 방법의 각 단계를 각각 소개한다.

도 1에 도시된 바와 같이, 상기 준비 단계를 실시한다: 회로 기판(1)을 마련하며, 상기 회로 기판(1)은 홀(11)을 포함한다. 이 때, 상기 회로 기판(1)은 본 실시예 중에서 다층 기판 또는 단층 기판을 사용할 수 있고, 상기 홀(11)은 도 1에서 상기 회로 기판(11)을 관통하는 스루 홀로서 설명될 수 있으나, 본 개시는 이에 제한되지 아니한다. 예를 들어, 본 개시에서 도시되지 않은 다른 실시예에서, 상기 홀(11)은 상기 회로 기판(1)을 관통하지 않은 블라인드 홀일 수 있다.

또한, 상기 홀(11)은 본 실시예에서 깊이(D)를 지름(R)으로 나눈 종횡비(aspect ratio, AR)를 가질 수 있으며, 상기 종횡비는 4 이상이다. 즉, 본 실시예에서 회로 기판 구조의 제조 방법에 사용되는 물체 또는 대상에서는 종횡비가 4 미만인 홀을 배제시키는 것이 비교적 바람직하다.

도 2에 도시된 바와 같이, 상기 제1 전기 도금 단계를 실시한다: 제1 전류(X)로 상기 회로 기판(1)의 홀(11)에 제1 시간(T1) 이내에 전기 도금을 실시하고, 상기 제1 전류(X)는 제1 전류 밀도값(I)을 갖는다. 본 실시예에서, 상기 제1 시간(T1)은 5분 내지 80분 사이의 값을 가지고, 상기 제1 전류(X)의 제1 전류 밀도값(I)은 4ASF 내지 60ASF 사이의 값을 가지지만, 본 개시는 이에 제한되지 아니한다. 상기 ASF는 본 실시예에서 일종의 전류 밀도 단위로 사용되며, 암페어(ampere)/평방 피트(square feet)이다.

도 2에 도시된 바와 같이, 상기 제2 전기 도금 단계를 실시한다: 제2 전류(Y)로 상기 회로 기판(1)의 홀(11)에 제2 시간(T2) 내에 전기 도금을 실시하며, 상기 제2 전류(Y)는 제2 전류 밀도값(Ⅱ)을 가진다. 본 실시예에서, 상기 제2 시간(T2)는 5분 내지 80분 사이의 값을 가지고, 상기 제2 전류(Y)의 제2 전류 밀도값(Ⅱ)은 4ASF 내지 60ASF 사이의 값을 가지지만, 본 개시는 이에 제한되지 아니한다.

설명하자면, 도 2 및 도 3에 도시된 바와 같이, 상기 제1 전류 밀도값(Ⅰ)과 상기 제2 전류 밀도값(Ⅱ)은 서로 다르고, 본 실시예에서 상기 제1 전류 밀도값(Ⅰ)과 상기 제2 전류 밀도값(Ⅱ)의 차이값은 2 이하로서, 상기 제1 전류 밀도값(Ⅰ)이 순간적으로 상기 제2 전류 밀도값(Ⅱ)으로 전환될 수 있도록 한다.

또한, 상기 회로 기판 구조의 제조 방법에 있어서 상기 단계들이 실시된 후, 상기 홀(11)의 홀 벽에 전도체(2)가 도금 방식으로 형성되며, 상기 전도체(2)의 내부 가장자리를 둘러싸고 공간(21)이 형성된다.

보다 구체적으로, 상기 홀(11) 내에 상기 전도체(2)가 효과적으로 형성되기 위해서, 상기 제1 전류 밀도값(Ⅰ)은 상기 제2 전류 밀도값(Ⅱ)보다 작은 것이 비교적 바람직하다. 이 때, 상기 제1 전류 밀도값(Ⅰ)은 예를 들면 4ASF 내지 12ASF 사이의 값을 가지고, 상기 제2 전류 밀도값(Ⅱ)은 예를 들면 10ASF 내지 30ASF 사이의 값을 가진다.

[실시예 2]

도 4와 도 5는 본 개시의 실시예 2를 도시한 것으로서, 본 실시예는 상기 실시예 1과 유사하므로, 두 실시예의 동일한 점(예를 들면, 준비 단계)에 대하여는 더 자세히 서술하지 아니한다. 본 실시예를 실시예 1과 비교하면, 주된 차이는 다음과 같다: 본 실시예의 회로 기판 구조의 제조 방법이 실시된 후에는, 상기 홀(11)에 도금 방식으로 채워지는 전도체(3)가 형성된다.

구체적으로, 상기 홀(11) 내에 상기 전도체(3)를 효과적으로 형성하기 위하여, 상기 제1 전류 밀도값(Ⅰ)은 상기 제2 전류 밀도값(Ⅱ)보다 큰 것이 비교적 바람직하다. 여기서, 상기 제1 전류 밀도값(Ⅰ)은 예를 들면 10ASF 내지 60ASF 사이의 범위에 해당하고, 상기 제2 전류 밀도값은 예를 들면 4ASF 내지 15ASF 사이의 범위에 해당한다.

[실시예 3]

도 6과 도 7은 본 개시의 실시예 3을 도시한 것으로서, 본 실시예는 상기 실시예 1 및 상기 실시예 2와 유사하므로, 상기 실시예들의 동일한 점(예를 들면, 준비 단계, 제1 도금 단계 및 제2 도금 단계)에 대하여는 더 자세히 서술하지 아니한다. 본 실시예를 상기 실시예 1 및 상기 실시예 2와 비교하면, 주된 차이는 다음과 같다: 본 실시예의 회로 기판 구조 제조 방법은 상기 제1 전기 도금 단계와 상기 제2 전기 도금 단계 사이에 전류 전환 단계를 더 포함한다.

구체적으로, 다음과 같이 상기 전류 전환 단계를 실시한다: 차동 전류(Z)를 이용하여 상기 회로 기판(1)의 홀(11)에 전환 시간(Tc) 내에 전기 도금을 실시하고, 상기 차동 전류(Z)는 차동 전류 밀도값을 가진다. 이 때, 상기 차동 전류의 밀도값은 전환 시간(Tc) 내에 상기 제1 전류 밀도값(Ⅰ)으로부터 제2 전류 밀도값(Ⅱ)까지 점차적으로 변경(예를 들면, 증가 또는 감소)된다.

여기서, 상기 전환 시간(Tc)는 본 실시예에서는 0분 내지 20분 사이의 값을 가지고, 상기 전환 시간(Tc)의 길이는 대체적으로 상기 제1 전류 밀도값(Ⅰ)과 상기 제2 전류 밀도값(Ⅱ)의 차이값에 의하여 결정되나, 본 개시는 이에 제한되지 아니한다. 보다 구체적으로, 본 실시예에 따른 회로 기판 구조 제조 방법을 실제로 조작하여, 표 1 과 같은 전류 밀도 차이값과 전환 시간(Tc)의 관계 대응표를 얻을 수 있다.

전류 밀도 차이값(ASF)	2 이하	3	4	5	6	7	8	9	10 이상
전환 시간（min）	0	1-5	6-8	9-11	12-14	15-16	17-18	19	20

표 1 의 기재에 의하면, 상기 제1 전류 밀도값(Ⅰ)과 상기 제2 전류 밀도값(Ⅱ)의 차이값이 2 이하일 때, 상기 전환 시간(Tc)은 0분이고, 이는 상기 실시예 1과 실시예 2에서 제1 전류 밀도값(Ⅰ)이 순간적으로 상기 제2 전류 밀도값(Ⅱ)으로 전환되는 것에 해당한다.

또한, 상기 제1 전류 밀도값(Ⅰ)과 상기 제2 전류 밀도값(Ⅱ)의 차이값이 3 내지 5 사이의 값을 가질 때, 상기 전환 시간(Tc)은 1분 내지 11분이며; 상기 제1 전류 밀도값(Ⅰ)과 상기 제2 전류 밀도값(Ⅱ)의 차이값이 6 내지 9 사이의 값을 가질 때, 상기 전환 시간(Tc)은 12분 내지 19분이고; 상기 제1 전류 밀도값(I)과 상기 제2 전류 밀도값(II)의 차이값이 10 이상일 때, 상기 전환 시간(Tc)은 20분이다.

이에 근거하면, 본 실시예의 회로 기판 구조 제조 방법에서는 상기 제1 전류 밀도값(Ⅰ)과 상기 제2 전류 밀도값(Ⅱ)의 차이값에 의하여 전환 시간(Tc)의 길이를 조정할 수 있고, 나아가 상기 회로 기판(1)의 홀(11)이 보다 양호한 전기 도금 효과 및 전기 도금 효율을 가지도록 할 수 있다.

덧붙여 설명하자면, 상기 실시예 1 내지 실시예 3은 두 번의 전기 도금 단계(예를 들면, 제1 전기 도금 단계 및 제2 전기 도금 단계)로 설명되었으나, 본 개시의 회로 기판 구조 제조 방법에서 실시된 전기 도금 단계의 횟수는 이에 제한되지 아니한다.

나아가, 본 개시에 도시되지 아니한 실시예에서, 상기 회로 기판 구조의 제조 방법은 순서대로 N개의 전기 도금 단계를 실시하는 것일 수 있으며, N은 2 이상의 양의 정수이다. 이 때, 상기 각 전기 도금 단계에서는 전류를 이용하여 상기 회로 기판(1)의 홀(11)에 전기 도금을 수행하며, 상기 전류는 전류 밀도값을 가진다. 또한, 상기 N개의 전기 도금 단계는 두 가지 이상의 전류 밀도값을 포함하며, 전류 밀도값은 각각 4ASF 내지 60ASF 사이의 값을 가진다.

보다 자세하게는, 순서대로 실시되는 임의 두 개의 상기 전기 도금 단계에서, 사용된 두 개의 상기 전류 밀도값 사이의 차이값이 2보다 클 때, 전류 전환 단계를 실시하며; 순서대로 실시되는 임의 두 개의 상기 전기 도금 단계에서, 사용된 두 개의 상기 전류 밀도값 사이의 차이값이 2보다 작을 때, 상기 두 개의 전류 밀도값은 순간적으로 전환될 수 있다.

이 때, 상기 전류 전환 단계에서는 차동 전류를 이용하여 상기 회로 기판(1)의 홀(11)에 전환 시간 내에 전기 도금을 실시하며, 상기 차동 전류는 차동 전류 밀도값을 가지고, 상기 차동 전류 밀도값은 상기 전환 시간 내에, 사용된 상기 두 개의 전류 밀도값 중 앞서 실시된 전기 도금 단계의 상기 전류 밀도값에서 후에 실시된 전기 도금 단계의 상기 전류 밀도값으로 점차 변경된다. 또한, 상기 전환 시간은 0분 내지 20분 사이의 범위에 해당하며, 그 구체적인 시간 길이에 대해서는 실시예 3에 기재된 내용을 참조할 수 있다.

덧붙여 설명하면, 상기 N개의 전기 도금 단계에서 사용된 전류 밀도값은 실제 필요에 의하여 높은 값에서 낮은 값으로, 낮은 값에서 높은 값으로, 또는 높은 값과 낮은 값이 번갈아 나타나도록 제어될 수 있으나, 본 개시는 이에 제한되지 아니한다.

또한, 종래의 회로 기판 제조 방법의 경우, 천공률을 최대한 함께 고려한다는 전제 하에, 종횡비가 4보다 크고 8보다 작은 홀의 전기 도금 효율은 10% 감소할 수 있고, 종횡비가 8보다 크고 11보다 작은 홀의 전기 도금 효율은 40% 감소할 수 있으며, 종횡비가 11보다 크고 16보다 작은 홀의 전기 도금 효율은 70% 감소할 수 있다. 이 때, 종횡비가 11보다 크고 16보다 작은 홀에 대한 천공률은 60%에도 도달하기 어렵다.

그러나 본 실시예의 회로 기판 제조 방법을 실시한 후에는, 천공율을 최대한 함께 고려한다는 전제 하에, 종횡비가 4보다 크고 16보다 작은 홀(11)의 전기 도금 효율은 종래의 회로 기판 제조 방법과 비교했을 때 효과적으로 상승할 수 있다. 또한, 본 개시의 실시예에서 공개된 회로 기판 구조의 제조 방법에서는 종횡비가 11보다 크고 16보다 작은 상기 홀(11)의 천공률이 60% 이상에 달할 수 있다.

상기한 바를 종합하면, 본 개시의 실시예에서 공개한 회로 기판 구조의 제조 방법에서 채택한 다수의 전기 도금 단계(예를 들면, 제1 전기 도금 단계 또는 제2 전기 도금 단계)는 4ASF 내지 60ASF 사이의 값을 가지는 서로 다른 전류 밀도값을 사용하여, 천공율을 최대한 함께 고려한다는 전제 하에 전기 도금의 효율과 전기 도금의 효과를 효과적으로 높일 수 있다(예를 들어, 비교적 양호한 천공율을 달성할 수 있다).

이상의 내용은 본 개시의 바람직하고 실행 가능한 실시예에 불과하고 본 개시의 보호 범위를 제한하기 위한 것이 아니며, 본 개시에 의하여 실시한 균등한 변화 및 수정 등은 본 개시의 권리청구 보호 범위에 포함되는 것으로 간주되어야 할 것이다.

1：회로 기판
11：홀
2：전도체
21：공간
3：전도체
X：제1 전류
Y：제2 전류
Z: 차동 전류
T1: 제1 시간
T2：제2 시간
Tc: 전환시간
Ⅰ: 제1 전류 밀도
Ⅱ: 제2 전류 밀도
R: 지름
D: 깊이

Claims

깊이를 지름으로 나눈 값으로서 4 이상의 종횡비를 가지는 홀을 포함하는 회로 기판을 제공하는 준비 단계;
제1 전류 밀도값을 가지는 제1 전류로 상기 회로 기판의 상기 홀에 제1 기간 내에 전기 도금을 실시하는 제1 전기 도금 단계; 및
제2 전류 밀도값을 가지는 제2 전류로 상기 회로 기판의 상기 홀에 제2 기간 내에 전기 도금을 실시하는 제2 전기 도금 단계;를 포함하고,
상기 제1 전기 도금 단계와 상기 제2 전기 도금 단계 사이에서:
상기 제1 전류 밀도값으로부터 상기 제2 전류 밀도값으로 점차 변경되는 전환 시간 내에 차동 전류 밀도값을 가지는 차동 전류로, 상기 회로 기판의 상기 홀에 대해 전기 도금을 실시하는 전류 전환 단계;를 더 포함하고,
상기 전류 전환 단계의 상기 전환 시간은 상기 제1 전류 밀도값과 상기 제2 전류 밀도값의 차이값에 의하여 결정되며, 상기 전환 시간은 0 내지 20분 사이이며, 상기 차이값이 클수록 상기 전환 시간이 길어지며,
상기 제1 전류 밀도값과 상기 제2 전류 밀도값은 각각 4 ampere per square foot (ASF) 내지 60ASF 사이에서 서로 다른 값을 가지는 회로 기판 구조의 제조 방법.
제1항에 있어서,
상기 홀의 벽에 도금 방식으로 설치된 도체가 형성되며 상기 도체의 내부 가장자리를 둘러싸고 홀이 형성되고, 상기 제1 전류 밀도값은 상기 제2 전류 밀도값보다 작은 회로 기판 구조의 제조 방법.
제2항에 있어서,
상기 제1 전류 밀도값은 4ASF 내지 12ASF 사이의 값을 가지고, 상기 제2 전류 밀도값은 10ASF 내지 30ASF 사이의 값을 가지는 회로 기판 구조의 제조 방법.
제1항에 있어서,
상기 홀의 벽에 도금 방식으로 채워진 도체가 형성되고, 상기 제1 전류 밀도값은 상기 제2 전류 밀도값보다 큰 회로 기판 구조의 제조 방법.
제4항에 있어서,
상기 제1 전류 밀도값은 10ASF 내지 60ASF 사이의 값을 가지고, 상기 제2 전류 밀도값은 4ASF 내지 15ASF 사이의 값을 가지는 회로 기판 구조의 제조 방법.
삭제
제1항에 있어서,
상기 제1 전류 밀도값과 상기 제2 전류 밀도값의 차이가 2ASF 이하일 경우 상기 전환 시간은 0분이고; 상기 제1 전류 밀도값과 상기 제2 전류 밀도값의 차이가 10 ASF 이상일 경우, 상기 전환 시간은 20분인 회로 기판 구조의 제조 방법.
제1항에 있어서,
상기 제1 전류 밀도값과 상기 제2 전류 밀도값의 차이가 3ASF 내지 5ASF 사이의 범위에 해당할 때, 상기 전환 시간은 1분 내지 11분인 회로 기판 구조의 제조 방법.
제1항에 있어서,
상기 제1 전류 밀도값과 상기 제2 전류 밀도값의 차이가 6ASF 내지 9ASF 사이의 범위에 해당할 때, 상기 전환 시간은 12분 내지 19분인 회로 기판 구조의 제조 방법.
깊이를 지름으로 나눈 값으로서 4 이상의 종횡비를 가지는 홀을 포함하는 회로 기판을 제공하는 준비 단계; 및
도금 단계마다 전류 밀도값을 가지는 전류로 상기 회로 기판의 상기 홀에 대해 전기 도금을 실시하는 N개의 전기 도금 단계;를 포함하고,
N은 2 이상의 양의 정수이고, 상기 N개의 전기 도금 단계에서 상기 전류 밀도값은 두 개 이상의 전류 밀도값을 포함하며, 상기 두 개 이상의 전류 밀도값 은 각각 4ASF 내지 60ASF이고,
상기 N개의 전기 도금 단계 중 순서대로 실시된 임의의 두 개의 전기 도금 단계에서 사용된 두 개의 전류 밀도값의 차이가 2ASF보다 클 때, 상기 두 개의 전류 밀도값 중 먼저 실시된 전기 도금 단계의 전류 밀도값으로부터 나중에 실시된 전기 도금 단계의 전류 밀도값으로 점차 변경되는 전환 시간 내에 차동 전류 밀도값을 가지는 차동 전류로, 상기 회로 기판의 상기 홀에 대하여 전기 도금을 실시하고, 상기 전환 시간은 상기 먼저 실시된 전기 도금 단계의 전류 밀도값과 상기 나중에 실시된 전기 도금 단계의 전류 밀도값의 차이값에 의하여 결정되며, 상기 전환 시간은 0 내지 20분이며, 상기 차이값이 클수록 상기 전환 시간이 길어지는 회로 기판 구조의 제조 방법.