JP6719542B2 - 回路基板構造の製造方法 - Google Patents
回路基板構造の製造方法 Download PDFInfo
- Publication number
- JP6719542B2 JP6719542B2 JP2018235035A JP2018235035A JP6719542B2 JP 6719542 B2 JP6719542 B2 JP 6719542B2 JP 2018235035 A JP2018235035 A JP 2018235035A JP 2018235035 A JP2018235035 A JP 2018235035A JP 6719542 B2 JP6719542 B2 JP 6719542B2
- Authority
- JP
- Japan
- Prior art keywords
- current density
- circuit board
- density value
- electroplating
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Description
前記電流切替ステップでは、勾配電流密度値を有する勾配電流を用いて、前記回路基板の前記孔を、切替期間において電気めっきし、前記勾配電流密度値は、前記切替期間において、使用される2つの前記電流密度値のうち先に実施された前記電流密度値から、後に実施される前記電流密度値へ徐々に変わり、前記切替期間は0〜20分間である。
[実施形態1]
なお、本実施形態の説明の便宜上、図面には関連する部分構造だけが示されている。図1−図3に示されるように、本実施形態は、準備ステップ、第1電気めっきステップ、及び第2電気めっきステップを含む回路基板構造の製造方法を開示する。本実施形態では、回路基板構造の製造方法において、いずれの電気めっきステップも電気めっき装置(未図示)によって実施でき、つまり、前記いずれの電気めっきステップにおける各種パラメータも電気めっき装置で制御できる。
[実施形態2]
図4及び図5には、本発明の実施形態2が示されており、本実施形態は、上記実施形態1と類似するため、2つの実施形態の共通部分(たとえば、準備ステップ)については詳細な説明を省略する。本実施形態は、実施形態1に比べて、本実施形態の回路基板構造の製造方法が実施されると、前記孔11全体に電気めっきされ充填されている導電体3が形成される点が異なる。
[実施形態3]
図6及び図7には、本発明の実施形態3が示されている。本実施形態は上記実施形態1及び実施形態2と類似するため、上記実施形態との共通部分(たとえば、準備ステップ、第1電気めっきステップ、及び第2電気めっきステップ)については詳細な説明を省略する。本実施形態は、実施形態1及び実施形態2に比べて、本実施形態の回路基板構造の製造方法では、上記第1電気めっきステップと第2電気めっきステップの間にさらに電流切替ステップを実施する点が異なる。
[本発明の実施形態の技術的効果]
以上のように、本発明の実施形態で開示されている回路基板構造の製造方法では、使用される複数の電気めっきステップ(たとえば、第1電気めっきステップと第2電気めっきステップ)は、4ASF〜60ASFで且つ互いに異なる電流密度値を用いることで、孔充填率を確保するとともに、電気めっき効率と電気めっき効果(たとえば、優れた孔充填率を実現する)を効果的に向上できる。
11:孔
2:導電体
21:空間
3:導電体
X:第1電流
Y:第2電流
Z:勾配電流
T1:第1期間
T2:第2期間
Tc:切替期間
I:第1電流密度値
II:第2電流密度値
R:孔径
D:孔深さ
Claims (10)
- 回路基板構造の製造方法であって、
孔を有し、孔深さを孔径で割った孔のアスペクト比が4以上である回路基板を提供する準備ステップと、
第1電流密度値を有する第1電流を用いて、前記回路基板の前記孔を第1期間において電気めっきする第1電気めっきステップと、
第2電流密度値を有する第2電流を用いて、前記回路基板の前記孔を第2期間において電気めっきする第2電気めっきステップと、
前記第1電気めっきステップと前記第2電気めっきステップとの間の電流切替ステップと、
を含み、
前記第1電流密度値と前記第2電流密度値は異なり、且つそれぞれ4ASF〜60ASFにあり、
前記電流切替ステップは、前記第1電流密度値と前記第2電流密度値との間の差に応じて決定される切替期間を有し、前記切替期間は、実質的に0から20分間の間で、前記差が大きくなるにつれて長くされ、前記差が2ASF以下である場合に実質的に0である、
回路基板構造の製造方法。 - 前記孔の孔壁に電気めっきされている導電体が形成され、前記導電体の内面が取り囲む空間を形成し、且つ前記第1電流密度値は前記第2電流密度値未満である請求項1に記載の回路基板構造の製造方法。
- 前記第1電流密度値は4ASF〜12ASF、且つ前記第2電流密度値は10ASF〜30ASFである請求項2に記載の回路基板構造の製造方法。
- 前記孔を充填するように電気めっきされている導電体が形成され、且つ前記第1電流密度値は前記第2電流密度値より大きい請求項1に記載の回路基板構造の製造方法。
- 前記第1電流密度値は10ASF〜60ASF、且つ前記第2電流密度値は4ASF〜15ASFにある請求項4に記載の回路基板構造の製造方法。
- 前記電流切替ステップは、前記差が2ASFよりも大きい場合に、勾配電流密度値を有する勾配電流を用いて、前記回路基板の前記孔を前記切替期間において電気めっきすることを含み、前記勾配電流密度値は前記切替期間において、前記第1電流密度値から前記第2電流密度値へ徐々に変わる、
請求項1乃至5のいずれか一項に記載の回路基板構造の製造方法。 - 前記差が10以上である場合、前記切替期間は20分間である請求項6に記載の回路基板構造の製造方法。
- 前記差が3〜5である場合、前記切替期間は1〜11分間である請求項6に記載の回路基板構造の製造方法。
- 前記差が6〜9である場合、前記切替期間は12〜19分間である請求項6に記載の回路基板構造の製造方法。
- 回路基板構造の製造方法であって、
孔を有し、孔深さを孔径で割った孔のアスペクト比が4以上である回路基板を提供する準備ステップと、
順次実施されるN個の電気めっきステップとを含み、
前記電気めっきステップのそれぞれにおいて、電流密度値を有する電流を用いて、前記回路基板の前記孔を電気めっきし、Nが2以上の正整数であり、且つN個の前記電気めっきステップでは、2種以上の前記電流密度値を有し、且ついずれの前記電流密度値も4ASF〜60ASFにあり、
順次実施される前記電気めっきステップのいずれかの2つにおいて、電流切替ステップを実施し、
前記電流切替ステップは、前記電流切替ステップの前及び後の前記電流密度値の間の差に応じて決定される切替期間を有し、前記切替期間は、実質的に0から20分間の間で、前記差が大きくなるにつれて長くされ、
前記差が2ASF以下である場合、前記切替期間は実質的に0であり、
前記差が2ASFよりも大きい場合、前記電流切替ステップは、勾配電流密度値を有する勾配電流を用いて、前記回路基板の前記孔を、前記切替期間において電気めっきすることを含み、前記勾配電流密度値は、前記切替期間において、使用される2つの前記電流密度値のうち先に実施された前記電流密度値から、後に実施される前記電流密度値へ徐々に変わる、
回路基板構造の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810832714.7A CN110769616B (zh) | 2018-07-26 | 2018-07-26 | 电路板结构的制造方法 |
CN201810832714.7 | 2018-07-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020017712A JP2020017712A (ja) | 2020-01-30 |
JP6719542B2 true JP6719542B2 (ja) | 2020-07-08 |
Family
ID=69327549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018235035A Active JP6719542B2 (ja) | 2018-07-26 | 2018-12-17 | 回路基板構造の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6719542B2 (ja) |
KR (1) | KR102160521B1 (ja) |
CN (1) | CN110769616B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112672508B (zh) * | 2020-11-30 | 2023-06-13 | 重庆锦瑜电子股份有限公司 | 用于pcb板的树脂塞孔方法 |
CN115345124A (zh) * | 2022-10-13 | 2022-11-15 | 井芯微电子技术(天津)有限公司 | 电流密度优化方法和装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57197897A (en) * | 1981-05-29 | 1982-12-04 | Hitachi Ltd | Method of producing printed circuit board |
JPS58177488A (ja) * | 1982-04-09 | 1983-10-18 | Fujitsu Ltd | 電気めつき処理方法 |
JPS639192A (ja) * | 1986-06-30 | 1988-01-14 | 日立化成工業株式会社 | プリント配線板の製造法 |
JPH033296A (ja) * | 1989-05-30 | 1991-01-09 | Asahi Chem Ind Co Ltd | 配線基板の製造方法 |
JP2893916B2 (ja) * | 1990-10-09 | 1999-05-24 | 富士通株式会社 | プリント配線基板の電解メッキ方法 |
JPH05243730A (ja) * | 1992-03-03 | 1993-09-21 | Hitachi Chem Co Ltd | 印刷配線板の製造方法 |
JP2002235189A (ja) * | 2001-02-05 | 2002-08-23 | Sansha Electric Mfg Co Ltd | めっき電流供給電源装置 |
JP4000796B2 (ja) * | 2001-08-08 | 2007-10-31 | 株式会社豊田自動織機 | ビアホールの銅メッキ方法 |
JP3780302B2 (ja) * | 2002-02-27 | 2006-05-31 | 株式会社関東学院大学表面工学研究所 | ビアホール及びスルーホールを有する基板のめっき方法 |
JP2003318544A (ja) * | 2002-04-22 | 2003-11-07 | Toppan Printing Co Ltd | 多層配線基板およびその製造方法 |
KR20060107053A (ko) * | 2005-04-07 | 2006-10-13 | 대덕전자 주식회사 | 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법 |
JP4148477B2 (ja) * | 2005-07-21 | 2008-09-10 | Tdk株式会社 | 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置 |
JP5246103B2 (ja) * | 2008-10-16 | 2013-07-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
CN102647862B (zh) * | 2012-04-25 | 2014-07-09 | 博敏电子股份有限公司 | 一种采取不同电流参数组合的电镀填盲孔方法 |
CN104532318A (zh) * | 2014-12-31 | 2015-04-22 | 广州兴森快捷电路科技有限公司 | 一种电镀填通孔的方法 |
US10512174B2 (en) * | 2016-02-15 | 2019-12-17 | Rohm And Haas Electronic Materials Llc | Method of filling through-holes to reduce voids and other defects |
CN107820731B (zh) * | 2017-03-07 | 2019-09-17 | 香港应用科技研究院有限公司 | 用于通孔填充的交替电镀和蚀刻过程 |
-
2018
- 2018-07-26 CN CN201810832714.7A patent/CN110769616B/zh active Active
- 2018-12-17 JP JP2018235035A patent/JP6719542B2/ja active Active
- 2018-12-31 KR KR1020180173782A patent/KR102160521B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2020017712A (ja) | 2020-01-30 |
CN110769616B (zh) | 2022-08-02 |
KR20200012684A (ko) | 2020-02-05 |
CN110769616A (zh) | 2020-02-07 |
KR102160521B1 (ko) | 2020-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6719542B2 (ja) | 回路基板構造の製造方法 | |
CN102427685A (zh) | 一种hdi板的制作流程 | |
CN102523704A (zh) | 一种多阶hdi板的生产方法 | |
CN103188875B (zh) | 超厚铜图形制作方法及具有超厚铜图形的pcb板 | |
CN104918416B (zh) | 电路板阻焊加工方法和外层超厚铜电路板 | |
TW200702499A (en) | Filling deep and wide openings with defect-free conductor | |
JP2010147461A (ja) | 印刷回路基板及びその製造方法 | |
JP2015029027A (ja) | プリント配線板 | |
CN106341939A (zh) | 一种多层线路板结构及其制作方法 | |
JP2000080496A5 (ja) | ||
JP2016201416A (ja) | 多層配線基板の製造方法 | |
CN106163135A (zh) | 一种局部混压电路板结构及其加工方法 | |
CN104385362B (zh) | 一种印刷电路板的对角隔孔跳跃钻孔方法 | |
TWI677269B (zh) | 電路板結構的孔內電鍍方法 | |
CN108124381A (zh) | 一种特殊盲孔的pcb板及其加工方法 | |
CN110117801A (zh) | 一种印制电路板盲孔填铜用镀铜添加剂及其制备方法 | |
CN106211561A (zh) | Pcb外层图形电镀分流结构及其分流方法 | |
KR20060107053A (ko) | 인쇄 회로 기판의 비아필 빌드업 기판 제작 방법 | |
US10219387B2 (en) | Process for manufacturing a printed circuit board having high density microvias formed in a thick substrate | |
CN102877098B (zh) | 一种多波段输出的脉冲电镀方法 | |
CN104968158A (zh) | 一种厚铜箔细线路微间距电路板外层线路加工方法 | |
CN108449887A (zh) | 一种局部孔壁镀厚铜的制作方法及pcb | |
CN210781530U (zh) | 基板孔型结构及pcb板 | |
CN109545741B (zh) | 钨填充凹槽结构的方法 | |
JP2017143099A (ja) | 配線構造体、回路基板及び配線構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6719542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |