KR102106764B1 - 웨이퍼 레벨 반도체 패키지들을 제조하기 위한 방법 - Google Patents

웨이퍼 레벨 반도체 패키지들을 제조하기 위한 방법 Download PDF

Info

Publication number
KR102106764B1
KR102106764B1 KR1020170161557A KR20170161557A KR102106764B1 KR 102106764 B1 KR102106764 B1 KR 102106764B1 KR 1020170161557 A KR1020170161557 A KR 1020170161557A KR 20170161557 A KR20170161557 A KR 20170161557A KR 102106764 B1 KR102106764 B1 KR 102106764B1
Authority
KR
South Korea
Prior art keywords
layer
wells
wafer
dielectric material
dielectric
Prior art date
Application number
KR1020170161557A
Other languages
English (en)
Other versions
KR20180062401A (ko
Inventor
천 호 팬
텡 혹 쿠아
Original Assignee
에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 filed Critical 에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Publication of KR20180062401A publication Critical patent/KR20180062401A/ko
Application granted granted Critical
Publication of KR102106764B1 publication Critical patent/KR102106764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

반도체 패키지의 제조 중에, 웨이퍼의 표면 상에 있는 복수의 본드 패드들을 포함하는 반도체 웨이퍼가 제공되고 상기 웨이퍼의 표면은 상기 본드 패드들 위에 유전체층을 형성하기 위하여 유전체 재료로 덮혀진다. 복수의 웰들을 형성하기 위하여 상기 본드 패드들의 위치들에 대응하는 상기 유전체층의 일부들은 제거되고, 각각의 웰은 각각의 본드 패드를 노출시키기 위하여 상기 유전체층의 상부면 및 하부면 사이에 관통 구멍을 형성하도록 구성된다. 전도성 재료는 그 다음 상기 유전체층의 상부면 및 상기 본드 패드들 사이의 전도층을 형성하기 위하여 상기 웰들 안으로 증착된다. 그후, 상기 반도체 웨이퍼는 복수의 반도체 패키지들을 형성하기 위하여 개별화된다.

Description

웨이퍼 레벨 반도체 패키지들을 제조하기 위한 방법{METHOD FOR MANUFACTURING WAFER-LEVEL SEMICONDUCTOR PACKAGES}
본 발명은 반도체 패키지들을 제조하기 위한 프로세스에 관한 것으로서, 특히 여전히 웨이퍼의 일부인 반도체 다이들의 패키징에 관한 것이다.
종래의 반도체 패키징 기술은 패키징 프로세스 중에 리드 프레임(lead frame) 또는 적층 기판과 같은 디바이스 캐리어들 상으로 반도체 다이들을 설치하는 것을 포함한다. 패키징 기술에서의 진보들은 제조된 패키지들이 패키징[종종 "칩-스케일 패키지들(chip-scale packages)"로 칭함]되는 반도체 다이들의 윤곽부와 거의 유사한 윤곽부를 갖도록 이러한 디바이스 캐리어의 형태 팩터를 감소시키지만, 이를 패키징하기 전에 반도체 다이들을 디바이스 캐리어 상으로 설치할 필요성은 감소될 수 있는 최종 패키지의 크기와 관련하여 장애를 발생시킨다. 다른 단점은 반도체 다이 및 디바이스 캐리어의 물리적 특성들 사이의 오정합을 포함하여, 조립된 패키지의 고장 위험성을 높인다.
종래의 반도체 패키징 기술의 제한을 극복하기 위하여, 패키징 중에 반도체 다이가 디바이스 캐리어 상으로 설치될 필요성을 회피하는 것이 유익하다. 그러므로, 여전히 웨이퍼의 일부인 상태로 반도체 다이들이 패키징된다. 이러한 웨이퍼 레벨 패키지(wafer-level package)들은 무엇보다 작은 크기 및 낮은 인덕턴스의 장점을 제공한다.
본 발명의 목적은 웨이퍼 레벨 패키지들을 사용하여 반도체 패키지들을 제조하기 위한 방법을 제공하는 것이다.
따라서, 본 발명은 반도체 패키지를 제조하기 위한 방법을 제공하고, 상기 방법은: 복수의 본드 패드들을 포함하는 반도체 웨이퍼를 상기 웨이퍼의 제 1 측부 상에 제공하는 단계; 상기 본드 패드들 위에 유전체층을 형성하기 위하여 상기 웨이퍼의 제 1 측부를 유전체 재료로 덮는 단계; 복수의 웰(well)들을 형성하기 위하여 상기 본드 패드들의 위치들에 대응하는 상기 유전체층의 일부들을 제거하는 단계로서, 각각의 웰은 각각의 본드 패드를 노출시키기 위하여 상기 유전체층의 상부면 및 하부면 사이에 관통 구멍을 형성하도록 구성되는, 상기 제거 단계; 상기 유전체층의 상부면 및 상기 본드 패드들 사이의 전도층을 형성하기 위하여 전도성 재료를 상기 웰들 안으로 증착시키는 단계; 그리고 그후 복수의 반도체 패키지들을 형성하기 위하여 상기 반도체 웨이퍼를 개별화시키는 단계를 포함한다.
본 발명의 특정 양호한 실시예를 도시하는 첨부된 도면을 참조하여 하기에 본 발명을 더욱 상세하게 기술하는 것이 편리하다. 특정 도면 및 관련 설명은 청구범위에 규정된 바와 같이 본 발명의 넓은 인식의 일반성을 대체하는 것으로 이해되지 않아야 한다.
본 발명에 따른 반도체 패키지들을 제조하기 위한 방법의 특정 예는 첨부된 도면을 참조하여 하기에 기술될 것이다.
도 1a 내지 도 1l은 금속층이 프로세스 중에 유전체층의 전체 표면 위에 형성되는, 본 발명의 제 1 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 2a 내지 도 2k는 금속층이 유전체층의 표면에 형성된 웰 안에만 도금되는, 본 발명의 제 2 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 3a 내지 도 3l은 금속 접촉부가 프로세스 중에 반도체 다이들의 본드 패드들 상으로 놓여지는, 본 발명의 제 3 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 4a 내지 도 4n은 반도체 웨이퍼의 배면이 제조 프로세스의 초기 스테이지에서 몰딩되는, 본 발명의 제 4 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 1a 내지 도 1l은 구리층(20)과 같은 금속층이 프로세스 중에 유전체층(16)의 전체 표면 위에 형성되는, 본 발명의 제 1 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 1a에서, 웨이퍼(10)의 제 1 측부 상의 본드 패드(12)를 포함하는 반도체 다이들을 구비하는 반도체 웨이퍼(10)가 제공된다. 웨이퍼(10)는 그 다음 도 1b에 도시된 바와 같이, 트렌치(14)를 형성하기 위하여 웨이퍼(10)의 두께보다 작은 깊이로 부분적으로 절단된다. 이러한 트렌치(14)는 표준 톱날을 사용하여 또는 레이저 가공에 의해서 형성될 수 있다. 이들 트렌치(14)는 양호하게는 반도체 패키지(60)가 프로세스로부터 얻어진 최종 제품에서 분리될 수 있는 위치에 형성된다.
트렌치(14)를 형성한 후에, 트렌치(14) 뿐 아니라 본드 패드(12)를 포함하는 웨이퍼(10)의 상측부 또는 제 1 측부는 유전체 재료로 덮어지고 충전되어서 유전체층(16)을 형성한다. 유전체층(16)을 형성하기 위한 프로세스는 에폭시 몰딩 화합물에 의한 몰딩, 액체 스핀 코팅 유전체 재료에 의한 스핀 코팅 또는 유전체 재료의 필름 또는 시트를 사용하는 적층을 포함할 수 있지만, 이들에 국한되지 않는다. 유전체 재료는 양호하게는 후속 단계에서 본드 패드(12)를 순차적으로 드러내는 프로세스를 용이하게 하기 위하여 포토 이미징할 수 있다. 유전체층(16)은 실질적으로 웨이퍼(10)의 상부측을 덮을 뿐 아니라 트렌치(14)를 충전한다(도 1c 참조).
그후, 유전체층(16)에 의해서 덮혀진 본드 패드(12)는 유전체층(16)에 포함된 유전체 재료를 통하여 천공하는 것과 같이, 본드 패드(12)의 위치에 대응하는 유전체층(16)의 임의의 부분을 제거함으로써 노출되어야 한다(도 1d 참조). 비록 선택적 화학 에칭 또는 포토 이미징 현상 프로세스와 같이, 웰(18)을 형성하기 위하여 유전체 재료를 제거하는 다른 방식도 역시 가능하지만, 유전체층(16)에서 웰(18)을 형성하는 이러한 제거 프로세스는 레이저 가공을 사용하여 천공됨으로써 실행될 수 있다. 따라서, 각각의 웰(18)은 각각의 본드 패드(12)를 노출시키기 위하여 유전체층(16)의 상부면 및 하부면 사이의 관통 구멍을 형성하도록 구성된다.
도 1e에서, 금속 시드층(얇은 구리층을 포함할 수 있음)은 물리적 증기 증착("PVD") 또는 무전해 증착에 의해서 유전체층(16)의 유전체 재료의 전체 표면 및 노출된 본드 패드(12) 상에 형성된다. 구리 이외에, 얇은 층도 역시 니켈 또는 티타늄과 같은 다른 금속으로 제한없이 형성될 수 있다.
이어서, 유전체층(16)의 상부면 및 본드 패드(12) 사이의 전도층을 형성하기 위하여 전도성 재료를 증착시키는 것이 따른다. 이는 웨이퍼(10)의 상부측 상의 웰(18) 안으로 전해 구리 도금에 의해서 달성될 수 있다. 결과적으로, 구리층(20)은 웰(18)의 저부에서 노출된 본드 패드(12) 및 유전체층(16)의 전체 상부면을 덮는다.
도 1f에서, 포토 이미징가능한 에칭 레지스트층(etch-resist layer;22)은 그후 구리층(20)의 전체 위에 도포된다. 이러한 포토 이미징가능한 에칭 레지스트층(22)은 구리층(20)의 후속 에칭에 대해서 마스크로서 사용된다. 그러므로, 포토 이미징가능한 에칭 레지스트층(22)의 부분들은 밑에 있는 구리층(20)을 노출시키는 언마스크 부분(unmasked portion;24)을 개발하기 위하여 포토 이미징과 같이 선택적으로 제거된다(도 1g 참조).
그 다음, 구리층(20)의 노출 부분은 포토 이미징가능한 에칭 레지스트층(22)의 언마스크 부분(24)에 위치한 구리 재료가 에칭되어서 유전체층(16)의 노출 부분(26)을 드러내도록 에칭된다(도 1h 참조). 유전체층(16)의 노출 부분(26)을 드러내는 프로세스 후에, 잔여 포토 이미징가능한 에칭 레지스트층(22)은 도 1i에 도시된 바와 같이, 웰(18) 안으로 증착된 구리층(20)의 일부만이 잔류하여 노출된 구리 스터드(28)를 드러내도록 적당한 수단에 의해서 선택적으로 추가로 박리된다.
노출된 구리 스터드(28)가 형성된 후에, 웨이퍼(10)의 두께가 트렌치(14)에 충전된 유전체 재료의 하부를 노출시키기에 충분한 수준의 연마 레벨(30)로 감소될 때까지 웨이퍼(10)의 하부측으로부터의 재료가 웨이퍼 연마 프로세스에 의해서 제거된다. 도 1j에 도시된 바와 같이, 연마 프로세스는 유전체층(16)의 하부를 노출시키고 웨이퍼(10)에 포함된 반도체 다이들의 상이한 부분들을 고립시켜서 이들이 필수적으로 유전체층(16)에 의해서 함께 유지된다.
도 1k에서, 연마 레벨(30)까지의 연마가 완료된 후에, 웨이퍼(10)는 유전체층(16)이 웨이퍼(10)의 하부에서 노출되는 장소에 대응하는 트렌치(14)에 대응하는 개별화 위치(32)를 따라서 개별화(singulate)된다. 따라서, 다수의 개별화된 반도체 패키지(60)들을 포함하는 원하는 최종 제품이 제조된다.
더우기, 트렌치(14)의 폭보다 작은 개별화 위치(32)를 따라 웨이퍼(10)를 개별화시키기 위한 적당한 절단 폭을 세팅함으로써, 도 1l에 도시된 바와 같이, 개별화가 완료된 후에 반도체 패키지(60)의 에지들을 따라 유전체층(16)의 잔여부를 남기도록 선택될 수 있다. 유전체층(16)의 잔여부(17)는 그 다음 분리된 반도체 패키지(60)의 측벽들에 부착된다.
도 2a 내지 도 2k는 금속층(38)이 유전체층(16)의 표면의 웰 안에만 도금되는, 본 발명의 제 2 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 2a에서, 본드 패드(12)를 포함하는 반도체 다이들을 구비하는 반도체 웨이퍼(10)가 제공된다. 웨이퍼(10)는 그 다음 도 2b에 도시된 바와 같이, 트렌치(14)를 형성하기 위하여 웨이퍼(10)의 두께보다 작은 깊이로 부분적으로 절단된다. 이러한 트렌치(14)는 표준 톱날을 사용하여 또는 레이저 가공에 의해서 형성될 수 있다. 이들 트렌치(14)는 양호하게는 반도체 패키지(60)가 프로세스로부터 얻어진 최종 제품에서 분리될 수 있는 위치에 형성된다.
트렌치(14)를 형성한 후에, 웨이퍼(10)의 상부측은 유전체 재료를 포함하는 유전체층(16)이 실질적으로 웨이퍼(10)의 상측부를 덮을 뿐 아니라 트렌치(14)를 충전하도록 몰딩된다(도 2c 참조).
그후, 본드 패드(12)는 유전체층(16)에 포함된 유전체 재료를 통하여 천공하는 것과 같이, 본드 패드(12)의 위치에 대응하는 유전체층(16)의 임의의 부분을 제거함으로써 노출되어야 한다(도 2d 참조). 비록 선택적 화학 에칭 또는 포토 이미징 현상 프로세스를 포함하는 유전체 재료를 제거하는 다른 방식도 역시 가능하지만, 유전체층(16)에서 웰(18)을 형성하는 이러한 천공은 레이저 가공을 사용하여 실행될 수 있다.
도 2e에서, 금속 시드층(34)(얇은 구리층을 포함할 수 있음)은 PVD 또는 무전해 증착에 의해서 형성된다. 금속 시드층(34)은 유전체층(16)의 상부측 및 측벽 뿐 아니라 본드 패드(12)를 덮는다.
포토 레지스트층(36)은 그 다음 웰을 포함하는 금속 시드층(34)의 전체 상부면을 덮도록 먼저 도포된다. 그후, 포토 레지스트층은 구리로 도금되는 영역만을 노출시키기 위하여 이미징 및 현상 프로세스를 통과한다(도 2f 참조). 그 결과 포토 레지스트층(36)은 웰(18)이 아닌 유전체층(16) 상에 위치한 금속 시드층(34)의 상부면 위에 선택적으로 도포된다. 따라서, 포토 레지스트층(36)은 금속 도금 패턴을 현상하는데 사용된다. 도 2g에서, 구리를 포함할 수 있는 금속층(38)은 포토 레지스트층(36)에 의해서 덮히지 않는 웰(18) 안으로 도금된다. 금속층(38)의 도금은 본드 패드(12)를 유전체층(16)의 상부면에 전기 접속하기 위해 금속층이 접속 단자를 형성할 수 있게 한다.
포토 레지스트층(36)은 그 다음 상술한 도금 단계로부터 형성된 금속 스터드(42) 및 노출된 금속 시드층(40)을 드러내기 위해 도 2h에 도시된 바와 같이 박리된다. 노출된 금속 시드층(40)은 그 다음 도 2i에 도시된 바와 같이 유전체층(16)의 노출 부분(44)을 드러내기 위해 에칭된다.
노출된 금속층(38) 또는 스터드(42)가 형성된 후, 웨이퍼(10)의 두께가 미리 형성된 트렌치(14)의 레벨에 있는 연마 레벨(30)로 감소될 때까지 웨이퍼(10)의 하부측으로부터의 재료는 웨이퍼 연마 프로세스에 의해서 제거된다. 도 2j에 도시된 바와 같이, 이러한 연마 프로세스는 유전체층(16)의 하부를 노출시키고 웨이퍼(10)에 포함된 반도체 다이들의 상이한 부분들을 고립시켜서 이들이 필수적으로 유전체층(16)에 의해서 함께 유지된다.
도 2k에서, 연마 레벨(30)까지의 연마가 완료된 후에, 웨이퍼(10)는 유전체층(16)이 웨이퍼(10)의 하부에서 노출되는 장소인 트렌치(14)에 대응하는 개별화 위치(32)를 따라서 개별화된다. 따라서, 다수의 개별화된 반도체 패키지(60)들을 포함하는 원하는 최종 제품이 제조된다.
도 3a 내지 도 3l은 금속 접촉부(56)가 프로세스 중에 반도체 다이들의 본드 패드(12)들 상으로 놓여지는, 본 발명의 제 3 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 3a에서, 본드 패드(12)를 포함하는 반도체 다이들을 구비하는 반도체 웨이퍼(10)가 제공된다. 웨이퍼(10)는 그 다음 도 3b에 도시된 바와 같이, 트렌치(14)를 형성하기 위하여 웨이퍼(10)의 두께보다 작은 깊이로 부분적으로 절단된다. 이러한 트렌치(14)는 표준 톱날을 사용하여 또는 레이저 가공에 의해서 형성될 수 있다. 이들 트렌치(14)는 양호하게는 반도체 패키지(60)가 프로세스로부터 얻어진 최종 제품에서 분리될 수 있는 위치에 형성된다.
트렌치(14)를 형성한 후에, 웨이퍼(10)의 상부측은 유전체 재료를 포함하는 유전체층(16)이 실질적으로 웨이퍼(10)의 상측부를 덮을 뿐 아니라 트렌치(14)를 충전하도록 몰딩된다(도 3c 참조).
그후, 본드 패드(12)는 유전체층(16)에 포함된 유전체 재료를 통하여 천공하는 것과 같이, 본드 패드(12)의 위치에 대응하는 유전체층(16)의 임의의 부분을 제거함으로써 노출되어야 한다(도 3d 참조). 비록 유전체 재료를 제거하는 다른 방식도 역시 가능하지만, 유전체층(16)에서 웰(18)을 형성하는 이러한 천공은 레이저 가공을 사용하여 실행될 수 있다.
도 3e에서, 금속 시드층(46)(얇은 구리층을 포함할 수 있음)은 PVD 또는 무전해 증착에 의해서 형성된다. 금속 시드층(46)은 유전체층(16)의 상부측 및 측벽 뿐 아니라 본드 패드(12)를 덮는다.
도 3f에서, 포토 레지스트층(48)은 웰(18)을 포함하지 않는 유전체층(16) 상에 위치한 금속 시드층(46)의 상부면 위에 선택적으로 도포된다. 포토 레지스트층(48)은 금속 도금 패턴을 현상하는데 사용된다. 도 3g에서, 구리를 포함할 수 있는 다른 얇은 금속층(50)은 포토 레지스트층(48)에 의해서 덮히지 않는 웰(18)의 각각의 표면 상으로 도금된다. 본 발명의 제 2 실시예에 따른 프로세스와는 다르게, 얇은 금속층(50)은 웰(18)의 전체를 충전시키지 않고, 단지 본드 패드(12), 웰(18)의 측부를 덮을 뿐 아니라 유전체층(16)의 상부면 상의 작은 영역을 덮는다.
포토 레지스트층(48)은 그 다음 유전체층(16)의 상부면 상의 노출된 금속 시드층(52)을 드러내기 위해 도 3h에 도시된 바와 같이 박리된다. 노출된 금속 시드층(48)은 그 다음 도 3i에 도시된 바와 같이 유전체층(16)의 노출 부분(54)을 드러내기 위해 에칭된다. 노출된 금속 시드층을 에칭한 후에, 여전히 본드 패드(12), 웰(18)의 측벽 뿐 아니라 유전체층(16)의 상부면 상의 웰(18)에 인접한 작은 영역을 덮는 잔류하는 금속층이 있다.
그후, 솔더를 포함할 수 있는 금속 접촉부(56)는 얇은 금속층(50)으로 도금된 웰(18) 안으로 놓여지거나 또는 부착된다. 금속 접촉부(56)는 본드 패드(12)를 유전체층(16)의 상부면에 전기 접속시키기 위하여 전기 단자를 형성하도록 작용하고 솔더 볼 형태일 수 있다.
노출된 금속 접촉부(56)가 본드 패드 상에 부착된 후에, 웨이퍼(10)의 두께가 미리 형성된 트렌치(14)의 레벨에 있는 연마 레벨(30)로 감소될 때까지 웨이퍼(10)의 하부측으로부터의 재료는 웨이퍼 연마 프로세스에 의해서 제거된다. 도 3j에 도시된 바와 같이, 이러한 연마 프로세스는 유전체층(16)의 하부를 노출시키고 웨이퍼(10)에 포함된 반도체 다이들의 상이한 부분들을 고립시켜서 이들이 필수적으로 유전체층(16)에 의해서 함께 유지된다.
도 3k에서, 연마 레벨(30)까지의 연마가 완료된 후에, 웨이퍼(10)는 유전체층(16)이 웨이퍼(10)의 하부에서 노출되는 장소인 트렌치(14)에 대응하는 개별화 위치(32)를 따라서 개별화된다. 따라서, 다수의 개별화된 반도체 패키지(60)들을 포함하는 원하는 최종 제품이 제조된다.
도 4a 내지 도 4n은 반도체 웨이퍼의 배면이 제조 프로세스의 초기 스테이지에서 몰딩되는, 본 발명의 제 4 양호한 실시예에 따른 제조 프로세스를 도시한다.
도 4a에서, 본드 패드(12)를 포함하는 반도체 다이들을 구비하는 반도체 웨이퍼(10)가 제공된다. 도 4b에서, 웨이퍼(10)의 후방측 또는 제 2 측부[본드 패드(12)를 포함하지 않음]는 결과적으로 연마된 웨이퍼(62)가 최종 제품에서 원하는 두께를 갖도록 연마된다. 연마된 웨이퍼(62)는 제 1 측부에 반대되는 연마된 웨이퍼(62)의 전체 후방측 또는 제 2 측부 뿐 아니라 웨이퍼(10)의 측부들이 에폭시 몰딩 화합물과 같은 백킹 몰딩 화합물(64)[도 4c 참조]로 덮혀지도록 몰딩된다.
도 4d에서, 후방측 또는 제 2 측부에 반대되는 몰딩된 연마된 웨이퍼(62)의 상부측 또는 제 1 측부는 트렌치(66)를 형성하기 위하여 연마된 웨이퍼(10)를 통해서 그리고 백킹 몰딩 화합물(64) 안으로 연장되는 깊이로 부분적으로 절단된다. 그러므로, 연마된 웨이퍼(62)의 부분들은 이들이 백킹 몰딩 화합물(64)에 의해서 함께 유지될 때까지 서로로부터 고립된다. 이러한 트렌치(66)는 표준 톱날을 사용하여 또는 레이저 가공에 의해서 형성될 수 있다. 이들 트렌치(66)는 양호하게는 반도체 패키지(86)가 제조 프로세스로부터 얻어진 최종 제품에서 분리되는 위치들에 형성된다.
트렌치(66)를 형성한 후에, 웨이퍼(10)의 상부측 또는 제 1 측부는 유전체 재료를 포함하는 유전체층(68)이 연마된 웨이퍼(62)의 상부측 또는 제 1 측부를 실질적으로 덮을 뿐 아니라 트렌치(66)를 충전하도록 몰딩된다(도 4e 참조). 유전체층(68)에 의해서 덮혀진 본드 패드(12)를 노출시키기 위하여 유전체층(68)의 임의의 부분들의 제거에 의해서 유전체층(68)에서 비아 또는 웰(70)이 그때 생성된다(도 4f 참조). 웰(70)은 레이저 가공, 선택적 화학적 에칭, 포토 이미징 현상 프로세스 또는 다른 적당한 프로세스를 사용하는 천공과 같이 유전체층(68)에 실행된 제거 프로세스에 의해서 생성될 수 있다.
도 4g에서, 본드 패드(12) 및 유전체층(68)의 상부측은 구리 니켈 또는 티타늄과 같은 금속을 포함하는 금속 시드층(72)을 개발함으로써 금속화된다. 도 4h에서, 패턴화된 도금 레지스트층(74)은 금속 시드층(72)의 상부에 형성된다. 그 다음, 구리를 포함할 수 있는 패턴화된 금속층(76)은 도 4i에 도시된 바와 같이, 금속 시드층(72)의 상부측 상으로 선택적으로 패턴화된다.
패턴화된 금속층(76)이 형성된 후에, 도금 레지스트층(74)은 패턴화된 금속층(76)(도 4j 참조)의 격리된 부분을 형성하도록 박리될 수 있다. 그후, 유전체층(68) 상의 노출된 금속 시드층(72)의 잔여부는 도 4k에 도시된 바와 같이, 유전체층(68)을 노출시키기 위하여 에칭된다. 도 4l에서, [본드 패드(12)의 위치에 대응하는] 패턴화된 금속층(76)의 볼 패드(81) 상으로 솔더 접촉부를 배치하기 위해 준비할 때, 솔더 레지스트층(80)은 솔더 접촉부를 수용하지 않는 패턴화된 금속층(76)의 나머지를 덮기 위하여 패턴화된 금속층(76) 상으로 코팅된다. 솔더 볼(82)의 형태일 수 있는 솔더 접촉부는 그 다음 도 4m에 도시된 바와 같이, 솔더 레지스트층(80)에 의해서 덮히지 않은 영역에서 볼 패드(81)에 부착된다.
마지막으로, 연마된 웨이퍼(62)는 트렌치(66)에 대응하는 개별화 위치(84)를 따라서 개별화된다. 따라서, 반도체 패키지(86)의 후방측 상의 백킹 몰딩 화합물(64)을 갖는 다수의 개별화된 반도체 패키지들(86)을 포함하는 원하는 최종 제품이 제조된다. 이러한 백킹 몰딩 화합물(64)은 각각의 개별화된 반도체 패키지(86)의 강도를 개선하도록 보조한다.
본 발명의 양호한 실시예에 따른 제조 프로세스는 반도체 다이들의 본드 패드 상으로 최종 반도체 패키지의 직접적인 단자 접촉을 형성한다는 것을 이해해야 한다. 이는 제조 프로세스를 비용 효과적으로 만들고 직접적인 계면으로 인한 전기 간섭을 적게 하면서 우수한 전기 성능을 얻게 한다.
본원에 기술된 본 발명은 구체적으로 기술된 것과 달리 변형, 수정 및/또는 추가될 수 있고 본 발명은 상술한 설명의 정신 및 범주 내에 있는 이러한 변형, 수정 및/또는 추가사항을 포함한다는 것을 이해해야 한다.

Claims (20)

  1. 반도체 패키지를 제조하기 위한 방법에 있어서,
    반도체 웨이퍼의 제 1 측부 상에서 복수의 본드 패드들을 포함하는 상기 반도체 웨이퍼를 제공하는 단계;
    상기 본드 패드들 위에 유전체층을 형성하기 위하여 상기 웨이퍼의 제 1 측부를 유전체 재료로 덮는 단계;
    복수의 웰들을 형성하기 위하여 상기 본드 패드들의 위치들에 대응하는 상기 유전체층의 일부들을 제거하는 단계로서, 각각의 웰은 각각의 본드 패드를 노출시키기 위하여 상기 유전체층의 상부면 및 하부면 사이에 관통 구멍을 형성하도록 구성되는, 상기 제거 단계;
    상기 유전체층의 상부면 및 상기 본드 패드들 사이의 전도층을 형성하기 위하여 전도성 재료를 상기 웰들 안으로 증착시키는 단계; 그리고 그후
    복수의 반도체 패키지들을 형성하기 위하여 상기 반도체 웨이퍼를 개별화시키는 단계를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 반도체 웨이퍼의 제 1 측부 상에 트렌치들을 절단하는 단계를 추가로 포함하고, 상기 웨이퍼의 제 1 측부를 유전체 재료로 덮는 단계는 상기 트렌치들을 상기 유전체 재료로 충전시키는 단계를 추가로 포함하는 방법.
  3. 제 2 항에 있어서,
    상기 반도체 웨이퍼를 개별화시키는 단계는 상기 반도체 패키지들을 상기 트렌치들을 따라서 분리시키는 단계를 추가로 포함하는 방법.
  4. 제 2 항에 있어서,
    상기 유전체 재료는 에폭시 몰딩 화합물 또는 스핀 코팅 재료를 포함하는 방법.
  5. 제 2 항에 있어서,
    상기 반도체 웨이퍼를 개별화시키기 전에, 상기 제 1 측부에 반대편인 상기 반도체 웨이퍼의 제 2 측부를 각각의 트렌치에 충전된 상기 유전체 재료의 하부를 노출시키기에 충분한 레벨까지 연마하는 단계를 포함하는 방법.
  6. 제 5 항에 있어서,
    상기 반도체 웨이퍼를 개별화시키기 위한 절단 폭은 상기 트렌치들의 폭보다 작아서, 상기 유전체 재료는 분리된 상기 반도체 패키지들의 측벽들에 접착되는 방법.
  7. 제 1 항에 있어서,
    상기 유전체층의 일부들의 제거는 천공, 에칭 및 포토 이미징 현상 프로세스(photo-imaging development process)로 이루어지는 그룹으로부터 선택된 제거 프로세스를 포함하는 방법.
  8. 제 1 항에 있어서,
    상기 웰들의 형성 후에, 상기 전도층을 형성하기 전에 상기 본드 패드들 및 상기 유전체 재료의 전체 표면 상에 금속 시드층을 형성하는 단계를 추가로 포함하는 방법.
  9. 제 8 항에 있어서,
    상기 금속 시드층은 물리적 증기 증착 또는 무전해 증착에 의해서 형성된 층을 포함하고, 상기 층은 구리, 니켈 및 티타늄으로 이루어지는 그룹에 있는 금속을 포함하는 방법.
  10. 제 8 항에 있어서,
    상기 전도성 재료를 상기 웰들 안으로 증착시키는 단계는 상기 웰들을 포함하는 상기 유전체 재료의 전체 표면 위에 상기 전도성 재료를 증착시키고 그리고 그후 상기 웰들 안으로 증착된 상기 전도성 재료의 일부들만이 잔류하도록 상기 유전체 재료로부터 상기 전도성 재료를 선택적으로 제거하는 단계를 포함하는 방법.
  11. 제 8 항에 있어서,
    상기 웰들 밖의 상기 유전체 재료의 표면들을 포토-레지스트층으로 덮고, 그리고 그후에 상기 웰들 내에 포함된 상기 금속 시드층의 표면들 상으로 추가 금속층을 도금하는 단계를 추가로 포함하는 방법.
  12. 제 11 항에 있어서,
    상기 추가 금속층은 상기 본드 패드들 및 상기 웰들의 측벽들, 그리고 상기 웰들 밖의 유전체 재료의 표면들의 작은 영역들을 덮는 방법.
  13. 제 12 항에 있어서,
    상기 웰들 안으로 상기 전도성 재료를 증착시키는 단계는 상기 추가 금속층으로 도금된 영역들 상으로 금속 접촉부들을 부착시키는 단계를 포함하는 방법.
  14. 제 13 항에 있어서,
    상기 금속 접촉부들은 솔더 볼들을 포함하는 방법.
  15. 제 1 항에 있어서,
    상기 본드 패드들 위에 상기 유전체층을 형성하기 전에, 상기 제 1 측부 반대편에 있는 상기 반도체 웨이퍼의 제 2 측부를 연마하는 단계를 추가로 포함하는 방법.
  16. 제 15 항에 있어서,
    상기 본드 패드들 위에 상기 유전체층을 형성하기 전에, 상기 반도체 웨이퍼의 제 2 측부를 백킹 몰딩 화합물로 몰딩하는 단계를 추가로 포함하는 방법.
  17. 제 16 항에 있어서,
    상기 반도체 웨이퍼의 제 1 측부 상에서 트렌치들을 절단하는 단계를 추가로 포함하고, 상기 트렌치들은 상기 제 1 측부로부터 그리고 상기 백킹 몰딩 화합물 안으로 부분적으로 상기 반도체 웨이퍼를 통해서 연장되고, 상기 웨이퍼의 제 1 측부를 유전체 재료로 덮는 단계는 상기 트렌치들을 상기 유전체 재료로 충전시키는 단계를 추가로 포함하는 방법.
  18. 제 17 항에 있어서,
    상기 웰들을 형성한 후에, 상기 전도층을 형성하기 전에 상기 본드 패드들 및 상기 유전체 재료의 전체 표면 상에 금속 시드층을 형성하는 단계를 추가로 포함하는 방법.
  19. 제 18 항에 있어서,
    상기 전도층을 형성하기 전에 패턴화된 금속층을 상기 금속 시드층 상에 형성하는 단계를 추가로 포함하는 방법.
  20. 제 19 항에 있어서,
    솔더-레지스트 층을 상기 패턴화된 금속층 상에 코팅하는 단계를 추가로 포함하고, 상기 전도성 재료를 상기 웰들 안으로 증착시키는 단계는 그후에 상기 솔더-레지스트 층으로 코팅되지 않은 영역들에 솔더 접촉부들을 부착시키는 단계를 포함하는 방법.
KR1020170161557A 2016-11-30 2017-11-29 웨이퍼 레벨 반도체 패키지들을 제조하기 위한 방법 KR102106764B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662428115P 2016-11-30 2016-11-30
US62/428,115 2016-11-30

Publications (2)

Publication Number Publication Date
KR20180062401A KR20180062401A (ko) 2018-06-08
KR102106764B1 true KR102106764B1 (ko) 2020-05-06

Family

ID=62190994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170161557A KR102106764B1 (ko) 2016-11-30 2017-11-29 웨이퍼 레벨 반도체 패키지들을 제조하기 위한 방법

Country Status (6)

Country Link
US (1) US10115579B2 (ko)
KR (1) KR102106764B1 (ko)
CN (1) CN108122789A (ko)
MY (1) MY181982A (ko)
PH (1) PH12017000343A1 (ko)
TW (1) TWI633597B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
JP7045201B2 (ja) * 2018-01-24 2022-03-31 リンテック株式会社 長尺積層シートおよびその巻収体
KR102583127B1 (ko) * 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
US11322464B2 (en) 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
US11430762B2 (en) 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging
CN115312408A (zh) * 2021-05-04 2022-11-08 Iqm 芬兰有限公司 用于竖直互连的电镀

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108691A1 (en) 2004-10-28 2006-05-25 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006203079A (ja) 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2007194498A (ja) 2006-01-20 2007-08-02 Fujifilm Corp 固体撮像装置およびその製造方法
JP2008109106A (ja) * 2006-09-26 2008-05-08 Fujikura Ltd 配線基板、電子部品およびその製造方法
WO2010058646A1 (ja) 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
WO2011058712A1 (ja) 2009-11-12 2011-05-19 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US9343333B2 (en) 2010-11-11 2016-05-17 Advanced Semiconductor Engineering, Inc. Wafer level semiconductor package and manufacturing methods thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US20020160597A1 (en) * 2001-04-30 2002-10-31 Wen-Kun Yang Wafer level package and the process of the same
US7417305B2 (en) * 2004-08-26 2008-08-26 Micron Technology, Inc. Electronic devices at the wafer level having front side and edge protection material and systems including the devices
TW200743197A (en) 2006-05-15 2007-11-16 Advanced Chip Eng Tech Inc Under bump metallurgy structure of package and method of the same
CN101131915A (zh) * 2006-08-23 2008-02-27 财团法人工业技术研究院 一种具有保护层的封装结构及其封装方法
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
US8018065B2 (en) * 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
CN102122646B (zh) * 2011-02-01 2014-09-03 南通富士通微电子股份有限公司 晶圆封装装置的形成方法
US8525344B2 (en) * 2011-02-24 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires between semiconductor die contact pads and conductive TOV in peripheral area around semiconductor die

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108691A1 (en) 2004-10-28 2006-05-25 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006203079A (ja) 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2007194498A (ja) 2006-01-20 2007-08-02 Fujifilm Corp 固体撮像装置およびその製造方法
JP2008109106A (ja) * 2006-09-26 2008-05-08 Fujikura Ltd 配線基板、電子部品およびその製造方法
WO2010058646A1 (ja) 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
WO2011058712A1 (ja) 2009-11-12 2011-05-19 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US9343333B2 (en) 2010-11-11 2016-05-17 Advanced Semiconductor Engineering, Inc. Wafer level semiconductor package and manufacturing methods thereof

Also Published As

Publication number Publication date
TWI633597B (zh) 2018-08-21
TW201822272A (zh) 2018-06-16
PH12017000343B1 (en) 2018-07-30
CN108122789A (zh) 2018-06-05
US10115579B2 (en) 2018-10-30
KR20180062401A (ko) 2018-06-08
PH12017000343A1 (en) 2018-07-30
MY181982A (en) 2021-01-18
US20180151342A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
KR102106764B1 (ko) 웨이퍼 레벨 반도체 패키지들을 제조하기 위한 방법
US10991659B2 (en) Substrate-less integrated components
JP5476127B2 (ja) ポスト−シード成層工程
US7093356B2 (en) Method for producing wiring substrate
US7670962B2 (en) Substrate having stiffener fabrication method
US9595453B2 (en) Chip package method and package assembly
US20130037929A1 (en) Stackable wafer level packages and related methods
US11282793B2 (en) Integrated fan-out structure with rugged interconnect
US8334202B2 (en) Device fabricated using an electroplating process
JP3839452B2 (ja) 金属構造物の製造方法
KR20160024379A (ko) 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스
US11348869B2 (en) Method of manufacturing chip packaging structure
JP2007194591A (ja) ウェハレベルパッケージングキャップ及びその製造方法
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
US20110162876A1 (en) Current spreading in organic substrates
JP2008182240A (ja) インターロック構造を備えたチップキャリア
CN111816569A (zh) 封装框架及其制作方法和基板
CA2634599C (en) Thinned image sensor with trench-insulated contact terminals
JP2007234889A (ja) 配線の形成方法
US9955578B2 (en) Circuit structure
TW201635876A (zh) 線路板及其製作方法
KR20110089085A (ko) 표면 실장형 다이오드와 그 제조 방법
US20240105580A1 (en) Surface finish with metal dome
US20240105576A1 (en) Dfr overhang process flow for electrolytic surface finish for glass core
CN116364682A (zh) 一种半导体结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant