KR102106074B1 - 전기 음향 변환기 및 그 제조방법 - Google Patents

전기 음향 변환기 및 그 제조방법 Download PDF

Info

Publication number
KR102106074B1
KR102106074B1 KR1020130150840A KR20130150840A KR102106074B1 KR 102106074 B1 KR102106074 B1 KR 102106074B1 KR 1020130150840 A KR1020130150840 A KR 1020130150840A KR 20130150840 A KR20130150840 A KR 20130150840A KR 102106074 B1 KR102106074 B1 KR 102106074B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
forming
insulating layer
cavity
Prior art date
Application number
KR1020130150840A
Other languages
English (en)
Other versions
KR20150065474A (ko
Inventor
심동식
홍석우
정석환
김창정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130150840A priority Critical patent/KR102106074B1/ko
Priority to US14/287,556 priority patent/US9475092B2/en
Publication of KR20150065474A publication Critical patent/KR20150065474A/ko
Application granted granted Critical
Publication of KR102106074B1 publication Critical patent/KR102106074B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

전기 음향 변환기 및 그 제조방법이 개시된다. 개시된 전기 음향 변환기는, 제1 트렌치가 형성되어 있으며, 상기 제1 트렌치에 의해 둘러싸인 전극 연결부를 포함하는 도전성 기판과, 상기 도전성 기판 상에 마련되는 멤브레인과, 상기 멤브레인 상에서 상기 전극 연결부의 상면에 접촉하도록 마련되는 상부 전극과,상기 도전성 기판의 하면에서 상기 전극 연결부의 하면에 접촉하도록 마련되는 제1 전극과, 상기 제1 전극과 이격되어 상기 도전성 기판의 하면에 접촉하도록 마련되는 제2 전극을 포함한다.

Description

전기 음향 변환기 및 그 제조방법{Electro acoustic transducer and method of manufacturing the same}
전기 음향 변환기에 관한 것으로, 상세하게는 정전용량형 미세가공 전기 음향 변환기 및 그 제조방법에 관한 것이다.
전기 음향 변환기는 전기에너지를 음향에너지로 변환하거나 또는 음향에너지를 전기에너지로 변환하는 것으로, 초음파 변환기, 마이크로폰 등을 포함할 수 있다. 미세가공 전기 음향 변환기는 미세 전기기계시스템(MEMS; Micro-Electro-Mechanical System)을 이용한 변환기로서, 그 대표적인 예로서 미세가공 초음파 변환기(MUT; Micromachined Ultrasonic Transducer)를 들 수 있다. 미세가공 초음파 변환기는 전기적 신호를 초음파 신호로 변환하거나 또는 초음파 신호를 전기적 신호로 변환할 수 있는 장치로서, 그 변환 방식에 따라서 압전형 미세가공 초음파 변환기(pUMT; piezoelectric MUT), 정전용량형 미세가공 초음파 변환기(cMUT; capacitive MUT), 자기형 미세가공 초음파 변환기(mMUT; magnetic MUT) 등으로 구분될 수 있다. 종래에는 압전형 초음파 변환기가 주로 사용되었으나, 최근에는 광대역 신호의 송/수신, 반도체 공정을 이용한 일괄생산, 전기회로와의 집적화 등에 있어서 장점이 있는 정전용량형 미세가공 초음파 변환기가 개발되고 있다. 이러한 정전용량형 미세가공 초음파 변환기가 의료 영상 진단 기기나 센서 등과 같은 분야에서 각광을 받고 있다.
예시적인 실시예는 정전용량형 미세가공 전기 음향 변환기 및 그 제조방법을 제공한다.
일 측면에 있어서,
제1 트렌치가 형성되어 있으며, 상기 제1 트렌치에 의해 둘러싸인 전극 연결부를 포함하는 도전성 기판;
상기 도전성 기판 상에 마련되는 멤브레인(membrane);
상기 멤브레인 상에서 상기 전극 연결부의 상면에 접촉하도록 마련되는 상부 전극;
상기 도전성 기판의 하면에서 상기 전극 연결부의 하면에 접촉하도록 마련되는 제1 전극; 및
상기 제1 전극과 이격되어 상기 도전성 기판의 하면에 접촉하도록 마련되는 제2 전극;을 포함하는 전기 음향 변환기가 제공된다.
상기 도전성 기판의 상면에는 캐비티가 소정 깊이로 형성되어 있으며, 상기 멤브레인은 상기 캐비티를 덮도록 상기 도전성 기판의 상면에 마련될 수 있다. 상기 전기 음향 변환기는 상기 도전성 기판의 하면에 마련되는 제1 절연층; 및 상기 제1 트렌치 및 상기 캐비티의 내벽면에 마련되는 제2 절연층;을 더 포함할 수 있다.
상기 도전성 기판 상에는 캐비티가 형성된 지지대가 마련되어 있으며, 상기 멤브레인은 상기 캐비티를 덮도록 상기 지지대의 상면에 마련될 수 있다. 상기 전기 음향 변환기는 상기 도전성 기판의 하면에 마련되는 제1 절연층; 및 상기 캐비티의 바닥면에 마련되는 제2 절연층;을 더 포함할 수 있다.
상기 전기 음향 변환기는 상기 도전성 기판과 결합하는 것으로, 상기 제1 및 제2 전극과 본딩되는 복수의 패드가 마련된 패드 기판을 포함할 수 있다.
상기 도전성 기판은 예를 들면, 저저항 실리콘(low resistivity silicon)을 포함할 수 있다. 그리고, 상기 멤브레인은 예를 들면 실리콘을 포함할 수 있다. 상기 도전성 기판에는 요소들 사이를 분리하는 제2 트렌치가 더 형성될 수 있다.
다른 측면에 있어서,
제1 기판, 제1 절연층 및 제2 기판으로 구성된 제1 웨이퍼를 준비하는 단계;
상기 제1 기판에 전극 연결부를 둘러싸는 제1 트랜치를 형성한 다음, 상기 제1 기판의 상면에 캐비티를 소정 깊이로 형성하는 단계;
상기 제1 기판의 표면에 제2 절연층을 형성하는 단계;
제3 기판, 제3 절연층 및 제4 기판으로 구성된 제2 웨이퍼를 준비한 다음, 상기 제1 기판 상에 상기 제4 기판을 본딩시키는 단계;
상기 제2 기판을 제거한 다음, 상기 제1 절연층 상에 상기 전극 연결부의 하면 및 제1 기판의 하면에 접촉하도록 제1 및 제2 전극을 형성하는 단계;
상기 제3 기판 및 상기 제3 절연층을 제거하는 단계; 및
상기 제4 기판 상에 상기 전극 연결부의 상면과 접촉하도록 상부 전극을 형성하는 단계;를 포함하는 전기 음향 변환기의 제조방법이 제공된다.
상기 제1 및 제2 웨이퍼는 SOI(Silicin On Insulator) 웨이퍼를 포함할 수 있다.
상기 제1 트렌치 및 상기 캐비티를 형성하는 단계는, 상기 제1 기판 상에 보호층을 형성하는 단계; 상기 보호층을 패터닝하여 상기 제1 기판의 캐비티 형성영역을 노출시키는 단계; 상기 캐비티 형성영역을 산화시켜 산화물층을 형성하는 단계; 상기 제1 기판에 상기 제1 트렌치를 형성하는 단계: 및 상기 산화물층을 제거하여 상기 제1 기판의 상면에 상기 캐비티를 형성하는 단계:를 포함할 수 있다.
상기 제1 기판과 상기 제4 기판은 실리콘 다이렉트 본딩(SDB; Silicon Direct Bonding)에 의해 본딩될 수 있다. 그리고, 상기 제1 및 제2 전극과 상기 패드들은 유테틱 본딩(eutectic) 본딩에 의해 본딩될 수 있다.
다른 측면에 있어서,
제1 기판, 제1 절연층 및 제2 기판으로 구성된 제1 웨이퍼를 준비하는 단계;
상기 제1 기판에 전극 연결부를 둘러싸는 제1 트렌치를 형성하는 단계;
상기 제1 기판 상에 캐비티를 포함하는 지지대를 형성한 다음, 상기 캐비티의 바닥면 상에 제2 절연층을 형성하는 단계;
제3 기판, 제3 절연층 및 제4 기판으로 구성된 제2 웨이퍼를 준비한 다음, 상기 제1 기판 상에 상기 제4 기판을 본딩시키는 단계;
상기 제2 기판을 제거한 다음, 상기 제1 절연층 상에 상기 전극 연결부의 하면 및 제1 기판의 하면에 접촉하도록 제1 및 제2 전극을 형성하는 단계;
상기 제3 기판 및 상기 제3 절연층을 제거하는 단계; 및
상기 제4 기판 상에 상기 전극 연결부의 상면과 접촉하도록 상부 전극을 형성하는 단계;를 포함하는 전기 음향 변환기의 제조방법이 제공된다.
상기 제1 트렌치를 형성하는 단계는, 상기 제1 기판 상에 보호층을 형성한 다음, 상기 보호층을 패터닝하여 상기 제1 기판의 상면을 노출시키는 단계; 및 상기 제1 기판에 상기 제1 트렌치를 형성하는 단계;를 포함할 수 있다. 그리고, 상기 지지대를 형성하는 단계는, 상기 제1 기판의 노출된 표면을 산화시켜 상기 지지대를 형성하는 단계; 및 상기 보호층을 제거하여 상기 캐비티를 형성하는 단계;를 포함할 수 있다.
실시예에 따른 전기 음향 변환기에 의하면, 도전성 기판에 트렌치에 의해 형성된 전극 연결부를 마련하고, 전극 연결부의 상면 및 하면은 각각 상부 전극과 제1 전극에 접촉한다. 이에 따라, 상기 제1 전극에 인가되는 전기적 신호는 도전성 기판의 전극 연결부를 통해 상부 전극에 전달될 수 있다. 또한, 실시예에 따른 전기 음향 변환기의 제조방법에 의하면, 도전성 기판에 트렌치를 형성함으로써 비교적 간단한 공정으로 제1 전극과 상부 전극을 전기적으로 연결하는 전극 연결부를 형성할 수 있다. 또한, 두 장의 SOI 웨이퍼를 본딩하여 전기 음향 변환기를 제작함으로써 기판의 CMP(Chemical Mechanical Polishing) 공정이나 얼라인 공정 등이 불필요하게 되어 제작 공정을 단순화시킬 수 있다.
도 1은 예시적인 실시예에 따른 전기 음향 변환기의 단면을 도시한 것이다.
도 2는 다른 예시적인 실시예에 따른 전기 음향 변환기의 단면을 도시한 것이다.
도 3 내지 도 15는 예시적인 실시예에 따른 전기 음향 변환기의 제조방법을 설명하기 위한 도면들이다.
도 16 내지 도 27은 다른 예시적인 실시예에 따른 전기 음향 변환기의 제조방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 실시예들을 상세히 설명한다. 아래에 예시되는 실시예는 본 발명의 범위를 한정하는 것은 아니며, 본 발명을 이 기술 분야에서 통상의 지식을 가진 자에게 설명하기 위해서 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다. 이하에서 설명되는 전기 음향 변환기의 대표적인 예는 정전용량형 미세가공 초음파 변환기(cMUT; capacitive Micromachined Ultrasound Transducer)가 될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 1은 예시적인 실시예에 따른 전기 음향 변환기(100)의 단면을 도시한 것이다.
도 1을 참조하면, 초음파 변환기(100)는 2차원적으로 배열된 복수의 요소(elements)를 포함하고 있으며, 상기 요소들 각각은 적어도 하나의 캐비티(118)를 포함할 수 있다. 도 1에는 편의상 하나의 캐비티(118) 만이 도시되어 있다. 상기 초음파 변환기(100)는 캐비티(118)가 형성된 도전성 기판(111)과, 상기 도전성 기판(111) 상에 마련되는 멤브레인(123)과, 상기 멤브레인(123) 상에 마련되는 상부 전극(115)을 포함한다.
상기 도전성 기판(111)은 하부 전극으로서의 역할을 하는 것으로, 예를 들면 저저항 실리콘을 포함할 수 있다. 여기서, 상기 저저항 실리콘은 예를 들면 대략 0.01 Ωcm 이하의 비저항(resistivity)를 가질 수 있다. 하지만 이에 한정되는 것은 아니며, 이외에도 상기 도전성 기판(111)은 다양한 도전성 재질로 이루어질 수 있다. 상기 도전성 기판(111)의 상면에는 캐비티(118)가 소정 깊이로 형성되어 있다. 그리고, 상기 도전성 기판(111)에는 제1 트렌치(131)가 관통 형성되어 있으며, 이러한 제1 트렌치(131)에 의해 둘러싸인 도전성 기판(111)은 전극 연결부(111')를 구성한다. 또한, 상기 도전성 기판(111)에는 요소들 사이를 분리하기 위한 제2 트렌치(132)가 더 형성될 수 있다.
상기 도전성 기판(111)의 하면에는 제1 절연층(112)이 마련되어 있다. 상기 제1 절연층(112)은 예를 들면 실리콘 산화물을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 제1 절연층(112) 상에는 전극 연결부(111')의 하면 및 도전성 기판(111)의 하면과 접촉하는 제1 및 제2 전극(141,142)이 마련되어 있다. 이에 따라, 상기 제1 전극(141)은 전극 연결부(111')와 전기적으로 연결되며, 상기 제2 전극(142)은 도전성 기판(111)과 전기적으로 연결된다. 여기서, 상기 제1 전극(141)은 공통 접지전극(common ground electrode)이 되고, 상기 제2 전극(142)은 신호 전극(signal electrode)이 될 수 있다. 한편, 상기 제1 전극(141)이 신호 전극이 되고, 상기 제2 전극(142)이 공통 접지전극이 될 수도 있다.
상기 제1 및 제2 전극(141,142)은 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2전극(141,142)은 단층 또는 복층 구조를 가질 수 있다. 상기 캐비티(118)의 내면과 상기 제1 및 제2 트렌치(131,132)의 내면을 포함하는 상기 도전성 기판(111)의 표면에는 제2 절연층(114)이 마련되어 있다. 여기서, 상기 제2 절연층(114)은 예를 들면 실리콘 산화물을 포함할 수 있지만, 이에 한정되지는 않는다.
상기 도전성 기판(111) 상에는 캐비티(118)를 덮도록 멤브레인(123)이 마련되어 있다. 이러한 멤브레인(123)은 예를 들면 실리콘을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 멤브레인(123) 및 상기 제2 절연층(114)에는 전극 연결부(111')의 상면을 노출시키는 비아홀(171)이 형성되어 있다. 그리고, 상기 멤브레인(123) 상에는 상부 전극(115)이 형성되어 있으며, 여기서, 상부 전극(115)은 비아홀(171)을 통해 전극 연결부(111')의 상면에 접촉하도록 마련되어 있다. 이에 따라, 상기 상부 전극(115)은 전극 연결부(111')와 전기적으로 연결된다. 상기 상부 전극(115)은 예를 들면 Au 및 Cu 중 적어도 하나를 포함하는 금속 물질로 이루어질 있으나, 이는 단지 예시적인 것으로 이외에도 다양한 다른 도전성 물질로 이루어질 수 있다.
상기 도전성 기판(111)의 하부에는 패드 기판(160)이 마련되어 있다. 상기 패드 기판(160)은 예를 들면 실리콘을 포함할 수 있지만 이에 한정되는 것은 아니다. 상기 패드 기판(160)에는 제1 및 제2 전극(141,142)과 전기적으로 연결되는 복수의 패드가 마련되어 있다. 구체적으로, 상기 패드 기판(160)의 상면에는 상기 제1 및 제2 전극(141,142)과 본딩되는 제1 및 제2 상부패드(161,162)가 마련되어 있다. 상기 제1 및 제2 상부패드(161,162)는 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2 상부패드(161,162)은 단층 또는 복층 구조를 가질 수 있다.
제1 전극(141)과 제1 상부패드(161)의 본딩 및 제2 전극(141)과 제2 상부패드(162)의 본딩은 유텍틱 본딩(eutectic bonding)에 의해 이루어질 수 있다. 이 경우, 제1 및 제2 전극(141,142)은 Au 및 Cu 중 적어도 하나를 포함하고, 제1 및 제2 상부패드(161,162)는 Au 및 Cu 중 적어도 하나와 Sn을 포함할 수 있다. 한편, 제1 및 제2 전극(141,142)이 Au 및 Cu 중 적어도 하나와 Sn을 포함하고, 제1 및 제2 상부패드(161,162)가 Au 및 Cu 중 적어도 하나를 포함할 수도 있다. 예를 들어, 제1 전극(141)이 Au층으로 이루어지고 제1 상부패드(161)가 Au/Sn층으로 이루어진 경우 제1 전극(141)과 제1 상부패드(161)를 유테틱 본딩하게 되면 제1 전극(141)과 제1 상부패드(161) 사이의 계면에서는 Au-Sn 유테틱 합금이 형성될 수 있다. 한편, 상기 제1 전극(141)과 상기 제1 상부 패드(161)의 본딩 및 제2 전극(142)과 상기 제2 상부 패드(162)의 본딩은 유테틱 본딩 외에 다른 본딩 방법에 의해 수행되는 것도 가능하다.
상기 패드 기판(160)의 하면에는 상기 제1 및 제2 상부패드(161,162)와 각각 전기적으로 연결되는 제1 및 제2 하부패드(163,164)가 형성될 수 있다. 그리고, 상기 패드 기판(160)의 내부에는 제1 상부 패드(161)와 제1 하부 패드(163)를 전기적으로 연결시키는 제1 도전성 충진재(165)가 마련되어 있으며, 제2 상부 패드(162)와 제2 하부 패드(164)를 전기적으로 연결시키는 제2 도전성 충진재(166)가 마련되어 있다. 여기서, 상기 제1 및 제2 하부 패드(163,164)는 상기 제1 및 제2 상부 패드(161,162)와 동일한 도전성 물질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
이상과 같이, 도전성 기판(111)에는 캐비티(118)와 제1 및 제2 트렌치(131,132)가 형성되어 있으며, 상기 제1 트렌치(131)에 의해 둘러싸인 도전성 기판(111)은 전극 연결부(111')를 구성한다. 여기서, 제1 전극(141)이 전극 연결부(111')의 하면과 접촉하도록 마련되며, 상부 전극(115)이 전극 연결부(111')의 상면과 접촉하도록 마련되어 있다. 이에 따라, 상기 제1 전극(141)에 인가되는 전기적 신호는 도전성 기판(111)의 전극 연결부(111')를 통해 상부 전극(115)에 전달될 수 있다.
도 2는 다른 예시적인 실시예에 따른 전기 음향 변환기(200)의 단면을 도시한 것이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.
도 2를 참조하면, 초음파 변환기(200)는 2차원적으로 배열된 복수의 요소(elements)를 포함하고 있으며, 상기 요소들 각각은 적어도 하나의 캐비티(218)를 포함할 수 있다. 상기 초음파 변환기(200)는 도전성 기판(211)과, 상기 도전성 기판(211) 상에 마련되는 것으로 캐비티(218)를 포함하는 지지대(214)와, 상기 지지대(214) 상에 마련되는 멤브레인(223)과, 상기 멤브레인(223) 상에 마련되는 상부 전극(215)을 포함한다.
상기 도전성 기판(211)은 하부 전극으로서의 역할을 하는 것으로, 예를 들면 대략 0.01 Ωcm 이하의 비저항을 가지는 저저항 실리콘을 포함할 수 있다. 하지만 이에 한정되는 것은 아니다. 상기 도전성 기판(211)에는 제1 트렌치(231)가 관통 형성되어 있으며, 이러한 제1 트렌치(231)에 의해 둘러싸인 도전성 기판(211)은 전극 연결부(211')를 구성한다. 그리고, 상기 도전성 기판(211)에는 요소들 사이를 분리하기 위한 제2 트렌치(232)가 더 형성될 수 있다. 상기 도전성 기판(211)의 하면에는 예를 들면 실리콘 산화물을 포함하는 제1 절연층(212)이 마련되어 있다. 상기 제1 절연층(212) 상에는 제1 및 제2 전극(241,242)이 전극 연결부(211')의 하면 및 도전성 기판(211)의 하면과 접촉하도록 마련되어 있다. 이에 따라, 상기 제1 전극(241)은 전극 연결부(211')와 전기적으로 연결되며, 상기 제2 전극(242)은 도전성 기판(211)과 전기적으로 연결된다. 상기 제1 및 제2 전극(241,242)은 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2 전극(241,242)은 단층 또는 복층 구조를 가질 수 있다.
상기 제1 및 제2 트렌치(231,232)의 내면을 포함하는 상기 도전성 기판(211)의 표면에는 지지대(214)가 마련되어 있다. 상기 지지대(214)는 도전성 기판(211)의 상면에 소정 높이로 마련되어 그 내측에 캐비티(218)가 형성되어 있다. 이러한 지지대(214)는 예를 들면 실리콘 산화물을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 캐비티(218)의 바닥면을 이루는 도전성 기판(211)의 상면에는 예를 들면 실리콘 산화물을 포함하는 제2 절연층(216)이 마련되어 있다. 상기 지지대(214) 상에는 캐비티(218)를 덮도록 멤브레인(223)이 마련되어 있다. 이러한 멤브레인(223)은 예를 들면 실리콘을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 멤브레인(223) 및 상기 지지대(214)에는 전극 연결부(211')의 상면을 노출시키는 비아홀(271)이 형성되어 있다. 상기 멤브레인(223) 상에는 상부 전극(215)이 형성되어 있으며, 여기서, 상기 상부 전극(215)은 비아홀(271)을 통해 전극 연결부(211')의 상면에 접촉하도록 마련되어 있다. 이에 따라, 상기 상부 전극(215)은 전극 연결부(211')와 전기적으로 연결된다.
상기 도전성 기판(211)의 하부에는 패드 기판(260)이 마련되어 있다. 상기 패드 기판(260)의 상면에는 제1 및 제2 전극(241,242)과 본딩되는 제1 및 제2 상부패드(261,262)가 마련되어 있다. 상기 제1 및 제2 상부패드(261,262)는 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2 상부패드(261,262)은 단층 또는 복층 구조를 가질 수 있다. 제1 전극(241)과 제1 상부패드(261)의 본딩 및 제2 전극(242)과 제2 상부패드(262)의 본딩은 유텍틱 본딩(eutectic bonding)에 의해 이루어질 수 있다. 한편, 제1 전극(241)과 상기 제1 상부 패드(261)의 본딩 및 제2 전극(242)과 상기 제2 상부 패드(262)의 본딩은 유테틱 본딩 외에 다른 본딩 방법에 의해 수행되는 것도 가능하다. 상기 패드 기판(260)의 하면에는 상기 제1 및 제2 상부패드(261,262)와 각각 전기적으로 연결되는 제1 및 제2 하부패드(263,264)가 형성될 수 있다. 그리고, 상기 패드 기판(260)의 내부에는 제1 상부 패드(261)와 제1 하부 패드(263)를 전기적으로 연결시키는 제1 도전성 충진재(265)가 마련되어 있으며, 상기 제2 상부 패드(262)와 상기 제2 하부 패드(264')를 전기적으로 연결시키는 제2 도전성 충진재(266)가 마련되어 있다. 여기서, 상기 제1 및 제2 하부 패드(265,266)는 상기 제1 및 제2 상부 패드(261,262)와 동일한 도전성 물질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
이상과 같이, 도전성 기판(211)에는 제1 및 제2 트렌치(231,232)가 형성되어 있으며, 상기 제1 트렌치(231)에 의해 둘러싸인 도전성 기판(211)은 전극 연결부(211')를 구성한다. 여기서, 제1 전극(241)이 전극 연결부(211')의 하면과 접촉하도록 마련되며, 상부 전극(215)이 전극 연결부(211')의 상면과 접촉하도록 마련되어 있다. 이에 따라, 상기 제1 전극(241)에 인가되는 전기적 신호는 도전성 기판(211)의 전극 연결부(211')를 통해 상부 전극(215)에 전달될 수 있다.
도 3 내지 도 15는 예시적인 실시예에 따른 전기 음향 변환기의 제조방법을 설명하기 위한 도면들이다. 구체적으로, 도 3 내지 도 15는 도 1에 도시된 전기 음향 변환기의 제조방법을 설명하기 위한 도면들이다.
도 3을 참조하면, 제1 기판(311), 제1 절연층(312) 및 제2 기판(313)으로 구성된 제1 웨이퍼(310)를 준비한다. 여기서, 상기 제1 기판(311)은 도전성 물질을 포함할 수 있다. 예를 들면, 상기 제1 기판(311)은 대략 0.01 Ωcm 이하의 비저항을 가지는 저저항 실리콘을 포함할 수 있다. 하지만 이에 한정되는 것은 아니다. 상기 제1 절연층(312)은 예를 들면 실리콘 산화물을 포함할 수 있지만, 이에 한정되지는 않는다. 그리고, 상기 제2 기판(313)은 실리콘을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 제1 웨이퍼(310)로는 예를 들면 SOI(Silicon On Insulator) 웨이퍼가 사용될 수 있다. 이어서, 상기 제1 기판(311)의 상면에 보호층(passivation layer,350)을 형성한다. 상기 보호층(350)은 예를 들면 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다.
도 4를 참조하면, 상기 보호층(350)을 패터닝하여 제1 기판(311)의 상면을 일부 노출시킴으로써 캐비티 형성영역(311a)을 형성한다. 도 5를 참조하면, 상기 캐비티 형성영역(311a)을 산화시켜 산화물층(325)을 형성한다. 여기서, 상기 산화물층(325)은 제1 기판(311)의 상면으로부터 소정 깊이를 가지고 형성될 수 있다. 도 6을 참조하면, 제1 기판(311)에 제1 트렌치(331) 및 제2 트렌치(332)를 형성한다. 상기 제1 트렌치(331)는 제1 기판(311)에 전극 연결부(311')를 형성하기 위한 것이며, 상기 제2 트렌치(332)는 요소들 사이를 분리시키기 위한 것이다. 상기 제1 및 제2 트렌치(331,332)는 보호층(350)을 패터닝하고, 상기 패터닝된 보호층(350)을 의해 노출된 제1 기판(311)의 상면을 제1 절연층(312)이 노출될 때까지 식각함으로써 형성될 수 있다. 이에 따라, 상기 제1 트렌치(331)에 의해 둘러싸인 제1 기판(311)은 전극 연결부(311')를 구성할 수 있다.
도 7을 참조하면, 상기 보호층(350) 및 상기 산화물층(325)을 제1 기판(311)으로부터 제거한다. 상기 제1 기판(311)으로부터 산화물층(325)이 제거됨으로써 제1 기판(311)의 상면에는 캐비티(318)가 소정 깊이로 형성된다. 도 8을 참조하면, 상기 제1 및 제2 트렌치(331,332)의 내면 및 상기 캐비티(318)의 내면을 포함하는 제1 기판(311)의 표면에 제2 절연층(314)을 형성한다. 상기 제2 절연층(314)은 예를 들면 실리콘 산화물을 포함할 수 있지만, 이에 한정되는 것은 아니다.
도 9를 참조하면, 제3 기판(321), 제3 절연층(322) 및 제4 기판(323)으로 구성된 제2 웨이퍼(320)를 준비한다. 상기 제3 및 제4 기판(321,323)은 예를 들면 실리콘을 포함하고, 제3 절연층(322)은 실리콘 산화물을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 제2 웨이퍼(320)로는 예를 들면 SOI 웨이퍼가 사용될 수 있다. 이어서, 상기 제2 웨이퍼(320)의 제4 기판(323)을 제1 기판(311)의 상면에 본딩시킨다. 상기 제1 기판(311)과 상기 제4 기판(323)의 본딩은 예를 들면 실리콘 다이렉트 본딩(SDB: Silicon Direct Bonding)에 의해 이루어질 수 있지만, 이에 한정되는 것은 아니다.
도 10을 참조하면, 상기 제2 기판(313)을 제거한다. 이어서, 도 11을 참조하면, 상기 제1 절연층(312)을 패터닝하여 상기 전극 연결부(311')의 하면 및 상기 제1 기판(311)의 하면을 일부 노출시킨다. 다음으로, 도 12를 참조하면, 상기 제1 절연층(312) 상에 전극 연결부(311')의 하면 및 제1 기판(311)의 하면과 접촉하도록 제1 및 제2 전극(341,342)을 형성한다. 여기서, 상기 제2 전극(342)은 제1 기판(311)의 하면에서 제1 전극(341)과 소정 간격 이격되게 마련되어 있다. 이에 따라, 상기 제1 전극(341)은 전극 연결부(311')와 전기적으로 연결되며, 상기 제2 전극(342)은 제1 기판(311)과 전기적으로 연결된다. 상기 제1 및 제2 전극(341,342)은 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2 전극(341,342)은 단층 또는 복층 구조를 가질 수 있다.
도 13을 참조하면, 상기 제1 기판(311)에 패드 기판(360)을 결합한다. 상기 패드 기판(360)의 상면에는 제1 및 제2 전극(341,342)과 본딩되는 제1 및 제2 상부패드(361,362)가 마련되어 있다. 여기서, 상기 제1 및 제2 상부패드(361,362)는 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2 상부패드(361,362)는 단층 또는 복층 구조를 가질 수 있다. 제1 전극(341)과 제1 상부패드(361)의 본딩 및 제2 전극(341)과 제2 상부패드(362)의 본딩은 유텍틱 본딩에 의해 이루어질 수 있다. 이 경우, 제1 및 제2 전극(341,342)은 Au 및 Cu 중 적어도 하나를 포함하고, 제1 및 제2 상부패드(361,362)는 Au 및 Cu 중 적어도 하나와 Sn을 포함할 수 있다. 한편, 제1 및 제2 전극(341,342)이 Au 및 Cu 중 적어도 하나와 Sn을 포함하고, 제1 및 제2 상부패드(361,362)가 Au 및 Cu 중 적어도 하나를 포함할 수도 있다. 예를 들어, 제1 전극(341)이 Au층으로 이루어지고 제1 상부패드(361)가 Au/Sn층으로 이루어진 경우 제1 전극(341)과 제1 상부패드(361)를 유테틱 본딩하게 되면 제1 전극(341)과 제1 상부패드(361) 사이의 계면에서는 Au-Sn 유테틱 합금이 형성될 수 있다. 한편, 상기 제1 전극(341)과 상기 제1 상부 패드(361)의 본딩 및 제2 전극(342)과 상기 제2 상부 패드(362)의 본딩은 유테틱 본딩 외에 다른 본딩 방법에 의해 수행되는 것도 가능하다.
상기 패드 기판(360)의 하면에는 상기 제1 및 제2 상부패드(361,362)와 각각 전기적으로 연결되는 제1 및 제2 하부패드(363,364)가 마련될 수 있다. 그리고, 상기 패드 기판(360)의 내부에는 제1 상부 패드(361)와 제1 하부 패드(363)를 전기적으로 연결시키는 제1 도전성 충진재(365)가 마련되어 있으며, 제2 상부 패드(362)와 제2 하부 패드(364)를 전기적으로 연결시키는 제2 도전성 충진재(366)가 마련되어 있다. 여기서, 상기 제1 및 제2 하부 패드(363,364)는 상기 제1 및 제2 상부 패드(361,362)와 동일한 도전성 물질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
도 14를 참조하면, 제3 기판(321) 및 제3 절연층(322)을 제거한다. 이에 따라, 제4 기판(323)이 멤브레인을 구성하게 된다. 이어서, 도 15를 참조하면, 상기 제4 기판(323) 및 상기 제2 절연층(314)을 식각함으로써 전극 연결부(311')의 상면을 노출시키는 비아홀(371)을 형성한다. 다음으로, 상기 제4 기판(323)의 상면에 상부 전극(315)을 형성한다. 여기서, 상부 전극(315)은 비아홀(371)을 통해 전극 연결부(311')의 상면에 접촉하도록 형성됨으로써 상부 전극(315)이 전극 연결부(311')와 전기적으로 연결된다.
이상과 같은 전기 음향 변환기의 제조방법에 따르면, 제1 기판(311)에 제1 트렌치(331)를 형성함으로써 비교적 간단한 공정으로 제1 전극(341)과 상부 전극(315)을 전기적으로 연결하는 전극 연결부(311')를 형성할 수 있다. 또한, 두 장의 SOI 웨이퍼를 본딩하여 전기 음향 변환기를 제작함으로써 기판의 CMP(Chemical Mechanical Polishing) 공정이나 얼라인 공정 등이 불필요하게 되어 제작 공정을 단순화시킬 수 있다.
도 16 내지 도 27은 다른 예시적인 실시예에 따른 전기 음향 변환기의 제조방법을 설명하기 위한 도면들이다. 구체적으로, 도 16 내지 도 27은 도 2에 도시된 전기 음향 변환기의 제조방법을 설명하기 위한 도면들이다.
도 16을 참조하면, 제1 기판(411), 제1 절연층(412) 및 제2 기판(413)으로 구성된 제1 웨이퍼(410)를 준비한다. 여기서, 상기 제1 기판(411)은 도전성 물질을 포함할 수 있다. 예를 들면, 상기 제1 기판(411)은 대략 0.01 Ωcm 이하의 비저항을 가지는 저저항 실리콘을 포함할 수 있다. 하지만 이에 한정되는 것은 아니다. 상기 제1 절연층(412)은 예를 들면 실리콘 산화물을 포함할 수 있지만, 이에 한정되지는 않는다. 그리고, 상기 제2 기판(413)은 실리콘을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 제1 웨이퍼(410)로는 예를 들면 SOI 웨이퍼가 사용될 수 있다. 이어서, 상기 제1 기판(411)의 상면에 보호층(450)을 형성한다. 상기 보호층(450)은 예를 들면 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 보호층(450)은 단층 또는 복층 구조를 가질 수 있다.
도 17을 참조하면, 상기 보호층(450)을 패터닝하여 제1 기판(411)의 상면을 일부 노출시킴으로써 트렌치 형성영역(411a)을 형성한다. 도 18을 참조하면, 상기 트렌치 형성 영역(411a)을 식각하여 제1 및 제2 트렌치(431,432)를 형성한다. 상기 제1 트렌치(431)는 제1 기판(411)에 전극 연결부(411')를 형성하기 위한 것이며, 상기 제2 트렌치(432)는 요소들 사이를 분리시키기 위한 것이다. 상기 제1 및 제2 트렌치(431,432)는 제1 기판(411)의 상면을 제1 절연층(412)이 노출될 때까지 식각함으로써 형성될 수 있다. 이에 따라, 제1 트렌치(431)에 의해 둘러싸인 제1 기판(411)은 전극 연결부(411')를 구성할 수 있다.
도 19를 참조하면, 상기 제1 및 제2 트렌치(431,432)의 내면을 포함하는 제1 기판(411)의 노출된 표면에 지지대(414)를 형성한다. 상기 지지대(414)는 제1 기판(411)의 표면을 산화시킴으로써 형성될 수 있다. 이러한 지지대(414)는 예를 들면 실리콘 산화물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 지지대(414)는 제1 기판(411)의 상면에 소정 높이를 가지도록 형성될 수 있다. 도 20을 참조하면, 제1 기판(411)의 상면에 남아 있는 보호층(450)을 제거한다. 이에 따라, 상기 지지대(414)의 내측에는 캐비티(418)가 형성된다. 상기 캐비티(418)의 바닥면을 이루는 제1 기판(411)의 상면에는 제2 절연층(416)이 형성될 수 있다. 여기서, 상기 제2 절연층(416)은 복층으로 이루어진 보호층(450)의 일부층만이 제거됨으로써 형성될 수 있다. 또한, 상기 제2 절연층(416)은 보호층(450)이 모두 제거된 다음, 상기 제1 기판(411)의 표면을 산화시킴으로써 형성될 수도 있다.
도 21을 참조하면, 제3 기판(421), 제3 절연층(422) 및 제4 기판(423)으로 구성된 제2 웨이퍼(420)를 준비한다. 상기 제3 및 제4 기판(421,423)은 예를 들면 실리콘을 포함하고, 제3 절연층(422)은 실리콘 산화물을 포함할 수 있지만, 이에 한정되는 것은 아니다. 상기 제2 웨이퍼(420)로는 예를 들면 SOI 웨이퍼가 사용될 수 있다. 이어서, 상기 제2 웨이퍼(420)의 제4 기판(423)을 제1 기판(411)의 상면에 본딩시킨다. 상기 제1 기판(411)과 상기 제4 기판(423)의 본딩은 예를 들면 실리콘 다이렉트 본딩(SDB)에 의해 이루어질 수 있지만, 이에 한정되는 것은 아니다.
도 22를 참조하면, 상기 제2 기판(413)을 제거한다. 이어서, 도 23을 참조하면, 상기 제1 절연층(412)을 패터닝하여 상기 전극 연결부(411')의 하면 및 상기 제1 기판(411)의 하면을 일부 노출시킨다. 다음으로, 도 24를 참조하면, 상기 제1 절연층(412) 상에 전극 연결부(411')의 하면 및 제1 기판(411)의 하면과 접촉하도록 제1 및 제2 전극(441,442)을 형성한다. 이에 따라, 제1 전극(441)은 전극 연결부(411')와 전기적으로 연결되며, 제2 전극(442)은 제1 기판(411)과 전기적으로 연결된다. 상기 제1 및 제2 전극(441,442)은 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2 전극(441,442)은 단층 또는 복층 구조를 가질 수 있다.
도 25를 참조하면, 상기 제1 기판(411)에 패드 기판(460)을 결합한다. 상기 패드 기판(460)의 상면에는 제1 및 제2 전극(441,442)과 본딩되는 제1 및 제2 상부패드(461,462)가 마련되어 있다. 여기서, 상기 제1 및 제2 상부패드(461,462)는 예를 들면, Au, Cu 및 Sn 중 적어도 하나의 금속 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 제1 및 제2 상부패드(461,462)는 단층 또는 복층 구조를 가질 수 있다. 제1 전극(441)과 제1 상부패드(461)의 본딩 및 제2 전극(441)과 제2 상부패드(462)의 본딩은 유텍틱 본딩에 의해 이루어질 수 있다. 한편, 제1 전극(441)과 상기 제1 상부패드(461)의 본딩 및 제2 전극(442)과 제2 상부패드(462)의 본딩은 유테틱 본딩 외에 다른 본딩 방법에 의해 수행되는 것도 가능하다. 상기 패드 기판(460)의 하면에는 상기 제1 및 제2 상부패드(461,462)와 각각 전기적으로 연결되는 제1 및 제2 하부패드(463,464)가 마련될 수 있다. 그리고, 상기 패드 기판(460)의 내부에는 제1 상부패드(461)와 제1 하부패드(463)를 전기적으로 연결시키는 제1 도전성 충진재(465)가 마련되어 있으며, 제2 상부패드(462)와 제2 하부패드(464)를 전기적으로 연결시키는 제2 도전성 충진재(466)가 마련되어 있다. 여기서, 상기 제1 및 제2 하부 패드(463,464)는 상기 제1 및 제2 상부 패드(461,462)와 동일한 도전성 물질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
도 26을 참조하면, 제3 기판(421) 및 제3 절연층(422)을 제거한다. 이에 따라, 제4 기판(423)이 멤브레인을 구성하게 된다. 이어서, 도 27을 참조하면, 상기 제4 기판(423) 및 상기 지지대(414)를 식각함으로써 전극 연결부(411')의 상면을 노출시키는 비아홀(471)을 형성한다. 다음으로, 상기 제4 기판(423)의 상면에 상부 전극(415)을 형성한다. 여기서, 상부 전극(415)은 비아홀(471)을 통해 전극 연결부(411')의 상면에 접촉하도록 형성됨으로써 상부 전극(415)이 전극 연결부(411')와 전기적으로 연결된다. 이상에서 예시적인 실시예들을 통하여 기술적 내용을 설명하였으나, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
100,200... 전기 음향 변환기 111,211... 도전성 기판
111',211',311',411'.... 전극 연결부
112,212,312,412... 제1 절연층 114,216,314,416... 제2 절연층
115,215,315,415... 상부 전극 118,218,318,418.... 캐비티
123,223... 멤브레인 131,231,331,431... 제1 트렌치
132,232,332,432... 제2 트렌치 141,241,341,441... 제1 전극
142,242,342,442... 제2 전극 160,260,360,460... 패드 기판
161,261,361,461... 제1 상부패드 162,262,362,462... 제2 상부패드
163,263,363,463... 제1 하부패드 164,264,364,464... 제2 하부패드
165,265,365,465... 제1 도전성 충진재
166,266,366,466... 제2 도전성 충진재
214,414... 지지대 310,410... 제1 웨이퍼
311,411... 제1 기판 313,413... 제2 기판
320,420... 제2 웨이퍼 321,421... 제3 기판
322,422... 제3 절연층 323.423... 제4 기판
325... 산화물층 350,450... 보호층

Claims (26)

  1. 제1 트렌치가 관통하도록 형성되어 있으며, 상기 제1 트렌치에 의해 둘러싸인 전극 연결부를 포함하는 도전성 기판;
    상기 도전성 기판의 상부에 마련되는 멤브레인(membrane);
    상기 멤브레인의 상면에서 상기 전극 연결부의 상면에 접촉하도록 마련되는 상부 전극;
    상기 전극 연결부의 하면에 접촉하도록 마련되는 제1 전극; 및
    상기 제1 전극과 이격되어 상기 도전성 기판의 하면에 접촉하도록 마련되는 제2 전극;을 포함하고,
    상기 전극 연결부는 상기 제1 전극과 상기 상부 전극을 전기적으로 연결하도록 마련되는 전기 음향 변환기.
  2. 제 1 항에 있어서,
    상기 도전성 기판의 상면에는 캐비티가 소정 깊이로 형성되어 있으며, 상기 멤브레인은 상기 캐비티를 덮도록 상기 도전성 기판의 상면에 마련되는 전기 음향 변환기.
  3. 제 2 항에 있어서,
    상기 도전성 기판의 하면에 마련되는 제1 절연층; 및 상기 제1 트렌치 및 상기 캐비티의 내벽면에 마련되는 제2 절연층;을 포함하는 전기 음향 변환기.
  4. 제 1 항에 있어서,
    상기 도전성 기판 상에는 캐비티가 형성된 지지대가 마련되어 있으며, 상기 멤브레인은 상기 캐비티를 덮도록 상기 지지대의 상면에 마련되는 전기 음향 변환기.
  5. 제 4 항에 있어서,
    상기 도전성 기판의 하면에 마련되는 제1 절연층; 및 상기 캐비티의 바닥면에 마련되는 제2 절연층;을 포함하는 전기 음향 변환기.
  6. 제 1 항에 있어서,
    상기 도전성 기판과 결합하는 것으로, 상기 제1 및 제2 전극과 본딩되는 복수의 패드가 마련된 패드 기판을 더 포함하는 전기 음향 변환기.
  7. 제 1 항에 있어서,
    상기 도전성 기판은 저저항 실리콘(low resistivity silicon)을 포함하는 전기 음향 변환기.
  8. 제 1 항에 있어서,
    상기 멤브레인은 실리콘을 포함하는 전기 음향 변환기.
  9. 제 1 항에 있어서,
    상기 도전성 기판에는 요소들 사이를 분리하는 제2 트렌치가 형성되는 전기 음향 변환기.
  10. 도전성 기판인 제1 기판, 제1 절연층 및 제2 기판으로 구성된 제1 웨이퍼를 준비하는 단계;
    상기 제1 기판에 전극 연결부를 둘러싸는 제1 트렌치를 관통하도록 형성한 다음, 상기 제1 기판의 상면에 캐비티를 소정 깊이로 형성하는 단계;
    상기 제1 기판의 표면에 제2 절연층을 형성하는 단계;
    제3 기판, 제3 절연층 및 제4 기판으로 구성된 제2 웨이퍼를 준비한 다음, 상기 제1 기판 상에 상기 제4 기판을 본딩시키는 단계;
    상기 제2 기판을 제거한 다음, 상기 제1 절연층 상에 상기 전극 연결부의 하면 및 제1 기판의 하면에 접촉하도록 제1 및 제2 전극을 형성하는 단계;
    상기 제3 기판 및 상기 제3 절연층을 제거하여 상기 제1 기판의 상부에 상기 제4 기판으로 이루어진 멤브레인을 형성하는 단계; 및
    상기 멤브레인의 상면에 상기 전극 연결부의 상면과 접촉하도록 상부 전극을 형성하는 단계;를 포함하고,
    상기 전극 연결부는 상기 제1 전극과 상기 상부 전극을 전기적으로 연결하는 전기 음향 변환기의 제조방법.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 제1 및 제2 웨이퍼는 SOI(Silicin On Insulator) 웨이퍼를 포함하는 전기 음향 변환기의 제조방법.
  13. 제 10 항에 있어서,
    상기 제1 트렌치 및 상기 캐비티를 형성하는 단계는,
    상기 제1 기판 상에 보호층을 형성하는 단계;
    상기 보호층을 패터닝하여 상기 제1 기판의 캐비티 형성영역을 노출시키는 단계;
    상기 캐비티 형성영역을 산화시켜 산화물층을 형성하는 단계;
    상기 제1 기판에 상기 제1 트렌치를 형성하는 단계: 및
    상기 산화물층을 제거하여 상기 제1 기판의 상면에 상기 캐비티를 형성하는 단계:를 포함하는 전기 음향 변환기의 제조방법.
  14. 제 10 항에 있어서,
    상기 제1 기판에 요소들 사이를 분리하는 제2 트렌치가 상기 제1 트렌치와 함께 형성되는 전기 음향 변환기의 제조방법.
  15. 제 10 항에 있어서,
    상기 제1 기판과 상기 제4 기판은 실리콘 다이렉트 본딩(SDB; Silicon Direct Bonding)에 의해 본딩되는 전기 음향 변환기의 제조방법.
  16. 제 10 항에 있어서,
    상기 제1 기판에 복수의 패드를 포함하는 패드 기판을 결합시키는 단계를 더 포함하는 전기 음향 변환기의 제조방법.
  17. 제 16 항에 있어서,
    상기 제1 및 제2 전극과 상기 패드들은 유테틱 본딩(eutectic) 본딩에 의해 본딩되는 전기 음향 변환기의 제조방법.
  18. 도전성 기판인 제1 기판, 제1 절연층 및 제2 기판으로 구성된 제1 웨이퍼를 준비하는 단계;
    상기 제1 기판에 전극 연결부를 둘러싸는 제1 트렌치를 관통하도록 형성하는 단계;
    상기 제1 기판 상에 캐비티를 포함하는 지지대를 형성한 다음, 상기 캐비티의 바닥면 상에 제2 절연층을 형성하는 단계;
    제3 기판, 제3 절연층 및 제4 기판으로 구성된 제2 웨이퍼를 준비한 다음, 상기 제1 기판 상에 상기 제4 기판을 본딩시키는 단계;
    상기 제2 기판을 제거한 다음, 상기 제1 절연층 상에 상기 전극 연결부의 하면 및 제1 기판의 하면에 접촉하도록 제1 및 제2 전극을 형성하는 단계;
    상기 제3 기판 및 상기 제3 절연층을 제거하여 상기 제1 기판의 상부에 상기 제4 기판으로 이루어진 멤브레인을 형성하는 단계; 및
    상기 멤브레인의 상면에 상기 전극 연결부의 상면과 접촉하도록 상부 전극을 형성하는 단계;를 포함하고,
    상기 전극 연결부는 상기 제1 전극과 상기 상부 전극을 전기적으로 연결하는 전기 음향 변환기의 제조방법.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 제1 및 제2 웨이퍼는 SOI(Silicin On Insulator) 웨이퍼를 포함하는 전기 음향 변환기의 제조방법.
  21. 제 18 항에 있어서,
    상기 제1 트렌치를 형성하는 단계는,
    상기 제1 기판 상에 보호층을 형성한 다음, 상기 보호층을 패터닝하여 상기 제1 기판의 상면을 노출시키는 단계; 및
    상기 제1 기판에 상기 제1 트렌치를 형성하는 단계;를 포함하는 전기 음향 변환기의 제조방법.
  22. 제 21 항에 있어서,
    상기 지지대를 형성하는 단계는,
    상기 제1 기판의 노출된 표면을 산화시켜 상기 지지대를 형성하는 단계; 및
    상기 보호층을 제거하여 상기 캐비티를 형성하는 단계;를 포함하는 전기 음향 변환기의 제조방법.
  23. 제 18 항에 있어서,
    상기 제1 기판에 요소들 사이를 분리하는 제2 트렌치가 상기 제1 트렌치와 함께 형성되는 전기 음향 변환기의 제조방법.
  24. 제 18 항에 있어서,
    상기 제1 기판과 상기 제4 기판은 실리콘 다이렉트 본딩에 의해 본딩되는 전기 음향 변환기의 제조방법.
  25. 제 18 항에 있어서,
    상기 제1 기판에 복수의 패드를 포함하는 패드 기판을 결합시키는 단계를 더 포함하는 전기 음향 변환기의 제조방법.
  26. 제 25 항에 있어서,
    상기 제1 및 제2 전극과 상기 패드들은 유테틱 본딩에 의해 본딩되는 전기 음향 변환기의 제조방법.
KR1020130150840A 2013-12-05 2013-12-05 전기 음향 변환기 및 그 제조방법 KR102106074B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130150840A KR102106074B1 (ko) 2013-12-05 2013-12-05 전기 음향 변환기 및 그 제조방법
US14/287,556 US9475092B2 (en) 2013-12-05 2014-05-27 Electro-acoustic transducer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150840A KR102106074B1 (ko) 2013-12-05 2013-12-05 전기 음향 변환기 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150065474A KR20150065474A (ko) 2015-06-15
KR102106074B1 true KR102106074B1 (ko) 2020-05-28

Family

ID=53272476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150840A KR102106074B1 (ko) 2013-12-05 2013-12-05 전기 음향 변환기 및 그 제조방법

Country Status (2)

Country Link
US (1) US9475092B2 (ko)
KR (1) KR102106074B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3028257A1 (fr) * 2014-11-10 2016-05-13 Tronic's Microsystems Procede de fabrication d'un dispositif electromecanique et dispositif correspondant
FR3045028B1 (fr) * 2015-12-11 2018-01-05 Tronic's Microsystems Procede de fabrication d'un dispositif micro electromecanique et dispositif correspondant
JP7153985B2 (ja) * 2018-09-05 2022-10-17 株式会社日立製作所 静電容量型デバイスおよび圧電型デバイス
US11884535B2 (en) * 2020-07-11 2024-01-30 xMEMS Labs, Inc. Device, package structure and manufacturing method of device
US11972749B2 (en) 2020-07-11 2024-04-30 xMEMS Labs, Inc. Wearable sound device
US11323797B2 (en) 2020-07-11 2022-05-03 xMEMS Labs, Inc. Acoustic transducer, wearable sound device and manufacturing method of acoustic transducer
US12022253B2 (en) 2020-07-11 2024-06-25 xMEMS Labs, Inc. Venting device
US11399228B2 (en) * 2020-07-11 2022-07-26 xMEMS Labs, Inc. Acoustic transducer, wearable sound device and manufacturing method of acoustic transducer
KR102638025B1 (ko) * 2021-04-20 2024-02-20 주식회사 아이.티.에프 알에프 필터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060093171A1 (en) * 2004-10-29 2006-05-04 Altus Technologies Pte. Ltd. Silicon microphone with softly constrained diaphragm
US20100268089A1 (en) * 2004-02-27 2010-10-21 Georgia Tech Research Corporation Multiple element electrode cmut devices and fabrication methods
US20120321108A1 (en) * 2008-08-11 2012-12-20 Industrial Technology Research Institute Electrode connection structure of speaker unit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6829814B1 (en) * 2002-08-29 2004-12-14 Delphi Technologies, Inc. Process of making an all-silicon microphone
US8483014B2 (en) 2007-12-03 2013-07-09 Kolo Technologies, Inc. Micromachined ultrasonic transducers
US8324006B1 (en) 2009-10-28 2012-12-04 National Semiconductor Corporation Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
KR20110111747A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20130128427A (ko) 2010-12-03 2013-11-26 리써치 트라이앵글 인스티튜트 초음파 트랜스듀서의 형성 방법 및 관련 장치
KR101761818B1 (ko) 2011-08-23 2017-08-04 삼성전자주식회사 전기음향 변환기 및 그 제조 방법
KR101813183B1 (ko) 2011-12-19 2017-12-29 삼성전자주식회사 초음파 변환기의 셀, 소자, 이를 포함하는 초음파 변환기 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100268089A1 (en) * 2004-02-27 2010-10-21 Georgia Tech Research Corporation Multiple element electrode cmut devices and fabrication methods
US20060093171A1 (en) * 2004-10-29 2006-05-04 Altus Technologies Pte. Ltd. Silicon microphone with softly constrained diaphragm
US20120321108A1 (en) * 2008-08-11 2012-12-20 Industrial Technology Research Institute Electrode connection structure of speaker unit

Also Published As

Publication number Publication date
US20150163599A1 (en) 2015-06-11
KR20150065474A (ko) 2015-06-15
US9475092B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
KR102106074B1 (ko) 전기 음향 변환기 및 그 제조방법
KR101761818B1 (ko) 전기음향 변환기 및 그 제조 방법
TWI689461B (zh) Cmos上的pmut的單石積體
US7781238B2 (en) Methods of making and using integrated and testable sensor array
JP5677016B2 (ja) 電気機械変換装置及びその作製方法
US9937528B2 (en) Capacitive micromachined ultrasonic transducer (CMUT) forming
KR101909131B1 (ko) 초음파 변환기 및 그 제조방법
JP5734878B2 (ja) 低温ウエハ接合によって作製されるモノリシック集積型ｃｍｕｔの作製方法
US9319800B2 (en) Electro acoustic transducer
US8378436B2 (en) Electromechanical transducer and method of manufacturing the same
KR101894393B1 (ko) 초음파 변환기 구조물, 초음파 변환기 및 초음파 변환기의 제조 방법
CN102076428B (zh) 元件阵列、机电转换装置及其制造方法
JP6337026B2 (ja) 基板貫通ビア（ｔｓｖ）を備えた容量性微細加工超音波トランスデューサ（ｃｕｍｔ）デバイス
KR102176584B1 (ko) 정전용량 미세가공 초음파 변환기 및 그 제조방법
CN104701452A (zh) 电容式微加工超声换能器及其制造方法
TW201808786A (zh) 用於微製造超音波傳感器的電接點配置
US10898925B2 (en) Ultrasound transducer assembly and method for manufacturing an ultrasound transducer assembly
KR101851569B1 (ko) 초음파 변환기 및 그 제조방법
KR101851568B1 (ko) 초음파 변환기 및 그 제조방법
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
WO2013089648A1 (en) Capacitive micromachined ultrasonic transducer arrangement and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant