KR102075530B1 - 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치 - Google Patents

박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102075530B1
KR102075530B1 KR1020130109215A KR20130109215A KR102075530B1 KR 102075530 B1 KR102075530 B1 KR 102075530B1 KR 1020130109215 A KR1020130109215 A KR 1020130109215A KR 20130109215 A KR20130109215 A KR 20130109215A KR 102075530 B1 KR102075530 B1 KR 102075530B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
data line
gate
active layer
Prior art date
Application number
KR1020130109215A
Other languages
English (en)
Other versions
KR20150030033A (ko
Inventor
차명근
강윤호
나현재
박상호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130109215A priority Critical patent/KR102075530B1/ko
Priority to US14/170,202 priority patent/US9312279B2/en
Publication of KR20150030033A publication Critical patent/KR20150030033A/ko
Application granted granted Critical
Publication of KR102075530B1 publication Critical patent/KR102075530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

박막트랜지스터 어레이 기판 및 그 제조방법, 이를 이용한 유기발광표시장치가 개시된다. 본 발명의 일 실시예에 의한 박막트랜지스터 어레이 기판은 기판; 상기 기판 상에 마련된 게이트 전극, 게이트 라인, 제1 데이터 라인, 및 제2 데이터 라인; 상기 게이트 전극 및 상기 게이트 라인을 덮으며, 상기 제1 데이터 라인 및 제2 데이터 라인의 일부를 노출 시키는 개구를 포함하는 게이트 절연막; 상기 게이트 전극과 적어도 일부가 중첩되도록 상기 게이트 절연막 상에 배치되는 활성층; 상기 활성층의 양옆으로 연장된 드레인 전극 및 소스 전극; 상기 드레인 전극에서 연장된 화소 전극; 및 상기 소스 전극에서 연장되며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인을 상기 게이트 절연막의 개구를 통해서 연결하는 연결 배선;을 포함한다.

Description

박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING OF THE SAME, AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 실시예들은 박막트랜지스터 어레이 기판 및 그 제조방법, 이를 포함하는 표시장치에 관한 것으로, 보다 상세하게는 산화물 반도체를 적용한 박막트랜지스터 어레이 기판 및 그 제조방법, 이를 포함하는 표시장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등과 같은 평판 표시 장치는 박막트랜지스터(Thin Film Transistor: TFT), 커패시터, 및 이들을 연결하는 배선 등을 포함한다.
평판 표시 장치가 제작되는 기판은 TFT, 커패시터, 및 배선 등이 미세 패턴으로 이루어지고, 상기 기판의 미세 패턴을 형성하는 데 마스크를 이용하여 패턴을 전사하는 포토 리소그라피(photo-lithograpy) 공정이 주로 이용된다.
포토 리소그라피 공정에 의하면, 패턴을 형성할 기판 상에 포토레지스트(photoresist)를 균일하게 도포하고, 스테퍼(stepper)와 같은 노광 장비로 포토레지스트를 노광시킨 후, 감광된 포토레지스트를 현상(developing)하는 과정을 거친다. 포토레지스트를 현상한 후에는, 잔존하는 포토레지스트를 이용하여 기판 상의 패턴을 식각(etching)하고, 패턴 형성 후 불필요한 포토레지스트를 제거하는 일련의 과정을 거친다.
이과 같이 마스크를 이용하여 패턴을 전사하는 공정에서는, 먼저 필요한 패턴을 구비한 마스크를 준비하여야 하기 때문에, 마스크를 이용하는 공정 단계가 늘어날수록 마스크 준비를 위한 제조 원가가 상승한다. 또한, 상술한 복잡한 단계들을 거쳐야 하기 때문에 제조 공정이 복잡하고, 제조 시간의 증가 및 이로 인한 제조 원가가 상승할 수 있다.
본 발명의 실시예들은 박막트랜지스터 어레이 기판 및 그 제조방법, 이를 포함하는 표시장치를 제공하고자 한다.
본 발명의 일 실시예에 의한 박막트랜지스터 어레이 기판은,
기판;
상기 기판 상에 마련된 게이트 전극, 게이트 라인, 제1 데이터 라인, 및 제2 데이터 라인;
상기 게이트 전극 및 상기 게이트 라인을 덮으며, 상기 제1 데이터 라인 및 제2 데이터 라인의 일부를 노출 시키는 개구를 포함하는 게이트 절연막;
상기 게이트 전극과 적어도 일부가 중첩되도록 상기 게이트 절연막 상에 배치되는 활성층;
상기 활성층의 양옆으로 연장된 드레인 전극 및 소스 전극;
상기 드레인 전극에서 연장된 화소 전극; 및
상기 소스 전극에서 연장되며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인을 상기 게이트 절연막의 개구를 통해서 연결하는 연결 배선;을 포함한다.
상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체의 캐리어 농도(carrier concentration)를 조절하여 도전성화할 수 있다.
상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체에 수소(H) 계열의 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 제1 플라즈마 처리(plasma treatment)하여 도전성화할 수 있다.
상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체를 질소(N2) 가스를 이용하여 제1 플라즈마 처리하여 도전성화할 수 있다.
상기 활성층은 산화물 반도체일 수 있다.
상기 활성층은 산화물 반도체에 캐리어 농도(carrier consentration)를 조절하여 도전성화한 후, 다시 캐리어 농도를 조절하여 반도체화할 수 있다.
상기 활성층, 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 a-IGZO(In-Ga-Zn-O)를 포함할 수 있다.
상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은, 산화물 반도체의 캐리어 농도를 조절하여 도전성화된 하부층; 및 도전성 물질로 이루어진 상부층;을 포함할 수 있다.
본 발명의 일 실시예에 따르는 박막트랜지스터 어레이 기판의 제조방법은,
기판 상에 게이트 전극, 게이트 라인, 제1 데이터 라인, 및 제2 데이터 라인을 형성하는 제1 마스크 단계;
상기 게이트 전극, 게이트 라인, 제1 데이터 라인, 및 제2 데이터 라인을 덮는 게이트 절연막을 형성하는 단계;
상기 게이트 절연막에 제1 데이터 라인 및 제2 데이터 라인의 일부를 노출하는 제1 개구 및 제2 개구를 형성하는 제2 마스크 단계;
상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계;
상기 산화물 반도체층에 제1 플라즈마 처리하여 도전성화 산화물층을 형성하는 단계; 및
상기 도전성화 산화물층을 이용하여 화소 전극, 드레인 전극, 소스 전극, 연결 배선, 및 활성층을 형성하는 제3 마스크 단계;를 포함한다.
상기 활성층은 상기 게이트 전극과 적어도 일부가 중첩되도록 상기 게이트 절연막 상에 배치되고, 상기 드레인 전극 및 소스 전극은 상기 활성층의 양옆으로 연장되고, 상기 화소 전극은 상기 드레인 전극에서 연장되며, 상기 연결 배선은 상기 제1 개구 및 제2 개구를 통해서 상기 제1 데이터 라인과 상기 제2 데이터 라인을 연결할 수 있다.
상기 제3 마스크 단계는,
하프톤 마스크를 이용하여 제1 부분 및 상기 제1 부분보다 두께가 작은 제2 부분을 포함하는 포토레지스트(photoresist)를 형성하는 단계;
상기 도전성화 산화물층을 에칭하여 상기 화소 전극, 드레인 전극, 소스 전극, 및 연결 배선을 형성하는 단계;
상기 포토레지스트의 제2 부분을 에칭하여 상기 활성층이 될 예비-활성층을 노출 시키는 단계; 및
상기 예비-활성층을 제2 플라즈마 처리하여 반도체화 되는 활성층을 형성하는 단계;를 포함하며,
상기 포토레지스트의 제1 부분은 상기 화소 전극, 드레인 전극, 소스 전극, 및 연결 배선이 될 영역에 형성되며, 상기 포토레지스트의 제2 부분은 상기 예비-활성층 상에 형성될 수 있다.
상기 도전성화 산화물층 상에 도전성 물질을 포함하는 상부층을 형성하는 단계;를 더 포함할 수 있다.
상기 제1 플라즈마 처리는 상기 산화물 반도체층에 수소(H) 계열의 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 플라즈마 처리(plasma treatment)할 수 있다.
상기 제1 플라즈마 처리는 상기 산화물 반도체층에 질소(N2)가스를 이용하여 플라즈마 처리(plasma treatment)하는 것과 동시에 300도 내지 400도 사이의 온도에서 어닐링을 수행할 수 있다.
상기 활성층은 상기 도전성화 산화물층 중 상기 게이트 전극과 중첩되는 영역에 제2 플라즈마 처리를 통해서 형성되며, 상기 제2 플라즈마 처리는 산소를 포함하는 가스를 이용할 수 있다.
상기 제2 플라즈마 처리에 의해서 상기 활성층의 캐리어 농도는 1014 내지 1018/cm2의 범위의 값을 가질 수 있다.
본 발명의 일 실시예에 따르는 표시장치는,
기판;
상기 기판 상에 마련된 게이트 전극, 게이트 라인, 제1 데이터 라인, 및 제2 데이터 라인;
상기 게이트 전극 및 상기 게이트 라인을 덮으며, 상기 제1 데이터 라인 및 제2 데이터 라인의 일부를 노출 시키는 개구를 포함하는 게이트 절연막;
상기 게이트 전극과 적어도 일부가 중첩되도록 상기 게이트 절연막 상에 배치되는 활성층;
상기 활성층의 양옆으로 연장된 드레인 전극 및 소스 전극;
상기 드레인 전극에서 연장된 화소 전극;
상기 소스 전극에서 연장되며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인을 상기 게이트 절연막의 개구를 통해서 연결하는 연결 배선; 및
상기 화소 전극 상의 대향 전극; 및
상기 화소 전극과 상기 대향 전극 사이의 중간층;을 포함한다.
상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체에 수소(H) 계열의 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 제1 플라즈마 처리(plasma treatment)하여 캐리어 농도가 1019 /cm2 이상이 되는 것으로, 제1 플라즈마 처리는 수소 계열, 불소 계열 또는 이들의 조합을 이용할 수 있다.
상기 활성층은 산화물 반도체에 캐리어 농도(carrier consentration)를 조절하여 도전성화한 후, 다시 캐리어 농도를 조절하여 재-반도체화하는 것으로, 상기 재-반도체화는 산소 계열의 가스를 이용하여 플라즈마 처리를 할 수 있다.
상기 중간층은 액정층 또는 유기발광층을 포함할 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따르는 박막트랜지스터 어레이 기판은 3개의 마스크만으로 공정을 수행할 수 있어 공정이 단순화된다. 이에 따라, 공정 시간 및 비용이 절감될 수 있다.
도 1은 본 발명의 일 실시예에 의한 박막트랜지스터 어레이 기판의 평면도이다.
도 2는 도 1의 박막트랜지스터 어레이 기판을 A-B-C-D 선으로 절단한 단면도이다.
도 3은 본 발명의 다른 실시예에 의한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 4a 내지 도 4h는 본 발명의 실시예들에 따른 박막트랜지스터 어레이 기판의 제조방법을 순차적으로 도시한 단면도이다.
도 5는 본 발명의 실시예들에 따른 박막트랜지스터 어레이 기판의 제조방법의 순서도이다. 도 6은 본 발명의 일 실시예에 의한 유기발광표시장치를 개략적으로 나타낸 단면도이다.
도 7은 도 6의 F부분의 확대도이다.
도 8은 본 발명의 일 실시예에 의한 액정표시장치를 개략적으로 나타낸 것이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위"에 또는 "상"에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
도 1은 본 발명의 일 실시예에 의한 박막트랜지스터 어레이 기판(21)의 평면도이다. 도 2는 도 1의 박막트랜지스터 어레이 기판(21)을 A-B-C-D 선으로 절단한 단면도이다.
먼저 도 1을 참조하면, 상기 도면은 박막트랜지스터 어레이 기판(21)의 한 화소 영역을 중심으로 도시한 것이다. 상기 화소 영역은 박막트랜지스터 어레이 기판(21)에서 데이터 라인(231)과 게이트 라인(221)이 교차되어 만들어내는 공간으로 정의할 수 있다. 상기 화소 영역의 일 공간에는 박막트랜지스터(TFT)가 포함될 수 있다.
도 1에서는 하나의 화소 영역에 박막트랜지스터(TFT)가 하나 도시되어 있는데 이는 설명의 편의를 위한 것일 뿐 본 발명의 실시예는 각 화소에 하나의 박막트랜지스터(TFT)가 배치되는 것에 한정되지 않으며, 다수의 박막 트랜지스터(TFT) 및 스토리지 커패시터가 더 포함될 수 있다.
도 1 및 도 2를 참조하면, 박막트랜지스터 어레이 기판(21)은 기판(210), 박막트랜지스터(TFT), 게이트 라인(221), 데이터 라인(231), 및 화소 전극(244)을 포함한다.
기판(210)은 글래스재, 플라스틱재, 또는 금속재로 형성될 수 있다. 기판(210)은 가요성 기판일 수 있다.
기판(210) 상에는 버퍼층(미도시)이 형성될 수 있다. 버퍼층(미도시)은 기판(210) 상부에 평탄면을 제공하고, 기판(210)방향으로 수분 및 이물이 침투하는 것을 방지하도록 절연물을 함유할 수 있다. 버퍼층(미도시)은 경우에 따라서 생략될 수 있다.
기판(210) 상에는 박막트랜지스터(TFT)가 마련될 수 있다. 상기 박막트랜지스터(TFT)는 게이트 라인(221)과 연결된 게이트 전극(223), 게이트 전극(223) 상의 게이트 절연막(213), 게이트 절연막(213) 상의 활성층(245), 활성층(245) 양옆으로 연장되는 소스 전극(242), 및 드레인 전극(243)을 포함할 수 있다.
상기 박막트랜지스터(TFT)의 동작은 게이트 라인(221)으로 부터 전송된 게이트 신호에 의해 활성층(245)에 채널이 형성되는 경우, 데이터 라인(231)으로 부터 전성된 데이터 전압이 소스 전극(242),및 활성층(245)을 통하여 드레인 전극(243)으로 전달되어 화소 전극(244)에 인가되는 형식으로 구동될 수 있다. 화소 전극(244)는 상기 화소 전극(244) 상에 구비될 수 있는 유기발광소자 또는 액정층에 전압을 공급하여 화소의 밝기 등을 조절할 수 있다.
게이트 전극(223), 게이트 라인(221), 데이터 라인(231)은 동시에 동일한 물질로 형성될 수 있다. 일부 실시예에서, 게이트 전극(223), 게이트 라인(221), 및 데이터 라인(231)은 Ti 또는 Cu를 포함하여 형성될 수 있다. 일부 실시예에서, 게이트 전극(223), 게이트 라인(221),및 데이터 라인(231)은 Ti/Cu의 적층구조를 가질 수 있다.
데이터 라인(231)는 게이트 라인(221)과의 교차부에서 분리되어 형성될 수 있다. 다시 말하면, 데이터 라인(231)은 서로 분리된 제1 데이터 라인(231a) 및 제2 데이터 라인(231b)을 포함할 수 있다. 제1 데이터 라인(231a)과 제2 데이터 라인(231b)은 일렬로 배열될 수 있으며, 제1 데이터 라인(231a)과 제2 데이터 라인(231b)이 분리된 영역으로 게이트 라인(221)이 교차되어 형성될 수 있다.
게이트 절연막(213)은 상기 게이트 전극(223) 및 상기 게이트 라인(221)을 덮으며, 상기 제1 데이터 라인(231a) 및 제2 데이터 라인(231b)의 일부를 노출 시키는 개구(H1, H2)를 포함한다. 게이트 절연막(213)은 절연체로 구비되어, 게이트 전극(223)과 활성층(245)을 전기적으로 분리시킬 수 있다. 일부 실시예에서, 게이트 절연막(213)은 무기물, 유기물의 단층 또는 이들의 적층 구조로 형성될 수 있다.
활성층(245)은 상기 게이트 전극(223)과 적어도 일부가 중첩되도록 상기 게이트 절연막(213) 상에 배치된다.
활성층(245)은 산화물 반도체로 형성될 수 있다. 예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
일부 실시예에서, 활성층(245)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 활성층(245)는 ZnO에 인듐(In)과 갈륨(Ga)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O) 반도체일 수 있다.
활성층(245)는 상기 산화물 반도체의 캐리어 농도(carrier consentration)를 조절하여 도전성화한 후, 다시 캐리어 농도를 조절하여 반도체화한 것일 수 있다. 산화물 반도체의 캐리어 농도는 플라즈마 처리(plasma treatment)에 의해서 조절될 수 있다. 이에 대해서는 도 4e 및 도 4g를 참조하여 후술하기로 한다. 일부 실시예에서, 활성층(245)의 캐리어 농도는 1.0E+14 내지 1.0E+18 /cm2 범위의 값을 가질 수 있다.
한편, 소스 전극(242) 및 드레인 전극(243)은 상기 활성층(245)의 양옆으로 연장되어 배치되며, 화소 전극(244)는 상기 드레인 전극(243)에서 연장된다. 연결 배선(241)은 상기 제1 데이터 라인(231a) 및 제2 데이터 라인(231b)을 상기 게이트 절연막(213)의 개구(H1, H2)를 통해서 연결한다. 이에 따라, 제1 데이터 라인(231a)과 제2 데이터 라인(231b)은 전기적으로 연결될 수 있다.
상기 드레인 전극(243), 소스 전극(242), 화소 전극(244), 및 연결 배선(241)은 동일한 물질로 동시에 형성될 수 있다. 일부 실시예에서, 상기 드레인 전극(243), 소스 전극(242), 화소 전극(244), 및 연결 배선(241)은 산화물 반도체의 캐리어 농도를 조절하여 도전성화한 것일 수 있다. 상기 산화물 반도체의 캐리어 농도는 플라즈마 처리에 의해서 조절될 수 있다.
산화물 반도체에 캐리어 농도를 증가시켜 도선성화하기 위한 제1 플라즈마 처리는 수소(H) 계열 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 수행될 수 있다.
수소(H2) 가스의 경우 산화물 반도체의 두께 방향으로 침투하여 캐리어의 농도를 높여 표면 저항을 감소시킬 수 있다. 또한, 수소 가스에 의한 플라즈마 처리는 표면의 산소를 제거하여 산화 금속을 환원시키는 것으로 표면 저항을 감소시킬 수 있다.
불소(F) 계열의 가스를 이용하여 플라즈마 처리하는 경우, 산화물 반도체 표면에 F 성분이 증가하고 상대적으로 산소 성분은 감소하게 됨으로써 표면에 추가 캐리어가 형성될 수 있다. 이에 따라, 캐리어의 농도가 증가하여 표면 저항이 감소될 수 있다.
O2- ↔ F- + e (extra carrier)
상기 불소(F) 계열의 가스는 CF4, C4F8, NF3, SF6, 또는 이들의 조합일 수 있으며, 이에 한정되지 않는다.
또 다른 실시예에서, 제1 플라즈마 처리는 질소 가스에 의해 수행될 수 있다. 질소 가스에 의한 플라즈마 처리시에는 어닐링(annealing)이 동시에 수행될 수 있다. 일부 실시예에서, 어닐링은 약 300도 내지 400도의 온도에서 대략 1시간 내지 2시간 동안 수행될 수 있다.
상기와 같은 제1 플라즈마 처리에 의해서 산화물 반도체의 캐리어 농도는 1.0E+14 내지 1.0E+18 /cm2 범위의 값에서 1.0E+19 /cm2 이상으로 조절될 수 있다.
이와 같이, 본 발명의 일 실시예에 따르는 박막트랜지스터 어레이 기판(21)은 상기 활성층(245), 드레인 전극(243), 소스 전극(242), 화소 전극(244), 및 연결 배선(241)을 산화물 반도체로 형성한 후 캐리어 농도를 조절하여 형성할 수 있어서 공정을 단순화할 수 있다.
도 3은 본 발명의 다른 실시예에 의한 박막트랜지스터 어레이 기판(22)을 나타내는 단면도이다. 도 3에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.
도 3의 박막트랜지스터 어레이 기판(22)은 도 2의 박막트랜지스터 어레이 기판(21)과 비교할 때, 화소 전극(244), 드레인 전극(243), 소스 전극(242), 및 연결 배선(241)이 복수 층으로 구성된다는 점에서 차이가 있다.
화소 전극(244), 드레인 전극(243), 소스 전극(242), 및 연결 배선(241)은 산화물 반도체의 캐리어 농도를 조절하여 도전성화된 하부층(244a, 243a, 242a, 241a) 및 도전성 물질로 구성된 상부층(244b, 243b, 242b, 241b)을 포함할 수 있다.
하부층(244a, 243a, 242a, 241a)은 도 2를 참조하여 설명한 산화물 반도체의 캐리어 농도를 조절하여 도전성화된 층일 수 있다.
상부층(244b, 243b, 242b, 241b)은 일반적인 전극으로 사용될 수 있는 물질을 포함할 수 있다. 일부 실시예에서, 상부층(244b, 243b, 242b, 241b)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상부층(244b, 243b, 242b, 241b)은 ITO, IZO, ZnO 또는 In2O3 중 적어도 하나를 포함할 수 있다. 상부층(244b, 243b, 242b, 241b)은 복수의 층이 적층되어 형성될 수 있다.
도 4a 내지 도 4h는 본 발명의 실시예들에 따른 박막트랜지스터 어레이 기판(21, 22)의 제조방법을 순차적으로 도시한 단면도이다. 도 5는 본 발명의 실시예들에 따른 박막트랜지스터 어레이 기판(21, 22)의 제조방법의 순서도이다. 본 예에서는 도 1에서 개시한 박막트랜지스터 어레이 기판(21)의 제조과정을 예시한다.
도 4a를 참조하면, 기판(210) 상에 게이트 전극(223), 게이트 라인(221), 제1 데이터 라인(231a), 및 제2 데이터 라인(231b)를 형성한다. (S1)
상기 게이트 전극(223), 게이트 라인(221), 제1 데이터 라인(231a), 및 제2 데이터 라인(231b)은 제1 도전층(미도시)을 상기 기판(210) 전면에 증착한 후, 제 1 마스크를 이용하는 포토리소그래피(photolithography) 공정을 통해 선택적으로 식각하여 형성할 수 있다. 식각 공정은 습식 식각, 건식 식각, 또는 이들의 조합으로 수행될 수 있다.
여기서, 제1 도전층으로 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈(Ta), 및 이들의 조합으로 이루어질 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide;ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명 전도성 물질로 이루어질 수 있다. 일부 실시예에서, 제1 도전층은 Ti/Cu 와 같이 적층된 구조를 가질 수 있다.
다음으로, 도 4b를 참조하면, 상기 게이트 전극(223), 게이트 라인(221), 제1 데이터 라인(231a), 및 제2 데이터 라인(231b)이 형성된 기판 전면에 게이트 절연막(213)을 형성한다. (S2)
게이트 절연막(213)은 유기 또는 무기 절연체로 이루어질 수 있다. 일부 실시예에서, 게이트 절연막(213)은 실리콘질화막(SiNx), 실리콘산화막(SiO2), 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드 등으로 이루어질 수 있다. 게이트 절연막(213)은 스퍼터링, 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD) 등 다양한 증착방법에 의해서 형성할 수 있다.
다음으로, 도 4c를 참조하면, 상기 제1 데이터 라인(231a) 및 제2 데이터 라인(231b)의 각각에 제1 개구(H1) 및 제2 개구(H2)를 형성한다. (S3)
상기 게이트 절연막(213) 상에 제2 마스크를 이용한 포토리소그래피 공정을 하고 게이트 절연막(213)을 선택적으로 식각을 하여 제1 개구(H1) 및 제2 개구(H2)를 형성한다. 식각 공정은 습식 식각, 건식 식각, 또는 이들의 조합으로 수행될 수 있다.
다음으로, 도 4d를 참조하면, 상기 개구(H1, H2)를 포함하는 게이트 절연막(213) 상에 산화물 반도체층(240a)을 증착한다. (S4)
상기 산화물 반도체층(240a)는 제1 개구(H1)를 통해서 제1 데이터 라인(231a)과 연결되며, 제2 개구(H2)를 통해서 제2 데이터 라인(231b)와 연결된다. 이에 따라, 상기 산화물 반도체층(240a)는 제1 데이터 라인(231a)와 제2 데이터 라인(231b)를 연결하게 된다.
산화물 반도체층(240a)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
일부 실시예에서, 산화물 반도체층(240a)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 산화물 반도체층(240a)은 ZnO에 인듐(In)과 갈륨(Ga)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O) 반도체일 수 있다. 일부 실시예에서, 산화물 반도체층(240a)은의 캐리어 농도는 1.0E+14 내지 1.0E+18 /cm2 범위의 값을 가질 수 있다.
다음으로, 도 4e를 참조하면, 상기 산화물 반도체층(240a)에 제1 플라즈마 처리를 수행한다. (S5)
제1 플라즈마 처리에 의해서 상기 산화물 반도체층(240a)이 도전성화 되어 도전성화 산화물층(240b)이 형성된다.
본 명세서에서 도전성화 산화물층(240b)는 산화물 반도체층(240a)의 캐리어 농도가 높아져서 도전성화된 상태를 말한다. 도전성화 산화물층(240b)의 캐리어의 농도는 두께 방향에 따라서 상이할 수 있다. 예를 들어, 도전성화 산화물층(240b)의 캐리어 농도는 제1 플라즈마 처리한 표면이 가장 높고 그 하부로 갈수록 캐리어 농도는 적어질 수 있다. 그러나, 이에 한정되는 것은 아니다.
일부 실시예에서, 제1 플라즈마 처리는 수소(H) 계열 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 수행될 수 있다.
수소(H2) 가스의 경우 산화물 반도체층(240a)의 두께 방향으로 침투하여 캐리어의 농도를 높여 표면 저항을 감소시킬 수 있다. 또한, 수소 가스에 의한 플라즈마 처리는 표면의 산소를 제거하여 산화 금속을 환원시키는 것으로 표면 저항을 감소시킬 수 있다.
불소(F) 계열의 가스를 이용하여 플라즈마 처리하는 경우, 산화물 반도체 표면에 F 성분이 증가하고 상대적으로 산소 성분은 감소하게 됨으로써 표면에 추가 캐리어가 형성될 수 있다. 이에 따라, 캐리어의 농도가 증가하여 표면 저항이 감소될 수 있다.
O2- ↔ F- + e (extra carrier)
상기 불소(F) 계열의 가스는 CF4, C4F8, NF3, SF6, 또는 이들의 조합일 수 있으며, 이에 한정되지 않는다.
또 다른 실시예에서, 제1 플라즈마 처리는 질소 가스에 의해 수행될 수 있다. 질소 가스에 의한 플라즈마 처리시에는 어닐링(annealing)이 동시에 수행될 수 있다. 일부 실시예에서, 어닐링은 약 300도 내지 400도의 온도에서 대략 1시간 내지 2시간 동안 수행될 수 있다.
상기와 같은 제1 플라즈마 처리에 의해서 캐리어 농도가 1.0E+14 내지 1.0E+18 /cm2 범위의 값을 갖는 산화물 반도체층(240a)에서 캐리어 농도가 1.0E+19 /cm2 이상으로 커진 도전성화 산화물층(240b)으로 변경될 수 있다.
다음으로, 도 4f를 참조하면, 화소 전극(244), 드레인 전극(243), 소스 전극(242), 연결 배선(241) 및 활성층(245)을 형성하기 위한 제3 마스크 공정을 한다. (S6)
제3 마스크를 이용하여 상기 도전성화 산화물층(240b) 상에 포토레지스트(PR)을 형성한다.포토레지스트(PR)은 제1 부분(PR1)과 제2 부분(PR2)을 포함한다. 포토레지스트의 제1 부분(PR1)은 화소 전극(244), 드레인 전극(243), 소스 전극(242), 및 연결 배선(241)이 될 영역에 형성될 수 있다. 포토레지스트의 제2 부분(PR2)은 예비-활성층(245a) 상에 형성될 수 있다.
제3 마스크는 하프톤(half-tone) 마스크일 수 있다. 이에 따라, 포토레지스트의 제1 부분(PR1)과 제2 부분(PR2)의 두께는 서로 다르게 형성될 수 있다. 제2 부분(PR2)의 두께가 제1 부분(PR1)의 두께보다 작게 형성될 수 있다.
그 다음, 포토레지스가 형성되지 않은 도전성화 산화물층(240b)을 식각 공정을 통해서 패터닝함에 따라, 화소 전극(244), 드레인 전극(243), 소스 전극(242), 및 연결 배선(241)이 형성된다. 식각 공정은 습식 식각, 건식 식각, 또는 이들의 조합을 통해서 수행될 수 있다. (S7)
다음으로, 도 4g를 참조하면, 에치백(etch-back) 공정에 의해서 포토레지스트의 제2 부분(PR2)을 제거하여, 도전성화 산화물층(240b) 중 활성층(245)이 형성될 부분인 예비-활성층(245a)이 노출되도록 한다. 그 후, 제2 플라즈마 처리를 통해서 예비-활성층(245a)이 반도체화 되도록하여 활성층(245)을 형성한다. (S8)
상기 제2 플라즈마 처리에 의해서 도전성화된 산화물 반도체의 캐리어 농도가 조절되어 다시 반도체의 성질을 가질 수 있다. 일부 실시예에서, 제2 플라즈마 처리는 예비-활성층(245a)에 산소 계열의 가스에 의한 플라즈마를 공급하는 과정을 포함할 수 있다. 예를 들어, 산소 계열의 가스는 N2O가 될 수 있다. 그러나, 이에 한정되지 않고 예비-활성층(245a)에 산소를 공급할 수 있는 가스는 모두 사용될 수 있다.
일부 실시예에서, 제2 플라즈마 처리 후에 알칼리 세정을 하는 과정을 추가할 수 있다.
제2 플라즈마 처리에 의해서 예비-활성층(245a)의 캐리어의 농도가 1014 내지 1018/cm2의 범위의 값으로 변화하여 활성층(245)으로 형성될 수 있다.
다음으로, 도 4h를 참조하면, 상기 포토레지스트의 제1 부분(PR1)을 제거하고, 세정함으로써 박막트랜지스터 어레이 기판(21)을 완성할 수 있다.
이와 같이, 본 발명의 실시예에 의한 박막트랜지스터 어레이 기판(21)의 제조방법은 3개의 마스크만으로 공정을 수행할 수 있어, 공정이 단순화된다. 이에 따라, 공정 시간 및 비용이 절감될 수 있다.
상술한 박막트랜지스터 어레이 기판(21)의 제조방법은 다양한 변형이 있을 수 있다. 예를 들어, 산화물 반도체층에 제1 플라즈마 처리하는 단계(S5) 이후에 전면적으로 도전성 물질을 포함하는 상부층을 더 증착하여 화소 전극(244) 등을 복수의 층으로 형성하는 단계를 더 포함할 수 있다. 그 밖의 버퍼층 내지 패시베이션층 등을 추가적으로 증착하는 단계가 더 포함될 수 있다.
도 6은 본 발명의 일 실시예에 의한 유기발광표시장치(100)를 개략적으로 나타낸 단면도이며, 도 7은 도 6의 F부분의 확대도이다. 도 6에 있어서, 도 2에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.
유기발광표시장치(100)는 박막트랜지스터 어레이 기판(21, 22) 상에 화소 정의막(219), 유기 발광층을 포함하는 중간층(264), 대향 전극(274), 및 봉지부(280)를 더 포함한다.
화소 정의막(219)은 화소 영역과 비화소 영역을 정의하는 역할을 할 수 있다. 화소 정의막(219)은 화소 영역에 개구부(219a)를 포함하며 박막트랜지스터 어레이 기판(21,22)을 덮도록 전면적으로 형성될 수 있다. 상기 개구부(219a)에 후술할 중간층(264)이 형성되어, 개구부(219a)가 실질적인 화소 영역이 될 수 있다.
박막트랜지스터 어레이 기판(21, 22)의 화소 전극(244), 중간층(264), 대향 전극(274)은 유기발광소자(260, organic light emitting device)를 이루게 된다. 유기발광소자(260)의 화소 전극(244)과 대향 전극(274)에서 주입되는 정공과 전자는 중간층(264)의 유기 발광층에서 결합하면서 빛이 발생할 수 있다.
중간층(264)은 유기 발광층을 구비할 수 있다.. 선택적인 다른 예로서, 중간층(264)은 유기 발광층(emission layer)을 구비하고, 그 외에 정공 주입층(HIL:hole injection layer), 정공 수송층(hole transport layer), 전자 수송층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 하나를 더 구비할 수 있다. 본 실시예는 이에 한정되지 아니하고, 중간층(264)은 유기 발광층을 구비하고, 기타 다양한 기능층을 더 구비할 수 있다.
중간층(264) 상에는 대향 전극(274)이 형성된다. 대향 전극(274)는 화소 전극(244)과 전계를 형성하여, 중간층(264)에서 광이 방출될 수 있게 한다. 화소 전극(244)는 화소 마다 패터닝될 수 있으며, 대향 전극(274)은 모든 화소에 걸쳐 공통된 전압이 인가되도록 형성될 수 있다.
화소 전극(244) 및 대향 전극(274)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 화소 전극(244)은 애노드 전극, 대향 전극(274)은 캐소드 전극으로 기능할 수 있으나, 이에 한정되지 않는다. 예를 들면, 화소 전극(244)이 캐소드 전극, 대향 전극(274)이 애노드 전극으로 기능할 수 있다.
도면에서는 하나의 유기발광소자(260)만을 도시하였으나, 표시 패널은 복수의 유기발광소자(260)를 포함할 수 있다. 각 유기발광소자(OLED) 마다 하나의 화소를 형성할 수 있으며, 각 화소별로 적색, 녹색, 청색 또는 백색의 색을 구현할 수 있다.
그러나, 본 개시는 이에 한정되지 않는다. 중간층(264)은 화소의 위치에 관계없이 화소 전극(244) 전체에 공통으로 형성될 수 있다. 이때, 유기 발광층은 예를 들어, 적색, 녹색 및 청색의 빛을 방출하는 발광 물질을 포함하는 층이 수직으로 적층되거나 혼합되어 형성될 수 있다. 물론, 백색광을 방출할 수 있다면 다른 색의 조합이 가능함은 물론이다. 또한, 상기 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나, 컬러 필터를 더 구비할 수 있다.
보호층(미도시)은 대향 전극(274) 상에 배치될 수 있으며, 유기발광소자(260)를 덮어 보호하는 역할을 할 수 있다. 보호층(미도시)은 무기 절연막 및/또는 유기 절연막을 사용할 수 있다.
봉지부(280)는 유기발광소자(260) 및/또는 박막트랜지스터(TFT)로 외부의 수분 또는 산소 등이 침투하는 것을 방지하는 역할을 할 수 있다.
봉지부(280)는 무기막(240) 및/또는 유기막(250)을 구비할 수 있다. 무기막(281)은 복수의 무기막(281a, 281b, 281c)을 구비하고, 유기막(282)은 복수의 유기막(282a, 282b, 282c)을 구비할 수 있다. 비록 도면에서는 무기막(281)과 유기막(282)가 교번적으로 적층된 구조를 도시하고 있으나, 이에 한정되지 않는다. 봉지부(280)은 단일막 또는 적층막일 수 있다. 일부 실시예에서, 봉지부(280)은 주석 산화물을 포함하는 저융점 글라스 물질(low melting glass material)을 포함할 수 있다.
도면에서는, 봉지부(280)이 막 형태를 취하는 것을 예시하고 있으나, 이에 한정되지 않는다. 예를 들어, 봉지부(280)는 봉지 기판일 수 있다. 이에 따라, 기판(210)과 상기 봉지 기판의 가장자리를 실런트로 합착시키면서 유기발광표시장치(100)를 밀봉할 수 있다.
도 8은 본 발명의 일 실시예에 의한 액정표시장치(300)를 개략적으로 나타낸 것이다. 도 8에 있어서, 도 2에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.
액정표시장치(300)는 박막트랜지스터 어레이 기판(21, 22) 상에 액정을 포함하는 중간층(364), 대향 전극(374), 및 컬러필터층(미도시)를 더 포함한다.
중간층(364)은 액정을 포함할 수 있다. 액정을 포함하는 중간층(364)은 화소 전극(244)과 대향 전극(374)이 형성하는 전계에 따라서 액정의 배열이 변할 수 있다. 중간층(364)을 통과하는 빛의 투과율은 중간층(364)의 배열에 따라 투과율이 정해질 수 있다.
중간층(364) 상에는 대향 전극(374)이 형성된다. 대향 전극(374)는 대향 전극(374)은 모든 화소에 걸쳐 공통된 전압이 인가되도록 형성될 수 있다. 대향 전극(374)는 복수의 슬릿을 포함하는 등 다양한 형태로 형성될 수 있다.
대향 전극(374) 상에는 컬러필터층(미도시)이 더 포함될 수 있다. 컬러필터층은 화소에 따라 적색, 녹색 또는 청색의 필터를 포함할 수 있다. 컬러필터층은 박막트랜지스터 어레이 기판(21) 하부에 있는 백라이트 유닛(미도시)로부터 조사되어 중간층(364)을 통과한 빛에 색상을 부여하는 역할을 할 수 있다.
도면에서는 하나의 화소만을 도시하였으나, 표시 패널은 복수의 화소를 포함할 수 있다.
상기와 같이, 본 발명의 실시예에 따른 박막트랜지스터 어레이 기판(21,22)은 유기발광표시장치 또는 액정표시장치에 적용될 수 있다. 그러나, 이에 한정되는 것은 아니고 플라즈마 표시장치, 전기영동 표시장치(electrophoretic display) 등 다양한 표시 장치에 적용될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
21, 22: 박막트랜지스터 어레이 기판
100: 유기발광표시장치
210: 기판
213: 게이트 절연막
219: 화소 정의막, 219a: 개구부
231: 데이터 라인, 221: 게이트 라인
223: 게이트 전극
245: 활성층, 243: 드레인 전극, 242: 소스 전극
241: 연결 배선, 244: 화소 전극
264: 중간층, 274: 대향 전극
280: 봉지부

Claims (20)

  1. 기판;
    상기 기판 상에 마련된 게이트 전극, 게이트 라인;
    상기 게이트 라인을 사이에 두고 이격된 제1 데이터 라인, 및 제2 데이터 라인;
    상기 게이트 전극 및 상기 게이트 라인을 덮으며, 상기 제1 데이터 라인 및 제2 데이터 라인의 일부를 노출 시키는 개구를 포함하는 게이트 절연막;
    상기 게이트 전극과 적어도 일부가 중첩되도록 상기 게이트 절연막 상에 배치되는 활성층;
    상기 활성층의 양옆으로 연장된 드레인 전극 및 소스 전극;
    상기 드레인 전극에서 연장된 화소 전극; 및
    상기 소스 전극에서 연장되며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인을 상기 게이트 절연막의 개구를 통해서 연결하는 연결 배선;을 포함하며,
    상기 드레인 전극, 소스 전극, 화소 전극 및 연결 배선은 상기 활성층에 포함된 물질과 동일한 물질을 포함하는, 박막트랜지스터 어레이 기판.
  2. 제1항에 있어서,
    상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체의 캐리어 농도(carrier concentration)를 조절하여 도전성화한 박막트랜지스터 어레이 기판.
  3. 제1항에 있어서,
    상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체에 수소(H) 계열의 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 제1 플라즈마 처리(plasma treatment)하여 도전성화한 박막트랜지스터 어레이 기판.
  4. 제1항에 있어서,
    상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체를 질소(N2) 가스를 이용하여 제1 플라즈마 처리하여 도전성화한 박막트랜지스터 어레이 기판.
  5. 제1항에 있어서,
    상기 활성층은 산화물 반도체인 박막트랜지스터 어레이 기판.
  6. 제1항에 있어서,
    상기 활성층은 산화물 반도체에 캐리어 농도(carrier consentration)를 조절하여 도전성화한 후, 다시 캐리어 농도를 조절하여 반도체화한 박막트랜지스터 어레이 기판.
  7. 제1항에 있어서,
    상기 활성층, 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 a-IGZO(In-Ga-Zn-O)를 포함하는 동일층에 배치되어 있는 박막트랜지스터 어레이 기판.
  8. 제1항에 있어서,
    상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은,
    산화물 반도체의 캐리어 농도를 조절하여 도전성화된 하부층; 및
    도전성 물질로 이루어진 상부층;을 포함하는 박막트랜지스터 어레이 기판.
  9. 기판 상에 게이트 전극, 게이트 라인, 제1 데이터 라인, 및 제2 데이터 라인을 형성하는 제1 마스크 단계;
    상기 게이트 전극, 게이트 라인, 제1 데이터 라인, 및 제2 데이터 라인을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막에 제1 데이터 라인 및 제2 데이터 라인의 일부를 노출하는 제1 개구 및 제2 개구를 형성하는 제2 마스크 단계;
    상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층에 제1 플라즈마 처리하여 도전성화 산화물층을 형성하는 단계; 및
    상기 도전성화 산화물층을 이용하여 화소 전극, 드레인 전극, 소스 전극, 연결 배선, 및 활성층을 형성하는 제3 마스크 단계;를 포함하며,
    상기 제1 데이터 라인 및 상기 제2 데이터 라인은 상기 게이트 라인에 의해서 이격된, 박막트랜지스터 어레이 기판의 제조방법.
  10. 제9항에 있어서,
    상기 활성층은 상기 게이트 전극과 적어도 일부가 중첩되도록 상기 게이트 절연막 상에 배치되고, 상기 드레인 전극 및 소스 전극은 상기 활성층의 양옆으로 연장되고, 상기 화소 전극은 상기 드레인 전극에서 연장되며, 상기 연결 배선은 상기 제1 개구 및 제2 개구를 통해서 상기 제1 데이터 라인과 상기 제2 데이터 라인을 연결하는 박막트랜지스터 어레이 기판의 제조방법.
  11. 제9항에 있어서,
    상기 제3 마스크 단계는,
    하프톤 마스크를 이용하여 제1 부분 및 상기 제1 부분보다 두께가 작은 제2 부분을 포함하는 포토레지스트(photoresist)를 형성하는 단계;
    상기 도전성화 산화물층을 에칭하여 상기 화소 전극, 드레인 전극, 소스 전극, 및 연결 배선을 형성하는 단계;
    상기 포토레지스트의 제2 부분을 에칭하여 상기 활성층이 될 예비-활성층을 노출 시키는 단계; 및
    상기 예비-활성층을 제2 플라즈마 처리하여 반도체화 되는 활성층을 형성하는 단계;를 포함하며,
    상기 포토레지스트의 제1 부분은 상기 화소 전극, 드레인 전극, 소스 전극, 및 연결 배선이 될 영역에 형성되며, 상기 포토레지스트의 제2 부분은 상기 예비-활성층 상에 형성되는 박막트랜지스터 어레이 기판의 제조방법.
  12. 제9항에 있어서,
    상기 제3 마스크 단계 이후에, 상기 화소 전극, 드레인 전극, 소스 전극 및 연결 배선 상에 도전성 물질을 포함하는 상부층을 형성하는 단계;를 더 포함하는 박막트랜지스터 어레이 기판의 제조방법.
  13. 제9항에 있어서,
    상기 제1 플라즈마 처리는 상기 산화물 반도체층에 수소(H) 계열의 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 플라즈마 처리(plasma treatment)하는 박막트랜지스터 어레이 기판의 제조방법.
  14. 제9항에 있어서,
    상기 제1 플라즈마 처리는 상기 산화물 반도체층에 질소(N2)가스를 이용하여 플라즈마 처리(plasma treatment)하는 것과 동시에 300도 내지 400도 사이의 온도에서 어닐링을 수행하는 박막트랜지스터 어레이 기판의 제조방법.
  15. 제9항에 있어서,
    상기 활성층은 상기 도전성화 산화물층 중 상기 게이트 전극과 중첩되는 영역에 제2 플라즈마 처리를 통해서 형성되며,
    상기 제2 플라즈마 처리는 산소를 포함하는 가스를 이용하는 박막트랜지스터 어레이 기판의 제조방법.
  16. 제15항에 있어서,
    상기 제2 플라즈마 처리에 의해서 상기 활성층의 캐리어 농도는 1014 내지 1018/cm2의 범위의 값을 갖는 박막트랜지스터 어레이 기판의 제조방법.
  17. 기판;
    상기 기판 상에 마련된 게이트 전극, 게이트 라인;
    상기 게이트 라인ㅇ르 사이에 두고 이격된 제1 데이터 라인, 및 제2 데이터 라인;
    상기 게이트 전극 및 상기 게이트 라인을 덮으며, 상기 제1 데이터 라인 및 제2 데이터 라인의 일부를 노출 시키는 개구를 포함하는 게이트 절연막;
    상기 게이트 전극과 적어도 일부가 중첩되도록 상기 게이트 절연막 상에 배치되는 활성층;
    상기 활성층의 양옆으로 연장된 드레인 전극 및 소스 전극;
    상기 드레인 전극에서 연장된 화소 전극;
    상기 소스 전극에서 연장되며, 상기 제1 데이터 라인 및 상기 제2 데이터 라인을 상기 게이트 절연막의 개구를 통해서 연결하는 연결 배선; 상기 화소 전극 상의 대향 전극; 및
    상기 화소 전극과 상기 대향 전극 사이의 중간층;을 포함하며,
    상기 드레인 전극, 소스 전극, 화소 전극 및 연결 배선은 상기 활성층에 포함된 물질과 동일한 물질을 포함하는, 표시장치.
  18. 제17항에 있어서,
    상기 드레인 전극, 소스 전극, 화소 전극, 및 연결 배선은 산화물 반도체에 수소(H) 계열의 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용하여 제1 플라즈마 처리(plasma treatment)하여 캐리어 농도가 1019 /cm2 이상이 되는 것으로, 제1 플라즈마 처리는 수소 계열, 불소 계열 또는 이들의 조합을 이용하는 표시장치.
  19. 제17항에 있어서,
    상기 활성층은 산화물 반도체에 캐리어 농도(carrier consentration)를 조절하여 도전성화한 후, 다시 캐리어 농도를 조절하여 재-반도체화하는 것으로,
    상기 재-반도체화는 산소 계열의 가스를 이용하여 플라즈마 처리하는 표시장치.
  20. 제17항에 있어서,
    상기 중간층은 액정층 또는 유기발광층을 포함하는 표시장치.
KR1020130109215A 2013-09-11 2013-09-11 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치 KR102075530B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130109215A KR102075530B1 (ko) 2013-09-11 2013-09-11 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
US14/170,202 US9312279B2 (en) 2013-09-11 2014-01-31 Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130109215A KR102075530B1 (ko) 2013-09-11 2013-09-11 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20150030033A KR20150030033A (ko) 2015-03-19
KR102075530B1 true KR102075530B1 (ko) 2020-02-11

Family

ID=52624657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130109215A KR102075530B1 (ko) 2013-09-11 2013-09-11 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치

Country Status (2)

Country Link
US (1) US9312279B2 (ko)
KR (1) KR102075530B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700707B (zh) * 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104810375B (zh) * 2015-04-28 2018-09-04 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
CN105140290B (zh) * 2015-06-26 2019-01-29 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板和液晶显示面板
CN106328677B (zh) * 2015-06-30 2020-06-09 乐金显示有限公司 有机发光显示装置
KR102622266B1 (ko) * 2016-01-11 2024-01-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 패널 및 그 제조 방법
CN105489618B (zh) * 2016-01-22 2019-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
CN105609563B (zh) * 2016-03-10 2018-11-23 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
CN105932026B (zh) * 2016-06-02 2019-07-05 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
CN106449519B (zh) * 2016-10-14 2019-05-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
US10224432B2 (en) * 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications
KR102188398B1 (ko) * 2019-03-14 2020-12-08 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조 방법
WO2020197299A1 (ko) * 2019-03-26 2020-10-01 정부기 기판 제조 시스템, 기판의 배선패턴, 표시패널 및 그 제조방법
CN110828579B (zh) * 2019-10-29 2021-08-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型结构有源层为igzo的tft器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190035B1 (ko) 1996-04-29 1999-06-01 윤종용 액정표시장치의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318541B1 (ko) 1999-03-19 2001-12-22 윤종용 액정 표시 장치 및 그 제조 방법
KR101044487B1 (ko) * 2004-08-09 2011-06-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR20060068442A (ko) * 2004-12-16 2006-06-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR101331812B1 (ko) 2007-08-10 2013-11-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2010245118A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
KR101293130B1 (ko) 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101200237B1 (ko) 2010-12-06 2012-11-09 한양대학교 에리카산학협력단 디스플레이용 박막 트랜지스터 및 이의 제조방법
KR20120065902A (ko) 2010-12-13 2012-06-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20120075111A (ko) 2010-12-28 2012-07-06 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR20120124802A (ko) 2011-05-04 2012-11-14 엘지디스플레이 주식회사 박막트랜지스터의 제조방법
KR20120132853A (ko) 2011-05-30 2012-12-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101941439B1 (ko) 2011-10-04 2019-01-24 엘지디스플레이 주식회사 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
KR20140087693A (ko) 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190035B1 (ko) 1996-04-29 1999-06-01 윤종용 액정표시장치의 제조방법

Also Published As

Publication number Publication date
US9312279B2 (en) 2016-04-12
US20150069378A1 (en) 2015-03-12
KR20150030033A (ko) 2015-03-19

Similar Documents

Publication Publication Date Title
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
CN106898551B (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
EP2996147B1 (en) Thin-film transistor array substrate, method of manufacturing the same, and display device
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP5863272B2 (ja) ディスプレイ装置及びその製造方法
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
TWI538210B (zh) 半導體裝置及其製造方法
US10204973B2 (en) Display device and thin-film transistors substrate
JP2011135086A (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
KR20170120238A (ko) 표시 장치 및 그 제조 방법
TW201401523A (zh) 半導體裝置及其製造方法
WO2014034617A1 (ja) 回路基板及び表示装置
US20150357356A1 (en) Thin film transistor array substrate and method of manufacturing the same
US10847594B2 (en) Organic light emitting display device
JP2011029373A (ja) 薄膜トランジスタ基板及びその製造方法
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN110299395B (zh) 基板、包括该基板的显示装置以及该显示装置的制造方法
TWI559554B (zh) 半導體裝置及其製造方法
TWI546965B (zh) 半導體裝置及其製造方法
US11257885B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
WO2018185967A1 (ja) 薄膜トランジスタ基板及びその製造方法
JP2012190978A (ja) 半導体装置
KR20110137967A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant