KR102037899B1

KR102037899B1 - 신호 변환 회로, 표시 장치, 및 전자 기기

Info

Publication number: KR102037899B1
Application number: KR1020120146198A
Authority: KR
Inventors: 카즈노리 와타나베; 히로유키 미야케
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2011-12-23
Filing date: 2012-12-14
Publication date: 2019-10-29
Also published as: JP2013148887A; KR20130073821A; JP2017203992A; US20130162613A1; JP6608877B2; US10009020B2

Abstract

본 발명은 동작의 고속화에 따른 샘플-홀드 회로의 유지 데이터가 변동됨으로 인한, 생성되는 병렬 데이터 신호가 받는 영향을 억제한다.
신호 변환 회로는, 제 １ 샘플－홀드 회로 및 제 ２ 샘플－홀드 회로를 포함하고, 상기 제 １ 샘플－홀드 회로 및 제 ２ 샘플－홀드 회로 각각은 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 데이터로서 추출하고 유지하는 기능, 및 유지된 상기 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중의 하나가 되는 데이터 신호를 생성하고 상기 데이터 신호를 출력하는 기능을 갖는다. 상기 제 ２ 샘플－홀드 회로는, 상기 제 ２ 샘플－홀드 회로의 상기 데이터의 전위가 상기 제 １ 샘플－홀드 회로의 상기 샘플링 제어 신호에 따라 기준 전위로 설정될지 여부를 선택하는 기능을 갖는 스위치를 포함한다．

Description

신호 변환 회로, 표시 장치, 및 전자 기기{SIGNAL CONVERTER CIRCUIT, DISPLAY DEVICE, AND ELECTRONIC DEVICE}

본 발명은 신호 변환 회로, 신호 변환 회로를 구비한 표시 장치, 및 표시 장치를 사용하여 구성된 패널을 구비하는 전자 기기에 관한 것이다.

근년에 들어, 예를 들면 스마트폰, 태블릿형 단말 등이 보급됨에 따라 상기 제품의 패널에 사용되는 표시 장치의 개발이 활발히 진행되고 있다.

상기 표시 장치의 화질을 향상시키기 위해서는 예를 들어 선명함을 높이는 것이 바람직하다. 그러나, 고정세 표시 장치로서는, 데이터의 재기록 동작을 하는 화소의 개수가 많으므로 동작의 고속화가 필수적이다. 또한, 고정세 표시 장치로서는, 비디오 데이터 신호로부터 생성되고 화소에 입력되는 데이터 신호의 종류도 증가한다.

표시 장치에 있어서의 비디오 데이터 신호의 전송 방식 중 하나로서는 직렬 데이터(serial data) 신호인 비디오 데이터 신호를 병렬 데이터(parallel data) 신호로 변환하는 방식을 들 수 있다. 상기 방식을 사용함으로써 예를 들어 표시 장치에 사용되는 데이터 신호의 종류를 적게 할 수 있다.

직렬 데이터 신호를 병렬 데이터 신호로 변환하기 위해서는 예를 들면 신호 변환 회로가 사용된다. 상기 신호 변환 회로는 예를 들어 스위치, 용량 소자, 및 증폭 회로를 구비하는 복수의 샘플-홀드 회로(샘플 앤 홀드 회로라고도 함)를 사용하여 구성된다(예를 들어 특허문헌 1 참조).

특허문헌 1에 개시된 신호 변환 회로는 복수의 샘플-홀드 회로에 의하여 직렬 데이터 신호의 일부를 순차적으로 데이터로서 추출(샘플링이라고도 함)하고 유지하여 유지 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중의 하나가 되는 데이터 신호를 생성하여 출력하는 기능을 갖는다.

일본국 특개 2000-98981호 공보

종래에 사용되던 신호 변환 회로에서는 표시 장치의 동작 고속화에 따라 복수의 샘플-홀드 회로의 샘플링 레이트가 높아지면 샘플-홀드 회로에 입력되는 데이터 신호에 대하여 샘플-홀드 회로로부터 출력되는 데이터 신호(출력 데이터 신호라고도 함)가 지연된다. 예를 들면, 15nsec 이하의 샘플링 레이트로 샘플-홀드 회로를 고속으로 동작시키면 출력 데이터 신호가 수백nsec 이상 지연될 경우가 있다. 샘플-홀드 회로에서는 상기 출력 데이터 신호가 지연되는 것으로 인하여 샘플링을 행한 후에도 출력 데이터 신호가 과도 상태가 된다.

이 경우, 유지 데이터의 전위가 되는 노드는 부유 상태이므로 과도 상태에서 상기 출력 데이터 신호의 전위가 변동됨에 따라 샘플-홀드 회로의 유지 데이터의 전위의 값이 변동한다. 상기 유지 데이터의 변동의 원인으로서는 예를 들면 샘플-홀드 회로가 구비하는 증폭 회로의 입력부에 제공된 트랜지스터의 기생 용량으로 인한 전위 변동을 들 수 있다. 상기 트랜지스터의 게이트의 전위는 유지 데이터의 전위에 따라 변화하고 소스의 전위 또는 드레인의 전위는 출력 데이터 신호의 전위에 따라 변화한다. 이 경우 상기 트랜지스터의 게이트와 소스 사이 또는 게이트와 드레인 사이에 기생 용량이 있으면, 상기 기생 용량의 용량 결합에 의하여, 트랜지스터의 소스의 전위 또는 드레인의 전위가 변화됨에 따라 상기 트랜지스터의 게이트의 전위도 변화하고, 상기 유지 데이터의 전위가 변화한다.

상기 유지 데이터의 변동이 발생하면 생성되는 병렬 데이터 신호의 각각의 데이터 신호의 전위 값이 원하는 값과 달라지고, 예를 들면 표시 장치에서 비디오 데이터 신호에 따른 화상을 정확하게 표시하지 못하는 등의 문제가 생긴다.

또한, 상기 유지 데이터의 변동량은 샘플링을 행하는 직렬 데이터 신호의 전위 값뿐만 아니라 샘플링을 하기 전의 유지 데이터의 전위 값에 따라서도 다르다. 예를 들면, 상기 직렬 데이터 신호가 아날로그 신호인 경우, 샘플링을 하기 전의 유지 데이터의 전위가 0V인 경우와 2.5V인 경우에서는 샘플링을 행하는 직렬 데이터 신호의 전위가 각각 2V로 같더라도 샘플링을 한 후의 유지 데이터의 변동량이 다르다.

상술한 바와 같이 샘플링을 하기 전의 유지 데이터의 전위 값에 따라 상기 유지 데이터의 변동량에 편차가 많이 나타나는 경우 상기 유지 데이터의 변동을 무시하지 못하게 되고 또한 유지 데이터의 변동량에 따른 직렬 데이터 신호의 조정을 미리 행하는 것도 어려워진다.

상기 문제를 감안하여, 본 발명의 일 양태에서는 동작의 고속화에 따른 샘플-홀드 회로의 유지 데이터의 변동으로 인한, 생성되는 병렬 데이터 신호가 받는 영향을 억제하는 것을 과제 중 하나로 한다.

예를 들면, 본 발명의 일 양태에서는 동작의 고속화에 따른 샘플-홀드 회로의 유지 데이터의 변동량의 편차를 작게 하는 것을 과제 중 하나로 한다.

본 발명의 일 양태에서는 샘플-홀드 회로의 유지 데이터의 전위를 기준 전위로 설정할지 여부를 선택하는 스위치를 제공한다.

샘플-홀드 회로에 있어서, 직렬 데이터 신호의 샘플링을 하기 전에 상기 유지 데이터의 전위를 기준 전위로 설정함으로써 샘플링을 하기 전의 유지 데이터의 전위 값이 아니라 샘플링을 하는 직렬 데이터 신호의 전위 값에 따라 상기 유지 데이터의 변동량이 정해지도록 한다. 이로써 고속화에 따른 샘플-홀드 회로의 유지 데이터의 변동량의 편차를 작게 한다. 또한, 상기 유지 데이터의 변동량의 편차가 작게 되면 상기 유지 데이터의 변동을 무시할 수 있게 되거나, 또는 상기 유지 데이터의 변동량에 따라 직렬 데이터 신호를 조정하는 것이 용이하게 된다.

또한, 본 발명의 일 양태에서는 샘플-홀드 회로의 샘플링 동작의 제어하는 데에 사용되는 복수의 샘플링 제어 신호 중 하나에 의하여 상기 스위치의 온 상태 또는 오프 상태를 제어한다. 상기 구성으로 함으로써 복수의 샘플-홀드 회로에 있어서 어느 샘플-홀드 회로에서 샘플링을 행하는 동안에 다른 샘플-홀드 회로의 유지 데이터의 전위를 기준 전위로 설정하는 것을 가능하게 하고 동작 시간 증대의 억제, 그리고 동작 속도 저하의 억제를 도모한다.

본 발명의 일 양태는, 제 1 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 1 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 1 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중의 하나가 되는 제 1 데이터 신호를 생성하여 출력하는 기능을 갖는 제 1 샘플-홀드 회로와, 제 2 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 2 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 2 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중의 하나가 되는 제 2 데이터 신호를 생성하여 출력하는 기능을 갖는 제 2 샘플-홀드 회로를 구비하고, 제 2 샘플-홀드 회로가 제 1 샘플링 제어 신호에 따라 제 2 데이터의 전위를 기준 전위로 설정할지 여부를 선택하는 기능을 갖는 스위치를 구비하는 신호 변환 회로이다.

또한, 본 발명의 일 양태는, 제 1 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 1 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 1 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중 하나가 되는 제 1 데이터 신호를 생성하여 출력하는 기능을 갖는 제 1 샘플-홀드 회로와, 제 2 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 2 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 2 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중 하나가 되는 제 2 데이터 신호를 생성하여 출력하는 기능을 갖는 제 2 샘플-홀드 회로와, 제 3 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 3 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 3 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중 하나가 되는 제 3 데이터 신호를 생성하여 출력하는 기능을 갖는 제 3 샘플-홀드 회로와, 전위가 제 1 샘플링 제어 신호 및 제 2 샘플링 제어 신호의 논리합이 되는 제 4 샘플링 제어 신호를 생성하여 출력하는 논리 회로를 구비하고, 제 3 샘플-홀드 회로가 제 4 샘플링 제어 신호에 따라 제 3 데이터의 전위를 기준 전위로 설정할지 여부를 선택하는 기능을 갖는 스위치를 구비하는 신호 변환 회로이다.

또한, 본 발명의 일 양태는 직렬 데이터 신호인 비디오 데이터 신호가 입력되고 비디오 데이터 신호를 병렬 데이터 신호가 되는 복수의 데이터 신호로 변환하여 상기 복수의 데이터 신호를 출력하는 신호 변환 회로와, 복수의 데이터 신호가 입력되고 입력된 복수의 데이터 신호를 순차적으로 출력하는 기능을 갖는 소스 드라이버와, 복수의 게이트 신호를 생성하여 출력하는 기능을 갖는 게이트 드라이버와, 복수의 게이트 신호 중 하나에 따라 복수의 데이터 신호 중의 하나가 입력되는 복수의 화소 회로와, 신호 변환 회로, 소스 드라이버, 및 게이트 드라이버의 동작을 제어하는 제어 회로를 구비하고, 신호 변환 회로가, 제 1 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 1 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 1 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중 하나가 되는 제 1 데이터 신호를 생성하여 출력하는 기능을 갖는 제 1 샘플-홀드 회로와, 제 2 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 2 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 2 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중의 하나가 되는 제 2 데이터 신호를 생성하여 출력하는 기능을 갖는 제 2 샘플-홀드 회로와, 제 1 샘플링 제어 신호 및 제 2 샘플링 제어 신호를 생성하여 출력하는 시프트 레지스터를 구비하고, 제 2 샘플-홀드 회로가 제 1 샘플링 제어 신호에 따라 제 2 데이터의 전위를 기준 전위로 설정할지의 여부를 선택하는 기능을 갖는 스위치를 구비하는 표시 장치이다.

또한, 본 발명의 일 양태는 직렬 데이터 신호인 비디오 데이터 신호가 입력되고 비디오 데이터 신호를 병렬 데이터 신호가 되는 복수의 데이터 신호로 변환하여 상기 복수의 데이터 신호를 출력하는 신호 변환 회로와, 복수의 데이터 신호가 입력되고 입력된 복수의 데이터 신호를 순차적으로 출력하는 기능을 갖는 소스 드라이버와, 복수의 게이트 신호를 생성하여 출력하는 기능을 갖는 게이트 드라이버와, 복수의 게이트 신호 중 하나에 따라 복수의 데이터 신호 중의 하나가 입력되는 복수의 화소 회로와, 신호 변환 회로, 소스 드라이버, 및 게이트 드라이버의 동작을 제어하는 제어 회로를 구비하고, 신호 변환 회로가, 제 1 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 1 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 1 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중 하나가 되는 제 1 데이터 신호를 생성하여 출력하는 기능을 갖는 제 1 샘플-홀드 회로와, 제 2 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 2 데이터로서 추출하고 유지하는 기능을 갖고 또 유지된 제 2 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중 하나가 되는 제 2 데이터 신호를 생성하여 출력하는 기능을 갖는 제 2 샘플-홀드 회로와, 제 3 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 3 데이터로서 추출하고 유지하는 지능을 갖고 또 유지된 제 3 데이터를 사용하여 병렬 데이터 신호의 복수의 데이터 신호 중 하나가 되는 제 3 데이터 신호를 생성하여 출력하는 기능을 갖는 제 3 샘플-홀드 회로와, 전위가 제 1 샘플링 제어 신호 및 제 2 샘플링 제어 신호의 논리합이 되는 제 4 샘플링 제어 신호를 생성하여 출력하는 논리 회로와, 제 1 샘플링 제어 신호 내지 제 3 샘플링 제어 신호를 생성하여 출력하는 시프트 레지스터를 구비하고, 제 3 샘플-홀드 회로가 제 4 샘플링 제어 신호에 따라 제 3 데이터의 전위를 기준 전위로 설정할지 여부를 선택하는 기능을 갖는 스위치를 구비하는 표시 장치이다.

또한, 본 발명의 일 양태인 표시 장치에 있어서 신호 변환 회로, 소스 드라이버, 게이트 드라이버, 복수의 화소 회로, 및 제어 회로를 동일한 기판 위에 제공하여도 좋다.

또한, 본 발명의 일 양태는 상기 표시 장치를 사용하여 구성되는 패널을 구비하는 전자 기기이다.

본 발명의 일 양태에 의하여 동작의 고속화에 따른 샘플-홀드 회로의 유지 데이터의 변동으로 인한, 생성되는 병렬 데이터 신호가 받는 영향을 억제할 수 있다.

예를 들어, 표시 장치의 동작의 고속화에 따른 샘플-홀드 회로의 유지 데이터의 변동량의 편차가 작게 되어 유지 데이터의 변동을 무시할 수 있게 되거나, 또는 유지 데이터의 변동량에 따라 직렬 데이터 신호를 조정하는 것이 용이하게 되므로 상기 생성되는 병렬 데이터 신호가 받는 영향을 억제할 수 있다.

도 1은 신호 변환 회로의 예를 설명하기 위한 도면.
도 2는 신호 변환 회로의 예를 설명하기 위한 도면.
도 3(A) 내지 도 3(C)는 신호 변환 회로의 구동 방법 예를 설명하기 위한 도면.
도 4는 신호 변환 회로의 예를 설명하기 위한 도면.
도 5는 신호 변환 회로의 예를 설명하기 위한 도면.
도 6은 표시 장치의 구성 예를 설명하기 위한 도면.
도 7은 표시 장치의 구성 예를 설명하기 위한 도면.
도 8은 표시 장치의 구조 예를 설명하기 위한 도면.
도 9는 표시 장치의 구조 예를 설명하기 위한 도면.
도 10(A) 내지 도 10(D)는 전자 기기의 예를 설명하기 위한 도면.

본 발명의 실시형태의 예에 대하여 설명한다. 또한, 본 발명의 취지 및 범위에서 벗어남이 없이 실시형태의 내용을 변경하는 것은 당업자라면 용이하다. 따라서, 예를 들어 본 발명은 하기 실시형태의 기재 내용에 한정되지 않는다.

또한, 각 실시형태의 내용을 서로 적절히 조합할 수 있다. 또한, 각 실시형태의 내용을 서로 적절히 교체할 수 있다.

또한, 제 1, 제 2 등의 서수는 구성 요소가 혼동되지 않도록 붙이는 것이며 각 구성 요소의 개수는 서수의 숫자에 한정되지 않는다.

(실시형태 1)

본 실시형태에서는 직렬 데이터 신호를 병렬 데이터 신호로 변환 가능한 신호 변환 회로의 예에 대하여 도 1 내지 도 5를 사용하여 설명한다.

본 실시형태의 신호 변환 회로의 회로 구성 예를 도 1에 도시하였다.

도 1에 도시한 신호 변환 회로는 복수의 샘플-홀드 회로(SH)(샘플-홀드 회로(SH_i), 샘플-홀드 회로(SH_j)를 포함함)를 구비한다. 샘플-홀드 회로(SH_i)와 샘플-홀드 회로(SH_j)는 서로 연속된 단에 배치된 샘플-홀드 회로인 것이 바람직하다. 다만, 이 구성에 한정되지 않아 예를 들어 샘플-홀드 회로(SH_i) 및 샘플-홀드 회로(SH_j) 사이에 다른 샘플-홀드 회로가 제공되어도 좋다.

복수의 샘플-홀드 회로(SH) 각각은 서로 다른 샘플링 제어 신호(SMP)에 따라 데이터 신호선(DL)을 통하여 입력되는 직렬 데이터 신호의 일부를 데이터(D)로서 추출(샘플링)하고 유지하는 기능을 갖는다. 예를 들어, 샘플-홀드 회로(SH_i)는 샘플링 제어 신호(SMP_i)에 따라 직렬 데이터 신호의 일부를 데이터(D_i)로서 추출하고 유지하고, 샘플-홀드 회로(SH_j)는 샘플링 제어 신호(SMP_j)에 따라 직렬 데이터 신호의 일부를 데이터(D_j)로서 추출하고 유지한다. 또한, 직렬 데이터 신호는 예를 들어 아날로그 신호인 것이 바람직하다.

복수의 샘플-홀드 회로(SH) 각각은 스위치(SSW)와, 용량 소자(Cp)와, 증폭 회로(AMP)와, 스위치(PSW)를 구비한다. 예를 들어, 샘플-홀드 회로(SH_i)는 스위치(SSW_i)와, 용량 소자(Cp_i)와, 증폭 회로(AMP_i)와, 스위치(PSW_i)를 구비하고, 샘플-홀드 회로(SH_j)는 스위치(SSW_j)와, 용량 소자(Cp_j)와, 증폭 회로(AMP_j)와, 스위치(PSW_j)를 구비한다. 또한, 반드시 모든 샘플-홀드 회로(SH)에 스위치(PSW)를 제공하지 않아도 좋고 예를 들어 샘플-홀드 회로(SH_i) 및 샘플-홀드 회로(SH_j) 중 적어도 하나에 스위치(PSW)를 제공하여도 좋다.

스위치(SSW)는 샘플링 제어 신호(SMP)에 따라, 데이터 신호선(DL)을 통하여 입력되는 직렬 데이터 신호의 일부를 추출하고 데이터(D)로서 유지할지 여부를 제어하는 기능을 갖는다. 또한, 예를 들어 전계 효과 트랜지스터를 사용하여 스위치(SSW)를 구성할 수 있다. 이 경우 전계 효과 트랜지스터의 게이트 전위를 샘플링 제어 신호(SMP)에 의하여 변화시킴으로써 스위치(SSW)를 온 상태 또는 오프 상태로 할 수 있다. 상기 전계 효과 트랜지스터를 사용한 스위치로서는 예를 들어 아날로그 스위치 등을 들 수 있다.

용량 소자(Cp)에 있어서 한 쌍의 전극의 한쪽의 전위는 데이터(D)와 동등한 값이 되고 다른 쪽에는 접지 전위가 공급된다. 용량 소자(Cp)는 데이터(D)를 유지하기 위한 유지 용량으로서의 기능을 갖는다.

증폭 회로(AMP)는 플러스 입력단자, 마이너스 입력단자, 및 출력 단자를 갖는다. 증폭 회로(AMP)에서는 플러스 입력단자의 전위가 데이터(D)와 동등한 값이 되고 마이너스 입력 단자와 출력 단자는 접속된다. 증폭 회로(AMP)는 데이터(D)의 전위에 따른 값의 데이터 신호(DATA)를 생성하여 출력하는 기능을 갖는다. 예를 들어, 증폭 회로(AMP_i)의 출력 신호가 병렬 데이터 신호의 복수의 데이터 신호 중 하나인 데이터 신호(DATA_i)가 되고, 증폭 회로(AMP_j)의 출력 신호가 병렬 데이터 신호의 복수의 데이터 신호 중 하나인 데이터 신호(DATA_j)가 된다. 또한, 예를 들어 연산 증폭기(operational amplifier)를 사용하여 증폭 회로(AMP)를 구성할 수 있다.

스위치(PSW)는 다른 샘플-홀드 회로(SH)의 샘플링 동작의 제어하는 데에 사용되는 샘플링 제어 신호(SMP)에 따라 데이터(D)의 전위를 기준 전위 VR로 설정할지 여부를 제어하는 기능을 갖는다. 기준 전위 VR의 값은 기준 전위선(VPL)을 통하여 공급되는 전위에 따라 정해진다. 기준 전위 VR의 값은 일정한 값인 것이 바람직하다. 예를 들어, 직렬 데이터 신호의 전위의 최대값과 최소값 간의 어느 값이 기준 전위 VR의 값으로서 설정되는 것이 바람직하다.

예를 들어, 스위치(PSW_i)는 샘플링 제어 신호(SMP_h)에 따라 데이터(D_i)의 전위를 기준 전위 VR로 설정할지 여부를 제어하는 기능을 갖고, 스위치(PSW_j)는 샘플링 제어 신호(SMP_i)에 따라 데이터(D_j)의 전위를 기준 전위 VR로 설정할지 여부를 제어하는 기능을 갖는다.

또한, 예를 들어 스위치(SSW)와 마찬가지로 전계 효과 트랜지스터를 사용하여 스위치(PSW)를 구성할 수 있다. 이 경우, 전계 효과 트랜지스터의 게이트 전위를 샘플링 제어 신호(SMP)에 의하여 변화시킴으로써 스위치(PSW)를 온 상태 또는 오프 상태로 할 수 있다. 상기 전계 효과 트랜지스터를 사용한 스위치로서는 예를 들어 아날로그 스위치 등을 들 수 있다. 예를 들어, 스위치(PSW)는 스위치(SSW)와 동일한 구성으로 하는 것이 바람직하다.

샘플링 제어 신호(SMP)를 사용하여 스위치(PSW)를 제어함으로써 어느 샘플-홀드 회로(SH)에서 샘플링을 행하는 동안에 다른 샘플-홀드 회로(SH)에서 데이터(D)를 기준 전위로 설정할 수 있어 별도로 기준 전위로 설정하는 기간을 제공할 필요가 없기 때문에 동작 시간이 증대하는 것을 억제할 수 있다. 따라서, 동작 속도가 저하하는 것을 억제할 수 있다.

또한, 샘플-홀드 회로(SH)에 스위치(PSW)가 제공되는 구성에 한정되지 않아 예를 들어 도 2에 도시한 대로 샘플-홀드 회로(SH)와 별도로 스위치(PSW)가 제공되는 구성으로 하여도 좋다.

다음에 본 실시형태의 신호 변환 회로의 구동 방법 예로서 도 1에 도시한 신호 변환 회로의 구동 방법 예에 대하여 도 3(A) 내지 도 3(C)를 사용하여 설명한다. 도 3(A) 내지 도 3(C)는 도 1에 도시한 신호 변환 회로의 동작 예를 도시한 도면이다.

도 1에 도시한 신호 변환 회로의 구동 방법 예에서는 복수의 샘플링 제어 신호(SMP)에 따라 샘플-홀드 회로(SH) 각각에 있어서, 유지된 데이터(D)의 전위를 기준 전위 VR로 설정한 후에 직렬 데이터 신호의 일부를 데이터로서 추출하고 유지하는 동작을 행한다.

예를 들어, 우선 도 3(A)에 도시한 대로 샘플링 제어 신호(SMP_h)의 펄스를 신호 변환 회로에 입력함으로써 샘플-홀드 회로(SH_i)의 스위치(PSW_i)를 온 상태로 한다.

상술한 경우 샘플-홀드 회로(SH_i)의 데이터(D_i)의 전위가 기준 전위 VR로 설정된다.

그 후 샘플링 제어 신호(SMP_h)의 펄스 입력이 끝나면 스위치(PSW_i)가 오프 상태가 되며 데이터(D_i)의 전위가 기준 전위 VR로 설정되고 유지된다.

다음에, 도 3(B)에 도시한 대로 샘플링 제어 신호(SMP_i)의 펄스를 신호 변환 회로에 입력함으로써 샘플-홀드 회로(SH_i)의 스위치(SSW_i)를 온 상태로 하고 샘플-홀드 회로(SH_j)의 스위치(PSW_j)를 온 상태로 한다.

상술한 경우 샘플-홀드 회로(SH_i)의 데이터(D_i)의 전위가 데이터 신호선(DL)의 전위와 동등한 값이 된다. 이 때의 직렬 데이터 신호의 전위를 전위(D1)로 한다.

또한, 이 때의 샘플-홀드 회로(SH_j)의 데이터(D_j)의 전위가 기준 전위 VR로 설정된다.

그 후 샘플링 제어 신호(SMP_i)의 펄스 입력이 끝나면 스위치(SSW_i)가 오프 상태가 되고 데이터(D_i)의 전위가 되는 노드가 부유 상태가 되며 직렬 데이터 신호의 일부(전위(D1))의 추출(샘플링)이 행해졌음을 의미한다. 또한, 데이터 신호(DATA_i)의 전위의 값은 데이터(D_i)의 전위에 따른 값이 된다.

또한, 샘플링 제어 신호(SMP_i)의 펄스 입력이 끝나면 스위치(PSW_j)가 오프 상태가 되며 데이터(D_j)의 전위가 기준 전위 VR로 설정되고 유지된다.

다음에 도 3(C)에 도시한 대로 샘플링 제어 신호(SMP_j)의 펄스를 신호 변환 회로에 입력함으로써 샘플-홀드 회로(SH_j)의 스위치(SSW_j)를 온 상태로 한다.

상술한 경우 샘플-홀드 회로(SH_j)의 데이터(D_j)의 전위가 데이터 신호선(DL)의 전위와 동등한 값이 된다． 이 때의 직렬 데이터 신호의 전위를 전위(D2)로 한다.

그 후 샘플링 제어 신호(SMP_j)의 펄스 입력이 끝나면 스위치(SSW_j)는 오프 상태가 되고 데이터(D_j)의 전위가 되는 노드가 부유 상태가 되며 직렬 데이터 신호의 일부(전위(D2))의 추출(샘플링)이 행해졌음을 의미한다. 또한, 데이터 신호(DATA_j)의 전위 값은 데이터(D_j)의 전위에 따른 값이 된다.

상술한 바와 같이 도 1에 도시한 신호 변환 회로의 구동 방법 예에서는 어느 샘플-홀드 회로의 샘플링 동작을 제어하는 스위치(SSW)와, 다른 샘플-홀드 회로의 유지 데이터의 전위를 기준 전위로 설정할지 여부를 제어하는 스위치(PSW)를 같은 샘플링 제어 신호(SMP)에 의하여 제어한다. 이로써, 예를 들어 샘플-홀드 회로(SH_i)에 있어서 스위치(SSW_i)를 온 상태로 하여 샘플링을 행하는 동안에 샘플-홀드 회로(SH_j)에 있어서 스위치(PSW_j)를 온 상태로 하여 데이터(D_j)의 전위를 기준 전위 VR로 설정할 수 있으므로 별도로 기준 전위 설정 기간 등을 제공할 필요가 없다.

또한, 도 1에 도시된 구성에 한정되지 않아 예를 들어 도 4에 도시한 대로 신호 변환 회로는, 하나의 샘플-홀드 회로에서 유지된 데이터(D)의 전위를 기준 전위로 설정할지 여부를 제어하는 복수의 스위치(PSW)가 제공되는 구성으로 하여도 좋다.

도 4에 도시한 신호 변환 회로는 샘플-홀드 회로(SH_i), 샘플-홀드 회로(SH_j), 샘플-홀드 회로(SH_k)를 구비한다. 샘플-홀드 회로(SH_i), 샘플-홀드 회로(SH_j), 샘플-홀드 회로(SH_k)는 서로 연속된 단에 배치된 샘플-홀드 회로인 것이 바람직하지만 이것에 한정되지 않아 샘플-홀드 회로(SH_i), 샘플-홀드 회로(SH_j), 샘플-홀드 회로(SH_k) 각각 사이에 다른 샘플-홀드 회로를 제공하여도 좋다. 또한, 도 1에 도시한 신호 변환 회로와 동일한 부분에 대해서는 도 1의 신호 변환 회로의 설명을 적절히 원용하는 것이 가능하다.

복수의 샘플-홀드 회로 SH 각각은 스위치（SSW）와, 용량 소자(Cp)와, 증폭 회로(AMP)와, 스위치(PSW1)와, 스위치(PSW2)를 구비한다. 예를 들어, 샘플-홀드 회로(SH_i)는 스위치(SSW_i)와, 용량 소자(Cp_i)와, 증폭 회로(AMP_i)와, 스위치(PSW1_i)와, 스위치(PSW2_i)를 구비하고, 샘플-홀드 회로(SH_j)는 스위치(SSW_j)와, 용량 소자(Cp_j)와, 증폭 회로(AMP_j)와, 스위치(PSW1_j)와, 스위치(PSW2_j)를 구비하고, 샘플-홀드 회로(SH_k)는 스위치(SSW_k)와, 용량 소자(Cp_k)와, 증폭 회로(AMP_k)와, 스위치(PSW1_k)와, 스위치(PSW2_k)를 구비한다. 이 경우, 스위치(PSW2_i)는 샘플링 제어 신호(SMP_g)에 따라 온 상태 또는 오프 상태가 되도록 제어된다. 또한, 이것에 한정되지 않아 샘플-홀드 회로(SH_k)가 적어도 스위치(PSW1_k) 및 스위치(PSW2_k)를 구비하면 좋다. 또한, 하나의 샘플-홀드 회로의 유지 데이터의 전위를 기준 전위로 설정하기 위하여 3개 이상의 스위치(PSW)를 제공하여도 좋다.

또한, 도 4에 도시한 신호 변환 회로에 있어서 스위치(PSW1_k)는 샘플링 제어 신호(SMP_j)에 따라 데이터(D_k)의 전위를 기준 전위 VR로 설정할지 여부를 제어하는 기능을 갖고, 스위치(PSW2_k)는 샘플링 제어 신호(SMP_i)에 따라 데이터(D_k)의 전위를 기준 전위 VR로 설정할지 여부를 제어하는 기능을 갖는다. 따라서, 복수의 샘플링 기간에 걸쳐 샘플-홀드 회로(SH)의 데이터(D)의 전위를 기준 전위 VR로 설정할 수 있다. 즉, 하나의 샘플링 기간보다 긴 기간에 걸쳐 샘플-홀드 회로(SH)의 데이터(D)의 전위를 기준 전위 VR로 설정할 수 있다. 이로써, 샘플링 레이트가 높아진 경우에도 샘플링을 하기 전에 데이터(D)의 전위를 기준 전위로 설정하는 시간을 충분히 확보할 수 있다.

또한, 예를 들어 도 5에 도시한 대로 신호 변환 회로의 구성을 논리 회로 등에 의하여 복수의 샘플링 제어 신호의 합성 신호에 의하여 스위치(PSW)를 제어하는 구성으로 하여도 좋다.

도 5에 도시한 신호 변환 회로는 샘플-홀드 회로(SH_i), 샘플-홀드 회로(SH_j), 샘플-홀드 회로(SH_k)를 구비한다. 샘플-홀드 회로(SH_i), 샘플-홀드 회로(SH_j), 샘플-홀드 회로(SH_k)는 서로 연속된 단에 배치된 샘플-홀드 회로인 것이 바람직하지만, 이것에 한정되지 않아 샘플-홀드 회로(SH_i), 샘플-홀드 회로(SH_j), 샘플-홀드 회로(SH_k) 각각 사이에 다른 샘플-홀드 회로를 제공하여도 좋다. 또한, 도 1에 도시한 신호 변환 회로와 동일한 부분에 대해서는 도 1의 신호 변환 회로의 설명을 적절히 원용할 수 있다.

복수의 샘플-홀드 회로(SH) 각각은 스위치(SSW)와, 용량 소자(Cp)와, 증폭 회로(AMP)와, 스위치(PSW)를 구비한다. 예를 들어, 샘플-홀드 회로(SH_i)는 스위치(SSW_i)와, 용량 소자(Cp_i)와, 증폭 회로(AMP_i)와, 스위치(PSW_i)를 구비하고 샘플-홀드 회로(SH_j)는 스위치(SSW_j)와, 용량 소자(Cp_j)와, 증폭 회로(AMP_j)와, 스위치(PSW_j)를 구비하고, 샘플-홀드 회로(SH_k)는 스위치(SSW_k)와, 용량 소자(Cp_k)와, 증폭 회로(AMP_k)와, 스위치(PSW_k)를 구비한다. 또한, 이것에 한정되지 않아 샘플-홀드 회로(SH_k)가 적어도 스위치(PSW_k)를 구비하면 좋다.

스위치(PSW_i)는 논리 회로(LGC_i)의 출력 신호인 샘플링 제어 신호에 따라 온 상태 또는 오프 상태가 되도록 제어된다. 논리 회로(LGC_i)의 출력 신호의 전위는 샘플링 제어 신호(SMP_h)와 샘플링 제어 신호(SMP_g)의 논리합이 된다.

또한 스위치(PSW_j)는 논리 회로(LGC_j)의 출력 신호인 샘플링 제어 신호에 따라 온 상태 또는 오프 상태가 되도록 제어된다. 논리 회로(LGC_j)의 출력 신호의 전위는 샘플링 제어 신호(SMP_i)와 샘플링 제어 신호(SMP_h)의 논리합이 된다.

또한 스위치(PSW_k)는 논리 회로(LGC_k)의 출력 신호인 샘플링 제어 신호에 따라 온 상태 또는 오프 상태가 되도록 제어된다. 논리 회로(LGC_k)의 출력 신호의 전위는 샘플링 제어 신호(SMP_j)와 샘플링 제어 신호(SMP_i)의 논리합이 된다.

논리 회로(LGC_i), 논리 회로(LGC_j), 논리 회로(LGC_k)로서는 예를 들어 논리합의 연산이 가능한 논리 회로를 사용할 수 있으며 예를 들어 OR 회로를 사용할 수 있다. 또한, 논리 회로(LGC_i)를 샘플-홀드 회로(SH_i)에 제공하여도 좋고 논리 회로(LGC_j)를 샘플-홀드 회로(SH_j)에 제공하여도 좋고 논리 회로(LGC_k)를 샘플-홀드 회로(SH_k)에 제공하여도 좋다.

또한 이것에 한정되지 않아 3가지 이상의 샘플링 제어 신호를 사용하여 논리 회로에 의하여 스위치(PSW)를 제어하는 샘플링 제어 신호를 생성하여도 좋다.

또한, 도 5에 도시한 신호 변환 회로에 있어서 스위치(PSW_k)는, 논리 회로(LGC_k)의 출력 신호이며 전위가 샘플링 제어 신호(SMP_j)와 샘플링 제어 신호(SMP_i)의 논리합인 샘플링 제어 신호에 따라, 데이터(D_k)의 전위를 기준 전위 VR로 설정할지 여부를 제어하는 기능을 갖는다. 따라서, 복수의 샘플링 기간에 걸쳐 샘플-홀드 회로(SH)의 데이터(D)의 전위를 기준 전위 VR로 설정할 수 있다. 이로써, 샘플링 레이트가 높아진 경우에도 샘플링을 하기 전에 데이터(D)의 전위를 기준 전위로 설정하는 시간을 충분히 확보할 수 있다.

상술한 것이 본 실시형태의 신호 변환 회로에 대한 설명이다.

도 1 내지 도 5를 사용하여 설명한 바와 같이 본 실시형태의 신호 변환 회로의 일례에서는 제 1 샘플-홀드 회로(예를 들어 샘플-홀드 회로(SH_i))와, 제 2 샘플-홀드 회로(예를 들어 샘플-홀드 회로(SH_j))를 제공하고 그리고 샘플-홀드 회로에 유지되는 데이터의 전위를 기준 전위로 설정할지 여부를 제어하는 스위치를 제공한다.

직렬 데이터 신호의 샘플링을 하기 전에 상기 유지 데이터의 전위를 기준 전위로 설정함으로써 샘플링을 하기 전의 유지 데이터의 전위의 값에 기인하는 상기 유지 데이터의 변동량의 편차를 작게 할 수 있다. 이로써, 고속화에 따른 샘플-홀드 회로의 유지 데이터의 변동량의 편차를 작게 할 수 있어 상기 유지 데이터의 변동을 무시할 수 있게 되거나, 또는 상기 유지 데이터의 변동량에 따른 직렬 데이터 신호를 보정하는 것이 용이하게 된다.

또한, 본 실시형태의 신호 변환 회로의 일례에서는 샘플링 제어 신호를 사용하여 상기 스위치를 제어함으로써 복수의 샘플-홀드 회로에 있어서 어느 샘플-홀드 회로에서 샘플링을 행하는 동안에 다른 샘플-홀드 회로의 유지 데이터의 전위를 기준 전위로 설정할 수 있으므로 동작 시간이 증대하는 것을 억제할 수 있고, 동작 속도가 저하하는 것을 억제할 수 있다.

따라서, 본 실시형태의 신호 변환 회로의 일례에서는 표시 장치의 동작의 고속화에 따른 샘플-홀드 회로의 유지 데이터의 변동으로 인한, 생성되는 병렬 데이터 신호가 받는 영향을 억제할 수 있다.

(실시형태 2)

본 실시형태에서는 본 발명의 일 양태인 신호 변환 회로를 구비하는 표시 장치의 예에 대하여 도 6 내지 도 9를 사용하여 설명한다.

본 실시형태의 표시 장치의 블록도를 도 6에 도시하였다. 도 6에 도시한 표시 장치는 클록 신호를 입력하기 위한 클록 신호 입력 단자(211)와, 스타트 펄스 신호를 입력하기 위한 스타트 펄스 신호 입력 단자(212)와, 데이터 신호를 입력하기 위한 데이터 신호 입력 단자(213)와, 애노드 전위(ANODE)를 공급하기 위한 애노드 단자(214)와, 캐소드 전위(CATHODE)를 공급하기 위한 캐소드 단자(215)와, 접지 전위(GND)를 공급하기 위한 접지 단자(216)와, 제어 회로(TG라고도 함)(240)와, 신호 변환 회로(SPC라고도 함)(250)와, 소스 드라이버(SD라고도 함)(261)와, 게이트 드라이버(GD라고도 함)(262)와, 복수의 화소 회로(270)를 구비한다. 또한, 도 6에 도시한 표시 장치에서는 애노드 단자(214), 캐소드 단자(215), 및 접지 단자(216)를 통하여 제어 회로(240), 신호 변환 회로(250), 소스 드라이버(261), 게이트 드라이버(262), 및 복수의 화소 회로(270)로 애노드 전위, 캐소드 전위, 및 접지 전위 중 어느 것이 적절히 공급된다.

제어 회로(240)에는 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력된다. 예를 들어, 클록 신호 입력 단자(211)를 통하여 클록 신호(CLK)를 제어 회로(240)에 입력하고 스타트 펄스 신호 입력 단자(212)를 통하여 스타트 펄스 신호(SP)를 제어 회로(240)에 입력하여도 좋다.

제어 회로(240)는 클록 신호(CLK) 및 스타트 펄스 신호(SP)에 따라 스타트 펄스 신호(SPC_SP), 클록 신호(S_CLK), 스타트 펄스 신호(S_SP), 클록 신호(G_CLK), 스타트 펄스 신호(G_SP), 및 복수의 제어 신호(G_PWC)를 생성하여 출력한다. 또한, 복수의 제어 신호(G_PWC)로서, 서로 위상이 상이한 복수의 클록 신호를 생성하여도 좋다.

제어 회로(240)는 신호 변환 회로(250), 소스 드라이버(261), 및 게이트 드라이버(262)의 동작을 제어하는 기능을 갖는다.

신호 변환 회로(250)에는 비디오 데이터 신호(VDATA)가 입력되고 또 클록 신호(CLK) 및 스타트 펄스 신호(SPC_SP)가 입력된다. 예를 들어, 데이터 신호 입력 단자(213)를 통하여 비디오 데이터 신호(VDATA)를 신호 변환 회로(250)에 입력하고, 클록 신호 입력 단자(211)를 통하여 클록 신호(CLK)를 신호 변환 회로(250)에 입력하여도 좋다.

신호 변환 회로(250)는 입력된 비디오 데이터 신호(VDATA)를 병렬 데이터 신호가 되는 제 1 내지 제 Y(Y는 2 이상의 자연수) 데이터 신호로 변환하여 출력하는 기능을 갖는다.

신호 변환 회로(250)는 클록 신호(CLK) 및 스타트 펄스 신호(SPC_SP)에 따라 복수의 샘플링 제어 신호(SMP)를 생성하여 출력하는 시프트 레지스터(251)와, 복수의 샘플링 제어 신호(SMP) 중 어느 것에 따라 비디오 데이터 신호(VDATA)의 일부의 추출 및 유지가 제어되는 복수의 샘플-홀드 회로(252)(샘플-홀드 회로(252_1) 내지 샘플-홀드 회로(252_Y))를 구비한다. 샘플-홀드 회로(252_1) 내지 샘플-홀드 회로(252_Y) 각각으로서는, 예를 들어 실시형태 1에 제시된 샘플-홀드 회로(SH)를 사용할 수 있다. 이 경우에는 예를 들어 애노드 전위 및 캐소드 전위로 이루어진 전압을 분압하여 기준 전위 VR을 생성하여도 좋다. 시프트 레지스터(251)는 클록 신호(CLK), 및 스타트 펄스 신호(SPC_SP)가 입력된다. 또한, 복수의 시프트 레지스터(251)를 제공하여 샘플-홀드 회로(252_1) 내지 샘플-홀드 회로(252_Y)의 일부를 어느 시프트 레지스터(251)로부터 출력되는 샘플링 제어 신호(SMP)에 의하여 제어하고, 나머지를 다른 시프트 레지스터(251)로부터 출력되는 샘플링 제어 신호(SMP)에 의하여 제어하여도 좋다.

소스 드라이버(261)에는 병렬 데이터 신호가 되는 상기 제 1 내지 제 Y 데이터 신호, 클록 신호(S_CLK), 및 스타트 펄스 신호(S_SP)가 입력된다. 소스 드라이버(261)는 클록 신호(S_CLK), 및 스타트 펄스 신호(S_SP)에 따라 입력된 제 1 내지 제 Y 데이터 신호를 순차적으로 출력하는 기능을 갖는다.

게이트 드라이버(262)에는 클록 신호(G_CLK), 스타트 펄스 신호(G_SP), 및 복수의 제어 신호(G_PWC)가 입력된다. 게이트 드라이버(262)는 클록 신호(G_CLK), 스타트 펄스 신호(G_SP), 및 복수의 제어 신호(G_PWC)에 따라 복수의 게이트 신호를 생성하여 출력하는 기능을 갖는다. 이 경우 복수의 제어 신호(G_PWC)는 복수의 게이트 신호의 펄스를 출력하는 타이밍과 펄스 폭을 제어하는 데 사용된다.

복수의 화소 회로(270)에는 복수의 게이트 신호선(GL)(게이트 신호선(GL_1) 내지 게이트 신호선(GL_X)(X는 2 이상의 자연수)) 중 어느 것을 통하여 복수의 게이트 신호가 입력된다. 또한 복수의 화소 회로(270) 중 어느 것에는, 복수의 게이트 신호 중 하나에 따라 복수의 소스 신호선(SL)(소스 신호선(SL_1) 내지 소스 신호선(SL_Y)) 중 어느 것을 통하여 제 1 내지 제 Y 데이터 신호 중 하나가 입력된다. 복수의 화소 회로(270)는 입력되는 데이터 신호의 데이터에 따른 표시 상태가 된다.

화소 회로(270)로서는, 예를 들어 액정 소자를 구비하는 화소 회로 또는 일렉트로루미네선스 소자(EL 소자라고도 함)를 구비하는 화소 회로를 사용할 수 있다.

또한 도 7에 도시한 대로 클록 신호 입력 단자(211)와, 제어 회로(240) 및 신호 변환 회로(250) 사이에 ESD(Electrostatic Discharge라고도 함) 보호 회로(221) 및 버퍼 회로(BUF라고도 함)(231)를 제공하여도 좋다. 또한 스타트 펄스 신호 입력 단자(212)와 제어 회로(240) 사이에 ESD 보호 회로(222) 및 버퍼 회로(232)를 제공하여도 좋다.

또한 비디오 데이터 신호(VDATA)가 디지털 신호인 경우 도 7에 도시한 대로 디지털/아날로그 신호 변환 회로(DAC라고도 함)(280)에 의하여 신호 변환 회로(250)에 입력되는 비디오 데이터 신호(VDATA)를 아날로그 데이터 신호로 변환하여도 좋다. 또한, 데이터 신호 입력 단자(213)와 신호 변환 회로(250)(또는 디지털/아날로그 신호 변환 회로(280)) 사이에 ESD 보호 회로(223)를 제공하여도 좋다.

도 6 및 도 7에 도시한 대로 본 실시형태의 표시 장치의 일례에서는 상술한 실시형태 1의 신호 변환 회로를 사용하여 비디오 데이터 신호를 병렬 데이터 신호로 변환함으로써 데이터 입력 단자의 개수를 하나로 할 수 있다. 단자의 개수를 적게 하면 예를 들어 외부 회로와의 접속 불량을 발생되기 어렵게 할 수 있다. 또한 접속하는 외부 회로의 개수를 적게 할 수 있다.

또한, 본 실시형태의 표시 장치의 구조 예에 대하여 도 8 및 도 9의 단면 모식도를 사용하여 설명한다.

도 8에 도시한 표시 장치의 구조 예는 전면 발광형 일렉트로루미네선스 표시 장치(EL 표시 장치라고도 함)인 경우의 구조 예이다. 또한, 이것에 한정되지 않아 본 실시형태의 표시 장치는 배면 발광형 또는 양면 발광형의 EL 표시 장치이어도 좋다.

도 8에 도시한 표시 장치는 동일한 기판(510) 위에 제공된 하지층(511) 위에 단자부(500a), 주변 회로부(500b), 및 화소부(500c)가 형성된다.

기판(510)으로서는 예를 들어 유리 기판, 실리콘 기판, 또는 플라스틱 기판을 사용할 수 있다.

또한, 하지층(511)으로서는 예를 들어 산화 절연 재료를 함유하는 층을 사용할 수 있고 예를 들어 산화 실리콘, 산화 질화 실리콘, 또는 질화 산화 실리콘 등의 재료를 함유하는 층을 사용할 수 있다. 또한, 하지층(511)에 적용 가능한 재료의 층을 적층함으로써 하지층(511)을 구성할 수도 있다.

단자부(500a)는 외부 회로와의 접속 단자가 제공되는 영역이다. 예를 들어, 도 6에 도시한 클록 신호 입력 단자(211), 스타트 펄스 신호 입력 단자(212), 데이터 신호 입력 단자(213), 애노드 단자(214), 캐소드 단자(215), 및 접지 단자(216)가 단자부(500a)에 형성된다.

주변 회로부(500b)는 도 6에 도시한 화소 회로(270)의 동작을 제어하는 회로가 제공되는 영역이다. 예를 들어, 도 6에 도시한 제어 회로(240), 신호 변환 회로(250), 소스 드라이버(261), 및 게이트 드라이버(262)가 주변 회로부(500b)에 형성된다.

화소부(500c)는 도 6에 도시한 화소 회로(270)가 제공되는 영역이다.

또한, 도 8에 도시한 표시 장치에 대하여 이하에 설명한다.

도 8에 도시한 표시 장치는 주변 회로부(500b)에 제공된 트랜지스터(501), 트랜지스터(502), 및 용량 소자(503)와, 화소부(500c)에 제공된 트랜지스터(504)를 갖는다.

트랜지스터(501) 및 트랜지스터(502)는 서로 도전형이 다른 전계 효과 트랜지스터이다. 예를 들어, 트랜지스터(501)가 n채널형 트랜지스터인 경우 트랜지스터(502)는 p채널형 트랜지스터이다. 여기서 절연층(516)은 트랜지스터(501) 및 트랜지스터(502)의 게이트 절연층으로서의 기능을 갖는다. 또한, 도 8에 도시한 표시 장치에 복수의 트랜지스터(501) 및 복수의 트랜지스터(502)를 제공하여도 좋다. 트랜지스터(501) 및 트랜지스터(502)는 제어 회로(240), 신호 변환 회로(250), 소스 드라이버(261), 및 게이트 드라이버(262) 중 어느 것을 구성하는 트랜지스터이다. 예를 들어, 상술한 실시형태 1의 신호 변환 회로의 스위치(SSW) 또는 스위치(PSW)를 아날로그 스위치를 사용하여 구성하는 경우에는 아날로그 스위치를 트랜지스터(501) 및 트랜지스터(502)를 사용하여 구성하여도 좋다.

용량 소자(503)는 트랜지스터(501) 및 트랜지스터(502)의 채널 형성층과 동일한 반도체막에 의하여 형성되고 도전형을 부여하는 불순물 원소가 첨가된 반도체층과, 절연층(516)과, 트랜지스터(501) 및 트랜지스터(502)의 게이트로서의 기능을 갖는 도전층과 동일한 도전막으로 형성된 도전층에 의하여 구성된다. 여기서 절연층(516)은 용량 소자(503)의 유전체층으로서의 기능을 갖는다. 용량 소자(503)는 예를 들어 신호 변환 회로(250)의 샘플-홀드 회로(252_1) 내지 샘플-홀드 회로(252_Y) 중 어느 것을 구성하는 용량 소자이다.

트랜지스터(504)는 화소 회로(270)를 구성하는 트랜지스터이다. 여기서 절연층(516) 및 절연층(517)은 트랜지스터(504)의 게이트 절연층으로서의 기능을 갖는다. 따라서 트랜지스터(504)의 게이트 절연층의 두께는 트랜지스터(501) 및 트랜지스터(502)의 게이트 절연층보다 두껍다. 그러므로 트랜지스터(501) 및 트랜지스터(502)의 동작 속도의 저하를 억제하고 또 트랜지스터(504)의 절연 내압을 향상시킬 수 있다.

절연층(516) 및 절연층(517)으로서는 예를 들어 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄, 또는 산화 하프늄 등의 재료를 함유하는 층을 사용할 수 있다. 또한, 절연층(516) 및 절연층(517)에 적용 가능한 층을 적층함으로써 절연층(516) 및 절연층(517)을 구성할 수도 있다.

또한, 트랜지스터(501), 트랜지스터(502), 및 트랜지스터(504)의 소스 또는 드레인으로서의 기능을 갖는 도전층, 또는 게이트로서의 기능을 갖는 도전층으로서는 예를 들어 몰리브덴, 티타늄, 크롬, 탄탈, 마그네슘, 은, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐 등의 금속 재료를 함유하는 재료의 층을 사용할 수 있다. 또한, 상기 도전층으로서는 도전성을 갖는 금속 산화물을 함유하는 층을 사용할 수도 있다. 도전성을 갖는 금속 산화물로서는 예를 들어 산화 인듐(In₂O₃), 산화 주석(SnO₂), 산화 아연(ZnO), 인듐-주석 산화물(In₂O₃-SnO₂, ITO라고 약기하는 경우도 있음), 인듐-아연 산화물(In₂O₃-ZnO) 등의 금속 산화물, 또는 실리콘, 산화 실리콘, 질소를 함유하는 상기 금속 산화물을 사용할 수 있다. 또한, 상기 도전층에 적용 가능한 재료의 층을 적층함으로써 상기 도전층을 구성할 수도 있다.

또한, 트랜지스터(501), 트랜지스터(502), 및 트랜지스터(504) 각각은 예를 들어 채널이 형성되는 단결정 반도체층(예를 들어 단결정 실리콘 등)을 함유한다. 단결정 반도체층을 사용하여 트랜지스터의 채널 형성 영역을 형성함으로써 트랜지스터(501), 트랜지스터(502), 및 트랜지스터(504)의 이동도를 높일 수 있으므로 각 회로의 동작을 고속화할 수 있다. 또한, 산화물 반도체층 등을 사용하여 트랜지스터의 채널 형성 영역을 형성하여도 좋다.

여기에서 상기 단결정 반도체층의 형성 예에 대하여 이하에서 설명한다.

예를 들어 기판(510)과, 상면에 절연층이 형성된 반도체 기판을 준비한다. 또한, 기판(510) 위에 미리 산화 절연층 또는 질화 절연층을 형성하여도 좋다.

예를 들어 열 산화법, CVD법, 또는 스퍼터링법 등에 의하여 산화물 절연막을 형성함으로써 반도체 기판 위에 절연층을 형성할 수 있다.

또한, 전계에 의하여 가속된 이온으로 이루어진 이온 빔을 반도체 기판에 주입하고 반도체 기판의 표면으로부터 일정한 깊이의 영역에 취약화 영역을 형성한다. 또한, 이온의 운동 에너지, 이온의 질량과 전하, 이온의 입사각 등을 조절함으로써 상기 취약화 영역의 깊이를 조절한다.

예를 들어, 이온 도핑 장치 또는 이온 주입 장치를 사용하여 상기 반도체 기판에 이온을 주입할 수 있다.

또한, 조사하는 이온으로서는 예를 들어 수소 또는 헬륨 중 하나 또는 양쪽 모두를 사용할 수 있다. 예를 들어, 이온 도핑 장치를 사용하여 수소 이온을 조사하는 경우 조사하는 이온에서의, H₃ ^＋의 비율을 높게 함으로써 이온 조사의 효율을 높일 수 있다. 구체적으로는 H^＋, H₂ ^＋, H₃ ^＋의 총량에 대한 H₃ ^＋의 비율이 50% 이상(더 바람직하게는 80% 이상)이 되도록 하는 것이 바람직하다.

또한, 반도체 기판에 제공된 절연층을 개재(介在)하여 기판(510)과 반도체 기판을 접합한다. 또한 기판(510)에도 절연층을 제공한 경우에는 반도체 기판에 제공된 절연층 및 기판(510)에 제공된 절연층을 개재하여 기판(510) 및 반도체 기판을 접합한다. 이 경우 기판(510) 및 반도체 기판 사이에 제공된 절연층이 하지층(511)이 된다.

또한, 가열 처리를 행하여 취약화 영역을 벽개면으로 하여 반도체 기판을 분리한다. 이로써 하지층(511) 위에 반도체층을 형성할 수 있다. 또한, 상기 반도체층의 표면에 레이저 광을 조사함으로써 상기 반도체층의 표면의 평탄성을 향상시킬 수 있다. 또한, 반도체층의 일부분을 에칭함으로써 상기 단결정 반도체층을 형성할 수 있다.

또한, 상기 단결정 반도체층에 도전형을 부여하는 불순물 원소를 첨가함으로써 소스 영역 및 드레인 영역이 형성된다. 예를 들어, n채널형 트랜지스터의 경우 n형의 도전형을 부여하는 불순물 원소(예를 들어 인 등)를 첨가하고 p채널형 트랜지스터의 경우 p형의 도전형을 부여하는 불순물 원소(예를 들어 보론 등)를 첨가한다.

이상이 상기 단결정 반도체층의 형성 예에 대하여 설명한 것이다.

또한, 도 8에 도시한 표시 장치는 절연층(521)과 도전층(518)을 갖는다.

절연층(521)은 트랜지스터(501), 트랜지스터(502), 용량 소자(503), 및 트랜지스터(504) 위에 제공된다. 절연층(521)은 평탄화층으로서의 기능을 갖는다. 절연층(521)으로서는 예를 들어 유기 절연층 또는 무기 절연층을 사용할 수 있다.

도전층(518)은 단자 전극으로서의 기능을 갖는다. 도전층(518)은 예를 들어 이방성 도전층(551)을 통하여 플렉시블 프린트 기판(FPC라고도 함)(552)에 전기적으로 접속된다. 도전층(518)은 예를 들어 트랜지스터(501), 트랜지스터(502), 및 트랜지스터(504)의 소스 또는 드레인으로서의 기능을 갖는 도전층과 동일한 도전막에 의하여 형성된다.

또한, 도 8에 도시한 표시 장치는 절연층(522)과, 화소부(500c)에 있어서 절연층(522) 위에 제공된 도전층(523)과, 도전층(523) 위에 제공된 절연층(524)과, 절연층(524)을 관통하여 제공된 개구부에 있어서 도전층(523)에 접하는 발광층(526)과, 발광층(526) 위에 제공된 도전층(527)을 갖는다.

절연층(522)은 트랜지스터(501), 트랜지스터(502), 및 트랜지스터(504)의 소스 또는 드레인으로서의 기능을 갖는 도전층과 도전층(518)을 덮도록 절연층(521) 위에 제공된다. 절연층(522)은 평탄화층으로서의 기능을 갖는다. 절연층(522)으로서는 예를 들어 유기 절연층 또는 무기 절연층을 사용할 수 있다.

도전층(523)은 절연층(522)을 관통하여 제공된 개구부에 있어서 트랜지스터(504)의 소스 또는 드레인으로서의 기능을 갖는 도전층에 접한다. 도전층(523)은 EL 소자의 한 쌍의 전극 중의 한쪽으로서의 기능을 갖는다. 도전층(523)은 광을 반사시키는 기능을 갖는다. 도전층(523)으로서는 예를 들어 트랜지스터(501), 트랜지스터(502), 및 트랜지스터(504)의 도전층에 적용 가능한 재료 중에서 광을 반사시키는 재료를 함유하는 층을 사용할 수 있다.

절연층(524)은 도전층(523)과 트랜지스터(504)의 소스 또는 드레인으로서의 기능을 갖는 도전층과의 접속부를 덮도록 제공된다. 절연층(524)에는 예를 들어 수지 재료 등을 사용할 수 있다.

발광층(526)은 EL 소자의 발광층으로서의 기능을 갖는다. 발광층(526)으로서는 예를 들어 특정의 색을 나타내는 광을 사출하는 발광 재료를 사용한 발광층을 사용할 수 있다. 또한, 서로 다른 특성의 색을 나타내는 광을 사출하는 발광층이 적층된 것을 사용하여 발광층(526)을 구성하여도 좋다. 발광 재료로서는 형광 재료 또는 인광 재료 등의 일렉트로루미네선스 재료(EL 재료라고도 함)를 사용할 수 있다. 또한, 복수의 EL 재료를 함유하는 재료를 사용하여 발광 재료를 구성하여도 좋다. 예를 들어 청색을 나타내는 광을 사출하는 형광 재료의 층, 등색을 나타내는 광을 사출하는 제 1 인광 재료의 층, 및 등색을 나타내는 광을 사출하는 제 2 인광 재료의 층을 적층하여 백색을 나타내는 광을 사출하는 발광층을 구성하여도 좋다. 또한, EL 재료로서는 유기 EL 재료 또는 무기 EL 재료를 사용할 수 있다. 또한, 상기 발광 재료를 함유하는 층에 더하여, 예를 들어 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 중의 하나 또는 복수를 제공하여 발광층(526)을 구성하여도 좋다.

도전층(527)은 EL 소자의 한 쌍의 전극 중 다른 쪽으로서의 기능을 갖는다. 도전층(527)은 광을 투과시키는 기능을 갖는다. 도전층(527)으로서는 예를 들어 트랜지스터(501), 트랜지스터(502), 및 트랜지스터(504)의 도전층에 적용 가능한 재료 중에서 광을 투과시키는 재료를 함유하는 층을 사용할 수 있다.

또한, 도 8에 도시한 표시 장치는 기판(530)의 한 평면에 제공된 착색층(531)과, 착색층(531)을 개재하여 기판(530)의 한 평면에 제공된 절연층(532)을 갖는다.

기판(530)으로서는 기판(510)에 적용 가능한 기판을 사용할 수 있다.

착색층(531)은 EL 소자로부터 발하는 광 중에서 적색을 나타내는 파장을 갖는 광, 녹색을 나타내는 파장을 갖는 광, 또는 청색을 나타내는 파장을 갖는 광을 투과하는 컬러 필터로서의 기능을 갖는다. 또한, 착색층(531)이 시안, 마젠타, 또는 옐로의 색을 나타내는 광을 투과시키는 기능을 가져도 좋다. 착색층(531)으로서는 예를 들어 염료 또는 안료를 함유하는 층을 사용할 수 있다. 염료를 함유하는 경우 착색층(531)은 예를 들어 포토리소그래피법, 인쇄법, 또는 잉크젯법을 사용하여 형성되고, 안료를 함유하는 경우 착색층(531)은 포토리소그래피법, 인쇄법, 전착법, 또는 전자 사진법 등을 사용하여 형성된다. 예를 들어 잉크젯법을 사용함으로써 실온에서 제조할 수 있거나, 저진공도로 제조할 수 있거나, 또는 대형 기판 위에 제조할 수 있다. 또한 레지스트 마스크를 사용하지 않아도 제조할 수 있으므로 제조 비용 및 제조 공정수를 저감시킬 수 있다.

절연층(532)은 평탄화층으로서의 기능을 갖는다. 절연층(532)으로서는 예를 들어 절연층(521)에 적용 가능한 재료로 이루어진 층을 사용할 수 있다.

도 8에 도시한 표시 장치에서는 도전층(523), 발광층(526), 및 도전층(527)에 의하여 EL 소자가 구성된다.

또한, EL 소자는 충전재(540)와 함께 실재(550)에 의하여 기판(510)과 기판(530) 사이에 밀봉된다.

충전재(540)로서는 예를 들어 질소나 아르곤 등의 불활성 기체, 자외선 경화 수지, 또는 열 경화 수지 등을 사용할 수 있다.

또한, 도 8에 있어서 실재(550)의 부분은 모두 동일한 해칭으로 나타내었고, EL 소자는 실재(550)로 둘러싸이도록 밀봉된 영역에 형성된다.

이상이 도 8에 도시한 표시 장치의 구조 예의 설명이다.

또한, 본 실시형태의 표시 장치는 EL 표시 장치에 한정되지 않아 예를 들어 도 9에 도시한 대로 액정 표시 장치이어도 좋다.

도 9에 도시한 표시 장치의 구조 예는 가로 전계(horizontal electric field) 방식을 사용한 액정 표시 장치의 경우를 도시한 구조 예이다. 또한, 이것에 한정되지 않아 본 실시형태의 표시 장치는 세로 전계(vertical electric field) 방식의 액정 표시 장치이어도 좋다.

도 9에 도시한 액정 표시 장치는 도 8에 도시한 도전층(523), 절연층(524), 발광층(526), 도전층(527), 충전재(540) 대신에 도전층(543), 도전층(544), 도전층(543) 및 도전층(544) 위에 제공된 절연층(545), 절연층(563), 및 액정층(570)을 갖는다.

도전층(543) 및 도전층(544) 각각은 빗살형이며 예를 들어 도전층(543)의 빗살형부와 도전층(544)의 빗살형부가 번갈아 나란히 제공된다. 도 9에 있어서 도전층(543)의 부분은 모두 동일한 해칭으로 나타내었다. 또한, 도전층(544)의 부분은 모두 동일한 해칭으로 나타내었다. 또한, 도전층(543) 및 도전층(544)은 착색층(531)과 중첩된다. 도전층(543) 및 도전층(544)은 액정 소자의 한 쌍의 전극으로서의 기능을 갖는다. 도전층(543) 및 도전층(544)으로서는 예를 들어 광을 투과시키는 금속 산화물의 층 등을 사용할 수 있다. 예를 들어 인듐을 함유하는 금속 산화물 등을 사용할 수 있다. 또한, 도전층(543) 및 도전층(544)에 적용 가능한 재료로 이루어진 층을 적층함으로써 도전층(543) 및 도전층(544)을 구성할 수도 있다.

절연층(545) 및 절연층(563)은 보호층으로서의 기능을 갖는다. 절연층(545) 및 절연층(563)으로서는 절연층(516) 및 절연층(517)에 적용 가능한 재료로 이루어진 층을 사용할 수 있다.

액정층(570)으로서는 예를 들어 블루상을 나타내는 액정을 함유하는 층을 사용할 수 있다.

블루상을 나타내는 액정을 함유하는 층은 예를 들어 블루상을 나타내는 액정, 키랄제, 액정성 모노머, 비액정성 모노머, 및 중합 개시제를 포함하는 액정 조성물에 의하여 구성된다. 블루상을 나타내는 액정은 응답 시간이 짧고, 광학적 등방성을 가지기 때문에 배향 처리가 불필요하고 또 시야각 의존성이 작다. 따라서 블루상을 나타내는 액정을 사용함으로써 액정 표시 장치를 고속으로 동작시킬 수 있다. 또한, 이것에 한정되지 않아 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 포함하는 액정층 등을 사용하여도 좋다. 상기 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.

도 9에 도시한 액정 표시 장치에서는 도전층(543), 액정층(570), 및 도전층(544)에 의하여 액정 소자가 구성된다.

이상이 도 9에 도시한 표시 장치에 대한 설명이다.

도 6 내지 도 9를 사용하여 설명한 바와 같이 본 실시형태의 표시 장치의 일례에서는 단결정 반도체층이 채널 형성 영역에 사용된 트랜지스터에 의하여 동일한 기판 위에 단자부, 주변 회로부, 화소부를 형성할 수 있다. 이로써, 각 회로 사이의 배선 개수를 저감시킬 수 있으므로 접속 불량 등을 억제할 수 있다.

또한, 본 실시형태의 표시 장치의 일례에서는 상술한 실시형태 1에서 제시한 신호 변환 회로를 사용하여 비디오 데이터 신호를 병렬 데이터 신호로 변환한다. 이로써, 데이터 신호 입력 단자의 개수를 적게 할 수 있다.

(실시형태 3)

본 실시형태에서는 상술한 실시형태 2의 표시 장치를 사용하여 구성되는 패널을 하우징에 구비하는 전자 기기의 예에 대하여 도 10(A) 내지 도 10(D)를 사용하여 설명한다.

도 10(A)에 도시한 전자 기기는 휴대형 정보 단말의 예이다.

도 10(A)에 도시한 전자 기기는 하우징(1011)과, 하우징(1011)에 제공된 패널(1012)과, 버튼(1013)과, 스피커(1014)를 구비한다.

또한, 도 10(A)에 도시한 전자 기기를 외부 기기에 접속하기 위한 접속 단자, 도 10(A)에 도시한 전자 기기를 조작하기 위한 버튼 중에서 하나 또는 복수를 하우징(1011)에 제공하여도 좋다.

패널(1012)은 표시 패널 및 터치 패널로서의 기능을 갖는다. 패널(1012)로서는 실시형태 2에서 제시하는 표시 장치에 터치 패널을 중첩시켜서 구성되는 패널을 사용할 수 있다.

버튼(1013)은 하우징(1011)에 제공된다. 예를 들어 전원 버튼인 버튼(1013)을 제공함으로써 버튼(1013)을 눌러 전자 기기를 온 상태로 할지 여부를 제어할 수 있다.

스피커(1014)는 하우징(1011)에 제공되고, 음성을 출력하는 기능을 갖는다.

또한, 하우징(1011)에 마이크를 제공하여도 좋다. 마이크를 제공함으로써 예를 들어 도 10(A)에 도시한 전자 기기를 전화기로서 기능시킬 수 있다.

도 10(A)에 도시한 전자 기기는 예를 들어 전화기, 전자 서적, 퍼스널 컴퓨터, 및 게임기 중 하나 또는 복수로서의 기능을 갖는다.

도 10(B)에 도시한 전자 기기는 접이식 정보 단말의 예이다.

도 10(B)에 도시한 전자 기기는 하우징(1021a)과, 하우징(1021b)과, 하우징(1021a)에 제공된 패널(1022a)과, 하우징(1021b)에 제공된 패널(1022b)과, 축부(1023)와, 버튼(1024)과, 접속 단자(1025)와, 기록 매체 삽입부(1026)와, 스피커(1027)를 구비한다.

하우징(1021a)과 하우징(1021b)은 축부(1023)에 의하여 접속된다.

패널(1022a) 및 패널(1022b)은 표시 패널 및 터치 패널로서의 기능을 갖는다. 패널(1022a) 및 패널(1022b)로서는 실시형태 2의 표시 장치에 터치 패널을 중첩시켜서 구성되는 패널을 적용할 수 있다.

도 10(B)에 도시한 전자 기기는 축부(1023)를 가지므로, 예를 들어 하우징(1021a) 또는 하우징(1021b)을 움직여 하우징(1021a)을 하우징(1021b)에 중첩시켜 전자 기기를 접을 수 있다.

버튼(1024)은 하우징(1021b)에 제공된다. 또한, 하우징(1021a)에 버튼(1024)을 제공하여도 좋다. 예를 들어 전원 버튼으로서의 기능을 갖는 버튼(1024)을 제공함으로써 버튼(1024)을 눌러 전자 기기 내의 회로로 전력을 공급할지 여부를 제어할 수 있다.

접속 단자(1025)는 하우징(1021a)에 제공된다. 또한, 하우징(1021b)에 접속 단자(1025)를 제공하여도 좋다. 또한, 복수의 접속 단자(1025)를 하우징(1021a) 및 하우징(1021b)의 한쪽 또는 양쪽 모두에 제공하여도 좋다. 접속 단자(1025)는 도 10(B)에 도시한 전자 기기와 다른 기기를 접속하기 위한 단자이다.

기록 매체 삽입부(1026)는 하우징(1021a)에 제공된다. 또한, 하우징(1021b)에 기록 매체 삽입부(1026)를 제공하여도 좋다. 또한, 복수의 기록 매체 삽입부(1026)를 하우징(1021a) 및 하우징(1021b)의 한쪽 또는 양쪽 모두에 제공하여도 좋다. 예를 들어 기록 매체 삽입부에 카드형 기록 매체를 삽입함으로써, 전자 기기에서 카드형 기록 매체로부터 데이터를 판독하는 것, 또는 전자 기기 내의 데이터를 카드형 기록 매체에 기록하는 것을 수행할 수 있다.

스피커(1027)는 하우징(1021b)에 제공되고, 음성을 출력하는 기능을 갖는다. 또한, 스피커(1027)를 하우징(1021b) 대신 하우징(1021a)에 제공하여도 좋다.

또한, 하우징(1021a) 또는 하우징(1021b)에 마이크를 제공하여도 좋다. 마이크를 제공함으로써 예를 들어 도 10(B)에 도시한 전자 기기를 전화기로서 기능시킬 수 있다.

도 10(B)에 도시한 전자기기는 예를 들어 전화기, 전자 서적, 퍼스널 컴퓨터, 및 게임기 중 하나 또는 복수로서의 기능을 갖는다.

도 10(C)에 도시한 전자 기기는 설치형 정보 단말의 예이다. 도 10(C)에 도시한 설치형 정보 단말은 하우징(1031)과, 하우징(1031)에 제공된 패널(1032)과, 버튼(1033)과, 스피커(1034)를 구비한다.

패널(1032)은 표시 패널 및 터치 패널로서의 기능을 갖는다. 패널(1032)로서는 실시형태 2의 표시 장치와 터치 패널을 중첩시켜서 구성되는 패널을 적용할 수 있다.

또한, 패널(1032)을 하우징(1031)의 갑판부(1035)에 제공할 수도 있다.

또한, 하우징(1031)에 표 등을 출력하는 표 출력부, 경화 투입부, 및 지폐 삽입부 중의 하나 또는 복수를 제공하여도 좋다.

버튼(1033)은 하우징(1031)에 제공된다. 예를 들어 전원 버튼으로서의 기능을 갖는 버튼(1033)을 제공함으로써 버튼(1033)을 눌러 전자 기기 내의 회로로 전력을 공급할지 여부를 제어할 수 있다.

스피커(1034)는 하우징(1031)에 제공되고, 음성을 출력하는 기능을 갖는다.

도 10(C)에 도시한 전자 기기는 예를 들어 현금 자동 입출금기, 티켓 등을 주문하기 위한 정보 통신 단말(멀티미디어 스테이션이라고도 함), 또는 게임기로서의 기능을 갖는다.

도 10(D)는 설치형 정보 단말의 예이다. 도 10(D)에 도시한 전자 기기는 하우징(1041)과, 하우징(1041)에 제공된 패널(1042)과, 하우징(1041)을 지탱하는 지지대(1043)와, 버튼(1044)과, 접속 단자(1045)와, 스피커(1046)를 구비한다.

또한, 외부기기에 접속시키기 위한 접속 단자, 도 10(D)에 도시한 전자 기기를 조작하기 위한 버튼 중에서 하나 또는 복수를 하우징(1041)에 제공하여도 좋다.

패널(1042)은 표시 패널로서의 기능을 갖는다. 패널(1042)로서는 실시형태 2의 표시 장치를 적용할 수 있다. 또한, 실시형태 2의 표시 장치에 터치 패널을 제공하여 패널(1042)에 터치 패널로서의 기능을 추가하여도 좋다.

버튼(1044)은 하우징(1041)에 제공된다. 예를 들어 전원 버튼으로서의 기능을 갖는 버튼(1044)을 제공함으로써 버튼(1044)을 눌러 전자 기기 내의 회로로 전력을 공급할지 여부를 제어할 수 있다.

접속 단자(1045)는 하우징(1041)에 제공된다. 접속 단자(1045)는 도 10(D)에 도시한 전자 기기와 다른 기기를 접속시키기 위한 단자이다. 예를 들어, 접속 단자(1045)에 의하여 도 10(D)에 도시한 전자 기기와 퍼스널 컴퓨터를 접속함으로써 퍼스널 컴퓨터로부터 입력되는 데이터 신호에 따른 화상을 패널(1042)에 표시시킬 수 있다. 예를 들어 도 10(D)에 도시한 전자 기기의 패널(1042)이 접속되는 전자 기기의 패널보다 크면, 다른 전자 기기의 표시 화상을 확대할 수 있고 복수의 사람이 동시에 시인하기 쉽게 된다.

스피커(1046)는 하우징(1041)에 제공되고, 음성을 출력하는 기능을 갖는다.

도 10(D)에 도시한 전자 기기는 예를 들어 출력 모니터, 퍼스널 컴퓨터, 또는 텔레비전 장치로서의 기능을 갖는다.

도 10(A) 내지 도 10(D)를 사용하여 설명한 바와 같이 실시형태 2의 표시 장치를 패널에 사용함으로써 동작을 고속화할 수 있고, 또한 패널에서 발생하는 접속 불량 등이 억제되기 때문에 전자 기기의 신뢰성을 높일 수 있다.

SSW: 스위치
Cp: 용량 소자
AMP: 증폭 회로
PSW: 스위치
211: 클록 신호 입력 단자
212: 스타트 펄스 신호 입력 단자
213: 데이터 신호 입력 단자
214: 애노드 단자
215: 캐소드 단자
216: 접지 단자
221: 보호 회로
222: ESD 보호 회로
223: ESD 보호 회로
231: 버퍼 회로
232: 버퍼 회로
240: 제어 회로
250: 신호 변환 회로
251: 시프트 레지스터
252: 샘플-홀드 회로
261: 소스 드라이버
262: 게이트 드라이버
270: 화소 회로
280: 디지털/아날로그 신호 변환 회로
500a: 단자부
500b: 주변 회로부
500c: 화소부
501: 트랜지스터
502: 트랜지스터
503: 용량 소자
504: 트랜지스터
510: 기판
511: 하지층
516: 절연층
517: 절연층
518: 도전층
521: 절연층
522: 절연층
523: 도전층
524: 절연층
526: 발광층
527: 도전층
530: 기판
531: 착색층
532: 절연층
540: 충전재
543: 도전층
544: 도전층
545: 절연층
550: 실재
551: 이방성 도전층
563: 절연층
570: 액정층
1011: 하우징
1012: 패널
1013: 버튼
1014: 스피커
1021a: 하우징
1021b: 하우징
1022a: 패널
1022b: 패널
1023: 축부
1024: 버튼
1025: 접속 단자
1026: 기록 매체 삽입부
1027: 스피커
1031: 하우징
1032: 패널
1033: 버튼
1034: 스피커
1035: 갑판부
1041: 하우징
1042: 패널
1043: 지지대
1044: 버튼
1045: 접속 단자
1046: 스피커

Claims

신호 변환 회로에 있어서,
데이터 신호선과;
기준 전위선과;
제 1 샘플-홀드 회로로서,
상기 데이터 신호선에 전기적으로 접속되는 제 1 스위치와;
상기 제 1 스위치에 전기적으로 접속되는 제 1 용량 소자를 포함하는 상기 제 1 샘플-홀드 회로와;
제 2 샘플-홀드 회로로서,
상기 기준 전위선에 전기적으로 접속되는 제 2 스위치와;
상기 데이터 신호선에 전기적으로 접속되는 제 3 스위치와;
상기 제 2 스위치 및 상기 제 3 스위치에 전기적으로 접속되는 제 2 용량 소자를 포함하는 상기 제 2 샘플-홀드 회로를 포함하고,
상기 제 1 스위치 및 상기 제 2 스위치는 동일한 신호에 따라 온(on) 상태 또는 오프(off) 상태가 되는, 신호 변환 회로.
제 1 항에 있어서,
상기 제 1 스위치 및 상기 제 1 용량 소자에 전기적으로 접속되는 제 1 증폭 회로와;
상기 제 2 용량 소자, 상기 제 2 스위치, 및 상기 제 3 스위치에 전기적으로 접속되는 제 2 증폭 회로를 더 포함하는, 신호 변환 회로.
제 1 항에 있어서,
상기 제 1 스위치는 제 1 트랜지스터이고,
상기 제 2 스위치는 제 2 트랜지스터이고,
상기 제 3 스위치는 제 3 트랜지스터이고,
상기 제 1 트랜지스터의 소스 또는 드레인, 및 상기 제 3 트랜지스터의 소스 또는 드레인은 상기 데이터 신호선에 전기적으로 접속되는, 신호 변환 회로.
제 1 항에 있어서,
상기 제 1 스위치는 제 1 트랜지스터이고,
상기 제 2 스위치는 제 2 트랜지스터이고,
상기 제 1 트랜지스터의 게이트 및 상기 제 2 트랜지스터의 게이트는 배선에 전기적으로 접속되는, 신호 변환 회로.
제 1 항에 있어서,
상기 제 2 스위치의 구조는 상기 제 3 스위치와 같은 구조인, 신호 변환 회로.
표시 장치에 있어서,
제 1 항에 따른 신호 변환 회로와;
게이트 드라이버와;
상기 신호 변환 회로에 전기적으로 접속되는 소스 드라이버와;
상기 신호 변환 회로, 상기 소스 드라이버, 및 상기 게이트 드라이버에 전기적으로 접속되는 제어 회로를 포함하는, 표시 장치.
제 6 항에 있어서,
상기 신호 변환 회로, 상기 소스 드라이버, 상기 게이트 드라이버, 및 상기 제어 회로는 한 기판 위에 제공되는, 표시 장치.
삭제
신호 변환 회로에 있어서,
제 1 샘플-홀드 회로로서,
제 1 용량 소자와;
데이터가 상기 제 1 용량 소자에 유지될지 여부를 제어하는 제 1 스위치를 포함하는 상기 제 1 샘플-홀드 회로와;
제 2 샘플-홀드 회로로서,
제 2 용량 소자와;
상기 제 2 용량 소자의 전위가 기준 전위로 설정될지 여부를 제어하는 제 2 스위치를 포함하는 상기 제 2 샘플-홀드 회로를 포함하고,
상기 제 1 스위치 및 상기 제 2 스위치는 동일한 신호에 따라 온(on) 상태 또는 오프(off) 상태가 되는, 신호 변환 회로.
제 9 항에 있어서,
상기 제 1 스위치는 제 1 트랜지스터이고,
상기 제 2 스위치는 제 2 트랜지스터이고,
상기 제 1 트랜지스터의 게이트는 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되는, 신호 변환 회로.
제 9 항에 따른 신호 변환 회로를 포함하는, 표시 장치.
삭제
신호 변환 회로에 있어서,
제 1 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 1 데이터로서 추출하고 유지하며, 유지된 상기 제 1 데이터를 사용하여 제 1 데이터 신호를 생성하고 상기 제 1 데이터 신호를 출력하는 제 1 샘플-홀드 회로와;
제 2 샘플링 제어 신호에 따라 상기 직렬 데이터 신호의 일부를 제 2 데이터로서 추출하고 유지하며, 유지된 상기 제 2 데이터를 사용하여 제 2 데이터 신호를 생성하고 상기 제 2 데이터 신호를 출력하는 제 2 샘플-홀드 회로와;
상기 제 1 샘플링 제어 신호에 따라 상기 제 2 데이터의 전위가 기준 전위로 설정될지 여부를 선택하는 제 1 스위치를 포함하고,
상기 제 1 데이터 신호와 상기 제 2 데이터 신호 각각이 병렬 데이터 신호의 복수의 데이터 신호 중의 하나인, 신호 변환 회로.
제 13 항에 있어서,
상기 제 2 샘플-홀드 회로는 상기 제 1 스위치를 포함하는, 신호 변환 회로.
제 13 항에 있어서,
상기 제 1 샘플-홀드 회로는 상기 제 1 샘플링 제어 신호에 의하여 온 상태가 되는 제 2 스위치를 포함하고,
상기 제 1 스위치의 구조는 상기 제 2 스위치와 같은 구조인, 신호 변환 회로.
표시 장치에 있어서,
제 13 항에 따른 신호 변환 회로로서, 직렬 데이터 신호로서 비디오 데이터 신호가 공급되고, 상기 비디오 데이터 신호를 병렬 데이터 신호로서 복수의 데이터 신호로 변환하고, 상기 복수의 데이터 신호를 출력하는 상기 신호 변환 회로와;
상기 복수의 데이터 신호가 공급되고 입력된 복수의 데이터 신호를 순차적으로 출력하는 소스 드라이버와;
복수의 게이트 신호를 생성하여 출력하는 게이트 드라이버와;
상기 복수의 게이트 신호 중 하나에 따라 상기 복수의 데이터 신호가 공급되는 화소 회로와;
상기 신호 변환 회로, 상기 소스 드라이버, 및 상기 게이트 드라이버의 동작을 제어하는 제어 회로를 포함하고,
상기 신호 변환 회로는 상기 제 1 샘플링 제어 신호와 상기 제 2 샘플링 제어 신호를 생성하여 출력하는 시프트 레지스터를 더 포함하는, 표시 장치.
삭제
삭제
신호 변환 회로에 있어서,
제 1 샘플링 제어 신호에 따라 직렬 데이터 신호의 일부를 제 1 데이터로서 추출하고 유지하며, 유지된 상기 제 1 데이터를 사용하여 제 1 데이터 신호를 생성하고 상기 제 1 데이터 신호를 출력하는 제 1 샘플-홀드 회로와;
제 2 샘플링 제어 신호에 따라 상기 직렬 데이터 신호의 일부를 제 2 데이터로서 추출하고 유지하며, 유지된 상기 제 2 데이터를 사용하여 제 2 데이터 신호를 생성하고 상기 제 2 데이터 신호를 출력하는 제 2 샘플-홀드 회로와;
제 3 샘플링 제어 신호에 따라 상기 직렬 데이터 신호의 일부를 제 3 데이터로서 추출하고 유지하며, 유지된 상기 제 3 데이터를 사용하여 제 3 데이터 신호를 생성하고 상기 제 3 데이터 신호를 출력하는 제 3 샘플-홀드 회로와;
제 4 샘플링 제어 신호를 생성하여 출력하는 논리 회로와;
상기 제 4 샘플링 제어 신호에 따라 상기 제 3 데이터의 전위가 기준 전위로 설정될지 여부를 선택하는 제 1 스위치를 포함하고,
상기 제 4 샘플링 제어 신호의 전위가 상기 제 1 샘플링 제어 신호 및 상기 제 2 샘플링 제어 신호의 논리합이고,
상기 제 1 데이터 신호, 상기 제 2 데이터 신호, 및 상기 제 3 데이터 신호 각각은 병렬 데이터 신호의 복수의 데이터 신호 중 하나인, 신호 변환 회로.
제 19 항에 있어서,
상기 제 3 샘플-홀드 회로는 상기 제 1 스위치를 포함하는, 신호 변환 회로.
표시 장치에 있어서,
제 19 항에 따른 신호 변환 회로로서, 직렬 데이터 신호로서 비디오 데이터 신호가 공급되고, 상기 비디오 데이터 신호를 병렬 데이터 신호로서 복수의 데이터 신호로 변환하고, 상기 복수의 데이터 신호를 출력하는 상기 신호 변환 회로와;
상기 복수의 데이터 신호가 공급되고 입력된 복수의 데이터 신호를 순차적으로 출력하는 소스 드라이버와;
복수의 게이트 신호를 생성하여 출력하는 게이트 드라이버와;
상기 복수의 게이트 신호 중 하나에 따라 상기 복수의 데이터 신호가 공급되는 화소 회로와;
상기 신호 변환 회로, 상기 소스 드라이버, 및 상기 게이트 드라이버의 동작을 제어하는 제어 회로를 포함하고,
상기 신호 변환 회로는 상기 제 1 샘플링 제어 신호, 상기 제 2 샘플링 제어 신호, 및 상기 제 3 샘플링 제어 신호를 생성하여 출력하는 시프트 레지스터를 더 포함하는, 표시 장치.
제 16 항 또는 제 21 항에 있어서,
상기 신호 변환 회로, 상기 소스 드라이버, 상기 게이트 드라이버, 상기 화소 회로, 및 상기 제어 회로는 한 기판 위에 제공되는, 표시 장치.
제 7 항, 제 11 항, 제 16 항, 및 제 21 항 중 어느 한 항에 따른 표시 장치를 포함하는 패널을 포함하는, 전자 기기.