JPH1097224A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1097224A JPH1097224A JP25165796A JP25165796A JPH1097224A JP H1097224 A JPH1097224 A JP H1097224A JP 25165796 A JP25165796 A JP 25165796A JP 25165796 A JP25165796 A JP 25165796A JP H1097224 A JPH1097224 A JP H1097224A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- video signal
- crystal display
- display device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 映像信号線の本数を増やすことなく、大容量
かつ高品位の中間表示を可能にする。 【解決手段】 映像信号９０を供給する映像信号線１０
と、所定のプリチャージ電位が供給されるプリチャージ
信号線１５と、複数の信号線の各々に対応して、所定の
タイミングで第１及び第２の制御信号を出力する制御信
号出力回路２０と、複数の信号線の各々に対応して設け
られ、第１の制御信号に基づいて映像信号を対応する信
号線に付加された容量に供給するための複数の第２スイ
ツチ素子２２i ，…２２n と、複数の信号線の各々に対
応して設けられ、第２の制御信号に基づいて前記プリチ
ャージ電位を対応する信号線に付加された容量に供給す
るための複数の第３のスイツチ素子２２i ，…２２
n と、を備え、プリチャージ信号線の電位が映像信号線
に供給される映像信号の電位の黒レベルと白レベルとの
間の一定電位であることを特徴とする。
かつ高品位の中間表示を可能にする。 【解決手段】 映像信号９０を供給する映像信号線１０
と、所定のプリチャージ電位が供給されるプリチャージ
信号線１５と、複数の信号線の各々に対応して、所定の
タイミングで第１及び第２の制御信号を出力する制御信
号出力回路２０と、複数の信号線の各々に対応して設け
られ、第１の制御信号に基づいて映像信号を対応する信
号線に付加された容量に供給するための複数の第２スイ
ツチ素子２２i ，…２２n と、複数の信号線の各々に対
応して設けられ、第２の制御信号に基づいて前記プリチ
ャージ電位を対応する信号線に付加された容量に供給す
るための複数の第３のスイツチ素子２２i ，…２２
n と、を備え、プリチャージ信号線の電位が映像信号線
に供給される映像信号の電位の黒レベルと白レベルとの
間の一定電位であることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＯＡ機器等に用い
られる液晶表示装置に関し、特に高精細の直視大型液晶
表示装置に関する。
られる液晶表示装置に関し、特に高精細の直視大型液晶
表示装置に関する。
【０００２】
【従来の技術】従来、直視大型の液晶表示装置について
は、画素部のスイッチ素子のみアモルファス−シリコン
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
で作製し、駆動回路については外付けＬＳＩを用いる方
式が一般的であった。しかし、駆動回路を同一基板上に
一体成形できると、表示部外側の幅を小さくできる、厚
さを薄くできる、コスト低減が図れるといった利点が生
じるため、駆動回路一体型の液晶表示装置が望まれてい
る。
は、画素部のスイッチ素子のみアモルファス−シリコン
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
で作製し、駆動回路については外付けＬＳＩを用いる方
式が一般的であった。しかし、駆動回路を同一基板上に
一体成形できると、表示部外側の幅を小さくできる、厚
さを薄くできる、コスト低減が図れるといった利点が生
じるため、駆動回路一体型の液晶表示装置が望まれてい
る。
【０００３】従来の駆動回路一体型液晶表示装置の等価
回路図を図８に示す。この図８に示す液晶表示装置は特
公平３−３４２７３号公報に開示されているものであっ
て、ポリシリコンＴＦＴを用いた駆動回路一体型で、ビ
ューファインダー等の小型パネルに使用される。
回路図を図８に示す。この図８に示す液晶表示装置は特
公平３−３４２７３号公報に開示されているものであっ
て、ポリシリコンＴＦＴを用いた駆動回路一体型で、ビ
ューファインダー等の小型パネルに使用される。
【０００４】図８において、図示しない第１の電極基板
上には信号線２３1 ，…２３n 及び走査線３２1 ，…３
２m がマトリクス状に配線され、これらの信号線２３ｉ
（ｉ＝１，…ｎ）及び走査線３２ｊ（ｊ＝１，…ｍ）の
交差部に、スイッチ素子３５を介して画素電極３６が形
成されている。また、図示しない第２の電極基板上には
画素電極３６に対向して対向電極３７が形成され、上記
第１及び第２の電極基板間に液晶が挟持されて液晶セル
３８が形成されている。
上には信号線２３1 ，…２３n 及び走査線３２1 ，…３
２m がマトリクス状に配線され、これらの信号線２３ｉ
（ｉ＝１，…ｎ）及び走査線３２ｊ（ｊ＝１，…ｍ）の
交差部に、スイッチ素子３５を介して画素電極３６が形
成されている。また、図示しない第２の電極基板上には
画素電極３６に対向して対向電極３７が形成され、上記
第１及び第２の電極基板間に液晶が挟持されて液晶セル
３８が形成されている。
【０００５】この液晶表示装置においては、アナログの
映像信号９０は外部より映像信号線１０を介して供給さ
れ、アナログサンプルホールド方式で書き込まれる。映
像信号１０はスイッチ素子２１ｉ（ｉ＝１，…ｎ）を介
して信号線２３ｉに接続している。そしてスイッチ素子
２１ｉ（ｉ＝１，…ｎ）のゲート電極は信号線駆動回路
２０に接続されている。信号線駆動回路２０からゲート
信号１６ｉ（ｉ＝１，…ｎ）を供給し、スイッチ素子２
１1 ，…２１n を順々にＯＮさせることにより、映像信
号９０を時系列的に信号線２３1 ，…２３n の配線容量
２４1 ，…２４n にホールドすることができる。走査線
３２1 ，…３２m は走査線駆動回路３０に接続されてお
り、走査線駆動回路３０から走査信号を供給すること
で、信号線２３1 ，…２３n にホールドされている時系
列の映像信号９０をスイッチ素子２１1 ，…２１n を介
して各画素に供給することができる。信号線駆動回路２
０の１走査毎に走査線駆動回路３０を１段ずつ走査する
ことにより、すべての画素に映像信号９０を供給するこ
とができる。各画素に供給された映像信号により液晶セ
ル３８にかかる電界がきまり、この電界の大小により液
晶セル内の液晶分子の配列が変化する。このため液晶セ
ルの上下に配置された偏光板と組み合わせることにより
透過光強度を変調し画像表示を行うことができる。画素
電位が保持期間中に変化しないように画素電極３６には
別途蓄積容量３９を形成している。
映像信号９０は外部より映像信号線１０を介して供給さ
れ、アナログサンプルホールド方式で書き込まれる。映
像信号１０はスイッチ素子２１ｉ（ｉ＝１，…ｎ）を介
して信号線２３ｉに接続している。そしてスイッチ素子
２１ｉ（ｉ＝１，…ｎ）のゲート電極は信号線駆動回路
２０に接続されている。信号線駆動回路２０からゲート
信号１６ｉ（ｉ＝１，…ｎ）を供給し、スイッチ素子２
１1 ，…２１n を順々にＯＮさせることにより、映像信
号９０を時系列的に信号線２３1 ，…２３n の配線容量
２４1 ，…２４n にホールドすることができる。走査線
３２1 ，…３２m は走査線駆動回路３０に接続されてお
り、走査線駆動回路３０から走査信号を供給すること
で、信号線２３1 ，…２３n にホールドされている時系
列の映像信号９０をスイッチ素子２１1 ，…２１n を介
して各画素に供給することができる。信号線駆動回路２
０の１走査毎に走査線駆動回路３０を１段ずつ走査する
ことにより、すべての画素に映像信号９０を供給するこ
とができる。各画素に供給された映像信号により液晶セ
ル３８にかかる電界がきまり、この電界の大小により液
晶セル内の液晶分子の配列が変化する。このため液晶セ
ルの上下に配置された偏光板と組み合わせることにより
透過光強度を変調し画像表示を行うことができる。画素
電位が保持期間中に変化しないように画素電極３６には
別途蓄積容量３９を形成している。
【０００６】
【発明が解決しようとする課題】図８に示す従来の液晶
表示装置においては、信号線２３ｉ（ｉ＝１，…ｎ）へ
の書き込みは映像信号のデータレートで行う必要がある
が、パーソナルコンピュータ等に用いられる直視型液晶
表示装置では上記動作方式をとることができない。これ
は、直視型液晶表示装置ではパネルサイズが対角１０イ
ンチ程度とビューファインダ等に用いられる小型パネル
（対角１インチ前後）に比べて面積比で１００倍とな
り、信号線２３ｉ（ｉ＝１，…ｎ）、映像信号線１０の
時定数が面積比で大きくなるためデータレート内で十分
な書き込み時間が得られないことによる。
表示装置においては、信号線２３ｉ（ｉ＝１，…ｎ）へ
の書き込みは映像信号のデータレートで行う必要がある
が、パーソナルコンピュータ等に用いられる直視型液晶
表示装置では上記動作方式をとることができない。これ
は、直視型液晶表示装置ではパネルサイズが対角１０イ
ンチ程度とビューファインダ等に用いられる小型パネル
（対角１インチ前後）に比べて面積比で１００倍とな
り、信号線２３ｉ（ｉ＝１，…ｎ）、映像信号線１０の
時定数が面積比で大きくなるためデータレート内で十分
な書き込み時間が得られないことによる。
【０００７】この問題点を解決する方法として映像信号
線１０を分割することによりそれぞれの信号線のデータ
レートを下げる方式が特開昭５７−２０１２９号公報に
提案されている。しかし、大型、大容量液晶表示装置
を、映像信号線の数を増やすことで実現する際に、高品
位の中間表示を行うとすると必要な映像信号線の本数が
大幅に増加する。本発明者らの見積りによると、この方
式に基づき例えば２５６階調表示の１２．１インチＸＧ
Ａ（Ｅｘｔｅｎｄｅｄ Ｖｉｄｅｏ Ｇｒａｐｈｉｃ
Ａｒｒａｙ）パネルを実現しようとすると、分割数はＲ
ＧＢ各々８１相、計２４３相となり、映像信号線は２４
３本となる。このため、内蔵駆動回路の回路幅が増加
し、各映像信号線に供給するために膨大な外部回路が必
要となる、といった問題が生じる。
線１０を分割することによりそれぞれの信号線のデータ
レートを下げる方式が特開昭５７−２０１２９号公報に
提案されている。しかし、大型、大容量液晶表示装置
を、映像信号線の数を増やすことで実現する際に、高品
位の中間表示を行うとすると必要な映像信号線の本数が
大幅に増加する。本発明者らの見積りによると、この方
式に基づき例えば２５６階調表示の１２．１インチＸＧ
Ａ（Ｅｘｔｅｎｄｅｄ Ｖｉｄｅｏ Ｇｒａｐｈｉｃ
Ａｒｒａｙ）パネルを実現しようとすると、分割数はＲ
ＧＢ各々８１相、計２４３相となり、映像信号線は２４
３本となる。このため、内蔵駆動回路の回路幅が増加
し、各映像信号線に供給するために膨大な外部回路が必
要となる、といった問題が生じる。
【０００８】本発明は上記事情を考慮してなされたもの
であり、映像信号線の本数を可及的に増やすことなし
に、大容量かつ、高品位の中間表示が可能な液晶表示装
置を提供することを目的とする。
であり、映像信号線の本数を可及的に増やすことなし
に、大容量かつ、高品位の中間表示が可能な液晶表示装
置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明による液晶表示装
置は、マトリクス状に配線された複数の信号線、複数の
走査線、及び前記信号線と前記走査線との交差部に第１
のスイツチ素子を介して形成される画素電極を有する第
１の電極基板と、前記画素電極と対向して形成される対
向電極を有する第２の電極基板と、前記第１の電極基板
及び前記第２の電極基板との間に挟持される液晶層と、
映像信号を供給する映像信号線と、所定のプリチャージ
電位が供給されるプリチャージ信号線と、前記複数の信
号線の各々に対応して、所定のタイミングで第１及び第
２の制御信号を出力する制御信号出力回路と、前記複数
の信号線の各々に対応して設けられ、前記第１の制御信
号に基づいて前記映像信号を対応する信号線に付加され
た容量に供給するための複数の第２スイツチ素子と、前
記複数の信号線の各々に対応して設けられ、前記第２の
制御信号に基づいて前記プリチャージ電位を対応する信
号線に付加された容量に供給するための複数の第３のス
イツチ素子と、を備え、前記プリチャージ信号線の電位
が前記映像信号線に供給される映像信号の電位の黒レベ
ルと白レベルとの間の一定電位であることを特徴とす
る。
置は、マトリクス状に配線された複数の信号線、複数の
走査線、及び前記信号線と前記走査線との交差部に第１
のスイツチ素子を介して形成される画素電極を有する第
１の電極基板と、前記画素電極と対向して形成される対
向電極を有する第２の電極基板と、前記第１の電極基板
及び前記第２の電極基板との間に挟持される液晶層と、
映像信号を供給する映像信号線と、所定のプリチャージ
電位が供給されるプリチャージ信号線と、前記複数の信
号線の各々に対応して、所定のタイミングで第１及び第
２の制御信号を出力する制御信号出力回路と、前記複数
の信号線の各々に対応して設けられ、前記第１の制御信
号に基づいて前記映像信号を対応する信号線に付加され
た容量に供給するための複数の第２スイツチ素子と、前
記複数の信号線の各々に対応して設けられ、前記第２の
制御信号に基づいて前記プリチャージ電位を対応する信
号線に付加された容量に供給するための複数の第３のス
イツチ素子と、を備え、前記プリチャージ信号線の電位
が前記映像信号線に供給される映像信号の電位の黒レベ
ルと白レベルとの間の一定電位であることを特徴とす
る。
【００１０】また、前記プリチャージ電位は前記映像信
号線に供給される映像信号電位の極性と同期して極性反
転されることが好ましい。
号線に供給される映像信号電位の極性と同期して極性反
転されることが好ましい。
【００１１】また、前記プリチャージ電位は、液晶セル
の透過率が白レベルの約半分となる電位であることが好
ましい。
の透過率が白レベルの約半分となる電位であることが好
ましい。
【００１２】また、前記プリチャージ信号線に電圧を供
給する電圧供給手段を有し、この電圧供給手段は電圧調
整機能を有していることが好ましい。
給する電圧供給手段を有し、この電圧供給手段は電圧調
整機能を有していることが好ましい。
【００１３】また前記映像信号線は複数本存在し、前記
第２のスイッチ素子の各々は前記複数の映像信号線のう
ちのどれか１本に接続されていることが好ましい。
第２のスイッチ素子の各々は前記複数の映像信号線のう
ちのどれか１本に接続されていることが好ましい。
【００１４】また、前記プリチャージ信号線は複数本存
在し、前記第３のスイッチ素子の各々は前記複数本のプ
リチャージ信号線のうちのどれか１本に接続されている
ことが好ましい。
在し、前記第３のスイッチ素子の各々は前記複数本のプ
リチャージ信号線のうちのどれか１本に接続されている
ことが好ましい。
【００１５】また、１水平走査期間内における前記第２
のスイッチ素子の開閉が前記第３のスイッチ素子の開閉
の後に行われることが好ましい。
のスイッチ素子の開閉が前記第３のスイッチ素子の開閉
の後に行われることが好ましい。
【００１６】また、前記第３のスイッチ素子の開閉期間
が前記第２のスイッチ素子の開閉期間よりも長いことが
好ましい。
が前記第２のスイッチ素子の開閉期間よりも長いことが
好ましい。
【００１７】また、前記信号線に印加される映像信号は
１水平走査期間毎に極性反転されることが好ましい。
１水平走査期間毎に極性反転されることが好ましい。
【００１８】また、前記第２及び第３のスイッチ素子
は、ポリシリコンを活性層として用いた薄膜トランジス
タであることが好ましい。
は、ポリシリコンを活性層として用いた薄膜トランジス
タであることが好ましい。
【００１９】また、前記第２及び第３のスイッチ素子
は、ＣＭＯＳスイッチであることが好ましい。
は、ＣＭＯＳスイッチであることが好ましい。
【００２０】
【発明の実施の形態】本発明による液晶表示装置の第１
の実施の形態の等価回路図を図１に示す。この実施の形
態の液晶表示装置は、図８に示す従来の液晶表示装置に
おいて、プリチャージ信号線１５と、スイッチ素子２２
1 ，…２２n とを新たに設けたものである。
の実施の形態の等価回路図を図１に示す。この実施の形
態の液晶表示装置は、図８に示す従来の液晶表示装置に
おいて、プリチャージ信号線１５と、スイッチ素子２２
1 ，…２２n とを新たに設けたものである。
【００２１】プリチャージ信号線１５には、映像信号線
１０に供給される映像信号９０の電位の黒レベルと白レ
ベルの間の中間の電位Ｖppが図示しないプリチャージ信
号供給回路から供給されている。スイッチ素子２２
ｉ（ｉ＝１，…ｎ）は、ＮＭＯＳ−ＴＦＴであって、信
号線駆動回路２０から送出されるゲート信号１７ｉに基
づいて、プリチャージ信号線１５の電位Ｖppを信号線２
３ｉに供給する。
１０に供給される映像信号９０の電位の黒レベルと白レ
ベルの間の中間の電位Ｖppが図示しないプリチャージ信
号供給回路から供給されている。スイッチ素子２２
ｉ（ｉ＝１，…ｎ）は、ＮＭＯＳ−ＴＦＴであって、信
号線駆動回路２０から送出されるゲート信号１７ｉに基
づいて、プリチャージ信号線１５の電位Ｖppを信号線２
３ｉに供給する。
【００２２】この実施の形態の液晶表示装置において
は、スイッチ素子２１ｉ（ｉ＝１，…ｎ）、２２ｉ（ｉ
＝１，…ｎ）、３５にはポリシリコン薄膜トランジスタ
（以下、ポリＳｉＴＦＴともいう）が用いられており、
高速動作が可能である。また駆動回路２０，３０はポリ
ＳｉＴＦＴを用いて第１の電極基板上に一体形成してあ
る。
は、スイッチ素子２１ｉ（ｉ＝１，…ｎ）、２２ｉ（ｉ
＝１，…ｎ）、３５にはポリシリコン薄膜トランジスタ
（以下、ポリＳｉＴＦＴともいう）が用いられており、
高速動作が可能である。また駆動回路２０，３０はポリ
ＳｉＴＦＴを用いて第１の電極基板上に一体形成してあ
る。
【００２３】次に上記実施の形態の液晶表示装置の動作
を図２を参照して説明する。図２は１本の信号線２３ｉ
（ｉ＝１，…ｎ）の電位変化を表すタイミングチャート
で、１水平走査期間１Ｈ毎に映像信号９０の極性を反転
させるＨライン反転駆動の場合の例を示している。図２
において、ＶBP、ＶPP、ＶWPはそれぞれ正極性の場合の
黒レベル電圧、プリチャージ信号電位、白レベル電圧を
示し、ＶBN、ＶPN、ＶWNはそれぞれ負極性の場合の黒レ
ベル電圧、プリチャージ信号電位、白レベル電圧を示
す。
を図２を参照して説明する。図２は１本の信号線２３ｉ
（ｉ＝１，…ｎ）の電位変化を表すタイミングチャート
で、１水平走査期間１Ｈ毎に映像信号９０の極性を反転
させるＨライン反転駆動の場合の例を示している。図２
において、ＶBP、ＶPP、ＶWPはそれぞれ正極性の場合の
黒レベル電圧、プリチャージ信号電位、白レベル電圧を
示し、ＶBN、ＶPN、ＶWNはそれぞれ負極性の場合の黒レ
ベル電圧、プリチャージ信号電位、白レベル電圧を示
す。
【００２４】なお、白レベル電圧は液晶の透過率が最高
状態のときの印加電圧であり、黒レベル電圧は液晶の透
過率が最低のときの印加電圧である。
状態のときの印加電圧であり、黒レベル電圧は液晶の透
過率が最低のときの印加電圧である。
【００２５】Ｈライン反転駆動の場合、信号線２３
ｉ（ｉ＝１，…ｎ）の実効電位が対向電位とほぼ同等に
なるためクロストーク等の表示劣化が生じ難いが、１Ｈ
毎にデータ線に書き込まれる映像信号９０の極性が反転
されるため、図８に示すような従来の液晶表示装置では
大きな書き込み電圧Ｖを書き込む必要があり、書き込み
誤差が大きくなった。
ｉ（ｉ＝１，…ｎ）の実効電位が対向電位とほぼ同等に
なるためクロストーク等の表示劣化が生じ難いが、１Ｈ
毎にデータ線に書き込まれる映像信号９０の極性が反転
されるため、図８に示すような従来の液晶表示装置では
大きな書き込み電圧Ｖを書き込む必要があり、書き込み
誤差が大きくなった。
【００２６】これに対して、本実施の形態では、スイッ
チ素子２１ｉ（ｉ＝１，…ｎ）を開き映像信号９０を書
き込む前に、スイッチ素子２３ｉ（ｉ＝１，…ｎ）を開
き、信号線２３ｉにプリチャージ信号電位Ｖppを書き込
み、プリチャージが終わった段階で、スイッチ素子２１
ｉを開き、正規の映像信号９０を書き込む。この動作を
映像信号９０およびプリチャージ信号電位Ｖppの極性を
１Ｈ毎に変えながら繰り返すことによって交流駆動を行
う。
チ素子２１ｉ（ｉ＝１，…ｎ）を開き映像信号９０を書
き込む前に、スイッチ素子２３ｉ（ｉ＝１，…ｎ）を開
き、信号線２３ｉにプリチャージ信号電位Ｖppを書き込
み、プリチャージが終わった段階で、スイッチ素子２１
ｉを開き、正規の映像信号９０を書き込む。この動作を
映像信号９０およびプリチャージ信号電位Ｖppの極性を
１Ｈ毎に変えながら繰り返すことによって交流駆動を行
う。
【００２７】一般にアナログサンプルホールド回路の書
き込み誤差ΔＶは、サンプルホールド回路の時定数τ、
書き込み時間Ｔ、および、書き込み電圧Ｖより次式で求
められる。
き込み誤差ΔＶは、サンプルホールド回路の時定数τ、
書き込み時間Ｔ、および、書き込み電圧Ｖより次式で求
められる。
【００２８】 ΔＶ ＝ Ｖ／ｅｘｐ（−Ｔ／τ） （１） 代表的な例として従来例による１２．１インチのＸＧＡ
パネルについての発明者らの設計結果を示す。時定数τ
については、入力部からの配線を含めた映像信号線の配
線抵抗Ｒ１が２ｋΩ、スイッチ素子のＯＮ抵抗Ｒ２が２
ｋΩ、信号線の配線容量Ｃ１が５０ｐＦとなり、 τ ＝ （Ｒ１＋Ｒ２）×Ｃ１ ＝ ２００（ｎｓ） （２） となる。書き込み電圧Ｖは５Ｖ振幅で液晶を交流する場
合、１０（Ｖ）ｍａｘとなるので、誤差ΔＶを５Ｖ振幅
の２５６階調以下に抑えるためには、書き込み時間Ｔは
下式の条件を満たす必要がある。
パネルについての発明者らの設計結果を示す。時定数τ
については、入力部からの配線を含めた映像信号線の配
線抵抗Ｒ１が２ｋΩ、スイッチ素子のＯＮ抵抗Ｒ２が２
ｋΩ、信号線の配線容量Ｃ１が５０ｐＦとなり、 τ ＝ （Ｒ１＋Ｒ２）×Ｃ１ ＝ ２００（ｎｓ） （２） となる。書き込み電圧Ｖは５Ｖ振幅で液晶を交流する場
合、１０（Ｖ）ｍａｘとなるので、誤差ΔＶを５Ｖ振幅
の２５６階調以下に抑えるためには、書き込み時間Ｔは
下式の条件を満たす必要がある。
【００２９】 Ｔ ≧ τ・ｌｎ（Ｖ／ΔＶ）〜１．２５（μｓ） （３） 書き込み時間Ｔはデータレートｆ（６５ＭＨｚ）の逆数
に映像信号本数Ｎをかけた値となるので、 Ｎ ＝ Ｔ・ｆ〜８１ （４） となり、ＲＧＢ各色８１本、計２４３本の映像信号線が
必要になる。
に映像信号本数Ｎをかけた値となるので、 Ｎ ＝ Ｔ・ｆ〜８１ （４） となり、ＲＧＢ各色８１本、計２４３本の映像信号線が
必要になる。
【００３０】これに対して、本実施の形態による液晶表
示装置ではプリチャージ信号線１５およびスイッチ素子
２２ｉ（ｉ＝１，…ｎ）を使って信号線電位をあらかじ
めプリチャージ信号電位Ｖppにプリチャージし、その後
に実際の映像信号電位を書き込む。そのため、例えばプ
リチャージ信号電位を映像信号振幅の中間値とすると前
記書き込み電圧Ｖの値が１０Ｖから２．５Ｖと１／４に
なる。このとき書き込み時間Ｔは（３）式より０．９０
μｓとなり、映像信号本数Ｎは（４）式より５８本とな
る。
示装置ではプリチャージ信号線１５およびスイッチ素子
２２ｉ（ｉ＝１，…ｎ）を使って信号線電位をあらかじ
めプリチャージ信号電位Ｖppにプリチャージし、その後
に実際の映像信号電位を書き込む。そのため、例えばプ
リチャージ信号電位を映像信号振幅の中間値とすると前
記書き込み電圧Ｖの値が１０Ｖから２．５Ｖと１／４に
なる。このとき書き込み時間Ｔは（３）式より０．９０
μｓとなり、映像信号本数Ｎは（４）式より５８本とな
る。
【００３１】実際は映像信号電圧と液晶セルの透過率と
の関係が線形ではなく図３に示すようなＶ−Ｔ（電圧−
透過率）特性となっているため、プリチャージ信号電圧
を図３に示すＶ−Ｔ曲線の中心付近に持っていくこと
で、Ｎの値をさらに小さくすることができる。
の関係が線形ではなく図３に示すようなＶ−Ｔ（電圧−
透過率）特性となっているため、プリチャージ信号電圧
を図３に示すＶ−Ｔ曲線の中心付近に持っていくこと
で、Ｎの値をさらに小さくすることができる。
【００３２】図３に示すＶ−Ｔ曲線の平坦部では信号電
圧に対する透過率の変化が小さいので、中心部の信号電
圧に対する透過率変化の大きい範囲についてのみ考える
と、電圧レンジがプリチャージ信号電圧±１Ｖの時、上
記書き込み電圧Ｖは１Ｖとなり、この時書き込み時間Ｔ
は（３）式より０．７９μｓ、映像信号本数Ｎは（４）
式より５１本となる。
圧に対する透過率の変化が小さいので、中心部の信号電
圧に対する透過率変化の大きい範囲についてのみ考える
と、電圧レンジがプリチャージ信号電圧±１Ｖの時、上
記書き込み電圧Ｖは１Ｖとなり、この時書き込み時間Ｔ
は（３）式より０．７９μｓ、映像信号本数Ｎは（４）
式より５１本となる。
【００３３】以上説明したように本実施の形態の液晶表
示装置によれば、アナログサンプルホールド回路の書き
込み電圧自体を小さくすることができ、書き込み誤差の
絶対値を小さくすることができる。このため、書き込み
時間を短くすることが可能となり、映像信号線の本数を
減らすことができる。また、映像信号線の本数を変えな
い場合には、書き込み誤差の低減により中間調表示品位
の向上を図ることができる。
示装置によれば、アナログサンプルホールド回路の書き
込み電圧自体を小さくすることができ、書き込み誤差の
絶対値を小さくすることができる。このため、書き込み
時間を短くすることが可能となり、映像信号線の本数を
減らすことができる。また、映像信号線の本数を変えな
い場合には、書き込み誤差の低減により中間調表示品位
の向上を図ることができる。
【００３４】なお、本実施の形態においては、Ｈライン
反転駆動の場合を例にとって説明したが、Ｈライン反転
駆動と、Ｖライン反転駆動を組合せたドット反転駆動の
場合も同様の効果を奏することができる。
反転駆動の場合を例にとって説明したが、Ｈライン反転
駆動と、Ｖライン反転駆動を組合せたドット反転駆動の
場合も同様の効果を奏することができる。
【００３５】次に上記実施の形態の液晶表示装置の製造
方法を図４を参照して説明する。 （ａ） まず透明絶縁基板５０上に、プラズマＣＶＤ法
により厚さ５０ｎｍのアモルファスシリコン薄膜５１を
堆積し、このアモルファスシリコン薄膜５１の全面をＸ
ｅＣｌエキシマレーザ装置でアニールすることで多結晶
化する。エキシマレーザ装置からのレーザ光５２は駆動
回路形成領域から画素部形成領域に向かう方向に（図４
（ａ）に示すＡの方向）に走査され、レーザ光が照射さ
れた領域（画素部形成領域を含む）は結晶化され多結晶
シリコン膜５３となる（図４（ａ）参照）。その際、レ
ーザ照射エネルギーを段階的に上げて複数回照射を行う
ことにより、アモルファスシリコン膜５１中の水素を効
果的に抜くことができ、結晶化時のアブレーションを防
ぐことができる。照射エネルギーは２００〜５００ｍＪ
／ｃｍ2 とした。 （ｂ） 次に多結晶シリコン膜５３をフォトリソグラフ
ィ法を用いてパターニングし、薄膜トランジスタの活性
層５４を形成する（図４（ｂ）参照）。 （ｃ） シリコン酸化膜からなるゲート絶縁膜５５をプ
ラズマＣＶＤ法で形成した後、モリブデン−タングステ
ン合金膜をスパッタ法で成膜し、パターニングすること
でゲート電極５６を形成する（図４（ｃ）参照）。この
パターニング時に、走査線も同時に形成する。なおゲー
ト絶縁膜５５としてはこのほかに窒化シリコン膜や常圧
ＣＶＤ法によるシリコン酸化膜を使うことができる。
方法を図４を参照して説明する。 （ａ） まず透明絶縁基板５０上に、プラズマＣＶＤ法
により厚さ５０ｎｍのアモルファスシリコン薄膜５１を
堆積し、このアモルファスシリコン薄膜５１の全面をＸ
ｅＣｌエキシマレーザ装置でアニールすることで多結晶
化する。エキシマレーザ装置からのレーザ光５２は駆動
回路形成領域から画素部形成領域に向かう方向に（図４
（ａ）に示すＡの方向）に走査され、レーザ光が照射さ
れた領域（画素部形成領域を含む）は結晶化され多結晶
シリコン膜５３となる（図４（ａ）参照）。その際、レ
ーザ照射エネルギーを段階的に上げて複数回照射を行う
ことにより、アモルファスシリコン膜５１中の水素を効
果的に抜くことができ、結晶化時のアブレーションを防
ぐことができる。照射エネルギーは２００〜５００ｍＪ
／ｃｍ2 とした。 （ｂ） 次に多結晶シリコン膜５３をフォトリソグラフ
ィ法を用いてパターニングし、薄膜トランジスタの活性
層５４を形成する（図４（ｂ）参照）。 （ｃ） シリコン酸化膜からなるゲート絶縁膜５５をプ
ラズマＣＶＤ法で形成した後、モリブデン−タングステ
ン合金膜をスパッタ法で成膜し、パターニングすること
でゲート電極５６を形成する（図４（ｃ）参照）。この
パターニング時に、走査線も同時に形成する。なおゲー
ト絶縁膜５５としてはこのほかに窒化シリコン膜や常圧
ＣＶＤ法によるシリコン酸化膜を使うことができる。
【００３６】ゲート電極５６を形成後に、ゲート電極５
６をマスクにイオンドーピング法で不純物を打ち込み薄
膜トランジスタのソース／ドレイン領域５４ａを形成す
る（図４（ｃ）参照）。不純物としてはＮチャネルトラ
ンジスタについてはリンを、Ｐチャネルトランジスタに
ついてはボロンを用いた。画素部のトランジスタについ
てはオフリーク電流を抑えるためにＬＤＤ（Lightly Do
ped Drain ）構造を用いるのが効果がある。この場合、
ソース／ドレイン部５４ａへの不純物注入後にゲート電
極を再パターニングし一定量だけ細くした後、再度低濃
度の不純物打ち込みを行う。 （ｄ） 次にゲート電極５６上にプラズマＣＶＤ法また
は常圧ＣＶＤ法でシリコン酸化膜による層間絶縁膜５７
を形成し、この層間絶縁膜５７上にＩＴＯ（Indlum Tin
Oxide）膜５８を形成し、パターニングすることで画素
電極５８を形成する（図４（ｄ）参照）。 （ｅ） 次に層間絶縁膜５７およびゲート絶縁膜５５に
コンタクトホール５９を形成後、スパッタ法でＡｌ膜を
形成し、パターニングすることでソース／ドレイン電極
６０が形成される。この時、信号線も同時に形成してい
る。
６をマスクにイオンドーピング法で不純物を打ち込み薄
膜トランジスタのソース／ドレイン領域５４ａを形成す
る（図４（ｃ）参照）。不純物としてはＮチャネルトラ
ンジスタについてはリンを、Ｐチャネルトランジスタに
ついてはボロンを用いた。画素部のトランジスタについ
てはオフリーク電流を抑えるためにＬＤＤ（Lightly Do
ped Drain ）構造を用いるのが効果がある。この場合、
ソース／ドレイン部５４ａへの不純物注入後にゲート電
極を再パターニングし一定量だけ細くした後、再度低濃
度の不純物打ち込みを行う。 （ｄ） 次にゲート電極５６上にプラズマＣＶＤ法また
は常圧ＣＶＤ法でシリコン酸化膜による層間絶縁膜５７
を形成し、この層間絶縁膜５７上にＩＴＯ（Indlum Tin
Oxide）膜５８を形成し、パターニングすることで画素
電極５８を形成する（図４（ｄ）参照）。 （ｅ） 次に層間絶縁膜５７およびゲート絶縁膜５５に
コンタクトホール５９を形成後、スパッタ法でＡｌ膜を
形成し、パターニングすることでソース／ドレイン電極
６０が形成される。この時、信号線も同時に形成してい
る。
【００３７】必要に応じてパッシベーション膜を成膜
し、パターニングすることで第１の電極基板が完成す
る。なお、アナログバッファ回路は第１の電極基板上の
駆動回路形成領域に形成される。
し、パターニングすることで第１の電極基板が完成す
る。なお、アナログバッファ回路は第１の電極基板上の
駆動回路形成領域に形成される。
【００３８】第１の電極基板と、共通電極が形成された
第２の電極基板を対向させ、周囲をエポキシ樹脂による
シール材で囲み、内部に液晶を注入、封止することで液
晶表示装置となる。
第２の電極基板を対向させ、周囲をエポキシ樹脂による
シール材で囲み、内部に液晶を注入、封止することで液
晶表示装置となる。
【００３９】なお、上記実施の形態の液晶表示装置にお
いては、駆動回路はポリＳｉＴＦＴを用いて第１の電極
基板状に一体形成したが、駆動周波数が高く、一体形成
が困難な場合には駆動回路の一部を別途単結晶シリコン
を用いたＬＳＩプロセスで形成することもできる。この
場合、第１の電極基板上に実装しても良いし、ＴＡＢ(T
ape Automated Bonding)上に実装する方法を取ることも
できる。
いては、駆動回路はポリＳｉＴＦＴを用いて第１の電極
基板状に一体形成したが、駆動周波数が高く、一体形成
が困難な場合には駆動回路の一部を別途単結晶シリコン
を用いたＬＳＩプロセスで形成することもできる。この
場合、第１の電極基板上に実装しても良いし、ＴＡＢ(T
ape Automated Bonding)上に実装する方法を取ることも
できる。
【００４０】次に上記実施の形態の液晶表示装置に用い
られる信号線駆動回路２０の構成を図５および図６を参
照して説明する。図５は上記信号線駆動回路２０の部分
等価回路図であり、図６は信号線駆動回路２０のタイミ
ングチャートである。
られる信号線駆動回路２０の構成を図５および図６を参
照して説明する。図５は上記信号線駆動回路２０の部分
等価回路図であり、図６は信号線駆動回路２０のタイミ
ングチャートである。
【００４１】この信号線駆動回路２０は、クロックドイ
ンバータからなるシフトレジスタ２０ａと、ＮＡＮＤ回
路２０ｂと、インバータ２０ｃ，２０ｄ，２０ｅとから
構成される（図５参照）。そして図６に示すように、ス
イッチ素子２３ｉ（ｉ＝１，…ｎ）の開閉を制御するゲ
ート信号１７ｉがスイッチ素子２１ｉの開閉を制御する
ゲート信号１６ｉに先行して印加される。またゲート信
号１７ｉのパルス幅は１６ｉの２倍に設定しているの
で、十分な精度でプリチャージを行うことができる。
ンバータからなるシフトレジスタ２０ａと、ＮＡＮＤ回
路２０ｂと、インバータ２０ｃ，２０ｄ，２０ｅとから
構成される（図５参照）。そして図６に示すように、ス
イッチ素子２３ｉ（ｉ＝１，…ｎ）の開閉を制御するゲ
ート信号１７ｉがスイッチ素子２１ｉの開閉を制御する
ゲート信号１６ｉに先行して印加される。またゲート信
号１７ｉのパルス幅は１６ｉの２倍に設定しているの
で、十分な精度でプリチャージを行うことができる。
【００４２】なお、上記の場合において、ＮＯＲ回路を
用いることによって、プリチャージ時間を更に長くする
ことができるとともにこのプリチャージ時間が長くなる
のに反比例してスイッチ素子２２ｉ（ｉ＝１，…ｎ）の
大きさを小さくすることができる。
用いることによって、プリチャージ時間を更に長くする
ことができるとともにこのプリチャージ時間が長くなる
のに反比例してスイッチ素子２２ｉ（ｉ＝１，…ｎ）の
大きさを小さくすることができる。
【００４３】以上説明した第１の実施の形態の液晶表示
装置においては、映像信号線１０およびプリチャージ線
１５は各々１本であったが、複数本の映像信号線を用い
る場合を第２の実施の形態として説明する。
装置においては、映像信号線１０およびプリチャージ線
１５は各々１本であったが、複数本の映像信号線を用い
る場合を第２の実施の形態として説明する。
【００４４】本発明による液晶表示装置の第２の実施の
形態を図７に示す。
形態を図７に示す。
【００４５】この実施の形態の液晶表示装置は、図１に
示す第１の実施の形態の液晶表示装置において、映像信
号線１０、プリチャージ信号線１５の代わりに、２本の
映像信号線１０1 ，１０2 と、２本のプリチャージ信号
線１５1 ，１５2 とを新たに設けたものである。
示す第１の実施の形態の液晶表示装置において、映像信
号線１０、プリチャージ信号線１５の代わりに、２本の
映像信号線１０1 ，１０2 と、２本のプリチャージ信号
線１５1 ，１５2 とを新たに設けたものである。
【００４６】映像信号線１０1 ，１０2 は映像信号源２
６1 ，２６2 に各々接続されている。またプリチャージ
信号線１５1 ，１５2 はプリチャージ信号供給回路４０
に接続されている。そして一端がｉ番目の信号線２３ｉ
に接続されているスイッチ素子２１ｉの他端は映像信号
線１０1 に接続され、一端がｉ番目の信号線２３ｉに接
続されているスイッチ素子２２ｉの他端はプリチャージ
信号線１５1 に接続されている。このとき隣接する信号
線２３i+1 に接続されているスイッチ素子２１i+1 の他
端は映像信号線１０2 に接続され、スイッチ素子２３
i+1 の他端はプリチャージ信号線１５2 に接続されてい
る。
６1 ，２６2 に各々接続されている。またプリチャージ
信号線１５1 ，１５2 はプリチャージ信号供給回路４０
に接続されている。そして一端がｉ番目の信号線２３ｉ
に接続されているスイッチ素子２１ｉの他端は映像信号
線１０1 に接続され、一端がｉ番目の信号線２３ｉに接
続されているスイッチ素子２２ｉの他端はプリチャージ
信号線１５1 に接続されている。このとき隣接する信号
線２３i+1 に接続されているスイッチ素子２１i+1 の他
端は映像信号線１０2 に接続され、スイッチ素子２３
i+1 の他端はプリチャージ信号線１５2 に接続されてい
る。
【００４７】なお各スイッチ素子２１ｉ（ｉ＝１，…
ｎ）、２２ｉ（ｉ＝１，…ｎ）のゲート信号は信号線駆
動回路２０から供給される。プリチャージ信号供給回路
４０は、プリチャージ信号電位の交流駆動を行うための
スイッチ４２ａ、４２ｂからなるスイッチ回路４２、お
よび正、負のプリチャージ信号源４４，４６よりなって
おり、プリチャージ信号源４４，４６は温度変化等に対
して設定電圧値を可変できるようにしてある。
ｎ）、２２ｉ（ｉ＝１，…ｎ）のゲート信号は信号線駆
動回路２０から供給される。プリチャージ信号供給回路
４０は、プリチャージ信号電位の交流駆動を行うための
スイッチ４２ａ、４２ｂからなるスイッチ回路４２、お
よび正、負のプリチャージ信号源４４，４６よりなって
おり、プリチャージ信号源４４，４６は温度変化等に対
して設定電圧値を可変できるようにしてある。
【００４８】このように本実施の形態の液晶表示装置に
おいては、映像信号線を複数本用いることによりサンプ
ルホールド回路の帯域を下げることができる。また、プ
リチャージ信号線を複数設けることで、例えばドット反
転駆動の場合に必要となる１クロック毎のプリチャージ
信号線電位の交流反転周期を１Ｈ毎にすることができ、
時定数の確保、消費電力の低減を図ることができる。
おいては、映像信号線を複数本用いることによりサンプ
ルホールド回路の帯域を下げることができる。また、プ
リチャージ信号線を複数設けることで、例えばドット反
転駆動の場合に必要となる１クロック毎のプリチャージ
信号線電位の交流反転周期を１Ｈ毎にすることができ、
時定数の確保、消費電力の低減を図ることができる。
【００４９】なお、本実施の形態の液晶表示装置も第１
の実施の形態と同様の効果を奏することは言うまでもな
い。
の実施の形態と同様の効果を奏することは言うまでもな
い。
【００５０】なお第２の実施の形態の液晶表示装置にお
いては、隣接する信号線２３ｉ，２３i+1 に各々対応す
るスイッチ素子２１ｉ，２１i+1 は異なる映像信号線に
接続されているが、本発明はこれに限定されるものでは
ない。各スイッチ素子２１ｉ（ｉ＝１，…ｎ）は２本の
映像信号線１０1 ，１０2 のうちのいずれか１本の映像
信号線に接続されていれば良い。
いては、隣接する信号線２３ｉ，２３i+1 に各々対応す
るスイッチ素子２１ｉ，２１i+1 は異なる映像信号線に
接続されているが、本発明はこれに限定されるものでは
ない。各スイッチ素子２１ｉ（ｉ＝１，…ｎ）は２本の
映像信号線１０1 ，１０2 のうちのいずれか１本の映像
信号線に接続されていれば良い。
【００５１】この関係は，各スイッチ素子２２ｉ（ｉ＝
１，…ｎ）とプリチャージ信号線１５1 ，１５2 との間
でも同様である。
１，…ｎ）とプリチャージ信号線１５1 ，１５2 との間
でも同様である。
【００５２】
【発明の効果】以上述べたように、本発明によれば、映
像信号線の本数を増やすことなく、大容量かつ高品位の
中間表示が可能となる。
像信号線の本数を増やすことなく、大容量かつ高品位の
中間表示が可能となる。
【図１】本発明による液晶表示装置の第１の実施の形態
の等価回路図。
の等価回路図。
【図２】第１の実施の形態の信号線電位のタイミングチ
ャート。
ャート。
【図３】映像信号電圧に対する液晶セルの透過率の特性
を示すグラフ。
を示すグラフ。
【図４】第１の実施の形態の液晶表示装置の製造工程断
面図。
面図。
【図５】第１の実施の形態の液晶表示装置にかかる信号
駆動回路の一具体例の等価回路図。
駆動回路の一具体例の等価回路図。
【図６】図５に示す信号線駆動回路の動作を示すタイミ
ングチャート。
ングチャート。
【図７】本発明による液晶表示装置の第２の実施の形態
の構成図。
の構成図。
【図８】従来の液晶表示装置の等価回路図。
１０ 映像信号線 １０1 ，１０2 映像信号線 １５ プリチャージ信号線 １５1 ，１５2 プリチャージ信号線 １６ｉ（ｉ＝１，…ｎ） ゲート信号 １７ｉ（ｉ＝１，…ｎ） ゲート信号 ２０ 信号線駆動回路 ２１ｉ（ｉ＝１，…ｎ） スイッチ素子 ２２ｉ（ｉ＝１，…ｎ） スイッチ素子 ２３ｉ（ｉ＝１，…ｎ） 信号線 ２４ｉ（ｉ＝１，…ｎ） 配線容量 ２６1 ，２６2 映像信号源 ３０ 走査線駆動回路 ３２ｊ（ｊ＝１，…ｍ） 走査線 ３６ 画素電極 ３７ 対向電極 ３８ 液晶セル ３９ 蓄積容量 ４０ プリチャージ信号供給回路 ４２ スイッチ回路 ４２ａ，４２ｂ スイッチ ４４ 正のプリチャージ信号源 ４６ 負のプリチャージ信号源 ９０ 映像信号
Claims (11)
- 【請求項１】マトリクス状に配線された複数の信号線、
複数の走査線、及び前記信号線と前記走査線との交差部
に第１のスイツチ素子を介して形成される画素電極を有
する第１の電極基板と、 前記画素電極と対向して形成される対向電極を有する第
２の電極基板と、 前記第１の電極基板及び前記第２の電極基板との間に挟
持される液晶層と、 映像信号を供給する映像信号線と、 所定のプリチャージ電位が供給されるプリチャージ信号
線と、 前記複数の信号線の各々に対応して、所定のタイミング
で第１及び第２の制御信号を出力する制御信号出力回路
と、 前記複数の信号線の各々に対応して設けられ、前記第１
の制御信号に基づいて前記映像信号を対応する信号線に
付加された容量に供給するための複数の第２スイツチ素
子と、 前記複数の信号線の各々に対応して設けられ、前記第２
の制御信号に基づいて前記プリチャージ電位を対応する
信号線に付加された容量に供給するための複数の第３の
スイツチ素子と、 を備え、前記プリチャージ信号線の電位が前記映像信号
線に供給される映像信号の電位の黒レベルと白レベルと
の間の一定電位であることを特徴とする液晶表示装置。 - 【請求項２】前記プリチャージ電位は前記映像信号線に
供給される映像信号電位の極性と同期して極性反転され
ることを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】前記プリチャージ電位は、液晶セルの透過
率が白レベルの約半分となる電位であることを特徴とす
る請求項１または２記載の液晶表示装置。 - 【請求項４】前記プリチャージ信号線に電圧を供給する
電圧供給手段を有し、この電圧供給手段は電圧調整機能
を有していることを特徴とする請求項１乃至３のいずれ
かに記載の液晶表示装置。 - 【請求項５】前記映像信号線は複数本存在し、前記第２
のスイッチ素子の各々は前記複数の映像信号線のうちの
どれか１本に接続されていることを特徴とする請求項１
記載の液晶表示装置。 - 【請求項６】前記プリチャージ信号線は複数本存在し、
前記第３のスイッチ素子の各々は前記複数本のプリチャ
ージ信号線のうちのどれか１本に接続されていることを
特徴とする請求項１または５に記載の液晶表示装置。 - 【請求項７】１水平走査期間内における前記第２のスイ
ッチ素子の開閉が前記第３のスイッチ素子の開閉の後に
行われることを特徴とする請求項１乃至６のいずれかに
記載の液晶表示装置。 - 【請求項８】前記第３のスイッチ素子の開閉期間が前記
第２のスイッチ素子の開閉期間よりも長いことを特徴と
する請求項７記載の液晶表示装置。 - 【請求項９】前記信号線に印加される映像信号は１水平
走査期間毎に極性反転されることを特徴とする請求項第
１乃至第８のいずれかに記載の液晶表示装置。 - 【請求項１０】前記第２及び第３のスイッチ素子は、ポ
リシリコンを活性層として用いた薄膜トランジスタであ
ることを特徴とする請求項１乃至９のいずれかに記載の
液晶表示装置。 - 【請求項１１】前記第２及び第３のスイッチ素子は、Ｃ
ＭＯＳスイッチであることを特徴とする請求項１乃至１
０のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25165796A JPH1097224A (ja) | 1996-09-24 | 1996-09-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25165796A JPH1097224A (ja) | 1996-09-24 | 1996-09-24 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1097224A true JPH1097224A (ja) | 1998-04-14 |
Family
ID=17226084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25165796A Pending JPH1097224A (ja) | 1996-09-24 | 1996-09-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1097224A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060834A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 |
| JP2002221734A (ja) * | 1998-07-31 | 2002-08-09 | Toshiba Corp | 平面表示装置 |
| JP2003162256A (ja) * | 2001-11-22 | 2003-06-06 | Fujitsu Display Technologies Corp | マトリクス表示装置およびマトリクス表示装置の駆動方法 |
| KR100421053B1 (ko) * | 2002-02-22 | 2004-03-04 | 삼성전자주식회사 | 신호선의 프리차지 방법 및 프리차지 전압발생회로 |
| KR100438784B1 (ko) * | 2002-01-30 | 2004-07-05 | 삼성전자주식회사 | 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로 |
| KR100482259B1 (ko) * | 2001-09-25 | 2005-04-13 | 샤프 가부시키가이샤 | 화상표시장치 및 표시구동방법 |
| US6924784B1 (en) | 1999-05-21 | 2005-08-02 | Lg. Philips Lcd Co., Ltd. | Method and system of driving data lines and liquid crystal display device using the same |
| US7002563B2 (en) | 2001-02-07 | 2006-02-21 | Kabushiki Kaisha Toshiba | Driving method for flat-panel display device |
| JP2006154302A (ja) * | 2003-12-02 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | 自己発光型表示装置の駆動方法、自己発光型表示装置の表示制御装置、自己発光型表示装置の電流出力型駆動回路 |
| US7126574B2 (en) * | 1999-03-16 | 2006-10-24 | Sony Corporation | Liquid crystal display apparatus, its driving method and liquid crystal display system |
| KR100652382B1 (ko) | 2003-10-28 | 2006-12-01 | 삼성전자주식회사 | 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법 |
| KR100727301B1 (ko) * | 2006-02-20 | 2007-06-12 | 엘지전자 주식회사 | 액정 표시 장치의 구동 장치 및 방법 |
| KR100733885B1 (ko) * | 1999-05-21 | 2007-07-02 | 엘지.필립스 엘시디 주식회사 | 데이터라인 구동방법 및 그를 이용한 액정 표시장치 |
| KR100767906B1 (ko) * | 2005-02-22 | 2007-10-17 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기 |
| JP2007279731A (ja) * | 2006-04-03 | 2007-10-25 | Renei Kagi Kofun Yugenkoshi | ソースドライバーの消費電力を低減させる方法及び関連装置 |
| JP2013148887A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 信号変換回路、表示装置、及び電子機器 |
| JP2016085300A (ja) * | 2014-10-23 | 2016-05-19 | セイコーエプソン株式会社 | 電気泳動表示装置、及び電子機器 |
-
1996
- 1996-09-24 JP JP25165796A patent/JPH1097224A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002221734A (ja) * | 1998-07-31 | 2002-08-09 | Toshiba Corp | 平面表示装置 |
| US7126574B2 (en) * | 1999-03-16 | 2006-10-24 | Sony Corporation | Liquid crystal display apparatus, its driving method and liquid crystal display system |
| US6924784B1 (en) | 1999-05-21 | 2005-08-02 | Lg. Philips Lcd Co., Ltd. | Method and system of driving data lines and liquid crystal display device using the same |
| KR100733885B1 (ko) * | 1999-05-21 | 2007-07-02 | 엘지.필립스 엘시디 주식회사 | 데이터라인 구동방법 및 그를 이용한 액정 표시장치 |
| DE10025252B4 (de) | 1999-05-21 | 2018-03-08 | Lg Display Co., Ltd. | Verfahren und System zum Ansteuern von Datenleitungen und eine das Verfahren und System verwendende Flüssigkristallanzeigevorrichtung |
| KR100701892B1 (ko) * | 1999-05-21 | 2007-03-30 | 엘지.필립스 엘시디 주식회사 | 데이터라인 구동방법 및 그를 이용한 액정 표시장치 |
| KR20010060834A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 |
| US7002563B2 (en) | 2001-02-07 | 2006-02-21 | Kabushiki Kaisha Toshiba | Driving method for flat-panel display device |
| KR100482259B1 (ko) * | 2001-09-25 | 2005-04-13 | 샤프 가부시키가이샤 | 화상표시장치 및 표시구동방법 |
| JP2003162256A (ja) * | 2001-11-22 | 2003-06-06 | Fujitsu Display Technologies Corp | マトリクス表示装置およびマトリクス表示装置の駆動方法 |
| US7173588B2 (en) * | 2001-11-22 | 2007-02-06 | Sharp Kabushiki Kaisha | Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements |
| KR100438784B1 (ko) * | 2002-01-30 | 2004-07-05 | 삼성전자주식회사 | 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로 |
| KR100421053B1 (ko) * | 2002-02-22 | 2004-03-04 | 삼성전자주식회사 | 신호선의 프리차지 방법 및 프리차지 전압발생회로 |
| KR100652382B1 (ko) | 2003-10-28 | 2006-12-01 | 삼성전자주식회사 | 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법 |
| JP2006154302A (ja) * | 2003-12-02 | 2006-06-15 | Toshiba Matsushita Display Technology Co Ltd | 自己発光型表示装置の駆動方法、自己発光型表示装置の表示制御装置、自己発光型表示装置の電流出力型駆動回路 |
| KR100767906B1 (ko) * | 2005-02-22 | 2007-10-17 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 회로 및 이것을 구비한 전기 광학장치 및 전자 기기 |
| KR100727301B1 (ko) * | 2006-02-20 | 2007-06-12 | 엘지전자 주식회사 | 액정 표시 장치의 구동 장치 및 방법 |
| JP2007279731A (ja) * | 2006-04-03 | 2007-10-25 | Renei Kagi Kofun Yugenkoshi | ソースドライバーの消費電力を低減させる方法及び関連装置 |
| JP2013148887A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 信号変換回路、表示装置、及び電子機器 |
| JP2017203992A (ja) * | 2011-12-23 | 2017-11-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10009020B2 (en) | 2011-12-23 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Signal converter circuit, display device, and electronic device |
| JP2016085300A (ja) * | 2014-10-23 | 2016-05-19 | セイコーエプソン株式会社 | 電気泳動表示装置、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468719B2 (en) | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same | |
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| US5095304A (en) | Matrix display device | |
| JP2002229532A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JPH1097224A (ja) | 液晶表示装置 | |
| JP4942341B2 (ja) | 表示装置 | |
| US20040222955A1 (en) | Liquid crystal display device and method of driving the same | |
| JPH0973102A (ja) | 薄膜トランジスタ回路および画像表示装置 | |
| US20050212988A1 (en) | Liquid crystal display apparatus and manufacturing method therefor | |
| US20010005194A1 (en) | Semiconductor device and driving method thereof | |
| JP2005258416A (ja) | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 | |
| JP4728654B2 (ja) | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 | |
| JPH04223428A (ja) | アクティブマトリックス液晶表示装置 | |
| JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
| JP4537526B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH10253941A (ja) | マトリクス型画像表示装置 | |
| JP2001075534A (ja) | 液晶表示装置 | |
| US7002212B2 (en) | Static RAM having a TFT with n-type source and drain regions and a p-type region in contact with only the intrinsic channel of the same | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| US20020149553A1 (en) | Display device having driving elements, and driving method thereof | |
| JP2008145484A (ja) | 電気光学装置及び電子機器 | |
| JP3081966B2 (ja) | フレーム間引き階調駆動光弁装置 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3674273B2 (ja) | 液晶装置及び電子機器、液晶装置用ｔｆｔアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050520 |