JP6608877B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6608877B2
JP6608877B2 JP2017130345A JP2017130345A JP6608877B2 JP 6608877 B2 JP6608877 B2 JP 6608877B2 JP 2017130345 A JP2017130345 A JP 2017130345A JP 2017130345 A JP2017130345 A JP 2017130345A JP 6608877 B2 JP6608877 B2 JP 6608877B2
Authority
JP
Japan
Prior art keywords
data
signal
potential
circuit
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017130345A
Other languages
English (en)
Other versions
JP2017203992A (ja
Inventor
一徳 渡邉
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017203992A publication Critical patent/JP2017203992A/ja
Application granted granted Critical
Publication of JP6608877B2 publication Critical patent/JP6608877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、信号変換回路、信号変換回路を備える表示装置、および表示装置を用いて構成
されるパネルを具備する電子機器に関する。
近年、例えばスマートフォンやタブレット端末などの普及に伴い、上記製品のパネルに用
いられる表示装置の開発が活発に進められている。
上記表示装置の画質を向上させるためには、例えば高精細にすることが好ましい。しかし
、表示装置が高精細になると、データの書き換え動作を行う画素の数が多くなるため、動
作の高速化が必要である。また、表示装置が高精細になると、ビデオデータ信号から生成
される画素に入力するデータ信号の種類も多くなる。
表示装置における、ビデオデータ信号の伝送方式の一つとしては、シリアルデータ信号で
あるビデオデータ信号をパラレルデータ信号に変換する方式が挙げられる。上記方式を用
いることにより、例えば表示装置に用いられるデータ信号の種類を少なくできる。
シリアルデータ信号をパラレルデータ信号に変換するためには、例えば信号変換回路が用
いられる。上記信号変換回路は、例えばスイッチ、容量素子、及び増幅回路を備える複数
のサンプルホールド回路（サンプルアンドホールド回路ともいう）を用いて構成される（
例えば特許文献１）。
特許文献１に示す信号変換回路は、複数のサンプルホールド回路により順次シリアルデー
タ信号の一部をデータとして抽出（サンプリングともいう）して保持し、保持データを用
いてパラレルデータ信号の一つとなるデータ信号を生成して出力する機能を有する。
特開２０００−９８９８１号公報
従来の信号変換回路では、表示装置の動作の高速化に伴い、複数のサンプルホールド回路
のサンプリングレートが速くなると、サンプルホールド回路に入力されるデータ信号に対
して、サンプルホールド回路から出力されるデータ信号（出力データ信号ともいう）が遅
延する。例えば、１５ｎｓｅｃ以下のサンプリングレートでサンプルホールド回路を高速
動作させると、出力データ信号が数百ｎｓｅｃ以上遅延する場合がある。上記出力データ
信号の遅延により、サンプルホールド回路では、サンプリング後であっても出力データ信
号が過渡状態となってしまう。
このとき、保持データの電位となるノードは浮遊状態であるため、過渡状態での該出力デ
ータ信号の電位の変動に応じて、サンプルホールド回路の保持データの電位の値が変動し
てしまう。上記保持データの変動の原因としては、例えばサンプルホールド回路が備える
増幅回路の入力部に設けられたトランジスタの寄生容量による電位の変動が挙げられる。
上記トランジスタのゲートの電位は、保持データの電位に応じて変化し、ソース又はドレ
インの電位は、出力データ信号の電位に応じて変化する。このとき、上記トランジスタの
ゲートとソースの間又はゲートとドレインの間の寄生容量があると、該寄生容量の容量結
合により、トランジスタのソース又はドレインの電位の変化に応じて上記トランジスタの
ゲートの電位も変化し、上記保持データの電位が変化してしまう。
上記保持データの変動が起こると、生成されるパラレルデータ信号のそれぞれデータ信号
の電位の値が所望の値からずれてしまい、例えば表示装置でビデオデータ信号に基づく画
像を正確に表示できないなどの問題が生じる。
また、上記保持データの変動量は、サンプリングを行うシリアルデータ信号の電位の値だ
けではなく、サンプリング前の保持データの電位の値によっても異なる。例えば、上記シ
リアルデータ信号がアナログ信号の場合、サンプリング前の保持データの電位が０Ｖのと
きと２．５Ｖのときでは、サンプリングを行うシリアルデータ信号の電位がそれぞれ同じ
２Ｖの場合であっても、サンプリング後の保持データの変動量が異なる。
上記のように、サンプリング前の保持データの電位の値によっても上記保持データの変動
量にばらつきが大きい場合、該保持データの変動を無視できなくなり、また、保持データ
の変動量に応じたシリアルデータ信号の調整を事前に行うことも困難となる。
上記問題を鑑み、本発明の一態様では、高速化に伴うサンプルホールド回路の保持データ
の変動による、生成するパラレルデータ信号に対する影響を抑制することを課題の一つと
する。
例えば、本発明の一態様では、高速化に伴うサンプルホールド回路の保持データの変動量
のばらつきを小さくすることを課題の一つとする。
本発明の一態様では、サンプルホールド回路の保持データの電位を基準電位に設定するか
否かを選択するスイッチを設ける。
サンプルホールド回路において、シリアルデータ信号のサンプリング前に上記保持データ
の電位を基準電位に設定することにより、サンプリング前の保持データの電位の値に因ら
ず、サンプリングするシリアルデータ信号の電位の値によって上記保持データの変動量が
決まるようにする。これにより、高速化に伴うサンプルホールド回路の保持データの変動
量のばらつきを小さくする。また、上記保持データの変動量のばらつきが小さくなれば、
該保持データの変動を無視できる、又は該保持データの変動量に応じたシリアルデータ信
号の調整が容易になる。
さらに、本発明の一態様では、上記スイッチのオン状態又はオフ状態を、サンプルホール
ド回路のサンプリング動作の制御に用いられる複数のサンプリング制御信号の一つにより
制御する。上記構成にすることにより、複数のサンプルホールド回路において、あるサン
プルホールド回路でサンプリングを行っている間に、他のサンプルホールド回路の保持デ
ータの電位を基準電位に設定することを可能にし、動作時間の増大の抑制、さらには動作
速度の低下の抑制を図る。
本発明の一態様は、第１のサンプリング制御信号に従って、シリアルデータ信号の一部を
第１のデータとして抽出して保持する機能を有し、且つ保持された第１のデータを用いて
パラレルデータ信号の一つとなる第１のデータ信号を生成して出力する機能を有する第１
のサンプルホールド回路と、第２のサンプリング制御信号に従って、シリアルデータ信号
の一部を第２のデータとして抽出して保持する機能を有し、且つ保持された第２のデータ
を用いてパラレルデータ信号の一つとなる第２のデータ信号を生成して出力する機能を有
する第２のサンプルホールド回路と、を備え、第２のサンプルホールド回路が、第１のサ
ンプリング制御信号に従って、第２のデータの電位を基準電位に設定するか否かを選択す
る機能を有するスイッチを備える信号変換回路である。
また、本発明の一態様は、第１のサンプリング制御信号に従って、シリアルデータ信号の
一部を第１のデータとして抽出して保持する機能を有し、且つ保持された第１のデータを
用いてパラレルデータ信号の一つとなる第１のデータ信号を生成して出力する機能を有す
る第１のサンプルホールド回路と、第２のサンプリング制御信号に従って、シリアルデー
タ信号の一部を第２のデータとして抽出して保持する機能を有し、且つ保持された第２の
データを用いてパラレルデータ信号の一つとなる第２のデータ信号を生成して出力する機
能を有する第２のサンプルホールド回路と、第３のサンプリング制御信号に従って、シリ
アルデータ信号の一部を第３のデータとして抽出して保持する機能を有し、且つ保持され
た第３のデータを用いてパラレルデータ信号の一つとなる第３のデータ信号を生成して出
力する機能を有する第３のサンプルホールド回路と、電位が第１のサンプリング制御信号
及び第２のサンプリング制御信号の論理和となる第４のサンプリング制御信号を生成して
出力する論理回路と、を備え、第３のサンプルホールド回路が、第４のサンプリング制御
信号に従って、第３のデータの電位を基準電位に設定するか否かを選択する機能を有する
スイッチを備える信号変換回路である。
また、本発明の一態様は、シリアルデータ信号であるビデオデータ信号が入力され、ビデ
オデータ信号をパラレルデータ信号となる複数のデータ信号に変換して出力する信号変換
回路と、複数のデータ信号が入力され、入力された複数のデータ信号を順次出力する機能
を有するソースドライバと、複数のゲート信号を生成して出力する機能を有するゲートド
ライバと、複数のゲート信号の一つに従って、複数のデータ信号の一つが入力される複数
の画素回路と、信号変換回路、ソースドライバ、及びゲートドライバの動作を制御する制
御回路と、を備え、信号変換回路が、第１のサンプリング制御信号に従って、シリアルデ
ータ信号の一部を第１のデータとして抽出して保持する機能を有し、且つ保持された第１
のデータを用いてパラレルデータ信号の一つとなる第１のデータ信号を生成して出力する
機能を有する第１のサンプルホールド回路と、第２のサンプリング制御信号に従って、シ
リアルデータ信号の一部を第２のデータとして抽出して保持する機能を有し、且つ保持さ
れた第２のデータを用いてパラレルデータ信号の一つとなる第２のデータ信号を生成して
出力する機能を有する第２のサンプルホールド回路と、第１及び第２のサンプリング制御
信号を生成して出力するシフトレジスタと、を備え、第２のサンプルホールド回路が、第
１のサンプリング制御信号に従って、第２のデータの電位を基準電位に設定するか否かを
選択する機能を有するスイッチを備える表示装置である。
また、本発明の一態様は、シリアルデータ信号であるビデオデータ信号が入力され、ビデ
オデータ信号をパラレルデータ信号となる複数のデータ信号に変換して出力する信号変換
回路と、複数のデータ信号が入力され、入力された複数のデータ信号を順次出力する機能
を有するソースドライバと、複数のゲート信号を生成して出力する機能を有するゲートド
ライバと、複数のゲート信号の一つに従って、複数のデータ信号の一つが入力される複数
の画素回路と、信号変換回路、ソースドライバ、及びゲートドライバの動作を制御する制
御回路と、を備え、信号変換回路が、第１のサンプリング制御信号に従って、シリアルデ
ータ信号の一部を第１のデータとして抽出して保持する機能を有し、且つ保持された第１
のデータを用いてパラレルデータ信号の一つとなる第１のデータ信号を生成して出力する
機能を有する第１のサンプルホールド回路と、第２のサンプリング制御信号に従って、シ
リアルデータ信号の一部を第２のデータとして抽出して保持する機能を有し、且つ保持さ
れた第２のデータを用いてパラレルデータ信号の一つとなる第２のデータ信号を生成して
出力する機能を有する第２のサンプルホールド回路と、第３のサンプリング制御信号に従
って、シリアルデータ信号の一部を第３のデータとして抽出して保持する機能を有し、且
つ保持された第３のデータを用いてパラレルデータ信号の一つとなる第３のデータ信号を
生成して出力する機能を有する第３のサンプルホールド回路と、電位が第１のサンプリン
グ制御信号及び第２のサンプリング制御信号の論理和となる第４のサンプリング制御信号
を生成して出力する論理回路と、第１乃至第３のサンプリング制御信号を生成して出力す
るシフトレジスタと、を備え、第３のサンプルホールド回路が、第４のサンプリング制御
信号に従って、第３のデータの電位を基準電位に設定するか否かを選択する機能を有する
スイッチを備える表示装置である。
なお、本発明の一態様である表示装置において、信号変換回路、ソースドライバ、ゲート
ドライバ、複数の画素回路、及び制御回路を同一の基板上に設けてもよい。
また、本発明の一態様は、上記表示装置を用いて構成されるパネルを具備する電子機器で
ある。
本発明の一態様により、高速化に伴うサンプルホールド回路の保持データの変動による、
生成するパラレルデータ信号に対する影響を抑制できる。
例えば、高速化に伴うサンプルホールド回路の保持データの変動量のばらつきが小さくな
り、保持データの変動を無視できる、又は保持データの変動量に応じたシリアルデータ信
号の調整が容易になるため、上記生成するパラレルデータ信号に対する影響を抑制できる
。
信号変換回路の例を説明するための図。 信号変換回路の例を説明するための図。 信号変換回路の駆動方法例を説明するための図。 信号変換回路の例を説明するための図。 信号変換回路の例を説明するための図。 表示装置の構成例を説明するための図。 表示装置の構成例を説明するための図。 表示装置の構造例を説明するための図。 表示装置の構造例を説明するための図。 電子機器の例を説明するための図。
本発明の実施の形態例について説明する。なお、本発明の趣旨及び範囲から逸脱すること
なく実施の形態の内容を変更することは、当業者であれば容易である。よって、例えば本
発明は、下記実施の形態の記載内容に限定されない。
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態
の内容を互いに適宜置き換えることができる。
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素
の数は、序数の数に限定されない。
（実施の形態１）
本実施の形態では、シリアルデータ信号をパラレルデータ信号に変換可能な信号変換回路
の例について図１乃至図５を用いて説明する。
本実施の形態の信号変換回路の回路構成例を図１に示す。
図１に示す信号変換回路は、複数のサンプルホールド回路ＳＨ（サンプルホールド回路Ｓ
Ｈ＿ｉ、サンプルホールド回路ＳＨ＿ｊを含む）を備える。サンプルホールド回路ＳＨ＿
ｉとサンプルホールド回路ＳＨ＿ｊは、互いに連続する段のサンプルホールド回路である
ことが好ましい。しかし、これに限定されず、例えばサンプルホールド回路ＳＨ＿ｉ及び
ＳＨ＿ｊの間に他のサンプルホールド回路が設けられてもよい。
複数のサンプルホールド回路ＳＨのそれぞれは、互いに異なるサンプリング制御信号ＳＭ
Ｐに従って、データ信号線ＤＬを介して入力されるシリアルデータ信号の一部をデータＤ
として抽出（サンプリング）して保持する機能を有する。例えば、サンプルホールド回路
ＳＨ＿ｉは、サンプリング制御信号ＳＭＰ＿ｉに従って、シリアルデータ信号の一部をデ
ータＤ＿ｉとして抽出して保持し、サンプルホールド回路ＳＨ＿ｊは、サンプリング制御
信号ＳＭＰ＿ｊに従って、シリアルデータ信号の一部をデータＤ＿ｊとして抽出して保持
する。なお、シリアルデータ信号は、例えばアナログ信号であることが好ましい。
複数のサンプルホールド回路ＳＨのそれぞれは、スイッチＳＳＷと、容量素子Ｃｐと、増
幅回路ＡＭＰと、スイッチＰＳＷと、を備える。例えば、サンプルホールド回路ＳＨ＿ｉ
は、スイッチＳＳＷ＿ｉと、容量素子Ｃｐ＿ｉと、増幅回路ＡＭＰ＿ｉと、スイッチＰＳ
Ｗ＿ｉと、を備え、サンプルホールド回路ＳＨ＿ｊは、スイッチＳＳＷ＿ｊと、容量素子
Ｃｐ＿ｊと、増幅回路ＡＭＰ＿ｊと、スイッチＰＳＷ＿ｊと、を備える。なお、必ずしも
全てのサンプルホールド回路ＳＨにスイッチＰＳＷを設けなくてもよく、例えばサンプル
ホールド回路ＳＨ＿ｉ及びサンプルホールド回路ＳＨ＿ｊの少なくとも一つにスイッチＰ
ＳＷを設けてもよい。
スイッチＳＳＷは、サンプリング制御信号ＳＭＰに従って、データ信号線ＤＬを介して入
力されるシリアルデータ信号の一部を抽出し、データＤとして保持するか否かを制御する
機能を有する。また、例えば、電界効果トランジスタを用いてスイッチＳＳＷを構成でき
る。このとき、電界効果トランジスタのゲートの電位をサンプリング制御信号ＳＭＰによ
り変化させることにより、スイッチＳＳＷをオン状態又はオフ状態にできる。上記電界効
果トランジスタを用いたスイッチとしては、例えばアナログスイッチなどが挙げられる。
容量素子Ｃｐにおいて、一対の電極の一方の電位はデータＤと同等の値になり、他方には
接地電位が与えられる。容量素子Ｃｐは、データＤを保持するための保持容量としての機
能を有する。
増幅回路ＡＭＰは、正入力端子、負入力端子、及び出力端子を有する。増幅回路ＡＭＰで
は、正入力端子の電位がデータＤと同等の値になり、負入力端子と出力端子が接続される
。増幅回路ＡＭＰは、データＤの電位に応じた値のデータ信号ＤＡＴＡを生成して出力す
る機能を有する。例えば、増幅回路ＡＭＰ＿ｉの出力信号がパラレルデータ信号の一つで
あるデータ信号ＤＡＴＡ＿ｉとなり、増幅回路ＡＭＰ＿ｊの出力信号がパラレルデータ信
号の一つであるデータ信号ＤＡＴＡ＿ｊとなる。また、例えばオペアンプを用いて増幅回
路ＡＭＰを構成できる。
スイッチＰＳＷは、他のサンプルホールド回路ＳＨのサンプリング動作の制御に用いられ
るサンプリング制御信号ＳＭＰに従って、データＤの電位を基準電位ＶＲに設定するか否
かを制御する機能を有する。基準電位ＶＲの値は、基準電位線ＶＰＬを介して与えられる
電位に応じて決まる。基準電位ＶＲの値は、一定の値であることが好ましい。例えば、シ
リアルデータ信号の電位の最大値と最小値の間のいずれかの値に基準電位ＶＲの値を設定
することが好ましい。
例えば、スイッチＰＳＷ＿ｉは、サンプリング制御信号ＳＭＰ＿ｈに従ってデータＤ＿ｉ
の電位を基準電位ＶＲに設定するか否かを制御する機能を有し、スイッチＰＳＷ＿ｊは、
サンプリング制御信号ＳＭＰ＿ｉに従ってデータＤ＿ｊの電位を基準電位ＶＲに設定する
か否かを制御する機能を有する。
また、例えば、スイッチＳＳＷと同様に、電界効果トランジスタを用いてスイッチＰＳＷ
を構成できる。このとき、電界効果トランジスタのゲートの電位をサンプリング制御信号
ＳＭＰにより変化させることにより、スイッチＰＳＷをオン状態又はオフ状態にできる。
上記電界効果トランジスタを用いたスイッチとしては、例えばアナログスイッチなどが挙
げられる。例えば、スイッチＰＳＷは、スイッチＳＳＷと同じ構成にすることが好ましい
。
サンプリング制御信号ＳＭＰを用いてスイッチＰＳＷを制御することにより、あるサンプ
ルホールド回路ＳＨでサンプリングを行っている間に他のサンプルホールド回路ＳＨでデ
ータＤを基準電位に設定でき、別途基準電位に設定する期間を設ける必要がないため、動
作時間の増大を抑制できる。よって、動作速度の低下を抑制できる。
なお、サンプルホールド回路ＳＨにスイッチＰＳＷが設けられる構成に限定されず、例え
ば図２に示すように、サンプルホールド回路ＳＨとは別にスイッチＰＳＷが設けられる構
成としてもよい。
次に、本実施の形態の信号変換回路の駆動方法例として、図１に示す信号変換回路の駆動
方法例について、図３を用いて説明する。図３は、図１に示す信号変換回路の動作例を表
す図である。
図１に示す信号変換回路の駆動方法例では、複数のサンプリング制御信号ＳＭＰに従って
、サンプルホールド回路ＳＨのそれぞれにおいて、保持されたデータＤの電位を基準電位
ＶＲに設定した後にシリアルデータ信号の一部をデータとして抽出して保持する動作を行
う。
例えば、まず図３（Ａ）に示すように、サンプリング制御信号ＳＭＰ＿ｈのパルスを信号
変換回路に入力することにより、サンプルホールド回路ＳＨ＿ｉのスイッチＰＳＷ＿ｉを
オン状態にする。
このとき、サンプルホールド回路ＳＨ＿ｉのデータＤ＿ｉの電位が基準電位ＶＲに設定さ
れる。
その後、サンプリング制御信号ＳＭＰ＿ｈのパルスの入力が終わると、スイッチＰＳＷ＿
ｉがオフ状態になり、データＤ＿ｉの電位が基準電位ＶＲに保持される。
次に、図３（Ｂ）に示すように、サンプリング制御信号ＳＭＰ＿ｉのパルスを信号変換回
路に入力することにより、サンプルホールド回路ＳＨ＿ｉのスイッチＳＳＷ＿ｉをオン状
態にし、サンプルホールド回路ＳＨ＿ｊのスイッチＰＳＷ＿ｊをオン状態にする。
このとき、サンプルホールド回路ＳＨ＿ｉのデータＤ＿ｉの電位がデータ信号線ＤＬの電
位と同等の値になる。このときのシリアルデータ信号の電位を電位Ｄ１とする。
また、このときサンプルホールド回路ＳＨ＿ｊのデータＤ＿ｊの電位が基準電位ＶＲに設
定される。
その後、サンプリング制御信号ＳＭＰ＿ｉのパルスの入力が終わると、スイッチＳＳＷ＿
ｉがオフ状態になり、データＤ＿ｉの電位となるノードが浮遊状態になり、シリアルデー
タ信号の一部（電位Ｄ１）の抽出（サンプリング）が行われたことになる。また、データ
信号ＤＡＴＡ＿ｉの電位の値は、データＤ＿ｉの電位に応じた値となる。
また、サンプリング制御信号ＳＭＰ＿ｉのパルスの入力が終わるとスイッチＰＳＷ＿ｊが
オフ状態になり、データＤ＿ｊ電位が基準電位ＶＲに保持される。
次に、図３（Ｃ）に示すように、サンプリング制御信号ＳＭＰ＿ｊのパルスを信号変換回
路に入力することにより、サンプルホールド回路ＳＨ＿ｊのスイッチＳＳＷ＿ｊをオン状
態にする。
このとき、サンプルホールド回路ＳＨ＿ｊのデータＤ＿ｊの電位がデータ信号線ＤＬの電
位と同等の値になる。このときのシリアルデータ信号の電位を電位Ｄ２とする。
その後、サンプリング制御信号ＳＭＰ＿ｊのパルスの入力が終わると、スイッチＳＳＷ＿
ｊはオフ状態になり、データＤ＿ｊの電位となるノードが浮遊状態になり、シリアルデー
タ信号の一部（電位Ｄ２）の抽出（サンプリング）が行われたことになる。また、データ
信号ＤＡＴＡ＿ｊの電位の値は、データＤ＿ｊの電位に応じた値となる。
上記に示すように、図１に示す信号変換回路の駆動方法例では、あるサンプルホールド回
路のサンプリング動作を制御するスイッチＳＳＷと、他のサンプルホールド回路の保持デ
ータの電位を基準電位に設定するか否かを制御するスイッチＰＳＷを同じサンプリング制
御信号ＳＭＰにより制御する。これにより、例えばサンプルホールド回路ＳＨ＿ｉにおい
て、スイッチＳＳＷ＿ｉをオン状態にしてサンプリングを行っている間に、サンプルホー
ルド回路ＳＨ＿ｊにおいて、スイッチＰＳＷ＿ｊをオン状態にしてデータＤ＿ｊの電位を
基準電位ＶＲに設定できるため、別途基準電位設定期間などを設ける必要がない。
なお、図１に示す構成に限定されず、例えば図４に示すように、信号変換回路の構成を、
一つのサンプルホールド回路の保持されたデータＤの電位を基準電位に設定するか否かを
制御するスイッチＰＳＷを複数設ける構成にしてもよい。
図４に示す信号変換回路は、サンプルホールド回路ＳＨ＿ｉ、ＳＨ＿ｊ、ＳＨ＿ｋを備え
る。サンプルホールド回路ＳＨ＿ｉ、ＳＨ＿ｊ、ＳＨ＿ｋは、互いに連続する段のサンプ
ルホールド回路であることが好ましいが、これに限定されず、サンプルホールド回路ＳＨ
＿ｉ、ＳＨ＿ｊ、ＳＨ＿ｋのそれぞれの間に別のサンプルホールド回路を設けてもよい。
また、図１に示す信号変換回路と同じ部分については、図１の信号変換回路の説明を適宜
援用できる。
複数のサンプルホールド回路ＳＨのそれぞれは、スイッチＳＳＷと、容量素子Ｃｐと、増
幅回路ＡＭＰと、スイッチＰＳＷ１と、スイッチＰＳＷ２と、を備える。例えば、サンプ
ルホールド回路ＳＨ＿ｉは、スイッチＳＳＷ＿ｉと、容量素子Ｃｐ＿ｉと、増幅回路ＡＭ
Ｐ＿ｉと、スイッチＰＳＷ１＿ｉと、スイッチＰＳＷ２＿ｉと、を備え、サンプルホール
ド回路ＳＨ＿ｊは、スイッチＳＳＷ＿ｊと、容量素子Ｃｐ＿ｊと、増幅回路ＡＭＰ＿ｊと
、スイッチＰＳＷ１＿ｊと、スイッチＰＳＷ２＿ｊと、を備え、サンプルホールド回路Ｓ
Ｈ＿ｋは、スイッチＳＳＷ＿ｋと、容量素子Ｃｐ＿ｋと、増幅回路ＡＭＰ＿ｋと、スイッ
チＰＳＷ１＿ｋと、スイッチＰＳＷ２＿ｋと、を備える。このとき、スイッチＰＳＷ２＿
ｉは、サンプリング制御信号ＳＭＰ＿ｇに従ってオン状態又はオフ状態が制御される。な
お、これに限定されず、少なくともサンプルホールド回路ＳＨ＿ｋがスイッチＰＳＷ１＿
ｋ及びＰＳＷ２＿ｋを備えていればよい。また、一つのサンプルホールド回路の保持デー
タの電位を基準電位に設定するために、３つ以上のスイッチＰＳＷを設けてもよい。
また、図４に示す信号変換回路において、スイッチＰＳＷ１＿ｋは、サンプリング制御信
号ＳＭＰ＿ｊに従って、データＤ＿ｋの電位を基準電位ＶＲに設定するか否かを制御する
機能を有し、スイッチＰＳＷ２＿ｋは、サンプリング制御信号ＳＭＰ＿ｉに従って、デー
タＤ＿ｋの電位を基準電位ＶＲに設定するか否かを制御する機能を有する。よって、複数
のサンプリング期間をかけて、サンプルホールド回路ＳＨのデータＤの電位を基準電位Ｖ
Ｒに設定できる。つまり、一つのサンプリング期間より長い期間をかけてサンプルホール
ド回路ＳＨのデータＤの電位を基準電位ＶＲに設定できる。これにより、サンプリングレ
ートが速くなった場合であっても、サンプリング前にデータＤの電位を基準電位に設定す
る時間を十分に確保できる。
また、例えば図５に示すように、信号変換回路の構成を、論理回路などにより複数のサン
プリング制御信号の合成信号によりスイッチＰＳＷを制御する構成にしてもよい。
図５に示す信号変換回路は、サンプルホールド回路ＳＨ＿ｉ、ＳＨ＿ｊ、ＳＨ＿ｋを備え
る。サンプルホールド回路ＳＨ＿ｉ、ＳＨ＿ｊ、ＳＨ＿ｋは、互いに連続する段のサンプ
ルホールド回路であることが好ましいが、これに限定されず、サンプルホールド回路ＳＨ
＿ｉ、ＳＨ＿ｊ、ＳＨ＿ｋのそれぞれの間に別のサンプルホールド回路を設けてもよい。
また、図１に示す信号変換回路と同じ部分については、図１の信号変換回路の説明を適宜
援用できる。
複数のサンプルホールド回路ＳＨのそれぞれは、スイッチＳＳＷと、容量素子Ｃｐと、増
幅回路ＡＭＰと、スイッチＰＳＷと、を備える。例えば、サンプルホールド回路ＳＨ＿ｉ
は、スイッチＳＳＷ＿ｉと、容量素子Ｃｐ＿ｉと、増幅回路ＡＭＰ＿ｉと、スイッチＰＳ
Ｗ＿ｉと、を備え、サンプルホールド回路ＳＨ＿ｊは、スイッチＳＳＷ＿ｊと、容量素子
Ｃｐ＿ｊと、増幅回路ＡＭＰ＿ｊと、スイッチＰＳＷ＿ｊと、を備え、サンプルホールド
回路ＳＨ＿ｋは、スイッチＳＳＷ＿ｋと、容量素子Ｃｐ＿ｋと、増幅回路ＡＭＰ＿ｋと、
スイッチＰＳＷ＿ｋと、を備える。なお、これに限定されず、少なくともサンプルホール
ド回路ＳＨ＿ｋがスイッチＰＳＷ＿ｋを備えていればよい。
スイッチＰＳＷ＿ｉは、論理回路ＬＧＣ＿ｉの出力信号であるサンプリング制御信号に従
ってオン状態又はオフ状態が制御される。論理回路ＬＧＣ＿ｉの出力信号の電位は、サン
プリング制御信号ＳＭＰ＿ｈとサンプリング制御信号ＳＭＰ＿ｇの論理和となる。
また、スイッチＰＳＷ＿ｊは、論理回路ＬＧＣ＿ｊの出力信号であるサンプリング制御信
号に従ってオン状態又はオフ状態が制御される。論理回路ＬＧＣ＿ｊの出力信号の電位は
、サンプリング制御信号ＳＭＰ＿ｉとサンプリング制御信号ＳＭＰ＿ｈの論理和となる。
また、スイッチＰＳＷ＿ｋは、論理回路ＬＧＣ＿ｋの出力信号であるサンプリング制御信
号に従ってオン状態又はオフ状態が制御される。論理回路ＬＧＣ＿ｋの出力信号の電位は
、サンプリング制御信号ＳＭＰ＿ｊとサンプリング制御信号ＳＭＰ＿ｉの論理和となる。
論理回路ＬＧＣ＿ｉ、ＬＧＣ＿ｊ、ＬＧＣ＿ｋとしては、例えば論理和の演算が可能な論
理回路を用いることができ、例えばＯＲ回路を用いることができる。なお、論理回路ＬＧ
Ｃ＿ｉをサンプルホールド回路ＳＨ＿ｉに設けてもよいし、論理回路ＬＧＣ＿ｊをサンプ
ルホールド回路ＳＨ＿ｊに設けてもよいし、論理回路ＬＧＣ＿ｋをサンプルホールド回路
ＳＨ＿ｋに設けてもよい。
また、これに限定されず、３種以上のサンプリング制御信号を用いて論理回路によりスイ
ッチＰＳＷを制御するサンプリング制御信号を生成してもよい。
また、図５に示す信号変換回路において、スイッチＰＳＷ＿ｋは、論理回路ＬＧＣ＿ｋの
出力信号であり、電位がサンプリング制御信号ＳＭＰ＿ｊとサンプリング制御信号ＳＭＰ
＿ｉの論理和であるサンプリング制御信号に従って、データＤ＿ｋの電位を基準電位ＶＲ
に設定するか否かを制御する機能を有する。よって、複数のサンプリング期間をかけて、
サンプルホールド回路ＳＨのデータＤの電位を基準電位ＶＲに設定できる。これにより、
サンプリングレートが速くなった場合であっても、サンプリング前にデータＤの電位を基
準電位に設定する時間を十分に確保できる。
以上が本実施の形態の信号変換回路の説明である。
図１乃至図５を用いて説明したように、本実施の形態の信号変換回路の一例では、第１の
サンプルホールド回路（例えばサンプルホールド回路ＳＨ＿ｉ）と、第２のサンプルホー
ルド回路（例えばサンプルホールド回路ＳＨ＿ｊ）と、を設け、さらに、サンプルホール
ド回路に保持されるデータの電位を基準電位に設定するか否かを制御するスイッチを設け
る。
シリアルデータ信号のサンプリング前に上記保持データの電位を基準電位に設定すること
により、サンプリング前の保持データの電位の値に起因する上記保持データの変動量のば
らつきを小さくできる。これにより、高速化に伴うサンプルホールド回路の保持データの
変動量のばらつきを小さくでき、該保持データの変動を無視できる、又は該保持データの
変動量に応じたシリアルデータ信号の補正が容易になる。
また、本実施の形態の信号変換回路の一例では、サンプリング制御信号を用いて上記スイ
ッチを制御することにより、複数のサンプルホールド回路において、あるサンプルホール
ド回路でサンプリングを行っている間に、他のサンプルホールド回路の保持データの電位
を基準電位に設定できるため、動作時間の増大を抑制でき、動作速度の低下を抑制できる
。
よって、本実施の形態の信号変換回路の一例では、高速化に伴うサンプルホールド回路の
保持データの変動による、生成するパラレルデータ信号に対する影響を抑制できる。
（実施の形態２）
本実施の形態では、本発明の一態様である信号変換回路を備える表示装置の例について図
６乃至９を用いて説明する。
本実施の形態の表示装置のブロック図を図６に示す。図６に示す表示装置は、クロック信
号を入力するためのクロック信号入力端子２１１と、スタートパルス信号を入力するため
のスタートパルス信号入力端子２１２と、データ信号を入力するためのデータ信号入力端
子２１３と、アノード電位（ＡＮＯＤＥ）を供給するためのアノード端子２１４と、カソ
ード電位（ＣＡＴＨＯＤＥ）を供給するためのカソード端子２１５と、接地電位（ＧＮＤ
）を供給するためのグランド端子２１６と、制御回路（ＴＧともいう）２４０と、信号変
換回路（ＳＰＣともいう）２５０と、ソースドライバ（ＳＤともいう）２６１と、ゲート
ドライバ（ＧＤともいう）２６２と、複数の画素回路２７０と、を備える。なお、図６に
示す表示装置では、アノード端子２１４、カソード端子２１５、及びグランド端子２１６
を介して、制御回路２４０、信号変換回路２５０、ソースドライバ２６１、ゲートドライ
バ２６２、及び複数の画素回路２７０にアノード電位、カソード電位、及び接地電位のい
ずれかが適宜供給される。
制御回路２４０には、クロック信号ＣＬＫ及びスタートパルス信号ＳＰが入力される。例
えば、クロック信号入力端子２１１を介してクロック信号ＣＬＫを制御回路２４０に入力
し、スタートパルス信号入力端子２１２を介してスタートパルス信号ＳＰを制御回路２４
０に入力してもよい。
制御回路２４０は、クロック信号ＣＬＫ及びスタートパルス信号ＳＰに従って、スタート
パルス信号ＳＰＣ＿ＳＰ、クロック信号Ｓ＿ＣＬＫ、スタートパルス信号Ｓ＿ＳＰ、クロ
ック信号Ｇ＿ＣＬＫ、スタートパルス信号Ｇ＿ＳＰ、及び複数の制御信号Ｇ＿ＰＷＣを生
成して出力する。なお、複数の制御信号Ｇ＿ＰＷＣとして、互いに位相の異なる複数のク
ロック信号を生成してもよい。
制御回路２４０は、信号変換回路２５０、ソースドライバ２６１、及びゲートドライバ２
６２の動作を制御する機能を有する。
信号変換回路２５０には、ビデオデータ信号ＶＤＡＴＡが入力され、さらに、クロック信
号ＣＬＫ及びスタートパルス信号ＳＰＣ＿ＳＰが入力される。例えば、データ信号入力端
子２１３を介してビデオデータ信号ＶＤＡＴＡを信号変換回路２５０に入力し、クロック
信号入力端子２１１を介してクロック信号ＣＬＫを信号変換回路２５０に入力してもよい
。
信号変換回路２５０は、入力されたビデオデータ信号ＶＤＡＴＡをパラレルデータ信号と
なる第１乃至第Ｙ（Ｙは２以上の自然数）のデータ信号に変換して出力する機能を有する
。
信号変換回路２５０は、クロック信号ＣＬＫ及びスタートパルス信号ＳＰＣ＿ＳＰに従っ
て複数のサンプリング制御信号ＳＭＰを生成して出力するシフトレジスタ２５１と、複数
のサンプリング制御信号ＳＭＰいずれかに従ってビデオデータ信号ＶＤＡＴＡの一部の抽
出及び保持が制御される複数のサンプルホールド回路２５２（サンプルホールド回路２５
２＿１乃至２５２＿Ｙ）を備える。サンプルホールド回路２５２＿１乃至２５２＿Ｙのそ
れぞれとしては、例えば実施の形態１に示すサンプルホールド回路ＳＨを用いることがで
きる。このとき、例えばアノード電位及びカソード電位からなる電圧を分圧して基準電位
ＶＲを生成してもよい。シフトレジスタ２５１は、クロック信号ＣＬＫ、及びスタートパ
ルス信号ＳＰＣ＿ＳＰが入力される。なお、複数のシフトレジスタ２５１を設け、サンプ
ルホールド回路２５２＿１乃至２５２＿Ｙの一部をあるシフトレジスタ２５１から出力さ
れるサンプリング制御信号ＳＭＰにより制御し、残りを別のシフトレジスタ２５１から出
力されるサンプリング制御信号ＳＭＰにより制御してもよい。
ソースドライバ２６１には、パラレルデータ信号となる上記第１乃至第Ｙのデータ信号、
クロック信号Ｓ＿ＣＬＫ、及びスタートパルス信号Ｓ＿ＳＰが入力される。ソースドライ
バ２６１は、クロック信号Ｓ＿ＣＬＫ、及びスタートパルス信号Ｓ＿ＳＰに従って入力さ
れた第１乃至第Ｙのデータ信号を順次出力する機能を有する。
ゲートドライバ２６２には、クロック信号Ｇ＿ＣＬＫ、スタートパルス信号Ｇ＿ＳＰ、及
び複数の制御信号Ｇ＿ＰＷＣが入力される。ゲートドライバ２６２は、クロック信号Ｇ＿
ＣＬＫ、スタートパルス信号Ｇ＿ＳＰ、及び複数の制御信号Ｇ＿ＰＷＣに従って複数のゲ
ート信号を生成して出力する機能を有する。このとき、複数の制御信号Ｇ＿ＰＷＣは、複
数のゲート信号のパルスの出力のタイミングとパルス幅の制御に用いられる。
複数の画素回路２７０には、複数のゲート信号線ＧＬ（ゲート信号線ＧＬ＿１乃至ゲート
信号線ＧＬ＿Ｘ（Ｘは２以上の自然数））のいずれかを介して複数のゲート信号が入力さ
れる。また、複数の画素回路２７０には、複数のゲート信号の一つに従って、複数のソー
ス信号線ＳＬ（ソース信号線ＳＬ＿１乃至ソース信号線ＳＬ＿Ｙ）のいずれかを介して第
１乃至第Ｙのデータ信号の一つが入力される。複数の画素回路２７０は、入力されるデー
タ信号のデータに応じた表示状態になる。
画素回路２７０としては、例えば液晶素子を備える画素回路又はエレクトロルミネセンス
素子（ＥＬ素子ともいう）を備える画素回路を用いることができる。
なお、図７に示すように、クロック信号入力端子２１１と、制御回路２４０及び信号変換
回路２５０との間にＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅともいう
）保護回路２２１及びバッファ回路（ＢＵＦともいう）２３１を設けてもよい。また、ス
タートパルス信号入力端子２１２と制御回路２４０の間にＥＳＤ保護回路２２２及びバッ
ファ回路２３２を設けてもよい。
また、ビデオデータ信号ＶＤＡＴＡがデジタル信号の場合、図７に示すように、デジタル
／アナログ信号変換回路（ＤＡＣともいう）２８０により信号変換回路２５０に入力され
るビデオデータ信号ＶＤＡＴＡをアナログデータ信号に変換してもよい。また、データ信
号入力端子２１３と信号変換回路２５０（またはデジタル／アナログ信号変換回路２８０
）の間にＥＳＤ保護回路２２３を設けてもよい。
図６及び図７に示すように、本実施の形態の表示装置の一例では、上記実施の形態１の信
号変換回路を用いてビデオデータ信号をパラレルデータ信号に変換することにより、デー
タ入力端子の数を一つにすることができる。端子の数を少なくすることにより、例えば外
部回路との接続不良を起こりにくくすることができる。また、接続する外部回路の数を少
なくできる。
さらに、本実施の形態の表示装置の構造例について、図８及び図９の断面模式図を用いて
説明する。
図８に示す表示装置の構造例は、上面射出型のエレクトロルミネセンス表示装置（ＥＬ表
示装置ともいう）の場合の構造例である。なお、これに限定されず、本実施の形態の表示
装置は、下面射出型又は両面射出型のＥＬ表示装置でもよい。
図８に示す表示装置は、同一の基板５１０上に設けられた下地層５１１の上に、端子部５
００ａ、周辺回路部５００ｂ、及び画素部５００ｃが形成される。
基板５１０としては、例えばガラス基板、シリコン基板、又はプラスチック基板を用いる
ことができる。
また、下地層５１１としては、例えば酸化絶縁材料を含む層を用いることができ、例えば
酸化シリコン、酸化窒化シリコン、又は窒化酸化シリコンなどの材料を含む層を用いるこ
とができる。また、下地層５１１に適用可能な材料の層の積層により下地層５１１を構成
することもできる。
端子部５００ａは、外部回路との接続端子が設けられる領域である。例えば、図６に示す
クロック信号入力端子２１１、スタートパルス信号入力端子２１２、データ信号入力端子
２１３、アノード端子２１４、カソード端子２１５、及びグランド端子２１６が端子部５
００ａに形成される。
周辺回路部５００ｂは、図６に示す画素回路２７０の動作を制御する回路が設けられる領
域である。例えば、図６に示す制御回路２４０、信号変換回路２５０、ソースドライバ２
６１、及びゲートドライバ２６２が周辺回路部５００ｂに形成される。
画素部５００ｃは、図６に示す画素回路２７０が設けられる領域である。
さらに、図８に示す表示装置について以下に説明する。
図８に示す表示装置は、周辺回路部５００ｂに設けられたトランジスタ５０１、トランジ
スタ５０２、及び容量素子５０３と、画素部５００ｃに設けられたトランジスタ５０４と
、を有する。
トランジスタ５０１及びトランジスタ５０２は、互いに異なる導電型の電界効果トランジ
スタである。例えば、トランジスタ５０１がｎチャネル型トランジスタのとき、トランジ
スタ５０２は、ｐチャネル型トランジスタである。このとき、絶縁層５１６は、トランジ
スタ５０１及びトランジスタ５０２のゲート絶縁層としての機能を有する。なお、図８に
示す表示装置に、トランジスタ５０１及びトランジスタ５０２を複数設けてもよい。トラ
ンジスタ５０１及びトランジスタ５０２は、制御回路２４０、信号変換回路２５０、ソー
スドライバ２６１、及びゲートドライバ２６２のいずれかを構成するトランジスタである
。例えば、上記実施の形態１の信号変換回路のスイッチＳＳＷ又はスイッチＰＳＷをアナ
ログスイッチを用いて構成する場合、アナログスイッチをトランジスタ５０１及びトラン
ジスタ５０２を用いて構成してもよい。
容量素子５０３は、トランジスタ５０１及びトランジスタ５０２のチャネル形成層と同一
の半導体膜により形成され、導電型を付与する不純物元素が添加された半導体層と、絶縁
層５１６と、トランジスタ５０１及びトランジスタ５０２のゲートとしての機能を有する
導電層と同一の導電膜から形成された導電層と、により構成される。このとき、絶縁層５
１６は、容量素子５０３の誘電体層としての機能を有する。容量素子５０３は、例えば、
信号変換回路２５０のサンプルホールド回路２５２＿１乃至２５２＿Ｙのいずれかを構成
する容量素子である。
トランジスタ５０４は、画素回路２７０を構成するトランジスタである。このとき、絶縁
層５１６及び絶縁層５１７は、トランジスタ５０４のゲート絶縁層としての機能を有する
。よって、トランジスタ５０４のゲート絶縁層は、トランジスタ５０１及びトランジスタ
５０２のゲート絶縁層よりも厚い。これにより、トランジスタ５０１及びトランジスタ５
０２の動作速度の低下を抑制しつつ、トランジスタ５０４の絶縁耐圧を向上させることが
できる。
絶縁層５１６及び絶縁層５１７としては、例えば酸化シリコン、窒化シリコン、酸化窒化
シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニ
ウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を用いることがで
きる。また、絶縁層５１６及び絶縁層５１７に適用可能な層の積層により、絶縁層５１６
及び絶縁層５１７を構成することもできる。
また、トランジスタ５０１、トランジスタ５０２、及びトランジスタ５０４のソース若し
くはドレインのとしての機能を有する導電層、又はゲートとしての機能を有する導電層と
しては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステ
ン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料を含む材料の層
を用いることができる。また、上記導電層としては、導電性の金属酸化物を含む層を用い
ることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、
酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム−スズ酸化物（Ｉｎ２Ｏ３―Ｓ
ｎＯ２、ＩＴＯと略記する場合がある）、インジウム−亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ
）などの金属酸化物、又はシリコン、酸化シリコン、窒素を含む該金属酸化物を用いるこ
とができる。また、上記導電層に適用可能な材料の層の積層により、上記導電層を構成す
ることもできる。
また、トランジスタ５０１、トランジスタ５０２、及びトランジスタ５０４のそれぞれは
、例えばチャネルが形成される単結晶半導体層（例えば単結晶シリコンなど）を含む。単
結晶半導体層を用いてトランジスタのチャネル形成領域を形成することにより、トランジ
スタ５０１、トランジスタ５０２、及びトランジスタ５０４の移動度を高くすることがで
きるため、各回路の動作を高速にできる。なお、酸化物半導体層などを用いてトランジス
タのチャネル形成領域を形成してもよい。
ここで、上記単結晶半導体層の形成例について以下に説明する。
例えば、基板５１０と、上面に絶縁層を形成した半導体基板を準備する。なお、予め基板
５１０の上に酸化絶縁層又は窒化絶縁層を形成してもよい。
例えば、熱酸化法、ＣＶＤ法、又はスパッタリング法などにより、酸化物絶縁膜を形成す
ることにより、半導体基板の上に絶縁層を形成することができる。
さらに、半導体基板に電界で加速されたイオンでなるイオンビームを注入し、半導体基板
の表面から一定の深さの領域に、脆化領域を形成する。なお、イオンの運動エネルギー、
イオンの質量と電荷、イオンの入射角などを調節することにより上記脆化領域の深さを調
節する。
例えば、イオンドーピング装置又はイオン注入装置を用いて上記半導体基板にイオンを注
入することができる。
また、照射するイオンとしては、例えば水素又はヘリウムの一つ又は複数を用いることが
できる。例えば、イオンドーピング装置を用いて水素イオンを照射する場合、照射するイ
オンにおいて、Ｈ３ ＋の比率を高くすることにより、イオン照射の効率を高めることがで
きる。具体的には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋の割合が５０％以上（よ
り好ましくは８０％以上）となるようにすることが好ましい。
さらに、半導体基板に設けられた絶縁層を介して基板５１０と半導体基板を貼り合わせる
。なお、基板５１０にも絶縁層を設けた場合には、半導体基板に設けられた絶縁層及び基
板５１０に設けられた絶縁層を介して基板５１０及び半導体基板を貼り合わせる。このと
き、基板５１０及び半導体基板の間に設けられた絶縁層が下地層５１１となる。
さらに、加熱処理を行い、脆化領域を劈開面として半導体基板を分離する。これにより、
下地層５１１の上に半導体層を形成することができる。なお、上記半導体層の表面にレー
ザ光を照射することにより、該半導体層の表面の平坦性を向上させることができる。さら
に、半導体層の一部をエッチングすることにより、上記単結晶半導体層を形成できる。
さらに、上記単結晶半導体層に導電型を付与する不純物元素を添加することによりソース
領域及びドレイン領域が形成される。例えば、ｎチャネル型トランジスタの場合、ｎ型の
導電型を付与する不純物元素（例えばリンなど）を添加し、ｐチャネル型トランジスタの
場合、ｐ型の導電型を付与する不純物元素（例えばボロンなど）を添加する。
以上が上記単結晶半導体層の形成例の説明である。
さらに、図８に示す表示装置は、絶縁層５２１と、導電層５１８と、を有する。
絶縁層５２１は、トランジスタ５０１、トランジスタ５０２、容量素子５０３、及びトラ
ンジスタ５０４の上に設けられる。絶縁層５２１は、平坦化層としての機能を有する。絶
縁層５２１としては、例えば有機絶縁層又は無機絶縁層を用いることができる。
導電層５１８は、端子電極としての機能を有する。導電層５１８は、例えば異方性導電層
５５１を介してフレキシブルプリント基板（ＦＰＣともいう）５５２に電気的に接続され
る。導電層５１８は、例えばトランジスタ５０１、トランジスタ５０２、及びトランジス
タ５０４のソース又はドレインとしての機能を有する導電層と同一の導電膜から形成され
る。
さらに、図８に示す表示装置は、絶縁層５２２と、画素部５００ｃにおいて絶縁層５２２
の上に設けられた導電層５２３と、導電層５２３の上に設けられた絶縁層５２４と、絶縁
層５２４を貫通して設けられた開口部において導電層５２３に接する発光層５２６と、発
光層５２６の上に設けられた導電層５２７と、を有する。
絶縁層５２２は、トランジスタ５０１、５０２、及び５０４のソース又はドレインとして
の機能を有する導電層、並びに導電層５１８を覆うように絶縁層５２１の上に設けられる
。絶縁層５２２は、平坦化層としての機能を有する。絶縁層５２２としては、例えば有機
絶縁層又は無機絶縁層を用いることができる。
導電層５２３は、絶縁層５２２を貫通して設けられた開口部においてトランジスタ５０４
のソースまたはドレインとしての機能を有する導電層に接する。導電層５２３は、ＥＬ素
子の一対の電極の一方としての機能を有する。導電層５２３は、光を反射する機能を有す
る。導電層５２３としては、例えばトランジスタ５０１、トランジスタ５０２、及びトラ
ンジスタ５０４の導電層に適用可能な材料のうち、光を反射する材料を含む層を用いるこ
とができる。
絶縁層５２４は、導電層５２３とトランジスタ５０４のソースまたはドレインとしての機
能を有する導電層との接続部を覆うように設けられる。絶縁層５２４としては、例えば樹
脂材料などを用いることができる。
発光層５２６は、ＥＬ素子の発光層としての機能を有する。発光層５２６としては、例え
ば特定の色を呈する光を射出する発光材料を用いた発光層を用いることができる。なお、
互いに異なる特性の色を呈する光を射出する発光層の積層を用いて発光層５２６を構成し
てもよい。発光材料としては、蛍光材料又は燐光材料などのエレクトロルミネセンス材料
（ＥＬ材料ともいう）を用いることができる。また、複数のＥＬ材料を含む材料を用いて
発光材料を構成してもよい。例えば青色を呈する光を射出する蛍光材料の層、橙色を呈す
る光を射出する第１の燐光材料の層、及び橙色を呈する光を射出する第２の燐光材料の層
の積層により、白色を呈する光を射出する発光層を構成してもよい。また、ＥＬ材料とし
ては、有機ＥＬ材料又は無機ＥＬ材料を用いることができる。また、上記発光材料を含む
層に加え、例えばホール注入層、ホール輸送層、電子輸送層、及び電子注入層の一つ又は
複数を設けて発光層５２６を構成してもよい。
導電層５２７は、ＥＬ素子の一対の電極の他方としての機能を有する。導電層５２７は、
光を透過する機能を有する。導電層５２７としては、例えばトランジスタ５０１、トラン
ジスタ５０２、及びトランジスタ５０４の導電層に適用可能な材料のうち、光を透過する
材料を含む層を用いることができる。
さらに、図８に示す表示装置は、基板５３０の一平面に設けられた着色層５３１と、着色
層５３１を介して基板５３０の一平面に設けられた絶縁層５３２と、を有する。
基板５３０としては、基板５１０に適用可能な基板を用いることができる。
着色層５３１は、ＥＬ素子からの光のうち、赤色を呈する波長の光、緑色を呈する波長の
光、又は青色を呈する波長の光を透過するカラーフィルタとしての機能を有する。また、
着色層５３１が、シアン、マゼンタ、又はイエローの色を呈する光を透過する機能を有し
ていてもよい。着色層５３１としては、例えば染料又は顔料を含む層を用いることができ
る。例えば、染料を含む場合、着色層５３１は、例えばフォトリソグラフィ法、印刷法、
又はインクジェット法を用いて形成され、顔料を含む場合、着色層５３１は、フォトリソ
グラフィ法、印刷法、電着法、又は電子写真法などを用いて形成される。例えばインクジ
ェット法を用いることにより、室温で製造、低真空度で製造、又は大型基板上に製造する
ことができる。また、レジストマスクを用いなくても製造することができるため、製造コ
スト及び製造工程数を低減することができる。
絶縁層５３２は、平坦化層としての機能を有する。絶縁層５３２としては、例えば絶縁層
５２１に適用可能な材料の層を用いることができる。
図８に示す表示装置では、導電層５２３、発光層５２６、及び導電層５２７によりＥＬ素
子が構成される。
また、ＥＬ素子は、充填材５４０と共にシール材５５０により基板５１０と基板５３０の
間に封止される。
充填材５４０としては、例えば窒素やアルゴンなどの不活性気体、紫外線硬化樹脂、又は
熱硬化樹脂などを用いることができる。
また、図８において、シール材５５０である部分は、全て同じハッチであり、シール材５
５０に囲まれるように密封された領域にＥＬ素子が形成される。
以上が図８に示す表示装置の構造例の説明である。
なお、本実施の形態の表示装置は、ＥＬ表示装置に限定されず、例えば図９に示すように
、液晶表示装置でもよい。
図９に示す表示装置の構造例は、横電界方式の液晶表示装置の場合の構造例である。なお
、これに限定されず、本実施の形態の表示装置は、縦電界方式の液晶表示装置でもよい。
図９に示す液晶表示装置は、図８に示す導電層５２３、絶縁層５２４、発光層５２６、導
電層５２７、充填材５４０の代わりに、導電層５４３、導電層５４４、導電層５４３及び
導電層５４４の上に設けられた絶縁層５４５、絶縁層５６３、及び液晶層５７０と、を有
する。
導電層５４３及び５４４のそれぞれは、櫛歯状であり、導電層５４３の櫛歯と、導電層５
４４の櫛歯が例えば交互に並置する。図９において、導電層５４３である部分は、全て同
じハッチである。また、導電層５４４である部分は、全て同じハッチである。また、導電
層５４３及び５４４は、着色層５３１に重畳する。導電層５４３及び導電層５４４は、液
晶素子の一対の電極としての機能を有する。導電層５４３及び導電層５４４としては、例
えば光を透過する金属酸化物の層などを用いることができる。例えば、インジウムを含む
金属酸化物などを用いることができる。また、導電層５４３及び５４４に適用可能な材料
の層の積層により、導電層５４３及び５４４を構成することもできる。
絶縁層５４５及び絶縁層５６３は、保護層としての機能を有する。絶縁層５４５及び絶縁
層５６３としては、絶縁層５１６及び絶縁層５１７に適用可能な材料の層を用いることが
できる。
液晶層５７０としては、例えばブルー相を示す液晶を含む層を用いることができる。
ブルー相を示す液晶を含む層は、例えばブルー相を示す液晶、カイラル剤、液晶性モノマ
ー、非液晶性モノマー、及び重合開始剤を含む液晶組成物により構成される。ブルー相を
示す液晶は、応答時間が短く、光学的等方性であるため、配向処理が不要であり、視野角
依存性が小さい。よって、ブルー相を示す液晶を用いることにより、液晶表示装置の動作
を高速にできる。また、これに限定されず、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを含む液晶層などを用いて
もよい。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相などを示す。
図９に示す液晶表示装置では、導電層５４３、液晶層５７０、及び導電層５４４により液
晶素子が構成される。
以上が図９に示す表示装置の説明である。
図６乃至図９を用いて説明したように、本実施の形態の表示装置の一例では、単結晶半導
体層をチャネル形成領域に用いたトランジスタにより、同一の基板上に端子部、周辺回路
部、画素部を形成できる。これにより、各回路間の配線数を低減できるため、接続不良な
どを抑制できる。
また、本実施の形態の表示装置の一例では、上記実施の形態１に示す信号変換回路を用い
てビデオデータ信号をパラレルデータ信号に変換する。これにより、データ信号入力端子
の数を少なくできる。
（実施の形態３）
本実施の形態では、上記実施の形態２の表示装置を用いて構成されるパネルを筐体に備え
る電子機器の例について、図１０を用いて説明する。
図１０（Ａ）に示す電子機器は、携帯型情報端末の例である。
図１０（Ａ）に示す電子機器は、筐体１０１１と、筐体１０１１に設けられたパネル１０
１２と、ボタン１０１３と、スピーカー１０１４を具備する。
なお、筐体１０１１に外部機器に図１０（Ａ）に示す電子機器を接続するための接続端子
、図１０（Ａ）に示す電子機器を操作するためのボタンのうち、一つ又は複数を設けても
よい。
パネル１０１２は、表示パネル及びタッチパネルとしての機能を有する。パネル１０１２
としては、実施の形態２に示す表示装置にタッチパネルを重ねて構成されるパネルを用い
ることができる。
ボタン１０１３は、筐体１０１１に設けられる。例えば、電源ボタンであるボタン１０１
３を設けることにより、ボタン１０１３を押すことで電子機器をオン状態にするか否かを
制御できる。
スピーカー１０１４は、筐体１０１１に設けられる。スピーカー１０１４は、音声を出力
する機能を有する。
なお、筐体１０１１にマイクを設けてもよい。マイクを設けることにより、例えば図１０
（Ａ）に示す電子機器を電話機として機能させることができる。
図１０（Ａ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及
び遊技機の一つ又は複数としての機能を有する。
図１０（Ｂ）に示す電子機器は、折り畳み式の情報端末の例である。
図１０（Ｂ）に示す電子機器は、筐体１０２１ａと、筐体１０２１ｂと、筐体１０２１ａ
に設けられたパネル１０２２ａと、筐体１０２１ｂに設けられたパネル１０２２ｂと、軸
部１０２３と、ボタン１０２４と、接続端子１０２５と、記録媒体挿入部１０２６と、ス
ピーカー１０２７と、を備える。
筐体１０２１ａと筐体１０２１ｂは、軸部１０２３により接続される。
パネル１０２２ａ及びパネル１０２２ｂは、表示パネル及びタッチパネルとしての機能を
有する。パネル１０２２ａ及びパネル１０２２ｂとしては、実施の形態２の表示装置にタ
ッチパネルを重ねて構成されるパネルを適用できる。
図１０（Ｂ）に示す電子機器では、軸部１０２３があるため、例えば筐体１０２１ａ又は
筐体１０２１ｂを動かして筐体１０２１ａを筐体１０２１ｂに重畳させ、電子機器を折り
畳むことができる。
ボタン１０２４は、筐体１０２１ｂに設けられる。なお、筐体１０２１ａにボタン１０２
４を設けてもよい。例えば、電源ボタンとしての機能を有するボタン１０２４を設けるこ
とにより、ボタン１０２４を押すことで電子機器内の回路に電力を供給するか否かを制御
できる。
接続端子１０２５は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに接続端子１
０２５を設けてもよい。また、複数の接続端子１０２５を筐体１０２１ａ及び筐体１０２
１ｂの一方又は両方に設けてもよい。接続端子１０２５は、図１０（Ｂ）に示す電子機器
と他の機器を接続するための端子である。
記録媒体挿入部１０２６は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに記録
媒体挿入部１０２６を設けてもよい。また、複数の記録媒体挿入部１０２６を筐体１０２
１ａ及び筐体１０２１ｂの一方又は両方に設けてもよい。例えば記録媒体挿入部にカード
型記録媒体を挿入することにより、カード型記録媒体から電子機器へのデータの読み出し
、又は電子機器内データのカード型記録媒体への書き込みを行うことができる。
スピーカー１０２７は、筐体１０２１ｂに設けられる。スピーカー１０２７は、音声を出
力する機能を有する。なお、スピーカー１０２７を筐体１０２１ｂの代わりに筐体１０２
１ａに設けてもよい。
なお、筐体１０２１ａ又は筐体１０２１ｂにマイクを設けてもよい。マイクを設けること
により、例えば図１０（Ｂ）に示す電子機器を電話機として機能させることができる。
図１０（Ｂ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及
び遊技機の一つ又は複数としての機能を有する。
図１０（Ｃ）に示す電子機器は、設置型情報端末の例である。図１０（Ｃ）に示す設置型
情報端末は、筐体１０３１と、筐体１０３１に設けられたパネル１０３２と、ボタン１０
３３と、スピーカー１０３４と、を具備する。
パネル１０３２は、表示パネル及びタッチパネルとしての機能を有する。パネル１０３２
としては、実施の形態２の表示装置とタッチパネルを重ねて構成されるパネルを適用でき
る。
なお、パネル１０３２を、筐体１０３１における甲板部１０３５に設けることもできる。
さらに、筐体１０３１に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ
又は複数を設けてもよい。
ボタン１０３３は、筐体１０３１に設けられる。例えば、電源ボタンとしての機能を有す
るボタン１０３３を設けることにより、ボタン１０３３を押すことで電子機器内の回路に
電力を供給するか否かを制御できる。
スピーカー１０３４は、筐体１０３１に設けられる。スピーカー１０３４は、音声を出力
する機能を有する。
図１０（Ｃ）に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をする
ための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能
を有する。
図１０（Ｄ）は、設置型情報端末の例である。図１０（Ｄ）に示す電子機器は、筐体１０
４１と、筐体１０４１に設けられたパネル１０４２と、筐体１０４１を支持する支持台１
０４３と、ボタン１０４４と、接続端子１０４５と、スピーカー１０４６と、を備える。
なお、筐体１０４１に外部機器に接続させるための接続端子、図１０（Ｄ）に示す電子機
器を操作するためのボタンのうち、一つ又は複数を設けてもよい。
パネル１０４２は、表示パネルとしての機能を有する。パネル１０４２としては、実施の
形態２の表示装置を適用できる。また、実施の形態２の表示装置にタッチパネルを重ね、
パネル１０４２にタッチパネルとしての機能を加えてもよい。
ボタン１０４４は、筐体１０４１に設けられる。例えば、電源ボタンとしての機能を有す
るボタン１０４４を設けることにより、ボタン１０４４を押すことで電子機器内の回路に
電力を供給するか否かを制御できる。
接続端子１０４５は、筐体１０４１に設けられる。接続端子１０４５は、図１０（Ｄ）に
示す電子機器と他の機器を接続するための端子である。例えば、接続端子１０４５により
図１０（Ｄ）に示す電子機器とパーソナルコンピュータを接続することにより、パーソナ
ルコンピュータから入力されるデータ信号に応じた画像をパネル１０４２に表示させるこ
とができる。例えば、図１０（Ｄ）に示す電子機器のパネル１０４２が接続する電子機器
のパネルより大きければ、他の電子機器の表示画像を拡大でき、複数の人が同時に視認し
やすくなる。
スピーカー１０４６は、筐体１０４１に設けられる。スピーカー１０４６は、音声を出力
する機能を有する。
図１０（Ｄ）に示す電子機器は、例えば出力モニタ、パーソナルコンピュータ、又はテレ
ビジョン装置としての機能を有する。
図１０を用いて説明したように実施の形態２の表示装置をパネルに用いることにより、動
作を高速にすることができ、また、パネルでの接続不良などが抑制されるため、電子機器
の信頼性を高めることができる。
ＳＳＷ スイッチ
Ｃｐ 容量素子
ＡＭＰ 増幅回路
ＰＳＷ スイッチ
２１１ クロック信号入力端子
２１２ スタートパルス信号入力端子
２１３ データ信号入力端子
２１４ アノード端子
２１５ カソード端子
２１６ グランド端子
２２１ 保護回路
２２２ ＥＳＤ保護回路
２２３ ＥＳＤ保護回路
２３１ バッファ回路
２３２ バッファ回路
２４０ 制御回路
２５０ 信号変換回路
２５１ シフトレジスタ
２５２ サンプルホールド回路
２６１ ソースドライバ
２６２ ゲートドライバ
２７０ 画素回路
２８０ デジタル／アナログ信号変換回路
５００ａ 端子部
５００ｂ 周辺回路部
５００ｃ 画素部
５０１ トランジスタ
５０２ トランジスタ
５０３ 容量素子
５０４ トランジスタ
５１０ 基板
５１１ 下地層
５１６ 絶縁層
５１７ 絶縁層
５１８ 導電層
５２１ 絶縁層
５２２ 絶縁層
５２３ 導電層
５２４ 絶縁層
５２６ 発光層
５２７ 導電層
５３０ 基板
５３１ 着色層
５３２ 絶縁層
５４０ 充填材
５４３ 導電層
５４４ 導電層
５４５ 絶縁層
５５０ シール材
５５１ 異方性導電層
５６３ 絶縁層
５７０ 液晶層
１０１１ 筐体
１０１２ パネル
１０１３ ボタン
１０１４ スピーカー
１０２１ａ 筐体
１０２１ｂ 筐体
１０２２ａ パネル
１０２２ｂ パネル
１０２３ 軸部
１０２４ ボタン
１０２５ 接続端子
１０２６ 記録媒体挿入部
１０２７ スピーカー
１０３１ 筐体
１０３２ パネル
１０３３ ボタン
１０３４ スピーカー
１０３５ 甲板部
１０４１ 筐体
１０４２ パネル
１０４３ 支持台
１０４４ ボタン
１０４５ 接続端子
１０４６ スピーカー

Claims (1)

  1. シリアルデータ信号であるビデオデータ信号が入力され、前記ビデオデータ信号をパラレルデータ信号となる複数のデータ信号に変換して出力する信号変換回路と、
    前記複数のデータ信号が入力され、入力された複数のデータ信号を順次出力する機能を有するソースドライバと、
    複数のゲート信号を生成して出力する機能を有するゲートドライバと、
    複数のゲート信号の一つに従って、前記複数のデータ信号の一つが入力される複数の画素回路と、
    前記信号変換回路、前記ソースドライバ、及び前記ゲートドライバの動作を制御する制御回路と、を備え、
    前記信号変換回路が、
    第１のサンプリング制御信号に従って、シリアルデータ信号の一部を第１のデータとして抽出して保持する機能を有するスイッチを備え、且つ保持された前記第１のデータを用いてパラレルデータ信号の一つとなる第１のデータ信号を生成して出力する機能を有する第１のサンプルホールド回路と、
    第２のサンプリング制御信号に従って、前記シリアルデータ信号の一部を第２のデータとして抽出して保持する機能を有するスイッチを備え、且つ保持された前記第２のデータを用いて前記パラレルデータ信号の一つとなる第２のデータ信号を生成して出力する機能を有する第２のサンプルホールド回路と、
    第３のサンプリング制御信号に従って、前記シリアルデータ信号の一部を第３のデータとして抽出して保持する機能を有するスイッチを備え、且つ保持された前記第３のデータを用いて前記パラレルデータ信号の一つとなる第３のデータ信号を生成して出力する機能を有する第３のサンプルホールド回路と、
    前記第１乃至第３のサンプリング制御信号を生成して出力するシフトレジスタと、を備え、
    前記第２のサンプルホールド回路が、
    前記第１のサンプリング制御信号に従って、前記第２のデータの電位を基準電位に設定するか否かを選択する機能を有し、
    前記第３のサンプルホールド回路が、
    前記第１のサンプリング制御信号に従って、前記第３のデータの電位を前記基準電位に設定するか否かを選択する機能を有するスイッチを備え、
    前記第２のサンプリング制御信号に従って、前記第３のデータの電位を前記基準電位に設定するか否かを選択する機能を有するスイッチを備える表示装置。
JP2017130345A 2011-12-23 2017-07-03 表示装置 Active JP6608877B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011282430 2011-12-23
JP2011282430 2011-12-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012277963A Division JP2013148887A (ja) 2011-12-23 2012-12-20 信号変換回路、表示装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2017203992A JP2017203992A (ja) 2017-11-16
JP6608877B2 true JP6608877B2 (ja) 2019-11-20

Family

ID=48654048

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012277963A Withdrawn JP2013148887A (ja) 2011-12-23 2012-12-20 信号変換回路、表示装置、及び電子機器
JP2017130345A Active JP6608877B2 (ja) 2011-12-23 2017-07-03 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012277963A Withdrawn JP2013148887A (ja) 2011-12-23 2012-12-20 信号変換回路、表示装置、及び電子機器

Country Status (3)

Country Link
US (1) US10009020B2 (ja)
JP (2) JP2013148887A (ja)
KR (1) KR102037899B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109361397B (zh) * 2018-12-10 2022-04-19 合肥松豪电子科技有限公司 一种应用于自容式tp采样控制的dac
CN110767149B (zh) * 2019-11-18 2021-10-22 合肥京东方卓印科技有限公司 栅极驱动电路、显示装置及修复方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781437A (en) * 1987-12-21 1988-11-01 Hughes Aircraft Company Display line driver with automatic uniformity compensation
JP2994000B2 (ja) 1990-04-27 1999-12-27 日本電気株式会社 サンプル・ホールド増幅回路
JP2788684B2 (ja) * 1991-09-12 1998-08-20 シャープ株式会社 サンプルホールド回路
JPH06266314A (ja) 1993-03-17 1994-09-22 Fujitsu Ltd 表示装置の駆動回路
JP2977047B2 (ja) * 1995-06-09 1999-11-10 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 液晶表示パネル駆動装置
JPH1097223A (ja) * 1996-09-20 1998-04-14 Sony Corp サンプルホールド回路及びサンプルホールドシステム
JPH1097224A (ja) 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置
JP3484963B2 (ja) 1998-01-09 2004-01-06 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP3677996B2 (ja) 1998-05-18 2005-08-03 セイコーエプソン株式会社 液晶装置およびその駆動方法
JP3525762B2 (ja) 1998-09-28 2004-05-10 セイコーエプソン株式会社 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
JP2001075535A (ja) 1999-09-02 2001-03-23 Mitsubishi Electric Corp 液晶表示装置
JP4484065B2 (ja) 2004-06-25 2010-06-16 三星モバイルディスプレイ株式會社 発光表示装置，発光表示装置の駆動装置及び発光表示装置の駆動方法
JP4645258B2 (ja) * 2005-03-25 2011-03-09 日本電気株式会社 デジタルアナログ変換回路及び表示装置
JP2008216425A (ja) 2007-03-01 2008-09-18 Seiko Epson Corp 電気光学装置、駆動方法および電子機器
JP2010033038A (ja) * 2008-06-30 2010-02-12 Nec Electronics Corp 表示パネル駆動方法及び表示装置
WO2010050419A1 (en) 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
KR101890096B1 (ko) 2009-09-24 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
KR102129540B1 (ko) 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101650779B1 (ko) * 2010-02-01 2016-08-25 삼성전자주식회사 단일 칩 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 시스템

Also Published As

Publication number Publication date
JP2013148887A (ja) 2013-08-01
JP2017203992A (ja) 2017-11-16
KR102037899B1 (ko) 2019-10-29
US20130162613A1 (en) 2013-06-27
KR20130073821A (ko) 2013-07-03
US10009020B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
JP6128945B2 (ja) 表示装置
KR102271186B1 (ko) 표시 장치 및 전자 기기
US20170154560A1 (en) Semiconductor device, display panel, and electronic device
KR20130034608A (ko) 시프트 레지스터 회로
JP5888959B2 (ja) 液晶表示装置の駆動方法
JP2022087178A (ja) 表示装置
WO2019150224A1 (ja) 表示装置および電子機器
JP6608877B2 (ja) 表示装置
CN112567446A (zh) 显示装置及电子设备
CN111279408A (zh) 显示装置、显示装置的驱动方法以及电子设备
CN113168804A (zh) 显示装置及电子设备
WO2019171204A1 (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191024

R150 Certificate of patent or registration of utility model

Ref document number: 6608877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250