KR102037225B1 - Display with surface mount emissive elements - Google Patents

Display with surface mount emissive elements Download PDF

Info

Publication number
KR102037225B1
KR102037225B1 KR1020170118688A KR20170118688A KR102037225B1 KR 102037225 B1 KR102037225 B1 KR 102037225B1 KR 1020170118688 A KR1020170118688 A KR 1020170118688A KR 20170118688 A KR20170118688 A KR 20170118688A KR 102037225 B1 KR102037225 B1 KR 102037225B1
Authority
KR
South Korea
Prior art keywords
light emitting
well
electrical contact
semiconductor layer
electrical
Prior art date
Application number
KR1020170118688A
Other languages
Korean (ko)
Other versions
KR20180030455A (en
Inventor
존 슈 렐레 폴
켄지 사사키
울머 커트
중-짠 이
Original Assignee
일룩스 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/266,796 external-priority patent/US9917226B1/en
Priority claimed from US15/410,001 external-priority patent/US9825202B2/en
Application filed by 일룩스 아이엔씨. filed Critical 일룩스 아이엔씨.
Publication of KR20180030455A publication Critical patent/KR20180030455A/en
Application granted granted Critical
Publication of KR102037225B1 publication Critical patent/KR102037225B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

상부 표면 및 바닥면을 구비하는 표면 실장 발광 소자를 제공한다. 제1 전기 접촉부는 상기 상부 표면에만 형성되고, 제2 전기 접촉부도 상기 상부 표면에만 형성된다. 포스트는 상기 바닥면으로부터 연장된다. 또한 표면 실장 발광 소자 및 발광 기판으로 제작되는 발광 디스플레이를 제공한다. 상기 발광 기판은 상부 표면을 구비하고, 제1의 복수개의 웰을 구비하는 상부 표면을 구비한다. 각 웰은 바닥면, 측벽, 상기 바닥면에 형성된 제1 전기 인터페이스, 및 상기 바닥면에 형성된 제2 전기 인터페이스를 구비한다. 상기 발광 기판은 열 및 행 전도 배선의 매트릭스를 포함하고, 제1의 복수개의 열/행 교차점을 형성하며, 각 열/행 교차점은 대응하는 웰과 관련된다. 제1의 복수개의 발광 소자가 웰을 채운다.A surface mount light emitting device having a top surface and a bottom surface is provided. First electrical contacts are formed only on the upper surface, and second electrical contacts are also formed only on the upper surface. The post extends from the bottom surface. Also provided is a light emitting display fabricated from a surface mount light emitting element and a light emitting substrate. The light emitting substrate has an upper surface and has an upper surface having a first plurality of wells. Each well has a bottom surface, sidewalls, a first electrical interface formed on the bottom surface, and a second electrical interface formed on the bottom surface. The light emitting substrate includes a matrix of column and row conducting interconnects and forms a first plurality of column / row intersections, each column / row intersection being associated with a corresponding well. The first plurality of light emitting elements fills the well.

Description

표면 실장 발광 소자를 구비하는 디스플레이{DISPLAY WITH SURFACE MOUNT EMISSIVE ELEMENTS}DISPLAY WITH SURFACE MOUNT EMISSIVE ELEMENTS}

본 발명은 집적 회로(IC)에 관한 것으로, 특히, 표면 실장 발광 소자 및 표면 실장 방사 소자를 이용하여 제조되는 발광 디스플레이에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to integrated circuits (ICs) and, more particularly, to light emitting displays manufactured using surface mount light emitting elements and surface mount radiating elements.

대형 사이즈 표시를 위한 현재의 경쟁기술은 액정 디스플레이(LCD), 유기 발광 소자(OLED) 디스플레이 및 최근의 무기 LED 디스플레이이다. 본 출원이 직접 다루는 LCD의 단점은, 1) 백라이트에 의해 생성된 광의 약 5%만이 이미지로서 사용자에 보여지는 낮은 효율, 및 2) LC 재료가 완전히 광을 차단할 수 없고 흑색 픽셀을 생성하는 낮은 동적범위이다. OLED 디스플레이의 단점은, 청색 OLED 재료의 신뢰성이 낮고 효율이 낮다(~ 5% 양자효율(QE)). 디스플레이에 무기 마이크로-LED(uLED)를 사용하면 디스플레이가 컬러 필터와 편광판을 사용하여 광을 흡수하지 않기 때문에 매우 높은 효율을 제공한다. 본 명세서에서 사용된 바와 같이, uLED는 일종의 100 마이크론 이하의 직경 또는 단면적을 갖는 LED이다. 상기 무기 uLED 디스플레이는, 흑색 픽셀이 광을 방출하지 않도록 설정되므로, 매우 높은 콘트라스트를 갖는다. 무기 uLED 디스플레이의 경우, 일반 조명에서 확립된 것처럼 블루 갈륨 나이트라이드(GaN) LED가 35~40%의 효율를 가지며, 신뢰성이 50,000 시간을 초과한다. 소니(Sony)는 픽 앤 플레이스(pick-and-place) 시스템을 사용하여 디스플레이 어레이에 배열된 uLEDs의 패시브 매트릭스를 개발하였다. 그러나, 대형 디스플레이에는 수백만개의 LED를 필요로 하기 때문에, 이 공정으로 만든 디스플레이는 다른 기술에 비해 시간과 비용이 많이 필요하다.Current competitive technologies for large size displays are liquid crystal displays (LCDs), organic light emitting device (OLED) displays and recent inorganic LED displays. Disadvantages of LCDs directly addressed by this application include: 1) low efficiency where only about 5% of the light generated by the backlight is shown to the user as an image, and 2) low dynamics where the LC material cannot completely block light and produces black pixels. Range. The disadvantage of OLED displays is the low reliability and low efficiency of the blue OLED material (~ 5% quantum efficiency (QE)). The use of inorganic micro-LEDs (uLEDs) in displays provides very high efficiency because the displays do not absorb light using color filters and polarizers. As used herein, a uLED is a kind of LED having a diameter or cross-sectional area of less than 100 microns. The inorganic uLED display has a very high contrast since black pixels are set not to emit light. For inorganic uLED displays, blue gallium nitride (GaN) LEDs have an efficiency of 35-40%, as established in general lighting, and reliability exceeds 50,000 hours. Sony has developed a passive matrix of uLEDs arranged in a display array using a pick-and-place system. However, because large displays require millions of LEDs, displays made with this process require more time and money than other technologies.

미세 제조된 전자 장치, 광전자 장치 및 서브 시스템을 도너 기판/웨이퍼를 대면적 및/또는 비정규적인 기판으로 유체 이동시킴으로써 전자 및 광전자 장치의 적용 범위를 확장할 수 있는 새로운 기회를 제공한다. 예를 들어, 막대, 핀 또는 원반(disk)과 같은 픽셀 크기를 표시하는 LED 미세 구조는, 작은 크기의 웨이퍼 위에 먼저 제작된 다음, 대면적 패널 유리 기판으로 전송되어, 백라이트가 필요없는 직접적인 발광 디스플레이를 만들 수 있다. Microfabricated electronic devices, optoelectronic devices and subsystems offer new opportunities to expand the scope of application of electronic and optoelectronic devices by fluidly moving donor substrates / wafers to large area and / or irregular substrates. For example, LED microstructures that display pixel sizes, such as bars, pins, or disks, are first fabricated on small wafers and then transferred to large area panel glass substrates, eliminating the need for backlighting. Can make

잉크젯 인쇄 또는 로보틱 픽 앤 플레이스(pick-and-place) 작업과 같은 종래의 전사 기술은 특정 응용 분야에서 적합하다. 그러나, 이러한 종래의 기술은 비용면에서 효과적이지 않거나 수율이 낮아서 LED 미세 구조에 직접 전사하는데 적용될 수 없다. Conventional transfer techniques such as inkjet printing or robotic pick-and-place operations are suitable for certain applications. However, these conventional techniques are not cost effective or have low yields and cannot be applied to transfer directly to LED microstructures.

직접 발광 디스플레이에 사용되는 무기 uLED 원반 제작에는 세 가지 주요한 공정이 있다. 이러한 공정은, uLED 원반 제작 공정, 투명 기판 위로의 uLED 원반의 분산 공정, 및 uLED 원반 상호 연결 공정이다. 유체 어셈블리 공정은 투명 기판 배치 웰 내에 uLED 원반을 임의로 분배하기 때문에 종래의 IC형의 콘택 홀 개방/금속 상호 접속 설계를 매우 어렵게 만든다. 이 불규칙한 분포를 해결하기 위해 (불투명한) 상호 연결에 추가 공차가 필요하므로 발광 영역 충전 팩터가 상당 부분 소실된다. 또한, 이러한 상호 연결을 만드는데 필요한 복잡성으로 인해 낮은 수율 및/또는 높은 비용이 발생한다. There are three main processes in the fabrication of inorganic uLED discs used in direct emitting displays. Such processes are the uLED disk fabrication process, the dispersion process of the uLED disk over the transparent substrate, and the uLED disk interconnect process. The fluid assembly process makes the traditional IC type contact hole open / metal interconnect design very difficult because it randomly distributes the uLED discs within the transparent substrate placement wells. In order to resolve this irregular distribution, additional tolerances are required for the (opaque) interconnections, so that the emission area charge factor is largely lost. In addition, the complexity required to make these interconnections results in low yields and / or high costs.

도 1a 및 도 1b는 기판의 웰에 위치된 상부 연결 LED 원반의 평면도이다(종래 기술). 도 1a에서, Dd는 LED(예를 들어, GaN) 원반의 직경을 나타내고, Dc는 uLED 원반이 분포된 마이크로 캐비티 또는 웰의 직경을 나타내며, Dp는 GaN가 원반의 상부에 형성된다고 가정할 때, p-도프된 GaN(p-GaN) 영역의 직경이다. 영역(100)은, 반응성 이온 에칭(RIE)에 의해 p-GaN 및 MQW가 제거된 n-GaN 접촉부이다. 내부 원형 영역(102)은 상부에 p-GaN을 갖는 전체 LED 적층체(stack)이다. 영역(102)의 표면 상에 니켈 산화물(NiOx)/인듐 주석 산화물(ITO)의 층이 형성될 수 있다. 통상적인 포토리소그래피 오정렬 허용 오차(최대 2 미크론(㎛))를 고려할 때, 원형 영역(102)은 GaN 원반 중심로부터 2㎛ 떨어져 있다. 영역(102)만이 발광할 수 있기 때문에, 발광 영역 충전 팩터는 약 70.6 %에 불과하다. n-GaN 개구부(100)로 인해 발광 면적의 거의 30 %가 소실된다.1A and 1B are plan views of top connected LED discs positioned in wells of a substrate (prior art). In FIG. 1A, D d represents the diameter of the LED (eg, GaN) disk, D c represents the diameter of the microcavity or well in which the uLED disk is distributed, and D p assumes that GaN is formed on top of the disk. Is the diameter of the p-doped GaN (p-GaN) region. Region 100 is an n-GaN contact from which p-GaN and MQW are removed by reactive ion etching (RIE). The inner circular region 102 is an entire LED stack with p-GaN on top. A layer of nickel oxide (NiOx) / indium tin oxide (ITO) may be formed on the surface of region 102. Considering conventional photolithography misalignment tolerance (up to 2 microns (μm)), the circular region 102 is 2 μm away from the GaN disk center. Since only the region 102 can emit light, the emission area charge factor is only about 70.6%. Nearly 30% of the light emitting area is lost due to the n-GaN opening 100.

도 1b는 양극 단부 연결부(104)(Dpc)에 대한 작업 영역을 나타낸다. 직경 24㎛의 영역(104) 외부에서 이루어진 연결은 단락 회로 또는 개방 회로를 초래할 가능성이 있다. n-GaN 영역(100)에 대한 종래의 금속 상호 연결은 발광 영역 충전 팩터를 더 감소시키바, 이 예에서는 GaN 원반의 31.4 % 영역에서만 발광한다.1B shows the working area for the anode end connection 104 (Dpc). Connections made outside the area 104 of 24 μm in diameter are likely to result in short circuits or open circuits. Conventional metal interconnection to the n-GaN region 100 further reduces the emission region charge factor, which in this example emits light only in the 31.4% region of the GaN disk.

도 2는 하부 음극 접촉 구조의 부분 단면도이다(종래 기술). 이러한 선택은 종래의 상부 접촉 LED 원반과 관련된 상당한 발광 영역 충전 팩터 손실을 방지한다. 하부 상호 연결 전극(200)은 기판(202) 상에 먼저 증발되어 패터닝되고, 이어서 마이크로 캐비티(웰)(204)가 형성된다. 저융점 금속(206)의 박층이 마이크로 캐비티(204) 내부의 하부 전극 표면 상에 코팅된다. 이어서, GaN 원반(208)(n-GaN(210)/p-GaN(212))이 마이크로 캐비티(204)에 분배된다. 층간 절연막(214)을 패터닝한 후, 상부 상호 연결 전극(216)을 증착 및 패터닝하여 전체 공정 흐름을 완성한다.2 is a partial cross-sectional view of the bottom cathode contact structure (prior art). This choice prevents significant light emitting area charge factor losses associated with conventional top contact LED discs. The lower interconnect electrode 200 is first evaporated and patterned on the substrate 202, followed by the formation of a micro cavity (well) 204. A thin layer of low melting metal 206 is coated on the lower electrode surface inside the micro cavity 204. Subsequently, the GaN disk 208 (n-GaN 210 / p-GaN 212) is distributed to the micro cavity 204. After patterning the interlayer insulating film 214, the upper interconnect electrode 216 is deposited and patterned to complete the overall process flow.

도 2에 의해 기술된 공정 흐름은 비교적 간단하다. 전면측 발광 영역 충전 팩터는 선택된 상부 금속 배선 설계로 최대 85%까지 도달할 수 있다. 이러한 흐름의 주요 문제점으로는 하부 접촉 수율, 균일성, 신뢰성 및 반복성, 그리고 후면 발광 개구가 필요한 경우, 하부 접촉 수율과 하부 전극 면적 사이의 절충(tradeoff)이 포함된다.The process flow described by FIG. 2 is relatively simple. The front-side luminous area charge factor can reach up to 85% with selected top metallization designs. Major problems of this flow include lower contact yield, uniformity, reliability and repeatability, and tradeoff between lower contact yield and lower electrode area, if a backlit aperture is required.

대형의 발광 디스플레이가 표면 실장 발광 소자의 적용을 통해 유체 어셈블리 공정을 이용하여 효율적으로 제조될 수 있다면 유리할 것이다.It would be advantageous if large scale light emitting displays could be efficiently manufactured using a fluid assembly process through the application of surface mounted light emitting elements.

본 발명은 합리적인 가격 및 높은 신뢰성을 갖는 대면적의 높은 동적 범위 표시의 제조를 가능하게 하기 위해 무기 마이크로 발광 다이오드(LED)를 사용하는 직접 발광 디스플레이 또는 액정 디스플레이(LCD) 백라이트를 개시한다. 예를 들어, 표면 실장 구성의 무기 마이크로-LED(uLED）어레이는 높은 동적 범위의 발광 디스플레이를 만들기 위해 유체 어셈블리에 의해 제조될 수 있다. uLED 발광체는 사파이어 기판 상에 제조된 종래의 평면 LED 구조에서 작은 원반 형상을 에칭함으로써 제조된다. 원반을 가공하여 uLED 상부 표면에 양극 및 음극 전극을 형성한다. 결과적인 uLED는 레이저 리프트 오프 공정에 의해 방출되고 수확되어 이소프로판올(IPA), 아세톤 또는 증류수와 같은 적합한 액체로 현탁액을 형성한다. 이러한 현탁액은 준비된 표시 기판에 증착되고, 상기 준비된 표시 기판은 웰 구조의 어레이를 구비하며, 상기 웰 구조는 두 개의 전극을 구비하는데 상기 두 개의 전극은 uLED 원반의 양극 및 음극 전극과 일치한다. 상기 웰은 원반 직경보다 조금 큰 원통형 개구부로서, 하나의 uLED가 웰 내에 증착되고, LED 전극이 기판 상의 전극과 접촉하는 위치에 증착될 수 있다. LED 전극 모두가 웰 바닥면에 직접적으로 피복되어 인접하기 때문에, 웰 개구에 의해 노출된 하나 또는 두 개의 전극을 갖는 LED 원반과는 달리, 전기적 연결이 크게 단순화되어 추가로 상호 연결층 및 처리가 필요하다. The present invention discloses a direct light emitting display or liquid crystal display (LCD) backlight using inorganic micro light emitting diodes (LEDs) to enable the production of large area, high dynamic range displays with reasonable price and high reliability. For example, an inorganic micro-LED (uLED) array in surface mount configuration can be fabricated by a fluid assembly to make a high dynamic range light emitting display uLED emitters are fabricated in conventional planar LED structures fabricated on sapphire substrates. Is manufactured by etching a small disk shape, the disk is processed to form an anode and a cathode electrode on the uLED top surface, and the resulting uLED is emitted and harvested by a laser lift-off process suitable for isopropanol (IPA), acetone or distilled water The suspension is formed into a liquid, and the suspension is deposited on a prepared display substrate, the prepared display substrate having an array of well structures, the well structure having two electrodes, the two electrodes being the anode of the uLED disk and The well is a cylindrical opening slightly larger than the disc diameter, one u The LED may be deposited in the well and the LED electrode may be deposited in contact with the electrode on the substrate One or two electrodes exposed by the well opening since all of the LED electrodes are directly covered and adjacent to the bottom of the well Unlike LED discs, the electrical connection is greatly simplified, requiring additional interconnect layers and processing.

적절한 어닐링의 결과로서, 상기 uLED는 기판 상의 어레이 전극에 연결되고, 그에 따라 적절한 구동 회로에 의해 전력이 공급되어 광을 방출한다. 상기 어레이는 패시브 매트릭스로 구동될 수 있으므로 각각의 행이 순차적으로 켜지고, 어레이의 각각의 서브 픽셀은 제어된 전류에서 전원이 공급되어 필요한 밝기를 생성한다. 그러나, 샘플링 및 전력 제한으로 인해 이 간단한 구동 방식은 필연적으로 비교적 적은 수의 행으로 제한된다. 바람직하게는, 각각의 서브 픽셀은 박막 트랜지스터(TFT) 구동 회로에 의해 제어될 수 있으며, 이는 캐패시터에 저장된 전하를 기반으로 구동 전류의 양을 제어할 수 있다. 이 액티브 매트릭스(AM) 회로 구성은 uLED에 시간의 거의 100 % 전원이 공급되도록 하여 각각의 열에 공급되는 전원을 제외하고 디스플레이의 행의 수를 제한하지 않는다.As a result of proper annealing, the uLED is connected to an array electrode on the substrate, whereby it is powered by a suitable drive circuit to emit light. The array can be driven with a passive matrix so that each row is turned on sequentially, and each subpixel of the array is powered at a controlled current to produce the required brightness. However, due to sampling and power limitations, this simple driving scheme is inevitably limited to a relatively small number of rows. Preferably, each subpixel may be controlled by a thin film transistor (TFT) driving circuit, which may control the amount of driving current based on the charge stored in the capacitor. This active matrix (AM) circuit configuration allows uLEDs to be powered almost 100% of the time, which does not limit the number of rows of displays except for the power supplied to each column.

전류형 수직 uLED 디스플레이와 비교할 때, 상기 표면 실장 uLED 구조는 몇 가지 주요한 이점을 제공하고, 상기 수직 uLED는 상부 표면 및 바닥면 전기 접촉부를 갖는다.Compared to the current vertical uLED display, the surface mount uLED structure provides several major advantages, and the vertical uLED has a top surface and bottom electrical contact.

1) 소형 발광체 면적은 고해상도 액티브 매트릭스(AM) 디스플레이에 더 적합하지만 전반적인 원반 크기는 유체 어셈블리를 위해 충분한 크기이다.1) The small illuminant area is more suitable for high resolution active matrix (AM) displays, but the overall disc size is large enough for the fluid assembly.

2) 유체 어셈블리의 공정은 마지막 주요 작업으로 발생하므로 조립 후 금속화를 위해 LCD 팹으로 돌아가지 않고 더 작은 유리를 사용할 수 있다.2) The process of fluid assembly occurs as the last major task, so smaller glass can be used after assembly without returning to the LCD fab for metallization.

3) 웰이 형성되기 전에 상호 연결 패터닝이 일어나므로 잘못 정렬된 uLED로 인한 금속 결함이 없고 웰층을 통한 기판과의 상호 연결에 대한 필요성이 없다.3) Interconnect patterning occurs before wells are formed, so there are no metal defects due to misaligned uLEDs and no need for interconnects with the substrate through the well layer.

4) 어닐링 후, uLED는 전기적으로 연결되어 있지만 노출되어 있으므로, 주어진 uLED가 점등되는지 여부를 확인하기 위한 전기적 테스트의 가능성이 있으며, 결함이 있는 uLED의 픽업 장소 수리가 뒤따라야 한다.4) After annealing, the uLED is electrically connected but exposed, so there is a possibility of an electrical test to see if a given uLED is lit, followed by repair of the pick-up site of the defective uLED.

이러한 이점은 표면 실장 LED의 발광 면적을 LED 성장 기판의 면적의 비교적 작은 비율로 오프셋하는 경향이 있으며, 픽셀 당 비용을 증가시킨다. 또한, uLED 제조 공정은 복잡하고, 레이저 리프트 오프(LLO) 후에 발생하는 포스트 제조를 포함하는 다수의 패터닝 스텝이 필요하다.This advantage tends to offset the light emitting area of the surface mounted LEDs to a relatively small proportion of the area of the LED growth substrate, which increases the cost per pixel. In addition, the uLED fabrication process is complex and requires a number of patterning steps, including post fabrication that occurs after laser lift off (LLO).

따라서, 표면 실장 발광 소자는 상부 표면 및 바닥면을 갖춘다. 제1 전기 접촉부는 상부 표면에만 독점적으로 형성되고, 제2 전기 접촉부도 상부 표면에만 독점적으로 형성된다. 포스트는 바닥면로부터 연장된다. 한 국면(aspect)에서, 표면 실장 발광 소자는 표면 실장 발광 다이오드(SMLED)이고, 상기 SMLED는 n-도펀트 또는 p-도펀트를 갖는 제1 반도체 층 및 반대 도펀트로 제조된 제2 반도체 층으로 이루어진다. 다중 양자 우물(MQW) 층은 제1 반도체 층과 제2 반도체 층 사이에 개재된다. 전형적으로, 제1 반도체 층 및 제2 반도체 층은 질화 갈륨(GaN) 또는 알루미늄 갈륨 인듐 포스파이드(AlGaInP)이다.Thus, the surface mounted light emitting element has a top surface and a bottom surface. The first electrical contact is exclusively formed only on the upper surface, and the second electrical contact is also exclusively formed only on the upper surface. The post extends from the bottom surface. In one aspect, the surface mount light emitting device is a surface mount light emitting diode (SMLED), which SMLED consists of a first semiconductor layer having an n-dopant or a p-dopant and a second semiconductor layer made of the opposite dopant. A multiple quantum well (MQW) layer is interposed between the first semiconductor layer and the second semiconductor layer. Typically, the first and second semiconductor layers are gallium nitride (GaN) or aluminum gallium indium phosphide (AlGaInP).

상술한 바와 같이 표면 실장 발광 소자 및 발광 기판으로 만들어진 발광 디스플레이가 또한 제공된다. 발광 기판은 상부 표면을 갖고, 제1의 복수개의 웰은 상기 발광 기판의 상부 표면에 형성된다. 각각의 웰은 바닥면, 측벽, 바닥면 상에 형성된 제1 전기 인터페이스, 및 바닥면 상에 형성된 제2 전기 인터페이스를 갖는다. 발광 기판은 또한 열 및 행 전도 배선의 매트릭스를 포함하여 제1의 복수개의 열/행 교차점을 형성하고, 각각의 열/행 교차점은 대응하는 웰과 관련된다. 제1의 복수개의 발광 소자가 웰을 채운다. 한 국면에서, (예를 들어, 백색과 같은 단색 컬러를 생성하기 위해) 각각의 발광 소자 바닥면 위에 컬러 변경 구조가 피복되고, 디스플레이는 발광 기판 상부 표면 위에 피복된 액정 디스플레이(LCD) 기판을 포함한다. There is also provided a light emitting display made of a surface mounted light emitting element and a light emitting substrate as described above. The light emitting substrate has an upper surface, and the first plurality of wells are formed on the upper surface of the light emitting substrate. Each well has a bottom surface, sidewalls, a first electrical interface formed on the bottom surface, and a second electrical interface formed on the bottom surface. The light emitting substrate also includes a matrix of column and row conducting interconnects to form a first plurality of column / row intersections, each column / row intersection being associated with a corresponding well. The first plurality of light emitting elements fills the well. In one aspect, a color changing structure is coated over each light emitting device bottom surface (eg to produce a monochromatic color such as white), and the display comprises a liquid crystal display (LCD) substrate coated over the top surface of the light emitting substrate. do.

발광 디스플레이는 또한 직접 발광 디스플레이일 수 있으며, 이 경우 제1의 복수개의 컬러 변환구조를 대응하는 SMLED의 바닥면 위에 피복한다. 제2의 복수개의 컬러 변환구조가 대응하는 SMLED의 바닥면 위에 피복되고, 여기서 제2 컬러는 제1 컬러와 상이하다. 디스플레이가 적색-녹색-청색(RGB)이고 하나의 유형의 LED(예를 들어, 청색 GaN LED)만 사용되는 경우, 복수개의 광 확산 구조가 상응하는 컬러 변환구조가 피복되지 않은 SMLED의 바닥면 위에 피복된다. 그 결과는 픽셀 영역을 갖는 디스플레이이며, 각각의 픽셀 영역은 제1 컬러 변환구조(예를 들어, 녹색)로 피복된 SMLED, 제2 컬러 변환구조(예를 들어, 적색)로 피복된 SMLED 및 컬러 변환구조(예를 들어, 파란색)로 피복되지 않은 SMLED를 포함한다. 청색 및 녹색 발광 GaN LED가 모두 동시에 사용되는 경우, 컬러 변환구조는 단지 적색을 생성하는 것이 바람직하다. The light emitting display may also be a direct light emitting display, in which case the first plurality of color conversion structures are coated on the bottom surface of the corresponding SMLED. A second plurality of color conversion structures are coated over the bottom surface of the corresponding SMLED, where the second color is different from the first color. If the display is red-green-blue (RGB) and only one type of LED (e.g. blue GaN LED) is used, a plurality of light diffusing structures are placed on the bottom surface of the SMLED without corresponding color conversion structures. Is covered. The result is a display with a pixel area, each pixel area being SMLED coated with a first color conversion structure (eg green), SMLED covered with a second color conversion structure (eg red) and color SMLEDs not covered with a conversion structure (eg blue). When both blue and green light emitting GaN LEDs are used at the same time, the color conversion structure preferably only produces red.

한 국면에서, 각각의 SMLED의 제1 전기 접촉부(전극)는 제1 직경을 갖는 링으로서 구성되고, 각각의 SMLED의 제1 반도체 층 및 MQW 층은 제1 전기 접촉부를 피복하는 적층체(stack)이다. 그렇지만, 각각의 SMLED의 제2 전기 접촉부는 제1 전기 접촉 링 둘레 영역 내에 형성되고, 각각의 SMLED의 제2 반도체 층은 중간 부분이 제2 전기 접촉부를 피복하는 원반 형상을 갖는다. 각각의 웰의 제1 전기 인터페이스는 제1 직경을 갖는 부분 링으로서 구성되고, 마우스의 개구를 가지며, 각각의 웰의 제2 전기 인터페이스는 대응하는 제1 전기 인터페이스 부분 링의 마우스로 연장되는 배선으로 형성된다. 선택적으로, 각각의 SMLED의 제1 반도체 층 및 MQW 층은 제2 전기 접촉부의 적층체를 피복하고, 제2 반도체 층은 제1 전기 접촉부를 피복한다.In one aspect, the first electrical contact (electrode) of each SMLED is configured as a ring having a first diameter, and the first semiconductor layer and the MQW layer of each SMLED cover a first electrical contact. to be. However, the second electrical contact of each SMLED is formed in the region around the first electrical contact ring, and the second semiconductor layer of each SMLED has a disk shape in which an intermediate portion covers the second electrical contact. The first electrical interface of each well is configured as a partial ring having a first diameter and has an opening of a mouse, the second electrical interface of each well being a wire extending to the mouse of the corresponding first electrical interface partial ring. Is formed. Optionally, the first semiconductor layer and the MQW layer of each SMLED cover a stack of second electrical contacts, and the second semiconductor layer covers the first electrical contacts.

또 다른 변형으로서, 각각의 발광 소자의 상부 표면은 제1 수평면 및 제2 수평면을 갖는 이중 평면일 수 있는바, 각각의 발광 소자의 제1 전기 접촉부가 상부 표면의 제1 수평면에 형성되고, 각각의 발광 소자의 제2 전기 접촉부는 상부 표면의 제2 수평면에 형성된다. 각각의 웰의 바닥면은 제1 수평면 및 제2 수평면과 마찬가지로 이중 평면인바, 각각의 웰의 제1 전기 인터페이스는 웰의 바닥면의 제1 수평면에 형성되고, 각각의 웰의 제2 전기 인터페이스는 웰의 바닥면의 제2 수평면에 형성된다.As another variant, the top surface of each light emitting element may be a double plane having a first horizontal plane and a second horizontal plane, wherein a first electrical contact of each light emitting element is formed on the first horizontal plane of the top surface, respectively The second electrical contact of the light emitting element of is formed in the second horizontal plane of the upper surface. The bottom surface of each well is dual plane like the first horizontal plane and the second horizontal plane, such that the first electrical interface of each well is formed in the first horizontal plane of the bottom surface of the well, and the second electrical interface of each well It is formed in the second horizontal plane of the bottom surface of the well.

발광 소자는 액티브 매트릭스(AM) 회로를 사용하여 가동되고, 각각의 구동 회로는 대응하는 열/행 교차점에 연결되며, 대응 웰의 제1 전기 인터페이스에 접속된다. 그렇지만, 발광 기판은 또한 각각의 웰의 제2 전기 인터페이스에 연결된 기준 전압(예를 들어, 접지) 배선의 네트워크를 포함한다. 열 및 행 배선의 매트릭스는 패시브 매트릭스(PM)를 형성하고, 상기 패시브 매트릭스는 대응하는 웰의 제1 전기 인터페이스에 연결된 각각의 열/행 교차점의 열 배선과 각각의 웰의 제2 전기 인터페이스와 연결되는 열/행 교차점의 행 배선을 구비한다.The light emitting element is activated using an active matrix (AM) circuit, each drive circuit connected to a corresponding column / row intersection and connected to a first electrical interface of the corresponding well. However, the light emitting substrate also includes a network of reference voltage (eg, ground) wires connected to the second electrical interface of each well. A matrix of column and row interconnections forms a passive matrix (PM) that connects with the column interconnections of each column / row intersection point connected to the first electrical interface of the corresponding well and the second electrical interface of each well. Row wiring at the column / row intersection point.

상술한 표면 실장 발광 소자 및 발광 디스플레이의 추가적인 세부 사항이 이하와 같이 제공된다.Further details of the surface mount light emitting element and the light emitting display described above are provided as follows.

도 1a 및 도 1b는 기판의 웰에 위치된 상부 접촉 LED 원반의 평면도이다(종래 기술).
도 2는 하부 음극 접촉 구조의 부분 단면도이다(종래 기술).
도 3은 표면 실장 발광 소자의 부분 단면도이다.
도 4a 및 도 4b는 각각 표면 실장 발광 다이오드(SMLED)로서 구현된 표면 실장 발광 소자의 부분 단면도 및 평면도이다.
도 5는 도 4a의 LED의 변형예를 도시하는 부분 단면도이다.
도 6은 발광 소자의 이중 평면 변화를 도시하는 부분 단면도이다.
도 7a 및 도 7b는 표면 실장 발광 소자 포스트 변화를 도시하는 저면도이다.
도 8a 및 도 8b는 각각 발광 디스플레이의 평면도 및 부분 단면도이다.
도 9a 및 도 9b는 도 8a 및 도 8b의 발광 기판을 백라이트로 실현하는 2가지 상이한 방법을 도시하는 부분 단면도이다.
도 10a 및 도 10b는 발광 기판을 직접 발광 디스플레이로서 사용가능한 상이한 접근법을 도시하는 부분 단면도이다.
도 11a 및 도 11b는 각각 웰 바닥면의 평면도 및 발광 기판의 부분 단면도이다.
도 12a 및 도 12b는 각각 도 11a 및 도 11b의 웰 바닥면의 평면도 및 발광 기판 부분 단면도의 변형예이다.
도 13a, 도 13b 및 도 13c는 각각 발광 소자의 변형예, 웰의 변형예 및 웰 내에 안착된 발광 부재의 부분 단면도이다.
도 14a 및 도 14b는 각각 제1의 복수개의 액티브 매트릭스(AM) 구동 회로와 함께 사용가능한 발광 기판의 개략도와 부분 단면도이고, 도 14c는 구동회로의 하나의 특정 변형예를 도시하는 도면이다.
도 15a 및 도 15b는 패시브 매트릭스를 사용하여 발광 소자가 작동되는 발광 기판의 개략도 및 부분 단면도이다.
도 16은 유체 어셈블리를 위해 설계된 표면 실장 uLED의 부분 단면도이다.
도 17a 내지 도 17l은 예시적인 발광 기판 제조 공정의 평면도 및 부분 단면도를 도시한다.
도 18은 컬러 반전 시트를 사용하여 컬러 생성을 도시한 부분 단면도이다.
도 19는 발광 소자 상에 증착된 형광체의 사용을 통한 컬러 생성의 부분 단면도이다.
도 20a 및 도 20b는 세 가지의 상이한 LED 유형을 각각 사용하여 세 가지 상이한 색상을 생성하는 발광 기판에 대한 부분 단면도 및 광도 그래프이다.
도 21a, 도 21b 및 도 21c는 각각 백색광 형광체 강도 그래프, 적층형 컬러 필터 및 관련 적층형 컬러 필터 강도 그래프를 도시한다.1A and 1B are top views of a top contact LED disc positioned in a well of a substrate (prior art).
2 is a partial cross-sectional view of the bottom cathode contact structure (prior art).
3 is a partial cross-sectional view of a surface mount light emitting device.
4A and 4B are partial cross-sectional and plan views, respectively, of a surface mount light emitting device implemented as a surface mount light emitting diode (SMLED).
5 is a partial cross-sectional view showing a modification of the LED of FIG. 4A.
6 is a partial cross-sectional view showing a double plane change of a light emitting element.
7A and 7B are bottom views showing the surface mount light emitting element post changes.
8A and 8B are plan and partial cross-sectional views, respectively, of a light emitting display.
9A and 9B are partial cross-sectional views illustrating two different ways of realizing the light emitting substrates of FIGS. 8A and 8B as backlights.
10A and 10B are partial cross-sectional views illustrating different approaches in which a light emitting substrate can be used as a direct light emitting display.
11A and 11B are a plan view of the bottom of the well and a partial cross-sectional view of the light emitting substrate, respectively.
12A and 12B are modified examples of a plan view and a partial cross-sectional view of the bottom surface of the well of FIGS.
13A, 13B, and 13C are partial cross-sectional views of a modification of the light emitting element, a modification of the well, and a light emitting member seated in the well, respectively.
14A and 14B are schematic and partial cross-sectional views of a light emitting substrate usable with the first plurality of active matrix (AM) driving circuits, respectively, and FIG. 14C is a diagram showing one specific modification of the driving circuit.
15A and 15B are schematic and partial cross-sectional views of a light emitting substrate on which a light emitting element is operated using a passive matrix.
16 is a partial cross-sectional view of a surface mount uLED designed for a fluid assembly.
17A-17L show top and partial cross-sectional views of an exemplary light emitting substrate fabrication process.
18 is a partial sectional view showing color generation using a color inversion sheet.
19 is a partial cross-sectional view of color generation through the use of phosphors deposited on light emitting devices.
20A and 20B are partial cross-sectional and luminosity graphs of a light emitting substrate that produce three different colors using three different LED types, respectively.
21A, 21B and 21C show white light phosphor intensity graphs, stacked color filters, and associated stacked color filter intensity graphs, respectively.

도 3은 표면 실장 발광 소자의 부분 단면도이다. 상기 표면 실장 발광 소자(300)는 상부 표면(302), 바닥면(304), 상기 상부 표면에만 독점적으로 형성된 제1 전기 접촉부(306) 및 상기 상부 표면에만 독점적으로 형성된 제2 전기 접촉부(308)를 포함한다. "상기 상부 표면에만 독점적으로 형성된다"는 것은 전기 접촉부 혹은 전극이 발광 소자의 측면(312) 혹은 바닥면(304)으로 연장되지 않는다는 것을 의미한다. 상기 전기 접촉부는 금속, 도핑된 반도체, 혹는 인듐 주석 산화물(ITO)과 같은 투명한 전도성 산화물(TCO)일 수 있다. 비록 별개의 층으로 명백하게 도시되지는 않았지만, 전기 접촉부(306 및 308)는 이후에 발광 기판과 연결하기 위해 땜납 혹은 코팅(예컨대, 공정 땜납(eutectic solder))한 것이다. 상기 발광 소자(300)는 상기 바닥면(304)으로부터 연장된 포스트(310)를 포함한다. 한 국면에서, 상기 포스트(310)는 상기 바닥면(304)의 중심에 위치하고 있다. 상기 발광 소자의 하나의 예로서 발광 다이오드(LED)를 제시한다. 비록 광 출사는 아니지만 다른 두 개의 단자 표면 실장 소자는 포토 다이오드, 서미스터, 압력 센서 및 압전 장치를 포함한다. 3 is a partial cross-sectional view of a surface mount light emitting device. The surface mounted light emitting device 300 includes an upper surface 302, a bottom surface 304, a first electrical contact 306 formed exclusively on the upper surface, and a second electrical contact 308 formed exclusively on the upper surface. It includes. “Formed exclusively on the top surface” means that the electrical contacts or electrodes do not extend to the side 312 or bottom 304 of the light emitting device. The electrical contact can be a metal, a doped semiconductor, or a transparent conductive oxide (TCO) such as indium tin oxide (ITO). Although not explicitly shown as a separate layer, electrical contacts 306 and 308 are subsequently soldered or coated (eg, eutectic solder) to connect with the light emitting substrate. The light emitting device 300 includes a post 310 extending from the bottom surface 304. In one aspect, the post 310 is located at the center of the bottom surface 304. An example of the light emitting device is a light emitting diode (LED). Although not light emitting, the other two terminal surface mount devices include photodiodes, thermistors, pressure sensors and piezoelectric devices.

도 4a 및 도 4b는 각각 표면 실장 발광 다이오드(SMLED)가 표면 실장 발광 소자로서 구현되는 부분 단면도 및 평면도이다. 상기 SMLED(300)는 n-불순물(dopAnt) 혹는 p-불순물를 구비하는 제1 반도체 층(402) 및 상기 제1 반도체 층(402)에 사용되지 않는 불순물을 구비하는 제2 반도체 층(404)을 포함한다. MQW 층(406)은 제1 반도체 층(402)과 상기 제2 반도체 층(404)에 사이에 위치한다. MQW 층(406)은 일반적으로 도시되지 않은 일련의 양자 웰 층(quantum well layer)(대표적으로 5개의 층, 예컨대 도시되지 않은 5nm의 인듐 갈륨 나이트라이드(InGaN) 및 9nm의 n-도핑 GaN(n-GaN)가 교대로(Alternating) 설치됨)일 수 있다. MQW 층과 p-도핑 반도체 층 사이에 알루미늄 갈륨 나이트라이드(AlGaN) 전자 차단층(도시되지 않음)이 설치될 수 있다. 외부 반도체 층은 약 200nm 두께의 p-도핑된 GaN(Mg 도핑)일 수 있다. 보다 높은 인듐 함량을 MQW에 사용하는 경우, 고휘도 청색 LED 혹은 녹색 LED가 형성될 수 있다. 가장 실제적인 제1 반도체 층 및 제2 반도체 층의 재료는 청색 혹은 녹색 광을 출사할 수 있는 질화 갈륨(GaN) 혹은 적색 광을 출사할 수 있는 알루미늄 갈륨 인듐 포스파이드(AlGAInP) 중의 하나이다. 4A and 4B are partial sectional views and plan views, respectively, in which a surface mount light emitting diode (SMLED) is implemented as a surface mount light emitting device. The SMLED 300 includes a first semiconductor layer 402 having n-dop or p-impurity and a second semiconductor layer 404 having impurities not used in the first semiconductor layer 402. Include. An MQW layer 406 is positioned between the first semiconductor layer 402 and the second semiconductor layer 404. MQW layer 406 is generally a series of quantum well layers (not shown) (typically five layers, such as 5 nm indium gallium nitride (InGaN) and 9 nm n-doped GaN (n not shown). -GaN) may be installed alternately. An aluminum gallium nitride (AlGaN) electron blocking layer (not shown) may be provided between the MQW layer and the p-doped semiconductor layer. The outer semiconductor layer may be about 200 nm thick p-doped GaN (Mg doped). When a higher indium content is used in the MQW, high brightness blue LEDs or green LEDs can be formed. The most practical materials of the first semiconductor layer and the second semiconductor layer are either gallium nitride (GaN) capable of emitting blue or green light or aluminum gallium indium phosphide (AlGAInP) capable of emitting red light.

상기 제2 전기 접촉부(308)는 링 모양으로 형성되고, 상기 제2 반도체 층(404)은 원반 모양(disk shape)으로 형성된다. 상기 제2 반도체 층(404)의 둘레(perimeter)는 상기 제2 전기 접촉부(308) 링의 아래에 위치하고, 제1 전기 접촉부(306)는 상기 제2 전기 접촉부(308) 링의 내부에 위치하며, 상기 제 1 반도체 층(402) 및 상기 MQW 층(406)은 상기 제1 전기 접촉부의 아래에 적층되어 설치된다. 제2 전기 접촉부(308) 링과 제1 전기 접촉부(306) 사이에 홈(moat)이 형성되고, 상기 홈은 전기 절연체(408)로 채워진다.The second electrical contact 308 is formed in a ring shape, and the second semiconductor layer 404 is formed in a disk shape. The perimeter of the second semiconductor layer 404 is located below the second electrical contact 308 ring, and the first electrical contact 306 is located inside the second electrical contact 308 ring The first semiconductor layer 402 and the MQW layer 406 are stacked and installed under the first electrical contact. A moat is formed between the second electrical contact 308 ring and the first electrical contact 306, which is filled with an electrical insulator 408.

종래의 LED 공정(예컨대, 발광을 위해 사용되는 LED)는 오직 사파이어 기판으로부터 분리되기 전의 한 표면에서만 발생한다. 이러한 공정 중 일부는 레이저 리프트 오프(LLO)를 사용하여 최종 스텝으로서 LED를 사파이어 기판으로부터 분리시킨다. 다른 공정은 LLO를 사용하지 않고 사파이어 기판을 절단하여 LED를 분리한다. 그러나, 상기 SMLED 구조는 상기 포스트에 대향하는 표면 상의 전극을 필요로 하기 때문에, 상기 uLED가 사파이어 기판으로부터 분리된 후에 상기 포스트를 형성한다. 종래의 공정은 각각의 LED의 이미 알려진 위치를 유지하는 방법을 제공하지 않고, 상기 LED가 상기 사파이어로부터 분리되는데 LED의 바닥부에 포토 리소그래피 공정을 실시할 수 있다. 정확한 x-y 좌표는 LED 상부 표면의 원하는 위치(예컨대, 중앙)에 포스트를 정확하게 위치시키는데 필요하다. 초점 평면을 설정하여 유체 어셈블리에 필요한 크기 제어(예컨대, 정렬 방향)을 구비하는 포스트 구조를 이미지화하기 위해 정확한 z(수직)좌표가 필요하다. 즉, 상기 SMLED LLO에 있어서, 상기 SMLED는 포스트를 형성하기 위해 SMLED를 제어수단을 통해 전송(transfer) 기판에 위치시키고, 그후 상기 전송 기판으로부터 유체 어셈블리를 방출하기 위해 현택액(spuspension)을 만든다.Conventional LED processes (eg, LEDs used for emitting light) occur only on one surface prior to separation from the sapphire substrate. Some of these processes use laser lift off (LLO) to separate the LED from the sapphire substrate as a final step. Another process separates the LED by cutting the sapphire substrate without using LLO. However, since the SMLED structure requires an electrode on the surface opposite the post, it forms the post after the uLED is separated from the sapphire substrate. Conventional processes do not provide a way to maintain the known position of each LED, and the LED may be separated from the sapphire and a photolithography process may be performed at the bottom of the LED. Accurate x-y coordinates are needed to accurately position the post at the desired location (eg, center) of the LED top surface. Accurate z (vertical) coordinates are required to set the focal plane to image the post structure with the size control (eg alignment direction) required for the fluid assembly. That is, in the SMLED LLO, the SMLED places the SMLED on the transfer substrate via control means to form a post, and then creates a suspension to release the fluid assembly from the transfer substrate.

도 5는 도 4a의 LED의 변형예를 도시하는 부분 단면도이다. 한 국면에서, 상기 제1 전기 접촉부(전극)(306)는 링모양으로 구성되고, 상기 제1 반도체 층(402) 및 상기 MQW 층(406)은 링으로 구성된 상기 제1 전기 접촉부의 아래에 설치된 적층체(stack)이다. 상기 제2 전기 접촉부(308)는 상기 제1 전기 접촉부(306) 링 둘레 내에 형성된다. 상기 제2 반도체 층(404)은 원반 모양을 이루고, 상기 제2 반도체 층(404)의 중간 부분은 상기 제2 전기 접촉부의 아래에 위치한다. 도시된 바와 같이, 상기 홈은 제1 전기 접촉부(306)와 제2 전기 접촉부(308) 사이에 형성된다. 전기 절연체(408)가 상기 홈을 채운다.5 is a partial cross-sectional view showing a modification of the LED of FIG. 4A. In one aspect, the first electrical contact (electrode) 306 is formed in a ring shape, and the first semiconductor layer 402 and the MQW layer 406 are provided below the first electrical contact made of a ring. It is a stack. The second electrical contact 308 is formed within a circumference of the first electrical contact 306 ring. The second semiconductor layer 404 is disc shaped, and an intermediate portion of the second semiconductor layer 404 is located below the second electrical contact. As shown, the groove is formed between the first electrical contact 306 and the second electrical contact 308. An electrical insulator 408 fills the grooves.

도 6은 발광 소자의 이중 평면 변화를 도시하는 부분 단면도이다. 도 4a 및 도 5에서, 상기 상부 표면은 평면이고, 상기 바닥면은 평면인 것을 알 수 있다. 본 발명에서 사용된 바와 같이, "평면"은 전체적으로 평탄한 표면을 지칭하고, 10나노 미터(nm) 미만의 평균 평방근(RMS) 거칠기를 갖는다. 선택적으로, 도 6에 도시된 바와 같이, 상기 표면 실장 발광 소자 상부 표면은 제1 수평면(600) 및 제2 수평면(602)을 구비하는 이중 평면이다. 제1 전기 접촉부(306)는 상기 상부 부면의 제1 수평면(600)에 형성되고, 상기 제2 전기 접촉부(308)는 상기 상부 표면의 제2 수평면(602)에 형성된다. 또한 도시되지는 않았지만, 상기 제2 전기 접촉부는 상기 상부 표면의 제1 수평면에 형성될 수 있고, 상기 제1 전기 접촉부는 상기 상부 표면의 제2 수평면에 형성될 수 있다.6 is a partial cross-sectional view showing a double plane change of a light emitting element. 4A and 5, it can be seen that the top surface is planar and the bottom surface is planar. As used herein, “planar” refers to an overall flat surface and has an average square root (RMS) roughness of less than 10 nanometers (nm). Optionally, as shown in FIG. 6, the surface mounted light emitting device upper surface is a double plane having a first horizontal plane 600 and a second horizontal plane 602. A first electrical contact 306 is formed in the first horizontal plane 600 of the upper side, and the second electrical contact 308 is formed in the second horizontal plane 602 of the upper surface. Also, although not shown, the second electrical contact may be formed in a first horizontal plane of the upper surface, and the first electrical contact may be formed in a second horizontal plane of the upper surface.

도 7a 및 도 7b는 표면 실장 발광 소자의 포스트의 변화를 도시하는 저면도이다. 한 국면에서, 도 7a에 도시된 바와 같이, 상기 표면 실장 발광 소자는 상기 바닥면(304)으로부터 연장되는 복수개의 포스트(310)를 포함할 수 있다. 상기 표면 실장 발광 소자(300)는 포스트의 구체적인 수량, 포스트 배치 혹은 포스트 모양에 제한되지 않는다는 점에 주의해야 한다. 도 7a에 두 개의 포스트가 도시되어 있고, 도 7b에 핀 모양의 포스트가 도시되어 있다. 다른 모양이나 복수개의 모양의 조합도 가능하다. 한 국면에서, 특히 하나의 포스트의 경우에, 상기 포스트는 상기 발광 소자의 바닥면의 중심에 위치하고, 상기 발광 소자의 하나의 둘레는 유체 흐름에 경사진다. 도 7a 및 도 7b에서, 상기 포스트는 페이지로부터 나오는 수직축에 수직인 방향으로 발광 소자를 경사시킨다.7A and 7B are bottom views showing changes in posts of the surface mount light emitting device. In one aspect, as shown in FIG. 7A, the surface mounted light emitting device may include a plurality of posts 310 extending from the bottom surface 304. It should be noted that the surface mounted light emitting device 300 is not limited to the specific number of posts, post arrangement or post shape. Two posts are shown in FIG. 7A and a pin shaped post is shown in FIG. 7B. Other shapes or combinations of shapes are also possible. In one aspect, especially in the case of one post, the post is located at the center of the bottom surface of the light emitting element, and one circumference of the light emitting element is inclined to the fluid flow. 7A and 7B, the post tilts the light emitting element in a direction perpendicular to the vertical axis emerging from the page.

도 8a 및 도 8b는 각각 일종의 발광 디스플레이의 평면도 및 부분 단면도이다. 상기 발광 디스플레이의 일부 예로서 텔레비젼, 컴퓨터 모니터, 휴대 장치의 스크린 및 LCD 디스플레이의 백라이트를 포함하고, 상술한 일부 예에 대해 사용될 수 있으며, 또한 직접 발광 디스플레이로서 사용될 수 있다. 상기 발광 디스플레이(800)는 상부 표면(804)을 갖는 발광 기판(802)을 포함한다. 상기 발광 기판(802)은 상기 발광 기판의 상부 표면(804)에 형성된 제1의 복수개의 웰(806)을 포함한다. 각각의 웰(806)은 바닥면(808), 측벽(810), 상기 바닥면에 형성된 제1 전기 인터페이스(812) 및 상기 바닥면에 형성된 제2 전기 인터페이스(814)를 포함한다. 명백하게 별개의 층으로서 도시되지는 않았지만, 상기 제1 전기 인터페이스(812) 및 상기 제2 전기 인터페이스(814)는 상기 발광 소자에 전기적으로 연결하기 위해 코팅된 땜납 재료이다. 열 전도 배선(816) 및 행 전도 배선(818)의 매트릭스는 제1의 복수개의 열/행 교차점(820)을 형성하고, 각각의 열/행 교차점은 대응하는 웰(806)과 관련된다. 웰과 열 및 행의 배선에 의해 형성된 매트릭스 사이의 인터페이스에 대한 추가적인 세부 사항은 이하와 같이 제공된다.8A and 8B are a plan view and a partial cross-sectional view, respectively, of a kind of light emitting display. Some examples of such light emitting displays include televisions, computer monitors, screens of portable devices, and backlights of LCD displays, and may be used for some of the examples described above, and may also be used as direct light emitting displays. The light emitting display 800 includes a light emitting substrate 802 having an upper surface 804. The light emitting substrate 802 includes a first plurality of wells 806 formed on an upper surface 804 of the light emitting substrate. Each well 806 includes a bottom surface 808, sidewalls 810, a first electrical interface 812 formed on the bottom surface, and a second electrical interface 814 formed on the bottom surface. Although not explicitly shown as a separate layer, the first electrical interface 812 and the second electrical interface 814 are coated solder material for electrically connecting to the light emitting device. The matrix of thermally conductive wiring 816 and the row conductive wiring 818 forms a first plurality of column / row intersections 820, each column / row intersection being associated with a corresponding well 806. Additional details on the interface between the wells and the matrix formed by the wiring of columns and rows are provided as follows.

제1의 복수개의 발광 소자(300)는 웰(806)을 채운다. 각각의 발광 소자(300)는 대응하는 웰의 바닥면(808)을 피복하는 상부 표면(302)을 포함한다. 상기 발광 소자(300)는 바닥면(304) 및 상기 바닥면으로부터 연장되는 포스트(310)를 포함한다. 제1 전기 접촉부(전극)(306)는 상기 발광 소자의 상부 표면(302)에 형성되고, 대응하는 웰의 제1 전기 인터페이스(812)에 연결된다. 명백하게 별개의 층으로서 도시되지는 않았지만, 상기 제1 전기 접촉부(306) 및 상기 제2 전기 접촉부(308)는 발광 기판 전기 인터페이스로의 연결을 위한 땜납 재료 혹은 땜납 코팅 재료이다. 제2 전기 접촉부(308)는 발광 소자의 상부 표면(302)에 형성되고, 대응하는 웰의 제2 전기 인터페이스(814)에 연결된다. 발광 장치의 전기 접촉부 및 웰의 전기 인터페이스는 반사 재료(예컨대, 금속)로 형성되어 광을 발광 기판(802)의 상부 표면(804)을 향해 지향하도록 한다는 점에 주의해야 한다.The first plurality of light emitting elements 300 fill the wells 806. Each light emitting device 300 includes an upper surface 302 covering the bottom surface 808 of the corresponding well. The light emitting device 300 includes a bottom surface 304 and a post 310 extending from the bottom surface. A first electrical contact (electrode) 306 is formed on the top surface 302 of the light emitting device and is connected to the first electrical interface 812 of the corresponding well. Although not explicitly shown as a separate layer, the first electrical contact 306 and the second electrical contact 308 are solder material or solder coating material for connection to a light emitting substrate electrical interface. The second electrical contact 308 is formed on the top surface 302 of the light emitting device and is connected to the second electrical interface 814 of the corresponding well. It should be noted that the electrical contacts of the light emitting device and the electrical interface of the wells are formed of reflective material (eg, metal) to direct light towards the top surface 804 of the light emitting substrate 802.

발광 소자의 접촉부는 모두 상부 표면(302)에 형성되기 때문에, 상기 장치는 표면 실장 발광 소자로 지칭될 수 있다. 발광 소자가 웰(806)에 포획되었을 때, 상기 발광 소자의 바닥면(304)은 상부 표면(302)을 덮는다. 위에서 언급된 바와 같이, 상기 발광 소자의 제1 및 제2 전기 접촉부(306/308)는 상기 발광 소자 상부 표면(302)에만 형성된다. 따라서, 웰이 채워진 후에는, 발광 기판의 상부 표면(804)에 전기 인터페이스가 형성될 필요가 없다. 전술한 바와 같이, 상기 발광 소자는 표면 실장 발광 다이오드(SMLED)일 수 있으며, 그 상세한 설명은 여기에서 반복하지 않는다. 하나의 실시예에서, 위에 정의된 바와 같이, 각각의 발광 소자의 상부 표면(302)은 평면이고, 각각의 웰의 바닥면(808)은 평면이다. 상기 발광 소자의 바닥면(304)도 평면일 수 있다.Since the contacts of the light emitting device are all formed on the upper surface 302, the device can be referred to as a surface mount light emitting device. When the light emitting device is captured in the well 806, the bottom surface 304 of the light emitting device covers the top surface 302. As mentioned above, the first and second electrical contacts 306/308 of the light emitting device are formed only on the light emitting device upper surface 302. Thus, after the well is filled, there is no need for an electrical interface to be formed on the top surface 804 of the light emitting substrate. As described above, the light emitting device may be a surface mounted light emitting diode (SMLED), and the detailed description thereof will not be repeated herein. In one embodiment, as defined above, the top surface 302 of each light emitting device is planar, and the bottom surface 808 of each well is planar. The bottom surface 304 of the light emitting device may also be planar.

상기 발광 소자는 발광 소자가 웰 내부와 결합(끼워맞춤)되는 크기를 가지고 있다. 본 발명에서 사용된 "끼워맞춤(결합)"이라는 단어는 두 개의 기계적 구성 요소의 결합을 의미한다. 제작된 부품이 다른 부품과 서로 연결되는데 매우 빈번하게 요구된다. 이들은 서로에 대해 자유롭게 미끄러지도록 설계되거나, 혹은 이들은 서로 결합되어 단일 유닛 혹은 조립체를 형성하도록 설계될 수 있다. 일반적인 결합의 세 가지 유형이 있다. 물체(예컨대, 발광 소자)가 웰 내에서 자유롭게 회전하거나 미끄러지도록 하기 위해, 간극 끼워맞춤(clearance fit)이 바람직할 수 있는데, 이는 일반적으로 "미끄럼 끼워맞춤"이라고 불린다. 물체가 웰 내에 단단히 고정되어야 할 때, 억지 끼워맞춤(interference fit)이 바람직할 수 있는데, 이것은 일반적으로 억지 끼워맞춤이라고 불린다. 물체가 단단히 고정되어야 하지만, 웰 내부에서 분리되거나 회전될 수 없도록 하는 것은 아닌 경우, 중간 끼워맞춤(transition fit)이 바람직할 수 있는데, 이것은 일반적으로 "중간 끼워맞춤 혹은 정위(location)"라고 불린다. 발광 소자는 일반적으로 웰에 대해 간극 끼워맞춤(clearance fit) 혹은 미끄럼 끼워맞춤(sliding fit)을 가진다.The light emitting device has a size in which the light emitting device is coupled (fitted) with the inside of the well. As used herein, the term "fit" refers to the joining of two mechanical components. Fabricated parts are very often required to connect with other parts. They may be designed to slide freely with respect to each other, or they may be designed to combine with each other to form a single unit or assembly. There are three types of common combinations. In order to allow an object (eg, a light emitting element) to rotate or slide freely in the well, a clearance fit may be desirable, which is generally referred to as a "slip fit". When the object is to be securely fixed in the well, an interference fit may be desirable, which is generally called an interference fit. If the object is to be securely fixed but not to prevent it from being separated or rotated inside the well, a transition fit may be desirable, which is generally referred to as an "intermediate fit or location". Light emitting devices generally have a clearance fit or sliding fit with respect to the well.

도 9a 및 도 9b는 도 8a 및 도 8b의 발광 기판이 백라이트로 실현하는 두가지 상이한 방법을 도시하는 부분 단면도이다. 컬러 변환 구조(902)는 각각의 발광 소자의 바닥면(304)을 피복하고, 액정 디스플레이(LCD) 기판(900)은 상기 변환 구조를 피복한다. 많은 상이한 유형의 LCD 기판이 해당 기술분야에서 잘 알려져 있기 때문에, 그 구성의 세부 사항은 간략화를 위해 생략한다. 요약하면, LCD 기판(900)은 각각의 발광 소자(300)에 선택적으로 결합 가능한 "윈도우(windows)"를 형성하고, 컬러 변환 장치(902)는 발광 소자에 의해 출사된 광의 컬러를 LCD 디스플레이 백라이트로서 사용하는데 적합한 컬러로 변환시킨다. 예컨대, 발광 소자가 청색광을 출사하는 GaN LED인 경우, 컬러 변환 장치(902)는 청색광을 백색광으로 변환시키도록 작용할 수 있다. 예컨대, 상기 컬러 변환 구조(902)는 이하에서 더 상세히 설명되는 바와 같이, 적색 변환 구조 및 녹색 변환 구조를 포함한다. 도 9a에서는, 컬러 변환 구조는 예컨대 인쇄 공정에 의해 발광 소자(300)에 직접 형성된다. 도 9b에서는, 컬러 변환 구조(902)는 LCD 기판(900) 내의 하나의 층이다.9A and 9B are partial cross-sectional views illustrating two different ways in which the light emitting substrates of FIGS. 8A and 8B are realized with backlights. The color conversion structure 902 covers the bottom surface 304 of each light emitting element, and the liquid crystal display (LCD) substrate 900 covers the conversion structure. Since many different types of LCD substrates are well known in the art, the details of their construction are omitted for simplicity. In summary, the LCD substrate 900 forms a "windows" that can be selectively coupled to each light emitting device 300, and the color conversion device 902 displays the color of the light emitted by the light emitting device as the LCD display backlight. Convert to a color suitable for use as For example, when the light emitting element is a GaN LED that emits blue light, the color conversion device 902 may act to convert blue light into white light. For example, the color conversion structure 902 includes a red conversion structure and a green conversion structure, as described in more detail below. In FIG. 9A, the color conversion structure is formed directly on the light emitting element 300 by, for example, a printing process. In FIG. 9B, the color conversion structure 902 is one layer in the LCD substrate 900.

도 10a 및 도 10b는 발광 기판을 직접 발광 디스플레이로서 실현하는 두 가지 상이한 방법을 도시하는 부분 단면도이다. 도 10a에서, 제2의 복수개의 제1 컬러 변환 구조(1000)는 대응하는 제2의 복수개의 SMLED(300)의 바닥면(304)을 피복하고, 제2의 복수개는 제1의 복수개보다 적다. 제2의 복수개의 제2 컬러 변환 구조(1002)는 대응하는 제2의 복수개의 SMLED(300)의 바닥면(304)을 피복하고, 상기 제2 컬러는 제1 컬러와 상이하다. 또한, 제2의 복수개의 광 확산 구조(1004)는 대응하는 제2의 복수개의 SMLED(300)를 피복하고, 컬러 변환 구조의 바닥면(304)을 피복하지 않는다. 따라서, GaN LED만이 사용되는 경우, 그 결과는 제2의 복수개의 픽셀 영역(단지 하나의 픽셀 영역이 도시됨)이고, 각각의 픽셀 영역은 제1 컬러 변환 구조(1000)에 의해 피복된 SMLED(300)(예컨대, 녹색), 제2 컬러 변환 구조(1002)에 의해 피복된 SMLED(1002)(예컨대, 적색) 및 컬러 변환 구조에 의해 피복되지 않은 SMLED(예컨대, 청색)를 포함한다. 비록 적색-녹색-청색(RGB) 디스플레이가 기재되었지만, 다른 컬러 변환 구조를 사용하여 각각의 픽셀 영역에 다른 컬러를 추가할 수 있다는 것을 이해해야 한다.10A and 10B are partial cross-sectional views illustrating two different ways of realizing a light emitting substrate as a direct light emitting display. In FIG. 10A, the second plurality of first color conversion structures 1000 covers the bottom surface 304 of the corresponding second plurality of SMLEDs 300, the second plurality being less than the first plurality. . The second plurality of second color conversion structures 1002 cover the bottom surface 304 of the corresponding second plurality of SMLEDs 300, wherein the second color is different from the first color. In addition, the second plurality of light diffusion structures 1004 cover the corresponding second plurality of SMLEDs 300 and do not cover the bottom surface 304 of the color conversion structure. Thus, when only GaN LEDs are used, the result is a second plurality of pixel regions (only one pixel region is shown), each pixel region being covered by an SMLED (covered by the first color conversion structure 1000). 300 (eg, green), SMLED 1002 (eg, red) covered by the second color conversion structure 1002 and SMLED (eg, blue) not covered by the color conversion structure. Although red-green-blue (RGB) displays have been described, it should be understood that other color conversion schemes can be used to add different colors to each pixel region.

도 10b에서, 제2의 복수개의 녹색 컬러 변환 구조(1010)는 대응하는 제2의 복수개의 SMLED(300)의 바닥면(304)을 피복하고, 제2의 복수개는 제1의 복수개보다 적다. 제3의 복수개의 광 확산 구조(1012)는 대응하는 제3의 복수개의 SMLED(300)를 피복하고, 컬러 변환 구조의 바닥면(304)을 피복하지 않는다. 본 발명의 RGB 디스플레이의 경우, 상기 제3의 복수개는 제1의 복수개 보다 적고, 제2의 복수개의 두배이다. 그 결과는 제2의 복수개의 픽셀 영역(단지 하나의 픽셀 영역이 도시됨)이고, 각각의 픽셀 영역은 적색 변환 구조(1010)에 피복된 SMLED(300)(예컨대, GaN LED), 컬러 변환 구조(1012)에 의해 피복되지 않은 청색 SMLED(300)(예컨대, GaN LED) 및 컬러 변환 구조(1012)에 의해 피복되지 않은 녹색 SMLED(1014)를 포함한다. 하나의 국면에서, 층(1012)은 광 확산 구조이다. 또 다른 국면에서, 컬러 결합은 GaN 및 적색 방출 AlGaInP SMLED를 사용하여 가능하게 될 수 있다.In FIG. 10B, the second plurality of green color conversion structures 1010 cover the bottom surface 304 of the corresponding second plurality of SMLEDs 300, with the second plurality being less than the first plurality. The third plurality of light diffusion structures 1012 covers the corresponding third plurality of SMLEDs 300 and does not cover the bottom surface 304 of the color conversion structure. In the case of the RGB display of the present invention, the third plurality is smaller than the first plurality and is twice the second plurality. The result is a second plurality of pixel regions (only one pixel region is shown), each pixel region being a SMLED 300 (e.g. GaN LED), color conversion structure coated on a red conversion structure 1010. A blue SMLED 300 (eg, GaN LED) not covered by 1012 and a green SMLED 1014 uncovered by color conversion structure 1012. In one aspect, layer 1012 is a light diffusing structure. In another aspect, color combining can be enabled using GaN and red emitting AlGaInP SMLEDs.

도 11a 및 도 11b는 각각 웰의 바닥면의 평면도 및 발광 기판의 부분 단면도이다. 도 5를 간단히 참조하면, 각각의 SMLED(300)의 제1 전기 접촉부(306)는 제1 직경을 갖는 링 모양으로서 구성된다. 각각의 SMLED(300)의 제1 반도체 층(402) 및 MQW 층(406)은 제1 전기 접촉부를 피복하는 링 모양의 적층체이다. 도 5에 제1 전기 접촉부(306) 아래에 있는 제1 반도체 층(402) 및 MQW 층(406)이 도시되어 있지만, 웰 내에 안착될 때, 제1 반도체 층(402) 및 MQW 층(406)은 제1 전기 접촉부를 피복한다는 점에 주의해야 한다. 각각의 SMLED(300)의 제2 전기 접촉부(308)는 제1 전기 접촉부(306) 링 둘레 내에 형성된다. 상기 각각의 SMLED(300)의 제2 반도체 층(404)은 원반 모양을 이루고, 그 중앙 부분은 상기 제2 전기 접촉부(308)(위에서 설명된 바와 같이)를 피복한다. 11A and 11B are a plan view and a partial cross-sectional view of the bottom surface of the well, respectively. Referring briefly to FIG. 5, the first electrical contact 306 of each SMLED 300 is configured as a ring shape having a first diameter. The first semiconductor layer 402 and the MQW layer 406 of each SMLED 300 are ring-shaped stacks covering the first electrical contacts. Although the first semiconductor layer 402 and the MQW layer 406 are shown in FIG. 5 under the first electrical contact 306, when seated in the well, the first semiconductor layer 402 and the MQW layer 406. It should be noted that the silver covers the first electrical contact. A second electrical contact 308 of each SMLED 300 is formed within the circumference of the first electrical contact 306 ring. The second semiconductor layer 404 of each SMLED 300 is disc shaped, the central portion of which covers the second electrical contact 308 (as described above).

도 11a 및 도 11b에 도시된 바와 같이, 각각의 웰의 제1 전기 인터페이스(812)는 제1 직경을 갖는 부분 링으로서 구성되고, 마우스(1100) 개구를 구비하며, 배선(816)에 연결된다. 각각의 웰의 제2 전기 인터페이스(814)는 대응하는 제1 전기 인터페이스(812) 부분 링의 마우스(1100)에 연장되어 진입한 배선(818)에 연결된다.As shown in FIGS. 11A and 11B, the first electrical interface 812 of each well is configured as a partial ring having a first diameter, has a mouth 1100 opening, and is connected to a wiring 816. . The second electrical interface 814 of each well is connected to the wiring 818 that extends and enters the mouse 1100 of the corresponding first electrical interface 812 partial ring.

도 12a 및 도 12b는 각각 도 11a 및 도 11b의 웰의 바닥면의 평면도 및 발광 기판 부분 단면도의 변형예이다. 도 12a 및 도 12b에 도시된 바와 같이, 각각의 SMLED(300)의 제2 전기 접촉부(308)는 제1 직경을 갖는 링으로서 구성될 수 있다. 각각의 SMLED의 제2 반도체 층(404)은 원반 모양을 이루고, 주변은 링 모양인 제2 전기 접촉부를 피복한다. 각각의 SMLED의 제1 전기 접촉부(306)는 제2 전기 접촉부(308) 링의 둘레 내에 형성된다. 각각의 SMLED의 제1 반도체 층(402) 및 MQW 층(406)은 제1 전기 접촉부(306)를 피복하는 적층체이다. 도 4a에 제1 전기 접촉부(306) 아래에 위치한 제1 반도체 층(402) 및 MQW 층(406)이 도시되어 있지만, 웰 내에 안착될 때, 제1 반도체 층(402) 및 MQW 층(406)은 제1 전기 접촉부를 피복한다는 점에 주의해야 한다.12A and 12B are modifications of a plan view and a partial cross-sectional view of the bottom surface of the wells of FIGS. 11A and 11B, respectively. As shown in FIGS. 12A and 12B, the second electrical contact 308 of each SMLED 300 may be configured as a ring having a first diameter. The second semiconductor layer 404 of each SMLED is discoidal and surrounds a ring-shaped second electrical contact. The first electrical contact 306 of each SMLED is formed within the perimeter of the second electrical contact 308 ring. The first semiconductor layer 402 and the MQW layer 406 of each SMLED are laminates covering the first electrical contacts 306. Although FIG. 4A shows a first semiconductor layer 402 and an MQW layer 406 positioned below the first electrical contact 306, when seated in the well, the first semiconductor layer 402 and MQW layer 406. It should be noted that the silver covers the first electrical contact.

도 12a 및 도 12b를 참조하면, 각각의 웰의 제2 전기 인터페이스(814)는 제1 직경을 갖는 부분 링으로서 구성되고, 마우스(1100) 개구를 구비하며, 배선(816)에 연결된다. 각각의 웰의 제1 전기 인터페이스(812)는 대응하는 제2 전기 인터페이스(814) 부분 링의 마우스(1100)에 연장되어 진입한 배선(818)에 연결된다.12A and 12B, the second electrical interface 814 of each well is configured as a partial ring having a first diameter, has a mouth 1100 opening, and is connected to the wiring 816. The first electrical interface 812 of each well is connected to the wiring 818 that extends and enters the mouse 1100 of the corresponding second electrical interface 814 partial ring.

도 11b 및 도 12b와 관련하여 주목해야 할 하나의 다른 특징은, 발광 기판(802)은 복수개의 수평면으로 구성될 수 있다. 도 12b에서, 예컨대 상기 발광 기판(802)은 유리 혹은 플라스틱 층(1200)을 포함하고, 상기 층(1200)을 피복하는 전도 배선은 웰의 전기 인터페이스에 연결된다. 투명 재료 층(1202)은 상기 전도 배선 및 상기 층(1200)을 피복하고, 상기 웰은 상기 투명 재료 층(1202)에 형성된다. 예컨대, 투명 재료 층(1202)은 절연 재료(dielectric material) 혹은 폴리에틸렌 나프탈레이트(PEN) 필름일 수 있다.One other feature to note with respect to FIGS. 11B and 12B is that the light emitting substrate 802 may be composed of a plurality of horizontal planes. In FIG. 12B, for example, the light emitting substrate 802 includes a glass or plastic layer 1200, and conductive wiring covering the layer 1200 is connected to an electrical interface of the well. A transparent material layer 1202 covers the conductive wiring and the layer 1200, and the wells are formed in the transparent material layer 1202. For example, the transparent material layer 1202 may be a dielectric material or polyethylene naphthalate (PEN) film.

도 13a, 도 13b 및 도 13c는 각각 발광 소자의 변형예, 웰의 변형예 및 웰 내에 안착된 발광 소자의 부분 단면도이다. 하나의 실시예에서, 각각의 발광 소자의 상부 표면(302)은 제1 수평면(1300) 및 제2 수평면(1302)을 구비하는 이중 평면(bi-planar)이다. 상기 제1 전기 접촉부(306)는 상부 표면(302)의 제1 수평면(1300)에 형성되고, 상기 제2 전기 접촉부(308)는 상부 표면의 제2 수평면에 형성된다. 혹은, 도시되지는 않았지만, 상기 제1 전기 접촉부(306)는 상부 표면의 제2 수평면에 형성되고, 상기 제2 전기 접촉부는 상부 표면의 제1 수평면에 형성된다. 마찬가지로, 각각의 웰의 바닥면(808)은 제1 수평면(1304) 및 제2 수평면(1306)을 구비하는 이중 평면이다. 따라서, 각각의 웰의 제1 전기 인터페이스(812)는 웰의 바닥의 제1 수평면(1304)에 형성되고, 각각의 웰의 제2 전기 인터페이스(814)는 상기 웰 바닥의 제2 수평면(1306)에 형성된다.13A, 13B and 13C are partial cross-sectional views of a modification of the light emitting device, a modification of the well, and a light emitting device seated in the well, respectively. In one embodiment, the top surface 302 of each light emitting device is a bi-planar having a first horizontal plane 1300 and a second horizontal plane 1302. The first electrical contact 306 is formed in the first horizontal plane 1300 of the upper surface 302, and the second electrical contact 308 is formed in the second horizontal plane of the upper surface. Alternatively, although not shown, the first electrical contact 306 is formed on a second horizontal plane of the upper surface, and the second electrical contact is formed on a first horizontal plane of the upper surface. Similarly, the bottom surface 808 of each well is a double plane having a first horizontal plane 1304 and a second horizontal plane 1306. Thus, the first electrical interface 812 of each well is formed in the first horizontal plane 1304 of the bottom of the well, and the second electrical interface 814 of each well is the second horizontal plane 1306 of the bottom of the well. Is formed.

도 14a 및 도 14b는 각각 제1의 복수개의 액티브 매트릭스(AM) 구동회로와 함께 사용가능한(enabled) 발광 기판의 개략도 및 부분 단면도이다. 도 14c에는 구동회로의 하나의 특정 변형예가 도시되어 있다. 각각의 구동회로(1400)는 대응하는 열/행 교차점에 연결되고, 그의 출력은 대응하는 웰의 제1 전기 인터페이스(812)에 연결된다. 혹은, 각각의 구동회로의 출력은 각각의 웰의 제2 전기 인터페이스에 연결된다. 기준 전압(예컨대, 접지) 배선(1402)의 네트워크는 각각의 웰의 제2 전기 인터페이스(814)에 연결된다. 도 14b는 단지 직류 전력 배선(Vdd)(1406)과 LED 사이에 삽입된 가변 저항을 변경함으로써 대응하는 LED(300)의 출력을 제어하는 구동회로의 최종 출력 트랜지스터(1404)를 나타낸다. 14A and 14B are schematic and partial cross-sectional views of a light emitting substrate enabled with a first plurality of active matrix (AM) driving circuits, respectively. One particular variant of the drive circuit is shown in FIG. 14C. Each drive circuit 1400 is connected to a corresponding column / row intersection and its output is connected to the first electrical interface 812 of the corresponding well. Alternatively, the output of each drive circuit is connected to a second electrical interface of each well. A network of reference voltage (eg, ground) wiring 1402 is connected to the second electrical interface 814 of each well. 14B shows the final output transistor 1404 of the drive circuit that controls the output of the corresponding LED 300 only by changing the variable resistor inserted between the DC power wiring (Vdd) 1406 and the LED.

도 15a 및 도 15b는 각각 패시브 매트릭스를 사용하는 발광 소자의 발광 기판의 개략도 및 부분 단면도이다. 이 국면에서, 일련의 열 배선(816) 및 행 배선(818)은 패시브 매트릭스를 형성하고, 상기 패시브 매트릭스는 대응하는 웰의 제1 전기 인터페이스(812)에 연결되는 각각의 열/행 교차점(820)의 열 배선 및 각각의 웰의 제2 전기 인터페이스(814)에 연결되는 각각의 열/행 교차점의 행 배선을 구비한다. 15A and 15B are schematic and partial cross-sectional views of a light emitting substrate of a light emitting device using a passive matrix, respectively. In this aspect, a series of column wires 816 and row wires 818 form a passive matrix, each of the column / row intersections 820 connected to the first electrical interface 812 of the corresponding well. Column wiring) and row wiring of each column / row intersection point connected to the second electrical interface 814 of each well.

uLED 발광체 소자는 uLED 조명에 사용된 것과 유사한 공정을 사용하여 제조될 수 있다. 그러나, 이하에서 설명되는 바와 같이 원반의 크기, 모양 및 구성은 일반 조명에 존재하지 않는 추가 요구 사항이 있다. 그렇지 않으면, LED는 uLED의 대형 어레이를 지지할 수 있고, uLED와 전기적으로 연결되는 적절한 백플레인 상에 제조될 수 있다. 즉, uLED가 성공적으로 위치 및 연결될 수 있는 특징의 크기, 모양 및 위치에 대한 특정 요구 사항이 있다. 마지막으로, 유체 어셈블리 공정을 이용하여 uLED를 어레이에 배치하고, 각각의 uLED와 백플레인 사이의 전기적인 연결을 설정할 수 있다.uLED emitter devices can be fabricated using a process similar to that used for uLED illumination. However, as will be explained below, the size, shape and configuration of the discs have additional requirements that do not exist in general lighting. Otherwise, the LEDs can support a large array of uLEDs and can be fabricated on a suitable backplane that is electrically connected to the uLEDs. That is, there are specific requirements for the size, shape, and location of the features with which uLEDs can be successfully located and connected. Finally, a fluid assembly process can be used to place uLEDs in the array and establish electrical connections between each uLED and the backplane.

발광체(emitter)의 크기는 디스플레이에 있어서 중요한 구분이다. 일반적인 조명 및 LCD 백라이트의 경우, 발광체(발광 소자)의 크기는 아무거나 편리하고, 중요한 고려 사항은 광자 당 비용이다. 일반 조명용의 가장 보편적인(가장 저렴한) LED의 면적은 약 200 X 200um이고, LED의 두께는 약 5㎛이며, 사파이어의 두께는 약 100㎛이다. 따라서 발광 소자의 종횡비는 약 2:1이다. 직접 발광의 응용에 있어서, uLED 발광 영역이 선택되어 하나의 서브 픽셀에 대해 충분한 조명을 생성하도록 하는데, 그의 직경은 25㎛ 미만일 수 있다. uLED 크기 때문에, 보다 큰 접촉부가 보다 작은 발광면적을 형성함에 따라 접촉을 행하기 위해 필요한 장치 영역의 제조가 중요하지만, GaN 층의 확산 저항(spreading resistance) 때문에 접촉부가 작을수록 손실이 증가된다.The size of the emitter is an important distinction in the display. In the case of general lighting and LCD backlights, the size of the emitter (light emitting element) is any convenient and an important consideration is the cost per photon. The area of the most common (cheapest) LED for general lighting is about 200 X 200um, the thickness of the LED is about 5㎛, and the sapphire thickness is about 100㎛. Therefore, the aspect ratio of the light emitting element is about 2: 1. In the application of direct light emission, the uLED light emitting area is selected to produce sufficient illumination for one sub-pixel, the diameter of which may be less than 25 μm. Because of the uLED size, the fabrication of the device area necessary for making contact is important as the larger contact forms a smaller light emitting area, but the smaller the contact, the greater the loss due to the spreading resistance of the GaN layer.

uLED 제작uLED production

본 발명에서 기재된 발광 디스플레이에 이용되는 표면 실장 uLED는 종래의 고휘도 LED 웨이퍼(wafers)로부터 제조될 수 있고, LED 웨이퍼는 이 기술분야에서 잘 알려진 바와 같이 일반적인 조명용의 발광체를 제조하는데 사용되는 것이다. 결과적인 uLED는 직경이 10~100 미크론(㎛)이고, 일반적으로 위의 도면에서 도시한 바와 같은 원반 모양을 하고 있다. 원반 모양은 전형적이지만, 예컨대 삼각형, 사각형 혹은 육각형과 같은 다른 평면 형상도 동일한 방식으로 제조될 수 있고, 표시 기판은 유체 어셈블리를 위한 uLED 모양과 일치하는 웰 구조를 구비하도록 제조된다.The surface mounted uLEDs used in the light emitting display described in the present invention can be manufactured from conventional high brightness LED wafers, which are used to make light emitters for general illumination, as is well known in the art. The resulting uLED has a diameter of 10 to 100 microns (μm) and generally has a disk shape as shown in the above figure. The disk shape is typical, but other planar shapes such as, for example, triangles, squares or hexagons can also be made in the same way, and the display substrate is made to have a well structure that matches the uLED shape for the fluid assembly.

간단히 말해서 하나의 특정 유형의 uLED을 제조하기 위한 공정 흐름은 다음과 같이 진행된다.In short, the process flow for manufacturing one particular type of uLED proceeds as follows.

1) 다음과 같이 종래의 방식으로 평면의 고휘도 청색 LED 웨이퍼를 제조한다.1) A flat high-brightness blue LED wafer is manufactured by the conventional method as follows.

a. 도 4a 및 도 4b를 참조하면, 사파이어 기판에 버퍼층 및 n-GaN(404)을 증착하여 LED 음극를 형성한다. N 도핑된 GaN는 진성(intrinsic)(즉, 결함 도핑됨) 혹은 미량의 실리콘(Si)의 함유에 의해 도핑될 수 있다.a. 4A and 4B, a buffer layer and n-GaN 404 are deposited on a sapphire substrate to form an LED cathode. N-doped GaN may be doped by intrinsic (ie, defect doped) or by the inclusion of trace amounts of silicon (Si).

b. InGaN 및 GaN 층(406)을 교대로 증착하여 다중 양자 웰 구조(MQW)를 형성한다.b. InGaN and GaN layers 406 are alternately deposited to form a multi quantum well structure (MQW).

c. AlGaN의 정공 차단 층 및 얇은 p-GaN 층(402)을 증착하여 LED 양극을 형성한다. p-GaN은 일반적으로 마그네슘(Mg) 도핑이다.c. A hole blocking layer and a thin p-GaN layer 402 of AlGaN are deposited to form an LED anode. p-GaN is typically magnesium (Mg) doping.

d. p-GaN에 ITO 전류확산 층을 증착한다.d. Deposit an ITO current spreading layer on p-GaN.

2) ITO, p-GaN 및 MQW 층을 에칭하여 LED 발광 영역을 형성하고, 일부 오버 에칭된 메사(mesa)를 n-GaN 층에 형성한다.2) The ITO, p-GaN and MQW layers are etched to form LED light emitting regions, and some over etched mesas are formed in the n-GaN layer.

3) n-GaN을 사파이어 기판에 에칭하여 2)에서 형성된 메사보다 큰 uLED 원반 모양을 형성한다. 이것은, 일반적으로 장치 면적의 활용도를 극대화하기 위한 원반 모양의 밀집된 배열이다. 종횡비가 유체 어셈블리에 적합한 한, 예컨대 삼각형, 사각형 혹은 육각형과 같은 다른 간단한 판 모양을 사용할 수 있다. 3) n-GaN is etched into the sapphire substrate to form a uLED disk shape larger than the mesa formed in 2). This is generally a disk-shaped dense arrangement for maximizing the utilization of the device area. As long as the aspect ratio is suitable for the fluid assembly, other simple plate shapes such as triangles, squares or hexagons can be used.

4) 절연 재료(408)를 링 모양으로 증착하여 양극 및 음극 영역을 전기적으로 절연한다. 이 재료는 또한 광 흡수 재료를 포함하고, 상기 광 흡수 재료는 양극 전극과 음극 전극 사이의 광 누설을 방지한다.4) An insulating material 408 is deposited in a ring shape to electrically insulate the anode and cathode regions. This material also includes a light absorbing material, which prevents light leakage between the anode electrode and the cathode electrode.

5) 적절한 높이로 양극 전극 적층체(308)를 증착한다. 상기 전극 적층체는 연속적인 층에서 몇몇의 성분을 구비한다.5) Deposit anode electrode stack 308 to a suitable height. The electrode stack comprises several components in a continuous layer.

a. n-GaN의 것과 일치하는 일함수를 갖는 티타늄(Ti)과 같은 재료.a. A material such as titanium (Ti) with a work function that matches that of n-GaN.

b. 표시 기판 웰 전극에 결합되는 두꺼운 전극, 예컨대 산화를 방지하기 위해 얇은 금 캡을 갖는 인듐(In)과 주석(Sn)의 다층 구조.b. A multi-layered structure of indium (In) and tin (Sn) having a thick gold cap coupled to a display substrate well electrode, for example, to prevent oxidation.

6) 음극 전극 적층체를 적절한 높이로 증착한다. 상기 전극 적층체는 연속적인 층에서 몇몇의 성분을 구비한다.6) The cathode electrode laminate is deposited to an appropriate height. The electrode stack comprises several components in a continuous layer.

a. ITO 전류 확산층과 양호한 접촉부를 만드는 니켈/금(Ni/Au), 크롬/금(Cr/Au) 혹은 Ti와 같은 재료.a. Materials such as nickel / gold (Ni / Au), chromium / gold (Cr / Au) or Ti that make good contact with the ITO current spreading layer.

b. 표시 기판 웰 전극에 결합되는 전극, 예컨대 산화를 방지하기 위해 얇은 금 캡을 갖는 인듐(In)과 주석(Sn)의 다층 구조.b. An electrode coupled to a display substrate well electrode, for example, a multilayer structure of indium (In) and tin (Sn) having a thin gold cap to prevent oxidation.

7) 웨이퍼의 상부 표면을 접착제 코팅층을 이용하여 유리 처리 기판에 부착한다.7) The top surface of the wafer is attached to the glass treated substrate using an adhesive coating layer.

8) 레이저 리프트 오프(LLO)는 사파이어 기판을 제거하고, uLED 구조의 바닥면에 접근을 허용하기 위해 이용된다.8) Laser lift off (LLO) is used to remove the sapphire substrate and to allow access to the bottom surface of the uLED structure.

9) n-GaN이 위를 향한 배열에 위치하는 uLED를 구비하는 처리 기판을 가공하여 정위 포스트(310)를 형성한다. 상기 포스트는, SU-8(일반적으로 사용되는 에폭시계 네거티브 포토 레지스트(commonly used epoxy-based negative photoresist)) 혹은 증착된 산화물 혹은 금속과 같은 패턴화된 재료일 수 있다. 완성된 uLED는 접착제의 용해와 유체 현탁액을 수집하고, 상기 유체 현탁액는 알코올, 폴리올, 케톤, 할로카본 혹은 증류수(DI water)일 수 있다.9) The processing substrate including the uLEDs in which the n-GaN is positioned in an upward facing direction is processed to form a stereotactic post 310. The post may be a patterned material, such as SU-8 (commonly used epoxy-based negative photoresist) or deposited oxide or metal. The completed uLED collects the dissolution of the adhesive and the fluid suspension, which may be alcohol, polyol, ketone, halocarbon or di water.

도 16은 유체 어셈블리를 위해 설계된 수직 uLED의 부분 단면도이다. 장치 성능 및 유체 어셈블리의 수율을 향상시키기 위해 LED 구조에는 많은 제약이 있다. 한 국면에서, 도시된 바와 같이, 시판중인 GaN LED 구조물을 에칭하여 표면 실장 uLED(SMUED)를 제조할 수 있다. 본 발명에서 사용된 바와 같이 SMuLED는 두 개의 전기 접촉부(웰 바닥면에 인접한)를 가지는 장치로 정의된다. 보다 상세하게는, 도 16의 SMuLED는 p+ GaN(1600), MQW(1602), n+ GaN(1604) 및 n GaN(1606)을 포함한다. c 크기는 2 내지 4미크론이고, b 크기는 1 내지 2미크론이다. 수직 LED의 유체 어셈블리에 필요한 대부분의 특성은 표면 실장 uLED구성에서도 중요하다. 표면 유체 어셈블리의 수직 혹은 표면 실장 uLED의 제조에는 다음의 지침을 사용할 수 있다.16 is a partial cross-sectional view of a vertical uLED designed for a fluid assembly. There are many constraints on the LED structure to improve device performance and yield of fluid assemblies. In one aspect, as shown, commercially available GaN LED structures may be etched to produce surface mounted uLEDs (SMUED). As used herein, a SMuLED is defined as a device having two electrical contacts (adjacent to the well bottom). More specifically, the SMuLED of FIG. 16 includes p + GaN 1600, MQW 1602, n + GaN 1604 and n GaN 1606. c size is 2 to 4 microns and b size is 1 to 2 microns. Most of the characteristics required for fluid assembly of vertical LEDs are also important for surface mount uLED configurations. The following guidelines may be used for the manufacture of vertical or surface-mount uLEDs in surface fluid assemblies.

기판: 레이저 리프트 오프를 위한 사파이어가 바람직하다. 표면은 광 추출을 향상시키기 위해 평탄하거나 질감이 있을 수 있다. Substrate : Sapphire for laser lift-off is preferred. The surface may be flat or textured to enhance light extraction.

n-GaN의 두께(1604 및 1606) : SMuLED의 본체는 진성 n형 GaN(1606)과 Si 도프된 n형 GaN(1604)으로 구성된다. 각 층의 두께는 층마다 3㎛ 이하일 수 있다.Thickness of n-GaN 1604 and 1606: The main body of SMuLED is composed of intrinsic n-type GaN 1606 and Si-doped n-type GaN 1604. The thickness of each layer may be 3 μm or less per layer.

원반 직경 (d): uLED의 두께 "a"는 원반 직경을 결정한다. 보통 d/a 비율은 5~50um 범위이다. 원반 두께가 ~5㎛이면 원반 직경 "d"는 30~120㎛일 수 있다. 원반 두께가 2 ㎛이면 직경 "d"는 5 ㎛-50㎛로 줄일 수 있다. Disc diameter (d) : The thickness "a" of the uLED determines the disc diameter. Usually the d / a ratio ranges from 5 to 50um. If the disk thickness is ˜5 μm, the disc diameter “d” may be 30-120 μm. If the disk thickness is 2 mu m, the diameter "d" can be reduced to 5 mu m-50 mu m.

포스트 직경 (e): e/d의 비율은 10%~20% 사이이다. 직경이 50㎛인 원반의 경우, 포스트 직경은 5~10㎛일 수 있다. 5㎛ 원반의 경우, 포스트 직경은 0.5~1㎛일 수 있다. Post diameter (e) : The ratio of e / d is between 10% and 20%. In the case of a disk having a diameter of 50 μm, the post diameter may be 5 to 10 μm. For 5 μm discs, the post diameter may be 0.5-1 μm.

포스트 높이(f): 포스트 높이는 포스트 직경의 약 30%~100%이다. 50㎛ 직경 원반의 경우, 1㎛의 포스트 높이를 사용할 수 있지만, 유체 어셈블리 중에 방향이 잘못된 원반를 뒤집을 때는 2㎛ 높이가 더 효과적이다. Post height f : The post height is about 30% to 100% of the post diameter. For 50 μm diameter discs, a post height of 1 μm may be used, but 2 μm height is more effective when inverting the disc in the wrong direction during the fluid assembly.

적층체 높이(a): ("b" + "c" + 상기 MQW(1602)의 높이 + p+ GaN(1600)의 높이)의 총계인 적층체의 높이 "a"는 2 내지 7미크론의 범위이다. Stack height (a) : The height "a" of the stack, which is the sum of ("b" + "c" + the height of the MQW 1602 + the height of p + GaN 1600), is in the range of 2 to 7 microns. .

발광 기판의 제작 및 요구 사항Fabrication and Requirements of Light Emitting Board

도 17a 내지 도 17l은 예시적인 발광 기판의 제조 흐름의 평면도 및 부분 단면도를 도시한다. 상기 uLED 표시 발광 기판(백플레인)은 LCD 디스플레이를 제조하는데 사용되는 동일한 장비 세트에서 기존 공정을 사용하여 대면적의 유리 혹은 플라스틱 기판으로부터 제조될 수 있다.17A-17L show top and partial cross-sectional views of the fabrication flow of an exemplary light emitting substrate. The uLED display light emitting substrates (backplanes) can be manufactured from large area glass or plastic substrates using existing processes in the same set of equipment used to make LCD displays.

uLED를 행 및 열에 연결시키는 단일 패시브 매트릭스 어레이를 생성하기 위한 간단한 예시적인 공정 흐름은 다음과 같이 진행된다:A simple example process flow for creating a single passive matrix array connecting uLEDs to rows and columns proceeds as follows:

1) 유리 혹은 플라스틱 기판(1200)에 상호 접속하는 금속의 제1 층을 증착하는데, 상기 금속은 텅스텐 혹은 Ti/Al/Ti 혹은 다른 저저항 금속일 수 있다. 제1 금속(1701)을 패턴화하여 웰 바닥면의 전기 인터페이스를 행 및 열에 연결시키는 상호 연결을 형성한다. 하나의 기본 전극의 모양은 도 17a 및 도 17b에 도시된 바와 같이, "C" 모양 혹은 중심원이 있는 부분 링 모양이다.1) Deposit a first layer of metal interconnecting glass or plastic substrate 1200, which may be tungsten or Ti / Al / Ti or other low resistance metal. The first metal 1701 is patterned to form an interconnect that connects the electrical interface of the well bottom to rows and columns. The shape of one basic electrode is a "C" shape or a partial ring shape with a center circle, as shown in FIGS. 17A and 17B.

2) 도 17c 및 도 17d를 참조하면, 제1 금속(1701)에 절연층(1700)(실리콘 이산화물(SiO2), 실리콘 질화물(Si3N4) 혹은 절연성 유기막)을 증착하고, 후에 증착되는 제2 금속과 연결시키기 위해 접촉 개구(1702)를 에칭한다.2) Referring to FIGS. 17C and 17D, an insulating layer 1700 (silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), or an insulating organic film) is deposited on the first metal 1701 and then deposited. The contact opening 1702 is etched to connect with the second metal to be made.

3) 도 17e 및 도 17f를 참조하면, 텅스텐 혹은 Ti/Al/Ti 혹은 다른 저저항 금속일 수 있는 금속 상호 연결(1704)의 제2 층을 증착한다. 금속(1704)을 패터닝한다. 제2 금속(1704)에 절연층(1706)(SiO2, Si3N4 혹은 절연성 유기막)을 증착한다.3) Referring to FIGS. 17E and 17F, a second layer of metal interconnect 1704, which may be tungsten or Ti / Al / Ti or other low resistance metal, is deposited. The metal 1704 is patterned. An insulating layer 1706 (SiO 2 , Si 3 N 4, or an insulating organic film) is deposited on the second metal 1704.

4) 도 17g 및 도 17h를 참조하면, 후에 증착되는 제3 금속층을 연결하기 위해 접촉 개구부(1708, 1710)를 에칭한다.4) Referring to FIGS. 17G and 17H, the contact openings 1708 and 1710 are etched to connect the third metal layer deposited later.

5) 제3 국부 상호 연결 금속을 증착하고, 패터닝 후에 Ti, 몰리브덴(Mo), 금/게르마늄 적층체(Au/Ge) 혹은 텅스텐(W)일 수 있는, 1712 및 1714를 형성하며, uLED 상의 양극 및 음극 전극의 크기 및 간격과 매치시키기 위해 형상을 패터닝한다. 상호 연결(1712 및 1714)은 도 8b에서는 전기 인터페이스로 도시된다. 도 17i 및 도 17j를 참조하면, 이 시점에서 설명된 바와 같은 전극층은 동일 평면에 있으므로, uLED의 전극 표면은 제3 금속 표면(1712 및 1714)에 균일하게 놓인다.5) depositing a third local interconnect metal and forming 1712 and 1714, which may be Ti, molybdenum (Mo), gold / germanium stack (Au / Ge) or tungsten (W) after patterning, the anode on the uLED And pattern the shape to match the size and spacing of the cathode electrode. Interconnect 1712 and 1714 are shown as electrical interfaces in FIG. 8B. Referring to FIGS. 17I and 17J, the electrode layer as described at this point is coplanar, so that the electrode surface of the uLED lies uniformly on the third metal surfaces 1712 and 1714.

6) 유체 어셈블리 공정에서 uLED를 포획하기 위한 웰 구조를 형성하기 위해 절연 물질(1202)을 증착한다. 이것은 스핀 온 글래스(SOG), 테트라 에틸 오르소 실리케이트(TEOS) 산화물 혹은 폴리이미드일 수 있고, 포토리소그래피 혹은 에칭 공정에 의해 패터닝될 수 있다. 도 17k를 참조하면, 그것들이 형성되는 방법에 관계없이, 웰의 측벽은 70도 이상이 바람직하고, 웰의 깊이는 uLED의 두께와 대략 동일하며, 웰의 바닥부의 전극을 개방하여 uLED 전극과 연결시킨다.6) Deposit an insulating material 1202 to form a well structure for capturing uLEDs in the fluid assembly process. It may be spin on glass (SOG), tetra ethyl ortho silicate (TEOS) oxide or polyimide, and may be patterned by photolithography or etching processes. Referring to FIG. 17K, regardless of how they are formed, the sidewalls of the wells are preferably at least 70 degrees, the depth of the wells being approximately equal to the thickness of the uLEDs, and opening the electrodes at the bottom of the wells to connect with the uLED electrodes. Let's do it.

7) 도 17l 참조하면, 유체 어셈블리 공정 후, 상기 uLED(300)가 웰에 안착된다.7) Referring to FIG. 17L, after the fluid assembly process, the uLED 300 is seated in a well.

표면 실장 uLED의 유체 어셈블리Fluid Assembly in Surface Mount uLEDs

표면 실장 uLED는 액체 내의 현탁액이 준비된 기판에 증착된다. 흐름을 유도하는 일부 수단을 사용하여 액체가 기판을 흐른다. 따라서, uLED의 흐름이 기판의 표면을 옆으로 가로지른다. 액체를 흐르게 하는데 사용될 수 있는 많은 가능한 기술은, 예컨대 펌핑, 중력, 브러싱, 초음파 트랜스듀서, 에어 나이프, 노즐 등을 포함한다. 하나의 요점은, 원반이 충분히 빠른 속도로 표면을 이동하여 통과하고, 원반이 웰 밖으로 밀려나는 힘을 가하지 않고 많은 조립 기회를 창출한다.Surface mount uLEDs are deposited on a substrate prepared with a suspension in liquid. Liquid flows through the substrate using some means to induce flow. Thus, the flow of uLEDs crosses the surface of the substrate sideways. Many possible techniques that can be used to flow a liquid include, for example, pumping, gravity, brushing, ultrasonic transducers, air knives, nozzles, and the like. One point is that the disk moves and passes through the surface at a sufficiently high speed and creates many assembly opportunities without the force pushing the disk out of the well.

상기 uLED는 액체보다 높은 밀도를 가지므로 기판 표면에 정착되고 개방된 웰에 의해 포획될 수 있다. 상기 원반이 포스트가 아래로 배향하도록 웰에 정착될 경우, 상기 원반의 바닥면의 가장자리(포스트가 부착됨)가 상기 기판 표면의 상부에 위치하고, 유체 흐름이 원반을 웰 밖으로 뒤집는(flip) 경향이 있는 토크(torque)를 가한다. 상기 원반이 포스트가 위로 배향하도록 웰에 정착될 경우, 상기 포스트만이 유동력의 영향을 받고, 상기 원반은 웰 내에 남는다.The uLED has a higher density than the liquid and can therefore be captured by wells that are settled on the substrate surface and open. When the disc is anchored in the well so that the posts are oriented downwards, the edge (post attached) of the bottom surface of the disc is located on top of the substrate surface and fluid flow tends to flip the disc out of the well. Apply torque. When the disc is settled in the well so that the posts are oriented upwards, only the post is affected by the flow force and the disc remains in the well.

충분히 긴 시간 동안 충분한 수량의 원반으로 이 공정을 수행할 때, 각각의 위치에서의 조립의 시도 횟수가 증가되고, 각각의 웰이 포스트가 위로 배향하도록 작용하는 uLED를 구비할 때까지 조립의 시도를 진행한다. 조립이 완료되면 미사용 uLED는 기판에서 제거되어 수조 혹은 저장소에 진입하여 재활용되고, 나머지 액체는 증발되거나 제2 액체와 교환된다.When performing this process with a sufficient number of disks for a sufficiently long time, attempts to assemble are increased until the number of attempts to assemble at each location is increased and each well has a uLED that acts to orient the post upwards. Proceed. Once assembly is complete, the unused uLED is removed from the substrate and entered into a bath or reservoir for recycling, and the remaining liquid is evaporated or exchanged for a second liquid.

이 시점에서 육안 검사 방법을 사용하여 누락된 원반, 입자에 의해 차단된 웰 등의 결합, 혹은 웰 중의 포스트 방향이 아래로 향하는 원반을 찾는 것이 적절할 수 있다. 필요한 경우, 결함을 제거하기 위해 픽 앤 플레이스(pick and place） 기술을 사용하여 적은 수량의 결함을 수리할 수 있다. 단일 결함을 보완하기 위해 각 서브 픽셀당 하나 이상의 발광체를 사용할 수 있고, 레이저 커팅 전략을 사용하여 드라이브 회로에서 단락된 uLED를 절연시킬 수 있다.At this point, it may be appropriate to use visual inspection methods to find missing discs, bindings of wells blocked by particles, or the like, or discs with a post direction downward in the wells. If necessary, a small number of defects can be repaired using pick and place technology to eliminate defects, one or more emitters can be used for each subpixel to compensate for a single defect, and laser cutting The strategy can be used to isolate a shorted uLED from the drive circuit.

도 17l에 도시된 바와 같이, 조립 후에, 모든 uLED는 양극 전극 및 음극 전극에 대응하는 기판 전극을 피복하고 또한 접촉한다. 상기 기판은 적절한 온도로 가열되어 양극 및 음극 전극이 상기 기판 전극과 상호 작용하여 안정한 기계적 및 전기적 연결을 형성한다. In/Sn 전극의 경우, 220℃의 어닐링 온도에서 Ti 기판 전극과의 연결을 실현할 수 있고, 연결 공정은 표면 산화물을 분해하는 액체 플럭스의 인가에 의해 촉진된다. 다른 재료로 제조된 LED 전극은 In/Sn 땜납 재료 층으로 피복될 수 있거나, 상기 기판 전극은 전기 연결을 돕는 In/Sn 땜납 재료로 코팅될 수 있다. AuGe 공정 땜납 재료(eutectic solder) 전극 혹은 AuGe 공정 땜납 재료로 코팅된 전극을 사용할 수 있다. 그렇지만, AuGe는 380℃의 높은 어닐링 온도를 가지므로, 일부 제조 공정에는 적합하지 않을 수 있다. 어닐링 후, 잔류 플럭스를 제거하기 위해 기판을 세정할 수 있고, 폴리이미드 혹은 Si3N4 등과 같은 패시베이션 코팅이 전극 인터페이스와 환경 사이의 접촉을 방지하도록 증착될 수 있다.As shown in FIG. 17L, after assembly, all uLEDs cover and contact the substrate electrodes corresponding to the anode and cathode electrodes. The substrate is heated to an appropriate temperature such that the anode and cathode electrodes interact with the substrate electrode to form a stable mechanical and electrical connection. In the case of the In / Sn electrode, the connection with the Ti substrate electrode can be realized at an annealing temperature of 220 ° C., and the connection process is facilitated by the application of a liquid flux that decomposes the surface oxide. LED electrodes made of other materials may be coated with a layer of In / Sn solder material, or the substrate electrodes may be coated with In / Sn solder material to aid in electrical connection. AuGe eutectic solder electrodes or electrodes coated with AuGe eutectic solder materials can be used. However, AuGe has a high annealing temperature of 380 ° C. and therefore may not be suitable for some manufacturing processes. After annealing, the substrate can be cleaned to remove residual flux, and a passivation coating such as polyimide or Si 3 N 4 can be deposited to prevent contact between the electrode interface and the environment.

패시브 매트릭스 어레이Passive matrix array

도 15a를 참조하면, 위에서 설명된 uLED 어레이가 하나의 어레이와 결합되어 각 행 및 열의 외부 구동 회로를 구비하는 패시브 매트릭스 어레이를 형성할 수 있다. 따라서, 구동 방식은 각 열 전극에서 적절한 구동 전압을 설정한 다음 적절한 행을 켜고 다른 모든 행은 차단한다. 상기 신호는 단시간(예컨대, 수 마이크로초)동안 인가되고, 행 전극은 단선되며, 공정은 다음 행을 위해 반복된다. 이렇게 하여 각 행의 조명시간은 재생 시간(refresh time)을 행 수로 나눈 값이다. 만약 상기 재생 시간이 비교적 짧고, 1/60초와 같이 인간 시각 시스템이 모든 것을 평균하여 모든 행으로 구성된 이미지를 생성한다. 그렇지만, 이 방법은 적당한 피크 강도와 전력을 유지하기 위해 적당한 수의 행으로 제한된다.Referring to FIG. 15A, the uLED array described above may be combined with one array to form a passive matrix array having external drive circuits for each row and column. Therefore, the driving method sets an appropriate driving voltage at each column electrode, then turns on the appropriate row and blocks all other rows. The signal is applied for a short time (eg several microseconds), the row electrode is broken and the process is repeated for the next row. In this way, the illumination time of each row is the refresh time divided by the number of rows. If the playback time is relatively short, the human visual system averages everything, such as 1/60 seconds, to produce an image composed of all rows. However, this method is limited to an appropriate number of rows in order to maintain adequate peak intensity and power.

액티브 매트릭스 어레이Active matrix array

위에서 설명된 패시브 매트릭스 어레이는 매우 간단하지만 고해상도 디스플레이를 만들기 위한 중요한 단점이 있다. 각 행은 별도로 어드레스(address)되기 때문에 실제의 행 작동주기(duty cycle) 및 출력 수준(power level)에서 상기 디스플레이는 제한된 수량의 행을 순환한다. 또한, LED의 단시간의 지속을 위해 요구되는 고발광은 uLED 수명을 감소시킨다.The passive matrix array described above is very simple but has a significant drawback for making high resolution displays. Because each row is addressed separately, the display cycles through a limited number of rows at the actual row duty cycle and power level. In addition, the high light emission required for the short duration of the LED reduces the uLED lifetime.

따라서, 액티브 매트릭스 어레이를 사용하는 이점은 제어소자가 표시 기판에 제작되어 독립적으로 각 서브 픽셀(LED)의 발광을 제어한다는 점이다. 일부 상황에서는 더 낮은 작동주기가 유리할 수 있지만, 이러한 구조에 의해 각 서브 픽셀에 대해 지속적으로 발광되도록 할 수 있다. 이를 달성할 수 있는 회로가 많이 있지만 uLED 외에 가장 단순한 것은 두 개의 트랜지스터와 저장 캐패시터(storage capacitor)로 구성된다. 도 14c에 도시된 바와 같이, 저장 캐패시터(Cs)에 저장된 전하량에 의해 설정된 게이트 전압의 설정에 의해, 트랜지스터(1404)(T1)는 Vdd에서 uLED를 통해 Vss로 흐르는 전류의 양을 결정한다. 따라서, 동작 시에, 픽셀의 제어는 열 라인에 적절한 전압을 설정하고, 액세스 게이트(access gate)(T2)를 켜며(turning on), 약간의 시간 상수를 기다려 Cs의 전압을 안정시키며, 액세스 게이트를 오프하여 Cs의 전하를 유지한다. 상기 회로는 저온 폴리실리콘(LTPS) 박막 트랜지스터(TFT) 공정을 사용하여 구동 트랜지스터(T1)의 PMOS 장치를 제작할 수 있고, 이러한 장치는 높은 이동성 및 안정성의 조합을 갖는다. 인듐 갈륨 아연산화물(IGZO) TFT로 제조된 유사한 픽셀이 사용될 수 있지만, IGZO는 동일한 크기의 LTPS 트랜지스터에 비해 10~20%의 이동도를 갖는다. 주어진 픽셀 크기에 있어서, LTPS에 비해 IGZO TFT 성능의 제한이 각 픽셀당 휘도를 저하시킨다. 해당 기술 분야에서 잘 알려진 바와 같이, 대량의 구동회로를 디스플레이에 사용하여 선택적으로 발광소자를 구동하는데, 이들 중 다수는 두 개 이상의 TFT를 사용한다. 본 발명에서 설명되는 디스플레이는 임의의 특정 유형의 구동 회로 혹은 각 구동 회로당 임의의 특정 개수의 트랜지스터로 제한되지 않는다.Thus, an advantage of using an active matrix array is that the control element is fabricated on the display substrate to independently control the emission of each sub-pixel (LED). Lower operating periods may be advantageous in some situations, but this structure allows for continuous light emission for each sub-pixel. There are many circuits that can achieve this, but besides uLEDs, the simplest consists of two transistors and a storage capacitor. As shown in Fig. 14C, by setting the gate voltage set by the amount of charge stored in the storage capacitor Cs, the transistor 1404 (T1) determines the amount of current flowing from Vdd to Vss through uLED. Thus, in operation, the control of the pixel sets an appropriate voltage on the column line, turns on the access gate T2, waits for some time constant to stabilize the voltage at Cs, and Turn off to maintain the charge of Cs. The circuit can fabricate a PMOS device of the drive transistor T1 using a low temperature polysilicon (LTPS) thin film transistor (TFT) process, which has a combination of high mobility and stability. Similar pixels made of indium gallium zinc oxide (IGZO) TFTs can be used, but IGZO has 10-20% mobility compared to LTPS transistors of the same size. For a given pixel size, the limitation of IGZO TFT performance compared to LTPS lowers the brightness per pixel. As is well known in the art, a large number of driving circuits are used in a display to selectively drive light emitting elements, many of which use two or more TFTs. The display described herein is not limited to any particular type of drive circuit or any particular number of transistors per drive circuit.

청색 blue uLED를uLEDs 사용한 컬러 생성 Generate used color

한 국면에서, 발광 기판은 LCD 백라이트로서 사용하기 위해 단색을 사용하는바, 알반적으로 청색이다. 그렇지만, 상기 기판은 RGB 컬러 생성에도 사용될 수 있다. LED 청색 광의 하향 변환(down-conversion)에 의해 컬러(녹색 및 적색)를 생성하는 데에는 두 가지 방법이 있다. In one aspect, the light emitting substrate uses a solid color for use as an LCD backlight, which is typically blue. However, the substrate can also be used for RGB color generation. There are two ways to generate color (green and red) by down-conversion of LED blue light.

도 18은 별도의 컬러 변환 시트의 사용을 통한 컬러 생성을 도시한 부분 단면도이다. LCD 디스플레이에 사용되는 컬러 필터 공정과 유사하게, 양자점 컬러 필터(QDCF) 방법은 별도의 기판에 인쇄된 매트릭스에서의 양자점(QD)을 사용한다. 상기 컬러 변환 시트(1800)는 청색 서브 픽셀(300)에 설치된 확산구조(1802), 각각 적색광 및 녹색광의 양자점 컬러 변환구조(1804 및 1806) 및 청색 오염을 차단하는 컬러 필터(1808 및 1810)를 구비한다. 각각의 변환 소자는 흡수체(1812)(블랙 매트릭스)에 의해 둘러싸여 인접한 픽셀로 광이 산란하는 것을 방지한다. 컬러 변환 시트(1800)는 uLED 발광구조(300)에서 발광 기판(1200/1202)에 정렬되어 결합된다. 층(1816)은 발광 기판(1200)을 컬러 변환 시트(1800)에 결합시키는데 사용되는 접착제를 나타낸다.18 is a partial cross-sectional view illustrating color generation through the use of a separate color conversion sheet. Similar to the color filter process used in LCD displays, the quantum dot color filter (QDCF) method uses quantum dots (QD) in a matrix printed on a separate substrate. The color conversion sheet 1800 includes a diffusion structure 1802 installed in the blue subpixel 300, quantum dot color conversion structures 1804 and 1806 of red light and green light, and color filters 1808 and 1810 that block blue contamination. Equipped. Each conversion element is surrounded by an absorber 1812 (black matrix) to prevent light scattering into adjacent pixels. The color conversion sheet 1800 is aligned and coupled to the light emitting substrate 1200/1202 in the uLED light emitting structure 300. Layer 1816 represents an adhesive used to bond the light emitting substrate 1200 to the color conversion sheet 1800.

도 19는 발광 소자에 증착된 형광체의 사용을 통한 컬러 생성의 부분 단면도이다. 상기 형광체는 전통적인 나노 미터 범위의 직경을 갖는 종래의 세라믹 형광체 혹은 마이크론 미터 범위의 직경을 갖는 QD일 수 있다. 상기 양자점 LED(QDLED) 방법은 확산구조(1802), 적색 QD 매트릭스(1804) 및 녹색 QD 매트릭스(1806)를 uLED(300)에 직접 인쇄하고, 블랙 매트릭스(1812)에 의해 둘러싸는 QDCF 방법과 유사하다. 그 다음에, 적색 및 녹색 픽셀에 불필요한 청색광 오염은 컬러 필터 시트(1800)에서 별도의 발광 기판의 적색 및 녹색 컬러 필터(1808 및 1810)와 결합되어 흡수된다. 통상적인 형광체는 혼합되어 인 결합제(phosphor binder)에 수용된다. 상업적으로 이용되는 적색 및 녹색 형광 재료는 약 8㎛ 직경의 입자 크기를 갖는다. 상기 입자는 인쇄 공정에 적합한 적당한 결합제와 혼합된다. 그라비아 인쇄 기술은, 예컨대 패턴 플레이트에 잉크을 가하고, 패턴 플레이트로부터 여분의 잉크를 닦아내며, 이어서 패턴 플레이트로부터 발광 기판으로 형광체 잉크 패턴을 전이하는 것을 필요로 한다. 다른 프린팅 기술은, 스크리인 인쇄(screen print), 플렉소 인쇄(flexography), 오프셋(offset), 압출 성형(extrusion) 혹은 잉크젯(inkjet)과 같은 공정에 적용될 수 있다. 한 국면에서, 형광 잉크는 핫 플레이트(hotplate)에서 140℃로 8분 동안 열 경화된다. 다른 공정은 형광체 및 결합제에 사용되는 특정 재료에 의해 결정된다. 19 is a partial cross-sectional view of color generation through the use of phosphor deposited on a light emitting device. The phosphor may be a conventional ceramic phosphor having a diameter in the traditional nanometer range or a QD having a diameter in the micron meter range. The quantum dot LED (QDLED) method is similar to the QDCF method in which the diffusion structure 1802, the red QD matrix 1804 and the green QD matrix 1806 are printed directly on the uLED 300 and surrounded by the black matrix 1812. Do. Blue light contamination, which is unnecessary for the red and green pixels, is then absorbed in combination with the red and green color filters 1808 and 1810 of separate light emitting substrates in the color filter sheet 1800. Conventional phosphors are mixed and contained in a phosphor binder. Commercially available red and green fluorescent materials have a particle size of about 8 μm diameter. The particles are mixed with a suitable binder suitable for the printing process. Gravure printing techniques, for example, require applying ink to the pattern plate, wiping out excess ink from the pattern plate, and then transferring the phosphor ink pattern from the pattern plate to the light emitting substrate. Other printing techniques can be applied to processes such as screen print, flexography, offset, extrusion or inkjet. In one aspect, the fluorescent ink is heat cured at 140 ° C. for 8 minutes on a hotplate. Other processes are determined by the specific materials used for the phosphors and binders.

또한 이러한 방법과 두 개의 별도의 LED 유체 어셈블리 흐름을 사용하여 청색 및 녹색 uLED로 하이브리드 디스플레이가 만들어지고, 청색 uLED 및 적색 QD 컬러 변환구조를 사용하여 적색이 생성된다.The hybrid display is also made of blue and green uLEDs using this method and two separate LED fluid assembly flows, and red is generated using the blue uLED and red QD color conversion schemes.

상기 QDCF 방법은 QD 재료를 LED에서 멀리 떨어지게 배치하여 온도를 낮추는 바, 결과적으로 QD의 성능과 신뢰성에 열 영향을 미치지 않는 이점이 있다. 두 가지 방법 모두 비교적 얇은 필름에서 고효율의 컬러 변환을 달성하기 위해 QD의 높은 부하를 필요로 하고, 두가지 방법 모두 잉크젯 인쇄의 해상도에 있어 어려움이 있다.The QDCF method lowers the temperature by arranging the QD material away from the LED, and consequently has an advantage of not having a thermal effect on the performance and reliability of the QD. Both methods require high loads of QD to achieve high efficiency color conversion in relatively thin films, and both methods present difficulties in the resolution of inkjet printing.

모든 무기 All weapons uLED를uLEDs 사용하는 컬러 생성 Generate color to use

도 20a 및 도 20b는 각각 세 가지의 다른 LED 유형을 사용하여, 각각 세 가지 다른 컬러를 생성하는 발광 기판에 대한 부분 단면도 및 광도 그래프이다. 도 20a는 커버 글래스(2000)가 접착제층(1816)에 의해 기판(1200)에 결합되는 것을 도시한다. 이 방법에서, 컬러 생성은 각각 450nm(청색), 530nm(녹색), 630nm(적색)의 광을 발광하는 세 가지의 무기 LED(300a, 300b 및 300c)을 사용하여 실현될 수 있다. 도 20b에 도시된 바와 같이, 이것은 각 컬러에 대해 매우 좁은 발광 피크를 제공하는데, 이는 최상의 컬러 영역 및 이미지 외관을 제공한다. 그렇지만, 이 방법에는 크게 두 가지의 문제가 존재한다. 적색 LED는 GaN으로 제작되지 않고, 오히려 AlGaInP 다이오드로 GaAs 기판에 제조된다. 결과적으로, GaN(청색) LED에 대해 언급된 LED 제조 및 수확 절차는 적색 LED에 적합하지 않다. 또한, 세 개의 발광체 디스플레이(emitter displays)는 세 가지의 다른 LED 모양 혹은 크기를 정렬할 수 있는 유체 어셈블리 기술의 개발이 필요하다. AlGaInP로 만든 적색 LED는 GaN 디바이스보다 더 부서지기 쉬울 뿐만 아니라 GaN LED와 비해 작동 전압과 온도 특성이 다를 수 있다.20A and 20B are partial cross sectional and luminosity graphs of light emitting substrates, each producing three different colors, using three different LED types, respectively. 20A shows that the cover glass 2000 is bonded to the substrate 1200 by an adhesive layer 1816. In this method, color generation can be realized using three inorganic LEDs 300a, 300b and 300c that emit light of 450 nm (blue), 530 nm (green) and 630 nm (red), respectively. As shown in FIG. 20B, this gives a very narrow emission peak for each color, which provides the best color gamut and image appearance. However, there are two major problems with this method. Red LEDs are not made of GaN, but rather are fabricated on GaAs substrates with AlGaInP diodes. As a result, the LED fabrication and harvesting procedures mentioned for GaN (blue) LEDs are not suitable for red LEDs. In addition, three emitter displays require the development of fluid assembly technology that can align three different LED shapes or sizes. Red LEDs made from AlGaInP are not only more fragile than GaN devices, but also differ in operating voltage and temperature characteristics compared to GaN LEDs.

LCD 백라이트 유닛(BLU)의 컬러 변환Color conversion of the LCD backlight unit (BLU)

도 21a, 도 21b 및 도 21c는 각각 백색광 형광 강도 그래프, 대표적인 적층 컬러 변환 구조 및 연관된 적층 컬러 변환 구조 강도 그래프를 도시한다. 상기 uLED 발광 디스플레이는 또한 uLED에 의해 출사된 청색광을 하향 변환하여 적색 및 녹색 색상을 생성하는 형광 재료를 포함하여 로컬 디밍 백라이트 유닛(local dimming backlight unit, BLU)으로 사용될 수도 있다. 따라서 BLU는 표시 이미지의 저해상도 사본이 되어 백라이트 출력을 이미지 요구 사항에 더 잘 일치시킴으로써 동적 범위를 늘린다. BLU의 간단한 버전은 백색광 변환 형광체의 균일한 코팅이다. 보다 정교한 버전은, 도 21b에 도시된 바와 같이, LED(300)에 인쇄된 적색 변환 형광체(2100)의 층을 사용해도 좋고, 상기 적색 변환 형광체(2100)에 녹색 변환 형광체(2102)를 코팅하여 사용해도 좋다. 적정량의 청색을 통과시킬 수 있도록 조정된 광학 밀도를 갖는 고품질 양자점의 컬러 변환장치를 사용하여, 도 21c의 스펙트럼이 얻어진다. 인쇄 공정은 LED에만 QD를 증착하고, 적색 변환 구조의 녹색 광의 흡수를 제한하여 적색 층에 녹색 층을 증착한다. 그렇지만, 혼합된 적색 및 녹색 변환 구조에 의한 전체 기판의 균일한 코팅은 비용은 높지만 효과적이다.21A, 21B, and 21C show white light fluorescence intensity graphs, representative stacked color conversion structures, and associated stacked color conversion structure intensity graphs, respectively. The uLED light emitting display may also be used as a local dimming backlight unit (BLU), including a fluorescent material that down converts blue light emitted by the uLED to produce red and green colors. The BLU thus becomes a low resolution copy of the display image, increasing dynamic range by better matching the backlight output to the image requirements. A simple version of the BLU is a uniform coating of white light converting phosphors. A more sophisticated version may use a layer of red conversion phosphor 2100 printed on LED 300, as shown in FIG. 21B, by coating green conversion phosphor 2102 on the red conversion phosphor 2100. You may use it. Using a color converting device of high quality quantum dots having an optical density adjusted to allow the passage of an appropriate amount of blue, the spectrum of FIG. 21C is obtained. The printing process deposits QDs only on the LEDs and limits the absorption of green light of the red conversion structure to deposit a green layer on the red layer. However, uniform coating of the entire substrate with mixed red and green conversion structures is expensive but effective.

본 발명은 표면 실장 발광 장치 및 이 표면 실장 발광 장치를 사용한 디스플레이 제조 방법에 관한 것이다. 특정 재료, 치수 및 회로 레이아웃의 예는 본 발명을 설명하기 위해 제공된 것이다. 그렇지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다. 본 발명의 다른 변형 및 실시예가 해당 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있다.The present invention relates to a surface mount light emitting device and a display manufacturing method using the surface mount light emitting device. Examples of specific materials, dimensions, and circuit layouts are provided to illustrate the present invention. However, the present invention is not limited only to these examples. Other variations and embodiments of the invention may occur to those skilled in the art.

100---디스플레이
102---제1 기판
104---상부 표면
106, 106-0, 106-n---웰
108---광 차단 재료
300---제2 기판
302---비아 표면
400---바닥면
402---광 차단 재료
404---전기 인터페이스
500, 500-0, 500-n---발광 소자
502---전기 접촉부
504---상부 표면
506---흡수형 광 차단 재료
508---상부 표면
600---반사형 웰 층
700---흡수형 웰 층
800-0, 800-n---반사 코팅층
900-0, 900-n---흡수 코팅층
1000---흡수 재료100 --- display
102 --- first substrate
104 --- top surface
106, 106-0, 106-n --- well
108 --- light blocking material
300 --- second substrate
302 --- via surface
400 --- bottom
402 --- Light Blocking Materials
404 --- Electrical Interface
500, 500-0, 500-n --- light emitting device
502 --- Electrical Contacts
504 --- top surface
506 --- Absorbing Light Blocking Materials
508 --- top surface
600 --- reflective well layer
700 --- Absorbent Well Layer
800-0, 800-n --- reflective coating
900-0, 900-n --- absorption coating layer
1000 --- absorbent material

Claims (26)

표면 실장 발광 소자에 있어서,
상부 표면,
바닥면,
상기 상부 표면 상에만 형성되고, 링모양으로 구성된 제1 전기 접촉부,
상기 제1 전기 접촉부의 아래에 적층되고, 링모양으로 구성된 제1 반도체 층과 다중 양자 우물(MQW) 층,
상기 상부 표면 상에만 형성되고, 상기 제1 전기 접촉부의 링 둘레 영역 내에 형성된 제2 전기 접촉부,
원반 모양이고, 그 중앙 부분은 상기 제2 전기 접촉부의 아래에 위치한 제2 반도체 층, 및
상기 바닥면과 접촉하고, 상기 바닥면으로부터 연장된 포스트를 구비하고,
상기 포스트 높이는 상기 포스트 직경의 30%~100%이고, 유체 어셈블리 공정을 이용하여 상기 표면 실장 발광 소자를 조립할 때 상기 표면 실장 발광 소자를 배향시키는 것을 특징으로 하는 표면 실장 발광 소자.
In a surface mount light emitting device,
Upper surface,
Bottom View,
A first electrical contact formed only on the upper surface and configured in a ring shape,
A first semiconductor layer and a multi quantum well (MQW) layer stacked below the first electrical contact and configured in a ring shape,
A second electrical contact formed only on the upper surface and formed within a ring perimeter region of the first electrical contact;
A second semiconductor layer in the shape of a disc, the central portion of which is located below the second electrical contact, and
A post in contact with the bottom surface and extending from the bottom surface,
And the post height is 30% to 100% of the post diameter, and the surface mounted light emitting device is oriented when the surface mounted light emitting device is assembled using a fluid assembly process.
제 1 항에 있어서,
표면 실장 발광 소자는 표면 실장 발광 다이오드이고, 각 다이오드는,
n-도펀트 또는 p-도펀트로 이루어진 제1 그룹으로부터 선택된 도펀트를 구비하는 상기 제1 반도체 층,
상기 제1 그룹으로부터 선택되지 않은 도펀트를 구비하는 상기 제2 반도체 층, 및
상기 제1 반도체 층과 상기 제2 반도체 층 사이에 위치된 상기 다중 양자 우물(MQW) 층을 포함하는 것을 특징으로 하는 표면 실장 발광 소자.
The method of claim 1,
The surface mount light emitting element is a surface mount light emitting diode, and each diode is
the first semiconductor layer having a dopant selected from the first group consisting of n-dopants or p-dopants,
The second semiconductor layer having a dopant not selected from the first group, and
And said multi quantum well (MQW) layer located between said first semiconductor layer and said second semiconductor layer.
제 2 항에 있어서,
상기 제1 반도체 층 및 상기 제2 반도체 층은 질화 갈륨(GaN) 및 알루미늄 갈륨 인듐 포스파이드(AlGaInP)로 이루어진 그룹으로부터 선택된 재료인 것을 특징으로 하는 표면 실장 발광 소자.
The method of claim 2,
And the first semiconductor layer and the second semiconductor layer are materials selected from the group consisting of gallium nitride (GaN) and aluminum gallium indium phosphide (AlGaInP).
삭제delete 제 1 항에 있어서,
상기 표면 실장 발광 소자는,
상기 제1 전기 접촉부의 링과 상기 제2 전기 접촉부 사이에 형성된 홈과,
상기 홈을 채우는 전기 절연체를 더 구비하는 것을 특징으로 하는 표면 실장 발광 소자.
The method of claim 1,
The surface mount light emitting device,
A groove formed between the ring of the first electrical contact and the second electrical contact,
And an electrical insulator filling the grooves.
삭제delete 삭제delete 제 1 항에 있어서,
상기 상부 표면은 평면이고, 상기 바닥면은 평면인 것을 특징으로 하는 표면 실장 발광 소자.
The method of claim 1,
And the top surface is flat and the bottom surface is flat.
제1 항에 있어서,
상기 상부 표면은 제1 수평면 및 제2 수평면을 구비하는 이중 평면이고,
상기 제1 전기 접촉부는 상기 상부 표면의 제1 수평면에 형성되며,
상기 제2 전기 접촉부는 상기 상부 표면의 제2 수평면에 형성되는 것을 특징으로 하는 표면 실장 발광 소자.

According to claim 1,
The upper surface is a double plane having a first horizontal plane and a second horizontal plane,
The first electrical contact is formed in a first horizontal plane of the upper surface,
And the second electrical contact is formed on a second horizontal plane of the upper surface.

제 1 항에 있어서,
상기 표면 실장 발광 소자는 상기 바닥면으로부터 연장되는 복수의 포스트를 더 구비하는 것을 특징으로 하는 표면 실장 발광 소자.
The method of claim 1,
The surface mount light emitting device further comprises a plurality of posts extending from the bottom surface.
제 1 항에 있어서,
상기 제1 전기 접촉부와 상기 제2 전기 접촉부는 땜납재료가 코팅되어 있는 것을 특징으로 하는 표면 실장 발광 소자.
The method of claim 1,
And the first electrical contact portion and the second electrical contact portion are coated with a solder material.
발광 디스플레이에 있어서,
발광 기판,
상부 표면을 구비하되,
상기 발광 기판의 상부 표면에 제1의 복수개의 웰이 형성되고, 각 웰은 바닥면, 측벽, 상기 웰의 바닥면에 형성된 제1 전기 인터페이스 및 상기 웰의 바닥면에 형성된 제2 전기 인터페이스를 포함하고,
열 전도 배선 및 행 전도 배선으로 형성된 매트릭스는 제1의 복수개의 열/행 교차점을 형성하고, 각 열/행 교차점은 대응하는 웰과 관련되며,
상기 웰을 채우는 제1의 복수개의 표면 실장 발광 소자로서, 각 발광 소자는,
대응하는 상기 웰 바닥면을 피복하는 상부 표면,
상기 발광 소자의 바닥면,
상기 상부 표면에 형성되고, 링모양으로 구성되며, 대응하는 웰의 제1 전기 인터페이스에 연결된 제1 전기 접촉부,
상기 제1 전기 접촉부의 아래에 적층되고, 링모양으로 구성된 제1 반도체 층과 다중 양자 우물(MQW) 층,
상기 상부 표면에 형성되고, 상기 제1 전기 접촉부의 링 둘레 영역 내에 형성되며, 대응하는 웰의 제2 전기 인터페이스에 연결된 제2 전기 접촉부,
원반 모양이고, 그 중앙 부분은 상기 제2 전기 접촉부의 아래에 위치한 제2 반도체 층, 및
상기 발광 소자의 바닥면과 접촉하고, 상기 웰의 바닥면으로부터 연장된 포스트를 구비하고,
상기 포스트 높이는 상기 포스트 직경의 30%~100%이고, 유체 어셈블리 공정을 이용하여 상기 표면 실장 발광 소자를 조립할 때 상기 표면 실장 발광 소자를 배향시키는 것을 특징으로 하는 발광 디스플레이.
In a light emitting display,
Light emitting board,
With an upper surface,
A first plurality of wells is formed on an upper surface of the light emitting substrate, each well including a bottom surface, a side wall, a first electrical interface formed on the bottom surface of the well, and a second electrical interface formed on the bottom surface of the well. and,
A matrix formed of thermally conductive wiring and row conductive wiring forms a first plurality of column / row intersections, each column / row intersection being associated with a corresponding well,
A first plurality of surface-mount light emitting elements to fill the well, wherein each light emitting element,
An upper surface covering the corresponding well bottom surface,
A bottom surface of the light emitting device,
A first electrical contact formed on the upper surface and configured in a ring shape and connected to a first electrical interface of a corresponding well,
A first semiconductor layer and a multi quantum well (MQW) layer stacked below the first electrical contact and configured in a ring shape,
A second electrical contact formed on the upper surface and formed within a ring perimeter region of the first electrical contact and connected to a second electrical interface of a corresponding well;
A second semiconductor layer in the shape of a disc, the central portion of which is located below the second electrical contact, and
A post in contact with the bottom surface of the light emitting element, the post extending from the bottom surface of the well,
The post height is 30% to 100% of the post diameter, and the surface mounted light emitting device is oriented when the surface mounted light emitting device is assembled using a fluid assembly process.
제 12 항에 있어서,
각 발광 소자 바닥면을 피복하는 컬러 변환구조, 및
상기 컬러 변환 구조를 피복하는 액정 디스플레이(LCD) 기판을 더 구비하는 것을 특징으로 하는 발광 디스플레이.
The method of claim 12,
A color conversion structure covering the bottom surface of each light emitting element, and
A light emitting display further comprising a liquid crystal display (LCD) substrate covering said color conversion structure.
제 12 항에 있어서,
상기 발광 소자는 표면 실장 발광 다이오드(SMLED)이고, 각 SMLED는,
n-도펀트 또는 p-도펀트로 이루어진 제1 그룹으로부터 선택된 도펀트를 구비하는 상기 제1 반도체 층,
상기 제1 그룹으로부터 선택되지 않은 도펀트를 구비하는 상기 제2 반도체 층, 및
상기 제1 반도체 층과 상기 제2 반도체 층 사이에 위치하는 상기 다중 양자 우물(MQW) 층을 포함하는 것을 특징으로 하는 발광 디스플레이.
The method of claim 12,
The light emitting device is a surface mounted light emitting diode (SMLED), each SMLED,
the first semiconductor layer having a dopant selected from the first group consisting of n-dopants or p-dopants,
The second semiconductor layer having a dopant not selected from the first group, and
And the multiple quantum well (MQW) layer positioned between the first semiconductor layer and the second semiconductor layer.
제 14 항에 있어서,
상기 제1 반도체 층 및 상기 제2 반도체 층은 질화 갈륨(GaN) 및 알루미늄 갈륨 인듐 포스파이드(AlGaInP)로 이루어진 그룹으로부터 선택된 재료인 것을 특징으로 하는 발광 디스플레이.
The method of claim 14,
And the first semiconductor layer and the second semiconductor layer are materials selected from the group consisting of gallium nitride (GaN) and aluminum gallium indium phosphide (AlGaInP).
제 15 항에 있어서,
제2의 복수개의 제1 컬러 변환구조는 대응하는 제2의 복수개의 SMLED의 바닥면을 피복하고, 상기 제2의 복수개는 제1의 복수개보다 작으며,
제2의 복수개의 제2 컬러 변환구조는 대응하는 제2의 복수개의 SMLED의 바닥면을 피복하고, 상기 제2 컬러는 상기 제1 컬러와 다른 것을 특징으로 하는 발광 디스플레이.
The method of claim 15,
The second plurality of first color conversion structures cover the bottom surfaces of the corresponding second plurality of SMLEDs, the second plurality being smaller than the first plurality,
And the second plurality of second color conversion structures cover the bottom surfaces of the corresponding second plurality of SMLEDs, wherein the second color is different from the first color.
제 16 항에 있어서,
상기 발광 디스플레이는 제2의 복수개의 광 확산구조를 구비하고, 상기 제2의 복수개의 광 확산 구조는 대응하는 제2의 복수개의 SMLED의 컬러 변환 구조에 의해 피복되지 않은 바닥면을 피복하는 것을 특징으로 하는 발광 디스플레이.
The method of claim 16,
The light emitting display has a second plurality of light diffusing structures, and the second plurality of light diffusing structures covers a bottom surface not covered by the color conversion structure of the corresponding second plurality of SMLEDs. Light emitting display.
제 17 항에 있어서,
상기 발광 디스플레이는 제2의 복수개의 픽셀영역을 구비하고,
각 픽셀 영역은 제1 컬러 변환 구조로 피복된 SMLED, 제2 컬러 변환 구조로 피복된 SMLED, 및 컬러 변환 구조로 피복되지 않은 SMLED를 포함하며,
상기 제1 컬러는 녹색이고, 상기 제2 컬러는 적색이며, 상기 컬러 변환 구조가 없는 SMLED는 청색 광을 출사하는 것을 특징으로 하는 발광 디스플레이.
The method of claim 17,
The light emitting display has a second plurality of pixel regions,
Each pixel region comprises an SMLED coated with a first color conversion structure, an SMLED coated with a second color conversion structure, and an SMLED not coated with a color conversion structure,
Wherein the first color is green, the second color is red, and the SMLED without the color conversion structure emits blue light.
제 15 항에 있어서,
상기 발광 디스플레이는 제2의 복수개의 적색 변환구조, 제3의 복수개의 광 확산구조 및 제2의 복수개의 픽셀 영역을 구비하고,
상기 제2의 복수개의 적색 변환구조는 대응하는 제2의 복수개의 SMLED의 바닥면을 피복하며, 상기 제2의 복수개는 상기 제1의 복수개보다 작고,
상기 제3의 복수개의 광 확산구조는 컬러 변환구조에 의해 피복되지 않은 대응하는 제3의 복수개의 SMLED의 바닥면을 피복하며, 상기 제3의 복수개는 상기 제1의 복수개보다 작고 상기 제2의 복수개의 두배이며,
상기 제2의 복수개의 픽셀 영역의 각 픽셀 영역은 적색 변환구조로 피복되는 SMLED, 컬러 변환구조로 피복되지 않은 청색 SMLED 및 컬러 변환구조로 피복되지 않은 녹색 SMLED를 포함하는 것을 특징으로 하는 발광 디스플레이.
The method of claim 15,
The light emitting display has a second plurality of red conversion structures, a third plurality of light diffusion structures, and a second plurality of pixel regions,
The second plurality of red conversion structures cover a bottom surface of a corresponding second plurality of SMLEDs, the second plurality being smaller than the first plurality,
The third plurality of light diffusing structures covers the bottom surface of the corresponding third plurality of SMLEDs not covered by the color conversion structure, the third plurality being smaller than the first plurality and Multiple of two,
Wherein each pixel region of the second plurality of pixel regions comprises a SMLED coated with a red conversion structure, a blue SMLED not coated with a color conversion structure and a green SMLED not coated with a color conversion structure.
제 14 항에 있어서,
각 SMLED의 상기 제1 전기 접촉부는 제1 직경을 갖는 링모양으로서 구성되고,
각 SMLED의 상기 제1 반도체 층 및 상기 MQW 층은 상기 제1 전기 접촉부를 피복하는 링모양의 적층체이고,
각 SMLED의 제2 전기 접촉부는 제1 전기 접촉부의 링 둘레 영역 내에 형성되며,
각 SMLED의 상기 제2 반도체 층은 원반 모양이고, 중앙 부분은 상기 제2 전기 접촉부를 피복하며,
각 웰의 제1 전기 인터페이스는 제1 직경을 갖는 부분 링으로서 구성되고, 마우스의 개구부를 구비하며,
각 웰의 제2 전기 인터페이스는 배선이 연장되어 대응하는 제1 전기 인터페이스의 부분 링의 마우스로 진입되도록 설정되는 것을 특징으로 하는 발광 디스플레이.
The method of claim 14,
The first electrical contact of each SMLED is configured as a ring with a first diameter,
The first semiconductor layer and the MQW layer of each SMLED are ring-shaped laminates covering the first electrical contacts,
The second electrical contact of each SMLED is formed in an area around the ring of the first electrical contact,
The second semiconductor layer of each SMLED is disc shaped, the central portion covers the second electrical contact,
The first electrical interface of each well is configured as a partial ring having a first diameter and has an opening in the mouse,
And the second electrical interface of each well is set such that the wiring extends into the mouse of the partial ring of the corresponding first electrical interface.
제 14 항에 있어서,
각 웰의 제1 전기 인터페이스는 마우스 개구부를 구비하며,
각 웰의 제2 전기 인터페이스는 배선이 연장되어 대응하는 제1 전기 인터페이스의 부분 링의 마우스로 진입되도록 설정되는 것을 특징으로 하는 발광 디스플레이.
The method of claim 14,
The first electrical interface of each well has a mouse opening,
And the second electrical interface of each well is set such that the wiring extends into the mouse of the partial ring of the corresponding first electrical interface.
제 12 항에 있어서,
각 발광 소자의 상부 표면은 평면이고, 각 웰의 바닥면은 평면인 것을 특징으로 하는 발광 디스플레이.
The method of claim 12,
A top surface of each light emitting element is flat, and a bottom surface of each well is flat.
제 12 항에 있어서,
각 발광 소자의 상부 표면은 제1 수평면 및 제2 수평면을 구비하는 이중 평면이고,
각 발광 소자의 제1 전기 접촉부는 상기 상부 표면의 제1 수평면에 형성되고,
각 발광 소자의 제2 전기 접촉부는 상기 상부 표면의 제2 수평면에 형성되며,
각 웰의 바닥면은 제1 수평면 및 제2 수평면을 구비하는 이중 평면이고,
각 웰의 제1 전기 인터페이스는 상기 웰의 제1 수평면에 형성되고,
각 웰의 제2 전기 인터페이스는 상기 웰의 제2 수평면에 형성되는 것을 특징으로 하는 발광 디스플레이.
The method of claim 12,
The upper surface of each light emitting element is a double plane having a first horizontal plane and a second horizontal plane,
The first electrical contact of each light emitting element is formed in the first horizontal plane of the upper surface,
The second electrical contact of each light emitting element is formed in the second horizontal plane of the upper surface,
The bottom surface of each well is a double plane having a first horizontal plane and a second horizontal plane,
A first electrical interface of each well is formed in a first horizontal plane of the well,
And a second electrical interface of each well is formed in a second horizontal plane of the well.
제 12 항에 있어서,
상기 발광 디스플레이는 제1의 복수개의 액티브 매트릭스(AM) 구동 회로와 기준 전압 배선 네트워크를 구비하고,
각 구동 회로는 대응하는 열/행 교차점에 연결되고, 대응하는 웰의 상기 제1 전기 인터페이스에 연결되며,
상기 기준 전압 배선 네트워크는 각 웰의 제2 전기 인터페이스에 연결되는 것을 특징으로 하는 발광 디스플레이.
The method of claim 12,
The light emitting display includes a first plurality of active matrix (AM) driving circuits and a reference voltage wiring network,
Each drive circuit is connected to a corresponding column / row intersection and is connected to the first electrical interface of a corresponding well;
And said reference voltage wiring network is connected to a second electrical interface of each well.
제 12 항에 있어서,
상기 열 및 행 배선의 매트릭스로 형성되는 패시브 매트릭스(PM)를 구비하고,
상기 패시브 매트릭스는 각 열/행 교차점의 열 배선과 각 열/행 교차점의 행 배선을 구비하며, 상기 각 열/행 교차점의 열 배선은 대응하는 웰의 상기 제1 전기 인터페이스에 연결되고, 상기 각 열/행 교차점의 행 배선은 각 웰의 제2 전기 인터페이스에 연결되는 것을 특징으로 하는 발광 디스플레이.
The method of claim 12,
Passive matrix (PM) formed of a matrix of the column and row wiring,
The passive matrix has column wiring at each column / row intersection and row wiring at each column / row intersection, wherein the column wiring at each column / row intersection is connected to the first electrical interface of a corresponding well, The row wiring of the column / row intersection is connected to the second electrical interface of each well.
제 12 항에 있어서,
상기 발광 디스플레이는 소자에 적용되는 땜납 재료를 더 포함하고,
상기 소자는, 상기 발광 소자의 제1 및 제2 전기 접촉부 혹은 상기 웰 내의 상기 제1 및 제2 전기 인터페이스, 혹은 상기 발광 소자의 상기 제1 및 제2 전기 접촉부 및 상기 웰의 제1 및 제2 전기 인터페이스의 그룹으로부터 선택된 소자인 것을 특징으로 하는 발광 디스플레이.The method of claim 12,
The light emitting display further includes a solder material applied to the device,
The device may comprise first and second electrical contacts of the luminous means or the first and second electrical interfaces in the well, or the first and second electrical contacts of the luminous means and the first and second of the wells. And a device selected from the group of electrical interfaces.
KR1020170118688A 2016-09-15 2017-09-15 Display with surface mount emissive elements KR102037225B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/266,796 2016-09-15
US15/266,796 US9917226B1 (en) 2016-09-15 2016-09-15 Substrate features for enhanced fluidic assembly of electronic devices
US15/410,001 US9825202B2 (en) 2014-10-31 2017-01-19 Display with surface mount emissive elements
US15/410,001 2017-01-19

Publications (2)

Publication Number Publication Date
KR20180030455A KR20180030455A (en) 2018-03-23
KR102037225B1 true KR102037225B1 (en) 2019-10-30

Family

ID=61643357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170118688A KR102037225B1 (en) 2016-09-15 2017-09-15 Display with surface mount emissive elements

Country Status (4)

Country Link
JP (1) JP6639451B2 (en)
KR (1) KR102037225B1 (en)
CN (1) CN107833954B (en)
TW (1) TWI664711B (en)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416393B (en) * 2018-04-27 2021-10-08 群创光电股份有限公司 Electronic device
WO2019230261A1 (en) * 2018-05-31 2019-12-05 株式会社ジャパンディスプレイ Display device and array substrate
CN112639937B (en) * 2018-09-05 2023-06-23 株式会社半导体能源研究所 Display device, display module, electronic apparatus, and method for manufacturing display device
JP2020047852A (en) * 2018-09-20 2020-03-26 豊田合成株式会社 Light-emitting device
KR102147443B1 (en) * 2018-10-25 2020-08-28 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing the same
CN111128831B (en) * 2018-10-31 2022-07-15 成都辰显光电有限公司 Micro-element, receiving substrate and transferring method thereof, and display device
JP7348520B2 (en) 2018-12-25 2023-09-21 日亜化学工業株式会社 Light emitting device and display device
US11387392B2 (en) 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
WO2020175843A1 (en) * 2019-02-28 2020-09-03 주식회사 루멘스 Micro led display module and manufacturing method therefor
CN109888067B (en) * 2019-04-19 2020-04-14 业成科技（成都）有限公司 Method for manufacturing light-emitting display
CN109887950A (en) * 2019-04-19 2019-06-14 京东方科技集团股份有限公司 Display base plate, LED component, display panel, display device and production method
CN111477726A (en) * 2019-05-08 2020-07-31 伊乐视有限公司 Planar surface mount micro L ED for fluid assembly and preparation method thereof
CN111462651B (en) * 2019-05-08 2021-12-10 伊乐视有限公司 Light-emitting display substrate for assembling surface-mounted micro LED fluid and preparation method
CN110197814A (en) * 2019-05-28 2019-09-03 青岛海信电器股份有限公司 A kind of Micro LED display panel and preparation method thereof, display device
CN114072895A (en) * 2019-06-25 2022-02-18 苏州晶湛半导体有限公司 Light emitting device, template of light emitting device and preparation method thereof
CN113497073B (en) * 2020-03-18 2022-10-21 重庆康佳光电技术研究院有限公司 LED display convenient to repair and repair method thereof
KR20210133777A (en) * 2020-04-29 2021-11-08 삼성전자주식회사 Display module having connection strcture between micro led and tft layer
CN113675108B (en) * 2020-05-15 2024-03-29 展晶科技(深圳)有限公司 Backboard and fluid assembly method
WO2021245830A1 (en) * 2020-06-03 2021-12-09 三菱電機株式会社 Display panel, display device, and method for manufacturing display panel
CN111933774B (en) * 2020-07-06 2022-09-23 深圳市隆利科技股份有限公司 Method and system for preparing LED display by using fluid
CN112289907A (en) * 2020-09-11 2021-01-29 罗化芯显示科技开发(江苏)有限公司 Rapid and precise chip mass transfer process
KR102443382B1 (en) * 2020-12-01 2022-09-15 유종우 Manufacturing method of display module using asymmetric led-chips on transfer catridge, arranged by sound wave energy
TWI820627B (en) * 2021-02-08 2023-11-01 隆達電子股份有限公司 Display device and manufacturing method thereof
TWI820389B (en) 2021-02-08 2023-11-01 隆達電子股份有限公司 Light emitting element package, display device, and method of manufacturing display device
WO2023090621A1 (en) * 2021-11-19 2023-05-25 삼성전자주식회사 Display panel manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062530A1 (en) * 1998-12-24 2003-04-03 Kabushiki Kaisha Toshiba. Semiconductor light emitting device and its manufacturing method
US20100096640A1 (en) * 2007-01-05 2010-04-22 Washington, University Of Self-assembled heterogeneous integrated optical analysis system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH07254732A (en) * 1994-03-15 1995-10-03 Toshiba Corp Semiconductor light emitting device
AU2373200A (en) * 1999-02-05 2000-08-25 Alien Technology Corporation Apparatuses and methods for forming assemblies
JP4281044B2 (en) * 2002-06-18 2009-06-17 財団法人名古屋産業科学研究所 Micropart placement method
JP2006054295A (en) * 2004-08-11 2006-02-23 Toshiba Electronic Engineering Corp Optical semiconductor device and its manufacturing method
US20060051517A1 (en) * 2004-09-03 2006-03-09 Eastman Kodak Company Thermally controlled fluidic self-assembly method and support
JP4901117B2 (en) * 2005-03-04 2012-03-21 株式会社東芝 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2007122950A (en) * 2005-10-26 2007-05-17 Fujikura Ltd Lighting system
JP5157081B2 (en) * 2006-04-24 2013-03-06 日亜化学工業株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2008283155A (en) * 2007-05-14 2008-11-20 Sharp Corp Light emitting device, lighting device, and liquid crystal display device
JP2011048127A (en) * 2009-08-27 2011-03-10 Sony Corp Display element and display apparatus
KR101058880B1 (en) * 2010-05-07 2011-08-25 서울대학교산학협력단 Led display apparatus having active devices and fabrication method thereof
JP2014511132A (en) * 2010-09-03 2014-05-08 ザ プロクター アンド ギャンブル カンパニー Light emitting device
US8686397B2 (en) * 2011-06-10 2014-04-01 The Regents Of The University Of California Low droop light emitting diode structure on gallium nitride semipolar substrates
JP5885436B2 (en) * 2011-09-06 2016-03-15 ローム株式会社 Light emitting device and light emitting device package
JP2013055170A (en) * 2011-09-02 2013-03-21 Sharp Corp Spontaneous light emitting display and method of manufacturing spontaneous light emitting display
US9293641B2 (en) * 2011-11-18 2016-03-22 Invensas Corporation Inverted optical device
US10115862B2 (en) * 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
JP2013183042A (en) * 2012-03-02 2013-09-12 Stanley Electric Co Ltd Light source device
KR101476207B1 (en) * 2012-06-08 2014-12-24 엘지전자 주식회사 Display device using semiconductor light emitting device
KR20140083488A (en) * 2012-12-26 2014-07-04 엘지전자 주식회사 Display device using semiconductor light emitting device
KR102063482B1 (en) * 2013-01-25 2020-01-08 엘지이노텍 주식회사 Light emitting device and light apparatus having thereof
JP2014229648A (en) * 2013-05-20 2014-12-08 シャープ株式会社 Semiconductor light-emitting element
KR102222580B1 (en) * 2014-07-30 2021-03-05 삼성전자주식회사 Light emitting device package and display device including the same
US9653441B1 (en) * 2016-06-20 2017-05-16 International Business Machines Corporation Monolithic integration of a III-V optoelectronic device, a filter and a driving circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062530A1 (en) * 1998-12-24 2003-04-03 Kabushiki Kaisha Toshiba. Semiconductor light emitting device and its manufacturing method
US20100096640A1 (en) * 2007-01-05 2010-04-22 Washington, University Of Self-assembled heterogeneous integrated optical analysis system

Also Published As

Publication number Publication date
KR20180030455A (en) 2018-03-23
JP2018078279A (en) 2018-05-17
CN107833954B (en) 2020-01-24
JP6639451B2 (en) 2020-02-05
TWI664711B (en) 2019-07-01
CN107833954A (en) 2018-03-23
TW201826491A (en) 2018-07-16

Similar Documents

Publication Publication Date Title
KR102037225B1 (en) Display with surface mount emissive elements
US10211364B2 (en) Display with surface mount emissive elements and active matrix drive
US11437453B2 (en) Display apparatus
JP6290389B2 (en) LED display having wavelength conversion layer
US10749083B2 (en) Method for encapsulating emissive elements for fluidic assembly
US10096647B2 (en) Display apparatus having a plurality of reflective electrodes
TWI603466B (en) Active matrix display panel with ground tie lines
JP2020052404A (en) Backplane structure and process for microdriver and micro LED
US20220367774A1 (en) Display device using micro led, and manufacturing method therefor
TWI689092B (en) Micro led display module having light transmissive substrate and manufacturing method thereof
KR20190097946A (en) Fabricating method of display apparatus using semiconductor light emitting device
US20220320371A1 (en) Display device using micro-leds and method for manufacturing same
TW201904048A (en) Micro light emitting diode display module and manufacturing method thereof
TWI611573B (en) Micro led display module and manufacturing method thereof
US20230057601A1 (en) Fluidic Assembly Encapsulating Light Emitting Diodes
EP3352210A1 (en) Light emitting diodes adapted for the fluidic assembly of emissive displays
US20240072213A1 (en) Display device using semiconductor light-emitting elements
US11985856B2 (en) Display apparatus
TWI633681B (en) Micro led display module manufacturing method
WO2024000661A1 (en) Display panel and manufacturing method therefor, and electronic terminal
KR20230125988A (en) Micro LED display apparatus and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant