CN111354784A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111354784A
CN111354784A CN201911258253.8A CN201911258253A CN111354784A CN 111354784 A CN111354784 A CN 111354784A CN 201911258253 A CN201911258253 A CN 201911258253A CN 111354784 A CN111354784 A CN 111354784A
Authority
CN
China
Prior art keywords
layer
electrode
antimony
gold
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911258253.8A
Other languages
English (en)
Inventor
高桥裕治
渡边正树
佐原政司
山田健太郎
坂下正树
前田真一
山田义明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN111354784A publication Critical patent/CN111354784A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开实施例涉及半导体器件及其制造方法。具有包括Au‑Sb合金的背电极的半导体器件的特性被改进。该半导体器件具有半导体衬底和该包括Au‑Sb合金层的背电极。背电极被形成在半导体衬底上。Au‑Sb合金层中的Sb浓度等于或大于15wt％，并且等于或小于37wt％。Au‑Sb合金层的厚度等于或大于20nm，并且等于或小于45nm。

Description

半导体器件及其制造方法
相关申请的交叉引用
于2018年12月21日提交的日本专利申请No.2018-239968的公开，包括其说明书、附图和摘要，通过引用以整体合并于此。
背景技术
本发明涉及一种半导体器件及其制造方法。例如，本发明涉及具有包括Au-Sb合金层的背电极的半导体器件及其制造方法。
已知具有硅衬底和背电极的半导体器件，该背电极包括被形成在硅衬底的背表面上的金锑(AuSb)合金层。金锑合金层可以通过气相沉积法或溅射方法形成在半导体晶片上(例如，参见日本未审查专利申请公开号61-220344)。日本未审查专利申请公开号61-220344公开了通过气相沉积在半导体晶片上形成金锑合金层的一个实施例。
发明内容
根据本发明人的研究，发现随着半导体晶片的大小增大，通过气相沉积法在半导体晶片上形成均匀的金锑合金层变得困难。因此，本发明人已经研究通过溅射方法形成金锑合金层。但是，如果金锑合金层通过溅射方法来形成，则金锑合金层与半导体晶片之间的欧姆接触无法形成，或者背电极有可能从半导体晶片上被剥离，导致不充分的半导体器件的特性。因此，存在具有包括通过溅射方法形成的金锑合金层的背电极的半导体器件的特性要被增强的问题。根据说明书和附图的描述，其他目的和新颖特征将变得很清楚。
根据一个实施例的一种半导体器件具有半导体衬底、以及包括金锑(Au-Sb)合金层的电极。电极形成在半导体衬底上。Au-Sb合金层中的锑(Sb)浓度等于或大于15wt％，并且等于或小于37wt％。金锑合金层的厚度等于或大于20nm，并且等于或小于45nm。
另外，根据一个实施例的一种制造半导体器件的方法包括以下步骤：制备半导体晶片，以及通过溅射方法在半导体晶片上形成电极，该电极包括金锑(Au-Sb)合金层。在用于形成电极的步骤中，Au-Sb合金层是通过使用由Au-Sb合金制成的靶来形成的，该Au-Sb合金具有22wt％或更大、以及37wt％或更小的锑(Sb)浓度。
根据一个实施例，半导体器件的特性能够被改进。
附图说明
图1是图示了根据一个实施例的半导体器件的示例性配置的主要部分截面图；
图2是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图3是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图4是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图5是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图6是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图7是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图8是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图9是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图10是示出根据一个实施例的半导体器件的制造方法中包括的示例性过程的主要部分截面图；
图11是Au-Sb合金的状态图；
图12是示出靶的Sb浓度与Au-Sb合金层中的Sb浓度之间的关系的表；以及
图13是示出根据实施例和比较的Au-Sb合金层的Sb浓度、Au-Sb合金层的厚度、粘合的评估结果、测量VCE(sat)的结果以及相应的半导体器件的分类的表。
具体实施方式
在下文中，将通过参考附图详细描述根据一个实施例的半导体器件及其制造方法。在说明书和附图中，相同或相应的组件由相同的附图标记表示，并且省略其重复描述。在附图中，为了便于描述，配置可以省略或简化。
<半导体器件的配置>
图1是示出根据本实施例的半导体器件SD的示例性配置的主要部分截面图。
如图1所示，半导体器件SD包括半导体衬底SUB、绝缘层IL、第一电极EL1、第二电极EL2和背电极BE。第一电极EL1和第二电极EL2也被称为表面电极。
半导体衬底SUB包括彼此成正背关系的第一表面(正表面)SF1和第二表面(背表面)SF2。半导体衬底SUB的类型的示例包括硅衬底。半导体衬底SUB的第二表面SF2接触背电极BE。半导体衬底SUB的厚度例如等于或大于150μm，并且等于或小于300μm。
如图1所示，半导体衬底SUB具有基础部分BASE、以及被形成在基础部分BASE上的外延层EPI。半导体衬底SUB的外延层EPI的厚度是10μm或更厚，以及130μm或更薄。
构成所谓的垂直晶体管的扩散层形成在半导体衬底SUB内部。这里，垂直晶体管是指如下晶体管：其中沟道沿着半导体衬底SUB的第一表面SF1和第二表面SF2的相对方向被形成。晶体管的示例包括诸如npn和pnp晶体管的双极晶体管、以及IGBT。在本实施例中，双极晶体管是npn晶体管。作为npn晶体管，被称为双极型晶体管的结构可以被采用。在本实施例中，半导体衬底SUB包括第一n型半导体区域SRn1、p型半导体区域SRp和第二n型半导体区域SRn2。
第一n型半导体区域SRn1与半导体衬底SUB中的p型半导体区域SRp、半导体衬底SUB的第一表面SF1和半导体衬底SUB的第二表面SF2邻接。第一n半导体区域SRn1形成在半导体衬底SUB的基础部分BASE和外延层EPI之上。第一n型半导体区域SRn1包括位于基础部分BASE上的第一部分SRn1(BASE)、以及位于外延层EPI上的第二部分SRn1(EPI)。在背电极BE侧的半导体衬底SUB的至少一区域(第一部分SRn1(BASE))包含n型杂质(掺杂剂)。在本实施例中，第一n型半导体区域SRn1的外延层EPI被形成以便包覆p型半导体区域SRp。n型杂质的示例包括锑原子(Sb)、磷原子(P)和砷原子(As)。在第一n型半导体区域SRn1中，位于基础部分BASE上的第一部分SRn1(BASE)中的n型杂质的浓度是例如1.5×1018cm-3或更大的浓度，并且n型杂质的浓度是1.2×1019cm-3等于或更小。在第一n型半导体区域SRn1中，位于外延层EPI中的第二部分SRn1(EPI)中的n型杂质的浓度例如是4.7×1013cm-3或更大，以及3.7×1015cm-3或更小。
p型半导体区域SRp形成在半导体衬底SUB内部，以便被夹在第一n型半导体区域SRn1与第二n型半导体区域SRn2之间。p型杂质包含例如硼(B)。p型杂质的浓度例如是1.0×1015cm-3或更大，以及2.0×1018cm-3或更小。
第二n型半导体区域SRn2形成在半导体衬底SUB内部，以便不与第一n型半导体区域SRn1接触、并且以便邻接p型半导体区域SRp。第二n型半导体区域SRn2形成在半导体衬底SUB的表面电极侧区域中。n型杂质的示例与被包括在第一n型半导体区域SRn1中的n型杂质的示例相同。n型杂质的浓度例如是1.0×1018cm-3或更大、以及2.0×1018cm-3或更小。
绝缘层IL形成在半导体衬底SUB的第一表面SF1上。在绝缘层IL中，暴露半导体衬底SUB中的p型半导体区域SRp的一部分的第一开口OP1、以及暴露第二n型半导体区域SRn2的一部分的第二开口OP2被形成。绝缘层IL例如由氧化硅(SiO2)制成。
第一电极EL1是发射极，其被电连接到第二n型半导体区域SRn2。第一电极EL1形成在绝缘层IL上以填充形成在绝缘层IL中的第一开口OP1。第一电极EL1例如是包含铝作为主要成分的金属膜。
第二电极EL2是基极，其被电连接到p型半导体区域SRp。第二电极EL2形成在绝缘层IL上以填充形成在绝缘层IL中的第二开口OP2。第二电极EL2例如是包含铝作为主要成分的金属膜。
背电极BE是集电极，其被电连接到第一n型半导体区域SRn1。背电极BE形成在半导体衬底SUB的第二表面SF2上。背电极BE包括第一钛层TiL1、金锑合金层AuSbL、第二钛层TiL2、镍层NiL和银层AgL。
第一钛层TiL1是用于提高半导体衬底SUB和金锑合金层AuSbL的粘合的层。第一钛层TiL1形成在半导体衬底SUB的第二表面SF2上。换言之，第一钛层TiL1形成在半导体衬底SUB与金锑合金层AuSbL之间。
第一钛层TiL1的厚度没有特别限制，只要第一钛层可以表现出上述功能。然而，如果第一钛层TiL1的厚度太小，则上述功能不充分，并且半导体衬底SUB和背电极BE的欧姆接触倾向于不形成。此外，如果第一钛层TiL1的厚度太大，则锑原子不会从金锑合金层AuSbL扩散到半导体衬底SUB中，并且其趋于难以形成在半导体衬底SUB与背电极BE之间的欧姆接触。例如，第一钛层TiL1的厚度优选地等于或大于15nm，并且等于或小于30nm。
金锑合金层AuSbL形成在第一钛层TiL1上。在根据本实施例的半导体器件SD中，从金锑合金层AuSbL扩散到半导体衬底SUB中的锑原子可以减小半导体衬底SUB的电阻率。
金锑合金层AuSbL中的锑浓度例如等于或大于15wt％，并且等于或小于37wt％。将在后面详细描述的，具有小于15wt％、以及大于37wt％的锑浓度的金锑合金层AuSbL由于难以产生用于溅射的靶而难以通过溅射方法来形成。
金锑合金层AuSbL的厚度等于或大于20nm，并且等于或小于45nm。如果金锑合金层AuSbL的厚度小于20nm，则扩散到半导体衬底SUB中的锑原子的量变得不充分，并且作为结果，半导体衬底SUB的电阻率不能充分地降低。当金锑合金层AuSbL的厚度大于45nm时，扩散到半导体衬底SUB中的锑原子的量变得过多，并且作为结果，背电极BE与半导体衬底SUB之间的粘合变得不充分。考虑到上述情况，金锑合金层AuSbL的厚度优选地等于或大于25nm、以及等于或小于35nm，并且更优选地是约30nm。
第二钛层TiL2是当镍层NiL被形成在金锑合金层AuSbL上时，用作阻挡部(stopper)的层。第二钛层TiL2形成在金锑合金层AuSbL上。作为结果，扩散到金锑合金层AuSbL中的硅原子(Si)和镍层NiL中包括的镍原子(Ni)彼此反应，以抑制背电极BE的电阻率的增加。
第二钛层TiL2的厚度没有特别限制，只要第二钛层可以表现出上述功能。例如，第二钛层TiL2的厚度是约200nm。
镍层NiL是用作银层AgL的阻挡膜的层。镍层NiL形成在第二钛层TiL2上。镍层NiL的厚度没有特别限制，只要其可以表现出上述功能。例如，镍层NiL的厚度是约400nm。
银层AgL是用于增强与焊料的润湿性的层。银层AgL形成在镍层NiL上。银层AgL的厚度没有特别限制，只要其可以表现出上述功能。例如，银层AgL的厚度是约1000nm。
<制造半导体器件的方法>
接下来，将描述根据本实施例的半导体器件SD的制造方法。图2至图10是主要部分截面图，其示出了被包括在半导体器件SD的制造方法中的步骤的示例。
半导体器件SD的制造方法包括以下步骤：1)制备半导体晶片SW的步骤；2)形成扩散层的步骤；3)形成绝缘层IL的步骤；4)形成正电极(第一电极EL1和第二电极EL2)的步骤，5)形成背电极BE的步骤，以及6)退火步骤。除了形成背电极BE的步骤，根据本实施例的半导体器件SD的制造方法可以从被称为垂直晶体管的制造方法的方法中适当地选择。
1)半导体晶片SW的制备
首先，如图2所示，半导体晶片SW被制备。半导体晶片SW具有彼此成正背关系的第一表面SF1和第二表面SF2。半导体晶片SW包括基础部分BASE和外延层EPI。第一表面SF1是基础部分BASE的表面，第二表面SF2是外延层EPI的表面。在本实施例中，半导体晶片SW是包含n型杂质的n型硅衬底。
2)扩散层的形成
接下来，如图3所示，在半导体晶片SW内部形成扩散层。在本实施例中，第一n型半导体区域SRn1、p型半导体区域SRp和第二n型半导体区域SRn2作为扩散层在半导体晶片SW内部形成。例如，扩散层中的每个扩散层可以通过已知的光刻和离子注入技术来形成。
3)绝缘层的形成
接下来，如图4所示，绝缘层IL在半导体晶片SW的第一表面SF1上形成，第一开口OP1和第二开口OP2被形成在绝缘层IL中。例如，在绝缘层IL通过CVD方法形成在半导体晶片SW的第一表面SF1上后，第一开口OP1和第二开口OP2可以通过光刻技术和蚀刻技术来在绝缘层IL中形成。此时，第一开口OP1形成在与第二n型半导体区域SRn2相对应的位置，第二开口OP2形成在与p型半导体区域SRp相对应的位置。构成绝缘层IL的材料的示例包括氧化硅(SiO2)。
4)正表面电极的形成
接下来，如图5所示，第一电极EL1和第二电极EL2在绝缘层IL上形成。例如，在导电膜通过溅射方法在绝缘层IL上形成以填充第一开口OP1和第二开口OP2之后，第一电极EL1和第二电极EL2可以通过由光刻技术和蚀刻技术将导电膜处理成期望图案来形成。构成第一电极EL1和第二电极EL2的材料的示例包括铝。
5)背表面电极的形成
接下来，背电极BE在晶片SW的第二表面SF2上形成。在本实施例中，形成背电极BE的过程包括以下过程：5-1)形成第一钛层TiL1，5-2)形成金锑合金层AuSbL，5-3)形成第二钛层TiL2，5-4)形成镍层NiL，以及5-5)形成银层AgL。除了形成金锑合金层AuSbL的步骤，根据本实施例的形成背电极BE的方法可以从作为形成垂直晶体管的背电极BE的已知方法中适当地选择。
5-1)第一Ti层TiL1的形成
首先，如图6所示，第一钛(Ti)层TiL1在半导体晶片SW的第二表面SF2上形成。例如，第一钛层TiL1可以通过溅射方法来形成。
5-2)Au-Sb合金层AuSbL的形成
接下来，如图7所示，金锑(Au-Sb)合金层AuSbL在第一钛层TiL1上形成。金锑合金层AuSbL可以通过溅射方法来形成。本实施例使用由金锑合金构成的靶，该金锑合金具有22wt％或更大、以及37wt％或更小的锑浓度。换言之，本实施例使用由具有360℃或更高、以及430℃或更低的熔点的金锑合金制成的靶。稍后将描述使用该靶的理由的细节。
除了其是所包含的成分的金原子和锑原子的混合比，靶可以通过被称为用于溅射靶的制造方法的过程来制造。诸如DC电源的输出功率和溅射时间的溅射条件可以根据金锑合金层AuSbL的厚度来适当地调整。例如，DC电源的输出功率是约2kW，并且溅射时间是约10秒。
5-3)第二Ti层TiL2的形成
接下来，如图8所示，第二钛(Ti)层TiL2在Au-Sb合金层AuSbL上形成。例如，第二钛层TiL2也可以通过溅射方法来形成。
5-4)Ni层NiL的形成
接下来，如图9所示，镍(Ni)层NiL在第二钛层TiL2上形成。例如，镍层NiL也可以通过溅射方法来形成。
5-5)Ag层AgL的形成
接下来，如图10所示，银(Ag)层AgL在镍层NiL上形成。例如，银层AgL也可以通过溅射方法来形成。
6)退火处理
接着，对在其上形成有背电极BE的半导体晶片SW进行退火。从使被包含金锑合金层AuSbL中的锑原子扩散到半导体衬底SUB中、并且降低半导体衬底SUB的电阻率的观点出发，退火处理是优选的。退火处理可以在氮气气氛中执行。半导体晶片SW的退火温度例如是340℃或更高、以及360℃或更低。
最后，多个分离后的半导体器件SD通过将半导体晶片SW切成块而获得。
<Au-Sb合金靶>
这里，将说明使用上述靶的理由。图11是金锑合金的状态图。在图11中，横轴表示锑浓度(wt％)，纵轴表示金锑合金的熔点(℃)。如图11所示，当锑浓度是约25wt％时，金锑合金的熔点最小。当锑浓度小于22wt％、以及大于27wt％时，金锑合金的熔点大于430℃。当构成靶的金锑合金的熔点超过430℃时，由合金混合物引起的裂纹在制造靶时生成，而靶变得难以制造。
如图11所示，当锑浓度是1wt％或更小时，金锑合金的熔点变为430℃或更低，并且靶可以被制造。然而，在这种实例中，如下所述，半导体器件SD的特性变得不够。
当金锑合金层AuSbL使用具有不同锑浓度的金锑合金靶来形成时，金锑合金层AuSbL的锑浓度被研究。为了比较，还示出了通过气相沉积法来形成金锑合金层的结果。图12是示出靶的锑浓度与金锑合金AuSbL的锑浓度之间的关系的图表。
如图12所示，当锑浓度是0.6wt％时，尽管具有相同锑浓度的靶被使用，但是与金锑合金层通过蒸发方法来形成的情况相比，通过溅射方法形成的金锑合金层的锑浓度是非常小的。这意味着，锑原子不足以充分地降低半导体衬底SUB的电阻率。另一方面，当锑浓度是26.0wt％时，具有令人满意的锑浓度的金锑合金层AuSbL可以形成。这意味着，有助于降低半导体衬底SUB的电阻率的锑原子在金锑AuSbL中充分地存在。
实验显示，如果用作材料的金锑合金的熔点太高，则难以适当地制造用于溅射的靶。另外，当锑浓度太小(1.0wt％或更小)时，则虽然靶可以被生产，但是被包含在金锑合金层AuSbL中的锑浓度变得不充分。从以上观点出发，在本实施例中，由具有22wt％或更大、以及37wt％或更小的锑浓度的金锑合金所构成的靶被使用作为用于溅射的靶。
如图12所示，可以理解，金锑合金层的锑浓度与靶的锑浓度大约相同、或小于靶的锑浓度。例如，当使用由具有22wt％或更大、以及37wt％或更小的锑浓度的金锑合金构成的靶时，该锑浓度可以根据溅射条件来调整，具有15wt％或更大、以及37wt％或更小的锑浓度的金锑合金可以被形成。
根据以上制造方法，根据实施例的半导体器件SD可以被制造。在形成背电极BE的过程之前，半导体晶片SW可以从第二表面SF2被研磨以将半导体晶片SW的厚度调整到期望值。另外，从移除半导体晶片SW的正表面上的氧化膜以减小接触电阻的观点出发，在形成背电极BE的过程之前，半导体晶片SW的第二表面SF2优选地被清洗，该第二表面SF2是背电极的形成表面。该清洗步骤可以例如通过将半导体晶片SW浸入清洗溶液(氢氟酸，HF：H2O＝1：9)中20秒来执行。
<效果>
如上所描述的，在与本实施例有关的半导体器件SD的制造方法中，具有20nm或更厚、以及45nm或更薄的厚度的金锑合金层AuSbL，是通过使用由具有22wt％或更大、以及37wt％或更小的锑浓度的金锑合金所构成的靶来形成。半导体器件SD具有金锑合金层AuSbL，其中锑浓度是15wt％或更大、以及37wt％或更小，并且该金锑合金层的厚度是20nm或更厚、以及45nm或更薄。适当量的锑原子从金锑AuSbL扩散到半导体衬底SUB中。这使得可以实现半导体衬底SUB和背电极BE的高粘合、以及半导体衬底SUB的低电阻率。作为结果，半导体器件SD的特性可以增强。
<实施方式>
以下，关于实施方式对本实施例进行详细说明，但本实施例不限于以下实施方式。在下文中，金锑合金层对应于本实施例的金锑合金层AuSbL。半导体衬底对应于本实施例的半导体衬底SUB。背电极对应于本实施例的背电极BE。绝缘层对应于本实施例的绝缘层IL。
在本实施例中，多个半导体器件被制备，每个半导体器件均具有厚度不同的金锑合金层。从评估半导体衬底的电阻率的观点出发，集电极发射极饱和电压(VCE(sat))可以被测量。另外，从评估半导体衬底与背电极的粘合的观点出发，剥离试验被执行。
1.半导体器件
(1)硅晶片的制备
首先，在针对硅晶片的制备中，硅晶片被制备为具有725μm的厚度作为半导体晶片。硅晶片具有基础部分、以及形成在基础部分上的外延层。被包含在基础部分中的锑原子的浓度是5.0×1018cm-3。被包含在外延层中的锑原子的浓度是5.0×1014cm-3。硅晶片(基础部分)的电阻率是0.018Ω·cm。半导体晶片的一部分构成第一n型半导体区域。
(2)扩散层的形成
接下来，将硼注入到硅晶片中以形成杂质浓度为1.0×1018cm-3的p型半导体区域。然后，向p型半导体区域注入n型杂质磷以形成n型杂质浓度为5.0×1020cm-3的第二n型半导体区域。
(3)绝缘层的形成
接下来，在厚度是0.7μm的氧化硅膜在硅晶片的表面上形成之后，用于暴露p型半导体区域的第一开口、以及用于暴露第二n型半导体区域的第二开口被形成。
(4)正表面电极的形成
接下来，铝膜通过溅射方法在氧化硅膜上形成，以便填充第一开口和第二开口。接下来，光掩模通过光刻在铝膜上形成，并且然后铝膜通过干法蚀刻被处理成期望图案，以形成发射极和基极。
(5)保护膜的形成
接下来，当由聚酰亚胺制成的保护膜在氧化硅膜上形成之后，用于暴露发射极的开口、以及用于暴露基极的开口通过光刻和干法蚀刻在保护膜中形成。
(6)背表面研磨
然后硅晶片的背侧被研磨至200μm的厚度。
(7)背表面电极的形成
接下来，第一钛层、金锑合金层、第二钛层、镍层和银层以该次序通过使用溅射装置在硅晶片的背表面上形成。第一钛层的厚度是20nm，第二钛层的厚度是20nm，镍层是厚度为400nm，银层的厚度是1000nm。在本实施方式中，厚度为9nm、20nm、45nm或75nm的金锑合金层是使用由具有26.0wt％的锑含量的金锑合金制成的靶来形成的。此时，具有不同厚度的金锑合金层通过调节溅射时间来形成。例如，在形成75nm的厚度的金锑合金层的情况下，DC电源的输出功率被设置为2kW，并且溅射时间被设置为10秒。
在金锑合金层在硅晶片上形成之后，金锑合金层的锑浓度在硅晶片上通过使用介电耦合等离子体质谱仪来测量。对于每个硅晶片，金锑合金层的锑浓度是23.0wt％。
(8)退火处理
接下来，对于四种类型的硅晶片中的、包括厚度彼此不同的背电极的每种硅晶片，退火处理在氮气气氛中、在350℃下被执行。
2.评估
(1)粘合性评估
剥离试验在四种类型的硅晶片上执行，每种硅晶片均包括厚度彼此不同的背电极。具体地，到达硅晶片的2.5mm见方的格状切口在背电极的正表面上形成。接着，聚酯膜胶带(610S#25，粘合强度(宽度：25mm)；9.3N(950gf))被附接到背电极，然后将其从背电极剥离。此时，硅晶片与背电极的粘合性是基于背电极是否从硅晶片上被剥离来评估。对于每个硅晶片，背电极的剥离未被观察到的情况被评估为“0”，而背电极的剥离被观察到的情况被评估为“x”。
(2)集电极-发射极饱和电压(VCE(sat))的评估
硅晶片被切成块以获得半导体器件。针对从每个硅晶片获取的每个半导体器件，集电极-到-发射极饱和电压(VCE(sat))被测量。作为测量条件，集电极电流IC设置为1.5A，并且基极电流IB设置为150mA。从实用的观点来看，230mV或更小的VCE(sat)被认为是可接受的。
(3)结论
图13是示出金锑合金层的锑浓度、金锑合金层的厚度、评估粘合性的结果、VCE(sat)的测量结果以及各个半导体器件的分类的图表。
如图13所示，当金锑合金层的厚度是9nm时，金锑合金层的VCE(sat)是高的。金锑合金的厚度被认为是小的，而扩散到硅衬底中的锑原子的数量是不充分的，并且作为结果，硅衬底的电阻率不能充分地降低。当金锑合金层的厚度是75nm时，硅衬底与金锑合金层的背电极之间的粘合是不充分的。金锑合金层的厚度被认为是大的，并且扩散到硅衬底中的锑原子的数量是过多的，并且作为结果，背电极从硅衬底分开。
另一方面，如图13所示，当金锑合金层的锑含量是15wt％或更大、以及37wt％或更小，并且金锑合金层的厚度是20nm或更厚、以及45nm或更薄时，VCE(sat)是低的，并且硅衬底与背电极之间的粘合优异。也就是说，根据本实施例，可以提供一种能够同时满足硅衬底的电阻率的降低、以及硅衬底与背表面电极的粘合的半导体器件。
应当注意，本发明不限于上述实施例，并且在不脱离其要旨的情况下可以进行各种修改。
另外，即使在描述特定数值示例的情况下，除了理论上其显然限于该数值时，其可以是超过特定数值的数值，或者可以是小于特定数值的数值。另外，成分意指“B包含A作为主要成分”等，并且不排除包含其他成分的模式。

Claims (14)

1.一种半导体器件，包括：
半导体衬底；以及
电极，被形成在所述半导体衬底上，并且包括Au-Sb合金层，
其中所述Au-Sb合金层中Sb的浓度等于或大于15wt％，并且等于或小于37wt％，以及
其中所述Au-Sb合金层的厚度等于或大于20nm，并且等于或小于45nm。
2.根据权利要求1所述的半导体器件，其中所述Au-Sb合金层的所述厚度等于或大于25nm，并且等于或小于35nm。
3.根据权利要求1所述的半导体器件，其中所述电极还包括在所述半导体衬底与所述Au-Sb合金层之间的Ti层。
4.根据权利要求3所述的半导体器件，其中所述Ti层的厚度等于或大于15nm，并且等于或小于30nm。
5.根据权利要求1所述的半导体器件，
其中所述半导体衬底由硅制成，以及
其中所述电极是与所述半导体衬底的背表面相接触的背表面电极。
6.根据权利要求1所述的半导体器件，
其中在所述电极一侧的所述半导体衬底的区域包含n型杂质。
7.根据权利要求6所述的半导体器件，其中所述n型杂质是锑原子、磷原子和砷原子中的一种。
8.一种制造半导体器件的方法，包括以下步骤：
制备半导体晶片；以及
通过溅射方法在所述半导体晶片上形成电极，所述电极包括Au-Sb合金层，
其中在用于形成所述电极的所述步骤中，所述Au-Sb合金层是通过使用由Au-Sb合金制成的靶来形成的，所述Au-Sb合金具有22wt％或更大、以及37wt％或更小的Sb浓度。
9.根据权利要求8所述的方法，其中在用于形成所述电极的所述步骤中，Ti层是在形成所述Au-Sb合金层之前被形成在所述半导体晶片上。
10.根据权利要求9所述的方法，其中所述Ti层的厚度等于或大于15nm，并且等于或小于30nm。
11.根据权利要求8所述的方法，
其中所述电极是与所述半导体晶片的背表面相接触的背表面电极，以及
其中在用于形成所述背表面电极的所述步骤中，所述半导体晶片的所述背表面被清洗。
12.根据权利要求11所述的方法，其中在用于清洗所述半导体晶片的所述背表面的所述步骤中，所述半导体晶片被浸入氢氟酸中。
13.根据权利要求8所述的方法，其中在用于形成所述电极的所述步骤之后，所述半导体晶片的退火处理被执行。
14.根据权利要求13所述的方法，其中在用于执行所述退火处理的所述步骤中，所述退火处理的温度被设定在340℃或更高，以及360℃或更低。
CN201911258253.8A 2018-12-21 2019-12-10 半导体器件及其制造方法 Pending CN111354784A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018239968A JP7271166B2 (ja) 2018-12-21 2018-12-21 半導体装置およびその製造方法
JP2018-239968 2018-12-21

Publications (1)

Publication Number Publication Date
CN111354784A true CN111354784A (zh) 2020-06-30

Family

ID=71096932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911258253.8A Pending CN111354784A (zh) 2018-12-21 2019-12-10 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11217670B2 (zh)
JP (1) JP7271166B2 (zh)
CN (1) CN111354784A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044581A (ja) 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591838A (en) * 1967-12-28 1971-07-06 Matsushita Electronics Corp Semiconductor device having an alloy electrode and its manufacturing method
US4547436A (en) * 1982-11-19 1985-10-15 E. I. Du Pont De Nemours And Company Conductive element metallized with a thick film gold composition
JPS61220344A (ja) * 1985-03-26 1986-09-30 Nec Corp 半導体装置の製造方法
US5011792A (en) * 1990-02-12 1991-04-30 At&T Bell Laboratories Method of making ohmic resistance WSb, contacts to III-V semiconductor materials
JPH0774375A (ja) * 1993-09-03 1995-03-17 Toshiba Corp 個別半導体素子
JPH0864799A (ja) * 1994-08-18 1996-03-08 Toshiba Corp 半導体チップおよびそれを用いた半導体装置の製造方法
JP2001053025A (ja) * 1999-08-11 2001-02-23 Nippon Sheet Glass Co Ltd ｐ型化合物半導体のオーミック電極構造およびその形成方法
JP2001210659A (ja) * 2000-01-28 2001-08-03 Hitachi Ltd 半導体装置およびその製造方法
US20060003514A1 (en) * 2004-06-29 2006-01-05 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
CN101114674A (zh) * 2006-07-27 2008-01-30 东部高科股份有限公司 半导体器件及其制造方法
US20080254566A1 (en) * 1999-04-23 2008-10-16 The Furukawa Electric Co., Ltd. Surface-emission semiconductor laser device
JP2010212387A (ja) * 2009-03-10 2010-09-24 Hitachi Ltd 半導体装置の接合構造、その製造方法および接合用合金箔
US20150069614A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN104716174A (zh) * 2009-11-02 2015-06-17 富士电机株式会社 半导体器件以及用于制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121435A (ja) * 1984-11-19 1986-06-09 Nec Corp 半導体装置の製造方法
JP3647187B2 (ja) * 1997-02-28 2005-05-11 株式会社リコー 半導体装置の製造方法
JP2005303218A (ja) 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591838A (en) * 1967-12-28 1971-07-06 Matsushita Electronics Corp Semiconductor device having an alloy electrode and its manufacturing method
US4547436A (en) * 1982-11-19 1985-10-15 E. I. Du Pont De Nemours And Company Conductive element metallized with a thick film gold composition
JPS61220344A (ja) * 1985-03-26 1986-09-30 Nec Corp 半導体装置の製造方法
US5011792A (en) * 1990-02-12 1991-04-30 At&T Bell Laboratories Method of making ohmic resistance WSb, contacts to III-V semiconductor materials
JPH0774375A (ja) * 1993-09-03 1995-03-17 Toshiba Corp 個別半導体素子
JPH0864799A (ja) * 1994-08-18 1996-03-08 Toshiba Corp 半導体チップおよびそれを用いた半導体装置の製造方法
US20080254566A1 (en) * 1999-04-23 2008-10-16 The Furukawa Electric Co., Ltd. Surface-emission semiconductor laser device
JP2001053025A (ja) * 1999-08-11 2001-02-23 Nippon Sheet Glass Co Ltd ｐ型化合物半導体のオーミック電極構造およびその形成方法
JP2001210659A (ja) * 2000-01-28 2001-08-03 Hitachi Ltd 半導体装置およびその製造方法
US20060003514A1 (en) * 2004-06-29 2006-01-05 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
CN101114674A (zh) * 2006-07-27 2008-01-30 东部高科股份有限公司 半导体器件及其制造方法
JP2010212387A (ja) * 2009-03-10 2010-09-24 Hitachi Ltd 半導体装置の接合構造、その製造方法および接合用合金箔
CN104716174A (zh) * 2009-11-02 2015-06-17 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
US20150069614A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BOR-JENQ WANG等: "Au-Sb and Au-Ag-Sb Alloys as Low-Voltage Contact Materials", IEEE TRANSACTIONS ON COMPONENTS, PACKAGING, AND MANUFACTURING TECHNOLOGY, vol. 17, no. 2, pages 295 - 302 *

Also Published As

Publication number Publication date
US20200203491A1 (en) 2020-06-25
JP2020102547A (ja) 2020-07-02
US11217670B2 (en) 2022-01-04
JP7271166B2 (ja) 2023-05-11

Similar Documents

Publication Publication Date Title
US8202799B2 (en) Methods of manufacturing metal-silicide features
JP5828568B1 (ja) 半導体素子及びその製造方法
US3196058A (en) Method of making semiconductor devices
JP6580644B2 (ja) ダイヤモンド半導体システムと方法
CN111919281B (zh) 通过扩散来在氮化镓材料中形成掺杂区的方法及***
US6140910A (en) Stabilized polysilicon resistor and a method of manufacturing it
JPS6063961A (ja) 半導体装置の製造方法
EP0226106A2 (en) Method of fabricating semiconductor device having low resistance non-alloyed contact layer
CN111354784A (zh) 半导体器件及其制造方法
US5683946A (en) Method for manufacturing fluorinated gate oxide layer
JPH06112146A (ja) 拡散型シリコン素子基板の製造方法
JP2001284605A (ja) ショットキーダイオード
US4476621A (en) Process for making transistors with doped oxide densification
JP4000927B2 (ja) 半導体装置およびその製造方法
JP2000340520A (ja) 半導体装置及びその製造方法
US3544854A (en) Ohmic contacts for gallium arsenide semiconductors
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
RU2376668C1 (ru) Способ изготовления высокоомного поликремниевого резистора
US3771028A (en) High gain, low saturation transistor
SE504969C2 (sv) Polykiselresistor och förfarande för framställning av en sådan
JPH0555100A (ja) 半導体基板の製造方法
US3220895A (en) Fabrication of barrier material devices
JPH06204232A (ja) 半導体装置の製造方法及び半導体装置
US10026816B2 (en) Semiconductor wafer and manufacturing method
JPS62221122A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination