KR101980526B1 - 기준 전류 발생 회로 및 기준 전압 발생 회로 - Google Patents
기준 전류 발생 회로 및 기준 전압 발생 회로 Download PDFInfo
- Publication number
- KR101980526B1 KR101980526B1 KR1020120141720A KR20120141720A KR101980526B1 KR 101980526 B1 KR101980526 B1 KR 101980526B1 KR 1020120141720 A KR1020120141720 A KR 1020120141720A KR 20120141720 A KR20120141720 A KR 20120141720A KR 101980526 B1 KR101980526 B1 KR 101980526B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- resistor
- generating circuit
- current
- junction
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(과제) 전원 기동시나 변동시의 응답 속도를 향상시킨 기준 전류 발생 회로 및 기준 전압 발생 회로를 제공하는 것.
(해결 수단) 오피앰프의 부하 용량을 저감시킬 수 있도록, 게이트 소스간 전압을 공유하는 트랜지스터쌍에 전류를 제공하는 트랜지스터를 구비하고, 이 온저항을 오피앰프가 제어하는 구성으로 하였다.
(해결 수단) 오피앰프의 부하 용량을 저감시킬 수 있도록, 게이트 소스간 전압을 공유하는 트랜지스터쌍에 전류를 제공하는 트랜지스터를 구비하고, 이 온저항을 오피앰프가 제어하는 구성으로 하였다.
Description
본 발명은 소정의 전류를 발생시키는 기준 전류 발생 회로 및 그 기준 전류를 사용한 기준 전압 발생 회로에 관한 것이다.
종래, 온도 의존성이 적은 전압을 발생시키는 기능을 갖는 기준 전압 발생 회로로서, 실리콘의 밴드갭값과 거의 동일한 전압을 발생시키는 회로가 알려져 있다 (예를 들어, 특허문헌 1 참조).
도 6 은, 종래의 기준 전압 발생 회로를 나타내는 구성도이다. 종래의 기준 전압 발생 회로는, PN 접합 (601) 과, PN 접합 (602) 과, R1 의 저항값을 갖는 저항 (603) 과, 트랜지스터 (604) 와, 트랜지스터 (605) 와, 오피앰프 (609) 로 이루어지는 기준 전류 발생부와, 트랜지스터 (606) 와, 저항 (603) 과 동종의 저항, 또한 동일한 온도 특성이며, R3 의 저항값을 갖는 저항 (607) 과, PN 접합 (608) 으로 이루어지는 기준 전압 발생부를 구비하고 있다. PN 접합 (601) 과 PN 접합 (602) 은, 실효적인 면적비가 1 : (K1) 의 관계로 되어 있다.
트랜지스터 (604) 와 트랜지스터 (605) 는, 게이트 소스간 전압을 동일하게 하기 위해, 치수비에 기초한 전류가 흐른다. 예를 들어 치수비를 1 : 1 로 하면, 트랜지스터 (604) 와 트랜지스터 (605) 는, 거의 동일한 전류가 흐른다. 오피앰프 (609) 는, VA 와 VB 의 전압이 동일해지도록, 트랜지스터 (604) 와 트랜지스터 (605) 의 2 개의 트랜지스터의 온저항을 제어하고, 트랜지스터 (604) 와 트랜지스터 (605) 에 흐르는 Ibias 를 소정의 값으로 제어한다. 이 때, 트랜지스터 (604) 와 트랜지스터 (605) 에 흐르는 정전류 (Ibias) 는, (1) 식으로 나타내는 바와 같이 된다.
Ibias=VT×{ln(K1)}/R1 … (1)
여기서, VT 는 열전압이고, kT/q 로 나타낸다. 단, q 는 단위 전자 전하, k 는 볼츠만 상수, T 는 절대 온도이다.
트랜지스터 (606) 에는, Ibias 를 커런트 미러한 전류가 흐른다. 현재, 트랜지스터 (604) 와 트랜지스터 (606) 의 치수비가 예를 들어, 1 : 1 이라고 하고, PN 접합 (608) 에 발생하는 전압차를 Vpn3 으로 하면, 기준 전압 (Vref) 은, (2) 식으로 나타내는 바와 같이 된다.
Vref=Vpn3+(R3/R1)×VT×{ln(K1)} … (2)
제 1 항은 Vpn3 이 대략 ―2.0 mV/℃ 인 부 (負) 의 온도 특성을 갖기 때문에, 부의 온도 특성을 나타내고, 제 2 항은 열전압 (VT) 이 정 (正) 의 온도 특성을 갖기 때문에, 정의 온도 특성을 나타낸다.
(2) 식을 T 에 관하여 미분하여, 이것이 제로가 되는 조건을 구하면, (3) 식으로 나타내는 바와 같이 된다.
(R3/R1)×(k/q)×{ln(K1)}=0.002 … (3)
따라서, 현재, Vpn3 이 상온에서 대략 0.65 V 라고 하면, (3) 식을 만족하도록 (R3/R1) 을 설정하기만 하면, 기준 전압 (Vref) 은, 대략 1.25 V 로서 얻어진다.
이상과 같이 하여, 온도 의존성이 적은 전압을 발생시키는 기능을 갖는 기준 전압 발생 회로를 얻을 수 있다.
그런데, (1) 식에 있어서, R1 을 열전압 (VT) 과 동등한 온도 특성을 갖는 것으로 하면, Ibias 는 온도 의존성이 적은 전류가 된다. 즉, 온도 의존성이 적은 전류를 발생시키는 기능을 갖는 기준 전류 발생 회로를 얻을 수 있다.
그러나, 종래의 기준 전압 발생 회로에서는, 전원 기동시나 전원 변동시, 즉 전원 (VDD) 이 펄스적으로 변동되어, 내부의 동작점이 변동되었을 때, 트랜지스터 (604) 와 트랜지스터 (605) 의 2 개의 트랜지스터의 입력 용량이 오피앰프 (609) 의 부하 용량의 요소로서 보이고 있기 때문에, 본래의 동작점으로 수속, 복귀하기까지 시간이 걸린다는 문제점이 있었다.
요컨대, 오피앰프 (609) 가 구동시켜야 할 부하 용량이 크면, 오피앰프 (609) 의 대진폭 응답성, 소신호 응답성이 저하되기 때문에, 본래의 동작점으로 수속, 복귀하기까지 시간이 걸린다.
본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로, 요구되는 기능을 희생하지 않고, 전원 기동시나 변동시의 응답 속도를 향상시킨 기준 전류 발생 회로 및 그것을 사용한 기준 전압 발생 회로를 실현하는 것이다.
본 발명의 기준 전류 발생 회로는, 복수의 PN 접합과, 상기 복수의 PN 접합에 전류를 제공하는 게이트 소스간 전압을 공유하는 트랜지스터쌍과, 상기 게이트 소스간 전압을 공유하는 트랜지스터쌍에 전류를 제공하는 트랜지스터를 구비하고, 온도 의존성이 적은 정전류를 발생시키는 것을 특징으로 하는 정전류 발생 회로로 하였다.
또, 상기 정전류를 이용하여 온도 의존성이 적은 기준 전압을 발생시키는 것을 특징으로 하는 기준 전압 발생 회로로 하였다.
본 발명의 기준 전압 발생 회로에 의하면, 오피앰프의 부하 용량을 저감시킬 수 있어, 요구되는 기능을 희생하지 않고, 전원 기동시나 변동시의 응답 속도를 향상시킨 정전류 회로 및 기준 전압 발생 회로를 제공할 수 있다.
도 1 은 본 실시형태의 기준 전류 발생 회로를 나타내는 구성도.
도 2 는 본 실시형태의 기준 전류 발생 회로를 나타내는 구성도.
도 3 은 본 실시형태의 기준 전압 발생 회로를 나타내는 구성도.
도 4 는 본 실시형태의 기준 전압 발생 회로를 나타내는 구성도.
도 5 는 본 실시형태의 기준 전압 발생 회로를 나타내는 구성도.
도 6 은 종래의 기준 전압 발생 회로를 나타내는 구성도.
도 2 는 본 실시형태의 기준 전류 발생 회로를 나타내는 구성도.
도 3 은 본 실시형태의 기준 전압 발생 회로를 나타내는 구성도.
도 4 는 본 실시형태의 기준 전압 발생 회로를 나타내는 구성도.
도 5 는 본 실시형태의 기준 전압 발생 회로를 나타내는 구성도.
도 6 은 종래의 기준 전압 발생 회로를 나타내는 구성도.
이하, 도면을 참조하여 본 발명의 기준 전류 발생 회로 및 기준 전압 발생 회로에 대하여 설명한다.
실시예
1
도 1 은, 제 1 실시형태의 기준 전류 발생 회로를 나타내는 구성도이다. 도 1 과 도 6 의 기준 전류 발생부의 상위 (相違) 는, 트랜지스터 (604) 와 트랜지스터 (605) 로 이루어내는 트랜지스터쌍에 전류를 제공하는 트랜지스터 (101) 와 전압원 (102) 을 새로 구비한 점에 있다.
PN 접합 (601) 과, PN 접합 (602) 과, R1 의 저항값을 갖는 저항 (603) 과, 트랜지스터 (604) 와, 트랜지스터 (605) 와, 오피앰프 (609) 를 구비하고 있다. PN 접합 (601) 과 PN 접합 (602) 은, 실효적인 면적비가 1 : (K1) 의 관계로 되어 있다. 여기서, R1 은 열전압 (VT) 과 동등한 온도 특성을 갖는 것으로 한다. 오피앰프 (609) 의 출력이 트랜지스터 (101) 의 게이트에 접속되어 있다. 도 6 에서는, 트랜지스터 (604) 와 트랜지스터 (605) 의 2 개의 트랜지스터의 입력 용량이 오피앰프 (609) 의 부하 용량의 요소로서 보이고 있었지만, 본 실시예에서는, 이것이 트랜지스터 (101) 로만 대체되어 있어, 오피앰프 (609) 의 부하 용량이 저감되어 있다. 전압원 (102) 이 트랜지스터 (604), 트랜지스터 (605) 의 게이트에 접속되어 있다. 전압원 (102) 은, 예를 들어 포화 접속된 트랜지스터에 정전류가 제공되고 있을 때 발생하는 게이트 소스간 전압을 이용한 것이다.
이하에, 본 실시형태의 기준 전류 발생 회로의 동작에 대하여 설명한다.
트랜지스터 (604) 와 트랜지스터 (605) 로 이루어지는 트랜지스터쌍은, 게이트 소스간 전압이 동일하기 때문에, 치수비에 기초한 전류가 흐른다. 단순화를 위해 치수비를 1 : 1 로 하면, 트랜지스터 (604) 와 트랜지스터 (605) 에는, 대략 동일한 전류가 흐른다. 오피앰프 (609) 는, VA 와 VB 의 전압이 동일해지도록 트랜지스터 (101) 의 온저항을 제어한다. 트랜지스터 (101) 는, 트랜지스터 (604) 와 트랜지스터 (605) 로 이루어지는 트랜지스터쌍에 전류를 제공하기 위해, 트랜지스터 (101) 의 온저항을 제어함으로써, 트랜지스터 (604) 와 트랜지스터 (605) 에 흐르는 Ibias 를 소정의 값으로 제어한다. 요컨대, 오피앰프 (609) 는, VA 와 VB 의 전압이 동일해지도록, 트랜지스터 (604) 와 트랜지스터 (605) 에 흐르는 Ibias 를 소정의 값으로 제어하게 되기 때문에, Ibias 는, 배경 기술과 동일하게 (1) 식으로 나타낸다.
Ibias=VT×{ln(K1)}/R1 … (1)
따라서, 트랜지스터 (101) 를 흐르는 전류는 2×Ibias 가 된다. R1 은 열전압 (VT) 과 동등한 온도 특성을 갖기 때문에, Ibias 는 온도 의존성이 적은 전류가 된다. 즉, 온도 의존성이 적은 전류를 발생시키는 기능을 갖는 기준 전류 발생 회로를 얻을 수 있다. 또, 트랜지스터 (101) 와 게이트 소스간 전압을 동일하게 하는 트랜지스터를 새로 구비함으로써, Ibias 를 커런트 미러하여 이용할 수 있다.
이상 본 실시형태의 기준 전류 발생 회로에 의하면, 오피앰프 (609) 의 부하 용량이 저감되어 있기 때문에, 전원 기동시나 전원 변동시, 즉 전원 (VDD) 이 펄스 적으로 변동되어, 내부의 동작점이 변동되었을 때, 본래의 동작점으로 수속, 복귀하기까지 시간의 단축화가 가능해진다.
따라서, 온도 의존성이 적은, 전원 기동시나 변동시의 응답 속도를 향상시킨 기준 전류 발생 회로를 제공하는 것이 가능해진다.
실시예
2
도 2 는, 제 2 실시형태의 기준 전류 발생 회로를 나타내는 구성도이다. 도 2 와 도 1 의 상위는, 저항 (301), 저항 (302) 을 새로 구비한 점에 있다. 여기서, 특히, 저항 (301) 과 저항 (302) 은, 동종의 저항, 또한 동일한 온도 특성이며, R2 의 동일한 값의 저항값인 것으로 한다. PN 접합 (601) 에 발생하는 차전압을 Vpn1 로 한다.
이하에, 본 실시형태의 기준 전류 발생 회로의 동작에 대하여 설명한다.
기본적인 동작은, 실시예 1 과 동일하지만, 트랜지스터 (604) 가 구동시키는 전류로서, 저항 (301) 의 전류가 가산되어 있다.
Ibias 는 (4) 식으로 나타낸다.
Ibias=(Vpn1/R2)+VT×{ln(K1)}/R1 … (4)
제 1 항은 Vpn1 이 대략 ―2.0 mV/℃ 인 부의 온도 특성을 갖기 때문에, 부의 온도 특성을 나타내고, 제 2 항은 열전압 (VT) 이 정의 온도 특성을 갖기 때문에, 정의 온도 특성을 나타낸다.
따라서, (4) 식에 있어서, 제 1 항과 제 2 항의 합을 온도 의존성이 적어지도록, R1, R2 를 설정하기만 하면, Ibias 는 온도 의존성이 적은 전류가 된다. 즉, 온도 의존성이 적은 전류를 발생시키는 기능을 갖는 기준 전압 발생 회로를 얻을 수 있다. 예를 들어, 트랜지스터 (101) 와, 게이트 소스간 전압을 동일하게 하는 트랜지스터를 새로 구비함으로써, Ibias 를 커런트 미러하여 이용할 수 있다.
이상 본 실시형태의 기준 전류 발생 회로에 의하면, 오피앰프 (609) 의 부하 용량이 저감되어 있기 때문에, 전원 기동시나 전원 변동시, 즉 전원 (VDD) 이 펄스 적으로 변동되고, 내부의 동작점이 변동되었을 때, 본래의 동작점으로 수속, 복귀하기까지 시간의 단축화가 가능해진다.
따라서, 온도 의존성이 적은, 전원 기동시나 변동시의 응답 속도를 향상시킨 기준 전류 발생 회로를 제공하는 것이 가능해진다.
실시예
3
도 3 은, 제 3 실시형태의 기준 전압 발생 회로를 나타내는 구성도로서, 실시예 1 의 기준 전류 발생 회로를 사용한 기준 전압 발생 회로이다. 도 3 과 도 1 의 상위는, 트랜지스터 (101) 와 게이트 소스간 전압을 동일하게 하는 트랜지스터 (606), R3 의 저항값을 갖는 저항 (607), PN 접합 (608) 으로 이루어지는 기준 전압 발생부를 추가한 점에 있다.
이하에, 본 실시형태의 기준 전압 발생 회로의 동작에 대하여 설명한다.
Ibias 는, Ibias 발생에 관련된 회로가 실시예 1 과 동일하기 때문에, (1) 식으로 나타낸다.
트랜지스터 (606) 는, 트랜지스터 (101) 와 게이트 소스간 전압을 동일하게 하기 위해, 트랜지스터 (606) 에는, 2×Ibias 에 기초한 전류가 흐른다. 현재, 트랜지스터 (101) 와 트랜지스터 (606) 의 치수비가 예를 들어 1 : 1 이라고 하면, 트랜지스터 (606) 를 흐르는 전류는 2×Ibias 가 된다.
PN 접합 (608) 에 발생하는 전압차를 Vpn3 으로 하면, 기준 전압 (Vref) 은, (5) 식으로 나타내는 바와 같이 된다.
Vref=Vpn3+2×(R3/R1)×VT×{ln(K1)} … (5)
제 1 항은 Vpn3 이 대략 ―2.0 mV/℃ 인 부의 온도 특성을 갖기 때문에, 부의 온도 특성을 나타내고, 제 2 항은 열전압 (VT) 이 정의 온도 특성을 갖기 때문에, 정의 온도 특성을 나타낸다.
(5) 식을 T 에 관하여 미분하여, 이것이 제로가 되는 조건을 구하면, (6) 식으로 나타내는 바와 같이 된다.
2×(R3/R1)×(k/q)×{ln(K1)}=0.002 … (6)
따라서, 현재, Vpn3 이 상온에서 대략 0.65 V 라고 하면, (6) 식을 만족하도록 (R3/R1) 을 설정하기만 하면, 기준 전압 (Vref) 은, 대략 1.25 V 가 된다.
기준 전압 (Vref) 은, 온도 의존성이 적은 것으로서 얻어지기 때문에, 온도 의존성이 적은 전압을 발생시키는 기능을 갖는 기준 전압 발생 회로를 얻을 수 있다.
이상, 본 실시형태의 기준 전압 발생 회로에서는, 오피앰프 (609) 의 부하 용량이 저감되어 있기 때문에, 전원 기동시나 전원 변동시, 즉 전원 (VDD) 이 펄스 적으로 변동되어, 내부의 동작점이 변동되었을 때, 본래의 동작점으로 수속, 복귀하기까지 시간의 단축화가 가능해진다.
따라서, 온도 의존성이 적은, 전원 기동시나 변동시의 응답 속도를 향상시킨 기준 전압 발생 회로를 제공하는 것이 가능해진다.
실시예
4
도 4 는, 제 4 실시형태의 기준 전압 발생 회로를 나타내는 구성도로서, 실시예 2 의 기준 전류 발생 회로를 사용한 기준 전압 발생 회로이다. 도 4 와 도 2 의 상위는, 트랜지스터 (101) 와 게이트 소스간 전압을 동일하게 하는 트랜지스터 (606), 저항 (607) 으로 이루어지는 기준 전압 발생부를 새로 구비한 점에 있다. 여기서, 특히, 저항 (607) 은, 저항 (603), 저항 (301), 저항 (302) 과 동종의 저항, 또한 동일한 온도 특성이며, R3 의 저항값인 것으로 한다.
이하에, 본 실시형태의 기준 전압 발생 회로의 동작에 대하여 설명한다.
트랜지스터 (101) 를 흐르는 전류는, 2×Ibias 가 된다.
트랜지스터 (606) 에는, 2×Ibias 에 기초한 전류가 흐른다. 현재, 트랜지스터 (101) 와 트랜지스터 (606) 의 치수비가 예를 들어 1 : 1 이라고 하면, 트랜지스터 (606) 를 흐르는 전류는, 2×Ibias 가 된다.
기준 전압 (Vref) 은, (7) 식으로 나타내는 바와 같이 된다.
Vref=2×{(Vpn1/R2)+VT×{ln(K1)}/R1}×R3 … (7)
Vref=2×R3/R2×Vpn1+2×VT×{ln(K1)}×R3/R1 … (8)
제 1 항은 Vpn1 이 대략 ―2.0 mV/℃ 인 부의 온도 특성을 갖기 때문에, 부의 온도 특성을 나타내고, 제 2 항은 열전압 (VT) 이 정의 온도 특성을 갖기 때문에, 정의 온도 특성을 나타낸다.
(8) 식을 T 에 관하여 미분하여, 이것이 제로가 되는 조건을 구하면, (9) 식으로 나타내는 바와 같이 된다.
(R2/R1)×(k/q)×{ln(K1)}=0.002 … (9)
따라서, 현재, Vpn1 이 상온에서 대략 0.65 V 라고 하면, (9) 식을 만족하도록 (R2/R1) 을 설정하기만 하면, 기준 전압 (Vref) 은, 대략 (10) 식으로 나타내는 바와 같이 된다.
Vref=2×(R3/R2)×1.25 … (10)
(10) 식에 의하면, (R3/R2) 를 설정하기만 하면, 기준 전압 (Vref) 은, 온도 의존성이 적은 것으로서, 절대값을 자유롭게 얻을 수 있다.
따라서, 기준 전압 (Vref) 은, 온도 의존성이 적은 것으로서 얻어지기 때문에, 온도 의존성이 적은 전압을 발생시키는 기능을 갖는 기준 전압 발생 회로를 얻을 수 있다.
이상, 본 실시형태의 기준 전압 발생 회로에서는, 오피앰프 (609) 의 부하 용량이 저감되어 있기 때문에, 전원 기동시나 전원 변동시, 즉 전원 (VDD) 이 펄스 적으로 변동되어, 내부의 동작점이 변동되었을 때, 본래의 동작점으로 수속, 복귀하기까지 시간의 단축화가 가능해진다.
따라서, 온도 의존성이 적은, 전원 기동시나 변동시의 응답 속도를 향상시킨 기준 전압 발생 회로를 제공하는 것이 가능해진다.
실시예
5
도 5 는, 제 5 실시형태의 기준 전압 발생 회로를 나타내는 구성도로서, 실시예 1 의 기준 전류 발생 회로를 사용한 기준 전압 발생 회로이다. 도 5 와 도 1 의 상위는, 트랜지스터 (101) 와 게이트 소스간 전압을 동일하게 하는 트랜지스터 (606), R3 의 저항값을 갖는 저항 (607), 트랜지스터 (501), 트랜지스터 (502), 트랜지스터 (503), 저항 (504), 오피앰프 (505) 를 새로 구비한 점에 있다. 여기서, 특히, 저항 (504) 은, 저항 (603) 과, 저항 (607) 과 동종의 저항, 또한 동일한 온도 특성이며, R5 의 저항값인 것으로 한다. 또, 오피앰프 (505) 의 비반전 입력 단자에 전압 (VA) 을 입력하고 있지만, 전압 (VB) 을 입력해도 된다.
이하에, 본 실시형태의 기준 전압 발생 회로의 동작에 대하여 설명한다.
트랜지스터 (101) 를 흐르는 전류는, 2×Ibias 가 된다.
Ibias 는 실시예 1 과 동일하게 (1) 식으로 나타낸다.
트랜지스터 (606) 에는, 2×Ibias 에 기초한 전류가 흐른다. 현재, 트랜지스터 (101) 와 트랜지스터 (606) 의 치수비가 예를 들어 1 : 1 이라고 하면, 트랜지스터 (606) 를 흐르는 전류는 2×Ibias 가 된다.
또한, 저항 (504) 에는, PN 접합 (601) 에 발생하는 차전압 (Vpn1) 이 임피던스 변환되어, R5 로 제산된 전류가 흐른다. 현재, 트랜지스터 (501) 와 트랜지스터 (502) 의 치수비가 예를 들어 2 : 1 이라고 하면, 트랜지스터 (501) 를 흐르는 전류는, 2×(Vpn1/R5) 가 된다.
따라서, 기준 전압 (Vref) 은, (11) 식으로 나타내는 바와 같이 된다.
Vref=2×[(Vpn1/R5)+VT×{ln(K1)}/R1]×R3 … (11)
이것을 정리함으로써, (12) 식이 얻어진다.
Vref=2×(R3/R5)×[Vpn1+VT×{ln(K1)}×(R5/R1)] … (12)
제 1 항은 Vpn1 이 대략 ―2.0 mV/℃ 인 부의 온도 특성을 갖기 때문에, 부의 온도 특성을 나타내고, 제 2 항은 열전압 (VT) 이 정의 온도 특성을 갖기 때문에, 정의 온도 특성을 나타낸다.
(12) 식을 T 에 관하여 미분하여, 이것이 제로가 되는 조건을 구하면, (13) 식으로 나타내는 바와 같이 된다.
(R5/R1)×(k/q)×{ln(K1)}=0.002 … (13)
따라서, 현재, Vpn1 이 상온에서 대략 0.65 V 라고 하면, (13) 식을 만족하도록 (R5/R1) 을 설정하기만 하면, 기준 전압 (Vref) 은, 온도 의존성이 적은 것으로서, 대략 (14) 식으로 나타내는 바와 같이 된다.
Vref=2×(R3/R5)×1.25 … (14)
(14) 식에 의하면, (R5/R1) 을 설정하기만 하면, 기준 전압 (Vref) 은, 온도 의존성이 적은 것으로서, 절대값을 자유롭게 얻을 수 있다.
따라서, 기준 전압 (Vref) 은, 온도 의존성이 적은 것으로서 얻어지기 때문에, 온도 의존성이 적은 전압을 발생시키는 기능을 갖는 기준 전압 발생 회로를 얻을 수 있다.
이상, 본 실시형태의 기준 전압 발생 회로에서는, 오피앰프 (609) 의 부하 용량이 저감되어 있기 때문에, 전원 기동시나 전원 변동시, 즉 전원 (VDD) 이 펄스 적으로 변동되어, 내부의 동작점이 변동되었을 때, 본래의 동작점으로 수속, 복귀하기까지 시간의 단축화가 가능해진다.
따라서, 온도 의존성이 적은, 전원 기동시나 변동시의 응답 속도를 향상시킨 기준 전압 발생 회로를 제공하는 것이 가능해진다.
또한, 실시예 1 ∼ 5 의 상기 설명에 있어서, PN 접합은, 바이폴라 트랜지스터에 의한 것이어도 되고, 또 다이오드 소자에 의한 것이어도 되고, 그 밖의 소자에 의한 것이어도 되며, 적절히 선택해도 상관없다. 바이폴라 트랜지스터에 의한 경우, CM0S 프로세스에서 기생적으로 존재하는 바이폴라 트랜지스터를 활용할 수 있다는 메리트를 기대할 수 있다. 또, CM0S 프로세스에서 기생 다이오드 소자가 존재하는 경우에는, 마찬가지로 그 다이오드 소자를 활용할 수 있다는 메리트를 기대할 수 있다.
또한, 약반전 영역에서 동작하는 트랜지스터는, PN 접합과 동일하게 전압과 전류의 관계가 지수 함수로 나타나기 때문에, 실시예 1 ∼ 5 의 상기 설명에 있어서, PN 접합을 약반전 영역에서 동작하는 트랜지스터로 대용시켜도 상관없다. 이 경우, PN 접합을 사용하지 않아도 되기 때문에, 사용 소자 수가 삭감되어, 비용 메리트를 기대할 수 있다.
102 : 전압원
505, 609 : 오피앰프
601, 602, 608 : PN 접합
505, 609 : 오피앰프
601, 602, 608 : PN 접합
Claims (5)
- 제 1 PN 접합과,
상기 제 1 PN 접합에 전류를 흐르게 하는 제 1 트랜지스터와,
직렬 접속된 제 1 저항 및 제 2 PN 접합과,
상기 제 1 저항 및 상기 제 2 PN 접합에 전류를 흐르게 하는 제 2 트랜지스터와,
포화 접속된 제 3 트랜지스터를 구비하고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 게이트에, 정전류가 입력된 상기 제 3 트랜지스터의 게이트와 소스 사이에 발생하는 전압에 기초한 전압을 공급하는 제 1 전압원과,
제 1 입력 단자에 상기 제 1 PN 접합에 발생하는 전압이 입력되고, 제 2 입력 단자에 상기 제 1 저항 및 상기 제 2 PN 접합에 발생하는 전압이 입력되는 제 1 오피앰프와,
상기 제 1 오피앰프의 출력 전압에 의해 게이트가 제어되고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터에 전류를 공급하는 제 4 트랜지스터를 구비한 것을 특징으로 하는 기준 전류 발생 회로. - 제 1 항에 있어서,
상기 제 1 PN 접합과 병렬로 접속된 제 2 저항과,
상기 제 1 저항 및 상기 제 2 PN 접합과 병렬로 접속된 제 3 저항을 구비한 것을 특징으로 하는 기준 전류 발생 회로. - 제 1 항에 기재된 기준 전류 발생 회로와,
직렬로 접속된 제 4 저항 및 제 3 PN 접합과,
상기 제 4 트랜지스터와 게이트가 공통으로 접속되고, 상기 제 4 저항 및 상기 제 3 PN 접합에 전류를 흐르게 하는 제 5 트랜지스터를 구비한 것을 특징으로 하는 기준 전압 발생 회로. - 제 2 항에 기재된 기준 전류 발생 회로와,
제 4 저항과,
상기 제 4 트랜지스터와 게이트가 공통으로 접속되고, 상기 제 4 저항에 전류를 흐르게 하는 제 5 트랜지스터를 구비한 것을 특징으로 하는 기준 전압 발생 회로. - 제 1 항에 기재된 기준 전류 발생 회로와,
제 4 저항과,
상기 제 4 트랜지스터와 게이트가 공통으로 접속되고, 상기 제 4 저항에 전류를 흐르게 하는 제 5 트랜지스터와,
직렬로 접속된 제 6 트랜지스터 및 제 5 저항과,
제 1 입력 단자가 상기 제 6 트랜지스터와 상기 제 5 저항의 접속 노드에 접속되고, 제 2 입력 단자가 상기 제 1 오피앰프의 제 1 입력 단자 또는 제 2 입력 단자에 접속되고, 출력 단자가 상기 제 6 트랜지스터의 게이트에 접속된 제 2 오피앰프와,
상기 제 6 트랜지스터의 전류를 상기 제 4 저항에 흐르게 하는 커런트 미러 회로를 구비한 것을 특징으로 하는 기준 전압 발생 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2011-274640 | 2011-12-15 | ||
JP2011274640A JP6045148B2 (ja) | 2011-12-15 | 2011-12-15 | 基準電流発生回路および基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130069416A KR20130069416A (ko) | 2013-06-26 |
KR101980526B1 true KR101980526B1 (ko) | 2019-05-21 |
Family
ID=48587103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120141720A KR101980526B1 (ko) | 2011-12-15 | 2012-12-07 | 기준 전류 발생 회로 및 기준 전압 발생 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130154604A1 (ko) |
JP (1) | JP6045148B2 (ko) |
KR (1) | KR101980526B1 (ko) |
CN (1) | CN103163934B (ko) |
TW (1) | TWI581086B (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170029A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社オートネットワーク技術研究所 | 定電流回路 |
TWI724312B (zh) * | 2018-07-05 | 2021-04-11 | 立積電子股份有限公司 | 能隙電壓參考電路 |
CN112034920B (zh) * | 2019-06-04 | 2022-06-17 | 极创电子股份有限公司 | 电压产生器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234674A (ja) * | 2004-02-17 | 2005-09-02 | Ricoh Co Ltd | 基準電圧発生回路 |
US20110012581A1 (en) * | 2009-07-15 | 2011-01-20 | Aicestar Technology(Suzhou) Corporation | Bandgap circuit having a zero temperature coefficient |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08339232A (ja) * | 1996-06-25 | 1996-12-24 | Rohm Co Ltd | 基準電圧回路 |
JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
JPH1173769A (ja) * | 1997-08-27 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
JP3638530B2 (ja) | 2001-02-13 | 2005-04-13 | Necエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
US20030117120A1 (en) * | 2001-12-21 | 2003-06-26 | Amazeen Bruce E. | CMOS bandgap refrence with built-in curvature correction |
JP2005128939A (ja) * | 2003-10-27 | 2005-05-19 | Fujitsu Ltd | 半導体集積回路 |
TWI256725B (en) * | 2005-06-10 | 2006-06-11 | Uli Electronics Inc | Bandgap reference circuit |
CN100468272C (zh) * | 2005-10-11 | 2009-03-11 | 北京六合万通微电子技术股份有限公司 | 一种电流源的设计方法 |
SG134189A1 (en) * | 2006-01-19 | 2007-08-29 | Micron Technology Inc | Regulated internal power supply and method |
JP2008108009A (ja) * | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
US20080265860A1 (en) * | 2007-04-30 | 2008-10-30 | Analog Devices, Inc. | Low voltage bandgap reference source |
JP5202980B2 (ja) * | 2008-02-13 | 2013-06-05 | セイコーインスツル株式会社 | 定電流回路 |
TWI361967B (en) * | 2008-04-21 | 2012-04-11 | Ralink Technology Corp | Bandgap voltage reference circuit |
JPWO2010026674A1 (ja) * | 2008-09-05 | 2012-01-26 | パナソニック株式会社 | 基準電圧発生回路 |
US9092044B2 (en) * | 2011-11-01 | 2015-07-28 | Silicon Storage Technology, Inc. | Low voltage, low power bandgap circuit |
-
2011
- 2011-12-15 JP JP2011274640A patent/JP6045148B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-08 US US13/672,213 patent/US20130154604A1/en not_active Abandoned
- 2012-11-19 TW TW101143088A patent/TWI581086B/zh not_active IP Right Cessation
- 2012-12-07 KR KR1020120141720A patent/KR101980526B1/ko active IP Right Grant
- 2012-12-11 CN CN201210533195.7A patent/CN103163934B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234674A (ja) * | 2004-02-17 | 2005-09-02 | Ricoh Co Ltd | 基準電圧発生回路 |
US20110012581A1 (en) * | 2009-07-15 | 2011-01-20 | Aicestar Technology(Suzhou) Corporation | Bandgap circuit having a zero temperature coefficient |
Also Published As
Publication number | Publication date |
---|---|
TWI581086B (zh) | 2017-05-01 |
JP6045148B2 (ja) | 2016-12-14 |
US20130154604A1 (en) | 2013-06-20 |
CN103163934B (zh) | 2016-03-02 |
CN103163934A (zh) | 2013-06-19 |
JP2013125459A (ja) | 2013-06-24 |
KR20130069416A (ko) | 2013-06-26 |
TW201339793A (zh) | 2013-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890503B2 (en) | Step-down power supply circuit | |
JP2008108009A (ja) | 基準電圧発生回路 | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
JP2007524944A (ja) | Cmos定電圧発生器 | |
US20120319793A1 (en) | Oscillation circuit | |
JP2015203945A (ja) | 電流生成回路、それを備えたバンドギャップリファレンス回路及び半導体装置 | |
KR102544302B1 (ko) | 밴드갭 레퍼런스 회로 | |
US20120262146A1 (en) | Reference-voltage generation circuit | |
US7944272B2 (en) | Constant current circuit | |
US7843231B2 (en) | Temperature-compensated voltage comparator | |
KR101980526B1 (ko) | 기준 전류 발생 회로 및 기준 전압 발생 회로 | |
US20150048879A1 (en) | Bandgap reference voltage circuit and electronic apparatus thereof | |
US9568933B2 (en) | Circuit and method for generating a bandgap reference voltage | |
US10503197B2 (en) | Current generation circuit | |
EP3021189B1 (en) | Voltage reference source and method for generating a reference voltage | |
KR101443178B1 (ko) | 전압제어회로 | |
KR101551705B1 (ko) | 기준 전압 발생 회로 | |
JP2016212476A (ja) | バンドギャップリファレンス回路 | |
US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
KR100825956B1 (ko) | 기준전압 발생기 | |
JP2018165940A (ja) | レギュレータ回路 | |
JP2011198352A (ja) | 基準電圧回路 | |
JP5245871B2 (ja) | 基準電圧発生回路 | |
JP2014167731A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |