KR101937062B1 - 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 - Google Patents
저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 Download PDFInfo
- Publication number
- KR101937062B1 KR101937062B1 KR1020177007057A KR20177007057A KR101937062B1 KR 101937062 B1 KR101937062 B1 KR 101937062B1 KR 1020177007057 A KR1020177007057 A KR 1020177007057A KR 20177007057 A KR20177007057 A KR 20177007057A KR 101937062 B1 KR101937062 B1 KR 101937062B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrically connected
- transistor
- node
- potential
- gate electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000013459 approach Methods 0.000 claims 1
- 230000007849 functional defect Effects 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000016709 nutrition Nutrition 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, 제N 단계 GOA 유닛은 풀업 제어파트(100), 풀업파트(200), 제1 풀다운파트(400) 및 풀다운 유지회로파트(500)를 포함하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 있어서, 상기 풀다운 유지회로파트(500)는 고저(高低) 전위 반방향 설계를 채택하며, 순차적으로 낮아지는 제1, 제2, 제3 직류 정전압 저전위(VSS1, VSS2, VSS3) 및 직류 정전압 고전위(H)를 설정하여, 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체적 특성이 GOA구동회로에 대한 영향문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드(P(N))의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하여 제1 노드(Q(N))와 출력단(G(N))의 저전위를 효율적으로 유지한다.
Description
본 발명은 디스플레이 분야에 관한 것이며, 특히 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 관한 것이다.
GOA(Gate Drive On Array)는 박막 트랜지스터(thin film transistor, TFT) 액정 디스플레이 어레이(Array) 제작 프로세스를 이용하여 게이트 전극 구동기기를 박막 트랜지스터 어레이 기판에 제작하여 라인 순서대로 스캔하는 것을 구현한 구동방식이다.
일반적으로, GOA회로는 주로 풀업파트(Pull-up part), 풀업제어파트(Pull-up control part), 하향 전송파트(Transfer part), 풀다운파트(Pull-down part), 풀다운 유지회로파트(Pull-down Holding part) 및 전위 상승을 책임지는 부스트파트(Boost part)로 구성되며, 부스트파트는 일반적으로 부트스트랩(bootstrap) 커패시터로 구성된다.
풀업파트는 주로 입력된 클럭 신호(Clock)를 박막 트랜지스터의 게이트 전극으로 출력하여 액정 디스플레이의 구동신호로 사용되는 것을 책임진다. 제어파트는 주로 풀업파트를 활성화시키는 것을 책임지며, 일반적으로 전 단계 GOA회로로부터 전달받은 신호로 작동된다. 풀다운파트는 주로 스캔신호를 출력한 후, 스캔신호(즉, 박막 트랜지스터의 게이트 전극의 전위)를 신속하게 낮은 레벨로 풀다운시키는 것을 책임진다. 풀다운 유지회로파트는 주로 스캔신호와 풀업파트의 신호를 비활성화 상태를 유지하도록 (즉, 설정된 네거티브전위) 책임진다. 부스트파트는 주로 풀업파트의 전위에 대하여 2차 상승시켜 풀업파트의 정상적 출력을 확보하는 것을 책임진다.
저온 폴리 실리콘(Low Temperature Poly-silicon, LTPS) 반도체 박막 트랜지스터의 발전에 따라 LTPS-TFT 액정 디스플레이도 점차적으로 주목을 받고 있다.
LTPS-TFT 액정 디스플레이는 고해상도, 신속한 반응, 고선명도, 높은 구경비 등 장점을 구비한다. 저온 폴리 실리콘은 비정질 실리콘(a-Si)에 비하여 배열이 순서를 갖고 있으며 저온 폴리 실리콘 반도체 자체는 초고 전자이동성을 구비하며, 비정질 실리콘 반도체에 비해 상대적으로 100배 이상이 더 높으므로, GOA기술을 채택하여 게이트 전극 구동기기를 박막 트랜지스터 어레이 기판에 제작하여 시스템을 통합하는 목적을 달성하고, 공간을 절약하고 또한 구동IC의 비용을 절감한다. 그러나, 종래 기술에서 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로에 대한 개발이 적극적으로 이루어 지지 않았으며, 특히, 저온 폴리 실리콘 반도체 박막 트랜지스터의 전기적 특성으로 인한 많은 문제들을 극복해야 한다. 예를 들면, 전통적인 비정질 실리콘 반도체 박막 트랜지스터의 전기적 특성 중 임계치 전압은 일반적으로 0V보다 크며, 또한 부 임계치 영역의 전압은 전류에 비해 스윙이 상대적으로 크고, 그러나 저온 폴리 실리콘 반도체 박막 트랜지스터의 임계치 전압 값은 상대적으로 낮다(일반적으로 약 0V). 또한 부 임계치 영역의 스윙이 상대적으로 작으며, 그러나 GOA회로는 비활성화 상태인 경우 많은 소자들의 운영은 임계치 전압과 근사하며, 심지어 임계치 전압보다 높을 수 있다, 이렇게 된 경우, 회로 중 TFT의 누전과 작업 전류의 이동으로 LTPS GOA 회로설계를 어렵게 만든다. 비정질 실리콘 반도체에 적용이 가능한 많은 스캔 구동회로가 저온 폴리 실리콘 반도체의 행 스캔구동 회로에 쉽게 적용할 수 없으며, 일부의 기능성 문제가 존재할 수 있으며, 그러므로 LTPS GOA회로가 작동할 수 없는 것을 직접적으로 초래하며, 따라서 회로설계시 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체의 특성이 GOA회로에 대한 영향을 반드시 고려하야 한다.
본 발명은 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체 특성이 GOA구동 회로에 대한 영향 문제 특히, 누전문제로 인한 GOA기능성 불량문제를 해결하고; 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로를 제공하는데 있다.
상기 과제를 달성하기 위해, 본발명은 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로를 제공하였으며, 이는 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트, 풀업파트, 제1 풀다운파트 및 풀다운 유지회로파트를 포함하며;
상기 풀업 제어파트는 게이트 전극과 소스 전극은 모두 상기 제N단계 GOA 유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 드레인 전극은 제1 노드에 전기적으로 연결되는 제1 트랜지스터를 포함하며;
상기 풀업파트는 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호에 전기적으로 연결되고, 드레인 전극은 출력단에 전기적으로 연결되는 제2 트랜지스터를 포함하며;
상기 풀다운 유지회로파트는 상기 제1 노드, 출력단, 직류 정전압 고전위 및 제1, 제2, 및 제3 직류 정전압 저전위에 전기적으로 연결되며; 상기 풀다운 유지회로파트는 고저전위 반 방향 설계를 채택하며,
게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터의 소스 전극에 전기적으로 연결되는 제3 트랜지스터;
게이트 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제2 노드에 전기적으로 연결되는 제4 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제5 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 게이트 전극에 전기적으로 연결되는 제6 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 소스 전극에 전기적으로 연결되는 제7 트랜지스터;
게이트 전극은 제16 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제7 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제8 트랜지스터;
게이트 전극은 제16 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제9 트랜지스터;
게이트 전극은 제9 트랜지스터의 소스 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제7 트랜지스터의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터;
게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제9 트랜지스터의 소스 전극에 전기적으로 연결되는 제11 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제12 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 출력단에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제13 트랜지스터;
게이트 전극은 출력단에 전기적으로 연결되고, 소스 전극은 제4 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제15 트랜지스터;
게이트 전극은 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 케이트 전극에 전기적으로 연결되는 제16 트랜지스터를 포함하며;
상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터는 정방형 고전위를 제공하여, 제12 트랜지스터와 제13 트랜지스터의 활성화에 사용되며; 상기 제8 트랜지스터, 제9 트랜지스터는 작용기간의 네거티브 전위의 반대방향 부트스트랩을 구성하여, 작용기간에서 제2 노드에게 더 낮은 전위를 제공하는데 사용되며; 직류 정전압 고전위를 이용하여 작용하지 않은 기간에서 제2 노드로 적당한 고전위를 제공하여 제1 노드와 출력단이 저 전위를 유지하도록 하며;
상기 제1 풀다운파트는 상기 제1 노드, 제2 클럭 구동신호 및 제2 직류 정전압 저전위에 전기적으로 연결되고, 상기 제1 풀다운파트는 제2 클럭 구동신호에 의하여 상기 제1 노드의 전위를 상기 제2 직류 정전압 저전위까지 풀다운 시키며;
상기 제1 풀다운파트는 게이트 전극은 제2 클럭 구동신호에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제14 트랜지스터를 포함하며;
상기 제2 직류 정전압 저전위는 제3 직류 정전압 저전위보다 크고, 제1 직류 정전압 저전위보다 작다.
상기 제4 트랜지스터, 제7 트랜지스터는 제8 트랜지스터와 직렬로 연결된다.
상기 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 상기 제1 노드와 출력단 사이에 전기적으로 연결되어 상기 제1 노드의 전위를 상승시키는 부스트파트를 더 포함한다.
상기 부스트파트는 일단은 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함한다.
제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비는 50/50에 근접하며; 제2 클럭 구동신호의 고전위 기간에서 상기 제14 트랜지스터는 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위로 풀다운시킨다.
상기 GOA회로의 제1단계 연결관계에서, 제1 트랜지스터의 게이트 전극과 소스 전극은 모두 회로의 작동신호단에 전기적으로 연결되고, 제5, 제6, 제7 트랜지스터의 게이트 전극은 모두 회로의 작동신호단에 전기적으로 연결된다.
출력단과 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단을 이용하여 풀다운 유지회로 파트를 제어한다.
상기 GOA회로는 출력단의 출력신호를 상하 단계의 전송신호로 채택하여 사용한다.
본 발명의 유익한 효과는 다음과 같다. 즉, 본 발명에서 제공하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 풀다운 유지회로파트에서 고저(高低)전위 반 방향 설계를 채택하며, 순차적으로 낮아지는 제1, 제2, 제3 직류 정전압 저전위 및 직류 정전압 고전위를 설정하여, 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체적 특성이 GOA구동회로에 대한 영향문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하여 제1 노드와 출력단의 저 전위를 효율적으로 유지한다.
이하는 첨부한 도면을 결합하여 본 발명의 구체적 실시방식에 대하여 상세한 설명을 통해 본 발명의 기술방안과 기타 유익한 효과들이 명확하게 나타나게 한다.
첨부한 도면에서,
도 1은 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 회로도이다.
도 2는 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제1단계 연결관계의 회로도이다.
도 3은 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 파형설정 및 핵심 노드의 출력파형도이다.
첨부한 도면에서,
도 1은 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 회로도이다.
도 2는 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 제1단계 연결관계의 회로도이다.
도 3은 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 파형설정 및 핵심 노드의 출력파형도이다.
본 발명에서 채택한 기술수단 및 그 효과를 더 구체적으로 설명하기 위하여, 이하에서는 본 발명의 바람직한 실시예와 첨부한 도면을 결합하여 상세설명을 한다.
도 1 내지 2를 참조하면, 본 발명은 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로를 제공한다. 도 1에서 도시된 바와 같이, 상기 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트(100), 풀업파트(200), 제1 풀다운파트(400), 및 풀다운 유지회로파트(500)를 포함하고, 부스트파트(300)도 포함할 수 있다.
상기 풀업 제어파트(100)는 게이트 전극과 소스 전극은 모두 상기 제N단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1))에 전기적으로 연결되고, 드레인 전극은 제1 노드(Q(N))에 전기적으로 연결되는 제1 트랜지스터(T1)를 포함한다.
상기 풀업파트(200)는 게이트 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호(CKN)에 전기적으로 연결되고, 드레인 전극은 출력단(G(N))에 전기적으로 연결되는 제2 트랜지스터(T2)를 포함한다.
상기 부스트파트(300)는 일단은 제1 노드(Q(N))에 전기적으로 연결되고, 타단은 출력단(G(N))에 전기적으로 연결되는 커패시터(Cb)를 포함한다.
상기 풀다운 유지회로파트(500)는 상기 제1 노드(Q(N)), 상기 제N단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1)), 출력단(G(N)), 직류 정전압 고전위(H), 및 제1, 제2, 및 제3 직류 정전압 저전위(VSS1, VSS2, VSS3)에 전기적으로 연결된다. 구체적으로, 상기 풀다운 유지회로파트(500)는 게이트 전극과 소스 전극은 모두 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터(T5)의 소스 전극에 전기적으로 연결되는 제3 트랜지스터(T3); 게이트 전극은 제3 트랜지스터(T3)의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제2 노드(P(N))에 전기적으로 연결되는 제4 트랜지스터(T4); 게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1))에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터(T3)의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위(VSS1)에 전기적으로 연결되는 제5 트랜지스터(T5); 게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1))에 전기적으로 연결되고, 소스 전극은 제2 노드(P(N))에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터(T8)의 게이트 전극에 전기적으로 연결되는 제6 트랜지스터(T6); 게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1))에 전기적으로 연결되고, 소스 전극은 제2 노드(P(N))에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터(T8)의 소스 전극에 전기적으로 연결되는 제7 트랜지스터(T7); 게이트 전극은 제16 트랜지스터(T16)의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제7 트랜지스터(T7)의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위(VSS3)에 전기적으로 연결되는 제8 트랜지스터(T8); 게이트 전극은 제16 트랜지스터(T16)의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제10 트랜지스터(T10)의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위(VSS3)에 전기적으로 연결되는 제9 트랜지스터(T9); 게이트 전극은 제9 트랜지스터(T9)의 소스 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제7 트랜지스터(T7)의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터(T10); 게이트 전극과 소스 전극은 무도 직류 정전압 고전위(H)에 전기적으로 연결되고, 드레인 전극은 제9 트랜지스터(T9)의 소스 전극에 전기적으로 연결되는 제11 트랜지스터(T11); 게이트 전극은 제2 노드(P(N))에 전기적으로 연결되고, 소스 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위(VSS2)에 전기적으로 연결되는 제12 트랜지스터(T12); 게이트 전극은 제2 노드 (P(N))에 전기적으로 연결되고, 소스 전극은 출력단(G(N))에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위(VSS1)에 전기적으로 연결되는 제13 트랜지스터(T13); 게이트 전극은 출력단(G(N))에 전기적으로 연결되고, 소스 전극은 제4 트랜지스터(T4)의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위(VSS1)에 전기적으로 연결되는 제15 트랜지스터(T15);
게이트 전극은 출력단(G(N))에 전기적으로 연결되고, 소스 전극은 제2 노드(P(N))에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터(T8)의 게이트 전극에 전기적으로 연결되는 제16 트랜지스터(T16)를 를 포함한다.
상기 제1 풀다운파트(400)는 게이트 전극은 제2 클럭 구동신호(XCKN)에 전기적으로 연결되고, 소스 전극은 제1 노드(Q(N))에 전기적으로 연결되고, 드레인 전극은 제2 정전압 저전위(VSS2)에 전기적으로 연결되는 제14 트랜지스터(T14)를 포함한다.
도 2에서 도시된 바와 같이, 상기 GOA회로의 제1 단계 연결관계에서, 제1 트랜지스터(T1)의 게이트 전극과 소스 전극은 모두 회로의 작동신호단(STV)에 전기적으로 연결되고, 제5, 제6, 제7 트랜지스터(T5, T6, T7)의 게이트 전극은 모두 회로의 작동신호단(STV)에 전기적으로 연결된다.
특히 설명이 필요한 것은, 본 발명은 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 1개의 직류 정전압 고전위(H)와 3개의 직류 정전압 저전위(VSS1, VSS2, VSS3)를 설정하였으며, 3개의 직류 정전압 저전위는 순차적 하강하고, 즉, 제3 직류 정전압 저전위(VSS3)는 제2직류 정전압 저전위(VSS2)보다 작고, 제2직류 정전압 저전위(VSS2)는 제1직류 정전압 저전위(VSS1)보다 작으며, 상기 3개의 직류 정전압 저전위(VSS1, VSS2, VSS3)는 일반적으로 독립되어 따로 제어하므로, 쉽게 각자 다른 전위로 조절할 수 있다.
상기 풀다운 유지회로파트(500)는 고저전위 반 방향 설계를 채택하였으며, 상기 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)는 정방향의 고전위를 제공하여 제12 트랜지스터(T12)와 제13 트랜지스터(T13)를 활성화하는데 사용되고; 상기 제8 트랜지스터(T8), 제9 트랜지스터(T9)는 작용기간에서 네거티브 전위의 반대방향의 부트스트랩을 구성하여 작용기간에서 제2 노드(P(N))를 제3 직류 정전압 저전위(VSS3) 전위로 풀다운시켜, 제10 트랜지스터(T10)를 비활성화로 잘 유지하는데 사용된다; 비적용기간에서 직류 정전압 고전위(H)를 이용하여 제2 노드(P(N))로 적절한 고전위를 제공하여 제1 노드(Q(N))와 출력단(G(N))이 저 전위를 유지하여 양자의 리플(Ripple) 전압을 제거한다. 상기 제4 트랜지스터(T4), 제7 트랜지스터(T7), 및 제8 트랜지스터(T8)는 직렬로 연결되어 누전을 방지할 수 있다.
상기 풀다운 유지회로파트(500)에서 제3 트랜지스터(T3), 제4 트랜지스터(T4)는 직류 정전압 고전위(H)로부터 제어를 받아 활성화상태에 처하며, 작용하지 않은 기간에서, 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)까지는 제4 트랜지스터(T4)에서 제2 노드(P(N))로 직류 정전압 고전위(H)를 제공하며, 제2 노드(P(N))가 고전위일 경우, 제12 트랜지스터(T12), 제13 트랜지스터(T13)는 모두 활성화되고, 제12 트랜지스터를 통해 제1 노드(Q(N))의 전위를 제2 직류 정전압 저전위(VSS2)로 풀다운시키고, 제13 트랜지스터를 통해 출력단(G(N))의 전위를 제1 직류 정전압 저전위(VSS1)로 풀다운시킨다; 작용기간에, 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)의 게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1 단계 GOA유닛의 출력단(G(N-1))으로부터 전송해온 고전위이고, 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)는 모두 활성화되고, 제15 트랜지스터(T15), 제16 트랜지스터의 게이트 전극은 출력단(G(N))으로부터 인가된 고전위이며, 제15 트랜지스터(T15)와 제5 트랜지스터(T5)는 제4 트랜지스터(T4)의 게이트 전극의 전위를 제1 직류 정전압 저전위(VSS1)로 풀다운시키고, 제16 트랜지스터(T16)와 제6 트랜지스터(T6)는 제2 노드(P(N))의 직류 정전압 고전위(H)를 전송하여, 상기 직류 정전압 고전위(H)를 제8 트랜지스터(T8)와 제9 트랜지스터(T9)의 게이트 전극으로 전송하며, 이때, 제7 트랜지스터(T7)와 제8 트랜지스터(T8)는 모두 활성화되고, 제7 트랜지스터(T7)와 제8 트랜지스터(T8)를 통해 제2 노드(P(N))의 전위를 더 낮은 제3 직류 정전압 저전위(VSS3)로 풀다운시키고, 동시에 제9 트랜지스터(T9)도 활성화 상태에 처하게 되며, 제9 트랜지스터(T9)를 통해 제10 트랜지스터의 게이트 전극의 전위를 제3 직류 정전압 저전위(VSS3)로 풀다운시켜 제10 트랜지스터(T10)를 비활성화를 잘 유지되도록 할 수 있다. 여기서, 출력단(G(N))과 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단(G(N-1))을 이용하여 풀다운 유지회로 파트(500)를 제어하여 제5, 제6, 제7 트랜지스터(T5, T6, T7)의 누전을 약화시킨다.
상기 풀다운 유지회로파트(500)는 직류 정전압 고전위(H), 및 3개의 직류 정전압 저전위(VSS1, VSS2, VSS3)를 조합하여 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체의 임계치 전압이 상대적으로 낮고, 부 임계치 영역의 스윙이 상대적으로 작은 등 특성이 GOA구동 회로에 대한 영양 문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA 기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에 제2 노드 전위가 상대적으로 높은 전위에 처하지 못하는 문제를 해결하여, 제1 노드(Q(N))와 출력단(G(N))의 저 전위를 효율적으로 유지 할 수 있다.
상기 부스트파트(300)는 작용하는 기간에 상기 제1 노드(Q(N))의 전위를 상승시키는데 사용된다.
상기 제1 풀다운파트(400)는 작용하지 않은 기간에서 제2 클럭 구동신호(XCKN)에 따라 상기 제1 노드(Q(N))의 전위를 상기 제2직류 정전압 저전위(VSS2)로 풀다운시킨다.
본 발명은 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단(G(N-1))과 제N단계 GOA유닛의 출력단(G(N))을 이용하여, 상하 단계 전송을 하여, TFT의 개수를 감소하여 레이아웃(Layout)과 전력소모를 절약하는 목적을 달성할 수 있다. 도 3은 본 발명의 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로의 파형설정과 핵심 노드의 출력 파형도이다. 도 3에서 도시된 바와 같이, 제1 클럭 구동신호(CKN)와 제2 클럭 구동신호(XCKN)는 회로의 클럭 구동신호이며, 도 3을 통해 파형 듀티비(duty ration)는 50/50에 근접한 것을 알 수 있다. 실제 설계할 경우, 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단(G(N-1))과 출력단(G(N))이 작용기간에 제2 노드(P(N))에 대하여 지속적으로 풀다운하는 것을 확보하여 제1 노드(Q(N))와 출력단(G(N))의 의상출력을 방지하도록 듀티비는 50/50으로 설계하는 것이 바람직하다. 상기 실시예에서 제1 노드(P(N))의 파형은 현명한 "凸"자형으로 될 수가 없으며, 출력단(G(N))에서 출력이 완료되면 제1 노드(Q(N))의 전위가 우선 먼저 풀다운 된다.
이상 내용에 의하면, 본 발명에서 제공하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로는 풀다운 유지회로파트에서 고저(高低) 전위 반 방향 설계를 채택하며, 순차적으로 낮아지는 제1, 제2, 제3 직류 정전압 저전위 및 직류 정전압 고전위를 설정하여, 저온 폴리 실리콘 반도체 박막 트랜지스터의 자체적 특성이 GOA구동회로에 대한 영향문제를 해결할 수 있으며, 특히, 누전문제로 인한 GOA기능성 불량문제를 해결할 수 있으며; 또한, 현재 저온 폴리 실리콘 반도체 박막 트랜지스터의 GOA회로 중 풀다운 유지회로파트가 작용하지 않은 기간에서 제2 노드의 전위가 상대적으로 높은 위치에 처하지 못하는 문제를 해결하여 제1 노드와 출력단의 저 전위를 효율적으로 유지한다.
본 기술분야의 기술자는 상기 내용을 본 발명의 기술방안과 기술사상에 의하여, 기타 대응된 다양한 개변과 변형을 할 수 있으나, 이러한 개변과 변형은 전부다 본 발명의 청구범위가 보호하는 범위에 속하게 된다.
Claims (9)
- 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트, 풀업파트, 제1 풀다운파트 및 풀다운 유지회로파트를 포함하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 있어서,
상기 풀업 제어파트는 게이트 전극과 소스 전극은 모두 상기 제N 단계 GOA 유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 드레인 전극은 제1 노드에 전기적으로 연결되는 제1 트랜지스터를 포함하며;
상기 풀업파트는 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호에 전기적으로 연결되고, 드레인 전극은 출력단에 전기적으로 연결되는 제2 트랜지스터를 포함하며;
상기 풀다운 유지회로파트는 상기 제1 노드, 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단, 출력단, 직류 정전압 고전위 및 제1, 제2, 및 제3 직류 정전압 저전위에 전기적으로 연결되며;
상기 풀다운 유지회로파트는 고저 전위 반 방향 설계를 채택하며, 게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터의 소스 전극에 전기적으로 연결되는 제3 트랜지스터;
게이트 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제2 노드에 전기적으로 연결되는 제4 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제5 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 게이트 전극에 전기적으로 연결되는 제6 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 소스 전극에 전기적으로 연결되는 제7 트랜지스터;
게이트 전극은 제16 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제7 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제8 트랜지스터;
게이트 전극은 제16 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제9 트랜지스터;
게이트 전극은 제9 트랜지스터의 소스 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제7 트랜지스터의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터;
게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제9 트랜지스터의 소스 전극에 전기적으로 연결되는 제11 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제12 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 출력단에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제13 트랜지스터를 포함하며;
게이트 전극은 출력단에 전기적으로 연결되고, 소스 전극은 제4 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제15 트랜지스터;
게이트 전극은 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 게이트 전극에 전기적으로 연결되는 제16 트랜지스터를 포함하며;
상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터는 정방형 고전위를 제공하여, 제12 트랜지스터와 제13 트랜지스터의 활성화에 사용되며; 상기 제8 트랜지스터, 제9 트랜지스터는 작용기간의 네거티브 전위의 반대방향 부트스트랩을 구성하여, 작용기간에서 제2 노드에게 더 낮은 전위를 제공하는데 사용되며; 직류 정전압 고전위를 이용하여 작용하지 않은 기간에서 제2 노드로 고전위를 제공하여 제1 노드와 출력단이 저 전위를 유지하도록 하며;
상기 제1 풀다운파트는 상기 제1 노드, 제2 클럭 구동신호 및 제2 직류 정전압 저전위에 전기적으로 연결되고, 상기 제1 풀다운파트는 제2 클럭 구동신호에 의하여 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위까지 풀다운 시키며;
상기 제1 풀다운파트는 게이트 전극은 제2 클럭 구동신호에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제14 트랜지스터를 포함하며;
상기 제2 직류 정전압 저전위는 제3 직류 정전압 저전위보다 크고, 제1 직류 정전압 저전위보다 작은 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 제4 트랜지스터, 제7 트랜지스터는 제8 트랜지스터와 직렬로 연결된 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 제1 노드와 출력단 사이에 전기적으로 연결되어 상기 제1 노드의 전위를 상승시키는 부스트파트를 더 포함하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제3항에 있어서,
상기 부스트파트는 일단은 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비는 50/50에 접근되며; 제2 클럭 구동신호의 고전위 기간에서 상기 제14 트랜지스터는 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위로 풀다운시키는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 GOA회로의 제1단계 연결관계에서, 제1 트랜지스터의 게이트 전극과 소스 전극은 모두 회로의 작동신호단에 전기적으로 연결되고, 제5, 제6, 제7 트랜지스터의 게이트 전극은 모두 회로의 작동신호단에 전기적으로 연결되는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
출력단과 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단을 이용하여 풀다운 유지회로파트를 제어하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 청구항 제1항에 있어서,
상기 GOA회로는 출력단의 출력신호를 상하 단계의 전송신호로 채택하여 사용하는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로. - 캐스케이디드(cascaded) 복수의 GOA 유닛을 포함하며, N을 정수로 설정하면, 제N 단계 GOA 유닛은 풀업 제어파트, 풀업파트, 제1 풀다운파트 및 풀다운 유지회로파트를 포함하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로에 있어서,
상기 풀업 제어파트는 게이트 전극과 소스 전극은 모두 상기 제N단계 GOA 유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 드레인 전극은 제1 노드에 전기적으로 연결되는 제1 트랜지스터를 포함하며;
상기 풀업파트는 게이트 전극은 제1 노드에 전기적으로 연결되고, 소스 전극은 제1 클럭 구동신호에 전기적으로 연결되고, 드레인 전극은 출력단에 전기적으로 연결되는 제2 트랜지스터를 포함하며;
상기 풀다운 유지회로파트는 상기 제1 노드, 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단, 출력단, 직류 정전압 고전위 및 제1, 제2, 및 제3 직류 정전압 저전위에 전기적으로 연결되며;
상기 풀다운 유지회로파트는 고저전위 반 방향 설계를 채택하며,
게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제5 트랜지스터의 소스 전극에 전기적으로 연결되는 제3 트랜지스터;
게이트 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제2 노드에 전기적으로 연결되는 제4 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제3 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제5 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 게이트 전극에 전기적으로 연결되는 제6 트랜지스터;
게이트 전극은 상기 제N단계 GOA유닛의 전 단계인 제N-1단계 GOA유닛의 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 소스 전극에 전기적으로 연결되는 제7 트랜지스터;
게이트 전극은 제16 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제7 트랜지스터의 드레인 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제8 트랜지스터;
게이트 전극은 제16 트랜지스터의 드레인 전극에 전기적으로 연결되고, 소스 전극은 제10 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제3 직류 정전압 저전위에 전기적으로 연결되는 제9 트랜지스터;
게이트 전극은 제9 트랜지스터의 소스 전극에 전기적으로 연결되고, 소스 전극은 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제7 트랜지스터의 드레인 전극에 전기적으로 연결되는 제10 트랜지스터;
게이트 전극과 소스 전극은 모두 직류 정전압 고전위에 전기적으로 연결되고, 드레인 전극은 제9 트랜지스터의 소스 전극에 전기적으로 연결되는 제11 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제12 트랜지스터;
게이트 전극은 제2 노드에 전기적으로 연결되고, 소스 전극은 출력단에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제13 트랜지스터;
게이트 전극은 출력단에 전기적으로 연결되고, 소스 전극은 제4 트랜지스터의 게이트 전극에 전기적으로 연결되고, 드레인 전극은 제1 직류 정전압 저전위에 전기적으로 연결되는 제15 트랜지스터;
게이트 전극은 출력단에 전기적으로 연결되고, 소스 전극은 제2 노드에 전기적으로 연결되고, 드레인 전극은 제8 트랜지스터의 게이트 전극에 전기적으로 연결되는 제16 트랜지스터를 포함하며;
상기 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터는 정방형 고전위를 제공하여, 제12 트랜지스터와 제13 트랜지스터의 활성화에 사용되며; 상기 제8 트랜지스터, 제9 트랜지스터는 작용기간의 네거티브 전위의 반대방향 부트스트랩을 구성하여, 작용기간에서 제2 노드에게 더 낮은 전위를 제공하는데 사용되며; 직류 정전압 고전위를 이용하여 작용하지 않은 기간에서 제2 노드로 고전위를 제공하여 제1 노드와 출력단이 저 전위를 유지하도록 하며;
상기 제1 풀다운파트는 상기 제1 노드, 제2 클럭 구동신호 및 제2 직류 정전압 저전위에 전기적으로 연결되고, 상기 제1 풀다운파트는 제2 클럭 구동신호에 의하여 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위까지 풀다운 시키며;
상기 제1 풀다운파트는 게이트 전극은 제2 클럭 구동신호에 전기적으로 연결되고, 소스 전극은 제1 노드에 전기적으로 연결되고, 드레인 전극은 제2 직류 정전압 저전위에 전기적으로 연결되는 제14 트랜지스터를 포함하며;
상기 제2 직류 정전압 저전위는 제3 직류 정전압 저전위보다 크고, 제1 직류 정전압 저전위보다 작으며;
상기 제1 노드와 출력단 사이에 전기적으로 연결되어 상기 제1 노드의 전위를 상승시키는 부스트파트를 더 포함하며;
여기서, 상기 부스트파트는 일단은 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함하며;
여기서, 제1 클럭 구동신호와 제2 클럭 구동신호의 파형 듀티비는 50/50에 근접되며; 제2 클럭 구동신호의 고전위 기간에서 상기 제14 트랜지스터는 상기 제1 노드의 전위를 상기 제2직류 정전압 저전위로 풀다운시키는 것을 특징으로 하는 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 GOA회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410613640.X | 2014-11-03 | ||
CN201410613640.XA CN104464661B (zh) | 2014-11-03 | 2014-11-03 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
PCT/CN2015/072354 WO2016070509A1 (zh) | 2014-11-03 | 2015-02-06 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170042355A KR20170042355A (ko) | 2017-04-18 |
KR101937062B1 true KR101937062B1 (ko) | 2019-04-03 |
Family
ID=52910618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177007057A KR101937062B1 (ko) | 2014-11-03 | 2015-02-06 | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9530367B2 (ko) |
JP (1) | JP6317528B2 (ko) |
KR (1) | KR101937062B1 (ko) |
CN (1) | CN104464661B (ko) |
GB (1) | GB2546647B (ko) |
WO (1) | WO2016070509A1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10510314B2 (en) * | 2017-10-11 | 2019-12-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | GOA circuit having negative gate-source voltage difference of TFT of pull down module |
CN108806584B (zh) * | 2018-07-27 | 2021-02-12 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN110189680B (zh) * | 2019-06-24 | 2021-02-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN113035109B (zh) * | 2021-02-25 | 2024-05-17 | 福建华佳彩有限公司 | 一种内嵌式显示屏的gip驱动电路及其控制方法 |
CN113327537B (zh) * | 2021-06-17 | 2022-08-16 | 北京京东方显示技术有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140103983A1 (en) | 2012-10-11 | 2014-04-17 | Au Optronics Corp. | Gate driving circuit |
US20140267214A1 (en) | 2013-03-13 | 2014-09-18 | Samsung Display Co., Ltd. | Display panel |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
KR100857495B1 (ko) * | 2002-07-06 | 2008-09-08 | 삼성전자주식회사 | 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 구동방법 |
JP2007048382A (ja) * | 2005-08-10 | 2007-02-22 | Mitsubishi Electric Corp | シフトレジスタ |
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
JP5090008B2 (ja) * | 2007-02-07 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびシフトレジスタ回路 |
JP2010086637A (ja) * | 2008-10-02 | 2010-04-15 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
US7817771B2 (en) * | 2008-12-15 | 2010-10-19 | Au Optronics Corporation | Shift register |
KR101587610B1 (ko) * | 2009-09-21 | 2016-01-25 | 삼성디스플레이 주식회사 | 구동회로 |
US8068577B2 (en) * | 2009-09-23 | 2011-11-29 | Au Optronics Corporation | Pull-down control circuit and shift register of using same |
KR101641312B1 (ko) * | 2009-12-18 | 2016-07-21 | 삼성디스플레이 주식회사 | 표시 패널 |
KR20120038693A (ko) * | 2010-10-14 | 2012-04-24 | 이대천 | 디스플레이용 글라스 에칭장치의 언로딩기구 |
KR101186996B1 (ko) * | 2010-10-28 | 2012-09-28 | 엄우식 | 자동차 차체용 액상 제진재 도포 시스템 |
CN102708778B (zh) * | 2011-11-28 | 2014-04-23 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 |
KR101963595B1 (ko) * | 2012-01-12 | 2019-04-01 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
CN102629463B (zh) * | 2012-03-29 | 2013-10-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
CN104036725B (zh) * | 2014-05-29 | 2017-10-03 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、有机发光显示面板及显示装置 |
CN104282265B (zh) * | 2014-09-26 | 2017-02-01 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、有机发光显示面板及显示装置 |
-
2014
- 2014-11-03 CN CN201410613640.XA patent/CN104464661B/zh not_active Expired - Fee Related
-
2015
- 2015-02-06 GB GB1703516.3A patent/GB2546647B/en not_active Expired - Fee Related
- 2015-02-06 WO PCT/CN2015/072354 patent/WO2016070509A1/zh active Application Filing
- 2015-02-06 KR KR1020177007057A patent/KR101937062B1/ko active IP Right Grant
- 2015-02-06 US US14/422,691 patent/US9530367B2/en active Active
- 2015-02-06 JP JP2017519240A patent/JP6317528B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140103983A1 (en) | 2012-10-11 | 2014-04-17 | Au Optronics Corp. | Gate driving circuit |
US20140267214A1 (en) | 2013-03-13 | 2014-09-18 | Samsung Display Co., Ltd. | Display panel |
Also Published As
Publication number | Publication date |
---|---|
JP6317528B2 (ja) | 2018-04-25 |
KR20170042355A (ko) | 2017-04-18 |
WO2016070509A1 (zh) | 2016-05-12 |
GB2546647A (en) | 2017-07-26 |
CN104464661A (zh) | 2015-03-25 |
GB2546647B (en) | 2020-08-26 |
US20160351140A1 (en) | 2016-12-01 |
GB201703516D0 (en) | 2017-04-19 |
CN104464661B (zh) | 2016-09-21 |
JP2017530420A (ja) | 2017-10-12 |
US9530367B2 (en) | 2016-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101937064B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101937063B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101943234B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
KR101933324B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
US9390674B2 (en) | GOA circuit based on LTPS semiconductor TFT | |
KR101944641B1 (ko) | Igzo 프로세스 기반인 게이트 전극 구동회로 | |
KR101944640B1 (ko) | Igzo 프로세스 기반인 게이트 전극 구동회로 | |
KR101937062B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
US9407260B2 (en) | GOA circuit based on LTPS semiconductor TFT | |
KR101943233B1 (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |