JP6317528B2 - 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 - Google Patents

低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 Download PDF

Info

Publication number
JP6317528B2
JP6317528B2 JP2017519240A JP2017519240A JP6317528B2 JP 6317528 B2 JP6317528 B2 JP 6317528B2 JP 2017519240 A JP2017519240 A JP 2017519240A JP 2017519240 A JP2017519240 A JP 2017519240A JP 6317528 B2 JP6317528 B2 JP 6317528B2
Authority
JP
Japan
Prior art keywords
transistor
electrically connected
electrode
constant voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017519240A
Other languages
English (en)
Other versions
JP2017530420A (ja
Inventor
肖軍城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017530420A publication Critical patent/JP2017530420A/ja
Application granted granted Critical
Publication of JP6317528B2 publication Critical patent/JP6317528B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、ディスプレイの分野に関し、特に、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路に関する。
ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅ Ｏｎ Ａｒｒａｙ）とは、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）を利用した液晶表示装置の配列（Ａｒｒａｙ）プロセスであって、グリッドドライブを薄膜トランジスタ配列の基板に製作することによって、スキャンを行う駆動方法である。
通常，ＧＯＡ回路は、主にプルアップ部（Ｐｕｌｌ−ｕｐ ｐａｒｔ）と、プルアップ制御部（Ｐｕｌｌ−ｕｐ ｃｏｎｔｒｏｌ ｐａｒｔ）と、トランスファ部（Ｔｒａｎｓｆｅｒ ｐａｒｔ）と、プルダウン部（Ｐｕｌｌ−ｄｏｗｎ ｐａｒｔ）と、プルダウン保持回路部（Ｐｕｌｌ−ｄｏｗｎ Ｈｏｌｄｉｎｇ ｐａｒｔ）と、電位を上げる昇圧部（Ｂｏｏｓｔ ｐａｒｔ） と、からなり、一般に昇圧部はブートストラップコンデンサからなる。
プルアップ部は、主に入力したクロック信号（Ｃｌｏｃｋ）を薄膜トランジスタのグリッド電極に出力し、液晶表示装置の駆動信号とする。プルアップ制御部は、主にプルアップ部のスイッチを制御し、一般的に上級ＧＯＡ回路からの信号によって制御される。プルダウン部は、主にスキャン信号を出力した後、迅速にスキャン信号（つまり薄膜トランジスタのグリッド電極の電位）を低レベルに下げる。プルダウン保持回路部は、主にスキャン信号とプルダウン部の信号をオフ状態（つまり所定のマイナス電位）に保つ。昇圧部は、プルアップ部の電位を二度上げ、プルアップ部が正常に出力するようにする。
低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−ｓｉｌｉｃｏｎ，ＬＴＰＳ）半導体薄膜トランジスタの発展に伴い、ＬＴＰＳ−ＴＦＴ液晶表示装置もますます注目を浴びている。ＬＴＰＳ−ＴＦＴ液晶表示装置は、解像度が高い、反応速度が速い、輝度が高い、開口率が高い等の長所を備える。低温ポリシリコン（ａ−Ｓｉ）は順序良く配列されており、低温ポリシリコン半導体自体、電子移動度が非常に高く、アモルファスシリコン半導体の１００倍以上高いため、ＧＯＡ技術においてグリッド電極駆動装置を薄膜トランジスタの配列基板に製作することによって、システムインテグレーションの目標を達成することができ、スペース及び駆動ＩＣのコストを節約することができる。しかしながら、従来技術において、低温ポリシリコン半導体薄膜トランジスタのＧＯＡ回路は比較的開発が進んでおらず、特に低温ポリシリコン半導体薄膜トランジスタの電気特性自体の問題を数多く解決する必要がある。例えば、従来のアモルファスシリコン薄膜トランジスタの電気特性における閾値電圧は一般にＯＶより大きく、閾値以下の領域における電圧は電流の振幅に対して比較的大きいが、低温ポリシリコン半導体薄膜トランジスタの閾値電圧は比較的低く（一般に約ＯＶ付近）、閾値以下の領域における振幅は比較的小さく、ＧＯＡ回路がオフ状態の時に、多くの部品は閾値電圧付近で作動するだけでなく、閾値電圧より高くなるため、回路におけるＴＦＴの漏れ電流と動作電流のドリフトによって、ＬＴＰＳ ＧＯＡ回路の設計の難易度が高まり、アモルファスシリコントランジスタに適用できる多くのスキャン駆動回路は、低温ポリシリコン半導体のスキャンを行う駆動回路に軽はずみに適用することができない。機能面の問題が存在し、それが直接ＬＴＰＳ ＧＯＡ回路に影響を及ぼし、回路が作動しなくなる。よって、回路の設計時に低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響を考慮する必要がある。
本発明は、低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決し、従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決することのできる、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供することを目的とする。
上述の目的を達成するために、本発明は、縦続接続の複数のＧＯＡユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。第Ｎ級ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、第１プルダウン部と、プルダウン保持回路部とを備え、Ｎは正整数とする。
前記プルアップ制御部は、第１トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ドレイン電極は第１ノードに電気接続される。
前記プルアップ部は、第２トランジスタを備え、そのグリッド電極は第１ノードに電気接続され、ソース電極は第１クロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続される。
前記プルダウン保持回路部は、前記第１ノード、出力端子、直流定電圧高電位、第１直流定電圧低電位、第２直流定電圧低電位、第３直流定電圧低電位に電気接続される。前記プルダウン保持回路部は、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、第１２トランジスタ、第１３トランジスタ、第１５トランジスタ、第１６トランジスタを備える高低電位逆算設計を採用する。
前記第３トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第５トランジスタのソース電極に電気接続される。
前記第４トランジスタのグリッド電極は第３トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第２ノードに電気接続される。
前記第５トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第３トランジスタのドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続される。
前記第６トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのグリッド電極に電気接続される。
前記第７トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのソース電極に電気接続される。
前記第８トランジスタのグリッド電極は第１６トランジスタのドレイン電極に電気接続され、ソース電極は第７トランジスタのドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続される。
前記第９トランジスタのグリッド電極は第１６トランジスタのドレイン電極に電気接続され、ソース電極は第１０トランジスタのグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続される。
前記第１０トランジスタのグリッド電極は第９トランジスタのソース電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第７トランジスタのドレイン電極に電気接続される。
前記第１１トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第９トランジスタのソース電極に電気接続される。
前記第１２トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続される。
第１３トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続される。
前記第１５トランジスタのグリッド電極は出力端子に電気接続され、ソース電極は第４トランジスタのグリッド電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続される。
第１６トランジスタのグリッド電極は出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのグリッド電極に電気接続される。
前記第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタは、順方向電位を提供し、第１２トランジスタと第１３トランジスタのオンを制御する。前記第８トランジスタと第９トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第２ノードにさらに低い低電位を提供する。直流定電圧高電位によって作動していないときに第２ノードに適当な高さの高電位を提供し、第１ノードと出力端子を低電位に保つ。
前記第１プルダウン部は、前記第１ノード、第２クロック駆動信号、第２直流定電圧低電位に電気接続され、前記第１プルダウン部は、第２クロック駆動信号に基づいて前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンする。
前記第１プルダウン部は、第１４トランジスタを備え、前記第１４トランジスタのグリッド電極は第２クロック駆動信号に電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続される。
前記第３直流定電圧低電位＜第２直流定電圧低電位＜第１直流定電圧低電位である。
前記第４トランジスタと、第７トランジスタと、第８トランジスタは、直列接続されている。
前記低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、昇圧部をも備え、前記昇圧部は、前記第１ノードと出力端子の間に電気接続され、第１ノードの電位を上げる。
前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続される。
第１クロック駆動信号と第２クロック駆動信号の波形デューティ比は５０／５０に近い。第２クロック駆動信号が高電位の時、前記第１４トランジスタは前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンする。
前記ＧＯＡ回路の第１級接続関係において、第１トランジスタのグリッド電極とソース電極は、どちらも回路の起動信号端子に電気接続され、第５トランジスタと、第６トランジスタと、第７トランジスタのグリッド電極はどれも回路の起動信号端子に電気接続される。
出力端子と前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子によってプルダウン保持回路部が制御される。
前記ＧＯＡ回路において、出力端子の出力信号は、前から後ろの級への発信信号である。
本発明が提供する低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、プルダウン保持回路部において高低電位逆算設計を採用するとともに、順番に下がる第１直流定電圧低電位と、第２直流定電圧低電位と、第３直流定電圧低電位と、第１直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決し、効果的に第１ノードと出力端子を低電位に保つ。
以下に図と組み合わせて本発明の具体的な実施方法を詳しく述べることによって、本発明の技術案及びその他の有益な効果を明らかにする。
本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の回路図である。 本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の第１級接続関係の回路図である。 本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の波形設定とキーノードの出力オシログラムである。
本発明が採用した技術手段及びその効果をさらに詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳細する。
図１と図２を参照する。本発明は、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。図１に示すように、前記低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、縦続接続の複数のＧＯＡユニットからなり、第Ｎ級ＧＯＡユニットは、プルアップ制御部１００と、プルアップ部２００と、第１プルダウン部４００と、プルダウン保持回路部５００とを備え、Ｎは正整数とする。さらに、昇圧部３００をも備える。
プルアップ制御部１００は、第１トランジスタＴ１を備え、そのグリッド電極とソース電極はどちらも第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）に電気接続され、ドレイン電極は第１ノードＱ（Ｎ）に電気接続される。
プルアップ部２００は、第２トランジスタＴ２を備え、そのグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第１クロック駆動信号ＣＫＮに電気接続され、ドレイン電極は出力端子Ｇ（Ｎ）に電気接続される。
昇圧部３００は、コンデンサＣｂを備え、コンデンサＣｂの一端は第１ノードＱ（Ｎ）に電気接続され、他端は出力端子Ｇ（Ｎ）に電気接続される。
プルダウン保持回路部５００は、第１ノードＱ（Ｎ）、第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）、出力端子Ｇ（Ｎ）、直流定電圧高電位Ｈ、第１直流定電圧低電位ＶＳＳ１、第２直流定電圧低電位ＶＳＳ２、第３直流定電圧低電位ＶＳＳ３に電気接続される。具体的には、プルダウン保持回路部５００は、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７、第８トランジスタＴ８、第９トランジスタＴ９、第１０トランジスタＴ１０、第１１トランジスタＴ１１、第１２トランジスタＴ１２、第１３トランジスタＴ１３、第１５トランジスタＴ１５、第１６トランジスタＴ１６を備える。第３トランジスタＴ３のグリッド電極とソース電極はどちらも直流定電圧高電位Ｈに電気接続され、ドレイン電極は第５トランジスタＴ５のソース電極に電気接続される。第４トランジスタＴ４のグリッド電極は第３トランジスタＴ３のドレイン電極に電気接続され、ソース電極は直流定電圧高電位Ｈに電気接続され、ドレイン電極は第２ノードＰ（Ｎ）に電気接続される。第５トランジスタＴ５のグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）に電気接続され、ソース電極は第３トランジスタＴ３のドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位ＶＳＳ１に電気接続される。第６トランジスタＴ６のグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）に電気接続され、ソース電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は第８トランジスタＴ８のグリッド電極に電気接続される。第７トランジスタＴ７のグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）に電気接続され、ソース電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は第８トランジスタＴ８のソース電極に電気接続される。第８トランジスタＴ８のグリッド電極は第１６トランジスタＴ１６のドレイン電極に電気接続され、ソース電極は第７トランジスタＴ７のドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位ＶＳＳ３に電気接続される。第９トランジスタＴ９のグリッド電極は第１６トランジスタＴ１６のドレイン電極に電気接続され、ソース電極は第１０トランジスタＴ１０のグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位ＶＳＳ３に電気接続される。第１０トランジスタＴ１０のグリッド電極は第９トランジスタＴ９のソース電極に電気接続され、ソース電極は直流定電圧高電位Ｈに電気接続され、ドレイン電極は第７トランジスタＴ７のドレイン電極に電気接続される。第１１トランジスタＴ１１のグリッド電極とソース電極はどちらも直流定電圧高電位Ｈに電気接続され、ドレイン電極は第９トランジスタＴ９のソース電極に電気接続される。第１２トランジスタＴ１２のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ソース電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第２直流定電圧低電位ＶＳＳ２に電気接続される。第１３トランジスタＴ１３のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ソース電極は出力端子Ｇ（Ｎ）に電気接続され、ドレイン電極は第１直流定電圧低電位ＶＳＳ１に電気接続される。第１５トランジスタＴ１５のグリッド電極は出力端子Ｇ（Ｎ）に電気接続され、ソース電極は第４トランジスタＴ４のグリッド電極に電気接続され、ドレイン電極は第１直流定電圧低電位ＶＳＳ１に電気接続される。
第１６トランジスタＴ１６のグリッド電極は出力端子Ｇ（Ｎ）に電気接続され、ソース電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は第８トランジスタＴ８のグリッド電極に電気接続される。
第１プルダウン部４００は、第１４トランジスタＴ１４を備え、第１４トランジスタＴ１４のグリッド電極は第２クロック駆動信号ＸＣＫＮに電気接続され、ソース電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第２直流定電圧低電位ＶＳＳ２に電気接続される。
図２に示すように、前記ＧＯＡ回路の第１級接続関係において、第１トランジスタＴ１のグリッド電極とソース電極は、どちらも回路の起動信号端子ＳＴＶに電気接続され、第５トランジスタＴ５と、第６トランジスタＴ６と、第７トランジスタＴ７のグリッド電極はどれも回路の起動信号端子ＳＴＶに電気接続される。
特に説明すべき点として、本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、直流定電圧高電位Ｈ及び３つの直流定電圧低電位ＶＳＳ１とＶＳＳ２と、ＶＳＳ３を設け、３つの直流定電圧低電位は順番に下がる、すなわち、第３直流定電圧低電位ＶＳＳ３＜第２直流定電圧低電位ＶＳＳ２＜第１直流定電圧低電位ＶＳＳ１である。３つの直流定電圧低電位ＶＳＳ１、ＶＳＳ２、ＶＳＳ３は、一般にそれぞれ単独で制御されることによって、異なる電位の調節を行いやすい。
プルダウン保持回路部５００は、高低電位逆算設計を採用する。第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７は、順方向電位を提供し、第１２トランジスタＴ１２と第１３トランジスタＴ１３のオンを制御する。第８トランジスタＴ８と第９トランジスタＴ９は、作動中の負電位の逆ブートストラップを構成し、作動中に第２ノードＰ（Ｎ）を第３直流定電圧低電位ＶＳＳ３の電位にまで下げ、第１０トランジスタＴ１０を比較的しっかりとオフにする。作動していないときには、直流定電圧高電位Ｈによって第２ノードＰ（Ｎ）に適当な高さの高電位を提供し、第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保ち、２つのリップル（Ｒｉｐｐｌｅ）電圧を除去する。第４トランジスタＴ４と、第７トランジスタＴ７と、第８トランジスタＴ８は、直列接続されており、漏れ電流を防止することができる。
プルダウン保持回路部５００における第３トランジスタＴ３、第４トランジスタＴ４は、直流定電圧高電位Ｈに制御され導通状態であり、作動していないとき、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７は切断され、第４トランジスタＴ４が第２ノードＰ（Ｎ）に直流定電圧高電位Ｈを提供することによって、第２ノードＰ（Ｎ）が高電位の時、第１２トランジスタＴ１２と第１３トランジスタＴ１３はどちらも導通し、第１２トランジスタＴ１２によって第１ノードＱ（Ｎ）の電位を第２直流定電圧低電位ＶＳＳ２にまでプルダウンし、第１３トランジスタＴ１３によって出力端子Ｇ（Ｎ）の電位を第１直流定電圧低電位ＶＳＳ１にまでプルダウンする。作動中、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７のグリッド電極は、第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）から送信された高電位であり、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７はどれも導通する。第１５トランジスタＴ１５と第１６トランジスタＴ１６のグリッド電極は、出力端子Ｇ（Ｎ）から送信された高電位であり、第１５トランジスタＴ１５と第５トランジスタＴ５は、第４トランジスタＴ４のグリッド電極の電位を第１直流定電圧低電位ＶＳＳ１にまでプルダウンし、第１６トランジスタＴ１６と第６トランジスタＴ６は、第２ノードＰ（Ｎ）の直流定電圧高電位Ｈを伝導するとともに、この直流定電圧高電位Ｈを第８トランジスタＴ８と第９トランジスタＴ９のグリッド電極に送信する。この時、第７トランジスタＴ７と第８トランジスタＴ８はどちらも導通し、第７トランジスタＴ７と第８トランジスタＴ８によって、第２ノードＰ（Ｎ）の電位をさらに低い第３直流定電圧低電位ＶＳＳ３にまでプルダウンする。同時に、第９トランジスタＴ９も導通状態であり、第９トランジスタＴ９が第１０トランジスタＴ１０のグリッド電極の電位を第３直流定電圧低電位ＶＳＳ３にまでプルダウンすることによって、第１０トランジスタＴ１０をしっかりとオフにすることができる。このように、出力端子Ｇ（Ｎ）と第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）によって、プルダウン保持回路部５００は制御され、第５トランジスタＴ５と第６トランジスタＴ６と第７トランジスタＴ７の漏れ電流を少なくすることができる。
プルダウン保持回路部５００は、直流定電圧高電位Ｈ、及び３つの直流定電圧低電位であるＶＳＳ１、ＶＳＳ２、ＶＳＳ３を組み合わせることで、低温ポリシリコン半導体薄膜トランジスタ自体の閾値電圧が比較的低く、閾値以下の領域における振幅が比較的小さい等の特性がＧＯＡ駆動回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決し、効果的に第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保つ。
昇圧部３００は、作動中に第１ノードＱ（Ｎ）の電位を上げる。
第１プルダウン部４００は、作動していないときに第２クロック駆動信号ＸＣＫＮに基づいて第１ノードＱ（Ｎ）の電位を第２直流定電圧低電位ＶＳＳ２にまでプルダウンする。
本発明は、第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）と第Ｎ級ＧＯＡユニットの出力端子Ｇ（Ｎ）の進行において、後ろの級に送信することによって、ＴＦＴの数を減らすことができ、効果的に配置（Ｌａｙｏｕｔ）と消費電力の節約の目的を達成することができる。図３は、本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の波形設定とキーノードの出力オシログラムである。図３に示すように、第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮは、回路のクロック駆動信号であり、図３から見て分かる通り、波形デューティ比は５０／５０に近く、実際の設計において、好ましいデューティ比は５０／５０であり、第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子Ｇ（Ｎ−１）と出力端子Ｇ（Ｎ）が作動中に第２ノードＰ（Ｎ）を絶えずプルダウンし、第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）の異常出力を防止することを保証する。前記実施例における第１ノードＱ（Ｎ）の波形は、明らかな"凸"の字の形ではなく、出力端子Ｇ（Ｎ）が出力し終わってから第１ノードＱ（Ｎ）の電位はすぐにプルダウンされる。
要約すると、本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、プルダウン保持回路部において高低電位逆算設計を採用するとともに、順番に下がる第１直流定電圧低電位と、第２直流定電圧低電位と、第３直流定電圧低電位と、第１直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決し、効果的に第１ノードと出力端子を低電位に保つ。
上述は、本領域の一般の技術者からすると、本発明の技術案と技術構想に基づいてその他の各種対応する変化や変形を作り出すことができるため、変化や変形は全て本発明の特許請求範囲に属するものとする。
１００ プルアップ制御部
２００ プルアップ部
４００ 第１プルダウン部
５００ プルダウン保持回路部
３００ 昇圧部
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
Ｔ７ 第７トランジスタ
Ｔ８ 第８トランジスタ
Ｔ９ 第９トランジスタ
Ｔ１０ 第１０トランジスタ
Ｔ１１ 第１１トランジスタ
Ｔ１２ 第１２トランジスタ
Ｔ１３ 第１３トランジスタ
Ｔ１５ 第１５トランジスタ
Ｔ１６ 第１６トランジスタ
Ｇ（Ｎ） 出力端子
Ｑ（Ｎ） 第１ノード
Ｐ（Ｎ） 第２ノード
Ｃｂ コンデンサ
Ｈ 直流定電圧高電位
ＶＳＳ１ 第１直流定電圧低電位
ＶＳＳ２ 第２直流定電圧低電位
ＶＳＳ３ 第３直流定電圧低電位
ＣＫＮ 第１クロック駆動信号
ＸＣＫＮ 第２クロック駆動信号
ＳＴＶ 起動信号端子

Claims (9)

  1. 縦続接続の複数のＧＯＡユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路であって、第Ｎ級ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、第１プルダウン部と、プルダウン保持回路部とを備え、Ｎは正整数とし、
    前記プルアップ制御部は、第１トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ドレイン電極は第１ノードに電気接続され、
    前記プルアップ部は、第２トランジスタを備え、そのグリッド電極は第１ノードに電気接続され、ソース電極は第１クロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、
    前記プルダウン保持回路部は、前記第１ノード、前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子、出力端子、直流定電圧高電位、第１直流定電圧低電位、第２直流定電圧低電位、第３直流定電圧低電位に電気接続され、
    前記プルダウン保持回路部は、高低電位逆算設計を採用し、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、第１２トランジスタ、第１３トランジスタ、第１５トランジスタ、第１６トランジスタを備え、
    前記第３トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第５トランジスタのソース電極に電気接続され、
    前記第４トランジスタのグリッド電極は第３トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第２ノードに電気接続され、
    前記第５トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第３トランジスタのドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され
    前記第６トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのグリッド電極に電気接続され、
    前記第７トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのソース電極に電気接続され、
    前記第８トランジスタのグリッド電極は第１６トランジスタのドレイン電極に電気接続され、ソース電極は第７トランジスタのドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
    前記第９トランジスタのグリッド電極は第１６トランジスタのドレイン電極に電気接続され、ソース電極は第１０トランジスタのグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
    前記第１０トランジスタのグリッド電極は第９トランジスタのソース電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第７トランジスタのドレイン電極に電気接続され、
    前記第１１トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第９トランジスタのソース電極に電気接続され、
    前記第１２トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
    第１３トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
    前記第１５トランジスタのグリッド電極は出力端子に電気接続され、ソース電極は第４トランジスタのグリッド電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
    第１６トランジスタのグリッド電極は出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのグリッド電極に電気接続され、
    前記第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタは、順方向電位を提供し、第１２トランジスタと第１３トランジスタのオンを制御し、前記第８トランジスタと第９トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第２ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第２ノードに適当な高さの高電位を提供し、第１ノードと出力端子を低電位に保ち、
    前記第１プルダウン部は、前記第１ノード、第２クロック駆動信号、第２直流定電圧低電位に電気接続され、前記第１プルダウン部は、第２クロック駆動信号に基づいて前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンし、
    前記第１プルダウン部は、第１４トランジスタを備え、前記第１４トランジスタのグリッド電極は第２クロック駆動信号に電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
    前記第３直流定電圧低電位＜第２直流定電圧低電位＜第１直流定電圧低電位であることを特徴とする、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  2. 前記第４トランジスタと第７トランジスタと第８トランジスタは、直列接続されていることを特徴とする、請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  3. 昇圧部をも備え、前記昇圧部は、前記第１ノードと出力端子の間に電気接続され、第１ノードの電位を上げることを特徴とする、請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  4. 前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続されることを特徴とする、請求項３に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  5. 第１クロック駆動信号と第２クロック駆動信号の波形デューティ比は５０／５０に近く、第２クロック駆動信号が高電位の時、前記第１４トランジスタは前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンすることを特徴とする、請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  6. 前記ＧＯＡ回路の第１級接続関係において、第１トランジスタのグリッド電極とソース電極は、どちらも回路の起動信号端子に電気接続され、第５トランジスタと第６トランジスタと第７トランジスタのグリッド電極はどれも回路の起動信号端子に電気接続されることを特徴とする、請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  7. 出力端子と前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子によってプルダウン保持回路部が制御されることを特徴とする、請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  8. 前記ＧＯＡ回路において、出力端子の出力信号は、前から後ろの級への発信信号であることを特徴とする、請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  9. 縦続接続の複数のＧＯＡユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路であって、第Ｎ級ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、第１プルダウン部と、プルダウン保持回路部とを備え、Ｎは正整数とし、
    前記プルアップ制御部は、第１トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ドレイン電極は第１ノードに電気接続され、
    前記プルアップ部は、第２トランジスタを備え、そのグリッド電極は第１ノードに電気接続され、ソース電極は第１クロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、
    前記プルダウン保持回路部は、前記第１ノード、前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子、出力端子、直流定電圧高電位、第１直流定電圧低電位、第２直流定電圧低電位、第３直流定電圧低電位に電気接続され、
    前記プルダウン保持回路部は、高低電位逆算設計を採用し、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、第１２トランジスタ、第１３トランジスタ、第１５トランジスタ、第１６トランジスタを備え、
    前記第３トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第５トランジスタのソース電極に電気接続され、
    前記第４トランジスタのグリッド電極は第３トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第２ノードに電気接続され、
    前記第５トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第３トランジスタのドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され
    前記第６トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのグリッド電極に電気接続され、
    前記第７トランジスタのグリッド電極は前記第Ｎ級ＧＯＡユニットの１つ前の第Ｎ−１級ＧＯＡユニットの出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのソース電極に電気接続され、
    前記第８トランジスタのグリッド電極は第１６トランジスタのドレイン電極に電気接続され、ソース電極は第７トランジスタのドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
    前記第９トランジスタのグリッド電極は第１６トランジスタのドレイン電極に電気接続され、ソース電極は第１０トランジスタのグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
    前記第１０トランジスタのグリッド電極は第９トランジスタのソース電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第７トランジスタのドレイン電極に電気接続され、
    前記第１１トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第９トランジスタのソース電極に電気接続され、
    前記第１２トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
    第１３トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
    前記第１５トランジスタのグリッド電極は出力端子に電気接続され、ソース電極は第４トランジスタのグリッド電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
    第１６トランジスタのグリッド電極は出力端子に電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は第８トランジスタのグリッド電極に電気接続され、
    前記第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタは、順方向電位を提供し、第１２トランジスタと第１３トランジスタのオンを制御し、前記第８トランジスタと第９トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第２ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第２ノードに適当な高さの高電位を提供し、第１ノードと出力端子を低電位に保ち、
    前記第１プルダウン部は、前記第１ノード、第２クロック駆動信号、第２直流定電圧低電位に電気接続され、前記第１プルダウン部は、第２クロック駆動信号に基づいて前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンし、
    前記第１プルダウン部は、第１４トランジスタを備え、前記第１４トランジスタのグリッド電極は第２クロック駆動信号に電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
    前記第３直流定電圧低電位＜第２直流定電圧低電位＜第１直流定電圧低電位であり、
    昇圧部をも備え、前記昇圧部は、前記第１ノードと出力端子の間に電気接続され、第１ノードの電位を上げ、
    そのうち、前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続され、
    そのうち、第１クロック駆動信号と第２クロック駆動信号の波形デューティ比は５０／５０に近く、第２クロック駆動信号が高電位の時、前記第１４トランジスタは前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンすることを特徴とする、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
JP2017519240A 2014-11-03 2015-02-06 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 Expired - Fee Related JP6317528B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410613640.X 2014-11-03
CN201410613640.XA CN104464661B (zh) 2014-11-03 2014-11-03 基于低温多晶硅半导体薄膜晶体管的goa电路
PCT/CN2015/072354 WO2016070509A1 (zh) 2014-11-03 2015-02-06 基于低温多晶硅半导体薄膜晶体管的goa电路

Publications (2)

Publication Number Publication Date
JP2017530420A JP2017530420A (ja) 2017-10-12
JP6317528B2 true JP6317528B2 (ja) 2018-04-25

Family

ID=52910618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519240A Expired - Fee Related JP6317528B2 (ja) 2014-11-03 2015-02-06 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路

Country Status (6)

Country Link
US (1) US9530367B2 (ja)
JP (1) JP6317528B2 (ja)
KR (1) KR101937062B1 (ja)
CN (1) CN104464661B (ja)
GB (1) GB2546647B (ja)
WO (1) WO2016070509A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510314B2 (en) * 2017-10-11 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit having negative gate-source voltage difference of TFT of pull down module
CN108806584B (zh) * 2018-07-27 2021-02-12 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN110189680B (zh) * 2019-06-24 2021-02-09 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN113035109B (zh) * 2021-02-25 2024-05-17 福建华佳彩有限公司 一种内嵌式显示屏的gip驱动电路及其控制方法
CN113327537B (zh) * 2021-06-17 2022-08-16 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
KR100857495B1 (ko) * 2002-07-06 2008-09-08 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 구동방법
JP2007048382A (ja) * 2005-08-10 2007-02-22 Mitsubishi Electric Corp シフトレジスタ
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
JP2010086637A (ja) * 2008-10-02 2010-04-15 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
KR101587610B1 (ko) * 2009-09-21 2016-01-25 삼성디스플레이 주식회사 구동회로
US8068577B2 (en) * 2009-09-23 2011-11-29 Au Optronics Corporation Pull-down control circuit and shift register of using same
KR101641312B1 (ko) * 2009-12-18 2016-07-21 삼성디스플레이 주식회사 표시 패널
KR20120038693A (ko) * 2010-10-14 2012-04-24 이대천 디스플레이용 글라스 에칭장치의 언로딩기구
KR101186996B1 (ko) * 2010-10-28 2012-09-28 엄우식 자동차 차체용 액상 제진재 도포 시스템
CN102708778B (zh) * 2011-11-28 2014-04-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
KR101963595B1 (ko) * 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN102629463B (zh) * 2012-03-29 2013-10-09 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
KR102084716B1 (ko) * 2013-03-13 2020-03-05 삼성디스플레이 주식회사 표시 패널
CN104036725B (zh) * 2014-05-29 2017-10-03 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
CN104282265B (zh) * 2014-09-26 2017-02-01 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置

Also Published As

Publication number Publication date
US20160351140A1 (en) 2016-12-01
GB2546647A (en) 2017-07-26
CN104464661A (zh) 2015-03-25
KR101937062B1 (ko) 2019-04-03
CN104464661B (zh) 2016-09-21
JP2017530420A (ja) 2017-10-12
GB2546647B (en) 2020-08-26
GB201703516D0 (en) 2017-04-19
KR20170042355A (ko) 2017-04-18
WO2016070509A1 (zh) 2016-05-12
US9530367B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
JP6579668B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
JP6415713B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
JP6434142B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
JP6542901B2 (ja) Ｇｏａ回路と液晶ディスプレイ
JP6419325B2 (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
JP6440226B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
WO2016037381A1 (zh) 基于igzo制程的栅极驱动电路
JP6317528B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
JP2017537339A (ja) 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路
US20160126947A1 (en) Goa circuit based on ltps semiconductor tft
JP6434141B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180329

R150 Certificate of patent or registration of utility model

Ref document number: 6317528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees