KR101929506B1 - 실리콘 단결정 웨이퍼의 제조방법 - Google Patents

실리콘 단결정 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101929506B1
KR101929506B1 KR1020147025633A KR20147025633A KR101929506B1 KR 101929506 B1 KR101929506 B1 KR 101929506B1 KR 1020147025633 A KR1020147025633 A KR 1020147025633A KR 20147025633 A KR20147025633 A KR 20147025633A KR 101929506 B1 KR101929506 B1 KR 101929506B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
molybdenum
tungsten
crystal ingot
Prior art date
Application number
KR1020147025633A
Other languages
English (en)
Other versions
KR20140135981A (ko
Inventor
료지 호시
히로유키 카마다
코세이 스가와라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140135981A publication Critical patent/KR20140135981A/ko
Application granted granted Critical
Publication of KR101929506B1 publication Critical patent/KR101929506B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 실리콘 단결정 잉곳의 육성에 있어서의 성장속도를 V, 결정성장계면 근방에서의 온도구배를 G, 우세한 점결함이 Vacancy에서 Interstitial Si로 변화했을 때의 V/G의 값을 (V/G)crt로 한 경우에, V/G≥1.05×(V/G)crt가 되는 성장조건으로, 산소농도 7×1017atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳을 육성하고, 이 육성한 실리콘 단결정 잉곳으로부터, Vacancy가 우세한 영역을 포함하고, 또한, 선택 에칭에 의해 FPD가 검출되지 않는 실리콘 단결정 웨이퍼를 제조하는 실리콘 단결정 웨이퍼의 제조방법이다. 이에 따라, 파워 디바이스용으로서 호적하게 이용할 수 있는 저산소농도의 실리콘 단결정 웨이퍼를, 생산성 좋게 저비용으로 제조할 수 있는 방법이 제공된다.

Description

실리콘 단결정 웨이퍼의 제조방법{METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFER}
본 발명은, 예를 들면, 메모리, CPU, 특히 파워 디바이스용 등, 최첨단 분야에서 이용되고 있는 결함 제어된 저산소농도의 실리콘 단결정 웨이퍼의 제조방법에 관한 것이다.
최근, 에너지 절약과 관련하여 파워 디바이스가 주목을 받고 있다. 이들 디바이스는 메모리 등 다른 디바이스와 달리, 웨이퍼 내에 큰 전류가 흐른다. 전류가 흐르는 영역도, 종래와 같이 극표층에만이 아닌, 표층으로부터 수십, 수백μm라고 하는 두께의 범위이거나, 디바이스에 따라서는 두께방향으로 흐르는 경우도 있다.
이러한 전류가 흐르는 영역에, 결정결함이나 산소가 석출된 BMD(Bulk Micro Defect)가 존재하면, 내압이나 리크의 문제가 발생할 가능성이 있다. 또한, 파워 디바이스에서 중요한 특성인 On저항과 내압은, 기판이 되는 웨이퍼의 저항률에 영향을 받으므로, CZ법(Czochralski Method)에 의해 제조된 CZ웨이퍼는 산소를 포함하고, 산소가 도너화하여 저항률이 변화하기 때문에 파워 디바이스용으로는 사용되어 오지 않았다.
이에, 결정결함이 적고 또한 산소가 들어있지 않은 웨이퍼로서, 예를 들어 기판이 되는 웨이퍼에 에피택셜층을 쌓은 에피택셜 웨이퍼나, FZ법(Floating Zone Method)에 의해 제조된 웨이퍼가 이용되어 왔다. 그러나, 에피택셜 웨이퍼는 고가이고, FZ결정은 추가적인 대구경화시에 난이도가 올라가는 등, 각각 문제가 있다. 이 때문에, 비교적 비용이 저렴하고, 대구경화가 비교적 용이한 CZ결정으로 제작되는 웨이퍼의 요구가 있다.
특허문헌 1-7에 CZ법에 의한 단결정 제조의 방법, 장치 등이 개시되어 있다.
CZ결정은, 일반적으로 석영도가니 내에서 용융된 실리콘 원료(실리콘 멜트)로부터 육성된다. 이때, 석영도가니로부터 산소가 용출된다. 용출된 산소의 대부분은 증발되어 버리지만, 극히 일부는 실리콘 멜트 내를 통하여 결정성장계면 바로아래까지 도달하므로, 육성된 실리콘 단결정은 산소를 함유하고 있다.
이 함유된 산소는, 디바이스 제작시 등의 열처리에 의해 이동 응집되어 BMD라 불리는 산소 석출물을 형성한다. 앞서 설명한 바와 같이, BMD가 형성되면 리크나 내압의 문제가 발생할 가능성이 있다. BMD는, 실리콘 단결정의 산소농도를 저하시키면 극단적으로 발생을 억제할 수 있으므로, 저산소농도인 것이 품질로서 요구된다. 저산소농도화 기술로는, 특허문헌 8에, MCZ법(자장 인가 쵸크랄스키법)으로 결정 회전이나 도가니 회전을 저속화시키는 것이 개시되어 있으며, 2×1017(atoms/cm3)이라 하는 상당한 저산소농도를 달성할 수 있는 것이 알려져 있다.
또한, CZ결정 중에는, 결정성장 중에 형성되는 결정결함이 존재해 있는 것이 알려져 있다. 통상, 실리콘 단결정에는, 진성(眞性)의 점결함인 Vacancy와 Interstitial Si가 있다. 이 진성 점결함의 포화농도는 온도의 함수이고, 결정 육성 중 급격한 온도저하에 따라, 점결함의 과포화상태가 발생한다. 과포화가 된 점결함은, 쌍소멸이나 외방확산·비탈길(坂道)확산 등에 의해, 과포화상태를 완화하는 방향으로 진행된다. 일반적으로는 이 과포화상태를 완전히 해소할 수 있는 것은 아니며, 최종적으로 Vacancy나 Interstitial Si 중 하나가 우세한 과포화의 점결함으로서 남는다. 결정성장속도가 빠르면 Vacancy가 과잉상태가 되기 쉽고, 반대로 결정성장속도가 느리면 Interstitial Si가 과잉상태가 되기 쉬운 것이 알려져 있다. 이 과잉 농도가 일정 이상이 된다면, 이들 점결함이 응집되어, 결정성장 중에 결정결함을 형성한다.
Vacancy가 우세한 영역(V영역)인 경우의 2차 결함으로는, OSF핵이나 Void결함이 알려져 있다. OSF핵은, 결정의 샘플을 웨트 산소분위기 중에서 1100℃ 정도의 고온에서 열처리하면, 표면으로부터 Interstitial Si가 주입되고, OSF핵의 주위에서 적층결함(SF)이 성장하고, 이 샘플을 선택 에칭액 내에서 유동시키면서 선택 에칭했을 때에 적층결함으로서 관찰되는 결함이다. 산화처리에 의해 적층결함이 성장하기 때문에 OSF(Oxygen induced Stacking Fault)라 불리고 있다.
Void결함은, Vacancy가 모여서 생긴 공동(空洞)형상의 결함이고, 내부의 벽에 내벽산화막이라 불리는 산화막이 형성되어 있는 것이 알려져 있다. 이 결함은, 검출되는 방법에 따라서 몇 가지의 호칭이 존재한다. 레이저 광선을 웨이퍼 표면에 조사하고, 그 반사광·산란광 등을 검출하는 파티클 카운터에 의해 관찰된 경우에는, COP(Crystal Originated Particle)라 불린다. 선택 에칭액 내에서 샘플을 유동시키지 않고 비교적 장시간 방치한 후에, 흐름패턴으로 관찰된 경우에는, FPD(Flow Pattern Defect)라 불린다. 적외레이저 광선을 웨이퍼의 표면으로부터 입사하고, 그 산란광을 검출하는 적외 산란 토모그래프(LST: Laser Scattering Tomography)에 의해 관찰된 경우에는, LSTD(Laser Scattering Tomography Defect)라 불린다. 이들은 검출방법이 상이하나, 모두 Void결함인 것으로 여겨지고 있다.
한편, Interstitial Si가 우세한 영역(I영역)에서는, Interstitial Si가 응집된 결정결함이 형성된다. 이것의 정체는 명확하지 않으나 전위 루프 등이라 판단되며, 거대한 것은 전위 루프 클러스터로서 TEM(Transmission Electron Microscopy)으로 관찰된다. 이 Interstitial Si의 2차 결함은, FPD와 동일한 에칭방법, 즉 선택 에칭액 내에서 샘플을 유동시키지 않고 비교적 장시간 방치함으로써, 큰 피트로 관찰된다. 이는 LEP(Large Etch Pit) 등이라 불리고 있다.
일본특허공개 H8-2993호 공보 일본특허공개 H11-116391호 공보 일본특허공개 2001-278692호 공보 WO01/083860 WO01/027362 WO01/057293 일본특허공개 2009-161416호 공보 일본특허공개 H5-155682호 공보
상기한 바와 같이, 파워 디바이스용 등, 첨단 품종의 CZ결정에서는 결정결함이 적은 것, 산소농도가 낮은 것이 요망되고 있다.
이들 요구에 대하여, 본 발명자들은 저산소농도이고 또한 FPD로서 검출되지 않을 정도의 저결함 웨이퍼가 파워 디바이스용으로 적합하다는 것을 발견하였다.
결함의 평가법의 감도는, 파티클 카운터의 성능(파장이나 검출감도), 적외 산란 토모그래프의 성능(입사광 강도나 검출감도), 나아가 산소농도 등에 의해 영향을 받으므로 일률적으로는 단정지을 수 없으나, 본 발명자들의 실험 결과로부터, 저산소농도 영역에서는 LSTD>COP~FPD로, LSTD의 감도가 높다고 판단된다.
이처럼, 적어도 저산소농도 영역의 단결정에 있어서는, LSTD는, 검출감도가 높아, 보다 작은 혹은 검출되기 힘든 형태의 결함까지 검출 가능하다고 생각되나, 이보다 감도가 낮은 FPD로서 검출되지 않을 정도의 결함 사이즈라면, 디바이스 불량의 요인이 되지 않아, 파워 디바이스 등에 충분히 사용할 수 있다는 것을, 본 발명자들은 발견하였다. 따라서, 저산소농도이고, 또한 FPD가 검출되지 않는 결정을 제공하는 기술이 필요하다.
이 FPD가 검출되지 않는 영역으로서, 소위 무결함 영역의 근방을 이용하는 것을 생각할 수 있다. 그러나, 이 무결함 영역은, 성장속도가 빠른 경우에 나타나는 Vacancy가 우세한 영역과, 성장속도가 느린 경우에 나타나는 Interstitial Si가 우세한 영역 사이에 나타나는 좁은 영역이기 때문에, 해당 무결함 영역이 되는 조건에서의 단결정 인상의 제어가 어려운데다가, 일반적으로 결정성장속도가 느려, 생산성 및 비용의 면에서 우수하다고는 할 수 없다.
이 때문에, 성장속도가 빠른 경우에 나타나는 Vacancy가 우세한 영역에 있어서, FPD가 검출되지 않게 될 정도까지 결함 사이즈를 작게 하는 기술이 요망된다. 이러한 기술로는, 특허문헌 1, 2에서, 단결정의 제조에 있어서, 결함형성 온도대의 통과시간을 단축하여, 결함 사이즈를 작게 하는 기술이 개시되어 있다. 또한, 특허문헌 3, 4에서는, 결함형성 온도대뿐만 아니라, 과잉의 점결함의 농도를 고려한 기술이 개시되어 있다. 또한, 특허문헌 5에는, 단결정에 질소를 도프함으로써 결함을 적게 하는 기술이 개시되어 있다.
그러나, 이들 기술에 있어서는, 어떠한 경우에도 결함밀도의 저감은 달성하고 있으나, FPD의 밀도가 0이 되는 조건까지는 이르지 못했다. 또한, 파워 디바이스용이라고 하는 시점(視点)도 없으므로, 저산소농도라고 하는 관점도 검토되지는 않았다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 예를 들어 파워 디바이스용으로서 호적하게 이용할 수 있는 저산소농도의 실리콘 단결정 웨이퍼를, 생산성 좋게 저비용으로 제조할 수 있는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, CZ 단결정 제조장치를 이용하여 실리콘 단결정 잉곳을 육성하고, 이 육성한 실리콘 단결정 잉곳으로부터 실리콘 단결정 웨이퍼를 잘라내는 실리콘 단결정 웨이퍼의 제조방법으로서, 상기 실리콘 단결정 잉곳의 육성에 있어서의 성장속도를 V, 결정성장계면 근방에서의 온도구배를 G, 우세한 점결함이 Vacancy에서 Interstitial Si로 변화했을 때의 V/G의 값을 (V/G)crt로 한 경우에, V/G≥1.05×(V/G)crt가 되는 성장조건으로, 산소농도 7×1017atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳을 육성하고, 이 육성한 실리콘 단결정 잉곳으로부터, Vacancy가 우세한 영역을 포함하고, 또한, 선택 에칭에 의해 FPD가 검출되지 않는 실리콘 단결정 웨이퍼를 제조하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법을 제공한다.
이처럼 실리콘 단결정 잉곳을 육성하여 실리콘 단결정 웨이퍼를 제조함으로써, 디바이스를 제작한 경우 내압이나 리크의 불량이 발생하지 않는 저산소농도의 실리콘 단결정 웨이퍼를 생산성 좋게 제조할 수 있다. 따라서, 예를 들어 파워 디바이스용으로서 호적한 실리콘 단결정 웨이퍼를 저비용으로 제조할 수 있다.
이때, 상기 실리콘 단결정 잉곳을 육성하기 전에, 미리, 산소농도 7×1017atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳을 성장속도를 변화시키면서 육성하고, 이 육성한 실리콘 단결정 잉곳의 FPD가 검출되지 않는 범위에서 최대 성장속도에 있어서의 V/G를 구하고, 이 구한 V/G의 조건으로 육성한 실리콘 단결정 잉곳에 있어서의 FPD로서 검출되지 않는 결함 사이즈를 점결함 시뮬레이션으로 구하고, 상기 미리 구한 FPD로서 검출되지 않는 결함 사이즈 이하가 되는 조건으로, 상기 실리콘 단결정 웨이퍼를 잘라내는 실리콘 단결정 잉곳을 육성하는 것이 바람직하다.
이처럼 실리콘 단결정 잉곳을 육성함으로써, FPD가 검출되지 않는 저산소농도의 실리콘 단결정 웨이퍼를 확실하게 제조할 수 있다.
이때, 상기 실리콘 단결정 잉곳을 육성할 때, 질소를 도프하여, 질소농도 1×1013~1×1016(/cm3)의 상기 실리콘 단결정 잉곳을 육성하는 것이 바람직하다.
이러한 농도로 질소를 도프함으로써, 결함을 보다 작게 할 수 있고, 보다 용이하게 FPD가 검출되지 않는 실리콘 단결정 웨이퍼를 제조할 수 있다.
이때, 상기 실리콘 단결정 잉곳을, 원료융액을 수용하는 도가니가 배치된 메인챔버와, 이 메인챔버의 상부에 접속되어, 상기 육성한 실리콘 단결정 잉곳을 수납하는 인상챔버와, 상기 메인챔버의 천정부로부터 상기 도가니에 수용된 원료융액의 액면을 향해 연신하여, 육성 중의 상기 실리콘 단결정 잉곳을 둘러싸는 냉각통과, 이 냉각통의 내측에 부착된 냉각보조통을 갖는 상기 CZ 단결정 제조장치를 이용하여 육성하는 것이 바람직하다.
이러한 단결정 제조장치를 이용함으로써, 육성한 실리콘 단결정 잉곳을 효과적으로 냉각하여 결함 사이즈를 효율적으로 작게 할 수 있다.
이때, 상기 냉각보조통의 하단(下端)이, 상기 냉각통의 하단과 동일하거나 그보다 하방으로 연신하고, 또한, 상기 원료융액의 액면까지는 도달하지 않는 상기 CZ 단결정 제조장치를 이용하는 것이 바람직하다.
이러한 냉각보조통이라면, 육성 중의 실리콘 단결정 잉곳의 보다 고온의 부분을 효과적으로 냉각할 수 있고, 보다 결함 사이즈를 작게 할 수 있다.
이때, 상기 냉각보조통이, 축방향으로 이어진 끊어진 부분(切れ目)이 형성된 것인 상기 CZ 단결정 제조장치를 이용하는 것이 바람직하다.
이러한 냉각보조통이라면, 열팽창에 의해 냉각통에 밀착하여, 보다 효율적으로 열을 전달할 수 있으므로, 보다 효율적인 냉각에 의해 결함 사이즈를 확실하게 작게 할 수 있다.
이때, 상기 냉각통의 재질이, 철, 크롬, 니켈, 구리, 티탄, 몰리브덴, 텅스텐, 및 이들 어느 하나를 포함하는 합금 중 어느 하나, 또는, 티탄, 몰리브덴, 텅스텐, 및 백금족 금속 중 어느 하나로 금속이 피복된 것인 상기 CZ 단결정 제조장치를 이용하는 것이 바람직하다.
이때, 상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것이 바람직하다.
이러한 재질이라면, 육성된 실리콘 단결정 잉곳을 효율적으로 냉각하여, 결함 사이즈를 충분히 작게 할 수 있다.
이상과 같이, 본 발명에 따르면, 예를 들어 파워 디바이스용으로서 호적한 실리콘 단결정 웨이퍼를 생산성 좋게 저비용으로 제조할 수 있다.
도 1은, 본 발명에 이용할 수 있는 CZ 단결정 제조장치의 일 예를 나타내는 개략도이다.
도 2는, 본 발명에 이용할 수 있는 CZ 단결정 제조장치의 다른 일 예를 나타내는 개략도이다.
도 3은, 본 발명에 이용할 수 있는 CZ 단결정 제조장치의 냉각보조통을 나타내는 개략도이다.
도 4는, 통상산소농도와 저산소농도의 실리콘 단결정 잉곳의 성장속도에 따른 결함영역을 나타내는 개략도이다.
도 5는, 산소농도와 FPD밀도의 관계를 나타내는 그래프이다.
도 6은, 산소농도와 LSTD밀도의 관계를 나타내는 그래프이다.
도 7은, V/G와 최대결함 사이즈의 관계를 나타내는 그래프이다.
도 8은, 실시예 1에 있어서 조사한 V/G와 최대결함 사이즈의 관계를 나타내는 그래프이다.
도 9는, 실시예 2에 있어서 조사한 V/G와 최대결함 사이즈의 관계를 나타내는 그래프이다.
도 10은, 비교예 2에 있어서 이용한 단결정 제조장치를 나타내는 개략도이다.
도 11은, 비교예 2에 있어서 조사한 V/G와 최대결함 사이즈의 관계를 나타내는 그래프이다.
이하, 본 발명에 대하여, 실시태양의 일 예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
본 발명은, CZ 단결정 제조장치를 이용하여 실리콘 단결정 잉곳을 육성하고, 이 육성한 실리콘 단결정 잉곳으로부터 실리콘 단결정 웨이퍼를 잘라내는 실리콘 단결정 웨이퍼의 제조방법이다.
그리고, 본 발명에서는, 실리콘 단결정 잉곳의 육성에 있어서의 성장속도를 V, 결정성장계면 근방에서의 온도구배를 G, 우세한 점결함이 Vacancy에서 Interstitial Si로 변화했을 때의 V/G의 값을 (V/G)crt로 한 경우에, V/G≥1.05×(V/G)crt가 되는 성장조건으로, 산소농도 7×1017atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳을 육성하고, 이 육성한 실리콘 단결정 잉곳으로부터, Vacancy가 우세한 영역을 포함하고, 또한, 선택 에칭에 의해 FPD가 검출되지 않는 실리콘 단결정 웨이퍼를 제조한다.
CZ법은 FZ법에 비해, 8인치(200mm) 이상의 대구경 결정도 용이하게 육성 가능하다. 본 발명자들은, 이러한 CZ법에 의한 단결정 제조에 있어서, 성장속도가 빠른 것으로 나타나는 Vacancy가 우세한 영역에서, 산소농도를 7×1017atoms/cm3(ASTM '79) 이하로 하면 결함 사이즈의 축소가 일어나는 것을 발견하였다. 그리고, FPD로서 검출되지 않을 정도의 결함 사이즈로 함으로써, 디바이스를 제작하여도 내압이나 리크의 불량이 발생하지 않는다. 따라서, 이러한 디바이스 불량이 발생하지 않는 웨이퍼를 제조하기 위하여, V/G가 (V/G)crt에 비해 5% 이상 큰 값을 취하는 고속성장조건으로 실리콘 단결정 잉곳을 육성할 수 있고, 생산성을 크게 향상시킬 수 있다. 이러한 V/G의 값은, 결함 사이즈를 고려한 경우, 크면 클수록 바람직하다. 단, 실제로는 지나치게 고속성장시키면, 결정변형 등의 문제로 단결정화가 어려워진다는 점에서, V/G≤5×(V/G)crt인 것이 바람직하다.
여기서, G의 값은 시뮬레이션 소프트나 산출에 이용하는 온도대에 따라 상이한데, 제조자간에 구체적인 숫자의 비교가 어렵지만, 이하에 구체적인 예를 나타낸다.
온도의 산출에는 FEMAG라고 하는 시뮬레이션 소프트를 이용할 수 있다. 이 소프트를 이용하여, 어느 단결정 제조장치 및 핫존의 온도를 시뮬레이션하고, 융점으로부터 1400℃까지의 온도구배를 G(K/mm)로 한다. 시뮬레이션한 단결정 제조장치에서, 실제로 성장속도V(mm/min)를 변화시키면서 결정을 육성하고, 그 결정을 세로로 쪼개어(縱割り) 평가하여, 우세한 점결함종이 변화할 때의 성장속도Vcrt를 구한다. 몇 가지 조건으로 이것을 구하면, (V/G)crt(=Vcrt/G)는, 상기 서술한 조건으로는 0.175(mm2/min·K)로 일정한 값으로서 구해진다. 따라서, 목적의 결정을 얻기 위한 V/G는, 본 발명을 이용한 방법에 있어서는 0.184(mm2/min·K) 이상이다.
또한, 본 발명에 있어서, 실리콘 단결정 잉곳을 육성하기 전에, 미리, 산소농도 7×1017atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳을 성장속도를 변화시키면서 육성하고, 이 육성한 실리콘 단결정 잉곳의 FPD가 검출되지 않는 범위에서 최대 성장속도에 있어서의 V/G를 구하고, 이 구한 V/G의 조건으로 육성한 실리콘 단결정 잉곳에 있어서의 FPD로서 검출되지 않는 결함 사이즈를 점결함 시뮬레이션으로 구하는 것이 바람직하다. 그리고, 이 미리 구한 FPD로서 검출되지 않는 결함 사이즈 이하가 되는 조건으로, 실리콘 단결정 웨이퍼를 잘라내는 실리콘 단결정 잉곳을 육성할 수 있다.
이처럼 미리 저산소농도에서 FPD로서 검출되지 않는 결함 사이즈를 구해, 해당 결함 사이즈 이하가 되는 조건으로 실리콘 단결정 잉곳을 육성함으로써, 확실하게 FPD가 검출되지 않는 실리콘 단결정 웨이퍼를 제조할 수 있다.
구체적으로는, 먼저 7×1017atoms/cm3(ASTM '79) 이하의 저산소농도에 있어서 성장속도를 변화시키면서 육성한 실리콘 단결정 잉곳을 이용하여, 예를 들어 세로로 쪼개어 평가함으로써, FPD가 발생하는 영역이 슈링크(shrink)하는 V/G를 구한다. 한편 점결함 시뮬레이션으로부터 결함 사이즈를 산출하는 수단을 준비하고, 상기 성장속도를 변화시키면서 육성한 실리콘 단결정 잉곳에서 구해진 FPD 슈링크V/G에 있어서의 결함 사이즈를 구하고, 이를 목표 사이즈로 정한다. 실리콘 단결정 잉곳의 육성에 있어서의 냉각조건(G)이나 성장속도(V)를 변경한 경우에도, 상기와 같이 결함 사이즈 산출수단을 이용하여 사이즈를 산출하고, 목표 사이즈를 하회하는 조건으로 실리콘 단결정 잉곳을 육성한다면 목표의 품질을 확실하게 달성하는 것이 가능하다.
여기서, FPD의 검출방법으로는, 예를 들면, 불산·질산·아세트산·물로 이루어진 선택성이 있는 에칭액에, 실리콘 단결정 잉곳으로부터 잘려진 샘플을 유동하지 않고 방치함으로써, 흐름패턴(流れ模樣)을 수반하는 FPD라 불리는 결함이 관찰된다.
본 발명의 제조방법에서는, 예를 들어 도 1에 나타내는 CZ 단결정 제조장치를 이용하여, 쵸크랄스키법에 의해 실리콘 단결정 잉곳을 육성한다.
여기서, 본 발명의 제조방법에 이용할 수 있는 CZ 단결정 제조장치에 대하여 설명한다.
도 1의 CZ 단결정 제조장치(20)는, 메인챔버(1)와, 메인챔버(1) 내에서 원료융액(4)을 수용하는 석영도가니(5) 및 흑연도가니(6)와, 석영도가니(5) 및 흑연도가니(6)의 주위에 배치된 히터(7)와, 히터(7)의 외측 주위의 단열부재(8)와, 메인챔버(1)의 상부에 접속되어, 육성한 실리콘 단결정 잉곳(3)을 수납하는 인상챔버(2)를 구비하여 구성되어 있다. 인상챔버(2)에는 로 내를 순환시키는 가스를 도입하는 가스도입구(10)가 마련되고, 메인챔버(1)의 저부에는 로 내를 순환한 가스를 배출하는 가스유출구(9)가 마련되어 있다. 또한, 히터(7)나 원료융액(4)으로부터의 열의 복사를 차단하기 위한 차열부재(13)도 마련할 수 있다. 석영도가니(5) 및 흑연도가니(6)는 결정성장 축방향으로 승강 가능하며, 결정성장 중에 결정화하여 감소한 원료융액(4)의 액면하강분을 보충하도록 석영도가니(5) 및 흑연도가니(6)를 상승시킨다. 이에 따라, 원료융액(4)의 액면의 높이는 거의 일정하게 유지된다.
또한, 제조조건에 맞추어, 메인챔버(1)의 외측에 자장발생장치(도시하지 않음)를 설치하고, 원료융액(4)에 수평방향 혹은 수직방향의 자장을 인가함으로써, 원료융액(4)의 대류를 억제하고, 단결정의 안정성장을 도모하는, 이른바 MCZ법의 장치를 이용할 수도 있다.
본 발명에서는, 이들 장치의 각 부는, 예를 들어 종래와 동일한 것을 이용할 수 있다.
이러한 장치(20)는, 메인챔버(1)의 천정부로부터 석영도가니(5)에 수용된 원료융액(4)의 액면을 향해 연신하여, 육성 중의 실리콘 단결정 잉곳(3)을 둘러싸는 원통형상의 냉각통(11)과, 이 냉각통(11)의 내측에 부착된 냉각보조통(14)을 갖는 것이 바람직하다. 이 냉각통(11)에는, 냉각매체를 도입하기 위한 냉각매체도입구(12)가 마련되어 있다.
결함 사이즈를 작게 하기 위해서는, 실리콘 단결정 잉곳의 냉각속도도 중요하고, 급냉할수록 결함 사이즈는 작아진다. 따라서, 냉각매체에 강제냉각되는 냉각통이나, 실리콘 단결정 잉곳으로부터의 열을 흡수하여 냉각통에 전달하는 냉각보조통을 마련한 장치라면, 효율적으로 결함 사이즈를 작게 할 수 있다.
이러한 냉각보조통(14)의 하단은, 도 1과 같이 냉각통(11)의 하단보다 하방으로 연신하고, 또한, 원료융액(4)의 액면까지는 도달하지 않는 것이거나, 또는, 도 2와 같이, 하단이 냉각통(11)의 하단과 동일한 냉각보조통(14')인 것이 바람직하다. 또한, 도 2에 나타내는 바와 같이, 냉각통 보호재(15)를 마련할 수도 있다.
이러한 냉각보조통이라면, 고온의 결정부위를 냉각할 수 있으므로, 효율적으로 실리콘 단결정 잉곳을 냉각하여 결함 사이즈를 작게 할 수 있다.
또한, 냉각보조통(14)은, 도 3에 나타내는 바와 같이, 축방향으로 이어진 끊어진 부분(16)이 형성된 것인 것이 바람직하다.
이러한 끊어진 부분이 형성되어 있으면, 냉각보조통이 열팽창했을 때에 냉각통에 밀착하게 되어, 보다 열을 전달하는 능력이 증가한다.
이러한 냉각통(11)의 재질은, 철, 크롬, 니켈, 구리, 티탄, 몰리브덴, 텅스텐, 및 이들 어느 하나를 포함하는 합금 중 어느 하나인 것이 바람직하다. 또는, 티탄, 몰리브덴, 텅스텐, 및 백금족 금속 중 어느 하나로 금속이 피복된 것도 바람직하다. 이 피복되는 금속으로는, 철, 크롬, 니켈, 구리, 티탄, 몰리브덴, 텅스텐, 및 이들 어느 하나를 포함하는 합금 중 어느 하나인 것이 바람직하다.
냉각통(11)의 재질로서, 특히, 철, 크롬, 니켈의 합금인 SUS가 범용성이 높고 사용하기 쉽다.
또한, 냉각보조통(14, 14')의 재질은, 고온에서 안정적이고, 또한 열전도율이 높은 것이 바람직하며, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 것이 바람직하다. 특히, 열전도율이 좋은 것에 더하여, 열의 복사율이 높고 결정으로부터의 열을 쉽게 흡열하는 흑연재가 바람직하다.
이하에, 상기와 같은 단결정 제조장치(20)에 의한 실리콘 단결정 잉곳의 육성방법의 일 예를 설명한다.
먼저, 석영도가니(5) 내에서, 실리콘의 고순도 다결정원료를 융점(약 1420℃) 이상으로 가열하여 융해하고, 원료융액(4)으로 한다. 다음에, 와이어를 권출함으로써, 원료융액(4)의 표면 대략 중심부에 종결정의 선단을 접촉 또는 침지시킨다. 그 후, 석영도가니(5), 흑연도가니(6)를 적당한 방향으로 회전시킴과 함께, 와이어를 회전시키면서 권취하여, 종결정을 인상함으로써, 실리콘 단결정 잉곳(3)의 육성을 개시한다.
이후, 인상속도와 온도를, 본 발명의 산소농도, 결함영역, V/G가 되도록 적절히 조정하여, 대략 원기둥형상의 실리콘 단결정 잉곳(3)을 얻을 수 있다.
본 발명에서는, 실리콘 단결정 잉곳을 육성할 때, 질소를 도프하여, 질소농도 1×1013~1×1016(/cm3)의 실리콘 단결정 잉곳을 육성하는 것이 바람직하다.
이러한 질소농도이면, 결함 사이즈를 작게 할 수 있고, 한편 실리콘 단결정 잉곳의 단결정화를 저해하는 일도 없다.
이상과 같이 육성한 실리콘 단결정 잉곳을, 슬라이스하여 잘라내고, 면취하고, 래핑, 에칭, 연마 등을 행하여, 산소농도 7×1017atoms/cm3(ASTM '79) 이하이고, Vacancy가 우세한 영역을 포함하고, 또한, 선택 에칭에 의해 FPD가 검출되지 않는 실리콘 단결정 웨이퍼를 제작한다. 한편, 본 발명에서는, 성장속도를 더욱 높여, 전체면이 Vacancy가 우세한 영역인 실리콘 단결정 웨이퍼로 하는 것이, 생산성의 점에서 보다 바람직하다.
이상과 같은 실리콘 단결정 웨이퍼이면, 제작한 디바이스의 내압불량이나 리크불량을 발생시키지 않고, 파워 디바이스에 호적한 고품질이고 저비용인 웨이퍼가 된다.
실시예
이하, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
(실험 1)
우선 저산소 결정의 결함특성 파악을 행하였다.
통상산소농도의 실리콘 결정에 있어서의 결함분포를, 성장속도에 대하여 모식적으로 나타내면 도 4(a)와 같이 된다. 성장속도가 고속측에서 Vacancy 우세영역, 저속측에서 Interstitial Si 우세영역이 된다.
이 고속측 영역 중, 웨이퍼를 잘라낸 경우 OSF핵이 외주에 붙어있다고 생각되는, 충분히 Vacancy 우세영역에 있어서, 산소농도가 상이한 실리콘 단결정 잉곳을 다수 육성하였다. 이들 실리콘 단결정 잉곳으로부터 웨이퍼형상의 샘플을 잘라내어, FPD평가를 행하였다. FPD의 관찰은, 웨이퍼형상 샘플에 대하여, 평면연삭, 세정, 혼산(混酸)에 의한 미러에칭을 행한 후, 불산·질산·아세트산·물로 이루어진 선택성이 있는 에칭액에 샘플을 유동하지 않고, 에칭에 의한 절삭량(取代)이 양측에서 25±3μm가 될 때까지 방치한 후, 광학현미경으로 카운트하였다.
이에 따라 검출된 FPD의 밀도는 도 5에 나타내는 바와 같이, 산소농도 의존성이 명확하게 보여졌다. 산소농도가 8×1017atoms/cm3(ASTM '79)부터 7×1017atoms/cm3(ASTM '79)까지의 사이에, 산소농도의 저하에 따라 FPD밀도가 급격히 내려가는 현상이 보여졌다.
한편 이들 데이터를 취한 샘플과 동일샘플을 벽개하고, 적외 산란 토모그래프(Mitsui금속사제 MO441)를 이용하여 LSTD밀도를 조사하였다. 그 결과를 도 6에 나타낸다.
FPD밀도가 산소농도의 저하에 따라 급격하게 저하된 것에 비해, LSTD밀도는 산소농도에 영향을 받지 않고, 거의 일정한 값이 되어 있었다.
FPD와 LSTD는, Void라 불리는 공극으로 알려져 있다. 저산소농도의 결정에서는, 동종의 결함이더라도 LSTD로는 검출되는데, FPD로는 검출되지 않는 결함이 있게 된다. LSTD로는 검출되지만 FPD로는 검출되지 않는 원인으로서, 결함 사이즈가 작은 것, 결함의 상태가 변화하는 것을 생각할 수 있다. 일반적으로 CZ결정 중의 Void의 내부에는 내벽산화막이 존재해 있다. 그러나, 저산소화에 의해, 이 내벽산화막이 박막화되어, 없어지는 방향인 것이 추정된다. FPD에 의한 검출에서는, 이 산화막의 박막화가 영향을 줄 가능성을 생각할 수 있다. 한편 LSTD는, 적외광의 산란에 의해 검출되므로, 유전율 차가 있다면 산란이 일어나고, 따라서 산화막이 없는 공극에 대하여, 보다 민감하게 검출하는 것으로 추정된다.
이상으로부터, Vacancy가 우세한 영역에 존재하는 Void는, 저산소농도화가 진행되면 LSTD로는 검출되는데, FPD로는 검출되지 않는 것이 있다는 것을 알 수 있었다. 이는, 상기한 바와 같이, 저산소농도화에 의해 사이즈가 작아지는 것 및 Void결함 내의 내벽산화막이 박막화된 것에 의한 것이라 추정된다. 적어도 파워 디바이스 등 첨단 디바이스에 이용하는 경우, FPD로서 검출되지 않는 결함이 된다면, 문제없이 사용할 수 있다.
따라서, 상기 서술한 7×1017atoms/cm3(ASTM '79)를 하회하는 저산소농도화에 의해, FPD로서 검출되기 어렵게 하는 기술은 매우 중요하고, 파워 디바이스용 등의 디바이스용 실리콘 단결정 웨이퍼의 제조에 응용할 수 있다.
(실험 2)
또한, 산소농도가 FPD로서 검출되는 결함에 미치는 영향을 보기 위하여, 성장속도를 변화시켜 결함영역을 조사하는 실험을 행하였다.
단결정 제조장치 및 핫존(HZ)은, 도 1에 나타내는 장치를 이용하였다. 이 단결정 제조장치는, 메인챔버 천정부로부터 원료융액 표면을 향해 연신하고, 실리콘 단결정 잉곳을 둘러싸는 원통형상의 수냉된 SUS제 냉각통을 가지고 있다. 또한, 그 내측에 냉각보조통을 끼우고 있다. 이 냉각보조통은 흑연재로 형성되어 있다. 또한, 냉각보조통에는, 도 3에 나타내는 바와 같은 세로방향으로 관통하는 끊어진 부분(16)이 있다. 냉각보조통의 하단은, 냉각통의 하단보다 더욱 하측까지 연신되어, 실리콘 단결정 잉곳을, 보다 고온역으로부터 냉각하는 구조로 되어 있다.
이 장치에 의해, 자장을 인가(자장발생장치는 도시하지 않음)하는 쵸크랄스키법(MCZ법)에 의해, 직경 8인치(200mm)의 실리콘 단결정 잉곳을 육성하였다.
MCZ법에 있어서, 성장속도를 고속측으로부터 저속측으로 서서히 저하시키면서, 실리콘 단결정 잉곳을 육성하였다. 이때, 실리콘 단결정 잉곳에 포함되는 산소농도를 제어하는 파라미터만을 변경하고, 그 밖의 조건은 변경하지 않고, 산소농도가 상이한 2개의 실리콘 단결정 잉곳을 육성하였다.
얻어진 실리콘 단결정 잉곳으로부터, 웨이퍼형상의 샘플을 잘라내고, FT-IR법에 의해 산소농도를 측정하였다. 그 결과, 각각 약 12×1017atoms/cm3(ASTM '79), 약 6.5×1017atoms/cm3(ASTM '79)였다. 웨이퍼형상 샘플을 잘라낸 부분에 인접한 블록을, 결정성장축을 따라 세로로 잘라, 세로로 쪼갠 샘플을 제작하였다. 이 세로로 쪼갠 샘플을, 실험 1과 동일한 플로우를 이용하여 선택 에칭하고, FPD분포를 관찰하였다.
각각의 결함분포를 조사하면, 산소농도가 높은 쪽의 샘플에서는 도 4(a), 산소농도가 낮은 쪽의 샘플에 있어서는 도 4(b)와 같이 되어 있었다. 이 중, FPD의 분포는, 성장속도가 빠른 부분으로부터 느린 부분을 향해 슈링크하는 형상이었다. 그 슈링크한 선단부를 육성하고 있었을 때의 성장속도V와 결정성장계면 근방의 온도구배G의 비 V/G(FPD가 검출되지 않는 범위에서 최대 성장속도에 있어서의 V/G)를 구하였다. 여기서 V/G를 구한 이유는, 결함분포는 V/G의 비를 이용하여 논의(議論)되는 것이 결함형성 메커니즘으로부터 일반적이기 때문이다. G는, 로 구조의 온도 해석이 가능한 시뮬레이션 소프트 FEMAG를 이용하여, 실험에 이용한 로 구조에서의 온도분포를 구하고, 결정중심부에서의 융점으로부터 1400℃까지의 온도구배로서 구하였다.
세로로 쪼갠 결정의 FPD분포로부터 얻어진 FPD 슈링크V/G의 값은, 도 4(a)의 산소농도가 높은 샘플에서 0.180(mm2/min·K), 도 4(b)의 저산소 샘플에서 0.186(mm2/min·K)이었다. 양자의 G는 동일하다는 점에서, 3%강(强)의 성장속도의 고속화가 가능한 것이 확인되었다. 통상의 무결함결정 육성 마진은 3-5% 정도인 것을 고려할 때, 저산소농도화에 의해 FPD 슈링크 성장속도가 상당히 고속화된다고 할 수 있다. 이 실험으로부터도, 저산소농도화에 의해 FPD로서 검출되지 않는 영역이 확대된 것을 확인할 수 있었다.
(실험 3)
다음에 결함 사이즈 시산(試算)을 행하여, 달성해야 할 조건을 검토한다.
실리콘 결정 중에 Grown-in결함이 발생하는 메커니즘은, Voronkov, Amon 등에 의해 제창되었으며, 많은 기술자들에 의해 검토된 점결함의 확산모델로 설명된다. 이들의 개략은 이하와 같다.
우선, 융점에서 평형농도의 점결함(Vacancy와 Interstitial Si)이 도입된다. 결정 중에 도입된 점결함은, 결정 육성에 수반하는 온도저하에 따라 평형농도가 저하되기 때문에 과포화가 된다. 그 과포화된 점결함은, 결정의 표면이나 성장계면을 향해 확산되어 간다. 이 확산시에, Vacancy와 Interstitial Si에서는 평형농도 및 확산계수의 온도 의존성이 상이하다는 점에서, 성장속도가 빠른 경우에는 Vacancy가 우세해지고, 성장속도가 느린 경우에는 Interstitial Si가 우세해진다. 과포화된 우세한 점결함이, 결함형성 온도대가 되면 2차 결함인 Grown-in결함을 형성한다. 이것이 Vacancy 우세한 경우의 Void이고, Interstitial Si 우세한 경우의 전위 루프 등이다. 이들 점결함의 우열은, 성장속도V와 결정성장계면 근방의 온도구배G의 비인 V/G에 의해, 결정된다고 알려져 있다.
이 모델을 토대로, 최대결함 사이즈를 시산하였다.
우선, 결정중심부에서의 과포화 점결함의 농도를 시산하였다. 비교적 급냉한 조건의 경우, 결정중심부로부터 결정 표면으로 확산의 영향은 적고, 비탈길확산이라 불리는 성장계면을 향해 일어나는 확산에 의해, 점결함의 과포화농도가 크게 영향을 받는다. 이에 시뮬레이션 소프트 FEMAG를 이용하여, 결정중심부의 축방향의 온도분포를 구하고, 융점으로부터 결함형성 온도대까지의 온도를 20도 정도마다 나누어, 1차원의 비탈길확산을 계산하여, 간이적으로 과포화 점결함의 농도를 산출하였다. 다음에, 결함형성 온도대의 통과시간으로부터 확산거리를 구하고, 확산거리 내의 과포화 점결함이 모두 1개의 2차 결함형성에 기여한다고 가정한 최대결함 사이즈를 시산하였다. 결함형성 온도대는 1150-1080℃로 하였지만, 질소를 도프한 경우에는, 형성온도가 저하된다고 알려져 있으므로 1080-1040℃로 하였다.
이 수법에 의해, 실험 2에서 구한 조건(FPD 슈링크V/G)에 있어서의 최대결함 사이즈를 시산하였다. 즉, FPD로서 검출되지 않는 결함 사이즈 중 최대결함 사이즈를 시산하였다. 결과를 도 7에 나타낸다.
도 7의 그래프의 가로축은, 상기 모델의 키 파라미터인 V/G(여기서, G는 융점으로부터 1400℃까지의 온도구배로서 구하였다)로 하고 있다. V/G가 약 0.175(mm2/min·K) 근변에서 결함 사이즈가 급격히 작아지고, 바로 커지고 있다. 이 부분이 소위 무결함 영역이고, 최하점이 되는 V/G의 전후 2% 정도는 결함이 형성되지 않아, 무결함 영역이 된다. 또한, 이보다 V/G가 작은 영역은 Interstitial-Si가 우세한 영역이고, V/G가 큰 영역은 Vacancy가 우세한 영역이다. 일반적으로는, V/G가 0.180(mm2/min·K)을 초과하는 영역은, 과포화된 Vacancy가 풍부하게 있으므로 Void결함이 형성되고, FPD가 검출된다.
그러나, 실험 2에서 구해진 바와 같이, 저산소농도의 경우에는 V/G가 0.186(mm2/min·K)에서 FPD의 영역이 슈링크하고 있었다. 이때의 조건을 도 7에 파선으로 나타내고 있으나, 이 조건으로 계산되는 최대결함 사이즈는 95nm였다. 따라서, 7×1017atoms/cm3(ASTM '79)를 하회하는 저산소농도 결정이고, 또한 최대결함 사이즈가 95nm 이하가 되는 조건에서는, FPD가 검출되지 않는다고 생각된다.
이상으로부터, 최대결함 사이즈가 95nm 이하가 되는 저산소농도 결정을 육성한다면, 고속성장을 행하여도, FPD로서 검출되지 않는 양호한 결정이 육성된다고 할 수 있다.
(실시예 1)
실험 2와 동일한 도 1에 나타내는 단결정 제조장치 및 로 내 구조를 이용하고, 자장을 인가하는 쵸크랄스키법(MCZ법)에 의해, Vacancy 풍부한 영역에서 FPD가 없는, 직경 8인치(200mm)의 실리콘 단결정 잉곳을 육성하였다.
우선, 실험 3에서 실시한 바와 같은 결함 최대사이즈의 시산을 행하였다. 실험 3에서는 질소가 없는 경우를 시산하였지만, 질소를 도프한 경우에 대해서도 계산하였다. 질소를 도프한 경우의 결함형성온도는, 1080-1040℃로 하였다. 결과를 도 8에 나타낸다. 질소를 도프하지 않은 경우에는, 도 7과 동일하며, 무결함 영역 근방에서만 결함 최대사이즈가 95nm를 하회하였다. 한편, 질소를 도프한 경우에는, 어느 V/G로도 95nm를 하회하고 있다.
이에, 성장속도V를 약 0.9mm/min로 하여 실리콘 단결정 잉곳을 육성하도록 하였다. 이때의 V/G는 0.257(mm2/min·K)이고, 1.05×(V/G)crt(=0.184mm2/min·K) 이상을 만족하며, 도 8의 점선으로 나타낸 조건이다. 목표의 산소농도는 4×1017atoms/cm3(ASTM '79)로 하여, 실리콘 단결정 잉곳 중의 질소농도가 3-9×1013(/cm3)가 되도록 질소를 도프하여 실리콘 단결정 잉곳을 육성하였다.
이상의 조건으로 육성된 실리콘 단결정 잉곳으로부터, 웨이퍼형상의 샘플을 잘라내고, 산소농도의 측정과 FPD평가를 행하였다. FT-IR법에 의해 측정된 산소농도는, 목표한 바와 같이 약 4×1017atoms/cm3(ASTM '79)였다. 또한, 실험 1, 2와 동일한 방법으로 FPD의 평가를 행하였다. 그 결과, FPD는 관찰되지 않았다.
이 실리콘 단결정 잉곳으로부터 잘려진 블록으로부터, 슬라이스, 에칭, 폴리시 등의 공정을 거쳐 폴리시드 웨이퍼(PW)를 제작하였다. 이 폴리시드 웨이퍼에, 파워 디바이스의 일종인 IG-BT를 제작하여 평가한 결과, 종래 이용되어 온 FZ결정을 이용한 폴리시드 웨이퍼(FZ-PW)와 동등한 성능이 얻어지는 것이 확인되었다. FZ법은 200mm의 대구경 결정을 얻는 것이 CZ법에 비해 어렵고, 비용이 높다. 이것을 상기 서술한 바와 같은 CZ결정으로 치환함으로써, 저비용화가 용이해진다.
(실시예 2)
실험 2 및 실시예 1에서 이용한 장치보다 더욱 실리콘 단결정 잉곳의 급냉화를 도모하기 위하여, 냉각통을 더욱 멜트면에 근접하게 한 도 2에 나타내는 단결정 제조장치 및 로 내 구조를 이용하였다.
기본적인 구조는 실험 2나 실시예 1에서 이용한 장치와 동일하지만, 냉각보조통(14')의 하단은 냉각통(11)의 하단과 거의 동일한 높이로 하고, 복사율이 높은 탄소재를 냉각통에 밀착시킴으로써 결정냉각의 능력 향상을 도모하고 있다. 냉각통(11)의 외측은, 결정냉각에는 기여하지 않아 열손실의 증가를 초래하므로, 단열재(15)에 의해 덮여 있다.
이러한 구조의 장치에서 육성한 경우의 실리콘 단결정 잉곳의 결함 최대사이즈를 시산한 결과를, 도 9에 나타낸다. 도 9에 있어서 (V/G)crt는 0.175(mm2/min·K)이고, 성장속도V가 1.2mm/min인 경우 V/G는 0.200(mm2/min·K)(≥1.05×(V/G)crt(=0.184mm2/min·K))이고, 이때의 결함 최대사이즈는 83.2nm였다. 또한, 성장속도V가 2.5mm/min인 경우, V/G는 0.416(mm2/min·K)(≥1.05×(V/G)crt(=0.184mm2/min·K))이고, 이때의 결함 최대사이즈는 94.0nm였다.
이상의 결과로부터, 목표 산소농도를 4×1017atoms/cm3(ASTM '79)로 하여, 성장속도를 1.2mm/min와 2.5mm/min의 2수준으로 한 실리콘 단결정 잉곳을 각각 육성하였다. 이들 실리콘 단결정 잉곳에 대하여, 실시예 1과 동일하게 산소농도와 FPD평가를 행하였다. 그 결과, 성장속도 1.2mm/min의 결정에서는, 산소농도가 약 4×1017atoms/cm3이고, FPD는 검출되지 않아, 목적의 품질이 얻어졌다. 한편, 성장속도 2.5mm/min의 결정은, 고속성장으로 인해 결정이 변형되어, 도중에 유전위화되었으므로, 단결정화한 부분을 평가하였다. 그 결과, 산소농도는 약 2×1017atoms/cm3까지 저하되었고, 또한 FPD는 검출되지 않아, 목적의 품질이 얻어졌다.
(비교예 1)
목표의 산소농도를 12×1017atoms/cm3(ASTM '79)로 한 것을 제외하고는, 실시예 1와 모두 동일한 조건으로 실리콘 단결정 잉곳을 육성하였다. 즉, 도 1에 나타낸 장치에서, 질소농도가 3-9×1013(/cm3)가 되도록 질소를 도프하고, 성장속도V=약 0.9mm/min로 실리콘 단결정 잉곳을 육성하였다. 그 실리콘 단결정 잉곳으로부터 잘라낸 샘플을 이용하여, 산소농도 및 FPD평가를 행하였다. 그 결과, 산소농도는 약 12×1017atoms/cm3(ASTM '79)로 목표한 바와 같았다. 한편 FPD는 검출되어, 목적의 품질이 되지는 못했다.
이상의 결과로부터, 저산소농도화가 중요한 요건 중 하나임이 명백해졌다.
(비교예 2)
실시예 1, 2에서 이용한 단결정 제조장치와는 달리, 냉각통을 갖지 않은 도 10에 나타낸 단결정 제조장치(100) 및 로 내 구조를 이용하였다. 이 장치에 있어서의 최대결함 사이즈를 시산하면, 도 11과 같이 되어, 질소 도프의 유무와 상관없이 무결함 영역 근방을 제외하고는 최대사이즈가 95nm를 하회하는 경우가 없었다. 이 장치를 이용하여, 성장속도V=0.9mm/min, V/G=0.288(mm2/min·K)이 되는 조건으로, 저산소농도를 목표로 실리콘 단결정 잉곳을 육성하였다. 그 결과, 산소농도는 4×1017atoms/cm3(ASTM '79)로 충분히 낮았지만, FPD는 검출되어, 목적의 품질을 얻을 수 없었다. 이 실리콘 단결정 잉곳으로부터 실시예 1과 동일하게, 폴리시드 웨이퍼(PW)를 제작하고, IG-BT를 제작하여 평가한 결과, 디바이스 불량이 발생하였다.
이상으로부터, 저산소농도이어도, 냉각통 등을 갖지 않고, 급냉구조가 아닌 장치를 이용한 경우, 무결함 영역보다 고속인 성장속도로는, 결함 사이즈가, FPD로서 검출되는 크기가 되는 것을 알 수 있다. 따라서, 결정의 냉각이 중요한 요소인 것으로 생각된다.
또한, 여기서 설명한 평가결과는 고전압이 가해지는 파워 디바이스에 관한 것이지만, 본 발명에 의해 제조한 실리콘 단결정 웨이퍼는, 보다 저전압으로 동작하는 메모리·CPU·촬상소자 등, 다른 디바이스에 있어서도 내압이나 리크의 문제가 없다. 그러므로, 본 발명은, 파워 디바이스용 실리콘 단결정 웨이퍼의 제조에 한정된 기술은 아니다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시일 뿐으로, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것이라면, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (20)

  1. CZ 단결정 제조장치를 이용하여 실리콘 단결정 잉곳을 육성하고, 이 육성한 실리콘 단결정 잉곳으로부터 실리콘 단결정 웨이퍼를 잘라내는 실리콘 단결정 웨이퍼의 제조방법으로서,
    상기 실리콘 단결정 잉곳의 육성에 있어서의 성장속도를 V, 결정성장계면 근방에서의 온도구배를 G, 우세한 점결함이 Vacancy에서 Interstitial Si로 변화했을 때의 V/G의 값을 (V/G)crt로 한 경우에, V/G≥1.05×(V/G)crt가 되는 성장조건으로, 산소농도 7×1017atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳을 육성하고, 이 육성한 실리콘 단결정 잉곳으로부터, Vacancy가 우세한 영역을 포함하고, 또한, 선택 에칭에 의해 FPD가 검출되지 않는 실리콘 단결정 웨이퍼를 제조하고,
    상기 실리콘 단결정 잉곳을 육성하기 전에, 미리, 산소농도 7×1017atoms/cm3(ASTM '79) 이하의 실리콘 단결정 잉곳을 성장속도를 변화시키면서 육성하고, 이 육성한 실리콘 단결정 잉곳의 FPD가 검출되지 않는 범위에서 최대 성장속도에 있어서의 V/G를 구하고, 이 구한 V/G의 조건으로 육성한 실리콘 단결정 잉곳에 있어서의 FPD로서 검출되지 않는 결함 사이즈를 점결함 시뮬레이션으로 구하고, 상기 미리 구한 FPD로서 검출되지 않는 결함 사이즈 이하가 되는 조건으로, 상기 실리콘 단결정 웨이퍼를 잘라내는 실리콘 단결정 잉곳을 육성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 실리콘 단결정 잉곳을 육성할 때, 질소를 도프하여, 질소농도 1×1013~1×1016(/cm3)의 상기 실리콘 단결정 잉곳을 육성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  4. 삭제
  5. 제1항 또는 제3항에 있어서,
    상기 실리콘 단결정 잉곳을, 원료융액을 수용하는 도가니가 배치된 메인챔버와, 이 메인챔버의 상부에 접속되어, 상기 육성한 실리콘 단결정 잉곳을 수납하는 인상챔버와, 상기 메인챔버의 천정부로부터 상기 도가니에 수용된 원료융액의 액면을 향해 연신하여, 육성 중의 상기 실리콘 단결정 잉곳을 둘러싸는 냉각통과, 이 냉각통의 내측에 부착된 냉각보조통을 갖는 상기 CZ 단결정 제조장치를 이용하여 육성하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  6. 제5항에 있어서,
    상기 냉각보조통의 하단이, 상기 냉각통의 하단과 동일하거나 그보다 하방으로 연신하고, 또한, 상기 원료융액의 액면까지는 도달하지 않는 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  7. 제5항에 있어서,
    상기 냉각보조통이, 축방향으로 이어진 끊어진 부분이 형성된 것인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  8. 제6항에 있어서,
    상기 냉각보조통이, 축방향으로 이어진 끊어진 부분이 형성된 것인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  9. 제5항에 있어서,
    상기 냉각통의 재질이, 철, 크롬, 니켈, 구리, 티탄, 몰리브덴, 텅스텐, 및 이들 어느 하나를 포함하는 합금 중 어느 하나, 또는, 티탄, 몰리브덴, 텅스텐, 및 백금족 금속 중 어느 하나로 금속이 피복된 것인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  10. 제6항에 있어서,
    상기 냉각통의 재질이, 철, 크롬, 니켈, 구리, 티탄, 몰리브덴, 텅스텐, 및 이들 어느 하나를 포함하는 합금 중 어느 하나, 또는, 티탄, 몰리브덴, 텅스텐, 및 백금족 금속 중 어느 하나로 금속이 피복된 것인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  11. 제7항에 있어서,
    상기 냉각통의 재질이, 철, 크롬, 니켈, 구리, 티탄, 몰리브덴, 텅스텐, 및 이들 어느 하나를 포함하는 합금 중 어느 하나, 또는, 티탄, 몰리브덴, 텅스텐, 및 백금족 금속 중 어느 하나로 금속이 피복된 것인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  12. 제8항에 있어서,
    상기 냉각통의 재질이, 철, 크롬, 니켈, 구리, 티탄, 몰리브덴, 텅스텐, 및 이들 어느 하나를 포함하는 합금 중 어느 하나, 또는, 티탄, 몰리브덴, 텅스텐, 및 백금족 금속 중 어느 하나로 금속이 피복된 것인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  13. 제5항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  14. 제6항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  15. 제7항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  16. 제8항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  17. 제9항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  18. 제10항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  19. 제11항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
  20. 제12항에 있어서,
    상기 냉각보조통의 재질이, 흑연재, 탄소복합재, 스테인리스, 몰리브덴, 및 텅스텐 중 어느 하나인 상기 CZ 단결정 제조장치를 이용하는 것을 특징으로 하는 실리콘 단결정 웨이퍼의 제조방법.
KR1020147025633A 2012-03-16 2013-02-15 실리콘 단결정 웨이퍼의 제조방법 KR101929506B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-060538 2012-03-16
JP2012060538A JP5733245B2 (ja) 2012-03-16 2012-03-16 シリコン単結晶ウェーハの製造方法
PCT/JP2013/000833 WO2013136666A1 (ja) 2012-03-16 2013-02-15 シリコン単結晶ウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20140135981A KR20140135981A (ko) 2014-11-27
KR101929506B1 true KR101929506B1 (ko) 2018-12-14

Family

ID=49160618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147025633A KR101929506B1 (ko) 2012-03-16 2013-02-15 실리콘 단결정 웨이퍼의 제조방법

Country Status (5)

Country Link
US (1) US9650725B2 (ko)
JP (1) JP5733245B2 (ko)
KR (1) KR101929506B1 (ko)
DE (1) DE112013001054B4 (ko)
WO (1) WO2013136666A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044277B2 (ja) * 2012-11-08 2016-12-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN103981569B (zh) * 2014-04-30 2017-08-18 上饶光电高科技有限公司 一种解决铸造晶体硅长晶阴影缺陷的方法
JP6135611B2 (ja) * 2014-07-03 2017-05-31 信越半導体株式会社 点欠陥濃度計算方法、Grown−in欠陥計算方法、Grown−in欠陥面内分布計算方法及びこれらを用いたシリコン単結晶製造方法
JP6652959B2 (ja) * 2014-07-31 2020-02-26 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
US11313049B2 (en) 2015-10-19 2022-04-26 Globalwafers Co., Ltd. Crystal pulling systems and methods for producing monocrystalline ingots with reduced edge band defects
JP6699620B2 (ja) * 2017-05-26 2020-05-27 株式会社Sumco シリコン単結晶の製造方法
CN108038841B (zh) * 2017-11-27 2020-06-23 浙江华睿科技有限公司 一种硅片ld缺陷检测方法及装置
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP6614380B1 (ja) 2019-03-20 2019-12-04 信越半導体株式会社 単結晶製造装置
JP6825728B1 (ja) 2020-01-10 2021-02-03 信越半導体株式会社 単結晶製造装置
EP4137613A1 (de) * 2021-08-18 2023-02-22 Siltronic AG Verfahren zur herstellung einer epitaktisch beschichteten hableiterscheibe aus einkristallinem silizium
CN114737247A (zh) * 2022-05-18 2022-07-12 西安奕斯伟材料科技有限公司 水冷套装置和单晶炉
CN114892268A (zh) * 2022-05-18 2022-08-12 西安奕斯伟材料科技有限公司 水冷套装置和单晶炉

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278692A (ja) * 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
JP2002068887A (ja) * 2000-08-31 2002-03-08 Shin Etsu Handotai Co Ltd 半導体単結晶の製造装置及びそれを用いた半導体単結晶の製造方法
JP2009161416A (ja) * 2008-01-10 2009-07-23 Shin Etsu Handotai Co Ltd 単結晶製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688137B2 (ja) 1991-12-04 1997-12-08 信越半導体株式会社 シリコン単結晶の引上げ方法
JP2822887B2 (ja) * 1994-06-16 1998-11-11 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP4224966B2 (ja) 1999-10-15 2009-02-18 信越半導体株式会社 シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
KR100786878B1 (ko) 2000-01-31 2007-12-20 신에쯔 한도타이 가부시키가이샤 단결정 육성장치, 그 장치를 이용한 단결정 제조방법 및단결정
WO2001083860A1 (fr) 2000-04-28 2001-11-08 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium haute qualite et procede de production de silicium monocristallin
JP2002029891A (ja) 2000-07-14 2002-01-29 Wacker Nsce Corp シリコン半導体基板とその製造方法
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278692A (ja) * 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
JP2002068887A (ja) * 2000-08-31 2002-03-08 Shin Etsu Handotai Co Ltd 半導体単結晶の製造装置及びそれを用いた半導体単結晶の製造方法
JP2009161416A (ja) * 2008-01-10 2009-07-23 Shin Etsu Handotai Co Ltd 単結晶製造装置

Also Published As

Publication number Publication date
JP5733245B2 (ja) 2015-06-10
DE112013001054T5 (de) 2014-12-11
KR20140135981A (ko) 2014-11-27
WO2013136666A1 (ja) 2013-09-19
US9650725B2 (en) 2017-05-16
JP2013193897A (ja) 2013-09-30
US20150020728A1 (en) 2015-01-22
DE112013001054B4 (de) 2022-12-15

Similar Documents

Publication Publication Date Title
KR101929506B1 (ko) 실리콘 단결정 웨이퍼의 제조방법
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP3994665B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
KR101715645B1 (ko) 실리콘 단결정 웨이퍼
JP5138678B2 (ja) Cz成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
JP4699675B2 (ja) アニールウェーハの製造方法
JP5201077B2 (ja) シリコンウェーハの製造方法
JP2001220289A (ja) 高品質シリコン単結晶の製造装置
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
JPH11199387A (ja) シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP5283543B2 (ja) シリコン単結晶の育成方法
JP2010202414A (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5282762B2 (ja) シリコン単結晶の製造方法
JP4048660B2 (ja) Czシリコン単結晶の製造方法
JP2017132686A (ja) シリコン単結晶の製造方法およびシリコンウェーハ
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant