KR101902887B1 - 태양 전지의 제조 방법 - Google Patents

태양 전지의 제조 방법 Download PDF

Info

Publication number
KR101902887B1
KR101902887B1 KR1020110141148A KR20110141148A KR101902887B1 KR 101902887 B1 KR101902887 B1 KR 101902887B1 KR 1020110141148 A KR1020110141148 A KR 1020110141148A KR 20110141148 A KR20110141148 A KR 20110141148A KR 101902887 B1 KR101902887 B1 KR 101902887B1
Authority
KR
South Korea
Prior art keywords
impurity
layer
semiconductor substrate
activation step
forming
Prior art date
Application number
KR1020110141148A
Other languages
English (en)
Other versions
KR20130073350A (ko
Inventor
이경수
이성은
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110141148A priority Critical patent/KR101902887B1/ko
Priority to US13/469,832 priority patent/US8927313B2/en
Priority to EP12004627.1A priority patent/EP2608280B1/en
Publication of KR20130073350A publication Critical patent/KR20130073350A/ko
Application granted granted Critical
Publication of KR101902887B1 publication Critical patent/KR101902887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0684—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 실시예에 따른 태양 전지의 제조 방법은, 제1 저항을 가지는 제1 부분과 상기 제1 저항보다 작은 제2 저항을 가지는 제2 부분을 가지는 불순물층을 구비하는 태양 전지의 제조 방법에 관한 것으로서, 상기 불순물층을 형성하는 단계는, 반도체 기판에 불순물을 이온 주입하는 단계; 상기 제2 부분만을 선택적으로 가열하여 상기 제2 부분 내의 불순물을 활성화시키는 제1 활성화 단계; 및 상기 제1 부분 및 상기 제2 부분을 함께 가열하여 활성화하는 제2 활성화 단계를 포함한다.

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지의 제조 방법에 관한 것으로서, 좀더 상세하게는 불순물층을 포함하는 태양 전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 광전 변환을 일으킬 수 있도록 불순물층을 형성하여 pn 접합 등을 형성하고, n형 불순물층 및/또는 p형 불순물층에 연결되는 전극을 형성한다. 이러한 불순물층의 특성을 향상하기 위하여 불순물층 내부에 주입되는 불순물의 양을 서로 다르게 하는 구조가 제안되었다. 그런데, 이러한 구조의 불순물층을 형성하기 위하여 특수한 마스크를 사용하거나 불순물 주입 공정을 여러 번 수행하여야 하는 등 공정이 복잡하며 생산성이 낮은 문제가 있었다.
본 발명의 실시예는 개선된 구조를 가지는 불순물층을 간단한 공정에 의하여 형성할 수 있는 태양 전지의 제조 방법을 제공하고자 한다.
또한, 본 발명의 실시예는 불순물층과 전극과의 얼라인 특성을 향상할 수 있는 태양 전지의 제조 방법을 제공하고자 한다.
본 실시예에 따른 태양 전지의 제조 방법은, 제1 저항을 가지는 제1 부분과 상기 제1 저항보다 작은 제2 저항을 가지는 제2 부분을 가지는 불순물층을 구비하는 태양 전지의 제조 방법에 관한 것으로서, 상기 불순물층을 형성하는 단계는, 반도체 기판에 불순물을 이온 주입하는 단계; 상기 제2 부분만을 선택적으로 가열하여 상기 제2 부분 내의 불순물을 활성화시키는 제1 활성화 단계; 및 상기 제1 부분 및 상기 제2 부분을 함께 가열하여 활성화하는 제2 활성화 단계를 포함한다.
본 실시예에서는, 균일하게 불순물을 이온 주입한 후에, 일부 부분(제2 부분)만을 선택적으로 활성화 열처리하는 제1 활성화 열처리에 의하여 불순물층(에미터층 또는 후면 전계층)이 선택적 구조를 가질 수 있도록 한다. 그리고 제2 활성화 열처리에 의하여 전체적으로 활성화를 수행하여 제1 활성화 열처리가 되지 않은 제1 부분도 열처리가 이루어질 수 있도록 한다.
이때, 레이저를 이용하여 제1 활성화 열처리를 수행하여 별도의 마스크 또는 별도의 이온 주입 공정 없이 선택적 구조를 가지는 불순물층을 형성할 수 있어 공정을 단순화할 수 있다. 그리고 불순물 주입량을 전체적으로 균일하게 하여 반도체 기판의 손상을 최소화할 수 있다. 또한, 반도체 기판의 손상을 회복하기 위한 제2 활성화 단계에서의 열처리 온도를 종래보다 낮출 수 있다. 또한, 레이저를 이용하여 제2 부분을 형성하면 제2 부분의 선폭을 줄일 수 있다.
또는, 반사 방지막 및/또는 패시베이션 막을 형성한 후에 제1 활성화 열처리를 수행하면, 제1 활성화 열처리하는 동안에 제2 부분에 대응하여 반사 방지막 및/또는 패시베이션 막에 개구부를 형성할 수 있다. 이에 따라 개구부 내에 형성되는 전극들과 제2 부분의 얼라인을 정확하게 할 수 있다. 따라서 태양 전지의 특성을 향상할 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 단면도이다.
도 2는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 일 변형예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 단면도이다.
도 5는 본 발명의 다른 변형예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 단면도이다.
도 6a 내지 도 6f는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 상세하게 설명한다. 먼저, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조된 태양 전지의 구조를 설명한 후에, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10), 반도체 기판(10)의 제1 면(이하 "전면") 쪽에 위치하는 에미터층(20), 반도체 기판(10)의 제2 면(이하 "후면") 쪽에 위치하는 후면 전계층(30), 반도체 기판(10)의 전면에 형성되는 반사 방지막(22) 및 전면 전극(24), 반도체 기판(10)의 후면(14)에 위치하는 패시베이션 막(32) 및 후면 전극(34)을 포함할 수 있다. 이를 좀더 상세하게 설명하면 다음과 같다.
반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제1 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제1 도전형 불순물은 일례로 n형일 수 있다. 즉, 반도체 기판(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 불순물을 가지는 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 후면 전극(34)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 전면 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다.
이때, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다.
이러한 반도체 기판(10)의 전면 및 후면은, 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
반도체 기판(10)의 전면 쪽에는 제2 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제2 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.
본 실시예에서 에미터층(20)은, 전면 전극들(24) 사이의 반사 방지막(22)에 인접하여 형성되며 제1 저항을 가지는 제1 부분(20a)과, 전면 전극(24)과 접촉 형성되며 제1 저항보다 낮은 제2 저항을 가지는 제2 부분(20b)을 포함할 수 있다.
이때, 에미터층(20)의 제1 부분(20a)은 70~110 옴/□의 저항을 가질 수 있고, 제2 부분(20b)은 20~40 옴/□의 저항을 가질 수 있다. 제1 부분(20a)의 저항이 70~110 옴/□ 일 때, 패시베이션 특성을 최대화할 수 있다. 그리고 제2 부분(20b)의 저항이 20~40 옴/□ 일 때, 제1 전극(24)과의 저항을 낮출 수 있다. 그러나 이는 일례로 제시한 것에 불과할 뿐 저항 수치가 변할 수 있음은 물론이다.
이와 같이, 본 실시예에서는 광이 입사되는 전면 전극(24) 사이에 대응하는 제1 부분(20a)에서는 얕은 에미터(shallow emitter)를 구현함으로써 태양 전지(100)의 효율을 향상할 수 있다. 이와 함께 전면 전극(24)과 접촉하는 제2 부분(20b)에서는 전면 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터(selective emitter) 구조를 가져 태양 전지의 효율을 최대화할 수 있다.
반도체 기판(10)의 전면에서 에미터층(20) 상에 반사 방지막(22) 및 전면 전극(24)이 형성된다.
반사 방지막(22)은 전면 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가할 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 변환 효율을 향상할 수 있다.
이러한 방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다.
전면 전극(24)은 전기 전도성이 우수한 다양한 금속 등을 포함할 수 있다. 일례로, 전면 전극(24)으로는 전기 전도성이 우수한 은(Ag)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 투명 전도성 물질을 포함하는 단일층으로 이루어지거나, 투명 전도성 물질층 위에 금속 물질층(일명 "버스바" 또는 "핑거 전극")이 적층된 형태를 가질 수도 있다.
그리고 반도체 기판(10)의 후면 쪽에는 반도체 기판(10)보다 높은 도핑 농도로 제1 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다. 후면 전계층(30)은 전자와 정공의 후면 재결합을 최소화하여 태양전지의 효율 향상에 기여할 수 있다. 이러한 후면 전계층(30)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등을 포함할 수 있다.
본 실시예에서 제1 부분(30a)은 제2 전극(34)과 접촉하지 않는 부분으로 전자와 정공의 재결합을 방지하는 패시베이션 영역이고, 제2 부분(30b)은 제2 전극(34)과 접촉하는 영역이다. 따라서 제1 부분(30a)은 상대적으로 큰 저항을 가지고, 제2 부분(30b)은 상대적으로 작은 저항을 가지는 것이 바람직하다.
이에 따라, 후면 전계층(30)의 제1 부분(30a)은 70~110 옴/□의 저항을 가질 수 있고, 제2 부분(30b)은 20~40 옴/□의 저항을 가질 수 있다. 제1 부분(30a)의 저항이 70~110 옴/□ 일 때, 패시베이션 특성을 최대화할 수 있다. 그리고 제2 부분(30b)의 저항이 20~40 옴/□ 일 때, 제2 전극(34)과의 저항을 낮출 수 있다.
이와 함께 반도체 기판(10)의 후면(14)에는 패시베이션 막(32)과 후면 전극(34)이 형성될 수 있다.
패시베이션 막(32)은 후면 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.
이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(10)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.
후면 전극(34)은 전기 전도성이 우수한 다양한 금속 등을 포함할 수 있다. 일례로, 후면 전극(34)으로는 전기 전도성이 우수하며 높은 반사율을 가지는 은(Ag)을 포함할 수 있다. 후면 전극(34)으로 반사율이 높은 은을 사용하면, 반도체 기판(10)의 후면으로 빠져나가는 광을 반사하여 다시 반도체 기판(10) 내부로 향하게 하여, 광의 사용량을 증가시킬 수 있다.
이러한 후면 전극(34)은 광이 입사되는 면이 아닌 면에 형성되는바, 전면 전극(24)보다 더 큰 폭을 가지면서 형성될 수 있다.
상술한 설명에서는 반도체 기판(10)이 n형을 가지고, 에미터층(20)이 p형을 가지는 것을 예시로 하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 반도체 기판(10)이 p형을 가지고, 에미터층(20)이 n형을 가지는 등 다양하게 변형이 가능하다.
상술한 바와 같이, 본 실시예에 따른 태양 전지(100)에서는 불순물층이 에미터층(20) 및 후면 전계층(30)이 선택적 구조를 가져 태양 전지의 효율을 최대화할 수 있다. 본 실시예에 따른 태양 전지의 제조 방법에서는 이러한 불순물층인 에미터층(20) 및/또는 후면 전계층(30)을 형성하는 방법이 개선되었는바, 이에 대하여 상세하게 설명한다. 위에서 이미 설명한 부분에 대해서는 상세한 설명을 생략한다.
도 2는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이고, 도 3a 내지 도 3f는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 2를 참조하면, 본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계(ST10), 이온 주입하는 단계(ST20), 제1 활성화 단계(ST30), 제2 활성화 단계(ST40), 반사 방지막 및 패시베이션 막을 형성하는 단계(ST50) 및 전극을 형성하는 단계(ST60)을 포함한다.
먼저, 도 3a에 도시한 바와 같이, 반도체 기판을 준비하는 단계(ST10)에서는 제1 도전형 불순물을 구비하는 반도체 기판(10)을 준비한다. 반도체 기판(10)의 전면 및 후면은 텍스쳐링에 의하여 요철을 가질 수 있다. 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다.
이어서, 도 3b에 도시한 바와 같이, 이온 주입하는 단계(ST20)에서는. 반도체 기판(10)의 전면에 제2 도전형 불순물을 주입하여 제1 층(200)을 형성하고 반도체 기판(10)의 후면에 제1 도전형 불순물을 주입하여 제2 층(300)을 형성한다.
좀더 상세하게 설명하면, 반도체 기판(10)의 전면에 제2 도전형 불순물을 전체적으로 균일한 주입량으로 주입하고, 반도체 기판(10)의 후면에 제1 도전형 불순물을 전체적으로 균일한 주입량으로 주입한다. 이러한 제2 도전형 불순물의 주입과 제1 도전형 불순물의 주입은 동시 또는 순차적으로 이루어질 수 있다.
일례로, 불순물로 보론(B)을 사용하는 경우에는, 5~20keV의 에너지를 이용하여 2~4×1015/cm2의 주입량으로 보론을 주입할 수 있다. 이는 보론의 질량이 작아 핵 저지(nuclei stopping)보다는 전자 저지(electronic stopping)에 의해 정지되기 때문에, 5~20keV의 에너지를 이용하여 2~4×1015/cm2의 주입량으로 주입하여 반도체 기판(10)에 손상을 주지 않는 것이 바람직하기 때문이다. 또한, 상술한 범위는 에미터층(도 3d의 참조부호 20, 이하 동일) 또는 후면 전계층(도 3d의 참조부호 30, 이하 동일)의 저항 등을 고려하여 결정된 것이다.
따른 예로, 불순물로 인(P)을 사용하는 경우에는, 10~50keV의 에너지를 이용하여 3~8×1015/cm2의 주입량으로 인을 주입할 수 있다. 이러한 에너지 및 주입량에서는 인에 의하여 반도체 기판(10)을 부분적으로 비정질화할 수 있다. 그러면, 이후에 수행되는 제1 및/또는 제2 활성화 열처리 시에 반도체 기판(10)의 실리콘을 시드로 하여 비정질화된 부분에서 고체 상태 에피택시 성장이 일어나기 때문이다. 즉, 인을 사용하는 경우에는 상술한 에너지 및 주입량을 사용하여 반도체 기판(10)에 격자 손상을 발생시킨 후 활성화 열처리를 하여 고체 상태 에피턱시 성장을 일으켜 제1 및/또는 제2 활성화 단계(ST30, ST40)에서의 온도를 낮추는 것이 바람직하다. 또한, 상술한 범위는 에미터층(20) 또는 후면 전계층(30)의 저항 등을 고려하여 결정된 것이다.
이렇게 제1 및 제2 도전형 불순물을 이온 주입에 의하여 반도체 기판(10)에 도핑하면, 수평 방향(lateral direction)으로의 도핑을 줄일 수 있어 집적도를 향상할 수 있으며 농도를 쉽게 조절할 수 있다.
이어서, 도 3c에 도시한 바와 같이, 제1 활성화 단계(ST30)에서는 기설정된 에미터층(20)의 제2 부분(20b)의 패턴 및 후면 전계층(30)의 제2 부분(30b)의 패턴에 따라 선택적으로 레이저(210, 310)를 조사하여 제2 부분(20b, 30b) 내의 불순물을 활성화시킨다. 이러한 제1 활성화 단계(ST30)는 제2 부분(20b, 30b)이 제1 부분(20a, 20b)보다 높은 도핑 농도를 가져 작은 저항을 가지도록 제2 부분(20b, 30b)에 선택적으로 수행된다.
즉, 에미터층(20) 및 후면 전계층(30)이 선택적인 구조를 가질 수 있도록 레이저를 이용하여 제2 부분(20b, 30b) 내의 불순물을 선택적으로 활성화시킨다. 즉, 레이저를 조사하면 제2 부분(20b, 30b)에 해당하는 부분이 국부적으로 가열되고, 반도체 기판(10)를 구성하는 결정질 실리콘을 시드(seed)로 하여 액체 상태 에피택시(liquid phase expitaxy) 성장이 일어나게 된다. 이에 대하여 좀더 상세하게 설명한다.
일반적으로 이온 주입 후에는 반도체 기판(10)이 손상 또는 파괴되어 다수의 격자 결함 등이 존재하게 되어 전자나 정공의 이동도를 저하시키고, 이온 주입된 불순물은 격자 위치가 아닌 위치에 위치하여 활성화되지 않는다. 이런 상태의 반도체 기판(10)의 제2 부분(20b, 30b)에 레이저(210, 310)를 조사하면 액체 상태 에피택시 등에 의하여 재결정이 일어나고 이 과정에서 이온 주입된 불순물이 격자 위치로 옮겨져 활성화된다. 그리고 레이저(210, 310)에 의하여 조사된 열에 의하여 제2 부분(20b, 30b) 내에 이온 주입된 불순물이 확산되어 제1 부분(20a, 30a)보다 제2 부분(20b, 30b)이 좀더 깊게 형성된다.
이와 같이 레이저(210, 310)를 이용하여 선택적인 제1 활성화 열처리를 하게 되면, 선택적 구조를 가지는 불순물층(예를 들어, 에미터층(20), 후면 전계층(30) 등)의 제조가 단순화되고 제조된 불순물층의 특성이 향상될 수 있다.
즉, 종래의 열 확산법 등을 이용하는 경우에는 마스크 등을 이용하여 각 부분의 불순물 주입량을 서로 다르게 하여 이온 주입을 하는 것에 의하여 선택적 구조를 가지는 불순물층을 형성하였다. 이 경우에는 마스크의 얼라인이 정밀하게 이루어지지 않을 수 있으며, 마스크 제작의 한계 때문에 제2 부분(20b, 30b)의 선폭을 줄이는데도 한계가 있었다. 일례로, 이러한 방법에 의하면 제2 부분(20b, 30b)의 선폭은 최소 500㎛ 정도였다. 또한, 불순물 주입량이 많은 부분에서 반도체 기판(10)이 많이 손상되어 이후에 이를 회복하기 위하여 반도체 기판(10) 전체에 높은 온도의 열처리를 수행하여야 한다.
반면, 본 실시예에 따르면 레이저(210, 220)를 사용하여 레이저 장치 내에 입력된 패턴에 따라 선택적인 제1 활성화 열처리를 할 수 있으며, 선폭을 최소화할 수 있다. 일례로, 제2 부분(20b, 30b)의 선폭을 150~350㎛ 정도까지 구현할 수 있다. 또한, 제1 부분(20a, 30a)과 제2 부분(20b, 30b)의 불순물 주입량을 균일하게 하여 반도체 기판(10)의 손상을 최소화하고 제2 부분(20b, 30b)만이 레이저에 의하여 가열되므로 반도체 기판(10)의 손상을 방지할 수 있다. 또한, 반도체 기판(10)의 손상을 회복하기 위한 제2 활성화 단계에서의 열처리 온도를 종래보다 낮출 수 있다. 제2 활성화 단계에 대해서는 이후에 좀더 상세하게 설명한다.
이때, 에미터층(20)의 제2 부분(20b)에 대한 선택적인 제1 활성화 열처리를 수행한 다음 후면 전계층(30)의 제2 부분(30b)에 대한 선택적인 제1 활성화 열처리를 수행할 수도 있으며, 반대로 후면 전계층(30)의 제2 부분(30b)에 대한 선택적인 제1 활성화 열처리를 수행한 다음 에미터층(20)의 제2 부분(20b)에 대한 선택적인 제1 활성화 열처리를 수행할 수도 있다.
또는, 도 3c에 도시한 바와 같이, 양면에서 레이저(210, 310)를 동시에 조사하여 에미터층(20)의 제2 부분(20b) 및 후면 전계층(30)의 제2 부분(30b)에 함께 선택적인 제1 활성화 열처리를 할 수도 있다. 이에 의하면 공정을 좀더 단순화할 수 있다.
본 실시예에서는 제1 활성화 단계(ST30)에서 사용하는 레이저(210, 310)로는 다양한 레이저를 사용할 수 있다. 일례로 Nd-YVO4를 사용할 수 있다. 그리고 제2 부분(20b, 30b)을 형성하기에 적절한 온도로 제2 부분(20b, 30b)이 가열될 수 있는데, 일례로 1000~1500℃로 가열될 수 있다. 이는 제2 부분(20b, 30b)이 손상되지 않으면서 적절한 범위의 저항을 가질 수 있도록 선택된 범위이다.
이어서, 도 3d에 도시한 바와 같이, 제2 활성화 단계(ST40)에서는 반도체 기판(10)을 전체적으로 열처리한다. 즉, 제1 층(도 2c의 참조부호 200) 및 제2 층(도 2c의 참조부호 300)이 전체적으로 가열되어, 에미터층(20)의 제1 부분(20a) 및 제2 부분(20b)과 후면 전계층(30)의 제1 부분(30a) 및 제2 부분(30b)이 모두 균일하게 열처리된다. 이에 의하여 레이저(도 2c의 참조부호 210, 310)에 의한 손상을 제거하고, 에미터층(20) 및 후면 전계층(30)의 이온 주입된 불순물을 활성화할 수 있다. 그러면 아직 활성화되지 않은 에미터층(20) 및 후면 전계층(30)의 제1 부분(20a, 30a)의 불순물이 활성화된다. 그리고 에미터층(20) 및 후면 전계층(30)의 제2 부분(20b, 30b)의 불순물이 다시 한번 불순물이 활성화되어 제1 부분(20a, 30a)보다 활성화된 불순물의 양이 커질 수 있다.
이때, 열처리는 불순물의 종류 등에 따라 달라질 수 있는데, 일례로 불순물이 보론인 경우에는 950~1300℃, 불순물이 인인 경우에는 800~950℃로 가열될 수 있다. 보론과 인을 동시에 활성화시킬 경우에는 950~1300℃로 열처리할 수 있다. 이를 위하여 열처리로 내에서 제2 활성화 단계가 수행될 수 있다. 즉, 급속 가열로(rapid thermal annealing, RTA)에서 수십초~10분 정도 유지하거나, 일반적인 노(furnace)에서 1~4 시간 정도 유지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 온도 및 시간으로 열처리될 수 있음은 물론이다.
앞서 설명한 바와 같이, 본 실시예에서는 낮은 저항을 가지는 제2 부분(20b, 30b)에 제1 부분(20a, 30a)과 동일한 양의 불순물만을 주입하므로 반도체 기판(10)의 손상을 최소화할 수 있기 때문에 낮은 온도에서 열처리가 가능하다.
이와 같이 본 실시예에서는 제1 부분(20a, 30a)과 제2 부분(20b, 30b)에 불순물을 균일한 주입량으로 이온 주입한 후에, 제2 부분(20b, 30b)에 국부적으로 제1 활성화 열처리를 수행하여 제2 부분(20b, 30b)에서 활성화된 불순물의 양을 증가시켜 제2 부분(20b, 30b)의 저항을 낮추고 도핑 깊이를 증가시킨다. 이에 의하여 반도체 기판(10)의 손상을 최소화하여 열처리의 온도를 낮출 수 있다. 또한, 제2 부분(20b, 30b)을 정밀하게 얼라인할 수 있으며, 제2 부분(20b, 30b)의 선폭을 줄일 수 있다.
이어서, 도 3e에 도시한 바와 같이, 반사 방지막 및 패시베이션 막을 형성하는 단계(ST50)에서는 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(10)의 전면 및 후면에 형성한다. 이러한 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 그리고 반사 방지막(22) 및 패시베이션 막(32)은 동시에 또는 순차적으로 형성될 수 있다.
이어서, 도 3f에 도시한 바와 같이, 전극을 형성하는 단계(ST60)에서는 에미터층(20)의 제2 부분(20b)에 전기적으로 연결되는 전면 전극(24) 및 후면 전계층(30)의 제2 부분(30b)에 전기적으로 연결되는 후면 전극(34)을 형성한다. 일례로, 전면 전극층 및 후면 전극층을 각기 반도체 기판(10)의 전면 및 후면에 형성하고, 이를 소성하여 전면 전극(24) 및 후면 전극(34)을 형성할 수 있다.
전면 및 후면 전극층은 우수한 전기적 특성을 가지는 금속(일례로, 은)과 함께, 유리 프릿, 바인더, 용매 등을 포함하는 페이스트를 인쇄법 등으로 도포하여 형성될 수 있다. 이러한 전면 및 후면 전극층을 소성하면, 파이어 스루(fire through)에 의하여 전면 전극(24)이 반사 방지막(22)을 뚫고 에미터층(20)과 접촉하여 형성되고 후면 전극(34)이 패시베이션 막(32)을 뚫고 후면 전계층(30)과 접촉하여 형성된다. 이에 의하여 태양 전지(100)가 제조될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22) 및 패시베이션 막(32)에 개구부를 형성한 다음 이 개구부 내에 도금 등에 의하여 전면 및 후면 전극(24, 34)을 형성하는 것도 가능하다. 즉, 다양한 방법에 의하여 전면 및 후면 전극(24, 34)을 제조할 수 있다.
상술한 설명에서는 에미터층(20) 및 후면 전계층(30)이 제1 부분(20a, 30a) 및 제2 부분(20b, 30b)를 모두 구비하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다.
즉, 도 4에 도시한 바와 같이, 후면 전계층(30)만이 제1 부분(30a) 및 제2 부분(30b)을 구비하고 에미터층(20)은 제2 부분 없이 전체적으로 균일한 저항을 가지는 제1 부분만을 구비할 수 있다. 이 경우에는 제1 활성화 열처리 시에 후면 전계층(30)의 제2 부분(30b)에 대응하는 부분만 열처리를 하면 된다. 반대로, 도 5에 도시된 바와 같이, 에미터층(20)만이 제1 부분(20a) 및 제2 부분(20b)을 구비하고 후면 전계층(30)은 제2 부분 없이 전체적으로 균일한 저항을 가지는 제1 부분만을 구비할 수 있다. 이 경우에는 제1 활성화 열처리 시에 에미터층(20)의 제2 부분(20b)에 대응하는 부분만 열처리를 하면 된다.
또한, 에미터층(20) 및 후면 전계층(30)을 형성하는 단계들을 순차적으로 수행할 수 있다. 즉, 에미터층(20)을 위한 제1 층(200)을 형성한 후에, 에미터층(20)의 제2 부분(20b)에 대응하도록 제1 활성화 열처리를 하고, 후면 전계층(30)을 위한 제2 층(300)을 형성한 다음, 후면 전계층(30)의 제2 부분(30b)에 대응하도록 제1 활성화 열처리를 하는 것도 가능하다. 또한, 후면 전계층(30)을 위한 제2 층(300)을 형성한 후에, 후면 전계층(30)의 제2 부분(30b)에 대응하도록 제1 활성화 열처리를 하고, 에미터층(20)을 위한 제1 층(200)을 형성한 다음, 에미터층(20)의 제2 부분(20b)에 대응하도록 제1 활성화 처리를 하는 등으로 변형이 가능하다. 상술한 바와 같이 에미터층(20) 또는 후면 전계층(30)이 제2 부분(20a, 30a)을 구비하지 않는 경우에는 해당 선택적 활성화 처리를 생략하면 된다.
위와 같은 변형들은 아래의 실시예에도 적용될 수 있음은 물론이다.
이하, 도 6a 내지 도 6f를 참조하여 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 설명한다. 도 6a 내지 도 6f는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다. 본 실시예에서, 도 3a 내지 도 3f와 관련된 실시예와 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고, 서로 다른 부분에 대해서는 상세하게 설명한다.
먼저, 도 6a에 도시한 바와 같이, 제1 도전형 불순물을 구비하는 반도체 기판(10)을 준비한다.
이어서, 도 6b에 도시한 바와 같이, 불순물을 이온 주입하여 제1 층(200) 및 제2 층(300)을 형성한다.
이어서, 도 6c에 도시한 바와 같이, 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(10)의 전면 및 후면에 형성한다.
이어서, 도 6d에 도시한 바와 같이, 기설정된 에미터층(도 6e의 참조부호 20, 이하 동일)의 제2 부분(20b)의 패턴 및 후면 전계층(도 6e의 참조부호 30, 이하 동일)의 제2 부분(30b)의 패턴에 따라 레이저(210, 310)를 선택적으로 조사하여 제2 부분(20b, 30b) 내의 불순물을 활성화시킨다. 즉, 에미터층(20) 및 후면 전계층(30)이 선택적인 구조를 가질 수 있도록 레이저(210, 310)를 이용하여 제2 부분(20b, 30b) 내의 불순물을 선택적으로 활성화시킨다. 이때, 제2 부분(20b, 30b) 내의 불순물이 확산되어 제1 부분(20a, 30a)보다 깊은 도핑 깊이를 가질 수 있다.
본 실시예에서는 제1 부분(20a, 30a)에 형성된 반사 방지막(22) 및 패시베이션 막(32) 위에서 레이저를 조사하여 제2 부분(20b, 30b)을 형성한다. 이때, 반사 방지막(22) 및 패시베이션 막(32)에 개구부(22a, 32a)가 함께 형성될 수 있다. 그러면, 개구부(22a, 32a)가 정확하게 제2 부분(20b, 30b)이 형성된 부분에 형성되므로, 이 개구부(22a, 32a) 내로 형성되는 전면 전극(도 6f의 참조부호 24, 이하 동일) 및 후면 전극(도 6f의 참조부호 34)과의 얼라인을 정확하게 맞출 수 있다.
종래에 사용하던 레이저 도핑 선택적 에미터(laser doping selective emitter, LDSE) 법에서는 반사 방지막(22)을 형성한 다음 반사 방지막(22) 위로 제2 도전형의 별도 불순물층을 형성한 다음 레이저를 조사하여 이를 반도체 기판(10)의 내부로 확산시키는 방법을 사용하였다. 이에 따르면 실리콘을 포함하는 반도체 기판(10)에 대한 제2 도전형 불순물의 용해도가 낮은 경우(예를 들어, 붕소)에, 레이저가 높은 에너지 밀도를 가져야 한다. 이에 의하여 레이저 도핑 과정에서 반도체 기판(10)이 용융되어 결함이 발생할 할 수 있다. 또한, 불순물 도핑이 반사 방지막(22)을 통하여 이루어져야 하므로, 실제로 도핑이 되어야 하는 반도체 기판(10)에서의 도핑 조절이 어려울 수 있으며, 불순물 확산 후에 별도 불순물층을 제거하는 공정이 추가되어야 한다.
반면, 본 실시예에서는 반도체 기판(10)에 제1 층(200) 및 제2 층(300)을 형성한 후에, 반사 방지막(22) 및 패시베이션 막(32)을 형성하고, 그 이후에 레이저(210, 310)에 의하여 선택적인 제1 활성화 열처리를 하므로 별도 불순물층을 제거하는 공정 등을 별도로 수행하지 않아도 된다. 또한, 후술하는 제2 활성화 열처리에 의하여 활성화 및 회복이 가능한 바, 제1 활성화 처리에서는 레이저(210, 310)의 에너지 밀도를 낮출 수 있으며 반도체 기판(10)의 결함 발생을 방지할 수 있다.
이어서, 도 6e에 도시한 바와 같이, 반도체 기판(10)을 전체적으로 열처리하는 제2 활성화 열처리를 수행한다.
이어서, 도 6f에 도시한 바와 같이, 반사 방지막(22)의 개구부(22a) 내에 전면 전극(24)을 형성하고, 패시베이션 막(32)의 개구부(32a) 내에 후면 전극(34)을 형성한다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 반도체 기판
20: 에미터층
22: 반사 방지막
24: 전면 전극
30: 후면 전계층
32: 패시베이션 막
34: 후면 전극
210, 310: 레이저

Claims (20)

  1. 제1 저항을 가지는 제1 부분과 상기 제1 저항보다 작은 제2 저항을 가지는 제2 부분을 가지는 에미터층을 구비하는 태양 전지의 제조 방법에 있어서,
    상기 에미터층을 형성하는 단계는,
    반도체 기판 전면에 불순물을 이온 주입하여 불순물을 포함하는 불순물층을 형성하는 단계;
    상기 불순물층 상에 상기 불순물을 미포함하는 패시베이션막을 형성하는 단계;
    상기 제2 부분만을 선택적으로 가열하도록 상기 패시베이션막에 레이저를 조사하여 외부 불순물의 유입없이 상기 제2 부분 내의 불순물을 활성화시키는 동시에 상기 제2 부분에 대응되는 상기 패시베이션막의 부분에 개구부를 형성하는 제1 활성화 단계; 및
    상기 제1 부분 및 상기 제2 부분을 함께 가열하여 활성화하는 제2 활성화 단계를 포함하고,
    상기 개구부를 통해 상기 제2 부분에 전기적으로 연결되는 전극을 형성하는 태양 전지의 제조 방법.
  2. 제1항에 있어서,
    상기 이온 주입하는 단계에서는, 상기 제1 부분과 상기 제2 부분에 동일한 주입량으로 상기 불순물을 주입하고,
    상기 제1 활성화 단계에서는 상기 제2 부분이 상기 제1 부분보다 작은 저항을 가지도록 상기 제2 부분을 선택적으로 활성화하는 태양 전지의 제조 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 불순물층의 상기 불순물이 보론(B)을 포함하고,
    상기 이온 주입하는 단계에서는, 상기 보론을 5~20keV의 에너지를 이용하여 2~4×1015/cm2의 주입량으로 주입하는 태양 전지의 제조 방법.
  5. 제1항에 있어서,
    상기 불순물층의 상기 불순물이 인(P)을 포함하고,
    상기 이온 주입하는 단계에서는, 상기 인을 10~50keV의 에너지를 이용하여 3~8×1015/cm2의 주입량으로 주입하는 태양 전지의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 활성화 단계에서는, 상기 제2 부분이 1000~1500℃의 온도로 가열되는 태양 전지의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 활성화 단계에서는, 상기 레이저는 Nd-YVO4 레이저인 태양 전지의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항에 있어서,
    상기 반도체 기판의 후면에 상기 불순물층을 형성하는 것을 더 포함하는 태양 전지의 제조 방법.
  13. 제1항에 있어서,
    상기 불순물층의 상기 불순물이 보론(B)을 포함하고,
    상기 제2 활성화 단계에 의하여 상기 제1 부분 및 상기 제2 부분이 950~1300℃로 가열되는 태양 전지의 제조 방법.
  14. 제1항에 있어서,
    상기 불순물층의 상기 불순물이 인(P)을 포함하고,
    상기 제2 활성화 단계에 의하여 상기 제1 부분 및 상기 제2 부분이 800~950℃로 가열되는 태양 전지의 제조 방법.
  15. 제1항에 있어서,
    상기 제2 활성화 단계는 열처리로 내에서 수행되는 태양 전지의 제조 방법.
  16. 제1항에 있어서,
    후면 전계층을 형성하는 단계를 더 포함하고,
    상기 후면 전계층을 형성하는 단계는
    상기 불순물층을 상기 반도체 기판의 후면에 형성하고,
    상기 반도체 기판의 후면 불순물층 상에 패시베이션막을 형성하며,
    상기 후면 전계층이 상기 제1 부분과 상기 제2 부분을 포함하며,
    상기 제1 활성화 단계에서는 상기 반도체 기판 후면 불순물층의 제2 부분에 레이저를 조사하여 가열하는 동시에 상기 반도체 기판 후면의 상기 패시베이션막에 상기 제2 부분에 대응되는 개구부를 형성하고,
    상기 제2 활성화 단계에서는 상기 반도체 기판을 가열하여 상기 에미터층과 상기 후면 전계층을 함께 활성화하는 태양 전지의 제조 방법.
  17. 제16항에 있어서,
    상기 제1 활성화 단계에서는 상기 레이저를 양면에서 조사하여 상기 에미터층의 제2 부분과 상기 후면 전계층의 제2 부분을 동시에 가열하는 태양 전지의 제조 방법.
  18. 제16항에 있어서,
    상기 제1 활성화 단계에서는, 상기 에미터층의 상기 제2 부분 및 상기 후면 전계층의 상기 제2 부분이 1000~1500℃의 온도로 가열되는 태양 전지의 제조 방법.
  19. 제16항에 있어서,
    상기 제2 활성화 단계에서는, 상기 반도체 기판이 950~1300℃의 온도로 가열되는 태양 전지의 제조 방법.
  20. 제16항에 있어서,
    상기 에미터층 및 상기 후면 전계층 중 하나의 상기 불순물이 보론(B)을 포함하고, 다른 하나의 상기 불순물이 인(P)을 포함하며,
    상기 이온 주입하는 단계에서 상기 보론은 5~20keV의 에너지를 이용하여 2~4×1015/cm2의 주입량으로 주입되고 상기 인은 10~50keV의 에너지를 이용하여 3~8×1015/cm2의 주입량으로 주입되는 태양 전지의 제조 방법.
KR1020110141148A 2011-12-23 2011-12-23 태양 전지의 제조 방법 KR101902887B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110141148A KR101902887B1 (ko) 2011-12-23 2011-12-23 태양 전지의 제조 방법
US13/469,832 US8927313B2 (en) 2011-12-23 2012-05-11 Method for manufacturing a solar cell
EP12004627.1A EP2608280B1 (en) 2011-12-23 2012-06-20 Method for manufacturing a solar cell comprising ion implantation and selective activation of emitter and back surface field regions via laser treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141148A KR101902887B1 (ko) 2011-12-23 2011-12-23 태양 전지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130073350A KR20130073350A (ko) 2013-07-03
KR101902887B1 true KR101902887B1 (ko) 2018-10-01

Family

ID=46506102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141148A KR101902887B1 (ko) 2011-12-23 2011-12-23 태양 전지의 제조 방법

Country Status (3)

Country Link
US (1) US8927313B2 (ko)
EP (1) EP2608280B1 (ko)
KR (1) KR101902887B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
KR20130096822A (ko) * 2012-02-23 2013-09-02 엘지전자 주식회사 태양 전지 및 그 제조 방법
US10115587B2 (en) * 2012-02-23 2018-10-30 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
KR101879781B1 (ko) * 2012-05-11 2018-08-16 엘지전자 주식회사 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR102077560B1 (ko) * 2013-10-21 2020-02-14 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10096728B2 (en) * 2014-06-27 2018-10-09 Sunpower Corporation Firing metal for solar cells
CN107112373A (zh) * 2014-12-30 2017-08-29 默克专利股份有限公司 半导体的激光掺杂
WO2016107662A1 (de) * 2014-12-30 2016-07-07 Merck Patent Gmbh Verfahren zum dotieren von halbleitern
KR20200005310A (ko) * 2018-07-06 2020-01-15 고려대학교 산학협력단 하이브리드 불순물 활성화 방법
FR3087296B1 (fr) * 2018-10-12 2022-01-14 Commissariat Energie Atomique Realisation de zones dopees n+ et n++ pour cellule solaire
FR3089064B1 (fr) 2018-11-27 2020-12-11 Commissariat Energie Atomique Procédé de fabrication de cellules pv à émetteur/bsf sélectif par recuit laser et désorption des dopants implantés
CN109904067A (zh) * 2019-01-21 2019-06-18 东方环晟光伏（江苏）有限公司 一种perc双面电池制作工艺
CN111952417A (zh) * 2020-08-24 2020-11-17 晶科绿能(上海)管理有限公司 一种太阳能电池及其制备方法
CN115274912B (zh) * 2022-08-01 2024-01-30 中国电子科技集团公司第四十四研究所 高空间分辨率的x射线探测器单元、探测器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193350A (ja) 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
US20090068783A1 (en) 2007-08-31 2009-03-12 Applied Materials, Inc. Methods of emitter formation in solar cells
US20110139229A1 (en) 2010-06-03 2011-06-16 Ajeet Rohatgi Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
US20110139230A1 (en) 2010-06-03 2011-06-16 Ajeet Rohatgi Ion implanted selective emitter solar cells with in situ surface passivation

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
AUPP437598A0 (en) 1998-06-29 1998-07-23 Unisearch Limited A self aligning method for forming a selective emitter and metallization in a solar cell
EP1378947A1 (en) * 2002-07-01 2004-01-07 Interuniversitair Microelektronica Centrum Vzw Semiconductor etching paste and the use thereof for localised etching of semiconductor substrates
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US20130164883A1 (en) * 2007-10-06 2013-06-27 Solexel, Inc. Laser annealing applications in high-efficiency solar cells
FR2906403B1 (fr) * 2006-09-21 2008-12-19 Commissariat Energie Atomique Procede de recuit de cellules photovoltaiques
FR2906404B1 (fr) * 2006-09-21 2008-12-19 Commissariat Energie Atomique Procede de metallisation de cellules photovoltaiques a multiples recuits
DE102008013446A1 (de) * 2008-02-15 2009-08-27 Ersol Solar Energy Ag Verfahren zur Herstellung monokristalliner n-Silizium-Solarzellen sowie Solarzelle, hergestellt nach einem derartigen Verfahren
FR2929755B1 (fr) * 2008-04-03 2011-04-22 Commissariat Energie Atomique Procede de traitement d'un substrat semi-conducteur par activation thermique d'elements legers
CN102150277A (zh) * 2008-06-11 2011-08-10 因特瓦克公司 使用小面化和离子注入的太阳能电池制造
US8309446B2 (en) * 2008-07-16 2012-11-13 Applied Materials, Inc. Hybrid heterojunction solar cell fabrication using a doping layer mask
JP2010034366A (ja) * 2008-07-30 2010-02-12 Sony Corp 半導体処理装置および半導体処理方法
US7951637B2 (en) * 2008-08-27 2011-05-31 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
KR101000067B1 (ko) * 2008-12-30 2010-12-10 엘지전자 주식회사 고효율 태양전지용 레이저 소성장치 및 고효율 태양전지 제조방법
KR20100085736A (ko) * 2009-01-21 2010-07-29 현대중공업 주식회사 결정질 실리콘 태양전지 및 이의 제조방법
KR101162123B1 (ko) * 2009-11-18 2012-07-04 주식회사 효성 도펀트 함유된 도핑마스크를 이용한 선택적 에미터 형성방법과 태양전지 제조방법
KR101360658B1 (ko) 2009-12-17 2014-02-14 현대중공업 주식회사 태양전지의 선택적 에미터 형성방법
WO2011095560A2 (de) * 2010-02-03 2011-08-11 Limo Patentverwaltung Gmbh & Co. Kg Verfahren und vorrichtung zur wärmebehandlung des scheibenförmigen grundmaterials einer solarzelle, insbesondere einer kristallinen oder polykristallinen silizium-solarzelle
EP2362425A1 (en) * 2010-02-26 2011-08-31 Excico Group NV A method for forming a selective contact
US20110139231A1 (en) * 2010-08-25 2011-06-16 Daniel Meier Back junction solar cell with selective front surface field
WO2012075276A1 (en) * 2010-12-03 2012-06-07 E. I. Du Pont De Nemours And Company Copper indium gallium sulfide/selenide inks, layers, and films and processes for preparing coated substrates and photovoltaic devices
TWI455340B (zh) * 2011-02-25 2014-10-01 Gintech Energy Corp 太陽能電池的製造方法
US20120279563A1 (en) * 2011-05-02 2012-11-08 Daniel Meier Solderable interconnect apparatus for interconnecting solar cells
KR20130062775A (ko) * 2011-12-05 2013-06-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
US9412895B2 (en) * 2012-04-04 2016-08-09 Samsung Sdi Co., Ltd. Method of manufacturing photoelectric device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193350A (ja) 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
US20090068783A1 (en) 2007-08-31 2009-03-12 Applied Materials, Inc. Methods of emitter formation in solar cells
US20110139229A1 (en) 2010-06-03 2011-06-16 Ajeet Rohatgi Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
US20110139230A1 (en) 2010-06-03 2011-06-16 Ajeet Rohatgi Ion implanted selective emitter solar cells with in situ surface passivation

Also Published As

Publication number Publication date
KR20130073350A (ko) 2013-07-03
US8927313B2 (en) 2015-01-06
EP2608280A2 (en) 2013-06-26
EP2608280B1 (en) 2017-10-25
EP2608280A3 (en) 2013-11-20
US20130164887A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
KR101902887B1 (ko) 태양 전지의 제조 방법
US11335819B2 (en) Solar cell and methods for manufacturing the same
EP2602835B1 (en) Method for forming solar cell comprising pre-amorphization and ion implantation
KR101871273B1 (ko) 태양 전지 및 이의 제조 방법
KR20140003692A (ko) 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법
KR101879781B1 (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR20130104309A (ko) 태양 전지 및 이의 제조 방법
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
KR20140140201A (ko) 태양 전지의 제조 방법 및 불순물 영역의 형성 방법
KR101832230B1 (ko) 태양 전지 및 이의 제조 방법
KR101929445B1 (ko) 태양 전지 및 이의 제조 방법
KR101929444B1 (ko) 태양 전지 및 이의 제조 방법
KR20140093382A (ko) 태양 전지의 제조 방법
KR101916436B1 (ko) 태양 전지의 제조 방법
KR101807791B1 (ko) 태양 전지의 제조 방법
KR101788012B1 (ko) 태양전지의 제조방법
KR20130082257A (ko) 태양 전지 및 그의 제조 방법
KR20140011458A (ko) 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR20140043213A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant