KR101883249B1 - A pretreating-activating solution for an electroless nickel plating, a method for electroless plating a thin-nickel and a method for surface-treating using the same, and a printed circuit board comprising an electroless thin-nickel - Google Patents
A pretreating-activating solution for an electroless nickel plating, a method for electroless plating a thin-nickel and a method for surface-treating using the same, and a printed circuit board comprising an electroless thin-nickel Download PDFInfo
- Publication number
- KR101883249B1 KR101883249B1 KR1020170041907A KR20170041907A KR101883249B1 KR 101883249 B1 KR101883249 B1 KR 101883249B1 KR 1020170041907 A KR1020170041907 A KR 1020170041907A KR 20170041907 A KR20170041907 A KR 20170041907A KR 101883249 B1 KR101883249 B1 KR 101883249B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- electroless
- thin
- electroless nickel
- palladium
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
- C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
- C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
- C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1651—Two or more layers only obtained by electroless plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
- C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
- C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
- C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
- C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
- C23C18/2053—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
- C23C18/206—Use of metal other than noble metals and tin, e.g. activation, sensitisation with metals
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
- C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
- C23C18/2053—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
- C23C18/2066—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
- C23C18/28—Sensitising or activating
- C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
- C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
Abstract
Description
본 발명은 개선된 초박형-ENEPIG (Thin-ENEPIG) 공법에 관한 것으로, 구체적으로, 개선된 초박형-ENEPIG 공법에 사용될 수 있는 무전해 니켈(Ni) 도금용 전처리 활성화액, 이를 사용한 초박형 무전해 니켈 도금방법, 및 초박형 무전해 니켈 도금을 포함하는 인쇄회로기판에 관한 것이다. More particularly, the present invention relates to a pretreatment activating solution for electroless nickel (Ni) plating that can be used in an improved ultra-thin-ENEPIG process, an ultra-thin electroless nickel plating Method, and a printed circuit board comprising an ultra-thin electroless nickel plating.
지금까지 고신뢰성 인쇄회로기판(printed circuit board, PCB)의 표면처리를 위해 무전해 니켈·금(electroless nickel immersion gold, ENIG) 표면처리공법 또는 니켈·팔라듐·금(electroless nickel electroless paladiumn immersion gold, ENEPIG) 표면처리공법과 같은 세미-애더티브 공법이 광범위하게 사용되어 왔다. Until now, electroless nickel immersion gold (ENIG) surface treatment method or electroless nickel electroless palladium n immersion gold (ENEPIG) for the surface treatment of high reliability printed circuit board (PCB) ) Semi-additive methods such as surface treatment methods have been widely used.
무전해 니켈·팔라듐·금(electroless nickel electoless palladium immersion gold, ENEPIG) 공법은 기존 ENIG의 주요 불량 원인인 과부식(hyper-corrosion) 혹은 블랙패드(black pad) 문제를 해결하기 위해 이미 10여 년 전에 제시된 기술이었으나 상대적으로 복잡한 공정으로 인해 비용적인 이점이 크지 않아 적용되지 않았지만, 최근들어 ENIG를 대체하는 추세이다.The electroless nickel palladium gold (ENEPIG) method has already been used to solve the problem of hyper-corrosion or black pad, Although it was proposed, it was not applied because it was not cost effective due to relatively complicated process, but it is a trend to replace ENIG in recent years.
ENEPIG 공정은 무전해 Ni/무전해 Pd/치환 Au의 3층구조를 형성하는 무전해 도금공정으로 리드프레임의 PPF(Pb-Pre-Plated-frame)도금의 무전해판이라고 할 수 있다. Ni층과 Au층의 사이에 Pd층을 끼워넣음으로써 Ni의 열확산을 억제할 수 있어 ENIG에 비하여 납땜접합강도를 높일 수 있으며, 최종 니켈도금의 두께를 1/10 내지 1/30로 얇게 도금하여도 솔더링 신뢰성이 저하되지 않는다. 그래서, ENEPIG공법은, ENIG와 비교하여 공정이 추가되어 복잡해졌지만, 높은 납땜접속강도가 요구되는 플립칩BGA에 적합하며, Wire Bonding 과 BGA Bonding 구역이 동시에 공존하는 제품에 특히 혁신적인데, 그 이유는 안정적인 Wire Bonding력과 SMT 공정시에 최적의 Solderbility 구현을 가능하게 하기 때문이다 [예. 대한민국 공개특허 KR 10-2015-0110481 (Line/Space 7㎛/7㎛); 대한민국 특허공보 KR 10-1497708 (Line/Space 15㎛/15㎛); 대한민국 공개특허 KR 10-2014-0126680 (Line/Space 12㎛/13㎛; 및 일본공개특허 JP 2014-36064 (Line/Space 10㎛/10㎛)]. The ENEPIG process is an electroless plating process that forms a three-layer structure of electroless Ni / electroless Pd / substituted Au. It is an electroless plating of leadframe PPF (Pb-Pre-Plated-frame) plating. The thermal diffusion of Ni can be suppressed by interposing the Pd layer between the Ni layer and the Au layer, so that the solder joint strength can be increased as compared with ENIG, and the thickness of the final nickel plating is thinly coated to 1/10 to 1/30 The soldering reliability is not deteriorated. Thus, the ENEPIG process is particularly innovative for products that are compliant with the ENIG process and complicated, but are suitable for flip chip BGAs requiring high solder joint strength and for which both wire bonding and BGA bonding areas coexist at the same time This is because it enables stable wire bonding power and optimal solderability in SMT process [eg. Korea Patent Publication KR 10-2015-0110481 (Line / Space 7 탆 / 7 탆); Korean Patent Publication No. KR 10-1497708 (Line / Space 15 占 퐉 / 15 占 퐉); Korean Laid-Open Patent Application No. 10-2014-0126680 (Line / Space 12 占 퐉 / 13 占 퐉; and Japanese Laid-Open Patent JP 2014-36064 (Line / Space 10 占 퐉 / 10 占 퐉)].
일반적으로, Pd 도금은 결정 상태가 매우 조밀하여 Ni 도금의 국부적 부식을 억제하며, 우수한 솔더 접합성과 와이어 본딩성을 제공한다. ENEPIG 공법에서 추가된 Pd-P(P의 함량 3∼7%) 층은 기존 ENIG 공법에서 발생하는 니켈 층의 과부식을 방지하고 블랙패드 불량을 해결할 수 있다. 그리고 표면 처리 후에 와이어본딩(wire bonding)과 BGA 솔더링(ball grid array soldering) 공정이 있는데 와이어본딩 시 Pd-P층이 니켈의 금 층으로의 확산을 방지하여 와이어본딩 신뢰성(bondability)을 좋게 해주며 솔더링 시에는 얇아진 금 층이 ENIG의 경우처럼 두꺼운 금 층의 금 성분과 솔더볼(solder ball)의 주석 성분이 금·주석 합금을 형성함으로써 발생하는 솔더링 신뢰성(solderability)의 저하를 막아준다. 그래서 ENEPIG 공법에서 무전해 Pd 도금에 대하여 많은 연구가 이루어지고 있으며, 실제로 미세 회로의 고신뢰성 제품에 적용되고 있다. In general, Pd plating is very dense in crystal state, suppressing local corrosion of Ni plating, and provides excellent solder jointability and wire bondability. The Pd-P (
이러한 ENEPIG 공법은, 최근 Sn/Pb 솔더 사용이 금지되고 무연 솔더를 사용하게 되면서 Sn/Ag, Sn/Ag/Cu와 같은 고융점 솔더를 사용하게 되고, 이로 인한 온도 상승으로 접합 특성이 저하되고, 또한 와이어 본딩시에도 Au도금 피막 표면에 Ni이 확산되어, 와이어 본딩성이 저하되는 문제점을 해결할 수 있기 때문에, 더욱 광범위하게 사용되고 있으며, 많은 문헌에 소개되어 있다 [참고문헌 일본공개특허공보 JP 2007-092092; 일본공개특허공보 JP 2008-291348; 일본공개특허공보 JP 2009-113655; 미국특허공보 US 8,562,727; 미국특허공보 US 7,678,183; 한국공개특허 KR 10-2008-0015936; 한국공개특허 KR 10-2008-0055888; 한국특허공보 KR 10-0994579; 한국특허공보 KR 10-1023306].In this ENEPIG method, since the use of Sn / Pb solder is prohibited and lead-free solder is used, a high melting point solder such as Sn / Ag or Sn / Ag / Cu is used, In addition, Ni can be diffused to the surface of the Au-plated film even when wire bonding is performed, and the problem that the wire bonding property is lowered can be solved, and therefore, it is widely used and has been introduced in many documents. References Japanese Patent Application Laid- 092092; Japanese Patent Application Laid-Open No. 2008-291348; JP-A-2009-113655; U.S. Patent Publication No. 8,562,727; U.S. Patent Publication No. 7,678,183; Korean Patent Publication KR 10-2008-0015936; Korean Patent Publication KR 10-2008-0055888; Korean Patent Publication No. KR 10-0994579; Korean Patent Publication No. KR 10-1023306].
최근들어, 카메라 모듈, 반도체 범프, 반도체 패키지 기판, COF, 플랙서벌 기판에서 경박단소화가 더욱 진행되어, 최소화 되는 부품공간을 최대한 활용하기 위해 PCB 또한 고도의 소형화가 강하게 요구되고 있다. 전자부품의 경박단소화는 미세회로의 라인/스페이스(Line/Space)가 고도의 미세화되는 것으로 설명될 수 있다. 구체적으로, ENIG 또는 ENEPIG 공법은 라인/스페이스(Line/Space)가 100∼50㎛/100∼50㎛인 미세회로를 형성하는데 적합하며, 경우에 따라서는 라인/스페이스(Line/Space)가 50∼30㎛/50∼30㎛인 미세회로를 형성할 수 있다. 최근들어, 대부분의 전자제품의 경박단소화는 라인/스페이스(Line/Space)가 20∼10㎛/20∼10㎛인 극미세패턴, 더나가서 라인/스페이스(Line/Space)가 10㎛/10㎛ 이하의 초극미세패턴을 형성할 수 있는 가공기술을 요구되고 있다 (도 2, 도 3a 참조). In recent years, miniaturization of PCBs has been strongly demanded in order to utilize the minimized parts space by minimizing the thinning and miniaturization of camera modules, semiconductor bumps, semiconductor package substrates, COFs, and flexible surge boards. The thinning and shortening of electronic components can be explained by the fact that the line / space of the microcircuits is highly refined. Specifically, the ENIG or ENEPIG method is suitable for forming a microcircuit having a line / space of 100 to 50 μm / 100 to 50 μm, and in some cases, a line / A microcircuit having a size of 30 mu m / 50 to 30 mu m can be formed. In recent years, most of the electronic products have a light / short circuit in the form of a very fine pattern with a line / space of 20 to 10 mu m / 20 to 10 mu m, a line / space of 10 mu m / A processing technique capable of forming an ultrafine fine pattern with a size of 탆 or less is required (refer to FIG. 2 and FIG. 3A ).
이러한 요구에 부응하여, 라인/스페이스(Line/Space)가 20∼10㎛/20∼10㎛인 극미세패턴 및 더나가서 10㎛/10㎛ 이하의 초극미세패턴을 형성하기 위해, 3∼8μm의 두께를 갖는 Ni층 자체를 생략하는 방법 (즉, EPIG 공법) 또는 두께 3∼8μm의 Ni층을 두께 1μm 이하의 초박형 무전해 Ni층으로 만드는 방법 (즉, Thin-EN/EP/IG 공법) 등이 제안되었다. In response to such a demand, in order to form a very fine pattern having a line / space of 20 to 10 mu m / 20 to 10 mu m and an ultra fine pattern of 10 mu m / 10 mu m or less, (I.e., the Thin-EN / EP / IG method) in which a Ni layer having a thickness of 3 占 퐉 to 8 占 퐉 is formed into an ultra-thin electroless Ni layer having a thickness of 1 占 퐉 or less Lt; / RTI >
먼저, EPIG (Eletroless Palladium/Immersion Gold) 공법은 ENEPIG 공정에서 3∼8μm의 두께를 갖는 Ni층을 생략하고 바로 무전해 Pd 도금을 하는 방법이다. 그러나, 구리 표면에 무전해 Pd 도금을 하는 경우, 도금조 내에 증가하는 구리 이온으로 인해서 Pd 도금이 제대로 형성되지 못하며 많은 보이드와 핀홀이 발생하고, 무전해 Pd 도금조도 쉽게 분해되는 현상이 발생한다. 무전해 Pd 도금조에 인쇄회로기판(PCB)의 구리표면에서 용해된 구리 이온이 5ppm에 도달되는 경우에는 무전해 Pd 도금이 전혀 이루어지지 못한다. First, EPIG (Eletroless Palladium / Immersion Gold) method is a method of electroless Pd plating by omitting the Ni layer having a thickness of 3 to 8 μm in the ENEPIG process. However, when the electroless Pd plating is performed on the copper surface, the Pd plating is not formed properly due to the increase of the copper ions in the plating bath, and a lot of voids and pinholes are generated and the electroless Pd plating bath is easily decomposed. In the electroless Pd plating bath, if the copper ion dissolved in the copper surface of the printed circuit board (PCB) reaches 5 ppm, no electroless Pd plating is achieved.
예를들면, 대한민국 특허출원 10-2006-0022024호에는 ENEPIG 공법의 Ni/Pd/Au의 3층 구조를 변형하여, Ni층(두께 3∼8μm)을 제거하고 Pd층을 1차 다공성 Pd층 (두께 0.01∼1μm) 및 2차 치밀한 Pd층 (두께 0.05∼5μm)의 2중으로 적층시킨 Pd(다공성)/Pd/Au의 3층 구조를 제안하고 있다. 또, 대한민국 공개특허 10-2011-0116994호에는 차아인산염, 디메틸아민보란, 수소화붕소나트륨, 아인산염 또는 포름산을 환원제로 포함하는 전처리용 활성화액으로써 피처리물인 구리 표면을 먼저 처리하는 무전해 팔라듐 도금방법을 제안하고 있다. 그러나, 이러한 EPIG 공법은 계속적으로 연구되고 있으나, 아직까지 완전히 실용화되지 못하고 있다. For example, Korean Patent Application No. 10-2006-0022024 discloses a three-layer structure of Ni / Pd / Au of the ENEPIG method modified to remove the Ni layer (thickness of 3 to 8 m) and to form the Pd layer into the first porous Pd layer Layer structure of Pd (porous) / Pd / Au in which two layers of a dense Pd layer (thickness: 0.05 to 5 m) are laminated. Korean Patent Laid-open Publication No. 10-2011-0116994 discloses a pretreatment activating solution containing a hypophosphite, dimethylamine borane, sodium borohydride, a phosphite or formic acid as a reducing agent, and is an electroless palladium plating . However, such EPIG process has been continuously studied, but has not yet been fully put into practical use.
다음으로, 라인/스페이스(Line/Space)가 20∼10㎛/20∼10㎛인 극미세패턴을 형성하는 또다른 방법으로서, 초박형 무전해 Ni (Thin-electroless Ni) 도금을 실행하는 Thin-EN/EP/IG 공법이 제안되었다 (도 3a, 도 3b 참조). Next, as another method of forming a very fine pattern having a line / space of 20 to 10 占 퐉 / 20 to 10 占 퐉, Thin-EN (Thin-Electroless Ni) plating which performs ultra thin electroless Ni / EP / IG method has been proposed (see Figs. 3A and 3B ).
예를들면, 대한민국 공개특허 10-2013-0023110호, 대한민국 특허등록 제10-1183175호 및 일본공개특허 JP 2013-012740에는 무전해 Ni 도금 두께를 각각 0.65∼3.5㎛, 1∼10㎛ 및 0.02∼1㎛ 까지 얇게 제조하는 것이 기술되어 있지만, 구체적으로 도금액이나 도금 방식에 대해서는 기술되어 있지 않다. 또, 대한민국 특허출원 10-2011-062940호에는 두께가 각각 0.02∼1㎛, 0.01∼0.3㎛, 및 0.01∼0.5㎛인 무전해 니켈(Ni)/팔라듐(Pd)/금(Au)으로 이루어진 인쇄회로기판이 제안되어 있다. For example, in Korean Patent Laid-Open Nos. 10-2013-0023110, 10-1183175, and 2013-012740, electroless Ni plating thicknesses are 0.65 to 3.5 탆, 1 to 10 탆, But the plating solution and the plating method are not described in detail. Korean Patent Application No. 10-2011-062940 discloses a method of manufacturing a printed board made of electroless nickel (Ni) / palladium (Pd) / gold (Au) having a thickness of 0.02 to 1 탆, 0.01 to 0.3 탆 and 0.01 to 0.5 탆, A circuit board has been proposed.
한편, ENEPIG 공법에서 무전해 니켈층은 구리층의 보호 및 구리이온의 층간이동 또는 확산을 방지하기 위하여 설치된다. 그러나, 니켈은 조직이 치밀하지 못하여 두께 0.02∼1㎛로 얇게 도금하면, 구리 표면과 니켈 경계면에서 보이드, 핀홀, skip도금과 같은 결함이 형성될 뿐 아니라, 구리이온이 무전해 Ni 도금조 내로 용출되면서 무전해 Ni 도금 속도를 급격히 저하시켜 상술한 표면결함을 더욱 크게 만든다. 이러한 표면 결함들은 니켈층을 일정 이상 두께로 도금하여 상쇄시키고 있다. 따라서, 초박형 무전해 Ni (Thin-electroless Ni) 도금으로 초미세회로를 구성하기 위해서는, 상술한 보이드, 핀홀 또는 skip 도금과 같은 문제점으로 인한 브릿지(bridge) 현상 및 회로의 단락을 방지하면서도, 최종 접합 특성, 접합부 강도, 부품 실장성 등 제품의 신뢰성을 확보하는 것이 필수적이다. On the other hand, in the ENEPIG method, the electroless nickel layer is provided to protect the copper layer and prevent interlayer migration or diffusion of copper ions. However, if the nickel is not densely textured and thinly plated to a thickness of 0.02 to 1 탆, defects such as voids, pinholes and skip plating are formed at the copper surface and nickel interface, and copper ions are eluted into the electroless Ni plating bath And the electroless Ni plating rate is rapidly lowered to make the above-described surface defects larger. These surface defects are offset by plating the nickel layer over a certain thickness. Therefore, in order to construct an ultra-fine circuit by plating an ultra-thin electroless Ni (Thin-electroless Ni) plating, it is necessary to prevent bridge phenomenon and short circuit of the circuit due to problems such as voids, pinholes or skip plating, It is essential to secure the reliability of the product, such as characteristics, joint strength, and component mounting.
이러한 상황하에, 인쇄회로기판의 표면처리를 위한 Thin-EN/EP/IG 공법으로, 보이드, 핀홀 또는 skip 도금 발생과 같은 문제점 없이, 미세회로의 라인/스페이스가 20∼10㎛/20∼10㎛인 극미세패턴 및 더나가서 10㎛/10㎛ 이하의 초극미세패턴을 높은 신뢰도로써 형성할 수 있는 새로운 가공기술의 개발이 요망되고 있다. Under this circumstance, the Thin-EN / EP / IG method for the surface treatment of printed circuit boards enables the line / space of the fine circuit to be 20 to 10 mu m / 20 to 10 mu m without problems such as generation of voids, It has been desired to develop a new processing technique capable of forming an extremely fine pattern having a finer pattern and an ultrafine pattern having a fineness of 10 mu m / 10 mu m or less, with high reliability.
본 발명자들은, 성질이 무른 Ni을 구리 표면에 무전해 도금하는 경우에 일정 두께 이상으로 Ni를 도금하지 않으면 Ni층에 보이드, 공극 또는 침식을 피할 수 없다고 알려져 있는 상황에서, Ni 도금층을 두께 0.1∼0.3㎛의 초박형으로 형성하는 Thin-EN/EP/IG 공법으로 라인/스페이스가 20∼10㎛/20∼10㎛인 극미세회로 및 더나가서 10㎛/10㎛ 이하의 초극미세회로를 갖는 인쇄회로기판을 제조할 수 있는 가공기술에 대해 계속 연구해왔다 (도 3a, 도 3b, 도 4 및 도 5 참조). The inventors of the present invention have found out that in the case where electroless plating of Ni having a small property is carried out on the surface of copper and it is known that voids, voids or erosion can not be avoided in the Ni layer unless Ni is plated to a certain thickness or more, A very fine circuit having a line / space of 20 to 10 mu m / 20 to 10 mu m and a super-fine circuit having a super-fine circuit of 10 mu m / 10 mu m or less with the Thin-EN / EP / (See Figs. 3A, 3B, 4, and 5).
이러한 과정에서, Ni 도금용 전처리 활성화액을 개량함으로써, 구리층과 니켈층 사이의 경계면에 보이드 또는 침식이 없고, 응력이 감소된 비결정형의 연성 Ni 도금 피막을 형성할 수 있을 뿐만 아니라, 최종 미세회로의 표면 (Au 도금층)에 핀홀 또는 스킵도금과 같은 표면 결함이 없어 납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등의 물성과 성능이 우수하고 고신뢰도의 인쇄회로기판을 제공할 수 있는 새로운 가공기술을 개발하고자 하였다. In this process, by improving the pretreatment activating solution for Ni plating, it is possible not only to form an amorphous soft Ni plating film having no voids or erosion at the interface between the copper layer and the nickel layer and with reduced stress, There is no surface defect such as pinholes or skip plating in the surface (Au plating layer) of the circuit, and it is possible to provide a highly reliable printed circuit board excellent in physical properties and performance such as solderability, wire bonding bonding property, surface uniformity, And to develop new processing technology.
아울러, Thin-EN/EP/IG 공법으로 Ni 도금층을 두께 0.1∼0.3㎛의 초박형으로 형성하면서도 구리와 니켈의 경계면에 보이드 또는 침식을 방지할 수 있는 새로운 무전해 Ni 도금용 전처리 활성화액 및 이를 사용한 무전해 Ni 도금액을 개발하고자 하였다. In addition, a pretreatment activating solution for a new electroless Ni plating that can prevent voids or erosion at the interface between copper and nickel while forming an Ni-plated layer with an ultra-thin thickness of 0.1 to 0.3 μm by the Thin-EN / EP / IG method And to develop an electroless Ni plating solution.
본 발명자들은, Thin-EN/EP/IG 공법에서 통상 사용되는 전처리 활성화액에, 구리 표면에서 구리 이온의 용출을 막으면서 동시에 팔라듐을 균일하게 흡착시킬 수 있는 EO/PO 공중합체를 새로운 안정화제로서 사용하고, 표면의 구리와 화학결합을 이루어 구리 이온화를 억제할 수 있는 구리이온 용출억제제를 함께 첨가함으로써, 구리 표면에 Pd 피막을 두께 0.01∼0.03㎛로 도포하여 Ni 도금용 시드층으로서 제공할 수 있는데, 이에 의해, 구리 표면에 무전해 Ni 도금을 두께 0.1∼0.3㎛의 초박형으로 도금하여도 구리와 니켈의 경계면에서 보이드 또는 침식이 방지될 수 있으며, 초박형 무전해 Ni 도금은 비결정형의 연성 Ni 도금 피막의 형태를 가져서 응력이 감소될 수 있음을 발견하였다. DISCLOSURE OF THE INVENTION The inventors of the present invention have found that an EO / PO copolymer capable of uniformly adsorbing palladium at the same time while preventing elution of copper ions from a copper surface is added to a pretreatment activating solution commonly used in the Thin-EN / EP / IG method as a new stabilizer And a copper ion elution inhibitor capable of inhibiting copper ionization by forming a chemical bond with copper on the surface are added together to form a Pd coating on the surface of copper to a thickness of 0.01 to 0.03 탆 to provide the seed layer for Ni plating Thus, voids or erosion can be prevented at the interface between copper and nickel even if the electroless Ni plating is plated on the copper surface with an ultra-thin thickness of 0.1 to 0.3 mu m, and the ultra-thin electroless Ni plating is made of an amorphous Ni It has been found that the stress can be reduced due to the shape of the plated film.
더나가서, 본 발명에 따른 초박형 무전해 Ni 도금을 포함하는 인쇄회로기판은, 도금층의 전체 두께가 감소되어 스페이스가 충분히 확보되므로 미세회로에서 회로번짐이 발생하지 않으며, 최종 미세회로의 표면 (Au 도금층)에 핀홀 또는 스킵도금과 같은 표면 결함이 없고, 납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등의 물성과 성능이 우수함을 발견하고 본 발명을 완성하였다. Further, the printed circuit board including the ultra-thin electroless Ni plating according to the present invention has a reduced total thickness of the plating layer, thereby ensuring a sufficient space, so that circuit spreading does not occur in the fine circuit, and the surface of the final fine circuit ) Has no surface defects such as pinholes or skip plating and has superior physical properties and performances such as solderability, wire bonding bonding property, surface uniformity, and corrosion resistance, and completed the present invention.
더나가서, 본 발명에서는 Ni/Pd/Au 도금을 총 두께 0.5∼0.7㎛으로 형성시키면서 종래기술의 문제점을 제거할 수 있으므로, 라인/스페이스가 20∼10㎛/20∼10㎛ 인 극미세패턴 또는 라인/스페이스가 10㎛/10㎛ 이하인 초극미세패턴을 갖는 인쇄회로기판을 높은 신뢰도로 제공할 수 있음을 확인하였다. Further, in the present invention, it is possible to eliminate the problems of the prior art while forming the Ni / Pd / Au plating with a total thickness of 0.5 to 0.7 mu m, so that a very fine pattern having a line / space of 20 to 10 mu m / It has been confirmed that a printed circuit board having an ultra fine pattern having a line / space of 10 mu m / 10 mu m or less can be provided with high reliability.
본 발명에 따르면, 개선된 Thin-ENEPIG 공정으로 제조된 초박형 무전해 Ni 도금 및 이를 포함하는 인쇄회로기판은, (1)구리 표면 및 초박형 무전해 Ni 도금 (Thin-Ni)의 경계면에 보이드 또는 침식이 없고, (2)비결정형의 연성 Ni 도금 피막의 형태를 가지므로 응력이 감소되고, (3)미세회로에 회로번짐이 없고, (4)최종 미세회로의 표면 (Au 도금층)에는 핀홀 또는 스킵도금과 같은 표면 결함이 없고, (5)납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등의 물성과 성능이 우수하고 신뢰도가 높고, (6)Ni/Pd/Au 도금을 총 두께 0.5∼0.7㎛으로 형성시키면서 종래기술의 문제점을 제거하였기 때문에, (7)라인/스페이스가 20∼10㎛/20∼10㎛ 인 극미세패턴 뿐만 아니라 라인/스페이스가 10㎛/10㎛ 이하인 초극미세패턴을 갖는 인쇄회로기판의 제조에 활용될 수 있다. According to the present invention, an ultra-thin electroless Ni plating made by the improved Thin-ENEPIG process and a printed circuit board comprising the same are characterized by (1) voids or erosion at the interface between the copper surface and the ultra thin electroless Ni plating (Thin-Ni) (3) a circuit does not spread in a fine circuit; (4) a pinhole or a skip is formed on the surface (Au plating layer) of the final fine circuit; (4) (6) Ni / Pd / Au plating is applied in a total thickness of 0.5 to 10 μm, and (6) the surface is free from surface defects such as plating, (7) an extremely fine pattern having a line / space of 20 to 10 mu m / 20 to 10 mu m, as well as an ultra fine pattern having a line / space of 10 mu m / 10 mu m or less, The present invention is not limited thereto.
도 1은 (a)ENIG 공정, (b)ENEPIG 공정 및 (c) Thin-ENEPIG 공정으로 형성된 미세회로패턴을 구성하는 각각의 도금층의 두께를 보여주는 그림이다.
도 2는 ENEPIG 공정으로 10㎛/10㎛의 라인/스페이스를 갖는 미세회로패턴을 형성한 PCB에서, 전체 도금층 두께가 3∼8㎛이면 실제 회로의 스페이스가 0∼4㎛으로 형성되어 회로 번짐이 발생할 수 있음을 보여주는 모식도이다.
도 3a는 Thin-ENEPIG 공정으로 10㎛/10㎛의 라인/스페이스를 갖는 미세회로패턴을 형성한 PCB에서, 전체 도금층 두께가 0.5㎛ 이하로 형성되어 실제 회로의 스페이스가 9㎛ 이상으로 충분히 형성되어 회로 번짐이 방지되는 것을 보여주는 모식도이고, 도 3b는 Thin-ENEPIG 공정으로 형성된 PCB의 단면을 보여주는 사진이다.
도 4는 일반적인 세미-애더티브 공정을 수행하는 흐름을 보여주는 그림이다.
도 5는 일반적인 ENEPIG 공정 또는 Thin-ENEPIG 공정을 수행하는 흐름을 보여주는 그림이다.
도 6a∼6d는 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB의 단면을 보여주는 주사전자현미경(SEM) 사진으로서, 각각 도 6a (실시예 1), 도 6b (실시예 2), 도 6c (비교예 1) 및 도 6d (비교예 2)에 해당한다.
도 7a∼7d는 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB에 형성된 미세회로의 형태를 보여주는 주사전자현미경(SEM) 사진으로서, 도 7a (실시예 1) 및 도 7b (실시예 2)에서는 미세회로 라인들 사이에 회로번짐 현상이 보이지 않지만, 도 7c (비교예 1) 및 도 7d (비교예 2)에서는 미세회로 라인들 사이에 회로번짐 현상이 발생하였음을 보여준다.
도 8a∼8d는 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB에 형성된 미세회로의 표면 상태를 보여주는 주사전자현미경(SEM) 사진으로서, 도 8a (실시예 1) 및 도 8b (실시예 2)에서는 Au 표면에 핀홀 또는 도금스킵이 보이지 않지만, 도 8c (비교예 1) 및 도 8d (비교예 2)에서는 Au 표면에 핀홀이 형성되었음을 보여준다.
도 9는 솔더 접합 시험 과정을 보여주는 사진이다.
도 10은 와이어 본딩 시험 방식을 보여주는 모식도이다.FIG. 1 is a view showing the thicknesses of respective plated layers constituting the fine circuit pattern formed by (a) the ENIG process, (b) the ENEPIG process, and (c) the Thin-ENEPIG process.
FIG. 2 is a view illustrating a PCB having a fine circuit pattern having a line / space of 10 mu m / 10 mu m formed by the ENEPIG process. When the thickness of the entire plating layer is 3 to 8 mu m, the actual circuit space is formed to 0 to 4 mu m, This is a schematic diagram showing that it can occur.
3A shows a PCB in which a fine circuit pattern having a line / space of 10 mu m / 10 mu m is formed by the Thin-ENEPIG process, the thickness of the entire plating layer is 0.5 mu m or less and the space of an actual circuit is sufficiently formed to be 9 mu m or more FIG. 3B is a photograph showing a cross-section of a PCB formed by the Thin-ENEPIG process. FIG.
Figure 4 is a flow chart illustrating a typical semi-additive process.
5 is a flow chart showing a general ENEPIG process or a Thin-ENEPIG process.
6A to 6D are scanning electron microscope (SEM) photographs each showing a cross section of a PCB manufactured by the Thin-ENEPIG process in Examples and Comparative Examples of the present invention, ), Fig. 6C (Comparative Example 1), and Fig. 6D (Comparative Example 2).
7A to 7D are scanning electron microscope (SEM) photographs showing the shape of a microcircuit formed on a PCB manufactured by the Thin-ENEPIG process in Examples and Comparative Examples of the present invention, The circuit spreading phenomenon does not appear between the microcircuit lines in the embodiment 2), but the circuitcleaning phenomenon occurs between the microcircuit lines in FIG. 7C (Comparative Example 1) and FIG. 7D (Comparative Example 2).
8A to 8D are scanning electron microscope (SEM) photographs showing the surface state of a microcircuit formed on a PCB manufactured by the Thin-ENEPIG process in Examples and Comparative Examples of the present invention, (Example 2) shows no pinholes or plating skips on the Au surface, but FIG. 8C (Comparative Example 1) and FIG. 8D (Comparative Example 2) show pinholes formed on the Au surface.
9 is a photograph showing a solder joint test process.
10 is a schematic diagram showing a wire bonding test method.
본 발명의 첫 번째 목적은 팔라듐 화합물, 암모늄염, pH조정제, 구리이온 용출억제제, 안정화제를 포함하는 무전해 니켈 도금용 전처리 활성화액을 제공하는 것으로, 전술한 안정화제는 하기 화학식 1로 표시되는 EO/PO 공중합체에서 선택되고, 전술한 EO/PO 공중합체는 EO:PO 비율이 7:3∼6:4이고 분자량이 4,000∼8,000이다. A first object of the present invention is to provide a pretreatment activating liquid for electroless nickel plating comprising a palladium compound, an ammonium salt, a pH adjuster, a copper ion elution inhibitor, and a stabilizer, wherein said stabilizer is EO / PO copolymer, and the above-mentioned EO / PO copolymer has an EO: PO ratio of 7: 3 to 6: 4 and a molecular weight of 4,000 to 8,000.
[화학식 1] [Chemical Formula 1]
(상기식에서, R은 탄소수 1∼10의 모노하이드록시 알킬 또는 디하이드록시 알킬을 나타내며, m은 50∼120에서 선택되는 정수이고, n은 30∼70에서 선택되는 정수이다.)(Wherein R represents monohydroxyalkyl or dihydroxyalkyl having 1 to 10 carbon atoms, m is an integer selected from 50 to 120, and n is an integer selected from 30 to 70).
본 발명의 두 번째 목적은, 초박형 무전해 Ni 도금을 포함하는 ENEPIG 표면 처리에서 사용되며, 수용성 니켈 화합물, 수용성 은화합물, 환원제, 착화제, 금속 안정제 및 조직미세화제를 포함하는 초박형 무전해 니켈 도금액을 제공하는 것이다. A second object of the present invention is to provide an ultrathin electroless nickel plating solution which is used in ENEPIG surface treatment including ultra thin electroless Ni plating and which comprises a water soluble nickel compound, a water soluble silver compound, a reducing agent, a complexing agent, a metal stabilizer and a tissue microfilizer .
본 발명의 세 번째 목적은 상술한 무전해 니켈 도금용 전처리 활성화액 및 초박형 무전해 니켈 도금액을 사용하는 것을 특징으로 하는 초박형 니켈 도금 방법을 제공하는 것으로, 하기 단계들을 포함한다: A third object of the present invention is to provide an ultra-thin nickel plating method using the pretreatment activating liquid for electroless nickel plating and the ultra-thin electroless nickel plating solution described above, which comprises the following steps:
-인쇄회로기판(PCB)을, 구체적으로는 인쇄회로기판의 구리 표면을 전술한 무전해 니켈 도금용 전처리 활성화액으로 전처리 및/또는 활성화하는 단계; 및 - pretreating and / or activating the printed circuit board (PCB), specifically the copper surface of the printed circuit board, with the pretreatment activating liquid for electroless nickel plating described above; And
-상기 전처리된 PCB에 무전해 니켈을, 예를 들면 0.1∼0.3㎛의 두께의 초박형으로 도금하는 단계.Plating the electroless nickel on the preprocessed PCB to an ultra-thin thickness of, for example, 0.1 to 0.3 μm.
본 발명의 네 번째 목적은 초박형 니켈층을 형성하는 ENEPIG 표면 처리 방법을 제공하는 것으로, 상기 처리방법은 하기 단계들을 포함한다: A fourth object of the present invention is to provide an ENEPIG surface treatment method for forming an ultra-thin nickel layer, the method comprising the steps of:
-인쇄회로기판(PCB)을, 구체적으로는 인쇄회로기판의 구리 표면을 전술한 무전해 니켈 도금용 전처리 활성화액으로 전처리 및/또는 활성화하는 단계, - pretreating and / or activating the printed circuit board (PCB), specifically the copper surface of the printed circuit board, with the pretreatment activating liquid for electroless nickel plating described above,
-상기 전처리된 PCB에 무전해 니켈을, 예를 들면 0.1∼0.3㎛의 두께의 초박형으로 도금하는 단계;- plating electroless nickel on the preprocessed PCB to an ultra-thin thickness of, for example, 0.1 to 0.3 탆;
-상기 초박형 무전해 니켈 도금 위에 팔라듐을 도금하는 단계; 및Plating palladium on the ultra thin electroless nickel plating; And
-상기 팔라듐 도금 위에 금을 도금하는 단계. - plating the palladium plating with gold.
본 발명의 다섯 번째 목적은 상술한 바처럼 형성된 두께 0.1∼0.3㎛의 초박형 무전해 Ni 도금을 포함하는 인쇄회로기판을 제공하는 것으로, 전술한 인쇄회로기판은 예를 들면 라인/스페이스가 20∼10㎛/20∼10㎛ 인 극미세패턴 또는 라인/스페이스가 10㎛/10㎛ 이하인 초극미세패턴을 가질 수 있다. The fifth object of the present invention is to provide a printed circuit board comprising the electroless Ni plating which is thin and has a thickness of 0.1 to 0.3 mu m formed as described above. The above-mentioned printed circuit board has, for example, a line / space of 20 to 10 Mu] m / 20 to 10 [mu] m or an ultrafine pattern having a line / space of 10 [mu] m / 10 [mu] m or less.
이하에 본 발명은 도면을 참조로 더욱 상세히 설명한다. BRIEF DESCRIPTION OF THE DRAWINGS Fig.
A. 전처리 활성화 공정A. Pretreatment Activation Process
일반적으로, 구리 표면 위의 무전해 니켈 도금은 구리 표면을 팔라듐과 같은 시드 금속으로 전처리하여 활성화시킨 후에 수행되며, 이러한 무전해 니켈 도금용 전처리 활성화액은 일반적으로 팔라듐 화합물, 환원제, 산 등을 포함한다. Generally, the electroless nickel plating on the copper surface is performed after the copper surface is pretreated with a seed metal such as palladium and activated, and the pretreatment activating solution for electroless nickel plating generally includes a palladium compound, a reducing agent, and an acid do.
그러나, 니켈 금속은 무른 성질이 있기 때문에, 상술한 전처리 활성화에 의해 니켈 도금을 치밀하게 형성시켜도, 니켈 도금을 일정 두께 이상으로 하지 않으면 니켈 도금막에 보이드나 핀홀의 발생을 완전히 방지할 수가 없다. 이것이 ENIG 또는 ENEPIG 공정에서 니켈층의 두께를 3∼8㎛ 이하로 쉽게 줄일 수 없는 이유이다. However, since the nickel metal has a soft nature, even if the nickel plating is densely formed by the activation of the pretreatment, unless the nickel plating is made to a certain thickness or more, the occurrence of pin holes and pinholes can not be completely prevented. This is why the thickness of the nickel layer in the ENIG or ENEPIG process can not be easily reduced to 3 to 8 μm or less.
본 발명에서는 무전해 니켈 도금용 전처리 활성화액에 추가로 구리 표면에서 구리 이온의 용출을 막으면서 동시에 팔라듐을 균일하게 흡착시킬 수 있는 안정화제와 표면의 구리와 화학결합을 이루어 구리 이온화를 억제하는 구리이온 용출 억제제를 함께 사용함으로써 문제를 해결하였다.In the present invention, in addition to the pretreatment activating solution for electroless nickel plating, a stabilizer capable of uniformly adsorbing palladium while preventing elution of copper ions from the surface of copper, and a stabilizing agent capable of uniformly adsorbing palladium and a copper Ion elution inhibitor is used together to solve the problem.
따라서, 본 발명에 따른 무전해 니켈 도금용 전처리 활성화액은 팔라듐 화합물, 암모늄염, pH조정제, 안정화제 및 구리이온 용출억제제를 포함할 수 있다. Therefore, the pretreatment activating solution for electroless nickel plating according to the present invention may include a palladium compound, an ammonium salt, a pH adjuster, a stabilizer, and a copper ion elution inhibitor.
본 발명에서 사용될 수 있는 팔라듐 화합물로는 염화팔라듐, 황산팔라듐, 산화팔라듐, 질산팔라듐, 아세트산팔라듐, 테트라아민팔라듐클로라이드, 디니트로디아민팔라듐, 디클로로디에틸렌아민팔라듐 및 이들의 혼합물로 구성된 군에서 선택되는 것을 언급할 수 있다. 상기 팔라듐 화합물은 팔라듐 농도 20∼100mg/L로 포함될 수 있다. The palladium compound that can be used in the present invention is selected from the group consisting of palladium chloride, palladium sulfate, palladium oxide, palladium nitrate, palladium acetate, tetraamine palladium chloride, dinitrodiamine palladium, dichlorodiethyleneamine palladium and mixtures thereof . The palladium compound may be contained at a palladium concentration of 20 to 100 mg / L.
본 발명에서 사용될 수 있는 암모늄염으로는 염화암모늄, 황산암모늄, 질산암모늄 및 이들의 혼합물로 구성된 군에서 선택되는 것을 언급할 수 있다. 상기 암모늄염은 0.1∼2g/L의 농도로 포함될 수 있다. The ammonium salt that can be used in the present invention may be selected from the group consisting of ammonium chloride, ammonium sulfate, ammonium nitrate, and mixtures thereof. The ammonium salt may be contained at a concentration of 0.1 to 2 g / L.
본 발명에서 사용될 수 있는 pH 조정제로는 염산, 황산, 질산 및 이들의 혼합물로 구성된 군에서 선택되는 무기산을 사용할 수 있다. 상기 pH 조정제는 20∼120g/L의 농도로 포함될 수 있다. The pH adjuster that can be used in the present invention may be an inorganic acid selected from the group consisting of hydrochloric acid, sulfuric acid, nitric acid, and mixtures thereof. The pH adjusting agent may be contained at a concentration of 20 to 120 g / L.
본 발명에서 사용될 수 있는 안정화제로는 하기 [화학식 1]로 표시되는 E0/P0 공중합체(에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)를 언급할 수 있다. 전술한 E0/P0 공중합체는 E0:P0의 비율이 7:3∼6:4이고, 분자량이 4,000∼8,000일 수 있다. As the stabilizer that can be used in the present invention, an E0 / P0 copolymer (a copolymer of ethylene oxide and propylene oxide) represented by the following formula (1) can be mentioned. The above-mentioned E0 / P0 copolymer has a E0: P0 ratio of 7: 3 to 6: 4 and a molecular weight of 4,000 to 8,000.
[화학식 1][Chemical Formula 1]
(상기 식에서, R은 탄소수 1∼10의 모노하이드록시 알킬 또는 디하이드록시 알킬을 나타내며, m은 50∼120의 정수, 바람직하게는 60∼110의 정수, 가장 바람직하게는 70∼100의 정수를 나타내고, n은 30∼70의 정수, 바람직하게는 40∼60의 정수, 가장 바람직하게는 44∼55의 정수를 나타낸다.)Wherein R represents monohydroxyalkyl or dihydroxyalkyl of 1 to 10 carbon atoms and m is an integer of 50-120, preferably an integer of 60-110, most preferably an integer of 70-100. And n represents an integer of 30 to 70, preferably an integer of 40 to 60, and most preferably an integer of 44 to 55.)
상술한 E0/P0 공중합체 (에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)를 안정화제로서 사용함으로써, 미세 팔라듐 금속 시드층을 활성층으로 구리표면에 완벽하게 형성시켜, 무전해 Ni 도금조에서의 Ni 도금 속도를 지속적으로 유지시킬 수 있으며, 이에 의해 Ni 도금을 두께가 일정한 초박형으로 치밀하게 보장할 수 있고 더나가서 도금조의 안정성을 유지할 수 있다. By using the above-mentioned E0 / P0 copolymer (a copolymer of ethylene oxide and propylene oxide) as a stabilizer, a fine palladium metal seed layer can be perfectly formed on the copper surface as an active layer, and the Ni plating rate in the electroless Ni plating bath So that the Ni plating can be finely densely ensured with a constant thickness, and further, the stability of the plating bath can be maintained.
본 발명에 있어서, E0/P0 공중합체(에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)는 화학식 1로 표시되는 E0/P0 공중합체(에틸렌옥사이드 및 프로필렌옥사이드의 공중합체)에서 선택될 수 있다. 본 발명의 바람직한 구현양태에서, E0/P0 공중합체는 화학식 1에서 말단 치환기 R이 탄소수 1∼10의 모노하이드록시 알킬 또는 디하이드록시 알킬이어서, "히드록시기"를 추가로 포함함에 기술적 특징이 있다. 일반적으로 사용되는 E0/P0 공중합체보다 "하이드록시기"를 더욱 포함함으로써 더욱 균일한 도금을 얻을 수 있다. 이것이 상기 치환기를 E0/P0에 도입함으로써 얻을 수 있는 효과이다. 따라서, 화학식 1로 나타낸 E0/P0 공중합체 뿐만 아니라, 히드록시기를 더욱 포함하는 다른 유형의 E0/P0 공중합체도 또한 본 발명에 포함된다. 또한, 보이드, 번짐, 균일성의 관점에서, 말단 치환기 R은 모노하이드록시 이소프로필이 가장 바람직하다. 본 발명의 하나의 실시형태에 있어서, 상기 안정화제는 0.2∼10mg/L의 농도로 포함될 수 있다. In the present invention, the E0 / P0 copolymer (a copolymer of ethylene oxide and propylene oxide) can be selected from the E0 / P0 copolymer (a copolymer of ethylene oxide and propylene oxide) represented by the general formula (1). In a preferred embodiment of the present invention, the E0 / P0 copolymer is characterized in that the terminal substituent R in the formula (1) is a monohydroxyalkyl or dihydroxyalkyl having 1 to 10 carbon atoms and further includes a "hydroxy group ". More uniform plating can be obtained by further including a "hydroxyl group" than the commonly used E0 / P0 copolymer. This is an effect that can be obtained by introducing the substituent into E0 / PO. Accordingly, not only E0 / P0 copolymers represented by the formula (1) but also other types of E0 / P0 copolymers further including a hydroxyl group are also included in the present invention. Further, from the viewpoint of voids, spreading and uniformity, the terminal substituent R is most preferably monohydroxyisopropyl. In one embodiment of the present invention, the stabilizer may be included at a concentration of 0.2 to 10 mg / L.
마지막으로, 본 발명에서 사용될 수 있는 구리이온 용출억제제로는 하기 화학식 2로 표시되는 1,3,4-티아디아졸 화합물을 언급할 수 있으며, 구체적으로는 5-아미노-1,3,4-티아디아졸-2-티올, 2-아미노-1,3,4-티아디아졸, 2-아미노-5-에틸-1,3,4-티아디아졸 및 이들의 혼합물로 구성된 군에서 선택되는 티아티아졸 화합물을 언급할 수 있다. 이러한 구리이온 용출억제제는 0.1∼5mg/L로 포함될 수 있다. Finally, the copper ion elution inhibitor which can be used in the present invention may be 1,3,4-thiadiazole compounds represented by the following formula (2), specifically 5-amino-1,3,4- Thiadiazole-2-thiol, 2-amino-1,3,4-thiadiazole, 2-amino-5-ethyl-1,3,4-thiadiazole, Thiazole compounds may be mentioned. Such a copper ion elution inhibitor may be contained in an amount of 0.1 to 5 mg / L.
[화학식 2] (2)
(상기식에서, R1 및 R2는 서로 독립적으로 -SH, -NH2, -CH3 또는 -C2H5를 나타낸다.) Wherein R 1 and R 2 independently of one another represent -SH, -NH 2 , -CH 3 or -C 2 H 5 .
본 발명에 있어서, 전처리 활성화의 공정조건 (온도 및 시간)은 특별히 한정되지 않고 당업계에서 통상적으로 채택되는 공정조건을 선택할 수 있다. 예를들면, 전처리 활성화 공정은 실온 또는 약간 가온된 온도에서, 예를들면 20∼40℃, 바람직하게는 25∼35℃의 온도에서 일반적으로 1∼10분, 바람직하게는 3∼7분 동안 수행될 수 있다. In the present invention, the process conditions (temperature and time) of activation of the pretreatment are not particularly limited and process conditions which are conventionally adopted in the art can be selected. For example, the pretreatment activation process may be carried out at room or slightly elevated temperature, for example, at a temperature of 20 to 40 캜, preferably 25 to 35 캜, for generally 1 to 10 minutes, preferably 3 to 7 minutes .
B. 초박형 무전해 니켈 도금 공정B. Ultra-thin Electroless Nickel Plating Process
본 발명에 따라서, 상술한 전처리 활성화 단계 후에, Ni을 0.1∼0.3㎛의 초박형 두께로 무전해 도금하는 단계에 대해서 상세하게 설명한다. According to the present invention, a step of electroless plating Ni with an ultra-thin thickness of 0.1 to 0.3 m after Ni is described in detail.
본 발명에 따른 초박형 무전해 Ni 도금은 수용성니켈화합물, 수용성은화합물, 환원제, 착화제, 금속 안정제 및 조직미세화제를 포함하는 무전해 니켈도금 조성물을 사용하여 형성될 수 있다. The ultra thin electroless Ni plating according to the present invention can be formed using an electroless nickel plating composition comprising a water soluble nickel compound, a water soluble silver compound, a reducing agent, a complexing agent, a metal stabilizer and a tissue microfilizing agent.
수용성 니켈 화합물로는 황산니켈, 염화니켈, 질산니켈, 아세트산니켈 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 수용성 니켈 화합물은 0.5∼10g/L의 니켈 농도로 포함될 수 있다. As the water-soluble nickel compound, compounds selected from the group consisting of nickel sulfate, nickel chloride, nickel nitrate, nickel acetate and mixtures thereof can be used. The water-soluble nickel compound may be contained at a nickel concentration of 0.5 to 10 g / L.
수용성 은 화합물로는 황산은, 염화은, 질산은, 아세트산은 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 수용성 은 화합물은 0.02∼0.3g/L의 은 농도로 포함될 수 있다. As the water-soluble silver compounds, compounds selected from the group consisting of sulfuric acid, silver chloride, silver nitrate, silver acetate and mixtures thereof can be used. The water-soluble silver compound may be contained at a silver concentration of 0.02 to 0.3 g / L.
환원제로는 차아인산 및 이의 염, 예를들면 차아인산나트륨, 차아인산칼륨, 차아인산암모늄 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 환원제는 5g∼40g/L의 농도로 포함될 수 있다. As the reducing agent, compounds selected from the group consisting of hypophosphorous acid and its salts such as sodium hypophosphite, potassium hypophosphite, ammonium hypophosphite, and mixtures thereof can be used. The reducing agent may be contained at a concentration of 5 g to 40 g / L.
착화제로는 글리코릭산, 락트산, 타트릭산, 말릭산, 아미노숙신산, 사이트릭산, 글루코닉산 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 착화제는 5∼20g/L의 농도로 포함될 수 있다. As the complexing agent, compounds selected from the group consisting of glycolic acid, lactic acid, tartric acid, malic acid, aminosuccinic acid, cyclic acid, gluconic acid and mixtures thereof can be used. The complexing agent may be contained at a concentration of 5 to 20 g / L.
금속 안정제로는 염화주석, 황산주석, 초산주석, 인산주석, 메탄설폰산주석 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 금속 안정제는 1∼10mg/L의 농도로 포함될 수 있다. As the metal stabilizer, a compound selected from the group consisting of tin chloride, tin sulfate, tin acetate, tin phosphate, tin methane sulfonate and mixtures thereof may be used. The metal stabilizer may be contained at a concentration of 1 to 10 mg / L.
조직 미세화제로는 폴리옥시에틸렌글리콘, 폴리옥시알킬렌에테르, 폴리옥시에틸렌알킬아미노에테르, 2-나프틸에틸에테르 및 이들의 혼합물로 구성된 군에서 선택되는 화합물을 사용할 수 있다. 상기 조직 미세화제는 0.3∼5g/L의 농도로 포함될 수 있다. 이러한 도금 조직 미세화제를 함께 사용하는 것은 본 발명의 또다른 특징중의 하나로서, 이에 의해 구리 표면과 니켈 경계면에서 발생되는 보이드나 핀홀, skip도금 등의 문제점을 더욱 해결할 수 있다. As the tissue microfilizer, a compound selected from the group consisting of polyoxyethylene glycone, polyoxyalkylene ether, polyoxyethylene alkylamino ether, 2-naphthyl ethyl ether, and mixtures thereof may be used. The tissue microfiltration agent may be included at a concentration of 0.3 to 5 g / L. It is another feature of the present invention that such a plating microfiltration agent is used together, thereby solving problems such as voids, pinholes, and skip plating that are generated at the copper surface and the nickel interface.
본 발명의 또다른 바람직한 구현예에 있어서, 전술한 초박형 무전해 Ni도금 조성물은 금속 안정제로서 Sn을 1∼10mg/L의 농도로 포함할 수 있다. In another preferred embodiment of the present invention, the above-mentioned ultra-thin electroless Ni plating composition may contain Sn as a metal stabilizer at a concentration of 1 to 10 mg / L.
본 발명에 따른 전처리 활성화액으로 인쇄회로기판의 구리 표면을 전처리한 후에 무전해 니켈 도금을 수행하면, 무전해 Ni 도금을 두께 0.1∼0.3㎛의 초박형으로 형성시켜도 두께 3∼8㎛의 무전해 Ni 도금에서처럼 납땜성, 와이어 본딩 접합성, 표면 균일성, 내부식성 등이 우수함을 발견하였다. 이로부터, 본 발명에 따라 형성된 두께 0.1∼0.3㎛의 초박형 무전해 Ni 도금에서는 구리 표면과 Ni 경계면에서 보이드 및 핀홀이 없고 도금 스킵(skip)이 발생하지 않았다고 추정할 수 있으며, 결과적으로 응력이 없는 비결정형의 연성 Ni 도금 피막이 형성되었음이 확인된다. When the electroless nickel plating is performed by pretreating the copper surface of the printed circuit board with the pretreatment activating liquid according to the present invention, electroless Ni plating is formed to an ultra-thin thickness of 0.1 to 0.3 탆, And found that solderability, wire bonding bonding property, surface uniformity, corrosion resistance and the like are excellent as in plating. From this, it can be assumed that in the ultra-thin electroless Ni plating having a thickness of 0.1 to 0.3 탆 according to the present invention, voids and pinholes do not exist on the copper surface and the Ni interface, and no plating skip occurs. As a result, It is confirmed that an amorphous soft nickel plating film is formed.
따라서, 본 발명의 또다른 바람직한 구현예에 있어서, 전술한 초박형 무전해 Ni 도금은 비결정형 피막 형태, 예를 들면 P 함량 3∼7% 및 Ag 함량 2∼4%를 갖는 Ni-P-Ag 합금 형태로 제조될 수 있으며, 이에 의해 응력이 최소화되고 연성이 증가될 수 있다. Therefore, in another preferred embodiment of the present invention, the above-mentioned ultra-thin electroless Ni plating has a non-crystal form, for example, a Ni-P-Ag alloy having a P content of 3 to 7% and an Ag content of 2 to 4% , Whereby stress can be minimized and ductility can be increased.
본 발명의 하나의 변법에 따르면, 본 발명에 따른 무전해 Ni 도금용 전처리 활성화액은 구리와 같은 금속층 위에 무전해 Ni 도금을 형성시키는 다른 공정이나 제조방법에도 적용할 수 있을 것이다. 예를 들면, Cu(>25㎛)/Ni-P(3∼8㎛)/Au(0.7㎛)를 형성시키는 ENIG 공정에 본 발명에 따른 무전해 Ni 도금용 전처리 활성화액을 적용하면, 상기 Ni-P(3∼8㎛)의 두께를 대폭 감소시킬 수 있다. According to one variant of the present invention, the pretreatment activating solution for electroless Ni plating according to the present invention may be applied to other processes or manufacturing methods for forming electroless Ni plating on a metal layer such as copper. For example, when the pretreatment activating solution for electroless Ni plating according to the present invention is applied to the ENIG process for forming Cu (> 25 μm) / Ni-P (3-8 μm) / Au (0.7 μm) -P (3-8 [micro] m) can be greatly reduced.
본 발명에 있어서, 초박형 무전해 니켈 도금의 공정조건 (온도 및 시간)은 특별히 한정되지 않고 당업계에서 통상적으로 채택되는 공정조건을 선택할 수 있다. 예를들면, 도금 공정은 50∼90℃, 특별하게는 60∼80℃, 바람직하게는 70∼80℃의 온도에서 3∼20분, 바람직하게는 5∼15분 동안 수행될 수 있다. 또, 본 발명에 따른 초박형 무전해 니켈 도금액은 일반적으로 pH 3∼6, 특별하게는 pH 3.5∼5.5, 바람직하게는 pH 4∼5로 조정될 수 있지만, 특별히 한정되는 것은 아니다. In the present invention, the process conditions (temperature and time) of the ultra-thin electroless nickel plating are not particularly limited, and process conditions that are conventionally adopted in the art can be selected. For example, the plating process may be carried out at a temperature of 50 to 90 DEG C, particularly 60 to 80 DEG C, preferably 70 to 80 DEG C, for 3 to 20 minutes, preferably 5 to 15 minutes. The ultra-thin electroless nickel plating solution according to the present invention can be generally adjusted to
이하 첨부된 도면을 참조하여 본원발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서에 기재된 실시예와 도면은 본원발명의 바람직한 실시예이며 본원발명의 기술적 사상을 모두 대변하는 것이 아니므로 본 출원시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다. 실시예에서, 금속화합물의 농도는 금속 함량만을 고려하여 계산된 환산 농도이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments and drawings described in this specification are preferred embodiments of the present invention and do not represent all the technical ideas of the present invention, so that various equivalents and modifications can be substituted for them at the time of application of the present invention. In an embodiment, the concentration of the metal compound is a converted concentration calculated considering only the metal content.
실시예Example
실시예 1 및 2 Examples 1 and 2
표 1에 기재된 성분 및 함량으로 무전해 Ni 도금용 전처리 활성화액 및 무전해 Ni 도금액을 각각 제조한다. A pre-treatment activating solution for electroless Ni plating and an electroless Ni plating solution were prepared by the components and contents shown in Table 1, respectively.
테스트 기판을 상기 수득된 무전해 Ni 도금용 전처리 활성화액의 배스(bath)에 침지하고 전처리 활성화한다. 전처리 활성화의 공정조건(온도 및 시간)은 표 1에 기재한다. The test substrate is immersed in the bath of the obtained pretreatment activating solution for electroless Ni plating, and pretreated. The process conditions (temperature and time) of the pretreatment activation are shown in Table 1.
상기 전처리 활성화된 테스트 기판을 상기 수득된 무전해 Ni 도금액의 배스(bath)에 침지하고 표 1에 기재된 공정조건 (온도 및 시간)으로 무전해 Ni 도금을 시행한다. 무전해 Ni 도금의 공정조건(온도 및 시간)은 표 1에 기재한다. The pretreated test substrate was immersed in the bath of the obtained electroless Ni plating solution and electroless Ni plating was performed under the process conditions (temperature and time) shown in Table 1. [ The process conditions (temperature and time) of the electroless Ni plating are shown in Table 1.
상기 무전해 Ni 도금된 테스트 기판에 기존의 공지된 방법 (참조. 상술한 선행기술 참조)으로 무전해 Pd도금과 무전해 Au도금을 시행하였다. The above electroless Ni-plated test substrates were subjected to electroless Pd plating and electroless Au plating using conventional known methods (see above-mentioned prior art).
비교예 1 및 2 Comparative Examples 1 and 2
EO/PO 공중합체를 사용하지 않는 것을 제외하고는, 표 1에 기재된 성분 및 함량으로 무전해 Ni 도금용 전처리 활성화액 및 무전해 Ni 도금액을 각각 제조하고, 실시예 1 및 2에서와 동일하게 전처리 활성화, 무전해 Ni 도금, 무전해 Pd도금 및 무전해 Au도금을 각각 시행하였다. 전처리 활성화, 무전해 Ni 도금의 공정조건(온도 및 시간)은 표 1에 기재한다. The pretreatment activating solution for electroless Ni plating and the electroless Ni plating solution were prepared in the same manner as in Examples 1 and 2 except that the EO / PO copolymer was not used, Activation, electroless Ni plating, electroless Pd plating, and electroless Au plating, respectively. Table 1 shows the process conditions (temperature and time) of pretreatment activation and electroless Ni plating.
(도금 두께)Test evaluation result 1
(Plating thickness)
(성능, 물성)
(Performance, property)
시험예 : 실시예 및 비교예에서 제조한 도금 및 PCB의 물성 측정/평가 방법 Test Example: Measurement and evaluation of physical properties of plating and PCB manufactured in Examples and Comparative Examples
* 물성 측정 방법* How to measure physical properties
삭제delete
삭제delete
1) 도금층 두께: FEI사 HELIOS 600I FIB 장비를 이용하여 단면 가공 후 SEM으로 두께를 측정 하여 표 1에 나타내었다. 1) Thickness of plating layer: Thickness was measured by SEM after sectioning using FEI HELIOS 600I FIB equipment and it is shown in Table 1.
2) 보이드 및 침식: 단면 가공된 시편을 SEM으로 100,000배로 관찰하여 도금층 내 보이드와 침식을 관찰하였고, 이로부터 도금층의 보이드와 침식 유무를 확인하여 표 1에 나타내었다. 2) Void and Erosion: Voids and erosion in the plating layer were observed by SEM observation at 100,000 times, and the voids and erosion of the plating layer were confirmed, and the results are shown in Table 1.
3) 핀홀(Pin-Hole) : 금 도금 후 표면을 SEM을 관찰하여 표면 이상 유무를 확인 하여 표 1에 나타내었다. 3) Pin-hole : After gold plating, the surface was observed by SEM and the presence of surface abnormality was confirmed and it is shown in Table 1.
4) 회로번짐: 도금 후 Space가 20㎛이하의 회로를 SEM으로 관찰하여, 번짐 유무를 확인하여 표 1에 나타내었다. 4) Circuit spreading: After plating, the circuit with a space of 20 μm or less was observed by SEM, and the presence or absence of spreading was confirmed.
5) 도금 밀착성: 테이프에 의한 박리 시험(Peel test)을 실시하여 베이스 금속과 도금층이 분리되어 테이프에 부착하는지를 확인하여 표 1에 나타내었다. 5) Plating adhesion: A peel test was performed on the tape to confirm whether or not the base metal and the plated layer were separated and adhered to the tape.
6) 무연 솔더링 접합성 시험: 솔도볼의 풀(Pull) 강도와 파괴모드에 대한 시험은 DAGE 4000 기기로 실시하였다. 풀 스피드(Pull Speed)는 5,000 /sec로 하였고, 시편은 도금 후의 강도를 측정하였고, 실험은 총 30회 실시하여 평균값을 구하였고, 그 결과를 표 1에 나타내었다. 도 9는 솔더 접합 시험 과정을 보여주는 사진이다. 6) Lead-free soldering jointability test: Pull strength and breakdown mode of solenoid ball were tested with DAGE 4000 instrument. The pull speed was set to 5,000 / sec. The specimen was measured for the strength after plating. The test was carried out 30 times in total, and the average value was obtained. The results are shown in Table 1. 9 is a photograph showing a solder joint test process.
[측정 조건][Measuring conditions]
측정 방식 : 볼풀(Ball Pull) 테스트, 솔더볼 : 알파메탈 0.45φ SAC305 (Sn-3.OAg-0.5Cu), 리플로우 : 멀티리플로우(BTU 社, VIP-70), 리플로우 조건 : Top 260℃Measurement method: Ball Pull test, Solder ball: Alpha metal 0.45φ SAC305 (Sn-3.OAg-0.5Cu), Reflow: Multi reflow (BTU, VIP-70)
5) 와이어 본딩 시험: 와이어 본딩의 접합강도 및 파괴 모드를 평가하기 위해 DAGE 4000 기기로 실시하였다. 풀 스피드(Pull speed)는 1,000 ㎛/sec로 하였고, 접합 강도는 시료 30개를 풀 테스트(Pull test)를 한 후 평균 강도 값으로 구하여 표 1에 나타내었다. 도 10은 와이어 본딩 시험 방식을 보여주는 모식도이다. 5) Wire Bonding Test : The bond strength and breakdown mode of the wire bonding were evaluated with a DAGE 4000 instrument. The pull speed was set to 1,000 탆 / sec. The bonding strength was obtained by calculating the average strength value after 30 pull tests. 10 is a schematic diagram showing a wire bonding test method.
[측정 조건][Measuring conditions]
와이어 본딩기 : TPT사 HB-16, 와이어 : 1mil-Au, 스테이지 온도 : 165℃Wire bonding machine: TPT company HB-16, wire: 1mil-Au, stage temperature: 165 ° C
시험평가결과 : 두께, 단면 및 표면상태, 성능 및 물성 Test results: thickness, section and surface condition, performance and properties
도 6, 7 및 8은 본 발명의 실시예 및 비교예에서 Thin-ENEPIG 공정으로 제조된 PCB에 형성된 미세회로의 단면, 정면 및 표면을 주사전자현미경(SEM)으로 관찰한 사진을 보여준다. FIGS. 6, 7 and 8 show SEM photographs of cross sections, front surfaces and surfaces of microcircuits formed on a PCB manufactured by the Thin-ENEPIG process in the examples and comparative examples of the present invention.
도 6a∼6d의 주사전자현미경(SEM) 사진은 Thin-ENEPIG 공정으로 PCB 상에 형성된 미세회로의 단면을 보여주고, 도 7a∼7d의 주사전자현미경(SEM) 사진은 Thin-ENEPIG 공정으로 PCB 상에 형성된 미세회로의 외관 형태를 보여주고, 도 8a∼8d의 주사전자현미경(SEM) 사진은 Thin-ENEPIG 공정으로 PCB에 형성된 미세회로의 표면 상태를 보여준다. 6A to 6D show SEM micrographs of the microcircuits formed on the PCB by the Thin-ENEPIG process, and SEM photographs of FIGS. 7A to 7D show the SEM photographs of the PCBs by the Thin-ENEPIG process. 8A to 8D show SEM photographs of the microcircuit formed on the PCB by the Thin-ENEPIG process.
도 6a, 7a 및 8a (실시예 1) 및 도 6b, 7b 및 8b (실시예 2)로부터, 실시예 1 및 실시예 2에서 본 발명에 따른 Thin-ENEPIG 공정으로 제조된 PCB에 있어서, 구리 표면 및 초박형 무전해 Ni 도금 (Thin-Ni)의 경계면에는 보이드 또는 침식이 없으며 (도 6a 및 6b), 미세회로에는 회로번짐 현상이 보이지 않으며 (도 7a 및 7b), 회로표면에는 핀홀 또는 도금스킵이 보이지 않는다 (도 8a 및 8b). 반면, 도 6c, 7c 및 8c (비교예 1) 및 도 6d, 7d 및 8d (비교예 2)로부터, 종래기술에 따른 Thin-ENEPIG 공정으로 제조된 PCB에 있어서, 구리 표면 및 초박형 무전해 Ni 도금 (Thin-Ni)의 경계면에는 보이드 또는 침식의 형성이 관찰되며 (도 6c 및 6d), 미세회로에는 회로번짐 현상이 관찰되며 (도 7c 및 7c), 회로표면에는 핀홀 또는 도금스킵이 관찰된다 (도 8c 및 8d). From PCBs fabricated by the Thin-ENEPIG process according to the present invention in Examples 1 and 2, it can be seen from Figures 6a, 7a and 8a (Example 1) and Figures 6b, 7b and 8b (FIGs. 6A and 6B) at the interface between the thin-film electroless Ni plating (Thin-Ni) and the ultra-thin electroless Ni plating (FIG. 7A and FIG. 7B) and no pinhole or plating skip (Figs. 8A and 8B). On the other hand, in the PCBs manufactured by the Thin-ENEPIG process according to the related art from FIGS. 6C, 7C and 8C (Comparative Example 1) and FIGS. 6D, 7D and 8D (Comparative Example 2), the copper surface and the ultra thin electroless Ni plating Formation of voids or erosion was observed at the interface of the thin-film (Thin-Ni) (Figs. 6C and 6D), circuit blurring was observed in the microcircuits (Figs. 7C and 7C) and pinholes or plating skips were observed on the circuit surface 8c and 8d).
회로번짐의 관점에서 도 7a, 7b, 7c 및 7d를 살펴보면, 도 7a 및 도 7b에는 회로의 라인 사이의 스페이스에 어떠한 번짐현상도 보이지 않지만, 도 7c에서는 라인 표면에 약간의 회로번짐 현상이 관찰되고, 도 7d에서는, 인접한 라인들을 서로 연결시킬 정도로, 라인들 사이에 심한 회로번짐 현상이 관찰됨을 확인할 수 있다. 7A, 7B, 7C, and 7D from the viewpoint of circuit spread, there is no blurring in the space between the lines of the circuit in FIGS. 7A and 7B, but in FIG. 7C, a slight circuit spreading phenomenon is observed on the line surface 7D, it can be seen that a severe circuit spread phenomenon is observed between the lines so as to connect adjacent lines to each other.
한편, 도 6, 7 및 8을 근거로 하는 외관(보이드, 침식, 공극, 핀홀)에 대한 시험평가결과는 표 1에 기재된 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)에 대한 시험평가결과와 일치함을 알 수 있다. On the other hand, the test evaluation results on the appearance (voids, erosion, voids, pinholes) based on Figs. 6, 7 and 8 show that the physical properties / performance (plating adhesion, wire bonding strength, solder joint strength, etc.) It can be seen that the test result is consistent with the test result.
즉, 표 1에 기재된 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)에 대한 시험평가결과를 고려하면, 실시예 1 및 실시예 2에서 본 발명에 따른 Thin-ENEPIG 공정으로 제조된 PCB는 우수한 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)을 가지고 있음이 확인된다. 반면, 비교예 1 및 비교예 2에서 종래기술에 따른 Thin-ENEPIG 공정으로 제조된 PCB는 본 발명에 비해 뒤떨어지는 물성/성능(도금밀착성, 와이어본딩강도, 솔더접합강도 등)을 가지고 있음이 확인된다. That is, considering the test evaluation results on the physical properties / performance (plating adhesion, wire bonding strength, solder joint strength, etc.) shown in Table 1, it was confirmed that, in Examples 1 and 2, PCBs have excellent physical properties / performance (plating adhesion, wire bonding strength, solder joint strength, etc.). On the other hand, it was confirmed in Comparative Example 1 and Comparative Example 2 that the PCB manufactured by the Thin-ENEPIG process according to the prior art had poor physical properties / performance (plating adhesion, wire bonding strength, solder joint strength, etc.) do.
따라서, 본 발명에 따른 Thin-ENEPIG 공정은, 우수한 물성/성능을 가지며 라인/스페이스가 10㎛/10㎛인 미세패턴을 갖는 PCB를 제공할 수 있다.Accordingly, the Thin-ENEPIG process according to the present invention can provide a PCB having a fine pattern having excellent property / performance and a line / space of 10 mu m / 10 mu m.
덧붙이면, 표 1의 시험평가결과를 고려하면, 실시예 1 및 실시예 2에서 제조된 미세회로는 초박형 Ni 도금과 후속하는 Pd/Au 도금 사이의 경계면이 균일하고 보이드, 공극 또는 침식이 없어, 시험된 물성 및 성능도 우수함이 확인될 수 있는 반면, 비교예 1 및 비교예 2에서 제조된 미세회로는 초박형 Ni 도금과 후속하는 Pd/Au 도금 사이의 경계면에 존재하는 결함 (보이드 또는 침식)으로 인해, 와이어 본딩성과 솔다접합성 등 최종 제품의 신뢰성이 확보되지 못하는 것이 확인된다. Incidentally, considering the test evaluation results in Table 1, the microcircuits manufactured in Examples 1 and 2 have a uniform interface between the ultra-thin Ni plating and the subsequent Pd / Au plating, and are free from voids, voids or erosion, The microcircuits manufactured in Comparative Example 1 and Comparative Example 2 were found to have defects (voids or erosion) existing at the interface between the ultra-thin Ni plating and the subsequent Pd / Au plating It is confirmed that the reliability of the final product, such as wire bonding and solder jointing, can not be ensured.
실시예 1 및 2에서, 무전해 Ni 도금용 전처리 활성화액은 구리 이온 용출제로서 1,3,4-티아디아졸 및 안정화제로서 화학식 1로 표시되는 E0/P0 화합물을 사용하였으며, 초박형 무전해 Ni 도금액은 금속 안정제로서 Sn을 사용하였다. 결과된 초박형 무전해 Ni 도금은 두께 0.1∼0.3㎛이고 3∼7%의 인(P) 및 2∼4%의 은(Ag)을 포함하는 Ni-P-Ag 합금 형태이며, 응력이 최소화하고 비결정의 연성 Ni 형상이 얻어졌으며, 보이드나 핀홀 등의 결함이 없었다. In Examples 1 and 2, the pretreatment activating solution for electroless Ni plating used 1,3,4-thiadiazole as a copper ion solubilizing agent and the E0 / P0 compound represented by the formula (1) as a stabilizer, The Ni plating solution used Sn as a metal stabilizer. The resultant ultra thin electroless Ni plating is in the form of a Ni-P-Ag alloy having a thickness of 0.1 to 0.3 탆 and containing 3 to 7% phosphorus (P) and 2 to 4% silver (Ag) , And no defects such as voids and pinholes were observed.
결과적으로, 본 발명의 무전해 Ni 도금용 전처리 활성화액 및 이를 사용한 초박형 무전해 Ni 도금은 라인/스페이스가 10㎛/10㎛ 이하인 극미세패턴의 Ni/Pd/Au 도금을 총 두께 0.5∼0.7㎛으로 가능하게 함으로써, 극미세패턴의 Thin-EN/EP/IG 공법을 완성시키기에 이르렀다. As a result, the pretreatment activating solution for electroless Ni plating according to the present invention and the ultra-thin electroless Ni plating using the Ni / Pd / Au plating with a line / space of 10 μm / 10 μm or less have a total thickness of 0.5 to 0.7 μm , Thereby completing the Thin-EN / EP / IG method of a very fine pattern.
본 발명은 인쇄회로기판, 안테나 등의 전자산업분야에서 산업적으로 이용가능하다. INDUSTRIAL APPLICABILITY The present invention is industrially applicable in the electronic industry such as printed circuit boards, antennas and the like.
Claims (12)
[화학식 1]
(상기식에서, R은 탄소수 1∼10의 모노하이드록시 알킬 또는 디하이드록시 알킬을 나타내며, m은 50∼120에서 선택되는 정수이고, n은 30∼70에서 선택되는 정수이다.)
[화학식 2]
(상기식에서, R1 및 R2는 서로 독립적으로 -SH, -NH2, -CH3 또는 -C2H5를 나타낸다.) A pretreatment activating liquid for electroless nickel plating comprising a palladium compound, an ammonium salt, a pH adjuster, a copper ion elution inhibitor, and a stabilizer, wherein the stabilizer is an EO / PO copolymer represented by the following formula (1) (ethylene oxide and propylene oxide Wherein the EO / PO copolymer has an EO: PO ratio of 7: 3 to 6: 4 and a molecular weight of 4,000 to 8,000, and the copper ion elution inhibitor is selected from the group consisting of 1,3,4 -Thiadiazole compound as a pretreatment activating liquid for electroless nickel plating.
[Chemical Formula 1]
(Wherein R represents monohydroxyalkyl or dihydroxyalkyl having 1 to 10 carbon atoms, m is an integer selected from 50 to 120, and n is an integer selected from 30 to 70).
(2)
Wherein R 1 and R 2 independently of one another represent -SH, -NH 2 , -CH 3 or -C 2 H 5 .
-인쇄회로기판(PCB)을 제 1 항에 따른 무전해 니켈 도금용 전처리 활성화액으로 전처리 또는 활성화하는 단계; 및
-상기 전처리 또는 활성화된 PCB에, 무전해 니켈 도금액을 사용하여 무전해 니켈을 도금하는 단계.An electroless nickel plating process comprising the steps of:
Pretreating or activating a printed circuit board (PCB) with a pretreatment activating solution for electroless nickel plating according to claim 1; And
- plating electroless nickel on the preprocessed or activated PCB using an electroless nickel plating solution.
인쇄회로기판(PCB)을 제 1 항에 따른 무전해 니켈 도금용 전처리 활성화액으로 전처리 또는 활성화하는 단계,
상기 전처리 또는 활성화된 PCB에 무전해 니켈을 도금하는 단계;
상기 무전해 니켈 도금 위에 팔라듐을 도금하는 단계; 및
상기 팔라듐 도금 위에 금을 도금하는 단계를 포함하는 것을 특징으로 하는, 무전해 니켈 도금을 포함하는 ENEPIG 표면 처리 방법. An electroless nickel electroless palladium immersion gold (ENEPIG) surface treatment method comprising electroless Ni plating,
Pretreating or activating a printed circuit board (PCB) with a pretreatment activating solution for electroless nickel plating according to claim 1,
Plating electroless nickel on the preprocessed or activated PCB;
Plating palladium on the electroless nickel plating; And
And plating gold on the palladium plating. ≪ RTI ID = 0.0 > 18. < / RTI >
A printed circuit board comprising an electroless nickel plating formed according to the electroless nickel plating process of claim 7, wherein the electroless nickel plating has a thickness of 0.1 to 0.3 占 퐉 and the printed circuit board has a line / space of 20 to 10 占 퐉 / 20 to 10 占 퐉 or an ultrafine fine pattern having a line / space of 10 占 퐉 / 10 占 퐉 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170041907A KR101883249B1 (en) | 2017-03-31 | 2017-03-31 | A pretreating-activating solution for an electroless nickel plating, a method for electroless plating a thin-nickel and a method for surface-treating using the same, and a printed circuit board comprising an electroless thin-nickel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170041907A KR101883249B1 (en) | 2017-03-31 | 2017-03-31 | A pretreating-activating solution for an electroless nickel plating, a method for electroless plating a thin-nickel and a method for surface-treating using the same, and a printed circuit board comprising an electroless thin-nickel |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180025943A Division KR101883250B1 (en) | 2018-03-05 | 2018-03-05 | An electroless nickel plating solution, a method for electroless plating a nickel and a method for treating a surfacethe same, and a printed circuit board comprising an electroless thin-nickel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101883249B1 true KR101883249B1 (en) | 2018-08-30 |
Family
ID=63453628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170041907A KR101883249B1 (en) | 2017-03-31 | 2017-03-31 | A pretreating-activating solution for an electroless nickel plating, a method for electroless plating a thin-nickel and a method for surface-treating using the same, and a printed circuit board comprising an electroless thin-nickel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101883249B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110670050A (en) * | 2019-10-24 | 2020-01-10 | 深圳市松柏实业发展有限公司 | Chemical copper plating activating solution and preparation method thereof |
| CN113151813A (en) * | 2020-01-07 | 2021-07-23 | 苏州维业达触控科技有限公司 | Conductive film repairing method |
| WO2022043889A1 (en) | 2020-08-27 | 2022-03-03 | Valstybinis Moksliniu Tyrimu Institutas Fiziniu Ir Technologijos Mokslu Centras | Method for electroless nickel deposition onto copper without activation with palladium |
| KR20220046106A (en) * | 2020-10-07 | 2022-04-14 | 성균관대학교산학협력단 | Electroless plating of palladium and nickel on solder for preventing electrochemical migration |
| CN114765923A (en) * | 2021-05-20 | 2022-07-19 | 上海贺鸿电子科技股份有限公司 | Three-layer circuit board of 5G base station isolator and preparation method thereof |
| CN115140946A (en) * | 2021-10-12 | 2022-10-04 | 厦门佳玻新材料有限公司 | Silver mirror super sensitizer and preparation method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013012740A (en) * | 2011-06-28 | 2013-01-17 | Samsung Electro-Mechanics Co Ltd | Electroless surface treatment plated layers of printed circuit board and method for preparing the same |
| KR101638827B1 (en) * | 2015-08-06 | 2016-07-13 | (주)엠케이켐앤텍 | Method for activating pretreatment of electroless palladium plating and composition of activating solution |
-
2017
- 2017-03-31 KR KR1020170041907A patent/KR101883249B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013012740A (en) * | 2011-06-28 | 2013-01-17 | Samsung Electro-Mechanics Co Ltd | Electroless surface treatment plated layers of printed circuit board and method for preparing the same |
| KR101638827B1 (en) * | 2015-08-06 | 2016-07-13 | (주)엠케이켐앤텍 | Method for activating pretreatment of electroless palladium plating and composition of activating solution |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110670050A (en) * | 2019-10-24 | 2020-01-10 | 深圳市松柏实业发展有限公司 | Chemical copper plating activating solution and preparation method thereof |
| CN113151813A (en) * | 2020-01-07 | 2021-07-23 | 苏州维业达触控科技有限公司 | Conductive film repairing method |
| CN113151813B (en) * | 2020-01-07 | 2023-08-29 | 苏州维业达科技有限公司 | Repair method of conductive film |
| WO2022043889A1 (en) | 2020-08-27 | 2022-03-03 | Valstybinis Moksliniu Tyrimu Institutas Fiziniu Ir Technologijos Mokslu Centras | Method for electroless nickel deposition onto copper without activation with palladium |
| KR20220046106A (en) * | 2020-10-07 | 2022-04-14 | 성균관대학교산학협력단 | Electroless plating of palladium and nickel on solder for preventing electrochemical migration |
| KR102408109B1 (en) * | 2020-10-07 | 2022-06-10 | 성균관대학교산학협력단 | Electroless plating of palladium and nickel on solder for preventing electrochemical migration |
| CN114765923A (en) * | 2021-05-20 | 2022-07-19 | 上海贺鸿电子科技股份有限公司 | Three-layer circuit board of 5G base station isolator and preparation method thereof |
| CN115140946A (en) * | 2021-10-12 | 2022-10-04 | 厦门佳玻新材料有限公司 | Silver mirror super sensitizer and preparation method thereof |
| CN115140946B (en) * | 2021-10-12 | 2024-01-05 | 厦门佳玻新材料有限公司 | Silver mirror super sensitizer and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101883249B1 (en) | A pretreating-activating solution for an electroless nickel plating, a method for electroless plating a thin-nickel and a method for surface-treating using the same, and a printed circuit board comprising an electroless thin-nickel | |
| KR100688833B1 (en) | Method for plating on printed circuit board and printed circuit board produced therefrom | |
| KR101058635B1 (en) | Electroless Nickel Plating Solution Composition, Flexible Printed Circuit Board and Manufacturing Method Thereof | |
| KR101639084B1 (en) | Catalyst-imparting liquid for palladium plating | |
| US20120107639A1 (en) | Electrical component and method for manufacturing electrical components | |
| EP3470546B1 (en) | Film formation method | |
| KR102192532B1 (en) | Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and ic-substratess | |
| CN110325665B (en) | Electroless plating process | |
| JP2012043881A (en) | Terminal structure, printed wiring board, module substrate, and electronic device | |
| KR100712033B1 (en) | Palladium-gold plating process to solve a large thickness distribution on high density printed circuit board and printed circuit board produced therefrom | |
| KR101184796B1 (en) | board structure and method for manufacturing the same | |
| JP5288362B2 (en) | Multilayer plating film and printed wiring board | |
| CN102482781B (en) | Method for electroless plating of tin and tin alloys | |
| KR101883250B1 (en) | An electroless nickel plating solution, a method for electroless plating a nickel and a method for treating a surfacethe same, and a printed circuit board comprising an electroless thin-nickel | |
| JP7375009B2 (en) | Electroless nickel plating solution | |
| KR20130056629A (en) | Substrate and method for preparing the same | |
| JP5978587B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20200007672A (en) | CONDUCTIVE BUMP AND ELECTROLESS Pt PLATING BATH | |
| WO2019069965A1 (en) | Electroless palladium plating solution | |
| EP1956114A1 (en) | A layer assembly, a method of forming said layer assembly and a circuit carrier comprising said layer assembly | |
| KR101638827B1 (en) | Method for activating pretreatment of electroless palladium plating and composition of activating solution | |
| KR20200062265A (en) | Electroless palladium plating solution and electroless palladium plating film | |
| KR102292204B1 (en) | Non-cyanide electroless gold plating method and non-cyanide electroless gold plating composition | |
| US6533849B1 (en) | Electroless gold plated electronic components and method of producing the same | |
| JP5552957B2 (en) | Terminal structure, printed wiring board, module substrate, and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |