KR101862609B1 - 액정 표시장치 - Google Patents
액정 표시장치 Download PDFInfo
- Publication number
- KR101862609B1 KR101862609B1 KR1020110125521A KR20110125521A KR101862609B1 KR 101862609 B1 KR101862609 B1 KR 101862609B1 KR 1020110125521 A KR1020110125521 A KR 1020110125521A KR 20110125521 A KR20110125521 A KR 20110125521A KR 101862609 B1 KR101862609 B1 KR 101862609B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- terminal connected
- line
- common
- static electricity
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 28
- 230000003068 static effect Effects 0.000 claims abstract description 55
- 230000005611 electricity Effects 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 5
- 230000002265 prevention Effects 0.000 abstract description 14
- 238000007599 discharging Methods 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract description 4
- 239000011521 glass Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 고전압의 정전기를 보다 빠르게 방전시킬 수 있는 정전기 방지회로를 포함하여 제품 신뢰성을 높일 수 있는 액정 표시장치에 관한 것으로, 게이트 단자와 소스 단자가 신호라인에 공통으로 접속되고 드레인 단자가 제 1 노드에 접속된 제 1 스위칭 소자와; 게이트 단자와 소스 단자가 공통라인에 공통으로 접속되고 드레인 단자가 상기 제 1 노드에 접속된 제 2 스위칭 소자와; 게이트 단자와 소스 단자가 상기 제 1 노드에 공통으로 접속되고 드레인 단자가 제 2 노드에 접속된 제 3 및 제 4 스위칭 소자와; 게이트 단자가 상기 제 1 노드에 접속되고 소스 단자가 상기 공통라인에 접속되며 드레인 단자가 신호라인에 접속된 제 5 및 제 6 스위칭 자와; 게이트 단자가 상기 제 2 노드에 접속되고 소스 단자가 상기 공통라인에 접속되며 드레인 단자가 상기 신호라인에 접속된 제 7 스위칭 소자를 포함하여 구성된 정전기 방지회로를 포함하고; 상기 공통라인은 공통전압이 인가되는 라인이며, 상기 신호라인은 화소를 정의하는 다수의 게이트 라인과 다수의 데이터 라인 중 어느 한 라인인 것을 특징으로 한다.
Description
본 발명은 고전압의 정전기를 보다 빠르게 방전시킬 수 있는 정전기 방지회로를 포함하여 제품 신뢰성을 높일 수 있는 액정 표시장치에 관한 것이다.
일반적인 액정 표시장치는 액정패널 내부에 구성되는 화소로의 정전기(Electrostatic Discharge; ESD) 유입을 방지하기 위해 영상이 표시되지 않는 비표시 영역에 정전기 방지회로를 구비한다.
도 1은 일반적인 정전기 방지회로를 도시한 구성도이다.
도 1에 도시된 정전기 방지회로는 스캔신호 또는 데이터 전압이 인가되는 신호라인과 공통전압이 인가되는 공통라인 사이에 구비된 제 1 내지 제 3 스위칭 소자(T1~T3)를 포함한다. 구체적으로, 제 1 스위칭 소자(T1)는 게이트 단자와 소스 단자가 신호라인에 공통으로 접속되고 드레인 단자가 기준 노드(N)에 접속된다. 제 2 스위칭 소자(T2)는 게이트 단자와 소스 단자가 공통라인에 공통으로 접속되고 드레인 단자가 기준 노드(N)에 접속된다. 제 3 스위칭 소자(T3)는 게이트 단자가 기준 노드(N)에 접속되고 소스 단자가 공통라인에 접속되며 드레인 단자가 신호라인에 접속된다.
이와 같은, 정전기 방지회로는 신호라인으로 유입된 정전기를 공통라인으로 방전시키거나, 공통라인으로 유입된 정전기를 신호라인으로 방전시켜 외부로부터 유입된 고전압의 정전기를 분산시킨다.
한편, 최근의 액정 표시장치는 고해상도, 대형화 추세에 있어, 화소와 화소를 구동하는 스위칭 소자의 크기는 계속해서 작아지고 있다. 이와 같이, 화소를 구동하는 스위칭 소자가 작아지면 정전기에 취약해져, 고전압의 정전기를 보다 빠르게 방전시킬 수 있는 정전기 방지회로가 요구되는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 고전압의 정전기를 보다 빠르게 방전시킬 수 있는 정전기 방지회로를 포함하여 제품 신뢰성을 높일 수 있는 액정 표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시장치는 액정패널과; 상기 액정패널의 비표시 영역에 배치되어 외부 정전기가 표시 영역으로 유입되는 것을 방지하기 위한 정전기 방지회로를 포함하고; 상기 정전기 방지회로는 게이트 단자와 소스 단자가 신호라인에 공통으로 접속되고 드레인 단자가 제 1 노드에 접속된 제 1 스위칭 소자와; 게이트 단자와 소스 단자가 공통라인에 공통으로 접속되고 드레인 단자가 상기 제 1 노드에 접속된 제 2 스위칭 소자와; 게이트 단자와 소스 단자가 상기 제 1 노드에 공통으로 접속되고 드레인 단자가 제 2 노드에 접속된 제 3 및 제 4 스위칭 소자와; 게이트 단자가 상기 제 1 노드에 접속되고 소스 단자가 상기 공통라인에 접속되며 드레인 단자가 신호라인에 접속된 제 5 및 제 6 스위칭 소자와; 게이트 단자가 상기 제 2 노드에 접속되고 소스 단자가 상기 공통라인에 접속되며 드레인 단자가 상기 신호라인에 접속된 제 7 스위칭 소자를 포함하여 구성된 것을 특징으로 한다.
상기 공통라인은 공통전압이 인가되는 라인이며, 상기 신호라인은 화소를 정의하는 다수의 게이트 라인과 다수의 데이터 라인 중 어느 한 라인인 것을 특징으로 한다.
상기 제 5 내지 제 7 스위칭 소자의 크기와 문턱전압은 서로 다르게 설계되는 것을 특징으로 한다.
상기 제 7 스위칭 소자의 크기와 문턱전압은 상기 제 6 스위칭 소자의 크기와 문턱전압보다 크고, 상기 제 6 스위칭 소자의 크기와 문턱전압은 상기 제 5 스위칭 소자의 크기와 문턱전압보다 큰 것을 특징으로 한다.
본 발명에 따른 정전기 방지회로는 신호라인과 공통라인 사이에 전류패스를 형성하는 제 5 내지 제 7 TFT를 구비하되, 제 5 내지 제 7 TFT를 단계적으로 턴-온 시키는데 큰 특징이 있다. 이러한 정전기 방지회로는 정전기의 유입시 보다 많은 전류를 보다 빠르게 방전시킬 수 있어, 고전압의 정전기로 인한 부품 손상을 줄이고 제품 신뢰성을 높일 수 있다.
도 1은 일반적인 정전기 방지회로를 도시한 구성도이다.
도 2는 본 발명의 실시 예에 따른 액정 표시장치의 구성도이다.
도 3은 도 2에 도시된 액정패널(2)의 하부 유리기판(10)의 구성도이다.
도 4는 도 3에 도시된 정전기 방지회로의 구성도이다.
도 5는 본 발명의 효과를 설명하기 위한 시뮬레이션이다.
도 2는 본 발명의 실시 예에 따른 액정 표시장치의 구성도이다.
도 3은 도 2에 도시된 액정패널(2)의 하부 유리기판(10)의 구성도이다.
도 4는 도 3에 도시된 정전기 방지회로의 구성도이다.
도 5는 본 발명의 효과를 설명하기 위한 시뮬레이션이다.
이하, 본 발명의 실시 예에 따른 액정 표시장치를 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 액정 표시장치의 구성도이다.
도 2에 도시된 액정 표시장치는 액정패널(2)과, 게이트 구동부(4)와, 데이터 구동부(6)와, 타이밍 제어부(8)를 포함한다.
액정패널(2)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정패널(2)은 데이터 전압에 따라 영상을 표시하는 화소 어레이를 포함한다. 화소 어레이는 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)의 교차구조에 의해 매트릭스 형태로 배치되는 액정셀(ClC)들을 포함한다.
액정셀(Clc)들은 화소영역(P)에 구비된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)를 통해 화소전극에 공급된 데이터 전압과 공통전극에 공급된 공통전압의 전압차에 의해 발생되는 전계에 따라 액정을 구동하고, 스토리지 커패시터(Cst)에 의해 데이터 전압을 일정기간 동안 유지하여 화상을 표시한다.
액정패널(2)의 상부 유리기판 상에는 블랙 매트릭스, 컬러 필터 및 공통전극이 형성된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식일 경우 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식일 경우 화소전극과 함께 하부 유리기판 상에 형성된다. 본 발명의 액정패널(2)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
게이트 구동부(4)는 타이밍 제어부(8)로부터 제공된 게이트 제어신호(GCS)를 이용하여 다수의 게이트 라인(GL)에 스캔신호를 순차적으로 공급한다. 여기서, 스캔신호는 화소영역(P)에 구비된 TFT를 턴-온 시키는 게이트 온 전압(VGH)과, TFT를 턴-오프 시키는 게이트 오프 전압(VGL) 중 하나의 값을 갖는 펄스 신호이다.
데이터 구동부(6)는 타이밍 제어부(8)로부터 제공된 데이터 제어신호(DCS)에 따라 타이밍 제어부(8)로부터 입력되는 영상 데이터(RGB)를 기준감마전압을 이용하여 데이터 전압으로 변환하고, 변환된 데이터 전압을 다수의 데이터 라인(DL)에 순차적으로 공급한다.
타이밍 제어부(8)는 게이트 구동부(4), 및 데이터 구동부(6)의 구동타이밍을 제어한다. 이를 위해, 타이밍 제어부(8)는 외부로부터 입력되는 동기신호 즉, 수평 동기신호(HSync), 수직 동기신호(VSync), 도트 클럭(DCLK), 데이터 인에이블 신호(DE)를 이용하여 다수의 게이트 제어신호(GCS) 및 다수의 데이터 제어신호(DCS)를 생성하여 출력한다. 여기서, 다수의 게이트 제어신호(GCS)는 서로 다른 위상차를 갖는 다수의 클럭펄스와 게이트 구동부(4)의 구동 시작을 지시하는 게이트 스타트 펄스(GSP; Gate Start Pulse) 등을 포함한다. 그리고 다수의 데이터 제어신호(DCS)는 데이터 구동부(6)의 출력기간을 제어하는 소스 출력 인에이블(SOE; Source Output Enable), 데이터 샘플링의 시작을 지시하는 소스 스타트 펄스(SSP; Source Start Pulse), 데이터의 샘플링 타이밍을 제어하는 소스 쉬프트 클럭(SSC; Source Shift Clock), 데이터의 전압 극성을 제어하는 극성제어신호(POL) 등을 포함한다.
특히, 실시 예는 외부 정전기의 유입을 방지기 위해 비표시 영역에 형성되되, 고전압의 정전기를 보다 빠르게 방전시킬 수 있는 정전기 방지회로(20)를 포함한다. 이하, 실시 예에 따른 정전기 방지회로(20)를 구체적으로 설명한다.
도 3은 도 2에 도시된 액정패널(2)의 하부 유리기판(10)의 구성도이다. 참고로, 도 3은 수직 전계 구동방식에 따른 액정패널(2)인데, 이는 설명의 편의를 위한 하나의 예일 뿐, 본 발명은 이에 국한되지 않는다.
도 3에 도시된 하부 유리기판(10)은 영상을 표시하는 표시영역(AA)과, 영상이 표시되지 않는 비표시영역(NA)으로 정의된다.
표시영역(AA)은 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)의 교차로 화소영역을 정의한다.
비표시영역(NA)은 스캔신호를 인가받기 위해 다수의 게이트 라인(GL)으로부터 연장된 다수의 게이트 패드(12)와, 데이터 전압을 인가받기 위해 다수의 데이터 라인(DL)으로부터 연장된 다수의 데이터 패드(14)가 배치된다. 또한, 비표시영역(NA)에는 표시영역(AA)의 둘레를 따라 공통라인(L2)이 배치된다. 공통라인(L2)의 적어도 한 모서리 영역에는 은(Ag) 도트(16)가 형성되는데, 은 도트(16)는 상부 유리기판에 배치된 공통전극과 하부 유리기판에 배치된 공통라인(L2)을 전기적으로 연결한다.
실시 예에 따른 정전기 방지회로(20)는 비표시 영역(NA)에 형성되되, 공통라인(L2)과 각 게이트 라인(GL)의 사이에 배치되며, 공통라인(L2)과 각 데이터 라인(DL)의 사이에 배치된다. 이하, 설명의 편의를 위해 게이트 라인(GL)과 데이터 라인(DL)을 신호라인(L1)으로 정의한다. 따라서, 정전기 방지회로(20)는 신호라인(L1)과 공통라인(L2) 사이에 배치된다.
도 4는 도 3에 도시된 정전기 방지회로(20)의 구성도이다.
도 4에 도시된 정전기 방지회로(20)는 신호라인(L1)과 공통라인(L2) 사이에 배치된 제 1 내지 제 7 TFT(T1~T7)를 포함한다.
제 1 TFT(T1)는 게이트 단자와 소스 단자가 신호라인(L1)에 공통으로 접속되고 드레인 단자가 제 1 노드(N1)에 접속된다.
제 2 TFT(T2)는 게이트 단자와 소스 단자가 공통라인(L2)에 공통으로 접속되고 드레인 단자가 제 1 노드(N1)에 접속된다.
제 3 TFT(T3)는 게이트 단자와 소스 단자가 제 1 노드(N1)에 공통으로 접속되고 드레인 단자가 제 2 노드(N2)에 접속된다.
제 4 TFT(T4)는 게이트 단자와 소스 단자가 제 1 노드(N1)에 공통으로 접속되고 드레인 단자가 제 2 노드(N2)에 접속된다.
제 5 TFT(T5)는 게이트 단자가 제 1 노드(N1)에 접속되고 소스 단자가 공통라인(L2)에 접속되며 드레인 단자가 신호라인(L1)에 접속된다.
제 6 TFT(T6)는 게이트 단자가 제 1 노드(N1)에 접속되고 소스 단자가 공통라인(L2)에 접속되며 드레인 단자가 신호라인(L1)에 접속된다.
제 7 TFT(T7)는 게이트 단자가 제 2 노드(N2)에 접속되고 소스 단자가 공통라인(L2)에 접속되며 드레인 단자가 신호라인(L1)에 접속된다.
제 1 내지 제 7 TFT(T1~T7)는 정전기에 의해 턴-온 될 수 있도록 매우 높은 문턱 전압을 갖도록 설계된다.
상기와 같은 정전기 방지회로(20)는 제 1 및 제 2 TFT(T1, T2)의 게이트 단자가 소정의 저항값을 갖도록 하고, 그 저항값을 조절함으로써 정전기의 전압레벨에 따른 동작전압을 조절할 수 있다.
이와 같은 정전기 방지회로(20)는 다음과 같이 구동된다.
만약, 외부로부터 신호라인(L1)에 정전기가 유입되면, 정전기는 제 1 TFT(T1)를 턴-온시킴과 동시에 제 1 TFT(T1)를 통해 제 1 노드(N1)에 공급된다. 제 1 노드(N1)에 정전기가 공급되면 제 3 내지 제 6 TFT(T3~T6)가 턴-온 된다. 그러면, 제 5 및 제 6 TFT(T5, T6)는 신호라인(L1)과 공통라인(L2) 사이에 전류패스를 형성하여 신호라인(L1)에 유입된 정전기를 공통라인(L2)으로 방전시킨다. 한편, 제 1 노드(N1)에 공급된 정전기는 턴-온된 제 3 및 제 4 TFT(T3, T4)를 통해 제 2 노드(N2)에 공급된다. 제 2 노드(N2)에 공급된 정전기는 제 7 TFT(T7)를 턴-온시키고, 제 7 TFT(T7)는 신호라인(L1)과 공통라인(L2) 사이에 전류패스를 형성하여 신호라인(L1)에 유입된 정전기를 공통라인(L2)으로 방전시킨다.
이와 마찬가지로, 외부로부터 공통라인(L2)에 정전기가 유입되면, 정전기는 제 2 TFT(T2)를 턴-온시킴과 동시에 제 2 TFT(T2)를 통해 제 1 노드(N1)에 공급된다. 제 1 노드(N1)에 정전기가 공급되면 제 3 내지 제 6 TFT(T3~T6)가 턴-온 된다. 그러면, 제 5 및 제 6 TFT(T5, T6)는 신호라인(L1)과 공통라인(L2) 사이에 전류패스를 형성하여 신호라인(L1)에 유입된 정전기를 공통라인(L2)으로 방전시킨다. 한편, 제 1 노드(N1)에 공급된 정전기는 턴-온된 제 3 및 제 4 TFT(T3, T4)를 통해 제 2 노드(N2)에 공급된다. 제 2 노드(N2)에 공급된 정전기는 제 7 TFT(T7)를 턴-온시키고, 제 7 TFT(T7)는 신호라인(L1)과 공통라인(L2) 사이에 전류패스를 형성하여 공통라인(L2)에 유입된 정전기를 신호라인(L1)으로 방전시킨다.
한편, 단계적으로 턴-온 되어 신호라인(L1)과 공통라인(L2) 사이에 전류패스를 형성하는 제 5 내지 제 7 TFT(T5~T7)는 그 크기와 문턱전압이 다르게 설계될 수 있다. 만약, TFT의 크기 및 문턱전압이 제 5 TFT(T5), 제 6 TFT(T6), 제 7 TFT(T7)순으로 커지게 설계된다면 실시 예에 따른 정전기 방지회로(20)는 다음과 같이 동작한다. 즉, 정전기 방지회로(20)는 상대적으로 낮은 전압레벨의 정전기의 유입시 제 5 내지 제 7 TFT(T5~T7) 중에서 제 5 TFT(T5)만 턴-온 되어 정전기를 방전시키고, 상대적으로 중간 전압레벨의 정전기의 유입시 제 5 내지 제 7 TFT(T5~T7) 중에서 제 5 및 제 6 TFT(T5, T6)만 턴-온 되어 정전기를 방전시키고, 상대적으로 높은 전압레벨의 정전기의 유입시 제 5 내지 제 7 TFT(T5~T7) 모두가 턴-온 되어 정전기를 방전시킨다.
이와 같이, 실시 예에 따른 정전기 방지회로(20)는 신호라인(L1)과 공통라인(L2) 사이에 전류패스를 형성하는 제 5 내지 제 7 TFT(T5~T7)를 구비하되, 제 5 내지 제 7 TFT(T5~T7)를 단계적으로 턴-온 시키는데 큰 특징이 있다. 이러한 정전기 방지회로(20)는 정전기의 유입시 보다 많은 전류를 보다 빠르게 방전시킬 수 있어, 고전압의 정전기로 인한 부품 손상을 줄이고 제품 신뢰성을 높일 수 있다.
도 5는 본 발명의 효과를 설명하기 위한 시뮬레이션이다. 구체적으로, 도 5는 정전기가 발생된 경우 종래와 본 발명에 따른 정전기 방지회로를 통해 흐르는 전류량을 측정한 그래프이다.
도 5를 참조하면, 정전기가 유입된 초기에 종래의 정전기 방지회로보다 본 발명의 정전기 방지회로가 2배 이상으로 많은 전류를 흐르게 할 수 있는 것을 알 수 있다. 즉, 실험 결과 본 발명의 정전기 방지회로는 정전기가 유입된 초기에 보다 많은 전류를 흐르게 할 수 있어, 고전압의 정전기가 발생되더라도 이를 빠르게 방전시킬 수 있음을 알 수 있었다.
한편, 상기에서는 정전기 방지회로(20)가 신호라인(L1)과 공통라인(L2) 사이에 배치된 것으로 설명하고, 신호라인(L1)이 게이트 라인(GL) 또는 데이터 라인(DL)이 될 수 있다고 설명하였으나, 정전기 방지회로(20)는 정전기로부터 내부 회로를 보호하기 위해서라면 어디에도 구비될 수 있다. 예를 들어, 정전기 방지회로(20)는 게이트 라인(GL) 또는 데이터 라인(DL)과 플로팅 라인(미도시) 사이에 구비될 수 있다. 플로팅 라인은 정전기를 방전시키기 위해 비표시영역(NA)에서 폐회로로 구성된 라인이다. 또한, 정전기 방지회로는 게이트 라인(GL) 또는 데이터 라인(DL)과 접지단(GND)과 접속된 접지라인(미도시) 사이에 구비될 수 있다. 또한, 정전기 방지회로는 게이트 패드(12)에 스캔신호를 인가하는 게이트 PCB(미도시)나, 데이터 패드(14)에 데이터 전압을 인가하는 데이터 PCB(미도시) 상에 배치될 수도 있다.
즉, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
L1: 신호라인 L2: 공통라인I
20: 정전기 방지회로
20: 정전기 방지회로
Claims (4)
- 액정패널과;
상기 액정패널의 비표시 영역에 배치되어 외부 정전기가 표시 영역으로 유입되는 것을 방지하기 위한 정전기 방지회로를 포함하고; 상기 정전기 방지회로는
게이트 단자와 소스 단자가 신호라인에 공통으로 접속되고 드레인 단자가 제 1 노드에 접속된 제 1 스위칭 소자와;
게이트 단자와 소스 단자가 공통라인에 공통으로 접속되고 드레인 단자가 상기 제 1 노드에 접속된 제 2 스위칭 소자와;
게이트 단자와 소스 단자가 상기 제 1 노드에 공통으로 접속되고 드레인 단자가 제 2 노드에 접속된 제 3 및 제 4 스위칭 소자와;
게이트 단자가 상기 제 1 노드에 접속되고 소스 단자가 상기 공통라인에 접속되며 드레인 단자가 신호라인에 접속된 제 5 및 제 6 스위칭 소자와;
게이트 단자가 상기 제 2 노드에 접속되고 소스 단자가 상기 공통라인에 접속되며 드레인 단자가 상기 신호라인에 접속된 제 7 스위칭 소자를 포함하고,
상기 제 5 내지 제 7 스위칭 소자의 크기와 문턱전압은 서로 다르게 구성된 것을 특징으로 하는 액정 표시장치. - 제 1 항에 있어서,
상기 공통라인은 공통전압이 인가되는 라인이며,
상기 신호라인은 화소를 정의하는 다수의 게이트 라인과 다수의 데이터 라인 중 어느 한 라인인 것을 특징으로 하는 액정 표시장치. - 삭제
- 제 1 항에 있어서,
상기 제 7 스위칭 소자의 크기와 문턱전압은 상기 제 6 스위칭 소자의 크기와 문턱전압보다 크고,
상기 제 6 스위칭 소자의 크기와 문턱전압은 상기 제 5 스위칭 소자의 크기와 문턱전압보다 큰 것을 특징으로 하는 액정 표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110125521A KR101862609B1 (ko) | 2011-11-29 | 2011-11-29 | 액정 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110125521A KR101862609B1 (ko) | 2011-11-29 | 2011-11-29 | 액정 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130059506A KR20130059506A (ko) | 2013-06-07 |
| KR101862609B1 true KR101862609B1 (ko) | 2018-06-01 |
Family
ID=48858307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110125521A KR101862609B1 (ko) | 2011-11-29 | 2011-11-29 | 액정 표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101862609B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102316558B1 (ko) * | 2014-12-29 | 2021-10-25 | 엘지디스플레이 주식회사 | 정전기 보호회로를 구비한 표시장치 |
| KR102397866B1 (ko) * | 2015-12-28 | 2022-05-12 | 엘지디스플레이 주식회사 | 정전기 방전회로 및 이를 포함하는 표시장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7957110B2 (en) * | 2005-01-25 | 2011-06-07 | Hannstar Display Corporation | Display apparatus current discharging method |
| KR20070071705A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100924222B1 (ko) * | 2006-06-29 | 2009-11-02 | 엘지디스플레이 주식회사 | 정전기 방전 회로 및 이를 구비한 액정표시장치 |
| KR20080060529A (ko) * | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 정전기 방지 기능을 가지는 평판 패널 |
-
2011
- 2011-11-29 KR KR1020110125521A patent/KR101862609B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130059506A (ko) | 2013-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10102793B2 (en) | Built-in gate driver and display device using the same | |
| KR101668595B1 (ko) | 표시장치 및 그 구동방법 | |
| US9910329B2 (en) | Liquid crystal display device for cancelling out ripples generated the common electrode | |
| KR20110077211A (ko) | 표시장치와 그 게이트펄스 제어방법 | |
| KR20130107912A (ko) | 액정표시장치의 레벨 시프터 | |
| US10884556B2 (en) | Gate driving integrated circuit for a touch display and operating method thereof | |
| KR102489512B1 (ko) | 공통전압 보상회로를 구비한 액정 표시장치 | |
| US8786584B2 (en) | Liquid crystal display device having output transistor having large capacitor component | |
| KR102446668B1 (ko) | 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치 | |
| US20190213968A1 (en) | Array substrate, method for driving the same, and display apparatus | |
| KR101980749B1 (ko) | 표시장치 | |
| KR102039410B1 (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
| KR101948895B1 (ko) | 액정 표시장치 | |
| KR102182954B1 (ko) | 정전기 방전 회로와 이를 포함하는 액정 디스플레이 장치 | |
| KR101862609B1 (ko) | 액정 표시장치 | |
| JP2009003207A (ja) | 表示装置ならびにその駆動回路 | |
| KR20170077681A (ko) | 정전기 방전회로 및 이를 포함하는 표시장치 | |
| US8665408B2 (en) | Liquid crystal display device | |
| KR101773193B1 (ko) | 액티브 매트릭스 표시장치 | |
| KR102283377B1 (ko) | 표시장치와 그 게이트 구동 회로 | |
| KR101839333B1 (ko) | 액정 표시장치 | |
| KR101920757B1 (ko) | 액정 표시장치 | |
| KR101177573B1 (ko) | 게이트 드라이버 및 이를 구비한 액정표시장치 | |
| US20130321367A1 (en) | Display device | |
| KR102148488B1 (ko) | 표시장치의 전원회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |