KR101858783B1 - 접속 구조체의 제조 방법 - Google Patents

접속 구조체의 제조 방법 Download PDF

Info

Publication number
KR101858783B1
KR101858783B1 KR1020137027942A KR20137027942A KR101858783B1 KR 101858783 B1 KR101858783 B1 KR 101858783B1 KR 1020137027942 A KR1020137027942 A KR 1020137027942A KR 20137027942 A KR20137027942 A KR 20137027942A KR 101858783 B1 KR101858783 B1 KR 101858783B1
Authority
KR
South Korea
Prior art keywords
electronic component
adhesive film
wiring board
heating
curing temperature
Prior art date
Application number
KR1020137027942A
Other languages
English (en)
Other versions
KR20140031872A (ko
Inventor
료지 고지마
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20140031872A publication Critical patent/KR20140031872A/ko
Application granted granted Critical
Publication of KR101858783B1 publication Critical patent/KR101858783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 배선 기판과, 그 표면에 플립 칩 실장된 제1 전자 부품과, 이면에 플립 칩 실장된 제2 전자 부품을 포함하는 접속 구조체의 제조 방법은, 배선 기판의 표면에 제1 접착 필름을 개재해서 제1 전자 부품을 임시 설치하는 공정; 배선 기판의 이면에 제1 접착 필름의 경화 온도보다도 낮은 경화 온도를 갖는 제2 접착 필름을 개재해서 제2 전자 부품을 임시 설치하는 공정; 제1 전자 부품 및 제2 전자 부품이 임시 설치된 배선 기판을 압착 받침대에 적재하는 공정; 및 제1 전자 부품을 배선 기판에 대하여 제1 전자 부품측으로부터 가열 가압 툴로 가압하면서 가열함으로써, 배선 기판의 표면 및 이면에 제1 전자 부품 및 제2 전자 부품을 각각 일괄적으로 실장하는 공정을 갖는다.

Description

접속 구조체의 제조 방법 {METHOD FOR FABRICATING CONNECTION STRUCTURE}
본 발명은 배선 기판과, 그 표면에 플립 칩 실장된 제1 전자 부품과, 이면에 플립 칩 실장된 제2 전자 부품을 포함하는 양면 플립 칩 실장 타입의 접속 구조체의 제조 방법에 관한 것이다.
배선 기판의 표면 및 이면 각각에 IC 칩(Integrated Circuit Chip)이 이방성 도전 접착 필름(ACF) 또는 절연성 접착 필름(NCF)을 개재해서 플립 칩 실장된 양면 플립 칩 실장 접속 구조체가 알려져 있다. 이러한 양면 실장형의 접속 구조체는, 배선 기판의 한쪽면에 ACF 또는 NCF를 임시 부착하고, 거기에 IC 칩을 얼라인먼트해서 임시 설치한 후, 가열 가압 툴로 열 압착해서 플립 칩 실장하고, 이어서 다른 면에 대해서도 마찬가지로 IC 칩을 플립 칩 실장해서 제작되어 있다.
그런데, 최초의 한쪽면의 플립 칩 실장에 의해 배선 기판뿐만 아니라 IC 칩 자체에도 휨이 발생하고, 다른 면에 대한 플립 칩 실장시에 IC 칩의 얼라인먼트 정밀도가 저하되어, 가열 가압 툴로 정확하게 IC 칩을 열 압착하는 것이 곤란해진다는 문제가 있었다. 이 문제는, 최근 IC 칩이나 배선 기판이 점점 얇아짐에 따라 현저해지고 있다.
이로 인해, IC 칩의 플립 칩 실장을 한쪽면씩 행하는 것이 아닌, 양면에 IC 칩을 일괄적으로 플립 칩 실장하는 것이 행해지도록 되어 있다. 즉, 배선 기판의 표면 및 이면 각각에 열경화성의 이방성 도전 접착 필름(ACF) 또는 절연성 접착 필름(NCF)을 임시 부착하고, 추가로 그 위에 IC 칩을 각각 임시 설치한 접속 구조체의 반제품을, 고무 재료 등으로 형성된 적재면을 가지며 가열 수단을 갖는 적재 받침대에 적재하고, 그의 반제품을 적재 받침대측으로부터 가열하면서, 탄성 가압면을 갖는 가압 툴로 표면측의 IC 칩을 가압하는 것이 제안되어 있다(특허문헌 1).
일본 특허 공개 제2007-227622호 공보
그러나 특허문헌 1의 경우, 적재 받침대측에 배치된 ACF나 NCF에 대해서 양호한 접속을 행하기 위해, 적재 받침대측에 배치된 ACF나 NCF가 최적 경화하도록 가열하면, 결과적으로 가압 툴측에 배치된 ACF나 NCF가 충분히 가열되지 않기 때문에, 충분히 경화하지 않아, 접속 신뢰성이 부족하다는 문제가 있었다. 한편, 가압 툴측에 배치된 ACF나 NCF에 대해서도 양호한 접속을 행하기 위해, 가압 툴측에 배치된 ACF나 NCF가 최적 경화하도록 가열하면, 그 다음에는 적재 받침대측에 배치된 ACF나 NCF가 과도하게 가열되어 급속하게 용융 점도가 상승하고, IC 칩과 배선 기판 사이부터 접착 성분이 충분히 배제되지 않고 경화되기 때문에, 접속 신뢰성이 부족하다는 문제가 있었다.
본 발명의 목적은, 이상의 종래 기술의 문제점을 해결하는 것으로, 배선 기판과, 그의 표면에 ACF나 NCF를 개재해서 플립 칩 실장된 제1 전자 부품과, 이면에 플립 칩 실장된 제2 전자 부품을 포함하는 접속 구조체를 제조할 때에, 양면의 ACF나 NCF를 각각 최적의 경화 조건으로 일괄적으로 경화시키는 것이 가능하도록 하는 것이다.
본 발명자는 양면의 각각에 접착 필름을 개재해서 전자 부품이 임시 설치된 배선 기판에 대하여, 그 한쪽면으로부터의 가열에 의해 양면에 배치된 전자 부품을 플립 칩 실장할 경우, 배선 기판이 가열되는 측의 표면에 배치된 접착 필름이 배선 기판의 이면에 배치된 접착 필름에 비해 보다 고온으로 가열된다는 점에 착안하여, 경화 온도가 상이한 2종류의 접착 필름을 사용하고, 경화 온도가 보다 높은 접착 필름을 배선 기판이 가열되는 측의 표면에 배치함으로써, 상술한 목적을 달성할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은 배선 기판과, 그 표면에 플립 칩 실장된 제1 전자 부품과, 이면에 플립 칩 실장된 제2 전자 부품을 포함하는 접속 구조체의 제조 방법이며, 이하의 공정 (a) 내지 (d):
공정 (a)
배선 기판의 표면에 제1 접착 필름을 개재해서 제1 전자 부품을 임시 설치하는 공정;
공정 (b)
배선 기판의 이면에 제1 접착 필름의 경화 온도보다도 낮은 경화 온도를 갖는 제2 접착 필름을 개재해서 제2 전자 부품을 임시 설치하는 공정;
공정 (c)
제1 전자 부품 및 제2 전자 부품이 임시 설치된 배선 기판을 압착 받침대에 적재하는 공정; 및
공정 (d)
제1 전자 부품을 배선 기판에 대하여 제1 전자 부품측으로부터 가열 가압 툴로 가압하면서 가열함으로써, 배선 기판의 표면 및 이면에 제1 전자 부품 및 제2 전자 부품을 각각 일괄적으로 실장하는 공정
을 갖는 것을 특징으로 하는 제조 방법, 및 이 제조 방법에 의해 제조된 접속 구조체를 제공한다.
본 발명의 제조 방법에 있어서는, 배선 기판이 가열되는 측의 표면에 배치된 접착 필름이, 배선 기판의 이면에 배치된 접착 필름에 비해 보다 고온으로 가열되기 때문에, 경화 온도가 상이한 2종류의 접착 필름을 사용하여, 경화 온도가 보다 높은 접착 필름을 배선 기판이 가열되는 측의 표면에 배치한다. 이로 인해, 배선 기판의 양면의 접착 필름이 각각 최적의 경화 온도로 일괄적으로 가열하는 것이 가능해지고, 배선 기판이나 IC 칩에 휨을 발생시키지 않고, 전자 부품의 양면 플립 칩 실장 배선 기판의 접속 신뢰성을 개선할 수 있다.
도 1은 본 발명의 제조 방법의 설명도이다.
도 2는 본 발명의 제조 방법의 설명도이다.
도 3은 적층형의 전자 부품의 단면도이다.
도 4는 본 발명의 제조 방법의 설명도이다.
도 5는 본 발명의 제조 방법의 설명도이다.
도 6은 본 발명의 제조 방법의 설명도이다.
도 7은 본 발명의 접속 구조체의 단면도이다.
도 8은 접착 필름의 경화 온도를 나타내는 DSC 차트이다.
본 발명은 배선 기판과, 그 표면에 플립 칩 실장된 제1 전자 부품과, 이면에 플립 칩 실장된 제2 전자 부품을 포함하는 접속 구조체의 제조 방법이며, 이하의 공정 (a) 내지 (d)를 갖는 제조 방법이다. 이하, 도면을 참조하면서 공정마다 상세하게 설명한다.
<공정 (a)>
우선, 도 1에 도시한 바와 같이, 배선 기판 (1)의 표면에 제1 접착 필름 (2)를 개재해서 제1 전자 부품 (3)을 임시 설치한다. 구체적으로는, 스테이지 (10) 위에 표면 전극 (1a)와 이면 전극 (1b)를 갖는 배선 기판 (1)을 올려놓고, 표면 전극 (1a) 위에 제1 접착 필름 (2)를 얼라인먼트해서 임시 부착하고, 그 위에 범프 (3a)를 갖는 제1 전자 부품 (3)을 얼라인먼트해서 임시 설치한다.
스테이지 (10)으로는, 배선 기판 (1)을 정위치로 유지하기 위한 진공 척 기구를 구비한 평평한 금속, 세라믹스, 수지 등을 포함하는 정반을 사용할 수 있다.
배선 기판 (1)로는 유리 기판, 세라믹스 기판, 폴리이미드 플렉시블 기판, 유리 에폭시 기판 등의 기판의 양면에 구리, 알루미늄, 은, 금 등의 배선이나 패드를 포함하는 표면 전극 (1a)와 이면 전극 (1b)가 형성된 것을 들 수 있다. 이들의 전극에는, 필요에 따라 전해, 무전해 니켈 도금, 땜납 도금, 금 도금 등을 실시할 수 있다.
제1 접착 필름 (2)로는, 공지된 ACF나 NCF를 사용할 수 있다. 예를 들어, 경화 성분으로서 액상 또는 고체상 에폭시계 수지, 막 형성 성분으로서 페녹시 수지, 에폭시계 수지용 경화제로서 산 무수물이나 이미다졸류, 그 밖에 본 발명의 효과를 손상시키지 않는 범위에서, 실란 커플링제, 안료, 산화 방지제, 희석제, 용제, 대전 방지제 등의 공지된 첨가제가 배합된 제1 접착 필름 형성용 도료를, 캐스트법 등의 공지된 방법을 이용해서 필름화한 것을 사용할 수 있다.
제1 전자 부품 (3)으로는, IC 칩, 광학 칩 등을 바람직하게 들 수 있다. 범프 (3a)로는 땜납 범프, 금 범프, 알루미늄 범프 등을 들 수 있다. 특히, Au 스터드 범프가 바람직하다. 금 범프 이외의 범프에는 필요에 따라 전해, 무전해 니켈 도금, 땜납 도금, 금 도금 등을 실시할 수 있다.
표면 전극 (1a) 상으로의 제1 접착 필름 (2)의 얼라인먼트 및 그의 임시 부착 각각의 방법, 및 제1 접착 필름 (2) 상으로의 제1 전자 부품 (3)의 얼라인먼트 및 그의 임시 설치 각각의 방법에 대해서, 종래 공지된 방법, 예를 들어 IC 칩을 플립 칩 실장할 때에 사용되는 플립 칩 본더를 이용할 수 있다.
<공정 (b)>
이어서, 도 2에 도시한 바와 같이, 배선 기판 (1)의 이면에, 제1 접착 필름 (2)의 경화 온도보다도 낮은 경화 온도를 갖는 제2 접착 필름 (4)를 개재해서 제2 전자 부품 (5)를 임시 설치한다. 구체적으로는, 스테이지 (10) 위에서, 배선 기판 (1)의 이면 전극 (1b) 위에 제2 접착 필름 (4)를 얼라인먼트해서 임시 부착하고, 그 위에 범프 (5a)를 갖는 제2 전자 부품 (5)를 얼라인먼트해서 임시 설치한다.
제2 접착 필름 (4)의 성분 구성은, 제1 접착 필름 (2)의 성분 구성과 기본적으로는 동일하지만, 제1 접착 필름 (2)의 경화 온도보다도 낮은 경화 온도를 갖는 것을 사용할 필요가 있다. 구체적으로는, 제1 접착 필름 (2)의 경화 온도를 200 내지 250℃로 하고, 제2 접착 필름 (4)의 경화 온도를 170 내지 220℃로 하는 것이 바람직하다. 이에 따라, 제1 전자 부품 (3)측에서만의 가열에 의해, 배선 기판 (1)의 양면의 제1 접착 필름 (2) 및 제2 접착 필름 (4)를 각각의 경화 온도에 적합한 온도로 가열할 수 있다.
또한, 제1 접착 필름 (2) 및 제2 접착 필름 (4)의 경화 온도는, 시차 주사 열량 측정(DSC)에 의해 얻은 차트에 기초하여 결정할 수 있다. 예를 들어, DSC 차트에 있어서, 수지의 경화 반응이 진행될 때에는 산과 같은 피크가 나타나기 때문에, 샘플 5mg을 실온부터 250℃까지 10℃/분으로 승온시켜서 얻은 차트의 베이스 라인 위의 저온측으로부터 전체 면적의 60％가 되는 온도를 경화 온도로 하였다(도 8 참조).
이들의 접착 필름 (2) 또는 (4)의 경화 온도의 조정은, 사용하는 에폭시계 수지나 막 형성 수지, 경화제 등의 재료의 구조나 분자량을 특정함으로써 행할 수 있다.
또한, 제2 전자 부품 (5) 및 그의 범프 (5a)에 대해서는, 기본적으로 제1 전자 부품 (3) 및 그의 범프 (3a)와 마찬가지의 구성으로 할 수 있다. 또한, 이면 전극 (1b) 상으로의 제2 접착 필름 (4)의 얼라인먼트·그의 임시 부착, 제2 접착 필름 (4) 상으로의 제2 전자 부품 (5)의 얼라인먼트·그의 임시 설치에 대해서도 종래 공지된 방법을 이용해서 행할 수 있다.
또한, 제2 전자 부품 (5) 및 앞서 설명한 제1 전자 부품 (3) 중 적어도 어느 하나는, 도 3에 도시한 바와 같이, 관통 전극 (41)과 그것에 접속하고 있는 프론트 범프 (42)와 백 범프 (43)을 갖는 복수의 IC 칩 (40)을 서로 적층해서 전자 부품 (400)으로 할 수도 있다. 이러한 경우, 관통 전극 (41)은, 구리 도금에 의해 형성된 것을 이용할 수 있으며, IC 칩 (40) 사이에 존재하는 프론트 범프 (42) 및 백 범프 (43)으로는, 금이나 땜납, 구리 등을 포함하는 범프를 적용할 수 있고, 특히 그들 중 어느 하나 또는 둘 다 땜납으로 형성되어 있는 것이 바람직하다.
<공정 (c)>
이어서, 도 4에 도시한 바와 같이, 제1 전자 부품 (3) 및 제2 전자 부품 (5)가 임시 설치된 배선 기판 (1)을, 고무 등의 탄성 재료로 형성된 배선 기판 적재면 (21)을 갖는 압착 받침대 (20)에 적재한다. 이러한 압착 받침대 (20)으로는, 일본 특허 공개 제2007-227622호 공보에 개시되어 있는 것을 채용할 수 있다. 즉, 압착 받침대 (20)은, 금속이나 세라믹스를 포함하는 받침대 본체 (22)와, 피압착물이 적재되는 측에 배치되는 탄성 수용부 (23)으로 구성되고, 그 표면이 배선 기판 적재면 (21)로 되어 있는 것이다. 여기서 본 발명에서 탄성 재료란, 바람직하게는 고무 경도가 10 내지 80인 엘라스토머를 의미한다.
또한, 압착 받침대 (20)으로는 스테이지 (10)을 그대로 유용해 놓고, 도시하지 않지만, 제2 전자 부품 (5)가 들어가는 오목부를 갖고, 비교적 강성이 높은 배선 기판 적재면을 갖는 것을 사용할 수도 있다.
<공정 (d)>
마지막으로, 제1 전자 부품 (3)을 배선 기판 (1)에 대하여 제1 전자 부품 (3)측으로부터, 고무 등의 탄성 재료로 형성되어 있는 가압면 (31)을 갖는 가열 가압 툴 (30)(도 5)으로 가압하면서 가열함으로써, 도 6에 도시한 바와 같이 배선 기판 (1)의 표면 및 이면에 제1 전자 부품 (3) 및 제2 전자 부품 (5)를 각각 일괄적으로 실장한다. 이에 따라 도 7에 도시한 접속 구조체 (100)이 얻어진다.
이 가열 가압 툴 (30)으로는, 일본 특허 공개 제2007-227622호 공보에 개시되어 있는 것을 채용할 수 있다. 즉, 가열 가압 툴 (30)은, 금속이나 세라믹스를 포함하는 가압 본체 (32)와, 피압착물측에 배치되는 탄성 가압부 (33)으로 구성되고, 그 표면이 가압면 (31)로 되어 있는 것이다. 가압 본체 (32)에는, 압착 받침대 (20)이 감합되도록 측부 (34)가 연장 설치되어 있는 것이 바람직하다. 가열 수단은, 가압 본체 (32)를 가열하도록 히터(도시하지 않음)를 설치할 수 있지만, 가압 본체 (32) 자체나 탄성 가압부 (33) 자체가 발열하도록 할 수도 있다.
본 발명에 있어서, 가열 가압 툴 (30)에 의한 가열 가압시, 제1 접착 필름 (2)가 가열에 의해 도달하는 도달 온도는, 제2 접착 필름 (4)가 가열에 의해 도달하는 도달 온도보다도 높아진다. 구체적으로는, 제1 접착 필름 (2)의 바람직한 경화 온도가 200 내지 250℃이고, 제2 접착 필름 (4)의 바람직한 경화 온도가 170 내지 220℃이기 때문에, 제1 접착 필름 (2)가 가열에 의해 도달하는 도달 온도는 200 내지 250℃이고, 제2 접착 필름 (4)가 가열에 의해 도달하는 도달 온도는 170 내지 220℃이다.
또한, 제1 전자 부품 (3)을, 배선 기판 (1)에 대하여 제1 전자 부품 (3)측으로부터 가열 가압 툴 (30)으로 가압하면서 가열할 때에 제1 전자 부품 (3) 및 제2 전자 부품 (5)가 임시 설치된 배선 기판 (1)의 양면에 테플론(등록 상표)이나 실리콘 등의 내열성 수지 필름을 포함하는 보호 시트 (35)를 설치할 수도 있다. 보호 시트 (35)를 사용함으로써, 제1 전자 부품 (3)이나 제2 전자 부품 (5)의 위치 어긋남의 발생을 방지할 수 있다.
또한, 가열 가압 툴 (30)으로서, 제1 전자 부품 (3)이 들어가는 오목부를 갖고, 비교적 강성이 높은 배선 기판 적재면을 갖는 것을 사용할 수도 있다.
이상 설명한 본 발명의 제조 방법에 의해 제조한 도 7의 접속 구조체는, 배선 기판의 양면에 전자 부품을 ACF나 NCF를 개재해서 플립 칩 실장시킬 때, 양면의 ACF나 NCF를 각각 일괄적으로 최적 경화시켜서 얻은 것이 된다. 따라서, 배선 기판에 휨이 발생하지 않고, 양호한 접속 신뢰성을 나타내는 것이다.
[실시예]
이하, 본 발명을 실시예에 의해 구체적으로 설명한다.
실시예 1 내지 2, 비교예 1 내지 4
표 2에 나타낸 경화 온도를 나타내는 NCF를 준비하였다. 그것과는 별도로, 범프 피치 85㎛, 범프수 272의 페리페럴 배치의 금 스터드 범프 ("Au 스터드"라 약기하는 경우가 있음) 또는 구리 필러/땜납 캡 범프("Cu/땜납"이라 약기하는 경우가 있음)가 설치된 시험용 IC 칩(6.3mm×6.3mm×0.2 두께)을 준비하였다. 또한, 20㎛ 두께의 땜납 표면층이 형성된 전극 패드(Au/Ni 도금 Cu 베이스)를 양면에 갖는 유리 에폭시 양면 배선 기판(FR4, 히다찌 가세이 고교(주): 38mm×38mm×0.6mm 두께)을 준비하였다.
이들 재료와, IC 탑재시에 플립 칩 본더 및 본 압착시에 탄성 가압 툴(일본 특허 공개 제2007-227622호 공보 참조)을 사용하여, 표 1에 나타낸 바와 같은 IC 칩 탑재 조건 및 열 압착 조건에 의해, 한쪽면 플립 칩 실장을 행한 비교예 1을 제외하고, 양면 일괄 플립 칩 실장을 행하였다. 또한, 표 2에 실시예 및 비교예의 실장 형태, IC 범프 종류(Au 스터드 범프, Cu 필러/땜납 캡 범프), 배선 기판의 표면측(가열측) 및 이면측에 배치된 NCF의 도달 온도, NCF의 경화 온도를 기재하였다.
플립 칩 실장에 의해 얻어진 접속 구조체에 대해서, IC 칩의 휨을 촉침식 표면 조도계(SE-3H, (주)고사까 겡뀨쇼)를 사용하여 측정하였다. 얻어진 결과를 표 2에 나타내었다. 실용상, 휨은 10㎛ 이하인 것이 요망된다.
또한, 접속 구조체에 있어서의 IC 칩과 배선 기판 사이의 도통 저항은, IC 주변을 일주하는 데이지 체인 저항을 측정하였다. 얻어진 결과를 표 2에 나타내었다. 실용상, 30Ω 이하인 것이 요망된다.
Figure 112013095869645-pct00001
Figure 112013095869645-pct00002
표 2로부터 알 수 있는 바와 같이, NCF 도달 온도에 적합하도록 배선 기판의 표면측(가열측)에 보다 경화 온도가 높은 NCF를 배치한 실시예 1 및 2의 접속 구조체는, IC 칩의 휨 및 데이지 체인 저항의 양쪽의 결과가 실용상 바람직한 것이었다. 그에 반해, 비교예 1의 한쪽면 실장의 경우에는, IC 칩의 휨이 현저한 것이었다. 표면측과 이면측에 있어서 경화 온도가 동일한 NCF를 사용한 비교예 2 내지 4의 경우, 데이지 체인 저항이 표면측 또는 이면측에서 오픈이 되어 버렸다.
<산업상 이용가능성>
본 발명의 접속 구조체의 제조 방법에 의하면, 경화 온도가 상이한 2종류의 접착 필름을 사용하고, 경화 온도가 보다 높은 접착 필름을 배선 기판이 가열되는 측의 표면에 배치하므로, 배선 기판의 양면의 접착 필름이 각각 최적의 경화 온도로 일괄적으로 가열하는 것이 가능해져, 배선 기판이나 IC 칩에 휨을 발생시키지 않고, 전자 부품의 양면 플립 칩 실장 배선 기판의 접속 신뢰성을 개선할 수 있다. 따라서, 본 발명은 배선 기판에 양면 플립 칩 실장해서 접속 구조체를 제조하는 경우에 유용하다.
1 배선 기판
1a 표면 전극
1b 이면 전극
2 제1 접착 필름
3 제1 전자 부품
3a 범프
4 제2 접착 필름
5 제2 전자 부품
5a 범프
10 스테이지
20 압착 받침대
21 배선 기판 적재면
22 받침대 본체
23 탄성 수용부
30 가열 가압 툴
31 가압면
32 가압 본체
33 탄성 가압부
34 측부
35 보호 시트
100 접속 구조체
40 IC 칩
41 관통 전극
42 프론트 범프
43 백 범프
400 적층형의 전자 부품

Claims (9)

  1. 배선 기판과, 그 표면에 플립 칩 실장된 제1 전자 부품과, 이면에 플립 칩 실장된 제2 전자 부품을 포함하는 접속 구조체의 제조 방법이며, 이하의 공정 (a) 내지 (d):
    공정 (a)
    배선 기판의 표면에, 제1 접착 필름을 개재해서 제1 전자 부품을 임시 설치하는 공정;
    공정 (b)
    배선 기판의 이면에, 제1 접착 필름의 경화 온도보다도 낮은 경화 온도를 갖는 제2 접착 필름을 개재해서 제2 전자 부품을 임시 설치하는 공정;
    공정 (c)
    제1 전자 부품 및 제2 전자 부품이 임시 설치된 배선 기판을 압착 받침대에 적재하는 공정; 및
    공정 (d)
    제1 전자 부품을, 배선 기판에 대하여 제1 전자 부품측으로부터 가열 가압 툴로 가압하면서, 제1 접착 필름이 그 경화 온도에 도달하도록, 제2 접착 필름이 그 경화 온도에 도달하도록 또한 제1 접착 필름이 가열에 의해 도달하는 도달 온도가 제2 접착 필름이 가열에 의해 도달하는 도달 온도보다도 높아지도록, 가열함으로써, 배선 기판의 표면 및 이면에 제1 전자 부품 및 제2 전자 부품을 각각 일괄적으로 실장하는 공정
    을 갖는 것을 특징으로 하는 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 제1 접착 필름의 경화 온도가 200 내지 250℃이고, 제2 접착 필름의 경화 온도가 170 내지 220℃인 제조 방법.
  4. 제1항에 있어서, 가열 가압 툴의 가압면이 탄성 재료로 형성되어 있는 제조 방법.
  5. 제4항에 있어서, 제1 전자 부품 및 제2 전자 부품이 임시 설치된 배선 기판이, 제2 전자 부품측으로부터 적재되는 압착 받침대의 배선 기판 적재면이 탄성 재료로 형성되어 있는 제조 방법.
  6. 제1항에 있어서, 공정 (d)에 있어서, 제1 전자 부품을, 배선 기판에 대하여 제1 전자 부품측으로부터 가열 가압 툴로 가압하면서 가열할 때에 제1 전자 부품 및 제2 전자 부품이 임시 설치된 배선 기판의 양면에 보호 시트를 배치시켜서 가압하는 제조 방법.
  7. 제1항에 있어서, 제1 전자 부품 및 제2 전자 부품 중 적어도 어느 하나가 IC 칩인 제조 방법.
  8. 제1항에 있어서, 제1 전자 부품 및 제2 전자 부품 중 적어도 어느 하나가 관통 전극과 그것에 접속하고 있는 프론트 범프와 백 범프를 갖고, 서로 적층되어야 할 복수의 IC 칩이며, IC 칩간에 존재하는 프론트 범프 및 백 범프 중 적어도 어느 하나가 땜납으로 형성되어 있는 제조 방법.
  9. 제1항 및 제3항 내지 제8항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 접속 구조체.
KR1020137027942A 2011-04-27 2012-04-02 접속 구조체의 제조 방법 KR101858783B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011098967A JP5741188B2 (ja) 2011-04-27 2011-04-27 接続構造体の製造方法
JPJP-P-2011-098967 2011-04-27
PCT/JP2012/058889 WO2012147458A1 (ja) 2011-04-27 2012-04-02 接続構造体の製造方法

Publications (2)

Publication Number Publication Date
KR20140031872A KR20140031872A (ko) 2014-03-13
KR101858783B1 true KR101858783B1 (ko) 2018-05-16

Family

ID=47071983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137027942A KR101858783B1 (ko) 2011-04-27 2012-04-02 접속 구조체의 제조 방법

Country Status (5)

Country Link
US (1) US9318353B2 (ko)
JP (1) JP5741188B2 (ko)
KR (1) KR101858783B1 (ko)
TW (1) TWI494038B (ko)
WO (1) WO2012147458A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102360487B1 (ko) * 2014-02-24 2022-02-10 세키스이가가쿠 고교가부시키가이샤 접속 구조체의 제조 방법
JP2016162985A (ja) 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6271463B2 (ja) * 2015-03-11 2018-01-31 東芝メモリ株式会社 半導体装置
KR102322766B1 (ko) 2015-09-03 2021-11-08 삼성디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332682A (ja) * 2000-05-19 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子実装方法および半導体素子実装構造
JP2005340389A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376372A (en) * 1976-12-17 1978-07-06 Matsushita Electric Ind Co Ltd Device for attaching chip circuit parts
DE3104623A1 (de) * 1981-02-10 1982-08-26 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum befestigen von bauelementen mit flaechigen anschlusskontakten und bauelement hierfuer
US4761881A (en) * 1986-09-15 1988-08-09 International Business Machines Corporation Single step solder process
US5155904A (en) * 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components
US5678304A (en) * 1996-07-24 1997-10-21 Eastman Kodak Company Method for manufacturing double-sided circuit assemblies
JP3853979B2 (ja) 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP3300698B2 (ja) * 2000-05-17 2002-07-08 松下電器産業株式会社 半導体実装対象中間構造体及び半導体装置の製造方法
JP2006229106A (ja) * 2005-02-21 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置の実装方法と実装装置および半導体装置
JP4832107B2 (ja) 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332682A (ja) * 2000-05-19 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子実装方法および半導体素子実装構造
JP2005340389A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2012231039A (ja) 2012-11-22
WO2012147458A1 (ja) 2012-11-01
TWI494038B (zh) 2015-07-21
US9318353B2 (en) 2016-04-19
US20140226297A1 (en) 2014-08-14
TW201251553A (en) 2012-12-16
JP5741188B2 (ja) 2015-07-01
KR20140031872A (ko) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2005307169A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR102678902B1 (ko) 실장 구조체의 제조방법
KR20070116661A (ko) 이방 도전성 구조체
KR101858783B1 (ko) 접속 구조체의 제조 방법
US20120222808A1 (en) Mounting device and method for manufacturing electronic module
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
US20100308476A1 (en) Method for manufacturing semiconductor device
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2007005640A (ja) 回路基板の相互接続方法
KR101763852B1 (ko) Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트
KR101973823B1 (ko) 이방성 도전 접속 재료, 필름 적층체, 접속 방법 및 접속 구조체
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
US8237275B2 (en) Tungsten stiffener for flexible substrate assembly
JP5552423B2 (ja) 実装構造体
KR20090082370A (ko) 회로 기판을 접속하는 방법 및 접속 구조체
JP5912611B2 (ja) フィルム状接着剤
CN110582841A (zh) 底部填充材料、底部填充薄膜及使用其的半导体装置的制备方法
JP2008210842A (ja) バンプ付電子部品の実装方法
JP5263158B2 (ja) 回路部材接続用接着剤及び半導体装置
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2003204142A (ja) 電子部品実装方法及び電子部品実装装置
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2007243223A (ja) 電子部品実装構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right