KR101832119B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101832119B1
KR101832119B1 KR1020127024208A KR20127024208A KR101832119B1 KR 101832119 B1 KR101832119 B1 KR 101832119B1 KR 1020127024208 A KR1020127024208 A KR 1020127024208A KR 20127024208 A KR20127024208 A KR 20127024208A KR 101832119 B1 KR101832119 B1 KR 101832119B1
Authority
KR
South Korea
Prior art keywords
transistor
region
semiconductor film
oxide semiconductor
light
Prior art date
Application number
KR1020127024208A
Other languages
English (en)
Other versions
KR20120135410A (ko
Inventor
무네히로 고주마
요시유키 구로카와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120135410A publication Critical patent/KR20120135410A/ko
Application granted granted Critical
Publication of KR101832119B1 publication Critical patent/KR101832119B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 목적은 포토센서에서 광 검출의 정밀도를 개선하고 상기 포토센서의 수광 면적을 증가시키는 것이다. 상기 포토 센서는: 광을 전기 신호로 변환하는 수광 소자와; 상기 전기 신호를 전송하는 제 1 트랜지스터와; 상기 전기 신호를 증폭하는 제 2 트랜지스터를 포함한다. 상기 수광 소자는 실리콘 반도체를 포함하고, 상기 제 1 트랜지스터는 산화물 반도체를 포함한다. 상기 수광 소자는 횡형 접합 포토다이오드이고, 상기 수광 소자에 포함된 n 영역 또는 p 영역은 상기 제 1 트랜지스터와 중첩한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 기술분야는 포토센서, 상기 포토센서를 갖는 반도체 장치, 및 그의 구동 방법에 관한 것이다.
최근, 광 검출 센서들(또는 포토센서들이라고도 함)이 제공된 반도체 장치들이 주목되고 있다(특허문헌 1 참조).
포토센서들을 갖는 반도체 장치들은 CCD 이미지 센서들, CMOS 이미지 센서들 등을 포함한다. 이러한 이미지 센서들은, 예를 들면, 디지털 스틸 카메라들 또는 휴대 전화들과 같은 전자 기기들에 사용된다. 또한, 포토센서들을 그들의 표시부들에 포함하는 반도체 장치들로서, 터치 패널들 등이 개발되었다.
포토센서를 포함하는 반도체 장치에서는, 피검출물로부터 방출되는 광 또는 피검출물에 의해 반사되는 외광은 포토센서에 의해 직접 검출되거나 광학 렌즈 등에 의해 집광되고 이후 검출된다.
일본 특허 공개 공보 제 2001-292276 호
본 발명의 목적은 포토센서의 광 검출의 정밀도를 향상시키는 것이다.
본 발명의 다른 목적은 포토센서의 회로의 새로운 레이아웃 또는 구조를 제공하는 것이다. 특히, 본 발명의 목적은 수광 면적을 증가시키는 것이다.
본 발명의 일 실시형태는, 광을 전기 신호로 변환하는 수광 소자와; 상기 전기 신호를 전송하는 제 1 트랜지스터와; 상기 전기 신호를 증폭하는 제 2 트랜지스터를 포함하는 반도체 장치이다. 상기 수광 소자는 실리콘 반도체를 포함하고, 상기 제 1 트랜지스터는 산화물 반도체를 포함한다.
상기 수광 소자는 횡형 접합 포토다이오드이고, 상기 수광 소자에 포함된 n 영역 또는 p 영역은 상기 제 1 트랜지스터와 중첩한다.
상기 수광 소자는 상기 제 2 트랜지스터와 동일한 표면 위에 형성된다.
상기 수광 소자의 수광 영역 위에 형성된 배선은 투광성 재료로 형성된다.
본 명세서에서, 상기 반도체 장치는 반도체 성질을 갖는 소자, 및 상기 소자를 포함하는 모든 대상을 말한다. 예를 들면, 트랜지스터를 포함하는 표시 장치는 몇몇 경우들에서 간단하게 반도체 장치로 불리운다.
포토센서에서, 산화물 반도체는 전기 신호를 전송하는 상기 제 1 트랜지스터에 사용되고, 그 결과 오프 상태에서 상기 제 1 트랜지스터의 리크 전류가 저감되고, 상기 광 검출의 정확도가 향상된다.
또한, 상기 수광 소자에 포함된 n 영역 또는 p 영역은 상기 제 1 트랜지스터와 중첩하기 때문에, 상기 수광 소자의 상기 수광 영역이 증가될 수 있다; 따라서, 높은 광 감도가 실현되고 광이 고정밀도로 검출될 수 있다.
또한, 상기 수광 영역 위에 형성된 상기 배선은 투광성 재료로 형성되기 때문에, 상기 수광 면적이 증가될 수 있고; 따라서, 높은 광 감도가 실현될 수 있고 광은 고 정밀도로 검출될 수 있다.
도 1은 반도체 장치의 회로의 예를 도시하는 도면.
도 2는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 3은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 4는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 5는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 6은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 7은 반도체 장치의 회로의 예를 도시하는 도면.
도 8은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 9는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 10은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 11은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 12는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 13은 반도체 장치의 회로의 예를 도시하는 도면.
도 14는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 15는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 16은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 17은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 18은 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 19는 반도체 장치의 단면 구조의 예를 도시하는 도면.
도 20은 반도체 장치의 단면 구조의 예를 도시하는 도면.
도 21은 반도체 장치의 회로의 예를 도시하는 도면.
도 22는 반도체 장치의 레이아웃의 예를 도시하는 도면.
도 23은 반도체 장치의 단면 구조의 예를 도시하는 도면.
도 24는 반도체 장치의 단면 구조의 예를 도시하는 도면.
도 25는 반도체 장치의 예를 도시하는 도면.
도 26은 반도체 장치의 예를 도시하는 도면.
도 27a 내지 도 27f는 반도체 장치의 회로의 예를 도시하는 도면.
도 28은 반도체 장치의 특성들을 나타내는 그래프.
도 29는 타이밍 차트를 도시하는 도면.
이하에 실시형태들은 도면들을 참조하여 상세히 설명될 것이다. 이하의 실시형태들은 다수의 상이한 모드들로 구현될 수 있고, 상기 모드들 및 상세들이 본 발명의 취지 및 범위로부터 벗어나지 않고 다수의 방식들로 변경될 수 있다는 것이 당업자에게 명백할 것이라는 것을 주의하자. 따라서, 본 발명은 실시형태들의 기재 내용으로 한정되는 것으로 해석되지 않는다. 실시형태들을 설명하기 위한 모든 도면들에서, 동일 부분들 또는 동일한 기능을 갖는 부분들은 동일한 참조 부호로 표시하고, 그의 설명은 생략된다는 것을 주의하자.
(실시형태 1)
본 실시형태에서는, 반도체 장치의 회로 및 레이아웃이 설명될 것이다.
도 1은 포토센서의 회로도의 예이다.
상기 포토센서는 포토다이오드(100), 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 및 트랜지스터(104)를 포함한다.
상기 포토다이오드(100)는 광을 전기 신호(전하)로 변환하는 기능을 갖는다. 상기 포토다이오드와 달리, 포토트랜지스터와 같이 이러한 기능을 갖는 수광 소자도 또한 사용될 수 있다.
상기 트랜지스터(101)는 상기 변환된 전기 신호를 상기 트랜지스터(103)의 게이트로 전송하는 기능을 갖는다. 따라서, 상기 트랜지스터(101)는 전송 트랜지스터라고도 불리운다.
상기 트랜지스터(102)는 상기 트랜지스터(103)의 게이트 전위를 제어하여 상기 게이트 전위가 미리 결정된 전위로 리셋되게 하는 기능을 갖는다. 따라서, 상기 트랜지스터(102)는 또한 리셋 트랜지스터라고도 불리운다.
상기 트랜지스터(103)는 상기 전송된 전기 신호를 증폭하고 출력 신호를 생성하는 기능을 갖는다. 따라서, 상기 트랜지스터(103)는 또한 증폭 트랜지스터라고도 불리운다. 상기 증폭은 여기서 소스와 드레인 사이의 전류값이 게이트 전위에 의해 제어된다는 것을 의미하는 것을 주의하자.
상기 트랜지스터(104)는 상기 출력 신호의 판독을 제어하는 기능을 갖는다. 예를 들면, 복수의 포토센서들 중에서, 미리 결정된 포토센서로부터의 출력은 상기 트랜지스터(104)에 의해 선택되고; 따라서, 상기 트랜지스터(104)는 또한 선택 트랜지스터라고도 불리운다.
도 1의 회로에서, 상기 트랜지스터(101)의 게이트는 배선(106)(또한 전하 제어 신호선이라고도 불리운다)에 전기적으로 접속되고, 상기 트랜지스터(101)의 소스 및 드레인 중 하나는 상기 포토다이오드(100)의 하나의 전극에 전기적으로 접속되고, 상기 트랜지스터(101)의 상기 소스 및 상기 드레인 중 다른 하나는 상기 트랜지스터(102)의 소스 및 드레인 중 하나 및 상기 트랜지스터(103)의 상기 게이트에 전기적으로 접속된다. 상기 트랜지스터(102)의 게이트는 배선(107)(또한 리셋 신호선이라고도 불리운다)에 전기적으로 접속되고, 상기 트랜지스터(102)의 상기 소스 및 상기 드레인 중 다른 하나는 배선(108)(또한 전원 공급선이라고도 불리운다)에 전기적으로 접속된다. 상기 트랜지스터(103)의 소스 및 드레인 중 하나는 상기 배선(108)에 전기적으로 접속되고, 그의 다른 하나는 상기 트랜지스터(104)의 소스 및 드레인 중 하나에 전기적으로 접속된다. 상기 트랜지스터(104)의 게이트는 배선(109)(또한 선택 신호선이라고도 불리운다)에 전기적으로 접속되고, 상기 트랜지스터(104)의 상기 소스 및 상기 드레인 중 다른 하나는 배선(110)(또한 출력선이라고도 불리운다)에 전기적으로 접속된다. 상기 포토다이오드(100)의 다른 전극은 배선(120)에 전기적으로 접속된다는 것을 주의하자. 상기 배선(120)의 전위는 고정 전위(예를 들면, 그라운드 전위) 또는 가변 전위 중 원하는 전위로 설정될 수 있다.
도 2는 상기 포토센서의 레이아웃의 예이다.
상기 포토센서는 수광 소자(상기 포토다이오드(100)) 및 4 개의 트랜지스터들(101 내지 104)을 포함한다. 상기 포토다이오드(100)는 횡형 접합 PIN 포토다이오드이고, 그의 n 영역(201), i 영역(202), 및 p 영역(203)은 동일 표면 위에 형성된다. 상기 트랜지스터(101) 및 상기 트랜지스터(102)는 상기 n 영역(201) 위에 형성된다. 상기 트랜지스터(101)의 일부 또는 전체가 수광 영역이 아닌 n 영역(201)과 중첩하는 레이아웃으로 상기 수광 면적이 증가될 수 있다.
상기 트랜지스터(101)는 수광 영역이 아닌 상기 p 영역(203) 위에 형성될 수 있다는 것을 주의하자. 상기 포토다이오드(100)는 i 영역 없는 PN 포토다이오드일 수 있다.
본 실시형태에서, 산화물 반도체는 바람직하게는 상기 트랜지스터(101) 및 상기 트랜지스터(102)에 사용된다. 이러한 구조는 상기 트랜지스터(101) 및 상기 트랜지스터(102)로부터 상기 트랜지스터(103)의 상기 게이트에 공급된 상기 전기 신호의 누설을 저감하게 한다. 이는 산화물 반도체를 사용하는 트랜지스터가 오프 상태에서 적은 누설 전류를 갖기 때문이다. 따라서, 광은 높은 정밀도로 검출될 수 있다. 상기 구조는 수광과 판독 사이에 긴 시간이 걸리는 경우 특히 효과적이다.
상기 구조는, 복수의 포토센서들을 포함하는 반도체 장치(예를 들면, 도 25 또는 도 26)에서, 수광과 판독 사이의 시간이 포토센서마다 변하는 경우에 또한 효과적이다. 광이 모든 포토센서들에서 동시에 수신되고 판독이 각 라인에 대해 순차적으로 수행되는 구성들이 존재한다.
상기 포토다이오드(100), 상기 트랜지스터(103), 및 상기 트랜지스터(104)가 동일한 반도체 재료의 사용에 의해 형성되는 것을 주의하자. 상기 포토다이오드(100), 상기 트랜지스터(103), 및 상기 트랜지스터(104)가 동일 공정에서 동일 표면 위에 형성될 수 있기 때문에, 비용 저감이 달성될 수 있다. 이동도가 높은 반도체가 사용될 경우, 상기 포토다이오드(100)의 양자 효율이 증가될 수 있고, 상기 트랜지스터(103)에 의한 증폭 및 상기 트랜지스터(104)에 의한 판독이 효율적으로 수행될 수 있다. 여기서, 결정성 반도체가 사용된다. 특히, 단결정 실리콘이 사용되는 것이 바람직하지만, 필요에 따라서 비정질 반도체 또는 산화물 반도체와 같은 다른 반도체들이 사용될 수 있다.
도 3 내지 도 6은 상기 포토센서의 레이아웃의 다른 예들이고, 그의 각각은 상기 포토다이오드(100)의 수광 면적이 도 2와 상이하다.
도 3, 도 5, 및 도 6에서, 상기 포토다이오드(100)(여기서, 상기 i 영역(202))의 수광 영역과 중첩하는 배선(도전층(130))에 투광성 재료가 사용된다. 광은 상기 도전층(130)을 투과하고 상기 i 영역(202)에 입사하고; 따라서, 상기 수광 면적이 증가될 수 있다.
상기 투광성 재료로서, 예를 들면, 인듐 주석 산화물(ITO), 산화 실리콘을 함유하는 인듐 주석 산화물(ITSO), 유기인듐, 유기주석, 산화 아연, 인듐 아연 산화물(IZO), 갈륨을 함유하는 산화 아연, 산화 주석, 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 또는 산화 티타늄을 함유하는 인듐 주석 산화물을 사용하는 것이 가능하다.
또한, 도 3에서, 상기 트랜지스터(101) 및 상기 트랜지스터(102)는 상기 포토다이오드의 상기 i 영역(202)과 중첩하도록 형성된다. 이러한 구조는 상기 산화물 반도체의 투광성을 이용한다: 광은 상기 트랜지스터(101), 상기 트랜지스터(102), 및 상기 도전층(130)을 투과하고 상기 i 영역(202)에 입사한다. 따라서, 상기 수광 면적이 증가될 수 있다.
상기 수광 면적이 상기 방식으로 증가될 경우, 광 감도가 증가될 수 있고 따라서 광은 높은 정밀도로 검출될 수 있다.
본 실시형태는 다른 실시형태들과 적절하게 결합하여 구현될 수 있다.
(실시형태 2)
본 실시형태는 상기 반도체 장치의 회로 및 레이아웃의 예를 도시하고, 이는 실시형태 1에 도시된 예와 상이하다.
도 7은 상기 포토센서의 회로도의 예이고, 도 1의 상기 트랜지스터(102)가 생략된다.
도 8 내지 도 12는 도 7에서 상기 회로의 레이아웃의 예들이고, 도 2 내지 도 6의 상기 트랜지스터(102)가 각각 생략된다. 상기 수광 면적은 소자들의 수의 감소 때문에 증가될 수 있다.
도 13은 상기 포토센서의 회로의 예이고, 도 1의 상기 트랜지스터(102) 및 상기 트랜지스터(104)가 생략된다.
도 14 내지 도 18은 도 13에서 상기 회로의 레이아웃의 예들이고, 도 2 내지 도 6의 상기 트랜지스터(102) 및 상기 트랜지스터(104)가 각각 생략된다. 상기 수광 면적은 소자들의 수의 감소 때문에 또한 증가될 수 있다.
본 실시형태는 상기 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
(실시형태 3)
본 실시형태에서, 상기 반도체 장치의 단면 구조가 설명될 것이다.
도 19는 도 1 내지 도 18에 도시된 상기 포토센서의 단면도이다.
도 19에서, 포토다이오드(1002), 트랜지스터(1003), 및 트랜지스터(1004)는 절연 표면을 갖는 기판(1001) 위에 제공된다. 상기 포토다이오드(1002), 상기 트랜지스터(1003), 및 상기 트랜지스터(1004) 각각은 도 1 내지 도 18에 도시된 상기 포토다이오드(100), 상기 트랜지스터(103), 및 상기 트랜지스터(101)의 단면 구조의 예를 도시한다.
피검출물(1201)로부터 방출된 광(1202), 상기 피검출물(1201)에 의해 반사된 광(1202)(외광 등), 또는 상기 장치의 내부로부터 방출되고 상기 피검출물(1201)에 의해 반사된 광(1202)이 상기 포토다이오드(1002)에 입사한다. 상기 피검출물은 상기 기판(1001)측에 제공되어 그의 이미지가 촬상된다.
상기 기판(1001)은 절연 기판(예를 들면, 유리 기판 또는 플라스틱 기판), 절연막(예를 들면, 산화 실리콘막 또는 질화 실리콘막)이 형성되는 절연 기판, 상기 절연막이 형성되는 반도체 기판(예를 들면, 실리콘 기판), 또는 상기 절연막이 형성되는 금속 기판(예를 들면, 알루미늄 기판)일 수 있다.
상기 포토다이오드(1002)는 횡형 접합 PIN 포토다이오드이고 반도체막(1005)을 포함한다. 상기 반도체막(1005)은 p형 도전성을 갖는 영역(p 영역(1021)), i형 도전성을 갖는 영역(i 영역(1022)), 및 n형 도전성(n 영역(1023))을 갖는 영역을 포함한다. 상기 포토다이오드(1002)가 PN 포토다이오드일 수 있다는 것을 주의하자.
횡형 접합 PIN 또는 PN 포토다이오드는 상기 반도체막(1005)의 미리 결정된 영역들에 p형 불순물 및 n형 불순물을 부가함으로써 형성될 수 있다.
상기 포토다이오드(1002)에서, 입사광으로부터 생성된 전기 신호의 일부(양자 효율)를 향상시키기 위해 적은 결정 결함들을 갖는 단결정 반도체(예를 들면, 단결정 실리콘)가 바람직하게는 상기 반도체막(1005)에 사용된다.
상기 트랜지스터(1003)는 탑-게이트형 박막 트랜지스터이고 반도체막(1006), 게이트 절연막(1007), 및 게이트 전극(1008)을 포함한다.
상기 트랜지스터(1003)는 상기 포토다이오드(1002)로부터 공급된 전기 신호를 출력 신호로 변환하는 기능을 갖는다. 그러므로, 단결정 반도체(예를 들면, 단결정 실리콘)가 상기 반도체막(1006)에 바람직하게 사용되어 높은 이동도를 갖는 트랜지스터를 획득한다.
단결정 반도체를 사용하여 상기 반도체막(1005) 및 상기 반도체막(1006)을 형성하는 예가 설명될 것이다. 단결정 반도체 기판(예를 들면, 단결정 실리콘 기판)의 원하는 깊이에, 이온 조사 등에 의해 손상 영역이 형성된다. 상기 단결정 반도체 기판 및 상기 기판(1001)이 절연막을 사이에 개재하여 서로 접합되고; 이후, 상기 단결정 반도체 기판이 상기 손상 영역을 따라 분리되고, 그에 의해 반도체막이 상기 기판(1001) 위에 형성된다. 상기 반도체막이 에칭 등에 의해 원하는 형상으로 가공되어(패터닝되고), 상기 반도체막(1005) 및 상기 반도체막(1006)이 형성된다. 상기 반도체막(1005) 및 상기 반도체막(1006)이 동일한 공정에서 형성될 수 있기 때문에, 비용 저감이 실현될 수 있다. 이러한 방식으로, 상기 포토다이오드(1002) 및 상기 트랜지스터(1003)가 동일 표면상에 형성될 수 있다.
비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체 등이 또한 상기 반도체막(1005) 및 상기 반도체막(1006)에 사용될 수 있다는 것을 주의하자. 특히, 단결정 반도체가 바람직하게 사용되어 높은 이동도를 갖는 트랜지스터를 획득한다. 상기 반도체 재료로서, 바람직하게는 실리콘 또는 실리콘 게르마늄과 같은 실리콘 반도체를 사용하고, 그의 결정성은 쉽게 증가될 수 있다.
여기서, 상기 포토다이오드(1002)의 양자 효율을 향상시키기 위해 상기 반도체막(1005)이 바람직하게는 두껍게 형성된다. 또한, 상기 트랜지스터(1003)의 S 값과 같은 전기 특성들을 향상시키기 위해 상기 반도체막(1006)이 바람직하게는 얇게 형성된다. 이 경우에는, 상기 반도체막(1005)은 단지 상기 반도체막(1006)보다 두껍게 형성되도록 요구된다.
결정 반도체는 또한 바람직하게 높은 이동도를 갖는 트랜지스터를 획득하기 위해 도 2 내지 도 12에서 상기 트랜지스터(104)에 사용된다. 상기 트랜지스터(1003)와 동일한 반도체 재료를 사용함으로써, 상기 트랜지스터(104)는 상기 트랜지스터(1003)와 동일한 공정에서 형성될 수 있어, 비용이 저감된다.
상기 게이트 절연막(1007)이 산화 실리콘막, 질화 실리콘막 등을 사용하여 단층 또는 적층들로 형성되는 것을 주의하자. 상기 게이트 절연막(1007)이 플라즈마 CVD법 또는 스퍼터링법에 의해 형성될 수 있다.
상기 게이트 전극(1008)이 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐과 같은 금속 재료, 또는 이들 재료들 중 임의의 것을 주성분으로 포함하는 합금 재료를 사용하여 단층 또는 적층들로 형성된다는 것을 주의하자. 상기 게이트 전극(1008)은 스퍼터링법 또는 진공 증착법에 의해 형성될 수 있다.
상기 트랜지스터(1003)는 보텀-게이트형 트랜지스터이고, 채널 스톱 구조 또는 채널-에칭 구조를 가질 수 있다.
상기 트랜지스터(1004)는 보텀-게이트형 역스태거 박막 트랜지스터이고 게이트 전극(1010), 게이트 절연막(1011), 반도체막(1012), 전극(1013), 및 전극(1014)을 포함한다. 상기 트랜지스터(1004) 위에 절연막(1015)이 제공된다.
상기 구조의 특징은 상기 트랜지스터(1004)가 절연막(1009)을 사이에 개재하여 상기 포토다이오드(1002) 및 상기 트랜지스터(1003) 위에 형성되는 것이다. 상기 트랜지스터(1004) 및 상기 포토다이오드(1002)가 이러한 방식으로 상이한 계층들 상에 형성되는 경우, 상기 포토다이오드(1002)의 면적은 증가될 수 있다.
또한, 상기 트랜지스터(1004)의 전체 또는 일부는 바람직하게는 상기 포토다이오드(1002)의 상기 n 영역(1023) 또는 상기 p 영역(1021)과 중첩하도록 형성되어, 상기 포토다이오드(1002)의 상기 수광 면적이 증가될 수 있다. 또한, PN 포토다이오드의 경우에, 상기 트랜지스터(1004)의 일부 또는 전체가 바람직하게는 상기 n 영역 또는 상기 p 영역과 중첩하도록 형성된다.
상기 트랜지스터(1004)의 기능은 상기 포토다이오드(1002)로부터 공급된 전기 신호를 상기 트랜지스터(1003)의 상기 게이트에 누적하고 상기 전기 신호를 유지하는 것이다. 그러므로, 산화물 반도체는 바람직하게는 상기 반도체막(1012)에 사용되어 상기 트랜지스터(1004)가 극도로 낮은 오프 전류를 갖는다.
바람직하게는 도 1 내지 도 6에서 상기 트랜지스터(102)에 산화물 반도체를 또한 사용하여, 상기 트랜지스터(102)가 낮은 오프 전류를 갖는다. 상기 트랜지스터(1004)와 동일한 반도체 재료를 사용하여, 상기 트랜지스터(102)가 상기 트랜지스터(1004)와 동일 표면 위에 동일한 공정에서 형성될 수 있고, 그 결과 비용이 절감된다. 상기 트랜지스터(1004)가 상기 n 영역(1023) 또는 상기 p 영역(1021)과 중첩하도록 형성되는 경우, 수광 면적의 증가가 달성될 수 있다.
산화물 반도체를 사용하는 상기 반도체막(1012)을 형성하는 예가 이하에 설명될 것이다.
트랜지스터의 오프 전류를 증가시키는 상기 팩터들 중 하나는 산화물 반도체에 포함된 수소(예를 들면, 수소, 물, 또는 수산기)와 같은 불순물이다. 수소 등은 산화물 반도체에서 캐리어 공여체(도너)일 수 있고, 오프 상태에서조차 전류를 발생시킨다. 즉, 다량의 수소 등을 함유하는 산화물 반도체는 n 형 산화물 반도체가 된다.
따라서, 이하에 보여지는 제작 방법에서, 산화물 반도체에서 수소의 양은 가능한 많이 저감되고, 상기 구성 원소인 산소의 농도가 증가되어, 상기 산화물 반도체가 고순도화된다. 상기 고순도화된 산화물 반도체는 진성 또는 실질적으로 진성 반도체이고, 오프 전류가 저감된다.
먼저, 산화물 반도체막은 스퍼터링법에 의해 상기 절연막(1009) 위에 형성된다.
상기 산화물 반도체막을 형성하기 위해 사용되는 타겟으로서, 주성분으로서 산화 아연을 함유하는 금속 산화물의 타겟이 사용될 수 있다. 예를 들면, In2O3:Ga2O3:ZnO = 1:1:1의 조성비를 갖는 타겟을 사용하는 것이 가능하고, 즉, In:Ga:Zn = 1:1:0.5이다. 이는 In:Ga:Zn = 1:1:1의 조성비 또는 In:Ga:Zn = 1:1:2의 조성비를 갖는 타겟을 사용하는 것이 또한 가능하다. 또한, 2 wt% 이상 10 wt%이하의 SiO2를 포함하는 타겟이 사용될 수 있다.
상기 산화물 반도체막은 희가스(대표적으로 아르곤) 분위기, 산소 분위기, 또는 희가스 및 산소의 혼합 분위기로 형성될 수 있다는 것을 주의하자. 여기서, 상기 산화물 반도체막을 형성하기 위해 사용된 스퍼터링 가스는 수소, 물, 수산기들, 또는 수소화물과 같은 불순물들이 ppm 또는 ppb 레벨들까지의 농도까지 감소되는 고순도 가스이다.
상기 산화물 반도체막은 처리실내의 잔류 수분이 제거되면서 수소 및 수분이 제거된 스퍼터링 가스를 도입함으로써 형성된다. 상기 처리실내의 잔류하는 수분을 제거하기 위해, 흡착형 진공 펌프가 사용되는 것이 바람직하다. 예를 들면, 바람직하게는 크라이오 펌프, 이온 펌프, 또는 티타늄 서블리메이션 펌프가 사용된다.
상기 산화물 반도체막의 두께는 2 ㎚ 이상 200 ㎚ 이하, 바람직하게는 5 ㎚ 이상 30 ㎚ 이하일 수 있다. 이후, 상기 산화물 반도체막이 에칭 등에 의해 원하는 형태로 가공되어(패터닝되어), 상기 반도체막(1012)이 형성된다.
In-Ga-Zn-O가 상기 예에서 상기 산화물 반도체막에 사용되지만, 다음의 산화물 반도체들이 또한 사용될 수 있다: In-Sn-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O, In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, In-Mg-O, In-O, Sn-O, Zn-O 등. 상기 산화물 반도체막은 Si를 함유할 수 있다. 또한, 상기 산화물 반도체막은 비정질 또는 결정질일 수 있다. 또한, 상기 산화물 반도체막은 비단결정 또는 단결정일 수 있다.
상기 산화물 반도체막으로서, InMO3(ZnO)m(m>0)에 의해 나타내는 박막이 또한 사용될 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co로부터 선택된 하나 또는 복수의 금속 원소들을 나타낸다. 예를 들면, M은 Ga, Ga과 Al, Ga과 Mn, 또는 Ga과 Co일 수 있다.
다음으로, 제 1 가열 처리는 상기 산화물 반도체막(상기 반도체막(1012)) 상에 수행된다. 상기 제 1 가열 처리의 온도는 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 상기 기판의 변형점 미만이다.
상기 제 1 가열 처리를 통해, 수소, 물, 수산기 등이 상기 산화물 반도체막(상기 반도체막(1012))으로부터 제거될 수 있다(탈수소화 처리). 이러한 불순물들이 상기 산화물 반도체막에서 도너로 되고 상기 트랜지스터의 오프 전류를 증가시키기 때문에 상기 제 1 가열 처리를 통한 상기 탈수소화 처리가 상당히 효과적이다.
상기 제 1 가열 처리는 전기노에서 수행될 수 있다는 것을 주의하자. 대안으로, 저항 발열체와 같은 발열체로부터의 열전도 또는 열 복사는 상기 제 1 가열 처리에 사용될 수 있다. 이 경우에, GRTA(gas rapid thermal anneal) 장치 또는 LRTA(lamp rapid thermal anneal) 장치와 같은 RTA(rapid thermal anneal) 장치가 사용될 수 있다.
LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광(전자파)의 복사에 의한 피처리물을 가열하기 위한 장치이다.
GRTA 장치는 고온 가스를 사용하는 가열 처리를 위한 장치이다. 상기 가스로서, 불활성 가스(대표적으로, 아르곤과 같은 희가스) 또는 질소 가스가 사용될 수 있다. 상기 GRTA 장치의 사용은, 단시간의 고온 가열 처리가 가능하기 때문에, 특히 효과적이다.
상기 제 1 가열 처리는, 상기 산화물 반도체막의 패터닝 전, 상기 전극(1013) 및 상기 전극(1014)의 형성 후, 또는 상기 절연막(1015)의 형성 후에 수행될 수 있다. 그러나, 상기 전극(1013) 및 상기 전극(1014)이 상기 제 1 가열 처리에 의해 손상되지 않도록 상기 제 1 가열 처리는 바람직하게 상기 전극들의 형성 전에 수행된다.
상기 제 1 가열 처리 동안, 산소 결손들이 상기 산화물 반도체에 생성될 수 있다. 그러므로, 상기 제 1 가열 처리 후, 바람직하게 산소가 상기 산화물 반도체에 도입되어(산소 공급하기 위한 처리) 구성 원소인 산소가 고순도화된다.
특히, 산소를 공급하기 위한 처리의 예로서, 상기 제 1 가열 처리는 산소 분위기 또는 질소 또는 산소를 함유하는 분위기에서 제 2 가열 처리로 후속된다(예를 들면, 질소 대 산소의 체적비는 4:1). 대안으로, 플라즈마 처리는 산소 분위기에서 수행될 수 있어, 상기 산화물 반도체막의 산소 농도는 증가될 수 있고 상기 산화물 반도체막은 고순도화될 수 있다. 상기 제 2 가열 처리의 온도는 200℃ 이상 400℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하이다.
상기 산소를 공급하기 위한 처리의 다른 예로서, 산화 실리콘막과 같은 산화물 절연막(상기 절연막(1015))이 상기 반도체막(1012) 상에 접하여 형성되고, 이후 제 3 가열 처리가 수행된다. 상기 절연막(1015) 중의 산소는 상기 반도체막(1012)으로 이동하여 상기 산화물 반도체의 산소 농도를 증가시키고, 그에 의해 상기 산화물 반도체막이 고순도화될 수 있다. 상기 제 3 가열 처리의 온도는 200℃ 이상 400℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하이다. 또한, 탑-게이트형 트랜지스터의 경우에는, 상기 반도체막(1012) 상에 접하는 게이트 절연막이 산화 실리콘막 등으로 형성되고 유사한 가열 처리가 수행되는 이러한 방식으로 상기 산화물 반도체가 고순도화될 수 있다는 것을 주의하자.
상술된 바와 같이, 상기 산화물 반도체막은 상기 제 1 가열 처리에 의해 탈수소화 처리 후에 상기 제 2 가열 처리 또는 상기 제 3 가열 처리와 같은 산소를 공급하기 위한 처리를 통해 고순도화될 수 있다. 고순도화된 경우, 상기 산화물 반도체는 진성 또는 실질적으로 진성일 수 있고, 상기 트랜지스터(1004)의 오프-전류가 저감된다.
상기 절연막(1009)은 산화 실리콘막, 질화 실리콘막 등을 사용하는 단층 또는 적층들이고, 상기 포토다이오드(1002) 및 상기 트랜지스터(1003) 위에 형성된다는 것을 주의하자. 상기 절연막(1009)은 플라즈마 CVD법 또는 스퍼터링법에 의해 형성될 수 있다. 상기 절연막(1009)은 또한 코팅법 등에 의해 폴리이미드막과 같은 수지막으로 형성될 수 있다.
상기 게이트 전극(1010)은 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐과 같은 금속 재료, 또는 이들 재료들을 주성분으로 포함하는 합금 재료를 사용하여 단층 또는 적층들로서 형성된다. 상기 게이트 전극(1010)은 스퍼터링법 또는 진공 증착법에 의해 형성될 수 있다.
상기 게이트 절연막(1011)은 산화 실리콘막, 질화 실리콘막 등을 사용하여 단층 또는 적층들로서 형성된다. 상기 게이트 절연막(1011)은 플라즈마 CVD법 또는 스퍼터링법에 의해 형성될 수 있다.
상기 게이트 절연막(1011) 및 상기 반도체막(1012) 위에 형성된 상기 전극(1013) 및 상기 전극(1014) 각각은 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 또는 인듐과 같은 금속, 또는 이들 재료들 중 임의의 것을 주성분으로 포함하는 합금 재료, 또는 산화 인듐과 같은 도전성을 갖는 금속 산화물을 사용하는 단층 또는 적층들이다. 상기 전극(1013) 및 상기 전극(1014)은 스퍼터링법 또는 진공 증착법에 의해 형성될 수 있다. 여기서, 상기 전극(1013)이 상기 게이트 절연막(1007), 상기 절연막(1009), 및 상기 게이트 절연막(1011)에 형성된 콘택트 홀을 통해 상기 포토다이오드(1002)의 n 영역(1023)에 전기적으로 접속되는 것이 바람직하다. 상기 전극(1013) 및 상기 전극(1014)이 상기 게이트 전극(1010)과 중첩하도록 형성되는 것이 또한 바람직하고, 상기 트랜지스터(1004)의 전류 구동 능력이 증가될 수 있다. 이러한 구조는 진성 또는 실질적으로 진성 산화물 반도체를 사용하는 경우에 특히 효과적이다.
상기 고순도화된 산화물 반도체와 그것을 사용한 트랜지스터는 이하에 자세하게 설명될 것이다.
상기 고순도화된 산화물 반도체의 예로서, 캐리어 농도가 1×1014 /㎤ 미만, 바람직하게는 1×1012 /㎤ 미만, 더 바람직하게는 1×1011 /㎤ 미만 또는 6.0×1010 /㎤ 미만인 산화물 반도체가 있다.
고순도화된 산화물 반도체를 사용하는 트랜지스터는, 예를 들면, 실리콘을 함유하는 반도체를 포함하는 트랜지스터의 오프 전류보다 훨씬 낮은 오프 전류를 특징으로 한다.
다음은 평가용 소자(또한 TEG(Test Element Group)으로도 불리움)로 트랜지스터의 오프 전류 특성들을 측정한 결과를 도시한다. 여기에 n 채널형 트랜지스터인 것으로서 설명된다는 것을 주의하자.
상기 TEG에서, 병렬로 접속된 L/W = 3 ㎛/50 ㎛(두께 d: 30 ㎛)의 200 개의 트랜지스터들을 포함하는 L/W = 3 ㎛/10000 ㎛의 트랜지스터가 제공된다. 도 28은 상기 트랜지스터의 초기 특성을 도시한다. 여기서, VG는 -20 V 이상 +5 V 이하의 범위에 있다. 상기 트랜지스터의 초기 특성들을 측정하기 위해, 상기 소스-드레인 전류에서의 변경들의 특성들(이하, 드레인 전류 또는 ID로 불리움), 즉, VG-ID 특성들은 상기 기판 온도가 실온으로 설정되고, 상기 소스와 상기 드레인 사이의 전압(이하, 드레인 전압 또는 VD로 불리움)이 10V로 설정되고, 상기 소스와 상기 게이트 사이의 전압(이하, 게이트 전압 또는 VG로 불리움)이 -20 V로부터 +20 V까지 변경되는 조건들 하에서 측정된다.
도 28에 도시된 바와 같이, 10000 ㎛의 채널 폭 W를 갖는 트랜지스터는 1 V 및 10 V의 VD에서 1×10-13 A 이하의 오프 전류를 갖고, 이는 측정 장치의 분해능(100 fA) 이하이다(반도체 파라미터 분석기, Agilent Technologies Inc.에 의해 제조된 Agilent 4156C). 상기 채널 폭의 1 ㎛ 당 오프 전류는 10 aA/㎛에 대응한다.
본 명세서에서, 상기 오프 전류(또한 리크 전류라고도 불리움)는, n 채널형 트랜지스터가 양의 임계 전압 Vth를 갖는 경우에 -20V 이상 -5V 이하의 범위에서 미리 결정된 게이트 전압이 실온에서 적용될 때, n 채널형 트랜지스터의 소스와 드레인 사이에 흐르는 전류를 의미하는 것을 주의하자. 실온은 15℃ 이상 25℃ 이하인 것을 주의하자. 본 명세서에 개시된 산화물 반도체를 포함하는 트랜지스터는, 실온에서, 100 aA/㎛ 이하의 단위 채널 폭(W)당 전류를 갖고, 바람직하게는 1 aA/㎛이하 이고, 더 바람직하게는 10 zA/㎛ 이하를 갖는다.
또한, 고순도화된 산화물 반도체를 포함하는 상기 트랜지스터는 양호한 온도 특성들을 갖는다. 대표적으로는, -25℃ 이상 150℃ 이상의 온도 범위에서, 온-전류, 오프-전류, 전계 효과 이동도, S 값, 및 임계 전압과 같은 트랜지스터의 전류-전압 특성들이 거의 변경하지 않고 온도에 따라 열화되지 않는다. 또한, 고순도 산화물 반도체는 광 조사에 의한 열화가 거의 없고, 특히 포토센서와 같은 광을 사용하는 반도체 장치의 신뢰도가 증가된다.
상기 보텀-게이트형 트랜지스터(1004)는 본 실시형태의 예로서 도시되지만, 도 20에 도시된 바와 같이 탑-게이트형 트랜지스터(2004)가 사용될 수 있다. 상기 트랜지스터(2004)는 반도체막(2012), 전극(2013), 전극(2014), 게이트 절연막(2011), 및 게이트 전극(2010)을 포함한다.
상술된 반도체 소자들의 각각에 대해, 박막 반도체 또는 벌크형 반도체가 사용될 수 있다는 것을 주의하자.
본 실시형태는 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
(실시형태 4)
본 실시형태는 상기 반도체 장치의 회로, 레이아웃, 및 단면 구조의 예를 도시하고, 실시형태 1 내지 실시형태 3에 도시된 예와는 상이하다.
도 21은 상기 포토센서의 상기 회로도의 예이고, 도 1의 상기 트랜지스터(101) 및 상기 트랜지스터(102)가 생략된다.
도 22는 도 21의 상기 회로의 레이아웃의 예이다. 수광 면적은 소자의 수의 저감 때문에 증가될 수 있다.
상기 트랜지스터(103) 및 상기 트랜지스터(104)는 도 22의 상기 PIN 포토다이오드(100)의 n 영역(201)과 중첩하도록 형성되기 때문에, 수광 면적이 증가될 수 있다. 상기 배선(109) 등이 투광성 재료로 형성되고 상기 i 영역(202)과 중첩하도록 형성될 경우, 상기 수광 면적은 또한 증가될 수 있다.
도 23은 도 21의 상기 포토센서의 단면도의 예이다. 트랜지스터(3001)는 도 21의 상기 트랜지스터(103)에 대응하고, 상기 포토다이오드(1002)의 상기 n 영역(1023)과 중첩하도록 형성된다. 보텀-게이트형 박막 트랜지스터인 상기 트랜지스터(3001)는 게이트 전극(3010), 게이트 절연막(3011), 반도체막(3012), 전극(3013), 및 전극(3014)을 포함한다. 상기 트랜지스터(3001)는 도 20에 도시된 상기 트랜지스터(2004)와 같은 탑-게이트형 트랜지스터일 수 있다.
반도체막(3012)을 위해, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 극도로 낮은 오프-전류를 갖는 트랜지스터를 획득하기 위해 산화물 반도체를 사용함으로써 전기 신호가 고정밀도로 증폭될 수 있다.
도 21의 상기 트랜지스터(104)는 또한 n 영역(1023)과 중첩하도록 상기 트랜지스터(103)와 동일한 공정에서 동일 표면 위에 형성되는 것이 바람직하다. 산화물 반도체가 상기 트랜지스터(104)로 사용될 때, 출력 신호는 고정밀도로 판독될 수 있다.
본 실시형태는 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
(실시형태 5)
본 실시형태는 상기 반도체 장치의 회로의 일 예를 도시하고, 이는 상기 실시형태들에 도시된 예와 상이하다.
도 27a 내지 도 27f는 상기 포토센서의 회로의 예들이다. 수광 면적의 증가를 초래하는 본 명세서에 개시된 레이아웃 또는 구조는 이들 회로들에 적용될 수 있다.
본 실시형태는 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
(실시형태 6)
본 실시형태는 상기 반도체 장치의 단면 구조의 예를 도시하고, 이는 실시형태 3에 도시된 예와 상이하다.
도 24는 상기 포토센서의 단면도의 예이다.
도 24에서, 트랜지스터(4001)는 절연 표면을 갖는 상기 기판(1001) 위에 형성되고, 포토다이오드(4002)는 상기 트랜지스터(4001) 위에 형성된다.
상기 트랜지스터(4001)는 도 1, 도 7, 도 13, 도 21, 및 도 27a 내지 도 27f에 도시된 모든 트랜지스터들에 적용될 수 있다. 즉, 모든 트랜지스터들이 동일한 재료로 동일한 표면 위에 동일한 공정으로 형성될 수 있고, 비용이 삭감된다.
상기 포토다이오드(4002)는 종형 접합형 PIN 포토다이오드이고, 이는 n 영역(4003), i 영역(4004), 및 p 영역(4005)이 적층된다. 적층 순서는 p 영역, i 영역, 및 n 영역일 수 있다는 것을 주의하자. 상기 포토다이오드는 i 영역(4004) 없는 PN 포토다이오드일 수 있다. 상기 포토다이오드(4002)에 대하여, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 상기 포토다이오드(4002)의 양자 효율이 향상될 수 있기 때문에 바람직하게는 실리콘 반도체가 사용된다.
피검출물(1201)로부터 방출된 광(1202)은 상기 포토다이오드(4002)에 입사한다. 이러한 구조로, 상기 포토다이오드(4002)에 입사하는 상기 광(1202)을 막는 소자가 없고; 따라서, 수광 면적이 가능한 크게 될 수 있다.
상기 트랜지스터(4001)에 대하여, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 극도로 낮은 오프-전류를 갖는 트랜지스터를 획득하기 위해 산화물 반도체를 사용함으로써 광이 고정밀도로 검출될 수 있다.
상기 포토센서에 포함된 상기 트랜지스터들의 일부는 상기 트랜지스터(4001)가 형성된 표면과 상이한 표면 위에 형성될 수 있다는 것을 주의하자. 다른 구조는 실시형태 3에 도시된 것과 동일하다.
본 실시형태는 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
(실시형태 7)
본 실시형태에서, 상기 포토센서를 사용하는 반도체 장치의 예가 설명될 것이다.
도 25는 상기 포토센서가 제공된 이미지 센서의 예이다. 상기 이미지 센서는 포토센서부(5001) 및 포토센서 제어 회로(5002)를 포함한다. 상기 포토센서부(5001)는 행렬로 배열된 복수의 포토센서들(5003)을 포함한다. 상기 포토센서 제어 회로(5002)는 포토센서 판독 회로(5004) 및 포토센서 구동 회로(5005)를 포함한다. 상기 영역 센서가 여기에 도시되지만, 라인 센서가 또한 사용될 수 있다. 상기 이미지 센서는 디지털 스틸 카메라, 휴대 전화 등에 적용된다.
다른 실시형태들에 도시된 상기 포토센서가 상기 포토센서들(5003)에 적용될 수 있다.
도 26은 상기 포토센서가 제공된 표시 장치의 예이다. 표시 패널(6000)은 화소부(6001), 표시 소자 제어 회로(6002), 및 포토센서 제어 회로(6003)을 포함한다. 상기 화소부(6001)는 행렬로 배열된 화소들(6004), 이들 각각은 표시 소자(6005) 및 포토센서(6006)를 포함한다. 상기 표시 소자 제어 회로(6002)는 표시 소자 구동 회로들(6007, 6008)을 포함한다. 상기 포토센서 제어 회로(6003)는 포토센서 판독 회로(6009) 및 포토센서 구동 회로(6010)를 포함한다. 상기 표시 장치는 터치 패널 등에 적용된다.
다른 실시형태들에서 도시된 상기 포토센서는 상기 포토센서(6006)에 적용될 수 있다.
상기 포토센서(6006)는 상기 화소(6004) 외부에 제공될 수 있다는 것을 주의하자.
표시 소자(6005)로서, 액정 소자, EL 소자, 전기 영동 소자 등이 사용될 수 있다.
상기 표시 소자 제어 회로(6002) 및 상기 포토센서 제어 회로(6003)는 상기 표시 패널(6000) 외부에 제공될 수 있다.
본 실시형태는 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
(실시형태 8)
본 실시형태에서, 상기 반도체 장치의 동작이 설명될 것이다.
도 1의 회로의 동작은 상기 포토센서의 동작의 예로서 설명될 것이다. 도 29는 도 1의 회로의 타이밍 차트의 예이다.
도 29에서, 신호들(301 내지 305) 각각은 도 1의 상기 배선(107), 상기 배선(106), 상기 배선(109), 상기 배선(105), 및 상기 배선(110)의 전위들을 도시한다. 여기서, 상기 배선(120)은 그라운드 전위이도록 가정된다.
시간 A에서, 상기 신호(301)는 "H(High)"로 설정되고 상기 신호(302)는 "H"로 설정되고(리셋 동작 시작), 이후, 상기 포토다이오드(100)는 턴온되고 상기 신호(304)는 "H"로 설정된다.
시간 B에서, 상기 신호(301)는 "L(Low)"로 설정되고 상기 신호(302)는 "H"로 유지된다(상기 리셋 동작은 종료되고 누적 동작은 개시된다). 이후, 상기 포토다이오드(100)의 오프 전류에 의해 상기 신호(304)가 저하되기 시작한다. 광이 입사할 때 상기 포토다이오드(100)의 오프 전류는 증가하기 때문에, 입사광의 양에 따라 상기 신호(304)는 변경된다.
시간 C에서, 상기 신호(302)는 "L"로 설정되어(상기 누적 동작이 종료된다), 상기 신호(304)는 일정하게 된다. 여기서, 상기 신호(304)는 상기 누적 동작 동안 상기 포토다이오드(100)로부터 상기 배선(105)에 공급된 전하에 의해 결정된다. 즉, 상기 트랜지스터(103)의 게이트에 누적된 전하는 상기 포토다이오드(100)에 입사하는 광에 따라 변경된다.
시간 D에서, 상기 신호(303)는 "H"로 설정된다(선택 동작 개시). 이후, 상기 트랜지스터(104)가 턴 온되고, 상기 트랜지스터(103) 및 상기 트랜지스터(104)를 통해 상기 배선(108)과 상기 배선(110) 사이에 전기 도전이 확립된다. 따라서, 상기 신호(305)가 저하되기 시작한다. 상기 신호(305)가 상기 트랜지스터(103)의 상기 소스와 상기 드레인 사이의 전류, 즉, 상기 누적 동작 동안 상기 포토다이오드(100)로 방출된 광의 양에 따라 저하된다.
시간 E에서, 상기 신호(303)는 "L"로 설정되어(상기 선택 동작이 종료됨), 상기 트랜지스터(104)가 턴 오프되고 상기 신호(305)가 일정해진다. 상기 신호(305)의 일정한 값이 상기 포토다이오드(100)에 방출된 광의 양에 따라 변경된다. 따라서, 상기 누적 동작 동안 상기 포토다이오드(100)에 입사하는 광의 양은 상기 신호(305)의 전위를 획득함으로써 발견될 수 있다.
본 실시형태는 다른 실시형태들과 적절하게 조합하여 구현될 수 있다.
본 출원은 그 전체 내용이 참조로서 통합된 2010년 2월 19일에 일본 특허청에 출원된 일본 특허 출원 번호 제 2010-034173 호에 기초한다
100 : 포토다이오드 101 내지 104 : 트랜지스터
105 내지 110 : 배선 120 : 배선
130 : 도전층 201 : n 영역
202 : i 영역 203 : p 영역
301 내지 305 : 신호 1001 : 기판
1002 : 포토다이오드 1003 : 트랜지스터
1004 : 트랜지스터 1005 : 반도체막
1006 : 반도체막 1007 : 게이트 절연막
1008 : 게이트 전극 1009 : 절연막
1010 : 게이트 전극 1011 : 게이트 절연막
1012 : 반도체막 1013 : 전극
1014 : 전극 1015 : 절연막
1021 : p 영역 1022 : i 영역
1023 : n 영역 1201 : 피검출물
1202 : 광 2004 : 트랜지스터
2010 : 게이트 전극 2011 : 게이트 절연막
2012 : 반도체막 2013 : 전극
2014 : 전극 3001 : 트랜지스터
3010 : 게이트 전극 3011 : 게이트 절연막
3012 : 반도체막 3013 : 전극
3014 : 전극 4001 : 트랜지스터
4002 : 포토다이오드 4003 : n 영역
4004 : i 영역 4005 : p 영역
5001 : 포토센서부 5002 : 포토센서 제어 회로
5003 : 포토센서 5004 : 포토센서 판독 회로
5005 : 포토센서 구동 회로 6000 : 표시 패널
6001 : 화소부 6002 : 표시 소자 제어 회로
6003 : 포토센서 제어 회로 6004 : 화소
6005 : 표시 소자 6006 : 포토센서
6007 : 표시 소자 구동 회로 6008 : 표시 소자 구동 회로
6009 : 포토센서 판독 회로 6010 : 포토센서 구동 회로

Claims (26)

  1. 반도체 장치에 있어서,
    광을 전기 신호로 변환하기 위한 수광 소자로서, 제 1 도전성을 갖는 제 1 영역 및 제 2 도전성을 갖는 제 2 영역을 포함하는, 상기 수광 소자와;
    절연막과;
    상기 전기 신호를 전송하기 위한 제 1 트랜지스터와;
    상기 전송된 전기 신호를 증폭하기 위한 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 채널층으로서 산화물 반도체막을 포함하고,
    상기 절연막은 상기 산화물 반도체막과 상기 수광 소자 사이에 개재되고,
    상기 산화물 반도체막의 전체 영역은 상기 제 1 영역과 중첩하고,
    상기 산화물 반도체막의 전체 영역은 상기 제 2 영역과 중첩하지 않는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 트랜지스터에 의해 생성된 출력 신호의 판독을 제어하기 위한 제 3 트랜지스터를 더 포함하고,
    상기 제 3 트랜지스터의 게이트는 상기 수광 소자 위로 연장하는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 2 트랜지스터의 게이트 전위의 리셋을 제어하기 위한 제 4 트랜지스터를 더 포함하고,
    상기 제 4 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 동일한 층으로 형성되는, 반도체 장치.
  4. 반도체 장치에 있어서,
    광을 전기 신호로 변환하기 위한 수광 소자로서, 제 1 도전성을 갖는 제 1 영역과 제 2 도전성을 갖는 제 2 영역을 포함하는, 상기 수광 소자와;
    절연막과;
    제 1 트랜지스터로서, 상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 수광 소자의 출력 단자에 전기적으로 접속되는, 상기 제 1 트랜지스터와;
    제 2 트랜지스터로서, 상기 제 2 트랜지스터의 게이트는 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나에 전기적으로 접속되는, 상기 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는 산화물 반도체막을 포함하고,
    상기 절연막은 상기 산화물 반도체막과 상기 수광 소자 사이에 개재되고,
    상기 산화물 반도체막의 전체 영역은 상기 제 1 영역과 중첩하고,
    상기 산화물 반도체막의 전체 영역은 상기 제 2 영역과 중첩하지 않는, 반도체 장치.
  5. 제 4 항에 있어서,
    제 3 트랜지스터로서, 상기 제 3 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 소스 및 드레인 중 하나에 전기적으로 접속되는, 상기 제 3 트랜지스터를 더 포함하고,
    상기 제 3 트랜지스터의 게이트는 상기 수광 소자 위로 연장하는, 반도체 장치.
  6. 제 4 항에 있어서,
    제 4 트랜지스터로서, 상기 제 4 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 상기 게이트에 전기적으로 접속되는, 상기 제 4 트랜지스터를 더 포함하고,
    상기 제 4 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 동일한 층으로 형성되는, 반도체 장치.
  7. 제 1 항 또는 제 4 항에 있어서,
    상기 수광 소자 및 상기 제 2 트랜지스터의 채널 형성 영역은 동일한 반도체층으로 형성되는, 반도체 장치.
  8. 제 1 항 또는 제 4 항에 있어서,
    상기 수광 소자 및 상기 제 2 트랜지스터는 실리콘을 포함하는, 반도체 장치.
  9. 제 1 항 또는 제 4 항에 있어서,
    상기 수광 소자의 수광영역 위에 형성된 배선을 더 포함하고,
    상기 배선은 투광성 재료를 포함하는, 반도체 장치.
  10. 반도체 장치에 있어서,
    표면상에 형성된 반도체막을 포함하는 횡형 접합 포토다이오드로서, 상기 반도체막은 상기 표면에 각각 접하여 n 영역 및 p 영역을 포함하는, 상기 횡형 접합 포토다이오드와;
    상기 횡형 접합 포토다이오드에 의해 생성된 전기 신호를 전송하기 위한 제 1 트랜지스터로서, 채널층으로서 산화물 반도체막을 포함하는, 상기 제 1 트랜지스터와;
    상기 전송된 전기 신호를 증폭하기 위한 제 2 트랜지스터와;
    상기 산화물 반도체막과 상기 제 2 트랜지스터의 게이트 전극 사이 및 상기 산화물 반도체막과 상기 횡형 접합 포토다이오드 사이에 개재된 절연막을 포함하고,
    상기 산화물 반도체막은 전극을 경유하여 상기 절연막을 통해 상기 횡형 접합 포토다이오드에 접속되고,
    상기 산화물 반도체막은 상기 n 영역 및 상기 p 영역 중 하나와 중첩하고,
    상기 산화물 반도체막은 상기 n 영역 및 상기 p 영역 중 다른 하나와 중첩하지 않는, 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 2 트랜지스터에 의해 생성된 출력 신호의 판독을 제어하기 위한 제 3 트랜지스터를 더 포함하고,
    상기 제 3 트랜지스터의 게이트는 상기 횡형 접합 포토다이오드 위로 연장하는, 반도체 장치.
  12. 제 10 항에 있어서,
    상기 제 2 트랜지스터의 게이트 전위의 리셋을 제어하기 위한 제 4 트랜지스터를 더 포함하고,
    상기 제 4 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 동일한 층으로 형성되는, 반도체 장치.
  13. 반도체 장치에 있어서,
    표면상에 형성된 반도체막을 포함하는 횡형 접합 포토다이오드로서, 상기 반도체막은 상기 표면에 각각 접하여 n 영역 및 p 영역을 포함하는, 상기 횡형 접합 포토다이오드와;
    채널층으로서 산화물 반도체막을 포함하는 제 1 트랜지스터로서, 상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 횡형 접합 포토다이오드의 출력 단자에 전기적으로 접속되는, 상기 제 1 트랜지스터와;
    제 2 트랜지스터로서, 상기 제 2 트랜지스터의 게이트는 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나에 전기적으로 접속되는, 상기 제 2 트랜지스터와;
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터 사이 및 상기 제 1 트랜지스터와 상기 횡형 접합 포토다이오드 사이에 개재된 절연막을 포함하고,
    상기 산화물 반도체막은 전극을 경유하여 상기 절연막을 통해 상기 횡형 접합 포토다이오드에 접속되고,
    상기 산화물 반도체막은 상기 n 영역 및 상기 p 영역 중 하나와 중첩하고,
    상기 산화물 반도체막은 상기 n 영역 및 상기 p 영역 중 다른 하나와 중첩하지 않는, 반도체 장치.
  14. 제 13 항에 있어서,
    제 3 트랜지스터로서, 상기 제 3 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 소스 및 드레인 중 하나에 전기적으로 접속되는, 상기 제 3 트랜지스터를 더 포함하고,
    상기 제 3 트랜지스터의 게이트는 상기 횡형 접합 포토다이오드 위로 연장하는, 반도체 장치.
  15. 제 13 항에 있어서,
    제 4 트랜지스터로서, 상기 제 4 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 상기 게이트에 전기적으로 접속되는, 상기 제 4 트랜지스터를 더 포함하고,
    상기 제 4 트랜지스터의 채널 형성 영역은 상기 제 1 트랜지스터의 채널 형성 영역과 동일한 층으로 형성되는, 반도체 장치.
  16. 제 10 항 또는 제 13 항에 있어서,
    상기 제 2 트랜지스터의 상기 n 영역, 상기 p 영역 및 채널 형성 영역은 동일한 반도체층으로 형성되는, 반도체 장치.
  17. 제 10 항 또는 제 13 항에 있어서,
    상기 횡형 접합 포토다이오드 및 상기 제 2 트랜지스터는 실리콘을 포함하는, 반도체 장치.
  18. 제 10 항 또는 제 13 항에 있어서,
    상기 횡형 접합 포토다이오드의 수광영역 위에 형성되는 배선을 더 포함하고,
    상기 배선은 투광성 재료를 포함하는, 반도체 장치.
  19. 제 1 항, 제 4 항, 제 10 항, 및 제 13 항 중 어느 한 항에 있어서,
    상기 산화물 반도체막은 진성 산화물 반도체막인, 반도체 장치.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020127024208A 2010-02-19 2011-01-18 반도체 장치 KR101832119B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010034173 2010-02-19
JPJP-P-2010-034173 2010-02-19
PCT/JP2011/051153 WO2011102183A1 (en) 2010-02-19 2011-01-18 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20120135410A KR20120135410A (ko) 2012-12-13
KR101832119B1 true KR101832119B1 (ko) 2018-02-26

Family

ID=44475759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024208A KR101832119B1 (ko) 2010-02-19 2011-01-18 반도체 장치

Country Status (5)

Country Link
US (2) US8716712B2 (ko)
JP (5) JP5722654B2 (ko)
KR (1) KR101832119B1 (ko)
TW (1) TWI536548B (ko)
WO (1) WO2011102183A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5709418B2 (ja) * 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
JP5848586B2 (ja) 2010-11-12 2016-01-27 株式会社半導体エネルギー研究所 入出力装置
US9103724B2 (en) 2010-11-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device
JP5774974B2 (ja) 2010-12-22 2015-09-09 株式会社半導体エネルギー研究所 半導体装置の駆動方法
TWI458110B (zh) * 2011-04-15 2014-10-21 E Ink Holdings Inc 光電二極體、光感測元件及其製備方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2013011844A1 (en) 2011-07-15 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP6252696B2 (ja) * 2013-04-10 2017-12-27 ソニー株式会社 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
KR102060377B1 (ko) 2014-01-27 2020-02-11 한국전자통신연구원 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
KR102418666B1 (ko) * 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
KR102359180B1 (ko) 2014-06-09 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI757788B (zh) 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US9548327B2 (en) * 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10347681B2 (en) 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device
RU2761271C1 (ru) 2018-10-18 2021-12-06 Джапан Тобакко Инк. Курительное изделие, способ изготовления указанного курительного изделия и способ распознания гранулированного активированного угля
KR102674960B1 (ko) 2019-05-30 2024-06-17 삼성전자주식회사 이미지 센서 및 이의 제조 방법
CN111508987A (zh) * 2020-04-29 2020-08-07 Tcl华星光电技术有限公司 一种传感器及其制作方法以及光电转换装置
CN111508986A (zh) * 2020-04-29 2020-08-07 Tcl华星光电技术有限公司 一种传感器及其制作方法以及光电转换装置

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
AU609508B2 (en) 1987-08-20 1991-05-02 Canon Kabushiki Kaisha Photosensor device
JP2599726B2 (ja) * 1987-08-20 1997-04-16 キヤノン株式会社 受光装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07211880A (ja) * 1994-01-20 1995-08-11 Nippon Steel Corp 一次元カラーイメージセンサ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
KR100386609B1 (ko) * 2000-04-28 2003-06-02 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그의 제조 방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4373063B2 (ja) * 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004318067A (ja) * 2003-03-31 2004-11-11 Toshiba Matsushita Display Technology Co Ltd 画像表示装置およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4810806B2 (ja) 2004-07-30 2011-11-09 ソニー株式会社 固体撮像装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100652379B1 (ko) * 2004-09-11 2006-12-01 삼성전자주식회사 Cmos 이미지 센서 및 그 제조 방법
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7727687B2 (en) 2006-06-15 2010-06-01 Synopsys, Inc. Method and apparatus for determining whether a sub-resolution assist feature will print
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR100766258B1 (ko) 2006-08-18 2007-10-12 동부일렉트로닉스 주식회사 Cmos 이미지 센서 제조 방법
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7795655B2 (en) * 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
DE102007057089B4 (de) * 2006-12-22 2010-04-29 Lg Display Co., Ltd. Flüssigkristallanzeige mit Photosensor und Herstellungsverfahren derselben
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR101443215B1 (ko) 2007-06-13 2014-09-24 삼성전자주식회사 앰비폴라 물질을 이용한 전계효과 트랜지스터 및 논리회로
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
KR20090040158A (ko) * 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP5183173B2 (ja) * 2007-11-29 2013-04-17 株式会社ジャパンディスプレイウェスト 光センサーおよび表示装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5102692B2 (ja) * 2008-04-28 2012-12-19 日本放送協会 カラー撮像装置
JP5202094B2 (ja) * 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5100670B2 (ja) * 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
KR101801538B1 (ko) 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101727469B1 (ko) * 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120116403A (ko) * 2009-11-06 2012-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동 방법
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011119950A (ja) * 2009-12-02 2011-06-16 Panasonic Corp 固体撮像装置および駆動方法
KR102471810B1 (ko) * 2010-01-15 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011102501A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving display device

Also Published As

Publication number Publication date
JP5722654B2 (ja) 2015-05-27
US9196648B2 (en) 2015-11-24
JP5982527B2 (ja) 2016-08-31
US20110204371A1 (en) 2011-08-25
JP2015159313A (ja) 2015-09-03
JP2016192577A (ja) 2016-11-10
TWI536548B (zh) 2016-06-01
KR20120135410A (ko) 2012-12-13
JP6255068B2 (ja) 2017-12-27
US20140225107A1 (en) 2014-08-14
JP2012253368A (ja) 2012-12-20
JP5116895B2 (ja) 2013-01-09
JP2014123774A (ja) 2014-07-03
JP2011192976A (ja) 2011-09-29
US8716712B2 (en) 2014-05-06
TW201143068A (en) 2011-12-01
WO2011102183A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
KR101832119B1 (ko) 반도체 장치
JP6718543B2 (ja) 半導体装置
JP6289592B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant