KR101788124B1 - 후면 조사형 이미지 센서 및 그 제조 방법 - Google Patents

후면 조사형 이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR101788124B1
KR101788124B1 KR1020100065467A KR20100065467A KR101788124B1 KR 101788124 B1 KR101788124 B1 KR 101788124B1 KR 1020100065467 A KR1020100065467 A KR 1020100065467A KR 20100065467 A KR20100065467 A KR 20100065467A KR 101788124 B1 KR101788124 B1 KR 101788124B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
forming
pixel
semiconductor
Prior art date
Application number
KR1020100065467A
Other languages
English (en)
Other versions
KR20120004791A (ko
Inventor
심은섭
안정착
김범석
이경호
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100065467A priority Critical patent/KR101788124B1/ko
Priority to US13/177,253 priority patent/US9034682B2/en
Publication of KR20120004791A publication Critical patent/KR20120004791A/ko
Application granted granted Critical
Publication of KR101788124B1 publication Critical patent/KR101788124B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

후면 조사형 이미지 센서 및 그 제조 방법이 개시된다. 본 발명의 일실시예에 따른 이미지 센서의 제조 방법은 전면 및 후면을 갖는 제 1 반도체층 내에서 미리 정해진 깊이를 갖고 각 화소 영역을 구획하는 제 1 분리막을 형성하는 단계, 상기 제 1 반도체층의 전면에 제 2 반도체층을 형성하는 단계, 상기 제 2 반도체층 내에서 수광 소자 영역 및 회로 소자 영역을 구획하는 제 2 분리막을 형성하는 단계, 상기 제 1 반도체층을 향하지 않는 상기 제 2 반도체층의 일면에 불순물을 주입하여 수광 소자들 및 회로 소자들을 형성하는 단계, 상기 제 1 반도체층을 향하지 않는 상기 제 2 반도체층의 일면에 배선층을 형성하는 단계 및 상기 제 1 반도체층의 후면에 광 필터층을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

후면 조사형 이미지 센서 및 그 제조 방법{BACKSIDE ILLUMINATED IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 이미지 센서 및 그 제조 방법에 관한 것으로, 구체적으로는 인접 화소간 크로스 토크를 최소화하기 위한 후면 조사형(Backside illuminated) 이미지 센서 및 그 제조 방법에 관한 것이다.
최근 반도체층의 전면측에 배선층을 형성하고, 반도체층의 후면측으로부터 광을 입사시켜 광학적 이미지를 전기적 신호로 변환시키는 후면 조사형 이미지 센서가 알려져 있다. 일반적으로 이미지 센서는 화소 어레이를 구비하고, 각 화소는 광전 변환 기능을 갖는 포토 다이오드를 구비한다. 또한 각 화소는 컬러 필터를 구비하여 포토 다이오드는 특정 파장의 광만을 광전 변환시킨다. 종래의 후면 조사형 이미지 센서는 특정 화소를 지향하는 광이 인접 화소의 포토 다이오드에 입사되는 광학적인 크로스 토크가 발생 되어 혼색이 유발되기 쉽다. 또한, 각 화소(픽셀)의 포토 다이오드간의 소자 분리가 도핑 프로파일에 의하여 이루어지는데 도핑으로 형성할 수 있는 전위장벽이 충분히 높지 않아서 크로스 토크가 완벽하게 제거되지 못한다.
후면 조사형 이미지 센서에서 화소간 광학적 크로스 토크 및 전기적 크로스 토크를 방지할 수 있는 방안이 요청된다.
본 발명이 해결하고자 하는 기술적 과제는 화소간의 크로스 토크를 방지할 수 있는 후면 조사형 이미지 센서를 제공하는 것이다.
본 발명이 해결하려는 다른 기술적 과제는 화소간의 크로스 토크를 방지할 수 있는 후면 조사형 이미지 센서의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 후면 조사형 이미지 센서는 전면 및 후면을 갖는 제 1 반도체층, 상기 제 제 1 반도체층 내에서 미리 정해진 깊이를 갖고 각 화소 영역을 구획하는 제 1 분리막, 상기 제 1 반도체층의 전면에 위치하는 제 2 반도체층, 상기 제 2 반도체층 내에서 수광 소자 영역 및 회로 소자 영역을 구획하는 제 2 분리막, 상기 제 1 반도체층을 향하지 않는 상기 제 2 반도체층의 일면에 위치하는 배선층 및 상기 제 1 반도체층의 후면에 위치하는 광 필터층을 포함하는 것을 특징으로 한다..
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 제조 방법은 전면 및 후면을 갖는 제 1 반도체층 내에서 미리 정해진 깊이를 갖고 각 화소 영역을 구획하는 제 1 분리막을 형성하는 단계, 상기 제 1 반도체층의 전면에 제 2 반도체층을 형성하는 단계, 상기 제 2 반도체층 내에서 수광 소자 영역 및 회로 소자 영역을 구획하는 제 2 분리막을 형성하는 단계, 상기 제 1 반도체층을 향하지 않는 상기 제 2 반도체층의 일면에 불순물을 주입하여 수광 소자들 및 회로 소자들을 형성하는 단계, 상기 제 1 반도체층을 향하지 않는 상기 제 2 반도체층의 일면에 배선층을 형성하는 단계 및 상기 제 1 반도체층의 후면에 광 필터층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면 이미지 센서에 있어서 화소 어레이의 각 수광 소자를 분리막으로 격리하여 화소간 광학적 크로스 토크 및 전기적 크로스 토크를 방지함으로써 혼색을 방지하고 색 재현성을 높일 수 있다. 또한, 수광 소자와 마이크로 렌즈가 정렬될 수 있어 광감도가 향상된다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 개략적인 블록도이다.
도 2는 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 간략한 회로도이다.
도 3은 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 단위 화소(픽셀)의 회로도이다.
도 4는 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 단위 화소(픽셀)의 간략한 레이 아웃(layout) 도면이다.
도 5는 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 후면 조사형 이미지 센서의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 후면 조사형 이미지 센서의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 후면 조사형 이미지 센서의 단면도이다.
도 9는 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 액티브 펙셀 센서(APS) 어레이 내의 수광 소자와 화소 분리막을 보여주는 간략한 평면도이다.
도 10A는 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 평면도이다.
도 10B는 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 평면도이다.
도 11 내지 도 19는 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 제조 방법을 순서대로 나타낸 단면도들이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명함으로써, 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 개략적인 블록도이다. 도 2는 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 액티브 픽셀 센서(APS) 어레이의 간략한 회로도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 후면 조사형 이미지 센서(100)는 수광 소자(미도시)를 포함하는 화소(픽셀)들이 이차원적으로 배열되어 이루어진 액티브 픽셀 센서(APS) 어레이 영역(110)과, APS 어레이 영역(110)을 동작시키기 위한 제어 회로 영역(120)를 포함한다. APS 어레이 영역(110)은 도 2에 도시된 바와 같이 2차원적으로 배열된 복수의 화소(픽셀)들을 포함하고, 각 화소 는 수광 소자(PD)가 위치한다. 도 3에 도시된 등가 회로도로 구성된 단위 화소(300)들이 메트릭스(matrix) 형태로 배열되어 구성된다. 이러한 APS 어레이 영역(110)은 광 신호를 전기적 신호로 변환하며, 로우 드라이버(121)로부터 화소 선택 신호(Sx), 리셋 신호(Rx), 전달 신호(Tx) 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적 신호는 수직 신호 라인(도 2의 Vout)을 통해서 상관 이중 샘플러(CDS: Correlated Double Sampler; 124)에 제공된다. 제어 회로 영역(120)은 컨트롤러(123), 로우 디코더(122), 로우 드라이버(121), CDS(124), 아날로그-디지털 컨버터(ADC; 125), 래치부(126), 컬럼 디코더(127) 등을 포함할 수 있다.
컨트롤러(123)는 로우 디코터(122) 및 컬럼 디코더(127)에 제어 신호를 제공한다. 로우 드라이버(121)는 로우 디코더(122)에서 디코딩된 결과에 따라 다수의 화소들을 구동하기 위한 다수의 구동 신호를 APS 어레이 영역(110)으로 제공한다. 일반적으로 메트릭스(matrix) 형태로 화소가 배열된 경우에는 각 로우(row) 별로 구동 신호를 제공한다.
CDS(124)는 APS 어레이 영역(110)에 형성된 전기 신호를 수직 신호 라인(도 2의 Vout)을 통해 수신하여 샘플링(sample) 및 홀드(hold)한다. 즉, 특정한 잡음 레벨과 생성된 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
ADC(125)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 출력한다. 래치부(126)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(127)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 출력된다.
도 3은 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 화소(픽셀)의 회로도이다. 도 3에는 화소(300)가 4개의 트랜지스터 구조로 이루어진 경우를 도시하고 있으나, 화소(300)는 3개의 트랜지스터 구소, 5개의 트랜지스터 구조 또는 4개의 트랜지스터 구조와 유사한 포토 게이트 구조로 구성될 수도 있다.
도 3을 참조하면, 4개의 트랜지스터 구조로 이루어진 각 화소(300)는 빛을 받아 광 전하를 생성 및 축적하는 수광 소자(PD)와, 수광 소자(PD)에 입사된 광 신호를 전달 및 처리하는 능동 소자들로 구분될 수 있다. 능동 소자로는 전달 소자(310), 리셋 소자(320), 구동 소자(330), 선택 소자(340) 등이 포함될 수 있다.
수광 소자(PD)는 입사광에 대응하는 전하를 생성 및 축적하며, 수광 소자(PD)로는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 가능하다. 그리고 수광 소자(PD)는 축적된 광전하를 플로팅 확산 영역(FD; Floating Diffusion region)으로 전달하는 전달 소자(310)와 연결된다.
플로팅 확산 영역(FD)은 수광 소자(PD)에서 축적된 전하를 생성 전달 받는다. 또한, 플로팅 확산 영역(FD)은 구동 소자(310), 예를 들어 구동 트랜지스터와 전기적으로 연결되어 있어, 구동 소자(330)를 제어한다.
전달 소자(310), 예를 들어 전달 트랜지스터는 수광 소자(PD)에서 플로팅 확산 영역(FD)로 전하를 전달한다. 전달 소자(310)는 전달 신호(Tx)에 의해 제어된다.
리셋 소자(320), 예를 들어 리셋 트랜지스터는 플로팅 확산 영역(FD)을 주기적으로 리셋시킨다. 리셋 소자(320)의 소스는 플로팅 확산 영역(FD)과 연결되며, 드레인은 전압(VDD)에 연결된다. 그리고 리셋 신호(Rx)에 의해 구동된다. 따라서, 그리고 리셋 신호(Rx)에 의해 리셋 소자(320)가 턴-온 되면, 리셋 소자(320)의 드레인과 연결된 전압(VDD)이 플로팅 확산 영역(FD)으로 전달된다.
구동 소자(330), 예를 들어 구동 트랜지스터는 단위 화소(300)의 외부에 위치하는 정전류원(미도시)과 조합하여 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 수광 소자(PD)에 축적된 광전하를 전달받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력한다.
선택 소자(340), 예를 들어 선택 트랜지스터는 로우(row) 단위로 읽어낼 단위 화소(300)들을 선택하는 역할을 한다. 선택 소자(340)는 행 선택 라인(Sx)에 의해 제공되는 바이어스에 의해 구동된다.
또한, 전달 소자(310), 리셋 소자(320), 선택 소자(340)의 구동 신호 라인들(Tx, Rx, Sx)은 동일한 로우(row)에 포함된 단위 화소(300)들이 동시에 구동되도록 로우 방향(수평 방향)으로 연장될 수 있다.
도 3에 도시된 화소(픽셀)의 회로(300)의 동작을 개략적으로 설명하면 다음과 같다. 먼저 전달 트랜지스터(310) 및 리셋 트랜지스터(320)가 턴-온 되면 전원 전압(VDD)이 수광 소자(PD)로 전달된다. 그 다음 전달 트랜지스터(310) 및 리셋 트랜지스터(320)을 턴-오프하고, 일정 시간 동안 수광 소자(PD)에서 광 집적 시간을 갖는다. 광 집적은 외부에서 수광 소자(PD)에 빛이 입사되면 이에 비례하여 전자-전공쌍(EHP: Electron Hole Pair)이 생성되는 과정을 말한다. 이렇게 생성된 신호에 의해 전달 트랜지스터(310)의 소스의 전위는 생성된 전하의 양에 비례하여 변한다. 전달 트랜지스터(310)의 게이트에 입력되는 전달 신호 Tx에 의해 전달 트랜지스터가 턴-온되면, 축적된 전하는 플로팅 확산 영역(FD)으로 전달되며, 전달되는 전하량에 비례하여 플로팅 확산 영역(FD)의 전위가 변한다. 플로팅 확산 영역(FD)의 전위 변화에 따라 구동 트랜지스터(330)의 게이트 바이어스가 변하는데, 이것은 결국 구동 트랜지스터(330)의 소스 전위의 변화를 초래하게 된다. 구동 트랜지스터(330)는 소스 팔로워(source follower) 트랜지스터로서, 일종의 신호 증폭기의 역할을 하며, 잡음이나 잔류 전하량을 개선하는 역할을 한다. 이때, 선택 트랜지스터(340)가 화소 선택 신호 Sx에 따라 턴-온 되면 구동 트랜지스터(330)에 의해 증폭된 신호가 출력 Vout을 통해 외부로 출력된다. 리셋 트랜지스터(Rx)는 리셋 신호 Rx에 의해 온/오프가 제어되는데, 리셋 트랜지스터(320)가 턴-온되면 플로팅 확산 영역(FD)의 전위는 전원 전압(VDD)이 되어 기준값을 Vout으로 출력하고, 다음으로 감지한 신호를 기다리게 된다. 즉, 리셋 트랜지스터(320)는 화소를 초기화시키는 역할을 한다.
도 4는 도 3에 도시된 화소(픽셀)의 간략한 레이 아웃이다.
도 4를 참조하면, APS 어레이 영역(도 1 및 도 2의 110 참조)은 화소(픽셀)들이 메트릭스(matrix) 형태로 배열됨에 따라 기판을 사각 형태의 화소(도 2의 112 참조)들로 구분될 수 있다. 그리고 각 화소(도 2의 112 참조) 내에 수광 소자(PD)가 위치하며, 수광 소자(PD) 주위에 수광 소자(PD)에서 광전 변환된 신호를 전달 및 처리하기 위한 플로팅 확산 영역(FD), 전달 트랜지스터의(410), 리셋 트랜지스터(420), 구동 트랜지스터(430) 및 선택 트랜지스터(440)가 위치한다.
도 5 내지 도 8은 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 단면도이다.
도 5 내지 도 8을 참조하면, 본 발명의 실시예들에 따른 후면 조사형 이미지 센서(500, 600, 700 및 800)는 제 1 반도체층(530, 630, 730 및 830) 및 제 2 반도체층(540, 640, 740 및 840)을 포함하는 반도체 기판(560, 660, 760 및 860)의 후면에서 빛이 입사되는 후면 조사형(backside illuminated) 이미지 센서이다.
본 발명의 일시예에 따른 후면 조사형 이미지 센서(500, 600, 700 및 800)는 배선층(550, 650, 750 및 850), 반도체 기판(560, 660, 760 및 860) 및 광 필터층(570, 670, 770 및 870)을 포함한다. 구체적으로 반도체 기판(560, 660, 760 및 860)의 후면측에 광 필터층(570, 670, 770 및 870)을 구비하고, 반도체 기판(560, 660, 760 및 860)의 전면측에 배선층(550, 650, 750 및 850)을 구비한다. 일반적인 이미지 센서는 반도체 기판의 전면을 통하여 선택광을 수광하기 때문에 두꺼운 층간 절연막을 통과하면서 많은 양의 빛이 흡수되거나 손실이 되어서 집광되는 최종량이 적고, 특히 파장이 큰 적색광에서는 소모뿐 아니라 두꺼운 층간 절연막을 통과하면서 심한 굴절을 받아서 이웃하는 픽셀에 축적되는 광학적 크로스토크가 많이 발생한다. 이에 반하여 본 발명의 실시예들에 따른 후면 조사형 이미지 센서(500, 600, 700 및 800)는 배선층(550, 650, 750 및 850)이 형성된 측과는 반대측인 반도체 기판(560, 660, 760 및 860)의 후면측으로부터 빛이 입사되므로 입사광이 배선층(550, 650, 750 및 850)의 장애 없이 수광 소자에 전달될 수 있다.
배선층(550, 650, 750 및 850)은 배선과 층간 절연막이 적층된 구조일 수 있다. 배선은 전도성 물질, 예를 들어 금속 또는 적어도 2종류의 금속이 혼합된 합금막으로 형성된다. 층간 절연막은 절연 물질, 예를 들어 산화 실리콘으로 형성된다. 배선의 형성 및 층간 절연막의 형성을 반복함으로써 다층 배선이 형성될 수 있다. 반도체 기판(560, 660, 760 및 860)의 전면측에 배선층(550, 650, 750 및 850)이 형성되고, 반도체 기판(560, 660, 760 및 860)의 후면측에는 광필터층(570, 670, 770 및 870)이 형성된다.
반도체 기판(560, 660, 760 및 860)의 전면(frontside)측에는 광전 변환 신호를 전달 및 처리하는 능동 소자들이 형성되고, 반도체 기판(560, 660, 760 및 860)의 후면(backside)측에는 빛이 입사되어 투과될 수 있는 소자들이 형성된다. 다시 말해, 반도체 기판(560, 660, 760 및 860)의 전면측에는 전달 트랜지스터, 리셋 트랜지스터, 구동 트랜지스터, 선택 트랜지스터 등의 소자들 및 배선층(550, 650, 750 및 850)이 형성되어 있다. 그리고 반도체 기판(560, 660, 760 및 860)의 후면측에는 컬러 필터층(520, 620, 720 및 820) 및 렌즈층(510, 610, 710 및 810)을 포함하는 광필터층(570, 670, 770 및 870)등이 형성되어 있다.
반도체 기판(560, 660, 760 및 860)은 제 1 반도체층(530, 630, 730 및 830) 및 제 2 반도체층(540, 640, 740 및 840)을 구비한다. 제 1 반도체층(530, 630, 730 및 830) 및 제 2 반도체층(540, 640, 740 및 840)은 각각 벌크(bulk) 기판, 에피텍셜(epitaxial) 기판 또는 SOI(Silicon On Insulator)기판 중 선택된 어느 하나일 수 있다. 반도체 기판(560, 660, 760 및 860)은 화소 분리막(532, 632, 732 및 832)에 의해 화소 영역이 정의되어 있다. 구체적으로 화소 분리막(532, 632, 732 및 832)은 제 1 반도체층(530, 630, 730 및 830)내에 형성된다. 화소 분리막(532, 632, 732 및 832)은 제 1 반도체층(530, 630, 730 및 830)에 수직으로 배치되어 인접 화소간의 경계를 형성한다. 화소 분리막(532, 632, 732 및 832)은 트랜치 소자 분리 방법에 의해 형성될 수 있다. 트랜치 소자 분리 방법은 반도체 기판에 적당한 깊이의 트랜치를 형성하고, 이 트랜치의 내부에 절연막을 채워넣는 것이다. 트랜치 소자 분리 방법은 트랜치의 깊이에 따라 얕은 트랜치 소자 분리(Shallow Trench Isolation: 이하 STI)과 깊은 트랜치 소자 분리(Deep Trench Isolation: 이하 DTI)으로 구분될 수 있다. 이와 같은 STI 및 DTI 구조의 분리막은 LOCOS(Local Oxidation of Silicon)에 비해 버즈 비크(bird's beak)를 생성시키지 않아 기판의 활성 영역이 침식되지 않고 그대로 보존될 수 있다. 화소 분리막(532, 632, 732 및 832)은 제 1 반도체층(530)내에서 반도체 기판(560)의 전면으로부터 후면을 향하여 형성된 형태의 DTI(Deep Trench Isolation)일 수 있다.
도 5 및 도 7은 화소 분리막(532, 732)이 제 1 반도체층(530, 730)내에서 반도체 기판(560, 760)의 전면으로부터 후면을 향하여 형성되고, 그 깊이는 제 1 반도체층(530, 730)의 두께보다 작게 형성된 것을 나타낸다. 즉, 도 5 및 도 7에 도시된 후면 조사형 이미지 센서(500, 700)의 화소 분리막(532, 732)은 반도체 기판(560, 760)의 후면으로부터 수 um에서 수십 um정도 이격될 수 있다.
도 6 및 도 8의 화소 분리막(632, 832)이 제 1 반도체층(630, 830)내에서 반도체 기판(660, 860)의 전면으로부터 후면을 향하여 형성되고, 그 깊이는 제 1 반도체층(630, 830)의 두께와 동일하게 형성된 것을 나타낸다. 즉, 도 6 및 도 8에 도시된 후면 조사형 이미지 센서(600, 800)의 화소 분리막(632, 832)은 반도체 기판(660, 860)의 전면으로부터 후면까지 형성되어 있다.
본 발명의 실시예들에 따른 후면 조사형 이미지 센서가 구비하는 화소 분리막(532, 632, 732 및 832)은 제 1 반도체층(530, 630, 730 및 830)내에서 각 수광 소자(PD)를 타겟으로 하는 광을 격리함으로써 다른 수광 소자들로의 광분산을 최소화하도록 한다. 따라서, 인접 화소간의 크로스 토크는 감소되거나 제거될 수 있다. 도 9에서 보듯이 본 발명의 실시예들에 따른 후면 조사형 이미지 센서가 구비하는 화소 분리막(532, 632, 732 및 832)은 각각 하나의 수광 소자(PD)를 포함하는 다수의 스퀘어들로 구성되고, 각 스퀘어는 대응하는 수광 소자(PD)를 완전히 격리함으로써 각 수광 소자(PD)를 광학적, 전기적으로 격리시킬 수 있다. 즉, 반도체 기판(560, 660, 760 및 860) 내의 화소 분리막(532, 632, 732 및 832)은 완전한 격자 구조를 갖도록 형성될 수가 있다.
또한, 반도체 기판(560, 660, 760 및 860)에는 수광 소자(PD)에서 광전 변환된 신호를 전달 및 처리하기 위한 능동 소자들의 활성 영역(TR)이 정의되고, 상기 능동 소자들을 격리하기 위한 소자 분리막(534, 634, 734 및 834)이 형성되어 있다. 상기 능동 소자들에는 전달 트랜지스터, 리셋 트랜지스터, 구동 트랜지스터, 선택 트랜지스터가 포함될 수 있다. 구체적으로 소자 분리막(534, 634, 734 및 834)은 제 2 반도체층(540, 640, 740 및 840)내에서 반도체 기판(560, 660, 760 및 860)의 전면으로부터 후면을 향해 형성된 형태의 STI(Shallow Trench Isolation)일 수 있다. 반도체 기판(560, 660, 760 및 860)의 전면측에는 다수의 능동 소자들이 위치한다. 이를 위해 반도체 기판(560, 660, 760 및 860)의 후면측에서 제 2 반도체층(540, 640, 740 및 840)에 불순물을 주입하고, 게이트 절연막, 게이트 전극 등을 형성하여 능동 소자들을 형성한다. 또한, 수광 소자(PD)는 반도체 기판(560, 660, 760 및 860) 전면측으로부터 일정 깊이를 갖고 위치한다. 따라서, 제 2 반도체층(540, 640, 740 및 840)에 불순물을 주입하여 형성하는 수광 소자(PD)는 제 2 반도체층(540, 640, 740 및 840)에 위치하거나, 제 1 반도체층(530, 630, 730 및 830) 및 제 2 반도체층(540, 640, 740 및 840)에 걸쳐 위치할 수 있다.
도 5 내지 도 8은 소자 분리막(534, 734)이 제 2 반도체층(540, 740)내에서 반도체 기판(560, 760)의 전면으로부터 후면을 향하여 형성되고, 대응하는 화소 분리막(532, 732)을 중심으로 대칭되게 형성된 것을 나타낸다. 즉, 제 1 반도체층에 형성된 화소 분리막을 제 2 반도체층으로 연장한 선상에 능동 소자 영역, 즉 트랜지스터가 형성되는 영역(TR)이 위치하고, 상기 연장선상을 중심으로 대칭되게 형성되어 있다.
그러나 도 7 및 도 8에 도시된 실시예는 도 5 및 도 6에 도시된 실시예와는 달리 제 2 반도체층(740, 840)내에 형성된 소자 분리막(734, 834)은 대응되는 화소 분리막(732, 832)과 이격 없이 배치되어 있는 것을 도시한다. 이는 트랜지스터가 형성되는 영역(TR)과 화소 분리막(732, 832)의 두께를 적절히 조절함으로써 가능하다. 따라서, 트랜지스터가 형성되는 영역(TR)은 수평 방향으로는 소자 분리막(734, 834)에 의해 격리되고, 수직 방향으로는 화소 분리막(732, 832)에 의해 완전히 격리될 수 있다.
반도체 기판(560, 660, 760 및 860)의 후면측에는 광 필터층(570, 670, 770 및 870)이 위치한다. 광 필터층(570, 670, 770 및 870)은 렌즈층(510, 610, 710 및 810)과 컬러 필터층(520, 620, 720 및 820)을 포함한다. 렌즈층(510, 610, 710 및 810)은 반도체 기판(560, 660, 760 및 860)의 후면측으로부터의 입사광이 대응하는 화소내 수광 소자(PD)들로 포커싱(focusing)되도록 하는 복수의 마이크로 렌즈를 구비한다. 마이크로 렌즈를 통하여 입사된 광은 대응하는 컬러 필터(R, G, B)에 의해 필요한 색광만 선택되고, 선택된 색광은 대응하는 화소의 수광 소자(PD)로 입사된다. 반도체 기판(560, 660, 760 및 860)과 광 필터층(570, 670, 770 및 870) 사이에는 절연층(미도시)이 위치할 수 있다. 상기 절연층(미도시)은 반도체 기판(560, 660, 760 및 860)을 보호하기 위한 보호층(passivation layer)일 수 있다. 상기 절연층(미도시)은 또한 광 산란 또는 반사 방지 기능도 구비할 수 있다. 상기 절연층은 광 산란 방지막(미도시)으로 작용하는 경우 굴절율이 서로 다른 물질이 적층된 다층막으로 형성될 수 있다. 예를 들면, 산화막과 질화막이 적층된 적층막(산화막/질화막 또는 질화막/산화막), 산화막과 탄소가 함유된 막(SiC)이 적층된 적층막(산화막/SiC 또는 SiC/산화막)으로 형성한다. 이때, 산화막은 BPSG(BoroPhosphoSilicate Glass), PSG(PhosphoSilicate Glass), BSG(BoroSilicate Glass), USG(Un-doped Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate) 또는 HDP(High Density Plasma)막 중 선택된 어느 하나의 막으로 형성할 수 있다. 질화막은 실리콘 질화막(SixNy, 여기서 x, y는 자연수) 또는 실리콘 산화 질화막(SixOyNz, 여기서 x, y, z는 자연수)으로 형성될 수 있다.
도 9는 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 액티브 펙셀 센서(APS) 어레이 내의 수광 소자(PD)와 화소 분리막을 보여주는 간략한 평면도이다.
도 9를 참조하면, 화소 분리막은 격자 구조로 형성되어 APS내의 각 화소를 구획하고, 각 화소내의 수광 소자(PD)를 완전히 격리하게 된다. 본 발명의 실시예들은 화소 분리막과 능동 소자들이 형성되는 영역이 각각 제 1 반도체층 및 제 2 반도체층으로 구분되어 있어, 화소 분리막의 형성 위치 및 형태가 능동 소자들에 의해 제한받지 않는다. 이로 인해 화소 분리막은 완전한 격자 구조로 형성되어 각 수광 소자(PD)를 완전히 격리할 수 있게 된다.
도 10A 및 도 10B는 본 발명의 실시예들에 따른 후면 조사형 이미지 센서의 평면도이다. 도 10A는 렌즈층에서 제 1 반도체층까지의 평면도이고, 도 10B는 렌즈층에서 제 2 반도체층까지의 평면도이다.
도 10A를 참조하면, 본 발명의 실시예들에 따른 후면 조사형 이미지 센서는 각 수광 소자(PD)가 격자 구조의 화소 분리막에 의해 완전히 격리될 수 있다. 이는 화소 분리막은 능동 소자가 형성되는 제 2 반도체층과는 다른 제 1 반도체층에 형성되므로, 화소 분리막의 형성이 능동 소자 위치에 제한받지 않기 때문이다.
도 10B를 참조하면, 본 발명의 실시예들에 따른 후면 조사형 이미지 센서는 각 수광 소자(PD)의 중심과 마이크로 렌즈의 중심이 일치되게 정렬될 수 있다. 이는 능동 소자들은 화소 분리막이 형성되는 제 1 반도체층과는 다른 제 2 반도체층에 형성되므로, 능동 소자의 형성이 화소 분리막의 위치에 제한받지 않기 때문이다. 따라서, 우선 수광 소자(PD)를 대응하는 마이크로 렌즈와 정렬되도록 형성한 후에 수광 소자(PD) 주위에 능동 소자들을 형성할 수 있게 된다. 능동 소자들은 화소 분리막에 의해 제한되지 않으므로 화소간의 경계지점에 형성될 수 있다. 결과적으로 본 발명의 실시예들에 따른 후면 조사형 이미지 센서는 각 수광 소자(PD)가 대응하는 마이크로 렌즈와 정렬됨으로써 집광 효율이 높아지게 된다.
도 10B에는 설명의 편의상 2개의 화소가 하나의 플로팅 확산 영역(FD)을 공유하고, 수광 소자(PD)에서 광전 변환된 신호를 전달 및 처리하기 위한 능동 소자들이 4개이고, 상기 능동 소자들이 N-WELL에 형성되는 경우를 도시하고 있으나, 본 발명은 반드시 이에 한정되는 것은 아니라 할 것이다.
도 11 내지 도 19는 본 발명의 일실시예에 따른 후면 조사형 이미지 센서의 제조 방법을 순서대로 나타낸 단면도들이다.
먼저, 도 11을 참조하면, 제 1 지지 기판을 마련한다.
이어서 도 12를 참조하면, 제 1 지지 기판상에 제 1 반도체층을 형성한다. 상기 제 1 반도체층은 벌크(bulk) 기판, 에피텍셜(epitaxial) 기판 또는 SOI(Silicon On Insulator)기판 중 선택된 어느 하나일 수 있다.
이어서 도 13A 및 도 13B를 참조하면, 제 1 반도체층에 국부적으로 화소 분리막을 형성한다. 이 때, 화소 분리막은 트랜치 공정 또는 LOCOS(Local Oxidation of Silicon)공정으로 형성할 수도 있으나, 고집적화에 유리한 트랜치 소자 분리 방법으로 형성함이 바람직하다. 트랜치 소자 분리 방법은 반도체 기판에 적당한 깊이의 트랜치를 형성하고, 이 트랜치의 내부에 절연막을 채워넣는 것이다. 트랜치 소자 분리 방법은 트랜치의 깊이에 따라 얕은 트랜치 소자 분리(Shallow Trench Isolation: 이하 STI)과 깊은 트랜치 소자 분리(Deep Trench Isolation: 이하 DTI)으로 구분될 수 있다. 이와 같은 STI 및 DTI 구조의 분리막은 LOCOS(Local Oxidation of Silicon)에 비해 버즈 비크(bird's beak)를 생성시키지 않아 기판의 활성 영역이 침식되지 않고 그대로 보존될 수 있다. 예를 들어 실리콘 질화막과 같은 하드마스크 패턴을 마스크로 하여 제 1 반도체층을 식각하여 트랜치를 형성한 후, 실리콘 산화막과 같은 절연막을 충전하여 형성한다. 화소 분리막은 제 1 반도체층(530)의 전면으로부터 후면을 향하여 형성된 형태의 DTI(Deep Trench Isolation)일 수 있다. 화소 분리막은 제 1 반도체층내에서 각 수광 소자(PD)를 타겟으로 하는 광을 격리함으로써 다른 수광 소자들로의 광분산을 최소화하도록 한다. 따라서, 인접 화소간의 크로스 토크는 감소되거나 제거될 수 있다. 도 13A는 화소 분리막이 제 1 반도체층의 전면으로부터 후면까지 이르는 깊이를 갖도록 형성되는 것을 나타내고, 도 13B는 화소 분리막이 제 1 반도체층의 전면으로부터 후면까지는 못미치는 깊이를 갖도록 형성되는 것을 나타낸다.
이어서 도 14를 참조하면, 제 1 반도체층상에 제 2 반도체층을 형성한다. 상기 제 2 반도체층은 벌크(bulk) 기판, 에피텍셜(epitaxial) 기판 또는 SOI(Silicon On Insulator)기판 중 선택된 어느 하나일 수 있다.
다음 도 15를 참조하면, 제 2 반도체층에 소자 분리막을 형성한다. 이때, 화소 분리막은 트랜치 공정 또는 LOCOS(Local Oxidation of Silicon)공정으로 형성할 수도 있으나, 고집적화에 유리한 트랜치 소자 분리 방법으로 형성함이 바람직하다. 트랜치 소자 분리 방법은 반도체 기판에 적당한 깊이의 트랜치를 형성하고, 이 트랜치의 내부에 절연막을 채워넣는 것이다. 트랜치 소자 분리 방법은 트랜치의 깊이에 따라 얕은 트랜치 소자 분리(Shallow Trench Isolation: 이하 STI)과 깊은 트랜치 소자 분리(Deep Trench Isolation: 이하 DTI)으로 구분될 수 있다. 이와 같은 STI 및 DTI 구조의 분리막은 LOCOS(Local Oxidation of Silicon)에 비해 버즈 비크(bird's beak)를 생성시키지 않아 기판의 활성 영역이 침식되지 않고 그대로 보존될 수 있다. 예를 들어 실리콘 질화막과 같은 하드마스크 패턴을 마스크로 하여 제 2 반도체층을 식각하여 트랜치를 형성한 후, 실리콘 산화막과 같은 절연막을 충전하여 형성한다. 소자 분리막은 제 2 반도체층의 전면으로부터 후면을 향하여 형성된 형태의 STI(Shallow Trench Isolation)일 수 있다. 또한, 제 2 반도체층을 향해 불순물을 주입하여 수광 소자들을 형성한다. 제 2 반도체층에 불순물을 주입하여 형성하는 수광 소자는 제 2 반도체층에 위치하거나, 제 1 반도체층 및 제 2 반도체층에 걸쳐 위치할 수 있다. 또한, 제 2 반도체층에 수광 소자에서 광전 변환된 신호를 전달 및 처리하기 위한 능동 소자들을 형성한다. 능동 소자들을 형성하기 위해 제 2 반도체층을 향해 불순물을 주입하고, 게이트 절연막, 게이트 전극등을 형성한다.
이어서 도 16을 참조하면, 제 2 반도체층상에 배선층을 형성한다. 배선층은 배선과 층간 절연막이 적층된 구조일 수 있다. 배선층은 증착 및 식각 공정을 통해 형성할 수 있다. 배선은 전도성 물질, 예를 들어 금속 또는 적어도 2종류의 금속이 혼합된 합금막으로 형성된다. 바람직하게는 Al로 형성한다. 층간 절연막은 절연 물질, 예를 들어 산화 실리콘으로 형성된다. 배선의 형성 및 층간 절연막의 형성을 반복함으로써 다층 배선이 형성될 수 있다. 다층 배선들은 각각 다른 층 배선과 콘택(contact)을 통해 연결될 수 있다. 콘택 플러그는 해당 층간 절연막내에 각각 다마신(damascene) 공정을 통해 형성될 수 있으며, 상하로 적층된 배선층을 전기적으로 접속시키기 위해 전도성 물질, 예컨데 불순물 이온이 도핑된 다결정 실리콘막, 금속 또는 적어도 2종류의 금속이 혼합된 합금막 중 선택된 어느 하나로 형성한다. 바람직하게는 W로 형성한다. 층간 절연막은 BPSG, PSG, BSG, USG, TEOS 또는 HDP막 중 선택된 어느 하나의 산화막으로 형성하거나 이들이 2층 이상 적층된 적층막으로 형성할 수 있다. 또한, 층간 절연막은 증착 후 CMP공정을 통해 평탄화할 수 있다. 층간 절연막 상에 보호층(passivation layer)을 형성할 수 있다. 이때, 보호층은 BPSG, PSG, BSG, USG, TEOS 또는 HDP막 중 선택된 막으로 형성할 수 있다. 바람직하게는 TEOS막 또는 HDP막을 이용하여 형성한다. 또한 보호층은 질화막 또는 산화막과 질화막의 적층막으로 형성할 수도 있다. 이후, 보호층을 평탄화한다. 이때, 평탄화 공정은 CMP 공정으로 실시할 수 있다.
이어서 도 17을 참조하면, 배선층상에 제 2 지지 기판을 접착하여 배선층의 일측면을 지지한다.
이어서 도 18을 참조하면, 제 1 지지 기판 및 제 2 지지 기판을 포함하는 다층 구조물을 상하 반전시켜 제 1 지지 기판이 상부층, 제 2 지지 기판이 하부층이 되도록 한다. 이 후, 상부에 있는 제 1 지지 기판을 제거한다. 그라인더(grinder)를 이용하여 수백 um 정도 깎은 후, 에칭(etching)에 의해 남은 수십 um의 막을 제거할 수 있다.
제 1 지지 기판이 제거된 후 제 1 지지 기판의 후면측에 광 필터층을 형성한다. 광 필터층은 렌즈층과 컬러 필터층을 포함한다. 구체적으로 도 18을 참조하면, 제 1 반도체층의 후면측에 컬러 필터층을 형성한다. 그 다음 도 19를 참조하면, 컬러 필터층위에 렌즈층을 형성한다. 렌즈층은 제 1 반도체층의 후면측으로부터 입사되는 광이 대응하는 화소내 수광 소자들로 포커싱(focusing)되도록 하는 복수의 마이크로 렌즈를 구비한다. 마이크로 렌즈를 통하여 입사된 광은 컬러 필터층의 대응하는 컬러 필터에 의해 필요한 색광만 선택되고, 선택된 색광은 대응하는 화소의 수광 소자로 입사되도록 한다. 컬러 필터층에는 각 수광 소자에 대응되는 컬러 필터가 복수 개 존재한다. 상기 컬러 필터층을 형성하기 전에 제 1 반도체층의 후면측에 절연층(미도시)을 먼저 형성할 수 있다. 상기 절연층(미도시)은 반도체 기판을 보호하기 위한 보호층(passivation layer)일 수 있다. 또한, 상기 절연층(미도시)은 평탄화층일 수 있다. 상기 평탄화층은 광투과성이 우수한 폴리이미드 계열 또는 폴리 아크릴 계열 등의 물질로 형성될 수 있다. 상기 절연층(미도시)은 또한 광 산란 또는 반사 방지 기능도 구비할 수 있다. 광 산란 방지층(미도시) 또는 반사 방지층(미도시)은 굴절율이 서로 다른 물질이 적층된 다층막으로 형성될 수 있다. 예를 들면, 산화막과 질화막이 적층된 적층막(산화막/질화막 또는 질화막/산화막), 산화막과 탄소가 함유된 막(SiC)이 적층된 적층막(산화막/SiC 또는 SiC/산화막)으로 형성한다. 이때, 산화막은 BPSG(BoroPhosphoSilicate Glass), PSG(PhosphoSilicate Glass), BSG(BoroSilicate Glass), USG(Un-doped Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate) 또는 HDP(High Density Plasma)막 중 선택된 어느 하나의 막으로 형성할 수 있다. 질화막은 실리콘 질화막(SixNy, 여기서 x, y는 자연수) 또는 실리콘 산화 질화막(SixOyNz, 여기서 x, y, z는 자연수)으로 형성될 수 있다. 도 19를 참조하면, 컬러 필터층을 형성한 후 렌즈층을 형성한다. 렌즈층은 일정한 곡률을 갖으며 위로 볼록한 형태의 마이크로 렌즈 다수가 각각의 수광 소자에 대응되도록 형성된다. 컬러 필터층을 형성한 후 렌즈층을 형성하기 전에 평탄화층을 형성할 수 있다. 상기 평탄화층은 광투과성이 우수한 폴리이미드 계열 또는 폴리 아크릴 계열 등의 물질로 형성될 수 있다. 이 후, 후속 공정으로 렌즈층의 표면 잔류 물질을 제거하는 공정이 수행될 수 있다. 또한, 마이크로 렌즈의 형태를 유지시키기 위해 베이크 공정이 수행될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 화소 어레이를 구비하는 후면 조사형 이미지 센서 제조 방법에 있어서,
    전면 및 후면을 갖는 제 1 반도체층 내에서 미리 정해진 깊이를 갖고 각 화소 영역을 구획하는 제 1 분리막을 형성하는 단계;
    상기 제 1 반도체층의 전면에 제 2 반도체층을 형성하는 단계;
    상기 제 2 반도체층 내에서 수광 소자 영역 및 회로 소자 영역을 구획하는 제 2 분리막을 형성하는 단계;
    상기 제 1 반도체층을 향하지 않는 상기 제 2 반도체층의 일면을 통해서 상기 수광 소자 영역 및 상기 회로 소자 영역에 불순물을 주입하여 수광 소자들 및 회로 소자들을 각각 형성하는 단계;
    상기 제 1 반도체층을 향하지 않는 상기 제 2 반도체층의 일면에 배선층을 형성하는 단계;
    상기 제 1 반도체층의 후면에 광 필터층을 형성하는 단계를 포함하고,
    상기 회로 소자 영역의 적어도 일부분은 상기 제 1 분리막을 상기 제 2 반도체층으로 연장한 선상에 배치되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  2. 제 1 항에 있어서, 상기 제 2 반도체층은
    상기 제 1 반도체층의 전면에 에피텍시 방법으로 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  3. 제 2 항에 있어서, 상기 제 1 반도체층은
    제 1 지지 기판상의 일면에 에피텍시 방법으로 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  4. 제 3 항에 있어서, 상기 광 필터층을 형성하는 단계는
    상기 제 2 반도체층을 향하지 않는 상기 배선층의 일면에 제 2 지지 기판을 형성하는 단계;
    상기 제 1 반도체층의 후면으로부터 상기 제 1 지지 기판을 제거하는 단계;
    상기 제 1 반도체층의 후면에 컬러 필터층을 형성하는 단계; 및
    상기 제 1 반도체층을 향하지 않는 상기 컬러 필터층의 일면에 렌즈층을 형성하는 단계를 포함하는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  5. 제 4 항에 있어서, 상기 제 1 분리막은
    상기 제 1 반도체층의 후면까지 연장되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  6. 제 4 항에 있어서, 상기 제 1 분리막은
    상기 제 1 반도체층의 후면에서 수 마이크로 미터 이격된 지점까지 연장되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  7. 제 4 항에 있어서, 상기 제 1 분리막은
    상기 화소 어레이의 각 화소를 둘러싸는 격자 구조로 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  8. 제 7 항에 있어서, 상기 각 수광 소자는
    상기 렌즈층의 대응되는 마이크로 렌즈와 정렬되도록 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  9. 제 8 항에 있어서, 상기 회로 소자들의 활성 영역은
    상기 제 1 분리막의 연장선상을 중심으로 대칭되게 형성되는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
  10. 제 9 항에 있어서,
    상기 화소들 중 적어도 두 개는 서로 플로팅 확산 영역을 공유하는 것을 특징으로 하는 후면 조사형 이미지 센서 제조 방법.
KR1020100065467A 2010-07-07 2010-07-07 후면 조사형 이미지 센서 및 그 제조 방법 KR101788124B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100065467A KR101788124B1 (ko) 2010-07-07 2010-07-07 후면 조사형 이미지 센서 및 그 제조 방법
US13/177,253 US9034682B2 (en) 2010-07-07 2011-07-06 Backside illuminated image sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065467A KR101788124B1 (ko) 2010-07-07 2010-07-07 후면 조사형 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120004791A KR20120004791A (ko) 2012-01-13
KR101788124B1 true KR101788124B1 (ko) 2017-10-20

Family

ID=45438890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065467A KR101788124B1 (ko) 2010-07-07 2010-07-07 후면 조사형 이미지 센서 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9034682B2 (ko)
KR (1) KR101788124B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150105861A (ko) * 2014-03-10 2015-09-18 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956909B2 (en) 2010-07-16 2015-02-17 Unimicron Technology Corporation Method of fabricating an electronic device comprising photodiode
TWI534995B (zh) * 2010-07-16 2016-05-21 欣興電子股份有限公司 電子裝置及其製法
KR101745638B1 (ko) * 2011-01-12 2017-06-09 삼성전자 주식회사 광대역 갭 물질층 기반의 포토 다이오드 소자, 및 그 포토 다이오드 소자를 포함하는, 후면 조명 씨모스 이미지 센서 및 태양 전지
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR101967835B1 (ko) * 2012-05-31 2019-04-10 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
CN103367381B (zh) * 2013-07-15 2016-12-28 格科微电子(上海)有限公司 背照式图像传感器及其制作方法
US9064989B2 (en) 2013-08-30 2015-06-23 Taiwan Semiconductor Manufacturing Company Limited Photo diode and method of forming the same
JP2015095468A (ja) * 2013-11-08 2015-05-18 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
KR102328769B1 (ko) * 2014-06-20 2021-11-18 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102268712B1 (ko) 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
KR102244679B1 (ko) * 2014-07-15 2021-04-27 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR102435057B1 (ko) * 2014-08-06 2022-08-23 삼성전자주식회사 픽셀, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 휴대용 전자 장치
KR102291506B1 (ko) 2015-01-30 2021-08-20 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
CN107039468B (zh) * 2015-08-06 2020-10-23 联华电子股份有限公司 影像感测器及其制作方法
US9786710B2 (en) * 2015-09-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with sub-isolation in pixels
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
TWI731017B (zh) * 2016-01-27 2021-06-21 日商新力股份有限公司 固體攝像元件及電子機器
US20170250211A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor device and manufacturing method of the same
JP7490543B2 (ja) * 2016-04-28 2024-05-27 キヤノン株式会社 光電変換装置およびカメラ
JP6738200B2 (ja) * 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
KR102412617B1 (ko) * 2017-05-10 2022-06-23 삼성전자주식회사 이미지 센서
WO2018207345A1 (ja) * 2017-05-12 2018-11-15 オリンパス株式会社 固体撮像装置
WO2018207340A1 (ja) * 2017-05-12 2018-11-15 オリンパス株式会社 固体撮像装置
US10504952B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Increased optical path for long wavelength light by grating structure
US10665627B2 (en) 2017-11-15 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the image sensor device having a first lens and a second lens over the first lens
JP2019140219A (ja) * 2018-02-09 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
US11171172B2 (en) * 2019-07-16 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method of forming the same
KR20210058129A (ko) * 2019-11-13 2021-05-24 에스케이하이닉스 주식회사 이미지 센서
TWI734294B (zh) * 2019-12-11 2021-07-21 香港商京鷹科技股份有限公司 影像感測器
US11967602B2 (en) * 2020-06-15 2024-04-23 Omnivision Technologies, Inc. Image sensor with multi-pixel detector and partial isolation structure
US20230089511A1 (en) * 2021-09-17 2023-03-23 Magvision Semiconductor (Beijing) Inc. Deep trench isolation structure for image sensor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203954A (ja) 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742775B2 (ja) * 2002-02-21 2006-02-08 富士フイルムマイクロデバイス株式会社 固体撮像素子
US7808063B2 (en) * 2005-05-26 2010-10-05 Micron Technology, Inc. Structure and method for FPN reduction in imaging devices
JP4691438B2 (ja) * 2005-11-28 2011-06-01 富士フイルム株式会社 固体撮像装置及び固体撮像装置の駆動方法
KR20080014301A (ko) 2006-08-10 2008-02-14 삼성전자주식회사 딥트렌치 소자분리막을 포함하는 이면 조사형 cmos이미지 센서 및 그 제조방법
US7485940B2 (en) 2007-01-24 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure for improving crosstalk of backside illuminated image sensor
US8525287B2 (en) * 2007-04-18 2013-09-03 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
JP5286820B2 (ja) 2008-02-22 2013-09-11 ソニー株式会社 固体撮像素子の製造方法
JP2009206356A (ja) 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203954A (ja) 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150105861A (ko) * 2014-03-10 2015-09-18 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
KR102154184B1 (ko) 2014-03-10 2020-09-09 삼성전자 주식회사 이미지 센서 및 이를 제조하는 방법

Also Published As

Publication number Publication date
US20120009720A1 (en) 2012-01-12
US9034682B2 (en) 2015-05-19
KR20120004791A (ko) 2012-01-13

Similar Documents

Publication Publication Date Title
KR101788124B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
USRE49209E1 (en) Method of manufacturing image sensor for reducing crosstalk characteristic
CN106783898B (zh) 图像传感器
KR101439434B1 (ko) 이미지 센서 및 그 제조 방법
US10868070B2 (en) Image sensors with multiple lenses per pixel region
US8946847B2 (en) Backside illuminated image sensors and method of making the same
US20180047766A1 (en) Image sensors
US7112511B2 (en) CMOS image sensor having prism and method for fabricating the same
KR20180089794A (ko) 이미지 센서 및 그 제조 방법
KR20080089436A (ko) 이미저의 리세스 영역에 균일 컬러 필터를 제공하는 방법및 장치
KR20200045327A (ko) 이미지 센서 및 이의 제조 방법
US10811450B2 (en) Image sensors
US11626438B2 (en) Image sensors
CN110890389A (zh) 图像传感器及其制造方法
CN110571230A (zh) 图像传感器
US11818904B2 (en) Image sensor and method for fabricating the same
WO2008109405A2 (en) Backside illuminated imager and method of fabricating the same
CN114823756A (zh) 图像传感器及其制造方法
KR20200057862A (ko) 이미지 센서
US20230170372A1 (en) Image sensor including reflective structure including a reflective structure
KR20130007901A (ko) 후면 조사형 이미지 센서
WO2022196383A1 (ja) 撮像装置
US20230092590A1 (en) Image sensor
US20230163148A1 (en) Image sensor and method of fabricating the same
JP2024000963A (ja) イメージセンサー

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right