WO2018207345A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2018207345A1
WO2018207345A1 PCT/JP2017/018025 JP2017018025W WO2018207345A1 WO 2018207345 A1 WO2018207345 A1 WO 2018207345A1 JP 2017018025 W JP2017018025 W JP 2017018025W WO 2018207345 A1 WO2018207345 A1 WO 2018207345A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit pixels
solid
state imaging
imaging device
pixel
Prior art date
Application number
PCT/JP2017/018025
Other languages
English (en)
French (fr)
Inventor
友作 小山
青木　潤
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Priority to PCT/JP2017/018025 priority Critical patent/WO2018207345A1/ja
Publication of WO2018207345A1 publication Critical patent/WO2018207345A1/ja
Priority to US16/674,205 priority patent/US20200075660A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present invention relates to a solid-state imaging device. More specifically, the present invention relates to a solid-state imaging device in which a plurality of unit pixels are arranged in a two-dimensional matrix on a semiconductor substrate.
  • a solid-state imaging device or an image sensor signal charges generated and accumulated by photoelectric conversion elements of a pixel on which light is incident are guided to an amplification unit provided in the pixel, and a signal amplified by the amplification unit is output from the pixel.
  • Some solid-state imaging devices and image sensors using a semiconductor substrate include a pixel array in which a plurality of unit pixels are arranged in a two-dimensional matrix on the semiconductor substrate.
  • a groove in an insulating layer between adjacent pixels from the front surface to the back surface of the silicon layer of the semiconductor substrate.
  • Patent Document 1 discloses a configuration (Full Deep Trench Isolation (FDTI)).
  • FIG. 9 is a cross-sectional view showing a configuration of a pixel array in the solid-state imaging device of Patent Document 1.
  • a plurality of unit pixels 1 are arranged in a two-dimensional matrix.
  • the unit pixel 1 includes a wiring layer 402 provided in the interlayer insulating film 409.
  • the unit pixel 1 includes a diffusion layer 403 that accumulates signal charges, an antireflection film 405, a color filter 406, a microlens 407, and an element isolation insulating film 408.
  • the element isolation insulating film 408 is provided at a boundary portion between adjacent unit pixels 1 on the semiconductor substrate 404 and insulates the unit pixels 1 from each other.
  • the element isolation insulating film 408 is formed of an insulating film having a refractive index lower than that of the silicon layer of the semiconductor substrate 404.
  • the color filter 406 of each unit pixel 1 transmits a color filter R that transmits light in the red wavelength region, a color filter G that transmits light in the green wavelength region, and transmits light in the blue wavelength region.
  • One of the color filters B is represented as R pixel
  • the unit pixel 1 having the color filter G is represented as G pixel
  • the unit pixel 1 having the color filter B is represented as B pixel.
  • Each of the R pixel, the G pixel, and the B pixel is insulated by an element isolation insulating film 408.
  • FIG. 10 is a plan view showing a configuration of a pixel array in the solid-state imaging device of Patent Document 1.
  • FIG. FIG. 9 is a cross-sectional view taken along the line VI-VI in FIG.
  • a plurality of unit pixels 1 are arranged in a two-dimensional matrix on a semiconductor substrate 404.
  • Each unit pixel 1 is insulated from each other by being surrounded by an element isolation insulating film 408 on all sides.
  • the arrangement area of the well contacts presses the arrangement area of transistors (for example, a reset transistor, an amplifier transistor, and a selection transistor) for driving the pixels. Furthermore, in the pixel array, the area of the well contact is also pressed against the area of the photodiode, so that the area and shape of the photodiode to be arranged are limited. For this reason, in the structure of patent document 1, the subject that the number of saturated electrons and quantum efficiency of a pixel will fall and image quality will deteriorate will arise.
  • transistors for example, a reset transistor, an amplifier transistor, and a selection transistor
  • the present invention has been made to solve the above-described problem, and while maintaining the crosstalk and color mixture between adjacent pixels efficiently, maintains the saturated electron number and quantum efficiency of the pixel and prevents image quality deterioration.
  • An object of the present invention is to provide a solid-state imaging device capable of performing the above.
  • unit pixels including a photoelectric conversion element that converts incident light into an electric signal and a circuit element that reads the converted electric signal are arranged on a semiconductor substrate.
  • a plurality of unit pixels are formed in at least one shared well region that is surrounded by an insulating element isolation region that pierces the semiconductor substrate from the front surface to the back surface and isolates the element,
  • Each of the shared well regions is biased to a predetermined potential through a number of well contact portions smaller than the number of unit pixels.
  • the well contact portion may be disposed at an intermediate position of the plurality of unit pixels formed in the shared well region.
  • the number of the plurality of unit pixels formed in one shared well region may be two.
  • the number of the plurality of unit pixels formed in one shared well region may be four.
  • the plurality of unit pixels formed in at least one of the shared well regions has a single color. It may be configured to have a filter.
  • the number of the well contact portions in one shared well region is one, and the photoelectric conversion elements of the plurality of unit pixels and The circuit elements may be arranged symmetrically with respect to the well contact portion.
  • the color filters of the two unit pixels formed in one common well region are arranged in the color filter array in the pixel array.
  • the combination may be less affected by the color mixture depending on the color.
  • the array of the color filters in the pixel array is an RGB Bayer array, and two G pixels located in a diagonal region in the pixel array May be formed in one shared well region.
  • the solid-state imaging device capable of preventing the deterioration of the image quality while maintaining the number of saturated electrons and the quantum efficiency of the pixel while efficiently preventing crosstalk and color mixing between adjacent pixels. Can be provided.
  • FIG. 1A is a plan view showing a configuration of a pixel array in the solid-state imaging device according to the first embodiment of the present invention.
  • the unit pixels 1 are two-dimensionally arranged on the semiconductor substrate 404.
  • the unit pixels 1 are arranged in 2 ⁇ 4 pixels.
  • the symbol P in the figure represents the pixel pitch of the unit pixel 1.
  • the element isolation insulating film (element isolation region) 408 is formed of an insulating film having a refractive index lower than that of the silicon layer of the semiconductor substrate.
  • the element isolation insulating film 408 is provided at all boundary portions between adjacent unit pixels 1 on the semiconductor substrate.
  • each element pixel 1 is surrounded.
  • the element isolation insulating film 408 (dotted line portion in the figure) on one side that separates adjacent unit pixels is omitted.
  • the dotted line in the figure is for showing that the element isolation insulating film 408 is omitted, and there is nothing on an actual device.
  • one shared well region includes two unit pixels.
  • a well contact 10 shared by two unit pixels included in the shared well region is disposed in a region (dotted line portion in the drawing) from which the element isolation insulating film 408 is omitted.
  • the well contact 10 is disposed at an intermediate position between two unit pixels included in the shared well region.
  • FIG. 1B is a cross-sectional view showing the configuration of the pixel array in the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 1B is a diagram showing a cross section taken along the line aa ′ of FIG. 1A.
  • a circuit portion is formed on the surface side (lower side of the drawing) of the semiconductor substrate 404, and a gate insulating film 22 and an interlayer insulating film 409 are formed so as to cover the surface of the semiconductor substrate 404 and the circuit portion.
  • the back surface side (upper side in the drawing) of the semiconductor substrate 404 is a light receiving surface
  • the insulating film 21 and the planarizing film 20 are formed, and the color filter 406 and the microlens 407 are disposed.
  • the semiconductor substrate 404 is divided into a plurality of shared well regions insulated from each other by an element isolation insulating film 408.
  • a contact P + for supplying power to the P ⁇ well is provided on the front surface side (lower side of the drawing) of the semiconductor substrate 404.
  • the well contact 10 is provided so as to penetrate the interlayer insulating film 409 downward from the contact P +.
  • the shared well regions are insulated from each other by the element isolation insulating film 408, crosstalk and color mixing between the shared well regions can be prevented.
  • a plurality of pixels (two pixels in the configuration of FIG. 1) share one well contact, so that the area occupied by the well contacts per unit pixel can be reduced.
  • the photodiode arrangement area can be expanded in the pixel array.
  • the area of the photodiode can be increased, and the deterioration of image quality can be prevented while maintaining the number of saturated electrons and the quantum efficiency of the pixel.
  • FIG. 2 is a plan view showing the configuration of the pixel array in the solid-state imaging device according to the second embodiment of the present invention.
  • the element isolation insulating film 408 in the element isolation insulating film 408 surrounding each unit pixel 1, the element isolation insulating film 408 (dotted line portion in the drawing) on two sides separating adjacent pixels is omitted in FIG. 1.
  • one shared well region includes four unit pixels, and the four unit pixels share one well contact.
  • the well contact 10 shared by the four unit pixels included in the shared well region is disposed in a region (dotted line portion in the drawing) where the element isolation insulating film 408 is omitted. In the configuration of FIG. 2, the well contact 10 is disposed at an intermediate position between the four unit pixels included in the shared well region.
  • the number of unit pixels sharing the well contact is not limited to two, and more unit pixels may share the well contact.
  • the area occupied by the well contact per unit pixel can be further reduced.
  • the area of the photodiode can be further increased, and the number of saturated electrons and the quantum efficiency of the pixel can be maintained to further prevent image quality deterioration.
  • FIG. 3 and 4 are plan views showing the configuration of the pixel array in the solid-state imaging device according to the third embodiment of the present invention.
  • the element isolation insulating film 408 that separates adjacent pixels in FIG. 1 the element isolation insulating film is omitted only in the region where the well contact is disposed.
  • the element isolation insulating film is omitted only in the region where the well contact is disposed in the element isolation insulating film 408 that separates adjacent pixels in FIG. 2.
  • the number of well contacts per unit pixel is increased by increasing the number of unit pixels sharing the well contact. Occupied area is lowered. As a result, the photodiode arrangement area can be expanded in the pixel array. As a result, the area of the photodiode can be further increased, and the number of saturated electrons and the quantum efficiency of the pixel can be maintained to further prevent image quality deterioration.
  • the number of portions where the element isolation insulating film 408 is omitted is minimized, so that the cross between adjacent pixels is reduced as compared with the first embodiment and the second embodiment. Talk and color mixing can be further suppressed.
  • FIG. 1A A fourth embodiment of the present invention will be described.
  • the arrangement of pixel transistors and photodiodes in the pixel array is considered.
  • 5A and 6 are plan views showing the configuration of the pixel array in the solid-state imaging device according to the fourth embodiment of the present invention. 5A and FIG. 6 are obtained by adding a photodiode 2 (photoelectric conversion element), a pixel transistor 3 (circuit element), a floating diffusion 4 and a transfer transistor gate 5 as components to the pixel array of FIG. 1A. .
  • the arrangement of the pixel transistors and the photodiodes in the pixel array is not taken into consideration, and thus the pixel transistors and the photodiodes are omitted.
  • the pixel array of FIG. 1A also includes components of the pixel transistor 3, the photodiode 2, the floating diffusion 4, and the transfer transistor gate 5.
  • the pixel transistor 3 is a transistor for driving the pixel, and includes, for example, a reset transistor, an amplifier transistor, a selection transistor, and the like.
  • the photodiode 2 is an element that photoelectrically converts and accumulates charges, and is connected to the floating diffusion 4 via the transfer transistor gate 5.
  • the floating diffusion 4 reads the signal charge from the photodiode 2 and transmits it to the pixel transistor 3 as a signal voltage.
  • the difference between the configuration of FIG. 5A and the configuration of FIG. 6 is that the arrangement of the pixel transistor 3 (circuit element), photodiode 2 (photoelectric conversion element), floating diffusion 4 and transfer transistor gate 5 in the common well region is different. It is.
  • the pixel transistors 3 of each unit pixel 1 are arranged to face each other with the well contact 10 interposed therebetween.
  • the photodiode 2 of each unit pixel is arranged at a position as far as possible from the well contact 10. That is, in the shared well region, the pixel transistor 3 and the photodiode 2 of each unit pixel are arranged symmetrically with respect to the well contact 10.
  • FIG. 5B is a cross-sectional view showing the configuration of the pixel array in the solid-state imaging device according to the fourth embodiment of the present invention.
  • FIG. 5B is a diagram showing a cross section taken along line bb ′ of FIG. 5A.
  • a circuit portion is formed on the surface side (lower side of the drawing) of the semiconductor substrate 404, and a gate insulating film 22 and an interlayer insulating film 409 are formed so as to cover the surface of the semiconductor substrate 404 and the circuit portion.
  • the back surface side (upper side in the drawing) of the semiconductor substrate 404 is a light receiving surface
  • the insulating film 21 and the planarizing film 20 are formed, and the color filter 406 and the microlens 407 are disposed.
  • the semiconductor substrate 404 is divided into a plurality of shared well regions insulated from each other by an element isolation insulating film 408.
  • a contact P + for supplying power to the P ⁇ well is provided on the front surface side (lower side of the drawing) of the semiconductor substrate 404.
  • the well contact 10 is provided so as to penetrate the interlayer insulating film 409 downward from the contact P +.
  • a contact 14 is provided so as to penetrate the interlayer insulating film 409 downward from the floating diffusion 4.
  • the photodiode 2 is surrounded by the element isolation insulating film 408 on three sides. Further, in the common well region, the two photodiodes 2 are located at positions separated from each other. Thereby, there is an advantage that crosstalk and color mixing can be suppressed.
  • two unit pixels 1 in the shared well region use the pixel transistor 3 in a region where the well contact 10 is not arranged in a region where the element isolation insulating film 408 is omitted (dotted line portion in the drawing). It is easy to change to share.
  • the photodiodes 2 of the unit pixels 1 are arranged to face each other with the well contact 10 interposed therebetween.
  • the pixel transistor 3 of each unit pixel is arranged at a position as far as possible from the well contact 10. That is, in the shared well region, the pixel transistor 3 and the photodiode 2 of each unit pixel are arranged symmetrically with respect to the well contact 10.
  • the position of the well contact 10 and the position of the photodiode 5 are close to each other. This has the advantage that the potential of the photodiode can be made more accurately.
  • any configuration may be adopted depending on which advantage the designer gives priority to in the pixel characteristics.
  • the element isolation insulating film 408 on one side separating adjacent unit pixels is omitted, but the element isolation insulating film 408 is omitted only in the region where the well contact is arranged as shown in FIG. You may make it do.
  • FIG. 7 and 8 are plan views showing the configuration of the pixel array in the solid-state imaging device according to the fifth embodiment of the present invention.
  • the well contact 10 is arranged at an intermediate position between two unit pixels 1 located in a diagonal region on the pixel array. Two unit pixels 1 located in the diagonal region share the well contact 10.
  • the element isolation insulating film 408 is disposed so as to surround the two unit pixels 1 located in the diagonal region and the well contact 10.
  • Each unit pixel 1 has a color filter.
  • the arrangement of the color filters in the pixel array is an RGB Bayer arrangement, and the color filters are a color filter R that transmits light in the red wavelength region, a color filter G that transmits light in the green wavelength region, One of the color filters B that transmits light in the blue wavelength region.
  • the color filters G those adjacent to the color filter R are represented as a color filter Gr, and those adjacent to the color filter B are represented as a color filter Gb.
  • a color filter R, a color filter Gr, a color filter Gb, and a color filter B are arranged as shown in FIG. Therefore, the combination of the color filters of the two unit pixels located in the diagonal region and sharing the well contact 10 is the color filter Gr and the color filter Gb or the color filter R and the color filter B.
  • the unit pixel having the color filter Gr and the unit pixel having the color filter Gb share the well contact 10. That is, two unit pixels having the same green color filter share the well contact 10. Thereby, there is an advantage that variation in bias potential between unit pixels having color filters of the same color can be suppressed.
  • FIG. 8 is a modification of FIG. 7, and the color filter sharing method is different from the configuration of FIG.
  • the unit pixel having the color filter R and the unit pixel having the color filter B also share the well contact 10.
  • the unit pixel having the color filter R and the unit pixel having the color filter B may be separated by the element isolation insulating film 408 so that the well contact 10 is not shared.
  • the combination of the color filters of the two unit pixels sharing the well contact 10 is only the color filter Gr and the color filter Gb. Therefore, since only two unit pixels having the same green color filter share the well contact 10, it is more effective in suppressing variation in bias potential between unit pixels. Further, even if light incident on one unit pixel leaks to the other unit pixel, it is difficult to mix colors.
  • the number of unit pixels sharing a well contact can be any number.
  • the circuit configuration in the unit pixel is not limited to the above embodiment.
  • the present invention can be applied to various solid-state imaging devices, and can efficiently prevent crosstalk and color mixing between adjacent pixels while maintaining the number of saturated electrons and quantum efficiency of the pixels and preventing image quality deterioration. To do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

入射光を電気信号に変換する光電変換素子と、変換された電気信号を読み出す回路素子とを含む単位画素を半導体基板上に配列した二次元画素アレイを備える固体撮像装置において、複数の前記単位画素が、前記半導体基板を表面から裏面まで貫通し、素子分離する絶縁性の素子分離領域によって周囲を取り囲まれた、少なくとも１つの共有ウェル領域に形成され、前記共有ウェル領域の各々は、前記単位画素の数よりも少ない数のウェルコンタクト部を介して所定電位にバイアスされる。

Description

固体撮像装置
　本発明は、固体撮像装置に関する。より詳しくは、半導体基板上に単位画素が二次元マトリクス状に複数配置されている固体撮像装置に関する。
　一般に、固体撮像装置やイメージセンサでは、光が入射する画素の光電変換素子が生成・蓄積した信号電荷を、画素に設けられた増幅部に導き、増幅部が増幅した信号を画素から出力する。半導体基板を用いた固体撮像装置やイメージセンサには、半導体基板上で単位画素が二次元マトリクス状に複数配置されている画素アレイを備えるものがある。このような固体撮像装置やイメージセンサにおいて、隣接画素間の電気的および光学的なクロストーク、すなわち混色を低減するために、半導体基板のシリコン層表面から裏面にわたって、隣接画素間に絶縁層の溝を設ける構成（Full Deep Trench Isolation (FDTI)）が、たとえば特許文献１に開示されている。
　図９は、特許文献１の固体撮像装置における画素アレイの構成を示す断面図である。図９に示すように、半導体基板４０４において、単位画素１が二次元マトリクス状に複数配置されている。半導体基板４０４の表面上では、単位画素１は、層間絶縁膜４０９中に設けられた配線層４０２を備えている。半導体基板４０４の裏面上では、単位画素１は、信号電荷を蓄積する拡散層４０３と、反射防止膜４０５と、カラーフィルタ４０６と、マイクロレンズ４０７と、素子分離絶縁膜４０８とを備えている。
　素子分離絶縁膜４０８は、半導体基板４０４上の隣接する単位画素１間の境界部分に設けられ、各単位画素１を互いに絶縁する。素子分離絶縁膜４０８は、半導体基板４０４のシリコン層の屈折率より低い屈折率を持つ絶縁膜から形成されている。
　特許文献１において、各単位画素１のカラーフィルタ４０６は、赤の波長領域の光を透過させるカラーフィルタＲ、緑の波長領域の光を透過させるカラーフィルタＧ、青の波長領域の光を透過させるカラーフィルタＢのいずれかである。ここで、カラーフィルタＲを有する単位画素１をＲ画素、カラーフィルタＧを有する単位画素１をＧ画素、カラーフィルタＢを有する単位画素１をＢ画素と表す。Ｒ画素、Ｇ画素、Ｂ画素の各々は、素子分離絶縁膜４０８によって絶縁されている。
　図１０は、特許文献１の固体撮像装置における画素アレイの構成を示す平面図である。図１０中のＶＩ－ＶＩ線における断面図が、図９である。図１０に示すように、半導体基板４０４において、単位画素１が二次元マトリクス状に複数配置されている。各単位画素１は、素子分離絶縁膜４０８に四方を囲まれて互いに絶縁されている。
日本国特開２００９－２０６３５６号公報
　特許文献１の画素アレイの構成では、各単位画素１を、素子分離絶縁膜４０８によって互いに絶縁しているため、単位画素間のクロストーク・混色を効果的に防ぐことができる。しかし、この構成では、各単位画素１を素子分離絶縁膜４０８で囲むため、各単位画素１における画素回路の基準電位をとるためのウェルコンタクトを、素子分離絶縁膜４０８に囲まれた領域の内側に単位画素１ごとに配置する必要がある。
　そのため、特許文献１の構成では、画素アレイにおいて、ウェルコンタクトの配置エリアが、画素を駆動させるためのトランジスタ（例えば、リセットトランジスタ、アンプトランジスタ、選択トランジスタ）の配置エリアを圧迫する。さらに、画素アレイにおいて、ウェルコンタクトの配置エリアはフォトダイオードの配置エリアも圧迫するため、配置するフォトダイオードの面積や形が限定される。このため、特許文献１の構成では、画素の飽和電子数及び量子効率が低下し、画質が劣化してしまうという課題が生じる。
　本発明は上記課題を解決するためになされたものであり、隣接画素間のクロストーク・混色を効率的に防ぎながらも、画素の飽和電子数及び量子効率を維持し、画質の劣化を防ぐことの出来る固体撮像装置を提供することを目的とする。
　本発明の第１態様によれば、固体撮像装置は、入射光を電気信号に変換する光電変換素子と、変換された電気信号を読み出す回路素子とを含む単位画素を半導体基板上に配列した二次元画素アレイを備え、複数の前記単位画素が、前記半導体基板を表面から裏面まで貫通し、素子分離する絶縁性の素子分離領域によって周囲を取り囲まれた、少なくとも１つの共有ウェル領域に形成され、前記共有ウェル領域の各々は、前記単位画素の数よりも少ない数のウェルコンタクト部を介して所定電位にバイアスされる。
　本発明の第２態様によれば、前記第１態様の固体撮像装置において、前記ウェルコンタクト部は、前記共有ウェル領域に形成された前記複数の単位画素の中間位置に配置されてもよい。
　本発明の第３態様によれば、前記第１態様または第２態様の固体撮像装置において、１つの前記共有ウェル領域に形成される前記複数の単位画素の数は２個であってもよい。
　本発明の第４態様によれば、前記第１態様または第２態様の固体撮像装置において、１つの前記共有ウェル領域に形成される前記複数の単位画素の数は４個であってもよい。
　本発明の第５態様によれば、前記第１態様から第４態様のいずれか１つの固体撮像装置において、少なくとも１つの前記共有ウェル領域に形成される前記複数の単位画素が、１色のカラーフィルタを持つように構成されていてもよい。
　本発明の第６態様によれば、前記第３態様の固体撮像装置において、１つの前記共有ウェル領域における前記ウェルコンタクト部の数は１つであり、前記複数の単位画素の前記光電変換素子および前記回路素子が、前記ウェルコンタクト部に関して線対称に配置されていてもよい。
　本発明の第７態様によれば、前記第３態様の固体撮像装置において、１つの前記共有ウェル領域に形成される前記２個の単位画素の持つカラーフィルタは、前記画素アレイにおけるカラーフィルタの配列に応じた混色の影響が少ない組合せであってもよい。
　本発明の第８態様によれば、前記第７態様の固体撮像装置において、前記画素アレイにおける前記カラーフィルタの配列はＲＧＢベイヤー配列であり、前記画素アレイにおいて対角領域に位置する２つのＧ画素が１つの前記共有ウェル領域に形成されていてもよい。
　上記各態様の固体撮像装置によれば、隣接画素間のクロストーク・混色を効率的に防ぎながらも、画素の飽和電子数及び量子効率を維持し、画質の劣化を防ぐことの出来る固体撮像装置を提供することができる。
本発明の第１の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 本発明の第１の実施形態に係る固体撮像装置における画素アレイの構成を示す断面図である。 本発明の第２の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 本発明の第３の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 本発明の第３の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 本発明の第４の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 本発明の第４の実施形態に係る固体撮像装置における画素アレイの構成を示す断面図である。 本発明の第４の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 本発明の第５の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 本発明の第５の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。 従来技術に係る固体撮像装置における画素アレイの構成を示す断面図である。 従来技術に係る固体撮像装置における画素アレイの構成を示す平面図である。
　以下、図面を参照し、本発明の実施形態について説明する。以下の実施形態の説明は、請求項で規定される発明を具体的に説明するためのものであって、請求項で規定される発明を限定することを目的とはしていない。
　（第１の実施形態）
　本発明の第１の実施形態について説明する。図１Ａは、本発明の第１の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。画素アレイにおいて、単位画素１が半導体基板４０４上で二次元状に配列されている。図１Ａの構成では、単位画素１が縦２個×横４個配置されている。図中の符号Ｐは単位画素１の画素ピッチを表す。
　素子分離絶縁膜（素子分離領域）４０８は、半導体基板のシリコン層の屈折率より低い屈折率を持つ絶縁膜から形成されている。特許文献１では、素子分離絶縁膜４０８は、半導体基板上の隣接する単位画素１間の全ての境界部分に設けられていたが、本発明の第１の実施形態では、各単位画素１を囲む素子分離絶縁膜４０８の内、隣接している単位画素を隔てる一辺の素子分離絶縁膜４０８（図中の点線部分）を省略している。なお、図中の点線は、素子分離絶縁膜４０８が省略されていることを示すためのものであり、実際の装置上には何も存在しない。
　素子分離絶縁膜４０８に囲まれた領域に含まれる２つの単位画素は、ウェルコンタクト１０を共有する。以下、素子分離絶縁膜４０８に囲まれた領域を「共有ウェル領域」という。図１Ａの構成では、１つの共有ウェル領域は２つの単位画素を含む。素子分離絶縁膜４０８を省略した領域（図中の点線部分）には、共有ウェル領域に含まれる２つの単位画素で共有するウェルコンタクト１０が配置される。図１Ａの構成では、ウェルコンタクト１０は、共有ウェル領域に含まれる２つの単位画素の中間位置に配置されている。
　図１Ｂは、本発明の第１の実施形態に係る固体撮像装置における画素アレイの構成を示す断面図である。具体的には、図１Ｂは、図１Ａのａ－ａ´線での断面を示す図である。図１Ｂの構成では、半導体基板４０４の表面側（図の下方）には回路部が形成され、半導体基板４０４の表面および回路部を覆うように、ゲート絶縁膜２２と層間絶縁膜４０９が形成される。また、半導体基板４０４の裏面側（図の上方）は受光面であり、絶縁膜２１と平坦化膜２０が形成され、カラーフィルタ４０６とマイクロレンズ４０７が配置される。
　半導体基板４０４は、素子分離絶縁膜４０８によって、互いに絶縁された複数の共有ウェル領域に分割される。半導体基板４０４の表面側（図の下方）には、Ｐ－ウェルに電源を供給するためのコンタクトＰ＋が設けられる。ウェルコンタクト１０は、コンタクトＰ＋から下方に層間絶縁膜４０９を貫通するように設けられる。
　上述のように、本発明の第１の実施形態の構成では、共有ウェル領域を、素子分離絶縁膜４０８によって互いに絶縁しているため、共有ウェル領域間のクロストーク・混色を防ぐことができる。また、各共有ウェル領域において、複数の画素（図１の構成では２つの画素）が１つのウェルコンタクトを共有しているため、単位画素当たりのウェルコンタクトの占有面積を下げることが出来る。その結果、画素アレイにおいて、フォトダイオードの配置エリアを広げることができる。これにより、フォトダイオードの面積を大きくすることが可能となり、画素の飽和電子数及び量子効率を維持して画質の劣化を防ぐことが可能となる。
　（第２の実施形態）
　本発明の第２の実施形態について説明する。図２は、本発明の第２の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。図２の構成では、図１において、各単位画素１を囲む素子分離絶縁膜４０８のうち、隣接画素を隔てる２辺の素子分離絶縁膜４０８（図中の点線部分）を省略している。これにより、図２の構成では、１つの共有ウェル領域は４つの単位画素を含み、４つの単位画素が１つのウェルコンタクトを共有している。
　素子分離絶縁膜４０８を省略した領域（図中の点線部分）には、共有ウェル領域に含まれる４つの単位画素で共有するウェルコンタクト１０が配置される。図２の構成では、ウェルコンタクト１０は、共有ウェル領域に含まれる４つの単位画素の中間位置に配置されている。
　このように、ウェルコンタクトを共有する単位画素は２つに限らず、より多くの単位画素でウェルコンタクトを共有するようにしてもよい。ウェルコンタクトを共有する単位画素の数を増やすことにより、さらに単位画素当たりのウェルコンタクトの占有面積を下げることが出来る。その結果、画素アレイにおいて、フォトダイオードの配置エリアをさらに広げることができる。これにより、フォトダイオードの面積をさらに大きくすることが可能となり、画素の飽和電子数及び量子効率を維持してさらに画質の劣化を防ぐことが可能となる。
　（第３の実施形態）
　本発明の第３の実施形態について説明する。図３および図４は、本発明の第３の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。図３の構成では、図１において隣接画素を隔てる素子分離絶縁膜４０８のうち、ウェルコンタクトを配置する領域のみ、素子分離絶縁膜を省略している。図４の構成では、図２において隣接画素を隔てる素子分離絶縁膜４０８のうち、ウェルコンタクトを配置する領域のみ、素子分離絶縁膜を省略している。
　このように、本発明の第３の実施形態では、第１の実施形態および第２の実施形態と同様に、ウェルコンタクトを共有する単位画素の数を増やすことにより、単位画素当たりのウェルコンタクトの占有面積を下げている。その結果、画素アレイにおいて、フォトダイオードの配置エリアを広げることができる。これにより、フォトダイオードの面積をさらに大きくすることが可能となり、画素の飽和電子数及び量子効率を維持してさらに画質の劣化を防ぐことが可能となる。
　さらに、本発明の第３の実施形態では、素子分離絶縁膜４０８を省略する箇所を最小限とすることで、第１の実施形態および第２の実施形態と比較して、隣接画素間のクロストーク・混色をより抑制することができる。
　（第４の実施形態）
　本発明の第４の実施形態について説明する。本発明の第４の実施形態では、画素アレイにおける、画素トランジスタおよびフォトダイオードの配置を考慮する。図５Ａおよび図６は、本発明の第４の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。図５Ａおよび図６は、図１Ａの画素アレイに、構成要素として、フォトダイオード２（光電変換素子）、画素トランジスタ３（回路素子）、フローティングディフュージョン４および転送トランジスタゲート５を描き加えたものである。
　なお、図１Ａでは、画素アレイにおける、画素トランジスタおよびフォトダイオードの配置を考慮しなかったため、画素トランジスタおよびフォトダイオードは省略されている。しかし、実際には、図１Ａの画素アレイにも、画素トランジスタ３、フォトダイオード２、フローティングディフュージョン４および転送トランジスタゲート５の構成要素が存在する。
　ここで、画素トランジスタ３は、画素を駆動させるためのトランジスタであり、例えば、リセットトランジスタ、アンプトランジスタ、選択トランジスタなどから構成される。フォトダイオード２は、光電変換して電荷を蓄積する素子であり、フローティングディフュージョン４と転送トランジスタゲート５を介して接続される。フローティングディフュージョン４は、フォトダイオード２からの信号電荷を読み出して信号電圧として画素トランジスタ３に送信する。
　図５Ａの構成と図６の構成との違いは、共有ウェル領域中における、画素トランジスタ３（回路素子）、フォトダイオード２（光電変換素子）、フローティングディフュージョン４および転送トランジスタゲート５の配置が異なる点である。
　図５Ａの構成では、共有ウェル領域において、各単位画素１の画素トランジスタ３は、ウェルコンタクト１０を挟んで対向するように配置される。また、共有ウェル領域において、各単位画素のフォトダイオード２は、ウェルコンタクト１０からできるだけ離れた位置に配置される。すなわち、共有ウェル領域において、各単位画素の画素トランジスタ３およびフォトダイオード２が、ウェルコンタクト１０に関して線対称に配置されている。
　図５Ｂは、本発明の第４の実施形態に係る固体撮像装置における画素アレイの構成を示す断面図である。具体的には、図５Ｂは、図５Ａのｂ－ｂ´線での断面を示す図である。図５Ｂの構成では、半導体基板４０４の表面側（図の下方）には回路部が形成され、半導体基板４０４の表面および回路部を覆うように、ゲート絶縁膜２２と層間絶縁膜４０９が形成される。また、半導体基板４０４の裏面側（図の上方）は受光面であり、絶縁膜２１と平坦化膜２０が形成され、カラーフィルタ４０６とマイクロレンズ４０７が配置される。
　半導体基板４０４は、素子分離絶縁膜４０８によって、互いに絶縁された複数の共有ウェル領域に分割される。半導体基板４０４の表面側（図の下方）には、Ｐ－ウェルに電源を供給するためのコンタクトＰ＋が設けられる。ウェルコンタクト１０は、コンタクトＰ＋から下方に層間絶縁膜４０９を貫通するように設けられる。
　また、半導体基板４０４の表面側（図の下方）において、フローティングディフュージョン４から下方に層間絶縁膜４０９を貫通するように、コンタクト１４が設けられる。
　図５Ａのように画素トランジスタ３およびフォトダイオード２を配置することにより、フォトダイオード２は三方が素子分離絶縁膜４０８で囲まれる。また、共有ウェル領域において、２つのフォトダイオード２が互いに離れた場所に位置する。これにより、クロストーク・混色を抑制することができるという利点がある。
　また、素子分離絶縁膜４０８を省略した領域（図中の点線部分）のうち、ウェルコンタクト１０が配置されていない場所を利用して、共有ウェル領域中の２つの単位画素１が画素トランジスタ３を共有するように変更することも容易である。
　一方、図６の構成では、共有ウェル領域において、各単位画素１のフォトダイオード２は、ウェルコンタクト１０を挟んで対向するように配置される。また、共有ウェル領域において、各単位画素の画素トランジスタ３は、ウェルコンタクト１０からできるだけ離れた位置に配置される。すなわち、共有ウェル領域において、各単位画素の画素トランジスタ３およびフォトダイオード２が、ウェルコンタクト１０に関して線対称に配置されている。
　図６のように画素トランジスタ３およびフォトダイオード２を配置することで、ウェルコンタクト１０の位置とフォトダイード５の位置が近くなる。これにより、フォトダイオードのポテンシャルがより正確に作りやすいという利点がある。
　このように、図５Ａの構成と図６の構成は異なる利点を有するため、設計者が画素の特性においてどちらの利点を優先するかに応じていずれの構成を採用してもよい。なお、図５Ａおよび図６では、隣接している単位画素を隔てる一辺の素子分離絶縁膜４０８を省略していたが、図３のようにウェルコンタクトを配置する領域のみ素子分離絶縁膜４０８を省略するようにしてもよい。
　（第５の実施形態）
　本発明の第５の実施形態について説明する。本発明の第５の実施形態では、各単位画素１のカラーフィルタを考慮する。図７および図８は、本発明の第５の実施形態に係る固体撮像装置における画素アレイの構成を示す平面図である。図７の構成では、画素アレイ上で対角領域に位置する２つの単位画素１の中間位置にウェルコンタクト１０を配置している。対角領域に位置する２つの単位画素１が、ウェルコンタクト１０を共有する。素子分離絶縁膜４０８は、対角領域に位置する２つの単位画素１とウェルコンタクト１０を取り囲むように配置される。
　各単位画素１はカラーフィルタを有する。図７の構成では、画素アレイにおけるカラーフィルタの配列はＲＧＢベイヤー配列であり、カラーフィルタは、赤の波長領域の光を透過させるカラーフィルタＲ、緑の波長領域の光を透過させるカラーフィルタＧ、青の波長領域の光を透過させるカラーフィルタＢのいずれかである。カラーフィルタＧのうち、カラーフィルタＲに隣接するものをカラーフィルタＧｒ、カラーフィルタＢに隣接するものをカラーフィルタＧｂと表している。
　ＲＧＢベイヤー配列では、図７のように、カラーフィルタＲ、カラーフィルタＧｒ、カラーフィルタＧｂ、カラーフィルタＢが配置される。従って、対角領域に位置しウェルコンタクト１０を共有する２つの単位画素のカラーフィルタの組合せは、カラーフィルタＧｒとカラーフィルタＧｂ、またはカラーフィルタＲとカラーフィルタＢとなる。
　従って、カラーフィルタＧｒを有する単位画素とカラーフィルタＧｂを有する単位画素がウェルコンタクト１０を共有する。すなわち、同じ緑色のカラーフィルタを有する２つの単位画素がウェルコンタクト１０を共有する。これにより、同じ色のカラーフィルタを有する単位画素間のバイアス電位のばらつきを抑えることが出来るという利点がある。
　図８は、図７の変形例であり、カラーフィルタの共有の仕方が図７の構成とは異なる。図７の構成では、カラーフィルタＲを有する単位画素とカラーフィルタＢを有する単位画素もウェルコンタクト１０を共有している。しかし、図８のように、カラーフィルタＲを有する単位画素とカラーフィルタＢを有する単位画素を素子分離絶縁膜４０８によって分離し、ウェルコンタクト１０を共有しないように構成してもよい。
　図８の構成の場合、ウェルコンタクト１０を共有する２つの単位画素のカラーフィルタの組合せは、カラーフィルタＧｒとカラーフィルタＧｂのみとなる。従って、同じ緑色のカラーフィルタを有する２つの単位画素のみがウェルコンタクト１０を共有するため、単位画素間のバイアス電位のばらつきを抑えるという点ではより効果的である。また、一方の単位画素に入射した光が他方の単位画素に漏れても混色となりにくい。
　以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。たとえば、ウェルコンタクトを共有する単位画素の数は任意の数を取りうる。また単位画素の中の回路構成についても上述の実施形態に限定されない。
　本明細書において「前、後ろ、上、下、右、左、垂直、水平、縦、横、行および列」などの方向を示す言葉は、本発明の装置におけるこれらの方向を説明するために使用している。従って、本発明の明細書を説明するために使用されたこれらの言葉は、本発明の装置において相対的に解釈されるべきである。
　本発明は、様々な固体撮像装置に適用でき、隣接画素間のクロストーク・混色を効率的に防ぎながらも、画素の飽和電子数及び量子効率を維持し、画質の劣化を防ぐことを可能とする。
　１　単位画素
　２　フォトダイオード
　３　画素トランジスタ
　４　フローティングディフュージョン
　５　転送トランジスタゲート
　１０　ウェルコンタクト
　１４　コンタクト
　２０　平坦化膜
　２１　絶縁膜
　２２　ゲート絶縁膜
　４０２　配線層
　４０３　拡散層
　４０４　半導体基板
　４０５　反射防止膜
　４０６　カラーフィルタ
　４０７　マイクロレンズ
　４０８　素子分離絶縁膜（素子分離領域）
　４０９　層間絶縁膜
　Ｐ　単位画素ピッチ

Claims (8)

  1. 　入射光を電気信号に変換する光電変換素子と、変換された電気信号を読み出す回路素子とを含む単位画素を半導体基板上に配列した二次元画素アレイを備える固体撮像装置において、
    　複数の前記単位画素が、前記半導体基板を表面から裏面まで貫通し、素子分離する絶縁性の素子分離領域によって周囲を取り囲まれた、少なくとも１つの共有ウェル領域に形成され、
    　前記共有ウェル領域の各々は、前記単位画素の数よりも少ない数のウェルコンタクト部を介して所定電位にバイアスされる
    　固体撮像装置。
  2. 　前記ウェルコンタクト部は、前記共有ウェル領域に形成された前記複数の単位画素の中間位置に配置される
    　請求項１に記載の固体撮像装置。
  3. 　１つの前記共有ウェル領域に形成される前記複数の単位画素の数は２個である
    　請求項１または２に記載の固体撮像装置。
  4. 　１つの前記共有ウェル領域に形成される前記複数の単位画素の数は４個である
    　請求項１または２に記載の固体撮像装置。
  5. 　少なくとも１つの前記共有ウェル領域に形成される前記複数の単位画素が、１色のカラーフィルタを持つように構成されている
    　請求項１から４のいずれか１項に記載の固体撮像装置。
  6. 　１つの前記共有ウェル領域における前記ウェルコンタクト部の数は１つであり、前記複数の単位画素の前記光電変換素子および前記回路素子が、前記ウェルコンタクト部に関して線対称に配置されている
    　請求項３に記載の固体撮像装置。
  7. 　１つの前記共有ウェル領域に形成される前記２個の単位画素の持つカラーフィルタは、前記画素アレイにおけるカラーフィルタの配列に応じた混色の影響が少ない組合せである
    　請求項３に記載の固体撮像装置。
  8. 　前記画素アレイにおける前記カラーフィルタの配列はＲＧＢベイヤー配列であり、前記画素アレイにおいて対角領域に位置する２つのＧ画素が１つの前記共有ウェル領域に形成されている
    　請求項７に記載の固体撮像装置。
PCT/JP2017/018025 2017-05-12 2017-05-12 固体撮像装置 WO2018207345A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/018025 WO2018207345A1 (ja) 2017-05-12 2017-05-12 固体撮像装置
US16/674,205 US20200075660A1 (en) 2017-05-12 2019-11-05 Solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018025 WO2018207345A1 (ja) 2017-05-12 2017-05-12 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/674,205 Continuation US20200075660A1 (en) 2017-05-12 2019-11-05 Solid-state image pickup device

Publications (1)

Publication Number Publication Date
WO2018207345A1 true WO2018207345A1 (ja) 2018-11-15

Family

ID=64105086

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/018025 WO2018207345A1 (ja) 2017-05-12 2017-05-12 固体撮像装置

Country Status (2)

Country Link
US (1) US20200075660A1 (ja)
WO (1) WO2018207345A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3095720A1 (fr) * 2019-04-30 2020-11-06 Stmicroelectronics (Research & Development) Limited Pixels de capteur d’image présentant un pas réduit

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332714A (ja) * 2000-05-22 2001-11-30 Canon Inc 固体撮像装置
JP2006054276A (ja) * 2004-08-11 2006-02-23 Sony Corp 固体撮像素子
JP2011129633A (ja) * 2009-12-16 2011-06-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US20120009720A1 (en) * 2010-07-07 2012-01-12 Shim Eun-Sub Backside illuminated image sensor and method of manufacturing the same
JP2012204449A (ja) * 2011-03-24 2012-10-22 Sony Corp 固体撮像装置および電子機器
JP2013062789A (ja) * 2011-08-22 2013-04-04 Sony Corp 固体撮像装置及び電子機器
JP2013149740A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置、及び撮像装置を含む撮像システム
JP2013149742A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
US20130307040A1 (en) * 2012-05-18 2013-11-21 Samsung Electronics Co., Ltd. Image sensors and methods of fabricating the same
JP2016162917A (ja) * 2015-03-03 2016-09-05 ソニー株式会社 固体撮像素子および電子機器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332714A (ja) * 2000-05-22 2001-11-30 Canon Inc 固体撮像装置
JP2006054276A (ja) * 2004-08-11 2006-02-23 Sony Corp 固体撮像素子
JP2011129633A (ja) * 2009-12-16 2011-06-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US20120009720A1 (en) * 2010-07-07 2012-01-12 Shim Eun-Sub Backside illuminated image sensor and method of manufacturing the same
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2012204449A (ja) * 2011-03-24 2012-10-22 Sony Corp 固体撮像装置および電子機器
JP2013062789A (ja) * 2011-08-22 2013-04-04 Sony Corp 固体撮像装置及び電子機器
JP2013149740A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置、及び撮像装置を含む撮像システム
JP2013149742A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
US20130307040A1 (en) * 2012-05-18 2013-11-21 Samsung Electronics Co., Ltd. Image sensors and methods of fabricating the same
JP2016162917A (ja) * 2015-03-03 2016-09-05 ソニー株式会社 固体撮像素子および電子機器

Also Published As

Publication number Publication date
US20200075660A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
KR102545845B1 (ko) 반도체 장치 및 전자 기기
KR101497715B1 (ko) 고체 촬상 장치 및 카메라
JP4384198B2 (ja) 固体撮像装置およびその製造方法、電子情報機器
KR102134489B1 (ko) 고체 촬상 장치, 촬상 장치
JP4770276B2 (ja) 固体撮像装置および固体撮像素子
WO2018207340A1 (ja) 固体撮像装置
JP4946147B2 (ja) 固体撮像装置
JP2011239070A (ja) 固体撮像装置、および、その製造方法、電子機器
KR20100059702A (ko) 고체 촬상 장치 및 전자 기기
JP2009038309A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2012164768A (ja) 固体撮像装置
EP3509107B1 (en) Image sensors
US20130307106A1 (en) Solid-state imaging device
US11183526B2 (en) Image sensor
US20200075660A1 (en) Solid-state image pickup device
JP2007294552A (ja) 固体撮像装置
JP2016152322A (ja) 固体撮像装置
JP2013162077A (ja) 固体撮像装置
JP5365667B2 (ja) 半導体イメージセンサ
JP2012204492A (ja) 固体撮像装置
JP2024000963A (ja) イメージセンサー
JP6230637B2 (ja) 固体撮像装置
JP2020005001A (ja) 固体撮像素子および撮像装置
JP2024023149A (ja) イメージセンサー
JP2006323018A (ja) 光学モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17909166

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17909166

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP