KR101726634B1 - 박막 트랜지스터 기판의 제조 방법 - Google Patents

박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR101726634B1
KR101726634B1 KR1020100125156A KR20100125156A KR101726634B1 KR 101726634 B1 KR101726634 B1 KR 101726634B1 KR 1020100125156 A KR1020100125156 A KR 1020100125156A KR 20100125156 A KR20100125156 A KR 20100125156A KR 101726634 B1 KR101726634 B1 KR 101726634B1
Authority
KR
South Korea
Prior art keywords
gate
data
contact hole
pad
remaining
Prior art date
Application number
KR1020100125156A
Other languages
English (en)
Other versions
KR20120063962A (ko
Inventor
장진희
최준호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100125156A priority Critical patent/KR101726634B1/ko
Publication of KR20120063962A publication Critical patent/KR20120063962A/ko
Application granted granted Critical
Publication of KR101726634B1 publication Critical patent/KR101726634B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 임프린트 방식으로 각 패드 영역에 대한 컨택홀을 형성할 경우에 서로 다른 두께의 잔존막을 선택적으로 제거할 수 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 게이트 절연막을 사이에 두고 서로 교차하게 되는 게이트 라인과 데이터 라인과 접속된 박막 트랜지스터를 기판 상에 형성하는 단계와, 상기 박막 트랜지스터가 형성된 기판 상에 제1 및 제2 보호막을 형성하는 단계와, 상기 제2 보호막을 임프린트용 몰드로 가압하는 단계와, 상기 게이트 라인과 접속된 게이트 패드가 형성된 영역에 제1 대기압 플라즈마 발생기를 위치시켜 상기 임프린트용 몰드에 의해 상기 게이트 패드 영역에 남은 잔존막을 제거하며, 상기 제1 보호막 및 게이트 절연막을 식각하여 게이트 컨택홀을 형성하고, 상기 데이터 라인과 접속된 데이터 패드가 형성된 영역에 제2 대기압 플라즈마 발생기를 위치시켜 상기 게이트 패드 하부 전극에 남은 잔존막과 두께가 다른 잔존막을 제거하며, 상기 제1 보호막을 식각하여 데이터 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터 기판의 제조 방법{MANUFACTURING METHOD OF THIN FILM TRANSISTOR SUBSTRATE}
본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로, 특히 임프린트 방식으로 각 패드 영역에 대한 컨택홀을 형성할 경우에 서로 다른 두께의 잔존막을 선택적으로 제거할 수 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 기판 및 칼러 필터 기판을 포함하는 액정 표시 패널과, 그 액정 표시 패널에 광을 조사하는 백라이트 유닛과, 액정 표시 패널을 구동하기 위한 구동 회로부를 포함한다.
박막 트랜지스터 기판은 하부 기판 위에 게이트 절연막을 사이에 두고 교차하게 형성된 게이트 라인 및 데이터 라인과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터의 드레인 전극과 컨택홀을 통해 접속되는 화소 전극과, 화소 전극과 프린지 전계를 이루는 공통 전극과, 박막 트랜지스터 상에 형성된 제1 및 제2 보호막과, 게이트 라인과 접속된 게이트 패드와 데이터 라인과 접속된 데이터 패드를 포함한다.
이때, 게이트 패드는 제1 및 제2 보호막과 게이트 절연막을 관통한 게이트 컨택홀을 통해 게이트 패드 상부 전극과 게이트 패드 하부 전극이 접속된다. 또한, 데이터 패드는 제1 보호막과 게이트 절연막을 관통한 데이터 컨택홀을 통해 데이터 패드 상부 전극과 데이터 패드 하부 전극이 접속한다.
이러한, 제1 및 제2 보호막과 게이트 절연막을 관통하는 게이트 컨택홀과, 제1 보호막과 게이트 절연막을 관통하는 데이터 컨택홀을 형성하기 위해 임프린트용 몰드를 이용하여 게이트 컨택홀과 데이터 컨택홀을 형성하게 되는데 이때 임프린트용 몰드를 이용하여 제2 보호막을 가압하게 되면 각 패드 영역마다 서로 다른 잔존막이 발생된다. 이와 같이 임프린트 공정 후 남은 잔존막을 제거하기 위해 기판을 전면적으로 애싱하게 됨으로써 패드 영역을 제외한 제2 보호막의 표면 손상 및 두께가 손실되는 문제점이 발생된다. 또한, 각 패드 영역에 서로 다른 두께의 잔존막이 남게 되는데 실제 두꺼운 잔존막을 기준으로 기판을 전면적으로 애싱처리하게 되어 불필요한 두께가 감소된다.
본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 임프린트 방식으로 각 패드 영역에 대한 컨택홀을 형성할 경우에 서로 다른 두께의 잔존막을 선택적으로 제거할 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 게이트 절연막을 사이에 두고 서로 교차하게 되는 게이트 라인과 데이터 라인과 접속된 박막 트랜지스터를 기판 상에 형성하는 단계와, 상기 박막 트랜지스터가 형성된 기판 상에 제1 및 제2 보호막을 형성하는 단계와, 상기 제2 보호막을 임프린트용 몰드로 가압하는 단계와, 상기 게이트 라인과 접속된 게이트 패드가 형성된 영역에 제1 대기압 플라즈마 발생기를 위치시켜 상기 임프린트용 몰드에 의해 상기 게이트 패드 영역에 남은 잔존막을 제거하며, 상기 제1 보호막 및 게이트 절연막을 식각하여 게이트 컨택홀을 형성하고, 상기 데이터 라인과 접속된 데이터 패드가 형성된 영역에 제2 대기압 플라즈마 발생기를 위치시켜 상기 게이트 패드 하부 전극에 남은 잔존막과 두께가 다른 잔존막을 제거하며, 상기 제1 보호막을 식각하여 데이터 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 게이트 컨택홀과 데이터 컨택홀을 형성하는 단계 이후에 상기 제1 대기압 플라즈마 발생기 또는 상기 제2 대기압 플라즈마 발생기를 이용하여 상기 제2 보호막을 표면처리하는 단계와, 상기 게이트 컨택홀 상에 게이트 패드 상부 전극과, 상기 데이터 컨택홀 상에 데이터 패드 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 게이트 절연막을 사이에 두고 서로 교차하게 되는 게이트 라인과 데이터 라인과 접속된 박막 트랜지스터를 기판 상에 형성하는 단계와, 상기 박막 트랜지스터가 형성된 기판 상에 제1 및 제2 보호막을 형성하는 단계와, 상기 제2 보호막을 임프린트용 몰드로 가압하는 단계와, 상기 게이트 라인과 접속된 게이트 패드가 형성된 영역과 상기 데이터 라인과 접속된 데이터 패드가 형성된 영역 중 어느 하나의 패드 영역에 대기압 플라즈마 발생기를 위치시켜 상기 임프린트용 몰드에 의해 각 패드 영역에 서로 다른 두께로 남은 잔존막을 제거하며, 상기 대기압 플라즈마 발생기에 포함된 노즐을 선택적으로 온 시켜 해당 패드 영역에만 제1 보호막 및 상기 게이트 절연막 중 하나 이상을 식각하여 게이트 컨택홀 및 데이터 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 게이트 컨택홀과 데이터 컨택홀을 형성하는 단계 이후에 상기 제1 대기압 플라즈마 발생기 또는 상기 제2 대기압 플라즈마 발생기를 이용하여 상기 제2 보호막을 표면처리하는 단계와, 상기 게이트 컨택홀 상에 게이트 패드 상부 전극과, 상기 데이터 컨택홀 상에 데이터 패드 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기 게이트 컨택홀 및 데이터 컨택홀을 형성하는 단계는 상기 게이트 패드 영역에 상기 대기압 플라즈마 발생기를 위치시킨 뒤, 상기 임프린트용 몰드에 의해 상기 게이트 패드 영역에 남은 잔존막을 제거하고, 상기 제1 보호막 및 상기 게이트 절연막을 식각하여 상기 게이트 컨택홀을 형성하며, 상기 데이터 패드 영역에 상기 대기압 플라즈마 발생기를 위치시켜 상기 대기압 플라즈마 발생기의 노즐 중 상기 데이터 패드 영역과 대응되는 노즐만 온 시켜 제1 방향으로 진행하여 상기 데이터 패드 영역에 남은 잔존막을 제거하여, 상기 제1 보호막을 식각하여 상기 데이터 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 게이트 컨택홀 및 데이터 컨택홀을 형성하는 단계는 상기 데이터 패드 영역에 상기 대기압 플라즈마 발생기를 위치시킨 뒤, 상기 임프린트용 몰드에 의해 상기 데이터 패드에 남은 잔존막을 제거하고, 상기 제1 보호막을 식각하여 상기 데이터 컨택홀을 형성하며, 상기 게이트 패드 영역에 상기 대기압 플라즈마 발생기를 위치시켜, 상기 대기압 플라즈마 발생기의 노즐 중 상기 게이트 패드 영역과 대응되는 노즐만 온 시켜 제2 방향으로 진행하여 상기 게이트 패드 영역에 남은 잔존막을 제거하며, 상기 제1 보호막 및 상기 게이트 절연막을 식각하여 상기 게이트 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 각 패드 영역에 대응되는 대기압 플라즈마 발생기를 위치시켜 필요한 두께만큼 애싱하므로 불필요한 두께가 감소되지 않으며 필요한 만큼 잔존막을 제거할 수 있다. 즉, 각 패드 영역에 대응되는 컨택홀의 크기에 따른 각기 다른 양의 잔존막을 선택적으로 제거 가능하다.
또한, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 각 패드 영역과 대응되는 위치에 대기압 플라즈마 발생기를 위치시켜 애싱처리하므로 패드 영역을 제외한 유기 절연 레진의 표면 손상 및 두께 손실을 방지할 수 있다.
그리고, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 대기압 플라즈마 발생기를 이용하여 제2 보호막을 표면처리함으로써 제2 보호막(유기 절연 레진)의 기본 물성은 보호하면서 제2 보호막 상에 형성되는 전극들과의 접촉력(Adhesion)을 향상시킬 수 있는 것과 동시에 불순물 제거의 효과를 동시에 얻을 수 있다.
도 1는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이다.
도 2은 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ' 선을 따라 절단하여 도시한 단면도이다.
도 3a 및 도 3b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 도전 패턴군의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 4a 및 도 4b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 반도체 패턴의 제조 방법을 나타내는 평면도 및 단면도이다.
도 5a 및 도 5b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 도전 패턴군의 제조 방법을 나타내는 평면도 및 단면도이다.
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 도전 패턴군의 제조 방법을 나타내는 평면도 및 단면도이다.
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 게이트 컨택홀, 화소 컨택홀 및 데이터 컨택홀을 가지는 제1 및 제2 보호막의 제조 방법을 설명하기 위한 단면도들이다.
도 8a 내지 도 8d는 도 7a 및 도 7b에 도시된 제조 방법을 상세하게 설명하기 위한 단면도들이다.
도 9a 및 도 9b는 도 8a 내지 도 8d를 구체적으로 설명하기 위한 제1 및 제2 대기압 플라즈마 발생기를 나타낸 사시도이다.
도 10a 및 도 10b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제4 도전 패턴군의 제조 방법을 나타내는 평면도 및 단면도이다.
도 11a 내지 도 11d는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 게이트 컨택홀, 화소 컨택홀 및 데이터 컨택홀을 가지는 제1 및 제2 보호막의 제조 방법을 구체적으로 설명하기 위한 제1 및 제2 대기압 플라즈마 발생기를 나타낸 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 11d를 참조하여 상세히 설명하기로 한다.
도 1는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 2은 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ', Ⅲ-Ⅲ' 선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 게이트 라인(102) 및 데이터 라인(104) 각각과 접속된 박막 트랜지스터와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(120)과, 화소 영역에서 화소 전극(120)과 프린지 전계를 이루는 공통 전극(124)과, 게이트 라인(102)과 접속된 게이트 패드(150)와, 데이터 라인(104)과 접속된 데이터 패드(160)와, 공통 라인(126)과 접속된 공통 패드(140)를 구비한다.
박막 트랜지스터는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 전극(106), 소스 전극(108), 드레인 전극(110), 활성층(114) 및 오믹 접촉층(116)을 구비한다.
게이트 전극(106)은 게이트 라인(102)으로부터의 스캔 신호가 공급되도록 게이트 라인(102)과 접속된다. 이때, 게이트 전극(106)은 도 2에 도시된 바와 같이 이중층(102,103)으로 형성될 수 있으며, 단일층으로 형성될 수 있다. 소스 전극(108)은 데이터 라인(104)으로부터의 화소 신호가 공급되도록 데이터 라인(104)과 접속된다. 드레인 전극(110)은 활성층(114)의 채널부를 사이에 두고 소스 전극(108)과 마주하도록 형성되어 데이터 라인(104)으로부터의 화소 신호를 화소 전극(122)에 공급한다. 활성층(114)은 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되어 소스 및 드레인 전극(108,110) 사이의 채널부를 형성한다. 오믹 접촉층(116)은 소스 전극(108) 및 드레인 전극(110) 각각과 활성층(114) 사이, 즉 채널부를 제외한 활성층(114) 위에 형성된다. 이 오믹접촉층(116)은 소스 및 드레인 전극(108,110) 각각과 활성층(114) 사이의 전기 접촉 저항을 감소시키는 역할을 한다.
화소 전극(122)은 박막 트랜지스터의 드레인 전극(110)과 직접 접속된다. 이에 따라, 화소 전극(122)은 박막 트랜지스터를 통해 데이터 라인(104)으로부터의 화소 신호가 공급된다.
공통 전극(124)은 공통 라인(126)과 접속되어 공통 라인(126)을 통해 공통 전압이 공급된다. 여기서, 공통 전극은 게이트 절연막(112), 제1 및 제2 보호막(118,128)을 관통하는 연결 컨택홀(120)을 통해 노출된 공통 라인(126)과 전기적으로 접속된다. 이러한, 공통 전극(124)은 제1 및 제2 보호막(118,128)을 사이에 두고 화소 전극(122)과 중첩되어 프린지 필드를 형성한다. 이 프린지 필드에 의해 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
게이트 패드(150)는 게이트 드라이버(미도시)로부터의 스캔 신호를 게이트 라인(102)에 공급한다. 이를 위해, 게이트 패드(150)는 게이트 라인(102)과 접속된 게이트 패드 하부 전극(152)과, 제1 및 제2 보호막(118,128)과 게이트 절연막(112)을 관통하는 게이트 컨택홀(154)을 통해 게이트 하부 전극(152)과 접속된 게이트 패드 상부 전극(156)을 구성된다. 이때, 게이트 패드 하부 전극(152)은 도 2에 도시된 바와 같이 이중층(151,153)으로 형성될 수 있으며, 단일층으로 형성될 수 있다.
데이터 패드(160)는 데이터 드라이버(미도시)로부터 화소 신호를 데이터 라인(104)에 공급한다. 이를 위해, 데이터 패드(160)는 데이터 라인(104)과 접속된 데이터 패드 하부 전극(162)과, 제1 및 제2 보호막(118,128)을 관통하는 데이터 컨택홀(164)을 통해 데이터 패드 하부 전극(162)과 접속된 데이터 패드 상부 전극(166)으로 구성된다.
공통 패드(125)는 공통 신호를 공통 라인(126)에 공급한다. 이를 위해, 공통 패드(140)는 공통 라인(126)과 접속된 공통 패드 하부 전극(142)과, 게이트 절연막(112), 제1 및 제2 보호막(118,128)을 관통하는 공통 컨택홀(144)을 통해 공통 패드 하부 전극(142)과 접속된 공통 패드 상부 전극(146)으로 구성된다.
도 3a 내지 도 9b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
도 3a 및 도 3b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 도전 패턴군의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 3a 및 도 3b를 참조하면, 기판(101) 상에 게이트 전극(106), 게이트 라인(102), 게이트 패드 하부 전극(152) 및 공통 패드 하부 전극(142)을 포함하는 제1 도전 패턴군이 형성된다.
구체적으로, 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 여기서, 게이트 금속층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄 네오듐(AlNd), 알루미늄(Al), 크롬(Cr), Mo 합금, Cu 합금, Al 합금 등과 같은 금속 물질로 형성되며, 금속 물질이 이중층으로 적층된 구조로 이용된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 게이트 전극(106), 게이트 패드 하부 전극(152) 및 공통 패드 하부 전극(142)을 포함하는 제1 도전 패턴군이 형성된다. 이와 같이, 도 3b에 도시된 바와 같이 제1 도전 패턴군이 금속 물질로 이중층으로 형성될 수 있으며, 금속 물질로 단일층으로 형성될 수 있다.
도 4a 및 도 4b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 반도체 패턴의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 4a 및 도 4b를 참조하면, 제1 도전 패턴군이 형성된 기판(101) 상에 게이트 절연막(112)이 형성되며, 게이트 절연막(112)이 형성된 기판(101) 상에 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
구체적으로, 제1 도전 패턴군이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성됨으로써 게이트 절연막(112)이 형성된다. 그런 다음, 게이트 절연막(112)이 형성된 기판(101) 상에 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
도 5a 및 도 5b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제2 도전 패턴군을 설명하기 위한 평면도 및 단면도이다.
도 5a 및 도 5b를 참조하면, 반도체 패턴이 형성된 기판(101) 상에 화소 전극(122)을 포함하는 제2 도전 패턴군이 형성된다.
구체적으로, 반도체 패턴이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 등과 같은 제1 투명 도전층이 형성된다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제1 투명 도전층이 패터닝됨으로써 화소 전극(122)을 포함하는 제2 도전 패턴군이 형성된다.
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제3 도전 패턴군을 설명하기 위한 평면도 및 단면도이다.
도 6a 및 도 6b를 참조하면, 제2 도전 패턴군이 형성된 기판(101) 상에 소스 전극(108), 드레인 전극(110), 데이터 라인(104) 및 데이터 패드 하부 전극(162)을 포함하는 제3 도전 패턴군이 형성된다.
구체적으로, 제2 도전 패턴군이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 데이터 금속층이 순차적으로 형성된다. 여기서, 데이터 금속층으로는 티타늄(Ti), 텅스텐(W), 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등이 이용된다. 이어서, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(108), 드레인 전극(110), 데이터 라인(104) 및 데이터 패드 하부 전극(162)을 포함하는 제3 도전 패턴이 형성된다. 그런 다음, 소스 전극(108) 및 드레인 전극(110)을 마스크로 이들(108,110) 사이에 위치하는 오믹접촉층(116)이 제거됨으로써 활성층(114)이 노출된다.
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 및 제2 보호막의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b를 참조하면, 제3 도전 패턴군이 형성된 기판(101) 상에 게이트 컨택홀(154), 데이터 컨택홀(164), 공통 컨택홀(144) 및 연결 컨택홀(120)을 가지는 제1 및 제2 보호막(118,128)이 형성된다. 이에 대해 도 8a 내지 도 8e를 결부하여 상세히 설명하기로 한다.
도 8a에 도시된 바와 같이 제3 도전 패턴군이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성됨으로써 제1 보호막(118)이 형성된다. 그런 다음, 제1 보호막(118) 상에 유기 절연 레진이 전면 형성됨으로써 제2 보호막(129)이 형성된다. 이어서, 도 8b에 도시된 바와 같이 임프린트 방식을 이용하여 게이트 컨택홀(154), 데이터 컨택홀(164), 공통 컨택홀(144) 및 연결 컨택홀(120)을 가지는 제1 및 제2 보호막(118,128)에 형성한다.
구체적으로, 제1 및 제2 보호막(118,129)이 형성된 기판(101) 상부에 홈(176,178)과 돌출부(172,174)를 가지는 임프린트용 몰드(170)가 정렬된다. 임프린트용 몰드(170)의 돌출부(172,174)는 데이터 컨택홀(164), 게이트 컨택홀(154)이 형성될 영역과 대응된다. 이러한, 임프린트용 몰드(170)는 도 8b에 도시된 바와 같이 제2 보호막(129)을 가압한다. 도 8c에 도시된 바와 같이 임프린트용 몰드(170)로 가압한 뒤 제1 보호막(118) 상에 제2 보호막(129)으로 이뤄진 잔존막(A,B)이 발생된다. 이러한, 잔존막(A,B)은 도 8c에 도시된 바와 같이 데이터 패드 영역과 게이트 패드 영역 각각에 서로 다른 두께로 남게 된다. 이는, 컨택홀의 크기가 서로 다르기 때문에 서로 다른 두께의 잔막이 남게 된다. 이에 따라, 각 패드 영역에 서로 다른 두께로 남은 잔존막 제거, 다수의 컨택홀이 형성될 영역에 제1 보호막(118) 제거 및 게이트 절연막(112) 제거, 유기 절연 레진(128)의 표면 처리를 제1 및 제2 대기압 플라즈마 발생기(200,210)를 이용하여 일괄 진행한다. 도 9a 및 도 9b를 결부하여 상세하게 설명하기로 한다.
도 9a 및 도 9b를 참고하면, 제1 대기압 플라즈마 발생기(200)는 게이트 패드 영역에 위치하여 게이트 패드 영역의 잔존막(B) 제거뿐만 아니라, 제1 보호막(118) 및 게이트 절연막(112)을 식각하여 게이트 컨택홀(154)을 형성하며, 제2 대기압 플라즈마 발생기(210)는 데이터 패드 영역에 위치하여 데이터 패드 영역의 잔존막(A) 제거와 제1 보호막(118)을 식각하여 데이터 컨택홀(164)을 형성하며, 유기 절연 레진(128)의 전면을 표면 처리한다.
제1 및 제2 대기압 플라즈마 발생기(200,210)를 이용하여 잔존막 제거와 다수의 컨택홀 형성에 대한 공정을 도 8c 내지 도 8e, 도 9a 및 도 9b를 결부하여 상세하게 설명하기로 한다.
먼저, 도 9a에 도시된 바와 같이 제1 대기압 플라즈마 발생기(200)를 게이트 패드 영역에 위치시킨 뒤, 도 8c에 도시된 게이트 패드 영역에 잔존하는 잔존막(B)을 애싱하여 제거한다. 이후, 도 8d에 도시된 바와 같이 제1 대기압 플라즈마 발생기(200)에 의해 발생된 플라즈마를 이용하여 잔존막(B)이 제거되어 노출된 제1 보호막(118)과 게이트 절연막(112)을 순차적으로 식각하여 도 8e에 도시된 바와 같이 게이트 패드 하부 전극(152)을 노출시킴으로써 게이트 컨택홀(154)이 형성된다.
또한, 도 9a에 도시된 바와 같이 제2 대기압 플라즈마 발생기(210)를 데이터 패드 영역에 위치시킨 뒤, 도 8c에 도시된 데이터 패드 영역에 잔존하는 잔존막(A)을 애싱하여 제거한다. 이후, 도 8d에 도시된 바와 같이 제2 대기압 플라즈마 발생기(210)에 의해 발생된 플라즈마를 이용하여 잔존막(A)이 제거되어 노출된 제1 보호막(118)을 식각하여 도 8e에 도시된 바와 같이 데이터 패드 하부 전극(162)을 노출시킴으로써 데이터 컨택홀(164)이 형성된다. 그런 다음, 제2 대기압 플라즈마 발생기(210)를 이용하여 기판(101) 상에 형성된 유기 절연 레진(128)의 전면을 H2 플라즈마나 UV 세정으로 표면처리한다. 이는, 대기압 플라즈마 발생기의 표면 처리를 통해 유기 절연 레진인 제2 보호막(128)과 이후 증착될 전극들과의 접착력을 향상시키기 위함이다. 이러한, 표면처리과정은 생략할 수 있으며 사용자의 필요에 따라 선택할 수 있는 과정이다.
또한, 제1 대기압 플라즈마 발생기(200)는 게이트 패드 영역을 일괄적으로 처리하기 위해 게이트 패드 영역과 대응되는 길이(ℓ1)를 가지며, 제2 대기압 플라즈마 발생기(210)는 데이터 패드 영역을 일괄적으로 처리하기 위해 데이터 패드 영역과 대응되는 길이(ℓ2)를 가진다.
그리고, 도 9a에 도시된 바와 같이 제1 대기압 플라즈마 발생기(200)를 이용하여 게이트 패드 영역을 애싱 또는 플라즈마 처리한 후, 제2 대기압 플라즈마 발생기(210)를 이용하여 데이터 패드 영역을 애싱 또는 플라즈마 처리할 수 있으며, 도 9b에 도시된 바와 같이 게이트 패드 영역에 제1 대기압 플라즈마 발생기(200)를 위치시킴과 동시에 데이터 패드 영역에 제2 대기압 플라즈마 발생기(210)를 위치시켜 상기 애싱 또는 플라즈마 처리를 게이트 패드 영역 및 데이터 패드 영역에 동시에 할 수 있다.
이와 같이, 종래 각 패드 영역에 서로 다른 두께로 잔존막이 남았을 경우에 가장 두꺼운 잔막을 기준으로 전면을 애싱하여 불필요한 두께가 감소되는 문제가 있었으나, 본 발명은 각 패드 영역에 대응되는 대기압 플라즈마 발생기를 위치시켜 필요한 두께만큼 애싱하므로 불필요한 두께가 감소되지 않으며 필요한 만큼 잔존막을 제거할 수 있다. 즉, 각 패드 영역에 대응되는 컨택홀의 크기에 따라 각기 다른 양의 잔존막을 선택적으로 제거 가능하다.
또한, 상술한 바와 같이 잔존막이 남았을 경우에 잔존막이 남은 영역뿐만 아니라 유기 절연 레진의 전면을 애싱하여 패드 영역을 제외한 유기 절연 레진의 표면 손상 및 두께 손실이 될 수 있었으나, 본 발명은 각 패드 영역과 대응되는 위치에 대기압 플라즈마 발생기를 위치시켜 애싱처리하므로 패드 영역을 제외한 유기 절연 레진의 표면 손상 및 두께 손실을 방지할 수 있다.
도 10a 및 도 10b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제4 도전 패턴군을 설명하기 위한 평면도 및 단면도이다.
도 10a 및 도 10b를 참조하면, 제1 및 제2 보호막(118,128)이 형성된 기판(101) 상에 공통 전극(124), 게이트 패드 상부 전극(156), 데이터 패드 상부 전극(166) 및 공통 패드 상부 전극(146)을 포함하는 제4 도전 패턴군이 형성된다.
구체적으로, 제1 및 제2 보호막(118,128)이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 제2 투명 도전층이 형성된다. 이어서, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제2 투명 도전층이 패터닝됨으로써 공통 전극(124), 게이트 패드 상부 전극(156), 데이터 패드 상부 전극(166) 및 공통 패드 상부 전극(146)을 포함하는 제4 도전 패턴군이 형성된다.
본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 제조 방법은 박막 트랜지스터 기판의 제조 방법 중 제1 및 제2 보호막의 제조 방법을 제외하고 동일하므로 나머지 제조 방법에 대해서는 생략하기로 한다.
도 7a 및 도 7b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제1 및 제2 보호막의 제조 방법을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b를 참조하면, 제3 도전 패턴군이 형성된 기판(101) 상에 게이트 컨택홀(154), 데이터 컨택홀(164), 공통 컨택홀(144) 및 연결 컨택홀(120)을 가지는 제1 및 제2 보호막(118,128)이 형성된다. 이에 대해 도 8a 내지 도 8d를 결부하여 상세히 설명하기로 한다.
도 8a에 도시된 바와 같이 제3 도전 패턴군이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성됨으로써 제1 보호막(118)이 형성된다. 그런 다음, 제1 보호막(118) 상에 유기 절연 레진이 전면 형성됨으로써 제2 보호막(129)이 형성된다. 이어서, 도 8b에 도시된 바와 같이 임프린트 방식을 이용하여 제2 보호막(129)을 가압하여 게이트 컨택홀(154), 데이터 컨택홀(164), 공통 컨택홀(144) 및 연결 컨택홀(120)을 가지는 제1 및 제2 보호막(118,128)이 형성된다.
도 8b에 도시된 바와 같이 임프린트용 몰드(170)로 가압한 뒤 제1 보호막(118) 상에 제2 보호막(128)으로 이뤄진 잔존막(A,B)이 발생된다. 이때, 잔존막은 도 8b에 도시된 바와 같이 데이터 패드 영역(B)과 게이트 패드 영역(A) 각각에 서로 다른 두께로 남게 된다. 이러한, 각 패드 영역에 서로 다른 두께로 남은 잔존막 제거, 다수의 컨택홀이 형성될 영역에 제1 보호막(118) 제거 및 게이트 절연막(112) 제거, 유기 절연 레진(128)의 표면 처리를 대기압 플라즈마 발생기를 이용하여 일괄 진행한다. 도 11a 내지 도 11d를 결부하여 상세하게 설명하기로 하기로 하며, 제1 또는 제2 대기압 플라즈마 발생기(200,210) 중 하나의 대기압 플라즈마 발생기를 이용하여 서로 다른 두께의 잔존막을 선택적으로 제거하는 것을 설명하기로 한다.
우선, 제1 대기압 플라즈마 발생기(200)를 이용하여 잔존막(A,B), 제1 보호막(118), 게이트 절연막(112)을 식각하는 것을 예로 들어 설명하기로 한다.
도 11a에 도시된 바와 같이 제1 대기압 플라즈마 발생기(200)를 게이트 패드 영역에 위치시킨 뒤, 도 8c에 도시된 바와 같이 게이트 패드 영역에 잔존하는 잔존막(B)을 애싱하여 제거한다. 이후, 도 8d에 도시된 바와 같이 제1 대기압 플라즈마 발생기(200)에 의해 발생된 플라즈마를 이용하여 잔존막(B)이 제거되어 노출된 제1 보호막(118)과 게이트 절연막(112)을 순차적으로 식각하여 도 8e에 도시된 바와 같이 게이트 패드 하부 전극(152)을 노출시킴으로써 게이트 컨택홀(154)이 형성된다.
다음, 도 11b에 도시된 바와 같이 제1 대기압 플라즈마 발생기(200)를 데이터 패드 영역에 위치시킨 뒤, 도 11b에 도시된 바와 같이 데이터 패드 영역과 대응되는 노줄들만 온(ON) 시켜 제1 방향으로 예로 들어 X축 방향으로 진행하여 데이터 패드 영역의 잔존막(B)을 애싱하여 제거한다. 이후, 도 8d에 도시된 바와 같이 제1 대기압 플라즈마 발생기(200)에 의해 발생된 플라즈마를 이용하여 잔존막(A)이 제거되어 노출된 제1 보호막(118)을 식각하여 데이터 패드 하부 전극(162)을 노출시킴으로써 데이터 컨택홀(164)이 형성된다.
마지막으로, 제1 대기압 플라즈마 발생기(200)를 이용하여 기판(101) 상에 형성된 유기 절연 레진(128)의 전면을 표면처리하며 이는 사용자의 필요에 따라 선택할 수 있다.
제2 대기압 플라즈마 발생기(210)를 이용하여 잔존막(A,B), 제1 보호막(118), 게이트 절연막(128)을 식각하는 것을 예로 들어 설명하기로 한다.
먼저, 도 11c에 도시된 바와 같이 제2 대기압 플라즈마 발생기(210)를 데이터 패드 영역에 위치시킨 뒤, 도 8c에 도시된 데이터 패드 영역에 잔존하는 잔존막(B)을 애싱하여 제거한다. 이후, 도 8d에 도시된 바와 같이 제2 대기압 플라즈마 발생기(210)에 의해 발생된 플라즈마를 이용하여 잔존막(B)이 제거되어 노출된 제1 보호막(118)을 식각하여 도 8e에 도시된 바와 같이 데이터 패드 하부 전극(162)을 노출시킴으로서써 데이터 컨택홀(164)이 형성된다.
다음, 도 11d에 도시된 바와 같이 제2 대기압 플라즈마 발생기(210)를 게이트 패드 영역에 위치시킨 뒤, 도 11d에 도시된 바와 같이 게이트 패드 영역과 대응되는 노즐들만 온(ON) 시켜 제2 방향으로 예로 들어 Y축 방향으로 진행하여 게이트 패드 영역의 잔존막(B)을 애싱하여 제거한다. 이후, 도 8d에 도시된 바와 같이 제2 대기압 플라즈마 발생기(210)에 의해 발생된 플라즈마를 이용하여 잔존막(B)이 제거되어 노출된 제1 보호막(118)과 게이트 절연막(112)을 순차적으로 식각하여 도 8e에 도시된 바와 같이 게이트 패드 하부 전극(152)을 노출시킴으로써 게이트 컨택홀(154)이 형성된다.
마지막으로, 제2 대기압 플라즈마 발생기(210)를 이용하여 기판(101) 상에 형성된 유기 절연 레진(128)의 전면을 표면처리하며 이는 사용자의 필요에 따라 선택할 수 있다.
이와 같이, 제1 또는 제2 대기압 플라즈마 중 하나만으로도 서로 다른 두께의 잔존막, 제1 보호막, 게이트 절연막을 선택적으로 제거할 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
101 : 기판 102 : 게이트 라인
104 : 데이터 라인 106 : 게이트 전극
108 : 소스 전극 110 : 드레인 전극
112 : 게이트 절연막 114 : 활성층
116 : 오믹 접촉층 118 : 보호막
120 : 화소 전극 124 : 공통 전극
150 : 게이트 패드 160 : 데이터 패드

Claims (6)

  1. 삭제
  2. 삭제
  3. 게이트 절연막을 사이에 두고 서로 교차하게 되는 게이트 라인과 데이터 라인과 접속된 박막 트랜지스터를 기판 상에 형성하는 단계와;
    상기 박막 트랜지스터가 형성된 기판 상에 제1 및 제2 보호막을 형성하는 단계와;
    상기 제2 보호막을 임프린트용 몰드로 가압하는 단계와;
    상기 게이트 라인과 접속된 게이트 패드가 형성된 영역과 상기 데이터 라인과 접속된 데이터 패드가 형성된 영역 중 어느 하나의 패드 영역에 대기압 플라즈마 발생기를 위치시켜 상기 임프린트용 몰드에 의해 각 패드 영역에 서로 다른 두께로 남은 잔존막 중 어느 하나의 잔존막을 제거하며, 상기 대기압 플라즈마 발생기에 포함된 노즐을 선택적으로 온 시켜 다른 하나의 패드 영역에 위치시켜 해당 패드 영역에 남은 잔존막을 제거하여 게이트 컨택홀 및 데이터 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 게이트 컨택홀과 데이터 컨택홀을 형성하는 단계 이후에 상기 대기압 플라즈마 발생기를 이용하여 상기 제2 보호막을 표면처리하는 단계와;
    상기 게이트 컨택홀 상에 게이트 패드 상부 전극과, 상기 데이터 컨택홀 상에 데이터 패드 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  5. 제3항에 있어서,
    상기 게이트 컨택홀 및 데이터 컨택홀을 형성하는 단계는
    상기 게이트 패드 영역에 상기 대기압 플라즈마 발생기를 위치시킨 뒤, 상기 임프린트용 몰드에 의해 상기 게이트 패드 영역에 남은 잔존막을 제거하고, 상기 제1 보호막 및 상기 게이트 절연막을 식각하여 상기 게이트 컨택홀을 형성하며,
    상기 데이터 패드 영역에 상기 대기압 플라즈마 발생기를 위치시켜, 상기 대기압 플라즈마 발생기의 노즐 중 상기 데이터 패드 영역과 대응되는 노즐만 온 시켜 데이터 패드가 형성된 제1 방향으로 진행하여 상기 데이터 패드 영역에 남은 잔존막을 제거하여, 상기 제1 보호막을 식각하여 상기 데이터 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  6. 제3항에 있어서,
    상기 게이트 컨택홀 및 데이터 컨택홀을 형성하는 단계는
    상기 데이터 패드 영역에 상기 대기압 플라즈마 발생기를 위치시킨 뒤, 상기 임프린트용 몰드에 의해 상기 데이터 패드에 남은 잔존막을 제거하고, 상기 제1 보호막을 식각하여 상기 데이터 컨택홀을 형성하며,
    상기 게이트 패드 영역에 상기 대기압 플라즈마 발생기를 위치시켜 상기 대기압 플라즈마 발생기의 노즐 중 상기 게이트 패드 영역과 대응되는 노즐만 온 시켜 게이트 패드가 형성된 제2 방향으로 진행하여 상기 게이트 패드 영역에 남은 잔존막을 제거하며, 상기 제1 보호막 및 상기 게이트 절연막을 식각하여 상기 게이트 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020100125156A 2010-12-08 2010-12-08 박막 트랜지스터 기판의 제조 방법 KR101726634B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100125156A KR101726634B1 (ko) 2010-12-08 2010-12-08 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100125156A KR101726634B1 (ko) 2010-12-08 2010-12-08 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120063962A KR20120063962A (ko) 2012-06-18
KR101726634B1 true KR101726634B1 (ko) 2017-04-13

Family

ID=46684259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100125156A KR101726634B1 (ko) 2010-12-08 2010-12-08 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101726634B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160570B1 (ko) 2013-10-02 2020-09-28 삼성전자 주식회사 반도체 장치의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920480B1 (ko) * 2002-12-31 2009-10-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR20070081416A (ko) * 2006-02-10 2007-08-16 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR101261606B1 (ko) * 2006-05-09 2013-05-09 삼성디스플레이 주식회사 표시판의 제조 장치 및 제조 방법
KR101537676B1 (ko) * 2008-10-30 2015-07-20 엘지디스플레이 주식회사 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20120063962A (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8895987B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
US7663710B2 (en) Liquid crystal display device of horizontal electric field type and fabricating method thereof
KR20070000893A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20140010361A (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US7504661B2 (en) Thin film transistor substrate and fabricating method thereof
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
KR101726634B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR102140087B1 (ko) 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR20130034548A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR20110058519A (ko) 박막 트랜지스터 기판의 제조방법
KR20060000962A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR100777695B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant