KR101723974B1 - 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법 - Google Patents

전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법 Download PDF

Info

Publication number
KR101723974B1
KR101723974B1 KR1020150135001A KR20150135001A KR101723974B1 KR 101723974 B1 KR101723974 B1 KR 101723974B1 KR 1020150135001 A KR1020150135001 A KR 1020150135001A KR 20150135001 A KR20150135001 A KR 20150135001A KR 101723974 B1 KR101723974 B1 KR 101723974B1
Authority
KR
South Korea
Prior art keywords
cell
mirror circuit
current mirror
state value
reference cell
Prior art date
Application number
KR1020150135001A
Other languages
English (en)
Other versions
KR20170035737A (ko
Inventor
김승덕
송복남
Original Assignee
주식회사 윙코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 윙코 filed Critical 주식회사 윙코
Priority to KR1020150135001A priority Critical patent/KR101723974B1/ko
Publication of KR20170035737A publication Critical patent/KR20170035737A/ko
Application granted granted Critical
Publication of KR101723974B1 publication Critical patent/KR101723974B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

비휘발성 메모리(non-volatile memory)의 초기 상태에서 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법이 개시된다. 비휘발성 메모리(non-volatile memory)의 초기 상태에서 상보적(complementary) 관계를 갖는 한 쌍의 메인 셀(mail cell)과 레퍼런스 셀(reference cell)에 제1 상태 값을 저장하여 이레이징(erasing) 동작하는 제1단계; 상기 메인 셀을 제2 상태 값으로 프로그래밍(programming)하면서 상기 레퍼런스 셀(reference cell)을 상기 제1 상태 값으로 유지하거나 상기 메인 셀을 상기 제1 상태 값으로 유지하면서 상기 레퍼런스 셀을 상기 제2 상태 값으로 프로그래밍 하는 제2단계; 상기 레퍼런스 셀의 전류에 따라 상보적 관계에 있는 상기 메인 셀을 센싱(sensing)하는 제3단계를 구성한다.

Description

전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법{OPERATING METHOD OF NON-VOLATILE MEMORY ACQUIRING SENSING MARGIN USING CURRENT MIRROR CIRCUIT}
본 발명은 비휘발성 메모리(memory)에 관한 것으로서, 구체적으로는 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법에 관한 것이다.
비휘발성 메모리는 하나의 셀(cell)마다 '0' 또는 '1'의 하나의 데이터가 씌어져 전원 공급에 무관하게 데이터를 저장하도록 구성된다.
일반적인 비휘발성 메모리의 동작상에서 이레이징(erasing)은 바이트(byte) 단위 또는 그보다 큰 페이지(page) 또는 섹터(sector) 단위로 동작하게 되어 이레이징 후의 데이터는 '1'(또는 '0')이 된다.
이후 사용자가 입력하는 데이터에 따라 각 셀을 '0' 또는 '1'을 프로그래밍하고 유지하게 된다.
한편, 종래에는 셀을 센싱하기 위해 셀에 흐르는 전류와 로드(load) 상의 전류를 비교해 인버터 센스 증폭기(inverter sense amplifier)의 트립 포인트(trip point)에 따라 셀을 센싱하는 방법을 사용한다.
또 다른 방식으로는 디퍼렌셜 센싱(differential sensing) 방식이 있으며, 이는 셀에 흐르는 전류에서 발전된 전압과 레퍼런스 셀에 흐르는 전류에서 발전된 전압과의 차이를 이용하여 센싱하도록 구성된다.
그런데, 비휘발성 메모리는 사이클링(cycling), 공정, 온도, Vcc 등의 변화에 따라 셀의 임계 전압이 변환하여 셀의 전류도 변화하게 되는 문제점이 있다.
즉, 이러한 방식들에 의할 때 사이클링이 지남에 따라 센싱값이 페일(fail)될 염려가 있다.
도 1은 종래 기술에 따른 이레이징 동작시 센싱 마진을 나타내는 그래프이고, 도 2는 종래 기술에 따른 프로그래밍 동작시 센싱 마진을 나타내는 그래프이다.
도 1 및 도 2에서 보듯이 임계 전압이 셀의 전압 간의 센싱 마진이 크지 않으므로, 나중에 페일이 나기 쉽다는 문제점이 있다. 이러한 경우, 셀의 값이 변환하여 센싱 데이터에 오류가 발생한다.
본 발명의 목적은 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법을 제공하는 데 있다.
상기 본 발명의 목적에 따른 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법은, 비휘발성 메모리(non-volatile memory)의 초기 상태에서 상보적(complementary) 관계를 갖는 한 쌍의 메인 셀(mail cell)과 레퍼런스 셀(reference cell)에 제1 상태 값을 저장하여 이레이징(erasing) 동작하는 제1단계; 상기 메인 셀을 제2 상태 값으로 프로그래밍(programming)하면서 상기 레퍼런스 셀(reference cell)을 상기 제1 상태 값으로 유지하거나 상기 메인 셀을 상기 제1 상태 값으로 유지하면서 상기 레퍼런스 셀을 상기 제2 상태 값으로 프로그래밍 하는 제2단계; 상기 레퍼런스 셀의 전류에 따라 상보적 관계에 있는 상기 메인 셀을 센싱(sensing)하는 제3단계를 포함하도록 구성될 수 있다.
여기서, 상기 제1단계 및 상기 제2단계에서, 상기 제1 상태 값은 '1'이고, 상기 제2 상태 값은 '0'인 전류 미러 회로를 이용하여 센싱 마진을 확보하도록 구성될 수 있다.
그리고 상기 제2단계는, 전류 미러 회로(current mirror circuit)에 의해 상기 제2 상태 값으로 프로그래밍(programming)하면서 상기 전류 미러 회로에 의해 상기 레퍼런스 셀(reference cell)을 상기 제1 상태 값으로 유지하여 상기 제2 상태 값을 프로그래밍하거나, 상기 전류 미러 회로에 의해 상기 메인 셀을 상기 제1 상태 값으로 유지하면서 상기 전류 미러 회로에 의해 상기 레퍼런스 셀을 상기 제2 상태 값으로 프로그래밍 하여 상기 제1 상태 값을 프로그래밍하도록 구성될 수 있다.
그리고 상기 제3단계는, 상기 전류 미러 회로를 이용하여 상기 레퍼런스 셀의 전류에 따라 상보적 관계에 있는 상기 메인 셀을 센싱하도록 구성될 수 있다.
상기 본 발명의 목적에 따른 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법은, 비휘발성 메모리(non-volatile memory)의 초기 상태에서 상보적(complementary) 관계를 갖는 한 쌍의 메인 셀(mail cell)과 레퍼런스 셀(reference cell)에 각각 '1'을 저장하여 이레이징(erasing) 동작하는 제1단계; '0'을 프로그래밍(programming)하는 경우, 전류 미러 회로(current mirror circuit)에 의해 상기 메인 셀을 '0'으로 프로그래밍(programming)하고, 상기 전류 미러 회로에 의해 상기 레퍼런스 셀(reference cell)을 '1'로 유지하는 제2단계; '1'을 프로그래밍하는 경우, 상기 전류 미러 회로에 의해 상기 메인 셀을 '1'로 유지하고 상기 전류 미러 회로에 의해 상기 레퍼런스 셀을 '0'으로 프로그래밍 하는 제3단계; 상기 전류 미러 회로를 이용하여 상기 레퍼런스 셀의 전류에 따라 상보적 관계에 있는 상기 메인 셀을 센싱하는 단계를 포함하도록 구성될 수 있다.
여기서, 상기 제2단계 및 상기 제3단계는, 멀티플렉서(multiplexer)에 의해 선택되는 비트 라인(bit line)에 의해 다수의 상기 메인 셀 및 상기 레퍼런스 셀을 선택적으로 동작 제어하도록 구성될 수 있다.
그리고 상기 제2단계 및 상기 제3단계는, 상기 메인 셀에 흐르는 전류가 상기 레퍼런스 셀에 흐르는 전류보다 많으면, 센싱 전위가 높아지고, 상기 메인 셀에 흐르는 전류가 상기 레퍼런스 셀에 흐르는 전류보다 적으면, 센싱 전위가 낮아지도록 구성될 수 있다.
상술한 본 발명의 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법에 의하면, 메인 셀과 레퍼런스 셀로 구성되는 한 쌍의 셀에 의해 하나의 데이터를 저장하도록 구성되어 메인 셀의 전류와 레퍼런스 셀의 전류에 의해 센싱 전위를 결정하도록 구성됨으로써, 보다 많은 센싱 마진을 확보할 수 있는 효과가 있다. 이에, 센싱 시에 페일(fail)이 발생하는 문제가 해결된다.
도 1은 종래 기술에 따른 이레이징 동작시 센싱 마진을 나타내는 그래프이다.
도 2는 종래 기술에 따른 프로그래밍 동작시 센싱 마진을 나타내는 그래프이다.
도 3은 본 발명의 일 실시예에 따른 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 블록 구성도이다.
도 4는 본 발명의 일 실시예에 따른 전류 미러 회로의 구성도이다.
도 5는 본 발명의 일 실시예에 따른 센싱 증폭기의 구성도이다.
도 6은 본 발명의 일 실시예에 따른 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법을 나타내는 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 프로그램 동작시 센싱 마진을 나타내는 그래프이다.
도 8은 본 발명의 다른 실시예에 따른 프로그램 동작시 센싱 마진을 나타내는 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 발명을 실시하기 위한 구체적인 내용에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 블록 구성도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리(100)는 레퍼런스 셀(reference cell)(110), 메인 셀(mail cell)(120), 전류 미러 회로(current mirror circuit)(130), 레퍼런스 멀티플렉서(reference multiplexer)(140), 메인 멀티플렉서(main multiplexer)(150), 센싱 증폭기(sensing amplifier)(160)를 포함하도록 구성될 수 있다.
비휘발성 메모리(100)는 레퍼런스 셀(110)과 메인 셀(120)로 구성되는 한 쌍의 셀에 의해 하나의 비트(bit) 데이터를 저장하도록 구성되며, 전류 미러 회로(130)에 의해 레퍼런스 셀(110)과 메인 셀(120)에 각각 상보적인(complementary) 데이터가 저장되고 유지되도록 구성된다.
레퍼런스 셀(110)과 메인 셀(120)의 전류에 의해 센싱 전위가 결정되기 때문에 종래보다 많은 센싱 마진(sensing margin)을 확보할 수 있어 센싱 페일(sensing fail)을 방지하는 데 유용하다.
이하, 세부적인 구성에 대하여 설명한다.
레퍼런스 셀(110)은 메인 셀(120)과 하나의 쌍을 이루며, 메인 셀(120)과 함께 하나의 비트 데이터를 저장하도록 구성된다. 레퍼런스 셀(110)은 메인 셀(120)과 반대의 값을 유지하도록 구성된다.
메인 셀(120)은 사용자에 의해 입력되는 데이터를 저장하게 되는 구성이다.
전류 미러 회로(130)는 메인 셀(120)에 사용자의 입력 데이터를 유지하도록 구성되며 레퍼런스 셀(110)에는 메인 셀(120)의 반대 값을 저장하도록 구성된다.
레퍼런스 멀티플렉서(140)는 비트 라인(bit line)을 선택하여 다수의 레퍼런스 셀(110) 중에서 특정 레퍼런스 셀(110)을 개별적으로 동작 제어할 수 있도록 구성된다.
메인 멀티플렉서(150)는 비트 라인(bit line)을 선택하여 다수의 메인 셀(120) 중에서 특정 메인 셀(120)을 개별적으로 동작 제어할 수 있도록 구성된다.
센싱 증폭기(160)는 메인 셀(120)의 데이터를 증폭하여 출력하도록 구성된다.
도 4는 본 발명의 일 실시예에 따른 전류 미러 회로의 구성도이다.
도 4에서 보듯이 전류 미러 회로(130)에서는 레퍼런스 셀(110)은 PMOS, Ma가 로드 트랜지스터(load transistor)로서 사용된다. 여기서, PGATE 신호는 Ma의 드레인과 게이트를 서로 연결하여 MOS 다이오드 연결 구조로 구성된다.
메인 셀(120)은 PMOS, Mb가 로드 트랜지스터로서 사용된다. 게이트 신호로 PGATE를 사용하게 되며, Ma와 Mb의 소스 전압은 같은 파워 노드를 사용하여 Ma와 Mb의 Vgs를 같게 함으로써 전류 미러의 기능을 수행한다.
따라서 Ma에 흐르는 전류는 레퍼런스 셀(110)에 흐르는 전류가 되고, Mb에 흐르는 전류는 Ma에 흐르는 전류의 복사 전류이므로 메인 셀(120)에 흐르는 전류의 양과 레퍼런스 셀(110)에 흐르는 전류 양에 따라 센싱 전위가 결정된다.
즉, 메인 셀(120)에 흐를 수 있는 전류의 양이 레퍼런스 셀(110)에 흐르는 전류의 양보다 크면 센스 노드는 낮아지고 반대로 메인 셀(120)에 흐를 수 있는 전류의 양이 레퍼런스 셀(110)에 흐르는 전류의 양보다 작으면 센스 노드는 상승하게 되어 트립 포인트에 의해 출력이 결정된다.
도 5는 본 발명의 일 실시예에 따른 센싱 증폭기의 구성도이다.
도 5에서 보듯이 센싱 증폭기(160)는 PMOS Mc와 NMOS Md의 인버터 구조로 구성된다.
PMOS Vt(threshold voltage)와 NMOS Vt의 상관관계에 의하여 트립 포인트가 결정되어서 센싱된다.
도 6은 본 발명의 일 실시예에 따른 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법을 나타내는 흐름도이다.
도 6을 참조하면, 비휘발성 메모리(100)의 초기 상태에서 이레이징(erasing) 동작을 하는 경우, 상보적(complementary) 관계를 갖는 한 쌍의 메인 셀(120)과 레퍼런스 셀(110)에 각각 '1'을 저장하여 이레이징한다(S101).
다음으로, '0'을 프로그래밍(programming)하는 경우, 전류 미러 회로(130)에 의해 메인 셀(120)을 '0'으로 프로그래밍(programming)하고, 전류 미러 회로(130)에 의해 레퍼런스 셀(110)을 '1'로 유지한다(S102).
이때, 레퍼런스 멀티플렉서(140) 및 메인 멀티플렉서(150)에 의해 선택되는 비트 라인(bit line)에 의해 다수의 메인 셀(120) 및 레퍼런스 셀(110)을 선택적으로 동작 제어하도록 구성될 수 있다.
여기서, 메인 셀(120)에 흐르는 전류가 레퍼런스 셀(110)에 흐르는 전류보다 많으면, 센싱 전위가 높아지고, 메인 셀(120)에 흐르는 전류가 레퍼런스 셀(110)에 흐르는 전류보다 적으면, 센싱 전위가 낮아지도록 구성될 수 있다.
다음으로, '1'로 프로그래밍하는 경우, 전류 미러 회로(130)에 의해 메인 셀(120)을 '1'로 유지하고 전류 미러 회로(130)에 의해 레퍼런스 셀(110)을 '0'으로 프로그래밍한다(S103).
이때, 레퍼런스 멀티플렉서(140) 및 메인 멀티플렉서(150)에 의해 선택되는 비트 라인(bit line)에 의해 다수의 메인 셀(120) 및 레퍼런스 셀(110)을 선택적으로 동작 제어하도록 구성될 수 있다.
여기서, 메인 셀(120)에 흐르는 전류가 레퍼런스 셀(110)에 흐르는 전류보다 많으면, 센싱 전위가 높아지고, 메인 셀(120)에 흐르는 전류가 레퍼런스 셀(110)에 흐르는 전류보다 적으면, 센싱 전위가 낮아지도록 구성될 수 있다.
다음으로, 메인 셀(120)을 센싱(sensing)하는 경우, 전류 미러 회로(130)를 이용하여 레퍼런스 셀(110)의 전류에 따라 상보적 관계에 있는 메인 셀(120)을 센싱한다(S104).
도 7은 본 발명의 일 실시예에 따른 프로그램 동작시 센싱 마진을 나타내는 그래프이고, 도 8은 본 발명의 다른 실시예에 따른 프로그램 동작시 센싱 마진을 나타내는 그래프이다.
도 7 및 도 8에서 보듯이, '0' 또는 '1'을 프로그래밍하는 경우, 기존에 비하여 센싱 전위가 더 낮아지거나 더 높아져서 보다 많은 센싱 마진을 확보하게 됨을 알 수 있다.
이에, 데이터 페일이 방지되게 됨을 알 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 레퍼런스 셀
120: 메인 셀
130: 전류 미러 회로
140: 레퍼런스 멀티플렉서
150: 메인 멀티플렉서
160: 센싱 증폭기

Claims (7)

  1. 비휘발성 메모리(non-volatile memory)의 초기 상태에서 상보적(complementary) 관계를 갖는 한 쌍의 메인 셀(mail cell)과 레퍼런스 셀(reference cell)에 제1 상태 값을 저장하여 이레이징(erasing) 동작하는 제1단계;
    상기 메인 셀을 제2 상태 값으로 프로그래밍(programming)하면서 상기 레퍼런스 셀(reference cell)을 상기 제1 상태 값으로 유지하거나 상기 메인 셀을 상기 제1 상태 값으로 유지하면서 상기 레퍼런스 셀을 상기 제2 상태 값으로 프로그래밍 하는 제2단계;
    전류 미러 회로(current mirror circuit)를 이용하여 상기 레퍼런스 셀의 전류에 따라 상보적 관계에 있는 상기 메인 셀을 센싱(sensing)하는 제3단계를 포함하되,
    상기 제2단계는,
    상기 전류 미러 회로에 의해 상기 제2 상태 값으로 프로그래밍(programming)하면서 상기 전류 미러 회로에 의해 상기 레퍼런스 셀(reference cell)을 상기 제1 상태 값으로 유지하여 상기 제2 상태 값을 프로그래밍하거나,
    상기 전류 미러 회로에 의해 상기 메인 셀을 상기 제1 상태 값으로 유지하면서 상기 전류 미러 회로에 의해 상기 레퍼런스 셀을 상기 제2 상태 값으로 프로그래밍 하여 상기 제1 상태 값을 프로그래밍하고,
    상기 제2단계 및 제3단계에서,
    상기 메인 셀에 흐르는 전류가 상기 레퍼런스 셀에 흐르는 전류보다 많으면, 센싱 전위가 높아지고, 상기 메인 셀에 흐르는 전류가 상기 레퍼런스 셀에 흐르는 전류보다 적으면, 센싱 전위가 낮아지도록 구성되는 것을 특징으로 하는 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법.
  2. 제 1 항에 있어서,
    상기 제1단계 및 상기 제2단계에서,
    상기 제1 상태 값은 '1'이고, 상기 제2 상태 값은 '0'인 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법.
  3. 삭제
  4. 삭제
  5. 제 2 항에 있어서,
    상기 제2단계는,
    '0'을 프로그래밍(programming)하는 경우, 상기 전류 미러 회로에 의해 상기 메인 셀을 '0'으로 프로그래밍(programming)하고, 상기 전류 미러 회로에 의해 상기 레퍼런스 셀(reference cell)을 '1'로 유지하고,
    '1'을 프로그래밍하는 경우, 상기 전류 미러 회로에 의해 상기 메인 셀을 '1'로 유지하고 상기 전류 미러 회로에 의해 상기 레퍼런스 셀을 '0'으로 프로그래밍 하되,
    멀티플렉서(multiplexer)에 의해 선택되는 비트 라인(bit line)에 의해 다수의 상기 메인 셀 및 상기 레퍼런스 셀을 선택적으로 동작 제어하도록 구성되는 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법.
  6. 삭제
  7. 삭제
KR1020150135001A 2015-09-23 2015-09-23 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법 KR101723974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150135001A KR101723974B1 (ko) 2015-09-23 2015-09-23 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135001A KR101723974B1 (ko) 2015-09-23 2015-09-23 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170035737A KR20170035737A (ko) 2017-03-31
KR101723974B1 true KR101723974B1 (ko) 2017-04-06

Family

ID=58500933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135001A KR101723974B1 (ko) 2015-09-23 2015-09-23 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법

Country Status (1)

Country Link
KR (1) KR101723974B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011621A (ko) 2017-07-25 2019-02-07 주식회사 엘지화학 불산을 저감하는 물질을 포함하는 전지 분리막

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863032B1 (ko) 2007-08-14 2008-10-13 주식회사 하이닉스반도체 데이터 버스 센스 앰프 회로
JP2012133834A (ja) 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 不揮発性半導体記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343455B1 (ko) * 1999-11-11 2002-07-11 박종섭 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법
KR101802448B1 (ko) * 2010-10-12 2017-11-28 삼성전자주식회사 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863032B1 (ko) 2007-08-14 2008-10-13 주식회사 하이닉스반도체 데이터 버스 센스 앰프 회로
JP2012133834A (ja) 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011621A (ko) 2017-07-25 2019-02-07 주식회사 엘지화학 불산을 저감하는 물질을 포함하는 전지 분리막

Also Published As

Publication number Publication date
KR20170035737A (ko) 2017-03-31

Similar Documents

Publication Publication Date Title
JP3688899B2 (ja) 半導体集積回路装置
US10031792B2 (en) Flash memory
KR100785185B1 (ko) 다치 데이터를 기억하는 불휘발성 반도체 기억 장치
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
US6734719B2 (en) Constant voltage generation circuit and semiconductor memory device
JP2008090991A (ja) フラッシュメモリ装置の電圧生成器
US11342010B2 (en) Managing bit line voltage generating circuits in memory devices
KR101442298B1 (ko) 데이터 독출 회로
KR100852179B1 (ko) 퓨즈 회로를 가지는 비휘발성 반도체 메모리 장치 및 그제어방법
US7885118B2 (en) Flash memory device and voltage generating circuit for the same
CN101414484B (zh) 非易失性存储装置
KR101723974B1 (ko) 전류 미러 회로를 이용하여 센싱 마진을 확보하는 비휘발성 메모리의 동작 방법
KR102256760B1 (ko) 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치
JP2009076169A (ja) 半導体記憶装置
JP2006331587A (ja) 半導体メモリ回路駆動方法および半導体メモリ回路
JP6103815B2 (ja) 不揮発性メモリ回路、及び半導体装置
US10790037B2 (en) Circuit for generating bias current for reading OTP cell and control method thereof
US9627083B1 (en) Nonvolatile memory devices relating to operation ranges
US9837150B2 (en) Nonvolatile memory devices having variable resistive load portion
JP3621542B2 (ja) 半導体集積回路
US11183252B2 (en) Dynamic voltage supply circuits and nonvolatile memory devices including the same
JP2017220025A (ja) 半導体装置
CN107293321B (zh) 用于抑制读取干扰的非易失性存储器件
KR101950918B1 (ko) 저항성 메모리 및 그 메모리 셀
CN115527572A (zh) 读出放大器电路、存储器及电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200122

Year of fee payment: 4