KR101687845B1 - 자기 메모리 소자 및 그것을 이용한 기억장치 - Google Patents

자기 메모리 소자 및 그것을 이용한 기억장치 Download PDF

Info

Publication number
KR101687845B1
KR101687845B1 KR1020117022001A KR20117022001A KR101687845B1 KR 101687845 B1 KR101687845 B1 KR 101687845B1 KR 1020117022001 A KR1020117022001 A KR 1020117022001A KR 20117022001 A KR20117022001 A KR 20117022001A KR 101687845 B1 KR101687845 B1 KR 101687845B1
Authority
KR
South Korea
Prior art keywords
magnetic
layer
thermal expansion
magnetic memory
memory element
Prior art date
Application number
KR1020117022001A
Other languages
English (en)
Other versions
KR20120027122A (ko
Inventor
미치야 야마다
야스시 오기모토
Original Assignee
아이아이아이 홀딩스 3, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이아이아이 홀딩스 3, 엘엘씨 filed Critical 아이아이아이 홀딩스 3, 엘엘씨
Publication of KR20120027122A publication Critical patent/KR20120027122A/ko
Application granted granted Critical
Publication of KR101687845B1 publication Critical patent/KR101687845B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

기록 전류를 저감시키면서도 높은 열안정성(보존 특성)을 유지하는 것이 가능한 자기 메모리 소자를 제공한다. 수직자화막을 포함하는 제 1의 자성체(22), 절연층(21) 및 수직자화막을 포함하는 기억층으로서의 제 2의 자성체(20)를 순차로 적층하여 이루어지는 자기 터널 접합부(13)와, 자기 터널 접합부(13)에 삽입한 열팽창층(28)을 구비한다. 통전에 수반하는 열팽창층(28)의 열팽창에 의해 제 2의 자성체(22)를 그 횡단면이 증가하는 방향으로 변형시켜, 자화 방향의 변화에 필요한 스위칭 전류 임계치를 감소시킨다.

Description

자기 메모리 소자 및 그것을 이용한 기억장치{MAGNETIC MEMORY ELEMENT AND STORAGE DEVICE USING SAME}
본 발명은, 자기(磁氣) 저항 효과를 이용하여 데이터를 판독하기 위한 자기 메모리 소자, 및 그 자기 메모리 소자를 이용한 불휘발성 기억장치에 관한 것이다.
근래, 플래시 메모리로 대표되는 불휘발성 반도체 기억 장치의 대용량화가 현저하고, 수백(數百) G바이트의 용량을 갖는 제품의 출시가 발표되는데 이르고 있다. 불휘발성 반도체 기억 장치는, 특히 USB 메모리나 휴대 전화용 스토리지로서의 상품 가치가 늘어나고 있고, 휴대 음악 플레이어용 스토리지로서도 내(耐)진동성이나 고(高)신뢰성, 또 저(低)소비전력이라는 고체 소자 메모리만의 원리적인 우위성을 살려, 상기의 음악 및 화상용의 휴대형 또는 가반형(可搬型) 전자 기기용 스토리지 디바이스로서 주류가 되고 있다.
한편, 상기한 스토리지용 응용과는 별도로, 정보 기기의 메인 메모리로서 현재 사용되고 있는 DRAM에 불휘발성을 갖게 함으로써, 사용시에는 순식간에 기동하고 대기시에는 소비전력을 한없이 제로로 하는 컴퓨터, 이른바 「인스턴트·온·컴퓨터」의 실현을 향한 연구도 정력적으로 행하여지고 있다. 이를 위해서는, DRAM으로서 요구되는 기술 사양인, (1) 스위칭 속도가 50㎱ 미만, (2) 재기록 횟수가 1016를 초과할 것, 이라는 요구를 만족하고, 게다가 불휘발성을 구비하는 메모리가 필요하다고 한다.
이와 같은 차세대 불휘발성 반도체 기억장치의 후보로서 강유전체(强誘電體) 메모리(FeRAM), 자기(磁氣) 메모리(MRAM), 상변화(相變化) 메모리(PRAM) 등의 각종의 원리에 의거한 불휘발성 메모리 소자의 연구 개발이 행하여지고 있지만, 상기한 DRAM을 대체하기 위한 기술 사양을 충족시키는 후보로서 MRAM이 유망하다고 보여지고 있다. 또한, 상기 기술 사양에서 들었던 재기록 횟수(>1016)는, 30㎱로 10년간의 액세스를 계속하는 경우의 액세스 횟수에 의거하여 상정되어 있는 수치이고, 메모리가 불휘발성을 갖는 경우에는 리프레시 사이클이 불필요하게 되기 때문에, 이만큼의 횟수가 필요하다고 할 수 없는 경우도 있다. MRAM은, 시작(試作) 레벨이기는 하지만, 1012 이상이 재기록 횟수 성능을 이미 클리어하고 있고, 그 스위칭 속도도 고속(<10㎱)이기 때문에, 다른 불휘발성 기억장치의 후보가 되는 기술과 비교하여 실현성이 특히 높은 것으로 보인다.
이 MRAM의 첫째의 문제점은, 셀 면적이 크다는 것과, 기록 에너지가 크다는 것이다. 현재 상품화되어 있는 소용량 4Mbit 정도의 MRAM은, 전류 자장 재기록형으로, 셀 면적이 20 내지 30F2(F는 제조 프로세스의 최소 가공 치수) 이상으로 너무나 크기 때문에, DRAM 치환 기술로서는 현실적이라고 할 수 없다. 이 상황에 대해, 2가지의 브레이크 스루가 되는 기술이 상황을 바꾸고 있다. 하나는 MgO 터널 절연막을 이용한 MTJ(자기 터널 접합)으로, 200% 이상의 자기 저항이 용이하게 얻어지는 기술이다(예를 들면, 비특허 문헌 1 참조). 또 하나는 전류 주입 자화 반전 방식(이하, STT 방식으로 약칭)으로, 전류 자장 재기록 방식에서는 치명적이었던 미세(微細) 셀에서의 반전 자장 증대의 문제를 회피 가능하게 하고, 역(逆)으로 스케일링에 의한 기록 에너지의 저감을 가능하게 하는 기술이다. 이 전류 자화 반전 방식에 의해, 이상적으로는 1트랜지스터-1MTJ가 가능해지기 때문에, 셀 면적도 6 내지 8F2로DRAM 수준으로 되는 것으로 상정된다(예를 들면, 특허 문헌 1, 비특허 문헌 2 참조).
여기서, 상술의 종래에 의한 MRAM의 동작에 관해 도 12를 이용하여 간단히 설명한다. 도 12는, 자기 메모리 소자(1')를 포함하는 부분을 나타내는 기억장치(10')의 확대 단면도이다. 또한, 이 도 12에 도시하는 기억장치(10')는, 특허 문헌 1에 기재되어 있는 것과 동등한 동작을 하는 것이다.
자기 메모리 소자(1')는, 자기 터널 접합(MTJ)부(13)을 가지며, 이 MTJ부(13)을 하부 전극(14)과 상부 전극(12)에 의해 끼우도록 하여 구성되어 있다. MTJ부(13)는, 아래(하부 전극(14)측)로부터 위(상부 전극(12)측)로 향하여, 핀층(22)(제 1의 자성체), 절연층(21) 및 기억층(20)(제 2의 자성체)을 순차로 적층한 구조를 갖는다. 여기서, 핀층(22) 및 기억층(20)은 수직자화막(垂直磁化膜)으로 하고 있다. 하부 전극(14)은, 기판(15) 중에 형성된 드레인 영역(24) 상에 형성되고, 또한 기판(15) 중에는, 드레인 영역(24)과 거리를 띄우고 소스 영역(25)이 형성된다. 드레인 영역(24)과 소스 영역(25)의 상부에는, 이들과 절연되어 게이트선(16)이 형성되고, 이 드레인 영역(24), 소스 영역(25) 및 게이트선(16)에 의해 MOS-FET가 구성된다. 또한, 소스 영역(25)의 위에는, 콘택트부(17)와 워드선(18)이 차례로 적층되고, 워드선(18)은 도시하지 않은 제어 회로에 접속된다. 또한 상부 전극(12)은, 비트선(11)에 접속되고, 비트선(11)도 도시하지 않은 제어 회로에 접속된다. 비트선(11)과 워드선(18)은, 층간 절연막(23)에 의해 서로 절연되어 있다.
다음에, 종래의 자기 메모리 소자(1')의 동작원리에 관해 도 13을 이용하여 설명한다. 도 13은, 도 12에서의 MTJ부(13)의 확대도이다.
도 12와 같이 구성된 자기 메모리 소자(1')에서는, 핀층(22)에 대한 기억층(20)의 상대적인 자화 방향에 의해 저항치가 변화한다(TMR 효과). 구체적으로는, 도 13(a)와 같이 기억층(20)의 자화 방향이 핀층(22)에 대해 역방향이면, 절연층(21)은 고저항 상태가 되고, 도 13(b)와 같이 기억층(20)의 자화 방향이 핀층(22)과 같은 방향이면, 절연층(21)은 저저항 상태가 된다. 이것을 이용하여 고저항 상태를 "0", 저저항 상태를 "1"과 대응시켜, 기억층(20)의 자화 상태(데이터)를 저항치로서 판독한다, 이것이 판독 원리이다(비특허 문헌 1 참조).
기록에 관해서는, 도 13(a)와 같이 기억층(20)→ 핀층(22) 방향의 전류(103)을 흘림에 의해, 기억층(20)이 고저항 상태로부터 동(同) 도(b)의 저저항 상태로 변화한다. 그리고, 저저항 상태에서 역방향의 전류를 흘리면, 이 저저항 상태로부터 동 도(a)의 고저항 상태로 변화한다. 이상이 기록 원리이다(비특허 문헌 2 참조).
기억장치(10')는, 이상과 같이 하여, 자기 메모리 소자(1')를 MOS-FET에 의해 선택하고, 그 자기 메모리 소자(1')에 기억한 정보를 판독함과 함께, 그 자기 메모리 소자(1')에 정보를 기록한다.
[특허 문헌]
특허 문헌 1 : 일본 특개2008-28362호 공보
[비특허 문헌]
비특허 문헌 1 : D. D. Djayaprawira 외, "230% room-temperatune magneto resistance in CoFeB/MgO/CoFeB magnetic tunnel junctio㎱", Applied Physics Letters, Vo1, 86, 092502, 2005년
비특허 문헌 2 : J. Hayakawa 외, "Current-induced magnetization switching in MgO barrier based magnetic tunnel junctio㎱ with CoFeB/Ru/CoFeB synthetic ferrimagnetic free layer", Japanese Journal of Applied Physics, Vol. 45, L1057-L1060, 2006년
비특허 문헌 3 : D. H. Lee 외, "Increase of temperature due to Joule heating during current-induced magnetization switching of an MgO-based magnetic tunnel junction", Applied Physics Letters, Vo1.92, 233502, 2008년
종래의 자기 메모리 소자의 기록 전류는, STT 방식에 의해 어느 정도 감소한 것이지만, 여전히 아직도 크고, 더한층의 감소가 요망되고 있다. 이 문제에 관해 설명하면, 기록에 필요해지는 스위칭 전류 임계치는,
Jc ∝ αMsVHk … (1)
에 의해 계산된다(여기서, Ms는 기억층의 자화량, Hk는 기억층의 이방성 자장, α은 덤핑 정수, V는 체적이다). 이 식으로부터, 스위칭 전류 Jc를 저하시키기 위해서는 Ms, V, Hk의 파라미터 중의 어느 하나를 작게 하면 좋은 것을 알 수 있다. 그러나, 체적 V나 이방성 자장 Hk를 감소시키면, 자화(데이터)를 보존할 수 있는 기간에 직접 관계되는 열안정성(熱安定性)
△therm = KuV/kBT = MsHkV/2kBT … (2)
도 함께 감소하여 버리게 된다. MRAM에서, 데이터의 열안정성은 직접 성능에 영향을 주는 매우 중요한 특성이기 때문에, 기록 전류 감소를 위한 체적 V나 이방성 자장 Hk의 감소에 의해 열안정성이 희생이 되는 것은 바람직하지 않다. MRAM의 실용화를 위해서는, 열안정성 △therm은 40 정도 필요하게 되어 있고, 이것을 만족하는 조건하에서의 스위칭 전류 밀도 Jc는, 현재의 상태 2~4×106A/㎠ 정도로, 아직도 크다.
한편, 대용량(Gbit 클래스)을 목표로 하기 위해서는, 스위칭 전류 Jc를 5×105A/㎠ 이하로 저감할 필요가 있다. 즉, 현재의 상태로부터 1/4 이상의 저감이 필요하다.
본 발명은, 상기 문제점을 감안하여 이루어진 것이고, 그 목적은, 기록 전류를 저감시키면서도 높은 열안정성(보존 특성)을 유지하는 것이 가능한 자기 메모리 소자를 제공하고, 이에 의해, 신뢰성이 높고 저소비전력의 불휘발성 반도체 기억 장치를 제공하는 것에 있다.
본원의 발명자들은, 자기 메모리 소자(MRAM의 소자)에서의 전류 자화 반전(STT)방식의 동작원리를 다시 생각하여 상기 과제를 음미한 결과, 이하에 나타내는 자기 메모리 소자와 불휘발성 기억장치의 발명에 이르렀다.
즉, 본 발명에 관한 제 1의 자기 메모리 소자는, 수직자화막을 포함하는 제 1의 자성체, 절연층 및 수직자화막을 포함하는 기억층으로서의 제 2의 자성체를 순차로 적층하여 이루어지는 자기 터널 접합부와, 상기 제 1의 자성체 측에 위치하는 제 1의 전극과, 상기 제 2의 자성체 측에 위치하는 제 2의 전극을 가지며, 상기 제 1의 자성체에 대한 상기 제 2의 자성체의 상대적인 자화 방향을 상기 자기 터널 접합부에로의 통전에 의해 변화시켜, 상기 절연층의 저항치의 고저를 규정하도록 구성되어 있다. 이 자기 메모리 소자는, 상기 자기 터널 접합부에 삽입한 열팽창층을 구비하고, 상기 통전에 수반하는 상기 열팽창층의 열팽창에 의해 상기 제 2의 자성체를 그 횡단면이 증가하는 방향으로 변형시켜, 상기 자화 방향의 변화에 필요한 스위칭 전류 임계치를 감소시키도록 한 것을 특징으로 하고 있다.
상기 구성에 의해, 열안정성의 요소의 하나인 자기 이방성 에너지가 기록시와 기록하지 않는 기간에서 동적으로 변화하게 된다. 기록시에는 열안정성을 감소시키고, 기록하지 않는 기간에서는 열안정성을 향상시키는 이 구성에 의하면, 데이터(자화)의 높은 보존 특성과 낮은 기록 전류를 양립시키는 것이 가능해진다.
상기 제 2의 자성체의 왜곡 방향은, 그 제 2의 자성체와 절연층과의 계면에 평행한 하나의 단면(斷面)에서, 그 단면적을 증가시키는 방향이다. 따라서 기록시에 수직 방향의 자기 이방성 에너지(Ku)를 효율적으로 감소시켜, 기록에 필요한 전류를 저감하는 것이 가능해진다.
상기 열팽창층은, 예를 들면, 실온 내지 200℃의 온도 범위에서 상기 제 2의 자성체보다 선열팽창계수(線熱膨脹係數)가 큰 재료로 형성되고, 상기 제 2의 자성체와 상기 제 2의 전극 사이에 삽입된다.
이 구성에 의하면, 기록시에 기록 전류에 의한 줄 열로 제 2의 자성체 내부에 열응력을 효율적으로 발생시켜 제 2의 자성체의 자기 이방성 에너지를 감소시키고, 그에 의해, 기록에 필요한 전류를 저감시키는 것이 가능해진다.
바람직한 실시형태로서, 적어도 상기 열팽창층의 측면에 접하여 그 열팽창층의 팽창을 촉진하는 신축층(伸縮層)을 형성할 수 있다. 이 구성에 의하면, 열팽창층이 더 용이하게 팽창시켜지도록 되기 때문에, 더욱 기록 전류를 저감하는 것이 가능해진다.
상기 신축층은, 상기 제 2의 자성체의 측면에도 접하는 형태로 형성하여도 좋고, 그 경우, 상기 신축층의 열팽창률과 영률의 곱이 상기 제 2의 자성체의 그것보다도 작아지도록 설정된다. 이 구성에 의하면, 상기 신축층이 상기 제 2의 자성체의 왜곡 변형을 억제하는 것이 방지된다.
상기 열팽창층은, 형상기억(形狀記憶) 합금으로 형성할 수 있다. 이 구성에 의하면, 형상기억 합금의 큰 왜곡 변형에 의해 제 2의 자성체 내부에 큰 응력을 발생시켜, 더 효과적으로 기록 전류를 감소시키는 것이 가능하다.
본 발명에 관한 제 2의 자기 메모리 소자는, 면내자화막(面內磁化膜)을 포함하는 제 1의 자성체, 절연층 및 면내자화막을 포함하는 기억층으로서의 제 2의 자성체를 순차로 적층하여 이루어지는 자기 터널 접합부와, 상기 제 1의 자성체 측에 위치하는 제 1의 전극과, 상기 제 2의 자성체 측에 위치하는 제 2의 전극을 가지며, 상기 제 1의 자성체에 대한 상기 제 2의 자성체의 상대적인 자화 방향을 상기 자기 터널 접합부에의 통전에 의해 변화시켜, 상기 절연층의 저항치의 고저를 규정하도록 구성되어 있다. 이 자기 메모리 소자는, 상기 자기 터널 접합부에 삽입한 열수축층을 구비하고, 상기 통전에 수반하는 상기 열수축층의 열수축에 의해 상기 제 2의 자성체를 그 횡단면이 감소하는 방향으로 변형시켜, 상기 자화 방향의 변화에 필요한 스위칭 전류 임계치를 감소시키도록 한 것을 특징으로 하고 있다.
상기 구성에 의하면, 상기 제 1의 자기 메모리 소자와 마찬가지로, 자기 이방성 에너지를 변화시켜 기록에 필요한 전류를 감소시킬 수 있다.
상기 제 2의 자성체의 왜곡 방향은, 그 제 2의 자성체와 절연층과의 계면에 평행한 하나의 단면에서, 그 단면적을 감소시키는 방향이다. 따라서 상기 구성에 의하면, 기록시에 면내자화막에서 수직 방향의 자기 이방성 에너지를 증가시켜, 면 내 방향의 자기 이방성 에너지를 상대적으로 감소시키는 것, 즉, 결과적으로 기록에 필요한 전류를 저감할 수 있다.
상기 열수축층은, 예를 들면, 실온 내지 200℃의 온도 범위에서 상기 제 2의 자성체보다 선열팽창계수가 작은 재료로 형성되고, 상기 제 2의 자성체와 상기 제 2의 전극 사이에 삽입된다.
이 구성에 의하면, 기록시에 기록 전류에 의한 줄 열로 제 2의 자성체 내부에 열응력을 효율적으로 발생시켜 수직 방향의 자기 이방성 에너지를 증대시키고, 그에 의해, 기록에 필요한 전류를 저감시키는 것이 가능해진다.
바람직한 실시형태로서, 적어도 상기 열수축층의 측면에 접하여 그 열수축층의 수축을 촉진하는 신축층을 형성할 수 있다. 이 구성에 의하면, 열수축층이 더 용이하게 수축시켜지도록 되기 때문에, 더욱 기록 전류를 저감하는 것이 가능해진다.
상기 신축층은, 상기 제 2의 자성체의 측면에도 접하는 형태로 형성하여도 좋고, 그 경우, 상기 신축층의 영률이 상기 제 2의 자성체의 그것보다도 작게 설정됨과 함께, 상기 신축층의 열팽창률이 상기 제 2의 자성체의 그것보다도 크게 설정된다. 이 구성에 의하면, 상기 신축층이 상기 제 2의 자성체의 왜곡 변형을 억제하는 것이 방지된다.
상기 열수축층은, 형상기억 합금으로 형성할 수 있다. 이 구성에 의하면, 형상기억 합금의 큰 왜곡 변형에 의해 제 2의 자성체 내부에 큰 응력을 발생시켜, 더 효과적으로 기록 전류를 감소시키는 것이 가능하다.
본 발명에 관한 불휘발성 기억장치는, 상기한 자기 메모리 소자와, 그것에 직렬로 접속한 스위치 소자 또는 정류 소자와, 상기 자기 메모리 소자에 기록 전류를 흘림으로써 기록 및 소거를 행하는 정보 재기록 수단과, 상기 자기 메모리 소자를 흐르는 전류량으로부터 기억된 정보를 판독하는 판독 수단을 구비하여 이루어지는 것을 특징으로 하고 있다.
상기한 불휘발성 기억장치에 의하면, 각 자기 메모리 소자에서의 데이터의 열안정성을 손상시키는 일없이 기록에 필요한 전류를 감소시킬 수 있다. 따라서, 고신뢰성·저소비전력의 불휘발 기억장치를 고밀도로 기판상에 집적할 수 있게 되고, 그 결과, 고성능의 불휘발성 기억장치를 저비용으로 제공할 수 있다.
본 발명에 관한 자기 메모리 소자 및 스토리지 디바이스에 의하면, 기억층으로서의 자성체의 내부 응력을 변화시킴에 의해 기록시에 자기 이방성 에너지가 감소되고, 그 결과로서 기록에 필요한 전류가 저감된다. 한편, 기록을 하지 않는 기간에는, 자기 메모리 소자의 재료가 본래 갖고 있는 높은 열안정성으로 데이터(자화)를 보존하는 것이 가능하다. 즉, 본 발명에 의하면, 낮은 기록 전류와 데이터의 길다란 보존 기간을 양립하는 것이 가능해진다.
도 1은 본 발명의 제 1의 실시형태에 의한 자기 메모리 소자의 구성을 도시하는 단면도.
도 2는 제 1의 실시형태에 의한 자기 메모리 소자의 동작을 설명하기 위한 단면도.
도 3은 응력에 의해 기억층의 자화의 안정성을 저하시키는 양상을 도시하는 개념도.
도 4a는 제 1의 실시형태에 의한 자기 메모리 소자의 제 1의 제작과정을 도시하는 단면도.
도 4b는 제 1의 실시형태에 의한 자기 메모리 소자의 제 2의 제작과정을 도시하는 단면도.
도 4c는 제 1의 실시형태에 의한 자기 메모리 소자의 제 3의 제작과정을 도시하는 단면도.
도 4d는 제 1의 실시형태에 의한 자기 메모리 소자의 제 4의 제작과정을 도시하는 단면도.
도 4e는 제 1의 실시형태에 의한 자기 메모리 소자의 제 5의 제작과정을 도시하는 단면도.
도 4f는 제 1의 실시형태에 의한 자기 메모리 소자의 제 6의 제작과정을 도시하는 단면도.
도 4g는 제 1의 실시형태에 의한 자기 메모리 소자의 제 7의 제작과정을 도시하는 단면도.
도 5는 본 발명에 의한 자기 메모리 소자에서의 전류와 소자 온도의 관계를 도시하는 그래프.
도 6은 본 발명의 제 2의 실시형태에 의한 자기 메모리 소자의 구성을 도시하는 단면도.
도 7은 본 발명의 제 3의 실시형태에 의한 자기 메모리 소자의 구성을 도시하는 단면도.
도 8a는 제 3의 실시형태에 의한 자기 메모리 소자의 제 1의 제작과정을 도시하는 단면도.
도 8b는 제 3의 실시형태에 의한 자기 메모리 소자의 제 2의 제작과정을 도시하는 단면도.
도 8c는 제 3의 실시형태에 의한 자기 메모리 소자의 제 3의 제작과정을 도시하는 단면도.
도 8d는 제 3의 실시형태에 의한 자기 메모리 소자의 제 4의 제작과정을 도시하는 단면도.
도 9는 본 발명의 제 4의 실시형태에 의한 자기 메모리 소자의 제작방법을 도시하는 개념도.
도 10은 본 발명에 관한 불휘발성 기억장치의 한 실시예인 크로스 포인트형 메모리 셀 어레이의 회로 구성을 도시하는 블록 다이어그램.
도 11은 본 발명에 관한 불휘발성 기억장치의 다른 실시 예인 크로스 포인트형 메모리 셀 어레이의 회로 구성을 도시하는 블록 다이어그램.
도 12는 종래 기술에 의한 자기 메모리 소자의 구성예를 도시하는 단면도.
도 13은 종래 기술에 의한 자기 메모리 소자의 동작원리를 설명하는 도면.
이하, 본 발명에 관한 자기 메모리 소자와 그 제작방법, 및 기억장치의 실시의 형태를 도면에 의거하여 설명한다.
[제 1의 실시형태]
도 1은, 자기 메모리 소자(1-1)를 포함하는 부분을 나타내는 기억장치(10-1)의 확대 단면도이다. 또한, 도 1, 도 2에서는, 도 12에 도시하는 요소와 동일한 요소에 동일한 부호를 붙이고, 그 설명을 생략한다. 본 실시형태의 자기 메모리 소자(1-1)는, 기억층(20)과 상부 전극(12) 사이에 열팽창층(28)을 삽입한 점에 있어서, 도 12에 나타냈던 종래의 자기 메모리 소자(1')와 구성이 다르다. 또한, 이 자기 메모리 소자(1-1)에서의 판독과 기록의 동작원리는, 상기 종래의 자기 메모리 소자(1')에서의 그것과 마찬가지이기 때문에, 그 설명을 생략한다.
상기 열팽창층(28)을 구비하는 자기 메모리 소자(1-1)는, 이하의 이유에 의해 기록 전류의 저감이 가능하다. 즉, 현재의 상태에서, 자기 메모리 소자에서의 기록(STT) 전류는 크고(>106A/㎠), 이 때문에, 이 전류에 의해 생기는 줄 열이 절연층(21) 부근의 온도를 80 내지 150K 정도 상승시킨다(상기 비특허 문헌 3 참조). 도 2는, 기록 동작 중의 자기 메모리 소자(1-1)의 양상을 도시하는 도 1과 같은 확대 단면도이다. 이 도 2에서, 화살표 101은 응력의 방향을, 화살표 102는 자화의 방향을, 화살표 103은 기록 전류의 방향을 각각 나타낸다.
기록 전류에 의한 온도 상승이 열팽창층(28)에 전해지면, 도시하는 바와 같이, 그 열팽창층(28)이 열팽창 한다. 그리고, 이 열팽창 한 열팽창층(28)은, 기억층(20)을 인장(引張)하여, 그 기억층(20)의 내부에 상기 응력을 발생시킨다. 이 응력은, 후술하는 바와 같이 자기 이방성 에너지를 감소시키기 때문에, 기록에 필요한 전류를 저감하는 것이 가능해진다.
이 응력에 관해 도 3을 이용하여 설명한다. 도 3은, 기억층(20)의 하나의 횡단면도(절연층(21)과의 계면에 평행한 단면도)를 상방에 도시하고, 그 기억층(20)의 정면도를 하방에 도시한다. 또한, 이 도 3은, 열팽창층(28)에 의해 인장되기 전의 기억층(20)의 형상을 파선으로 나타내고, 인장된 후의 기억층(20)의 형상을 실선으로 나타낸다. 이와 같이, 기억층(20)은, 열팽창층(28)의 열팽창에 의한 인장 작용에 의해, 그 횡단면의 면적을 증가시키는 방향으로 왜곡되어 변형을 한다. 왜곡 변형한 기억층(20)의 내부에는, 인장 응력이 발생하고 있고, 이 때문에, 자기 이방성 에너지의 일부인 자기 탄성 에너지(Emel=3/2λσ : λ는 자왜정수(磁歪定數), σ는 응력)가 변화한다. 이 자기 탄성 에너지의 변화는, 수직 방향의 자기 이방성 에너지를 감소시키도록 작용하기 때문에, 자화의 방향이 수직 방향(원래의 방향)보다 조금 기울어지게 된다. 이 결과, 이 제 1의 실시형태에 의하면, 자화 반전(反轉)에 필요한 스위칭 전류 임계치 Jc를 감소시킬 수 있다. 또한, 도 3에서는 기억층(20)이 중심점에 대해 대칭으로 왜곡되도록 그려져 있지만, 이와 같이 대칭적으로 왜곡되는 것은 특별히 필요하지 않다. 요컨대, 왜곡된 후의 단면적이 원래의 단면적보다도 증가하는 왜곡을 발생시키면 된다.
이상과 같이, 본 실시형태의 자기 메모리 소자(1-1)는, 기억층(20)의 왜곡 변형에 의한 자기 이방성 에너지의 감소 변화에 의거하여 기록 전류를 저감시키도록 구성되어 있다.
여기서, 기억층(20)(제 2의 자성체)의 재료로서는, 예를 들면, TbCo, TbFeCo, GdCo, GdFeCo, FePt, CoPt, CoCrPt-SiO2 등의 수직 자기 이방성을 갖는 강자성체, [Co/Pd]n 등과 같이 수직 자기 이방성을 갖는 강자성체와 비자성체를 적층시켜, 강자성체끼리를 자기적으로 결합시킴으로써 열안정성을 높인 자성-비자성 적층 재료, 및, 이들에 스핀 편극 재료(후술)를 적층한 재료가 적합하다. 특히, TbCo, GdCo, TbFeCo, GdFeCo 등의 희토류-천이금속 합금은 자왜정수가 크고, 또한 선팽창계수(열팽창률)가 낮기 때문에, 기록 전류를 감소시키기 쉬운 알맞은 재료이다.
전술한 스핀 편극 재료란, 다음의 2종류의 합금을 나타내는 것으로 한다.
(1) 스핀 편극률(偏極率)이 높은 재료(예를 들면, 호이슬러(Heusler) 합금 등의 하프 메탈).
(2) Fe, FeCo, FeCoB 등과 같이 △1 밴드에 관하여 스핀이 완전히 편극하고 있는 자성체.
또한, (2)를 스핀 편극 재료에 포함하는 이유는, 이러한 자성체(Fe, FeCo, FeCoB 등)는 MgO와 같은, 적층 방향에 대해 4회 대칭성을 갖는 절연층과 조합시켜 스핀 터널 접합을 구성하면, 상기 절연층이 △1 밴드 전도(傳導) 전자를 선택적으로 투과함에 의해, 실효적인 스핀 편극률을 높일 수 있기 때문이다. 이와 같은 FeCo 등을 이용한 구성에서는, 조건을 최적화함에 의해, 1000% 정도의 자기 저항비를 얻을 수 있음이, 이론적으로도 실험적으로도 명백하게 되어 있다.
한편, 열팽창층(28)의 재료로서는, 실온 내지 200℃의 범위에서의 선팽창계수(열팽창률)가 기억층(20)보다 큰 재료가 적합하다. 구체적으로는, Al(∼23ppm/K), Ag(20ppm/K), Ni(18ppm/K), Cu(17ppm/K), Mg(∼28ppm/K)나 Si(∼24ppm/K) 등의 금속막, 또는 이들을 포함하는 합금막, 또는 Ni-Cr-Mn이나 Ni-Cr(∼18ppm/K) 등의 스테인리스 원료를 이용한 합금막 등이 바람직하다. 또한, 핀층(22)용 재료로서는, 예를 들면 TbFeCo 등의 종래와 같은 재료를 이용할 수 있다(상세는 상기한 특허 문헌 1, 비특허 문헌 2에 기재).
다음에, 도 1 및 도 4a 내지 도 4g를 참조하여, 상기 자기 메모리 소자(1-1)의 제작방법에 관해 설명한다. 우선, 통상의 CMOS 프로세스에 의해, 도 4a와 같이, Si 웨이퍼(15) 상에 드레인 영역(24), 소스 영역(25), 게이트선(16), 콘택트 홀(17), 워드선(18), 하부 전극(14), 및 절연막(23A)을 형성한다.
그 후, 도 4b와 같이, 마그네트론 스퍼터법에 의해, 핀층(22)(TbFeCo 5㎚, FeCo 1㎚), 절연층(21)(MgO 1.0㎚), 기억층(20)(FeCo 1㎚, GdCo 2㎚), 열팽창층(28)(Al 5㎚), 및 상부 전극(12)(Ta 5㎚/Ru 10㎚/Ta 5㎚)을 제막(製膜)하고, 뒤이어, 포토 리소그래피에 의해 레지스트(51)를 직경 100㎚ 정도의 원형으로 노광·현상한다.
다음에, 도 4c와 같이, 이온 에칭에 의해 레지스트(51) 부분 이외의 스퍼터막을 깎아낸다. 그리고, 레지스트(51)를 용매나 애싱(ashing) 등으로 제거한 후, 도 4d와 같이, 층간 절연막(23B)(SiO2 60㎚)을 제막한다. 뒤이어, 도 4e 및 도 4f와 같이, 포토 리소그래피에 의해 상부 전극(12)의 상부에 콘택트 홀(60)을 형성하고, 그 후, 도 4g에 도시하는 바와 같이 비트선(11)을 형성한다. 자기 메모리 소자(1-1)는, 이상과 같이 하여 제작할 수 있다. 또한, 도 4e에서, 부호 51'는 레지스트를 나타낸다.
다음에, 본 실시형태의 자기 메모리 소자(1-1)의 효과에 관해 설명한다. 여기서, 기억층(20)의 형성 재료는 TbCo, 열팽창층(28)의 형성 재료는 Al이라고 한다. 기록 전류에 의해 절연층(21) 부근의 온도가 50K 정도 상승하는 경우, TbCo의 열팽창률(선열팽창계수)을 8ppm/K(어모르퍼스(amorphous) 철(鐵)합금막의 전형적 값)로 하면, Al의 열팽창률은 28ppm/K이다. 따라서 이 열팽창률의 차(差)에 의해 약 100MPa 정도의 응력이 TbCo 내부에 발생한다(TbCo의 영률을 100GPa로 하여 계산). 이 응력에 의한 자기 탄성 에너지의 변화는, TbCo의 자왜정수를 200ppm으로 하여, 4×105J/m(=4×106erg/cc) 정도이다. TbCo의 자기 이방성 에너지는, 2×105J/m(2×106erg/cc) 정도이기 때문에, 상기 자기 탄성 에너지의 변화에 의해 수직 방향의 자기 이방성 에너지가 지워지고, 그 결과, 상기 식(1)으로부터 계산된 스위칭 임계치 전류 Jc가 0으로 된다.
그러나, 소자 온도를 상승시키는데에도 전류가 필요하기 때문에, 기록 전류를 무제한으로 내릴 수는 없다. 도 5는, 자기 메모리 소자(1-1)의 온도와 스위칭 임계치 전류 Jc(계산치)와의 관계를 파선(210)으로 도시하고, 상기 자기 메모리 소자(1-1)의 온도 상승과 그 온도 상승에 필요한 전류(계산치)와의 관계를 실선(211)으로 도시하고 있다. 이 도 5에서는, 라인(210, 211)의 교점이 최소 기록 전류가 되고, 그 값은 ∼3×105A/㎠이다. 이것은, 전술한 기록 전류의 조건 Jc<5×105A/㎠를 충족시키고 있다.
한편, 기록을 하지 않는 기간에서는, 상기한 열응력은 발생하지 않기 때문에, 기억층(20)의 재료 본래의 자기 이방성 에너지가 유지된다. 이때의 열안정성 △t he rm은 100 이상(소자 사이즈 Φ100㎚)이다. 이상으로부터, 본 발명에 의한 자기 메모리 소자(1-1)에 의하면, 전술한 대용량 MRAM의 조건(기록 전류 조건, 열안정성의 조건)을 충족시킬 수 있고, 이것은, Gbit 클래스의 MRAM의 실현이 가능한 것을 나타내고 있다.
[제 2의 실시형태]
도 6은, 본 실시형태의 자기 메모리 소자(1-2)를 포함하는 부분을 도시하는 기억장치(10-2)의 확대 단면도이다. 또한, 도 6에서는, 도 1에 도시하는 요소와 동일한 요소에 동일한 부호를 붙이고, 그 설명을 생략한다.
본 실시형태의 자기 메모리 소자(1-2)는, 기억층(20)(제 2의 자성체) 및 핀층(22)(제 1의 자성체)으로서, 자화 방향이 도면에서의 좌우 방향인 면내자화막을 사용하고 있다. 또한, 이 자기 메모리 소자(1-2)는, 도 1에 가리키는 열팽창층(28)에 대신하여, 열수축층(29)을 마련한 구성을 갖는다.
전술한 바와 같이, 도 1에 도시한 제 1의 실시형태에 관한 자기 메모리 소자(1-1)에서는, 열팽창층(28)에 의해 그 단면적(기억층(20)과 절연층(21)과의 계면에 평행한 단면)을 증가시키는 방향으로 왜곡시켜져 있다(도 2 참조). 이에 대해, 본 실시형태의 자기 메모리 소자(1-2)에서는, 도시하는 바와 같이, 열수축층(29)에 의해 그 단면적(기억층(20)과 절연층(21)과의 계면에 평행한 단면의 면적)을 감소시키도록 왜곡시켜져 있다.
우선, 본 실시형태의 자기 메모리 소자(1-2)의 동작원리를 설명한다. 이 자기 메모리 소자(1-2)에서도, 제 1의 실시형태의 자기 메모리 소자(1-1)와 마찬가지로, 기록 동작시에 있어서 절연층(21)에 기록 전류가 흐른다. 이 기록 전류는, 줄 열을 발생시키기 때문에, 절연층(21) 부근의 온도가 ∼100K 정도 상승하고, 그에 수반하여 기억층(20)이 열팽창 한다. 이때, 열수축층(열수축 어시스트층)(29)의 열팽창계수가 기억층(20) 그것에 비하여 작기 때문에, 기억층(20)이 열수축층(29)에 인장되게 되고(좌우의 소(小)화살표 참조), 그 결과, 기억층(20)의 내부에 막 면적을 수축시키는 방향의 응력(압축 응력)이 발생한다. 이 압축 응력이 발생하면, 기억층(20)에서의 자기 탄성 에너지(Emel=λσ : λ는 자왜정수, σ는 응력)가 변화하고, 그 변화는 수직 방향의 자기 이방성 에너지를 감소시키도록 작용한다. 그 결과, 본 실시형태의 자기 메모리 소자(1-2)에 의하면, 자화 반전에 필요한 스위칭 전류 임계치를 감소시킬 수 있다.
본 실시형태에서의 기억층(20)(제 2의 자성체)의 재료로서는, 전술한 스핀 편극 재료의 단층막이나, 파마로이, CoCr 등의 강자성체, 또는 FeCoB/Ru/CoFe 등과 같이 수직 자기 이방성을 갖는 강자성체와 비자성체를 적층시켜, 강자성체끼리를 자기적으로 결합시킴으로써 열안정성을 높인 강자성-비자성 적층 재료, 또는 상기 강자성-비자성 적층 재료와 스핀 편극 재료를 적층한 재료 등이 적합하다. 특히, FeCo나 FeCoB가 MgO-MTJ의 구조에서 가장 실적이 있고 알맞다.
한편, 열수축층(29)의 재료로서는, 실온 내지 200℃의 범위에서 선팽창율이 기억층(20)(제 2의 자성체)보다 작은 금속재료가 적합하다. 예를 들면, 제 2의 자성체에 FeCo를 이용하는 경우에는, 그 선팽창율이 14ppm/K 정도이기 때문에, 열수축층으로서, Cr(∼6ppm/K), Ge(∼6ppm/K), Zr(∼5.4ppm/K), W(∼4.5ppm/K), Ta(∼6.3ppm/K), Ti(∼9ppm/K), Pt(∼9ppm/K), V(8.4ppm/K), Mo(∼5ppm/K), La(∼5ppm/K), Gd(∼4ppm/K), Ta(∼6.5ppm/K), W(∼5ppm/K) 등의 금속막 또는 이들의 합금막, 또는 인바(Invar) 효과를 갖는 인바 합금(FeNi, FeB, FeP, FeGd, CoB, FeAl, CrAl 등) 등을 이용하는 것이 바람직하다.
다음에, 본 실시형태의 자기 메모리 소자(1-2)의 효과에 관해 설명한다. 여기서는, 기억층(20)의 열팽창률을 14ppm/K 정도(FeCo를 이용한 경우), 열수축층(29)의 그것을 4ppm/K(Gd를 이용한 경우)로 한다. 기록시의 기록 전류에 의해 절연층(21) 부근의 온도가 50K 정도 상승하면, 기억층(20)과 열수축층(29)의 열팽창계수의 차에 의해 약 100MPa 정도의 응력이 기억층(20)의 내부에 발생한다(기억층(20)의 재료 FeCo의 영률∼200GPa). 이 응력은, 면 내 방향의 자기 이방성 에너지를 감소시킨다. 따라서 이 제 2의 실시형태에 관한 자기 메모리 소자(1-2)도 상기 제 1의 실시형태에 관한 자기 메모리 소자(1-1)와 마찬가지로, 기록에 필요한 스위칭 임계치 전류 Jc를 감소시킬 수 있다.
한편, 기록을 하지 않는 기간에서는, 상기한 열응력은 발생하지 않기 때문에, 제 1 실시형태의 때와 마찬가지로 높은 열안정성이 유지된다. 이상과 같이 하여, 본 실시형태에 관한 자기 메모리 소자(1-2)에 의하면, 기억층(20) 및 핀층(22)으로서 면내자화막을 사용하여, 전술한 대용량 MRAM의 조건(기록 전류 조건, 열안정성의 조건)을 충족시키는 것, 즉, Gbit 클래스의 MRAM을 실현하는 것이 가능해진다.
[제 3의 실시형태]
도 7은, 본 실시형태에 관한 자기 메모리 소자(1-3)를 포함하는 부분을 도시하는 기억장치(10-3)의 확대 단면도이다. 또한, 도 7에서는, 도 1에 도시하는 요소와 동일한 요소에 동일한 부호를 붙이고, 그 설명을 생략한다.
본 실시형태에 관한 자기 메모리 소자(1-3)는, 층간 절연막(23)과 열팽창층(28) 사이에 신축층(30)을 끼운 점에서 도 1에 도시한 제 1의 실시형태에 관한 자기 메모리 소자(1-1)와 구성이 다르다. 또한, 본 실시형태에서는, 상기 신축층(30)이 층간 절연막(23)과 기억층(20) 사이에도 개재하도록 마련되어 있다.
제 1의 실시형태에 관한 자기 메모리 소자(1-1)에서는, 열팽창층(28)이 기록 전류에 의한 줄 열로 열팽창하는데, 그때, 주위에 존재하는 층간 절연막(23) 때문에 그 열팽창 작용이 약간 억제되어 버리게 된다. 그래서, 본 실시형태에서는, 저탄성률의 포러스계 절연 재료 등에 의해 구성된 신축층(30)을 열팽창층(28)과 층간 절연막(23)의 사이에 삽입하고 있다. 이 구성에 의하면, 열팽창층(28)이 열팽창 하기 쉽게 되기 때문에, 기억층(20)의 자기 이방성 에너지를 보다 효율적으로 저하시키는 것이 가능해진다.
다음에, 이 제 3의 실시형태에 관한 자기 메모리 소자(1-3)의 제작방법에 관해 설명한다. 이 자기 메모리 소자(1-3)의 제작시에도, 도 4a 내지 도 4c의 프로세스(CMOS 내지 이온 에칭)가 실시되고, 그 후, 도 8a 내지 8d에 도시하는 프로세스가 실시된다. 도 4a 내지 도 4c의 프로세스에 관해서는 전술(前述)하였기 때문에, 이하, 도 8a 내지 8d에 도시하는 프로세스에 관해 설명한다.
도 4c의 이온 에칭 프로세스의 후, 레지스트(51)는 남겨둔 채로, 신축층(30)(다공질 SiOC ∼10㎚)을 플라즈마 CVD에 의해 형성하고(도 8a), 뒤이어, 지향성이 높은 ECR 플라즈마 에칭에 의해 신축층(30)의 일부를 깎아낸다(도 8b). 여기서, ECR 플라즈마는 지향성이 강하므로, 기억층(20) 등의 측벽부에 부착한 막은 삭제되기 어렵고, 막 평면상에 퇴적한 다공질 SiOC층이 우선적으로 깎아내어 진다. 그 결과, 측벽부에만 다공질 SiOC층이 남는다. 또한, 도시하지 않지만, 에칭 프로세스 장치의 관계로, 레지스트(51)나 절연막(23A)상에 약간 신축층(30)이 남는 일이 있지만, 동작상 문제가 되는 일은 없다.
이상과 같은 신축층(30)의 형성 프로세스의 후, 레지스트(51)를 아세톤이나 NMP 등을 용매로 하여 씻어낸다(도 8c). 이때 레지스트(51)의 제거가 불충분하면 초임계(超臨界) CO2 세정을 이용하는 것도 가능하다. 이후, 제 1 실시형태의 때와 같은 프로세스(도 4d 내지 도 4g)를 행하면, 본 실시형태에 관한 자기 메모리 소자(1-3)를 작성할 수 있다(도 8d).
본 실시형태에서의 신축층(30)은, 전기 절연체이며, 또한 영률 E와 선팽창계수 α의 곱이 기억층(20)의 그것보다도 작은 층인 것을 나타낸다. 이와 같은 재료로서는, 예를 들면 SiOC를 들 수 있다. SiOC는 열팽창률이 20ppm/K 정도이고, 기억층(20)의 TbCo의 전형치 8ppm/K보다 2배 이상 크다. 그래서, 이 경우, 신축층(30)의 영률 E는 1/2 미만으로 하여야 한다. 그러나, SiOC의 영률은, 제막시(PE-CVD)의 조건에 의해 1 내지 20GPa의 범위에서 조정할 수 있기 때문에, 이 영률 E의 조건을 충족시킬 수 있는 재료로서 알맞다. 또한, P-MSQ(porous Methylsilses Quioxane) 등의 유기 절연 재료(3 내지 18GPa)도 마찬가지 이유에 의해 알맞다. 그 밖에, SiOF, DIPB(Di-Iso-propenyl-benzene), NCS(Nanoclustering Silica), HSQ(수소 실세스키옥산), BCB(Benzocyclobutene), PAE(폴리아릴에테르) 등도 적합하다.
다음에, 이 제 3의 실시형태에 관한 자기 메모리 소자(1-3)의 효과에 관해 설명한다. SiOC는, 선열팽창률 α가 수ppm, 영률 E가 <20GPa 정도이기 때문에, 이들의 곱 E×α가 기억층(20)의 재료인 TbCo의 그것보다 훨씬 작다. 따라서, 기억층(20)의 TbCo의 열팽창이 억제될 우려는 없어지고, 그 결과, 기억층(20)에 효율적으로 열응력을 가하여 자기 이방성 에너지의 변화를 야기할 수 있다.
그런데, 신축층(30)의 재료로서 이용한 SiOC를 층간 절연막(23)의 재료로서도 이용하는 것이 생각된다. 그러나, 프로세스의 관계로 층간 절연막(23)에는 기계적 강도(영률 8GPa 이상)를 갖게 할 필요가 있기 때문에, 그와 같은 조건을 충족시키는 SiOC로 신축층(30)도 제작하면, 기억층(20)의 열팽창이 다소 억제되고 버릴 우려가 있다. 그래서, 층간 절연막(23)을 SiOC로 형성하는 경우에는, 전체의 기계적 강도를 손상시키는 일없이 기록 전류를 저감할 수 있도록, 제막 조건(PE-CVD의 플라즈마 전력, 가스압)에 의한 SiOC의 영률의 조정(1 내지 20GPa)에 의해, 신축층(30)의 영률과 층간 절연막(23)의 영률에 차(전자의 영률<후자의 영률)를 붙이도록 하는 것이 바람직하다.
마찬가지로, 신축층(30)의 재료로서 이용한 상기 p-MSQ를 층간 절연막(23)의 재료로서도 이용하는 것이 생각되지만, 이 경우에도, 상기 SiOC의 적용에 수반하는 문제와 같은 문제가 생길 우려가 있다. p-MSQ는, SOD(Spin on Dielectrics)에 의해 형성하게 되는데, p-MSQ 원료가 되는 용액 중의 휘발성 물질의 분량(分量)에 의해 영률을 조정(3 내지 18GPa)할 수 있다. 따라서 p-MSQ를 층간 절연막(23)의 재료로서 이용하는 경우에는, SiOC 적용시와 마찬가지로, 전체의 기계적 강도를 손상시키는 일없이 기록 전류를 저감할 수 있도록, 신축층(30)의 영률과 층간 절연막(23)의 영률을 적절하게 설정한다.
[제 4의 실시형태]
다음에, 본 발명의 제 4의 실시형태에 관한 자기 메모리 소자에 관해 설명한다. 도시하지 않지만, 이 제 4의 실시형태에 관한 자기 메모리 소자는, 도 1에 도시한 제 1의 실시형태에서의 열팽창층(28)에 대신하여, 형상기억 합금으로 이루어지는 열팽창층을 배치한 구성을 갖는다. 이 형상기억 합금으로서는, 예를 들면, 100 내지 200℃에 가열한 경우에 최대 1% 정도 형상이 변화하는 형상기억 합금(NiTiCu나 NiTi, CuZnAl 등)이 사용된다.
제 1 실시형태에서는, 기억층(20)에 작용하는 열응력이 100MPa 정도라고 계산하였다. 이것은, 기억층(20)이 희토류-천이금속 합금과 같이 큰 자왜정수(>100ppm)를 갖는 재료로 형성되는 경우에는, 자기 이방성 에너지를 감소시키는데 충분한 응력이다. 그러나, 기억층(20)이 CoCrPt(-SiO2)나 FePt 등의 자왜정수가 1자릿수 작은 재료(천이금속만으로 구성되는 합금)로 형성되는 경우에는, 같은 크기의 응력을 인가해도, 자기 이방성 에너지의 감소는 작게 되어 버린다. 그래서, 본 실시형태에서는, 상기 형상기억 합금을 이용하여, 기억층(20)에 제 1 실시형태에서의 응력보다도 1자릿수 정도 큰 응력을 발생시키고 있다. 따라서, 이 제 4의 실시형태에 관한 자기 메모리 소자에 의하면, 기억층(20)이 CoCrPt(-SiO2)나 FePt 등의 자왜정수가 1자릿수 작은 재료로 형성되는 경우에서도, 자기 이방성 에너지를 충분히 감소시켜, 기록 전류 감소 효과를 얻는 것이 가능해진다.
이하, 본 실시형태에 관한 자기 메모리 소자의 제작방법의 한 예에 관해 설명한다. 본 실시형태에 관한 자기 메모리 소자의 제작시에도, 도 4a의 프로세스(마그네트론 스퍼터의 전(前)의 프로세스)가 실시되고, 계속하여, 도 4b와 같이, 마그네트론 스퍼터법에 의해, 핀층(22)(TbFeCo 5㎚, FeCo 1㎚), 절연층(21)(MgO 0.5㎚), 기억층(20)(FeCo 1㎚, TbCo 2㎚)이 차례로 제막된다.
다음에, 도 9에 도시하는 바와 같이 기판마다 소자 전체를 볼록형으로 왜곡시키고(곡률 반경은 2m 정도), 또한 기판을 약 300℃에 가열한 상태에서의 스퍼터링에 의해 5㎚두께의 NiTiCu를 형상기억 합금으로 이루어지는 열팽창층(도 1 및 도 7의 열팽창층(28)에 대신한 열팽창층)으로서 형성한다. 그리고, 이 스퍼터링 후, 실온까지 기판을 냉각한 후, 도 4b에 도시하는 상부 전극(12)(Ta 5㎚/Ru 1.0㎚/Ta 5㎚)을 적층한다. 그 후, 포토 리소그래피(또는 전자선 리소그래피)에 의해 레지스트(51)를 직경 100㎚ 정도의 원형으로 노광·현상한다. 이 후의 프로세스는, 제 1(또는 제 3) 실시형태의 자기 메모리 소자(1-1)(또는 1-3)의 제작에 관한 그것과 완전히 같기 때문에 생략한다.
본 실시형태에서 열팽창층으로서 이용하는 형상기억 합금은, 그 재료로서 상기 NiTiCu나 NiTi, CuZnAl 등이 적합하다. 특히 NiTiCu는, 300℃ 정도의 기판 가열로 결정화하기 때문에, 자성층에 대한 영향이 적어 최적이다.
다음에, 이 제 4의 실시형태에 관한 자기 메모리 소자의 작용 및 효과에 관해 설명한다. 제 1 실시형태의 설명에서도 기술한 바와 같이, 본 발명에 의한 자기 메모리 소자는 기록 전류에 의한 줄 열에 의해 기억층(20)의 온도가 100K 정도 상승한다. 이때, 기억층(20)의 상부에 위치한 NiTiCu로 이루어지는 형상기억 합금(열팽창층)도 100K 정도 온도가 상승하기 때문에, 형상 변화를 일으킨다. 이 결과, 기억층(20)은, 이 형상 변화한 형상기억 합금에 의해 인장되어, 그 단면적(기억층(20)과 열팽창층의 계면에 평행한 하나의 단면)이 증대한다. 이 때의 기억층(20)의 왜곡량은, 최대로 약 1%이다. 이 왜곡량은, 제 1 내지 제 3 실시형태에서의 기억층(20)의 왜곡량에 비하여 1자릿수 이상 크다. 따라서 이 왜곡에 의해 기억층(20)(예를 들면, TbCo로 형성되는) 내부에 발생하는 응력도 크고, 최대로 약 1GPa에도 도달한다.
이와 같이, 이 제 4의 실시형태에 관한 자기 메모리 소자에 의하면, 기억층(20)에 큰 응력을 발생시키는 것이 가능하기 때문에, 기억층(20)의 재료인 TbCo를 CoCrPt계의 구래뉼라 합금이나 FePt, CoPt 등으로 치환하여도 충분한 자기 탄성 에너지 변화(∼105J/m)를 발생시킬 수 있다. CoPt나 CoCrPt-SiO2은, TbCo 등의 희토류-천이금속 합금보다도 산화(경년 열화)에 강하다는 이점을 갖는다. 따라서 이 제 4의 실시형태에 관한 자기 메모리 소자에 의하면, 보다 고신뢰, 고수명의 불휘발성 기억장치를 실현하는 것이 가능해진다.
[제 5의 실시형태]
다음에, 도 10 및 도 11을 참조하여, 상기한 각 실시형태에 관한 자기 메모리 소자(1)(1-1, 1-2, 1-2 등)를 사용한 본 발명의 제 5의 실시형태에 관한 불휘발성 기억장치에 관해 설명한다.
도 10은, 크로스 포인트형 메모리 셀 어레이로서의 구성을 갖는 불휘발성 기억장치(10)의 블록 다이어그램이다. 이 불휘발성 기억장치(10)에서는, 자기 메모리 소자(1)와 MOS-FET를 포함하는 각 메모리 셀이 워드 라인(WLi)(i=1 내지 n), 비트 라인(BLj)(j=1 내지 m), 및 게이트 라인(GLj)(j=1 내지 l)을 통하여 구동된다.
자기 메모리 소자(1)에는, 그들을 선택하기 위해 스위치로서 상기 MOS-FET가 각각 직렬로 접속되어 있다. 자기 메모리 소자(1)와 MOS-FET를 포함하는 각 메모리 셀은, 자기 메모리 소자(1)의 상부 전극이 행 라인인 워드 라인(WLi)에 접속됨과 함께, 하부 전극이 MOS-FET를 통하여 열 라인인 비트 라인(BLj)에 접속되고, 이에 의해, 크로스 포인트형 메모리 셀 어레이를 구성하고 있다. 본 실시형태의 불휘발성 기억장치(10)에서는, 예를 들면, 미리 Si기판 상에 상기 MOS-FET를 형성하고, 그 상부에 상기 자기 메모리 소자(1)를 형성하는 것이 가능하다.
상기 자기 메모리 소자(1)의 제작에 필요한 프로세스 온도의 최고치는, 어닐 처리를 위해 필요한 고작 350℃ 정도이기 때문에, 이 자기 메모리 소자(1)의 하부에 형성하는 전기 펄스 공급용의 트랜지스터나 셀 선택 스위치용으로 형성하는 MOS-FET의 성능이 상기 프로세스 온도에 의해 손상되는 일은 없다. 또한, 자기 메모리 소자(1)에 접속되는 배선도 어닐 처리를 위한 상기 온도에는 견딜 수 있기 때문에, 자기 메모리 소자(1)를 3차원적으로 적층한 구조로서, 메모리 용량을 증가시키는 것도 가능하다.
기록할 때에는, 워드 라인 디코더(110)에 의해, 워드 라인(WLi)(i=1 내지 n)중의 액세스되는 워드에 대응하는 라인이 선택되고, 또한, 게이트 라인 디코더(130)에 의해, 게이트 라인(GLj)(j=1 내지 l)중의 액세스되는 게이트에 대응하는 라인이 선택된다. 선택된 워드 라인에 접속된 메모리 셀에 대해서는, 기록하여야 할 데이터에 대응하는 신호(펄스 신호)가 비트 라인 디코더(120)로부터 비트 라인(BLj)(j=1 내지 m)을 통하여 인가된다. 액세스되지 않는 셀에 대해서는, 그 셀의 MOS-FET가 그 셀의 자기 메모리 소자(1)에 전류가 흐르는 것을 저지한다. 그리고, 액세스되는 메모리 셀에 대해 접속된 비트 라인 및 워드 라인의 사이에는, 기록이 필요한 데이터에 응하여 세트 동작 또는 리셋 동작을 실현하는 신호가 비트 라인 디코더(120)로부터 인가된다. 세트 동작과 리셋 동작은, 예를 들면, 전류의 극성으로 제어할 수도 있고, 전류의 펄스 폭으로 제어할 수도 있다.
비트 라인 디코더(120)는, 각 비트 라인에 대응하여 마련된 전류 검출부(도시 생략)를 구비하고 있다. 판독할 때에는, 기록시와 마찬가지로, 워드 라인 디코더(110)와 게이트 라인 디코더(130)에 의해 액세스되는 셀이 선택되고, 워드 라인에 대해 각 비트 라인이 흘리는 전류를 상기 전류 검출부에 의해 검출하여, 각 비트 라인에 대응하는 자기 메모리 소자(1)의 저항에 응한 전압치를 검출하고, 이 전압치에 의거하여 자기 메모리 소자(1)의 상태를 판독한다.
이상, 본 발명의 실시의 형태에 대해 기술하였지만, 본 발명은 이미 기술한 실시의 형태로 한정되는 것이 아니고, 본 발명의 기술적 사상에 의거하여 각종의 변형, 변경 및 조합이 가능하다.
즉, 도 7에 도시하는 제 3의 실시형태는, 도 1에 도시하는 제 1의 실시형태에 신축층(30)을 부가 형성한 구성을 갖지만, 도 6에 도시하는 제 2의 실시형태에서도 상기 신축층(30)을 부가 형성할 수 있다.
또한, 상기 제 4의 실시형태는, 제 1의 실시형태에서의 열팽창층(28)을 형상기억 합금으로 이루어지는 열팽창층으로 치환한 구성을 갖지만, 도 6에 도시하는 제 2의 실시형태에서의 열수축층(29)을 형상기억 합금으로 이루어지는 열수축층으로 치환하여 형성하는 것도 당연히 가능하다. 물론, 그 경우에는, 기록 전류에 의한 형상기억 합금의 형상 변화가 도 6에 도시하는 수축 응력(101)을 가져오도록 열수축층이 형성된다.
또한, 제 1의 실시형태에서는, 기억층(20)과 상부 전극(12) 사이에 열팽창층(28)을 삽입하고 있지만, 이것으로 한정되지 않는다. 즉, 열팽창층(28)은, 기억층(20)에 상기 응력(101)을 발생시켜 얻는 것이면, 도 1에 도시하는 자기 터널 접합부(13)의 임의의 위치에 삽입할 수 있다. 도 6에 도시하는 제 2의 실시형태의 열수축층(29)에 대해서도 마찬가지이다.
또한, 제 1 내지 제 4 실시형태에서는, Si 웨이퍼(15) 내에 MOS-FET를 형성하고, 이것을 소자 선택 스위치로서 이용하고 있다. 그러나, 이 MOS-FET를 바이폴러 트랜지스터로 치환하는 것도 가능하다. 또한, 도 11에 도시하는 바와 같이, 상기 MOS-FET를 정류 소자로서의 다이오드(D)로 치환하는 것도 가능하다(특개2004-179483호 공보, 특개2006-128579호 공보 등을 참조). 이와 같이 함으로써, 자기 메모리 소자 1bit당의 면적이 6F2로부터 4F2으로 감소하기 때문에, 보다 고밀도화, 저비용화를 도모하는데 유리해진다.
1, 1-1 내지 1-3 : 자기 메모리 소자
10, 10-1 내지 10-3 : 불휘발성 기억장치
11 : 비트선
12 : 상부 전극
13 : MTJ부
14 : 하부 전극
15 : Si기판
16 : 게이트선
17 : 콘택트부
18 : 워드선
20 : 제 2의 자성체(기억층)
21 : 절연층
22 : 제 1의 자성체(핀층)
23 : 층간 절연막
24 : 드레인 영역
25 : 소스 영역
28 : 열팽창층
29 : 열수축층
30 : 신축층
101 : 응력 방향을 나타내는 화살표
102, 102A, 102B : 자화 방향을 나타내는 화살표
103 : 전류의 방향을 나타내는 화살표
110 : 워드 라인 디코더
120 : 비트 라인 디코더
130 : 게이트 라인 디코더

Claims (11)

  1. 자기 메모리 소자에 있어서,
    수직자화막을 포함하는 제 1의 자성체, 절연층, 및 수직자화막을 포함하는 기억층으로서의 제 2의 자성체를 이 순서대로 순차로 적층하여 이루어지는 자기 터널 접합부로서, 전류가 상기 자기 터널 접합부를 통해 흘러 상기 제 1의 자성체에 대한 상기 제 2의 자성체의 상대적인 자화 방향을 변화시킴으로써, 상기 절연층의 저항치를 조절하는 것인, 상기 자기 터널 접합부;
    상기 제 1의 자성체 측에 제공되는 제 1의 전극;
    상기 제 2의 자성체 측에 제공되는 제 2의 전극;
    상기 자기 터널 접합부에 접하여 배치되는 열팽창층; 및
    적어도 상기 열팽창층의 측면에 접하게 되어 상기 열팽창층의 팽창을 촉진시키도록 제공되는 신축층
    을 포함하고,
    상기 제 2의 자성체는 상기 전류의 흐름에 의해 발생하는 열로 인한 상기 열팽창층의 열팽창에 의해 상기 제 2의 자성체의 횡단면이 증가하는 방향으로 변형되어, 상기 자화 방향의 변화에 필요한 스위칭 전류 임계치를 감소시키는 것인, 자기 메모리 소자.
  2. 제1항에 있어서, 상기 열팽창층은 실온 내지 200℃의 온도 범위에서 상기 제 2의 자성체보다 선열팽창계수가 큰 재료로 형성되고, 상기 열팽창층은 상기 제 2의 자성체와 상기 제 2의 전극 사이에 삽입되는 것인, 자기 메모리 소자.
  3. 삭제
  4. 제1항에 있어서, 상기 신축층은 상기 제 2의 자성체의 측면에 접하게 되도록 형성되고, 상기 신축층의 열팽창률과 영률(Young's modulus)의 곱은 상기 제 2의 자성체의 열팽창률과 영률의 곱보다 작은 것인, 자기 메모리 소자.
  5. 제1항에 있어서, 상기 열팽창층은 형상기억 합금으로 형성되는 것인, 자기 메모리 소자.
  6. 자기 메모리 소자에 있어서,
    면내자화막을 포함하는 제 1의 자성체, 절연층, 및 면내자화막을 포함하는 기억층으로서의 제 2의 자성체를 이 순서대로 순차로 적층하여 이루어지는 자기 터널 접합부로서, 전류가 상기 자기 터널 접합부를 통해 흘러 상기 제 1의 자성체에 대한 상기 제 2의 자성체의 상대적인 자화 방향을 변화시킴으로써, 상기 절연층의 저항치를 조절하는 것인, 상기 자기 터널 접합부;
    상기 제 1의 자성체 측에 제공되는 제 1의 전극;
    상기 제 2의 자성체 측에 제공되는 제 2의 전극;
    상기 자기 터널 접합부에 접하여 배치되는 열수축층; 및
    적어도 상기 열수축층의 측면에 접하게 되어 상기 열수축층의 수축을 촉진시키도록 제공되는 신축층
    을 포함하고,
    상기 제 2의 자성체는 상기 전류의 흐름에 의해 발생하는 열로 인한 상기 열수축층의 열수축에 의해 상기 제 2의 자성체의 횡단면이 감소하는 방향으로 변형되어, 상기 자화 방향의 변화에 필요한 스위칭 전류 임계치를 감소시키는 것인, 자기 메모리 소자.
  7. 불휘발성 기억장치에 있어서,
    제6항에 기재된 자기 메모리 소자;
    상기 자기 메모리 소자에 직렬로 접속되는 스위치 소자 또는 정류 소자;
    상기 자기 메모리 소자에 기록 전류를 공급하여 기록 및 소거를 행하는 정보 재기록 수단; 및
    상기 자기 메모리 소자를 통해 흐르는 전류량으로부터 기억된 정보를 판독하는 판독 수단
    을 포함하는, 불휘발성 기억장치.
  8. 제5항에 있어서, 상기 형상기억 합금은 NiTiCu, NiTi, 또는 CuZnAl인 것인, 자기 메모리 소자.
  9. 제1항에 있어서, 상기 신축층은 상기 열팽창층의 팽창을 가속화함으로써 상기 열팽창층의 팽창을 촉진시키는 것인, 자기 메모리 소자.
  10. 불휘발성 기억장치에 있어서,
    제1항에 기재된 자기 메모리 소자;
    상기 자기 메모리 소자에 직렬로 접속되는 스위치 소자 또는 정류 소자;
    상기 자기 메모리 소자에 기록 전류를 공급하여 기록 및 소거를 행하는 정보 재기록 수단; 및
    상기 자기 메모리 소자를 통해 흐르는 전류량으로부터 기억된 정보를 판독하는 판독 수단
    을 포함하는, 불휘발성 기억장치.
  11. 삭제
KR1020117022001A 2009-05-19 2010-03-17 자기 메모리 소자 및 그것을 이용한 기억장치 KR101687845B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009120855 2009-05-19
JPJP-P-2009-120855 2009-05-19
PCT/JP2010/054487 WO2010134378A1 (ja) 2009-05-19 2010-03-17 磁気メモリ素子およびそれを用いる記憶装置

Publications (2)

Publication Number Publication Date
KR20120027122A KR20120027122A (ko) 2012-03-21
KR101687845B1 true KR101687845B1 (ko) 2016-12-19

Family

ID=43126067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022001A KR101687845B1 (ko) 2009-05-19 2010-03-17 자기 메모리 소자 및 그것을 이용한 기억장치

Country Status (5)

Country Link
US (1) US8514617B2 (ko)
EP (1) EP2434540A4 (ko)
JP (1) JP5435026B2 (ko)
KR (1) KR101687845B1 (ko)
WO (1) WO2010134378A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665796B1 (ko) * 2023-01-19 2024-05-10 삼육대학교산학협력단 가변 저항 메모리 소자 및 그 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2479787B1 (en) * 2009-09-17 2020-04-29 III Holdings 3, LLC Magnetoresistive element and non-volatile semiconductor memory device using same
JP2012156167A (ja) 2011-01-21 2012-08-16 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
KR101881933B1 (ko) * 2012-01-06 2018-07-26 삼성전자주식회사 자성구조체와 그 형성방법 및 자성구조체를 포함하는 메모리소자
JP5658704B2 (ja) * 2012-03-13 2015-01-28 株式会社東芝 シフトレジスタ型メモリおよびその駆動方法
US9007818B2 (en) * 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) * 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8860156B2 (en) * 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
CN103887426B (zh) * 2012-12-22 2018-06-08 三星电子株式会社 磁存储器、在磁器件中使用的磁性结和提供磁性结的方法
US9166152B2 (en) * 2012-12-22 2015-10-20 Samsung Electronics Co., Ltd. Diffusionless transformations in MTJ stacks
JP2014143315A (ja) * 2013-01-24 2014-08-07 Toshiba Corp 磁気メモリおよびその製造方法
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9196335B2 (en) * 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9306155B2 (en) 2013-11-11 2016-04-05 Samsung Electronics Co., Ltd. Method and system for providing a bulk perpendicular magnetic anisotropy free layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9570671B2 (en) 2014-03-12 2017-02-14 Kabushiki Kaisha Toshiba Magnetic memory device
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9792971B2 (en) 2014-07-02 2017-10-17 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions with rare earth-transition metal layers
US9508924B2 (en) 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Method and system for providing rare earth magnetic junctions usable in spin transfer torque magnetic random access memory applications
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
EP3045927B1 (en) 2015-01-16 2017-12-20 Crocus Technology Mlu based magnetic sensor having improved programmability and sensitivity
JP2020150217A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
JP2020155178A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 磁気記憶装置
WO2022102122A1 (ja) * 2020-11-16 2022-05-19 Tdk株式会社 磁化回転素子、磁気抵抗効果素子及び磁気メモリ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
JP2005123488A (ja) * 2003-10-20 2005-05-12 Rikogaku Shinkokai 磁化反転方法、磁化反転装置、磁気メモリ及び磁気メモリの製造方法
US20050106810A1 (en) 2003-11-14 2005-05-19 Mahendra Pakala Stress assisted current driven switching for magnetic memory applications
JP2007004901A (ja) 2005-06-23 2007-01-11 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気ディスク装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6713830B2 (en) * 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP4682585B2 (ja) 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
WO2006054588A1 (ja) * 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2008028362A (ja) 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JPWO2010026831A1 (ja) * 2008-09-03 2012-02-02 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
US9093163B2 (en) * 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
JP2005123488A (ja) * 2003-10-20 2005-05-12 Rikogaku Shinkokai 磁化反転方法、磁化反転装置、磁気メモリ及び磁気メモリの製造方法
US20050106810A1 (en) 2003-11-14 2005-05-19 Mahendra Pakala Stress assisted current driven switching for magnetic memory applications
JP2007004901A (ja) 2005-06-23 2007-01-11 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気ディスク装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665796B1 (ko) * 2023-01-19 2024-05-10 삼육대학교산학협력단 가변 저항 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120027122A (ko) 2012-03-21
EP2434540A1 (en) 2012-03-28
US20120075922A1 (en) 2012-03-29
WO2010134378A1 (ja) 2010-11-25
US8514617B2 (en) 2013-08-20
JP5435026B2 (ja) 2014-03-05
EP2434540A4 (en) 2014-12-03
JPWO2010134378A1 (ja) 2012-11-08
WO2010134378A9 (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
KR101687845B1 (ko) 자기 메모리 소자 및 그것을 이용한 기억장치
Ikeda et al. Magnetic tunnel junctions for spintronic memories and beyond
EP2385548B1 (en) Magnetic memory element and driving method therefor
JP5872701B2 (ja) スピン移行トルクスイッチングデバイスのための熱的耐性のある垂直磁気異方性結合素子
KR102455194B1 (ko) 자기 랜덤 액세스 메모리용의 높은 어닐링 온도의 수직 자기 이방성 구조물
US20200136029A1 (en) Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
JP5426689B2 (ja) 記憶層材料を備えた磁気素子
JP5784838B2 (ja) スピントランスファートルクスイッチングデバイスにおける歪みによるスイッチング電流の低減
JP5579175B2 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
US8406042B2 (en) Magnetic memory with strain-assisted exchange coupling switch
Amiri et al. Low write-energy magnetic tunnel junctions for high-speed spin-transfer-torque MRAM
US20100124091A1 (en) Magnetic Data Storage Device and Method
JP2009027177A (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
KR101458263B1 (ko) 자기 저항 소자 및 그것을 이용하는 기억 장치
Peng et al. Interfacial perpendicular magnetic anisotropy in sub-20 nm tunnel junctions for large-capacity spin-transfer torque magnetic random-access memory
JP2011086944A (ja) 垂直磁化磁性層を有する磁気トンネル接合構造
JP2007150159A (ja) 不揮発性記憶装置
CN102376738A (zh) 磁存储器元件及其制造方法
KR20100094974A (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
US20100054033A1 (en) Magnetic thin line and memory device
Hsu et al. Ultra-low write energy composite free layer spin–orbit torque MRAM
JP2007317734A (ja) 記憶素子及びメモリ
JP2004119641A (ja) 磁気記録媒体とそれを用いた磁気メモリ装置
Zhu et al. The micromagnetics of magnetoresistive random access memory
JP2007281334A (ja) スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 4