JP5658704B2 - シフトレジスタ型メモリおよびその駆動方法 - Google Patents

シフトレジスタ型メモリおよびその駆動方法 Download PDF

Info

Publication number
JP5658704B2
JP5658704B2 JP2012056242A JP2012056242A JP5658704B2 JP 5658704 B2 JP5658704 B2 JP 5658704B2 JP 2012056242 A JP2012056242 A JP 2012056242A JP 2012056242 A JP2012056242 A JP 2012056242A JP 5658704 B2 JP5658704 B2 JP 5658704B2
Authority
JP
Japan
Prior art keywords
magnetic
pillar
stress
pillars
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012056242A
Other languages
English (en)
Other versions
JP2013191692A (ja
Inventor
福　住　嘉　晃
住 嘉 晃 福
地 英 明 青
地 英 明 青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012056242A priority Critical patent/JP5658704B2/ja
Priority to US13/599,228 priority patent/US8743584B2/en
Priority to CN201210332585.8A priority patent/CN103310847B/zh
Publication of JP2013191692A publication Critical patent/JP2013191692A/ja
Priority to US14/268,701 priority patent/US9111855B2/en
Application granted granted Critical
Publication of JP5658704B2 publication Critical patent/JP5658704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0833—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using magnetic domain interaction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明による実施形態は、シフトレジスタ型メモリおよびその駆動方法に関する。
メモリの大容量化を実現する方法として、シフトレジスタ型メモリが提案されている。シフトレジスタ型メモリは、強磁性結合した複数の磁性体層からなる磁性体ピラーを備え、該磁性体層の磁化方向によってデータを記憶する。磁性体ピラー内のデータは、磁性体ピラーに回転磁場を与えることによって、センサまたは配線まで順に転送され得る。
しかし、メモリが微細化され、磁性体ピラーの径が小さくなると、データの保持特性を維持するために回転磁場を増大させなければならない。この場合、回転磁場の発生のために非常に大きな電流が必要となってしまう。
米国出願公開第２０１０／０１２８５１０号明細書
素子を微細化しても消費電流を低く抑制することができるシフトレジスタ型メモリを提供する。
本実施形態によるシフトレジスタ型メモリは、複数の磁性体層と、互いに隣接する磁性体層間に設けられた非磁性体層とを含み、複数の磁性体層の磁化状態によってデータを記憶する磁性体ピラーを備える。応力印加部は、磁性体ピラーに応力を印加する。複数の磁性体ピラーが配列されており、磁場印加部は、隣接する磁性体ピラー間に充填された永久磁石または強磁性体である。磁場印加部は、磁性体ピラーに静磁場を印加する。応力印加部は、磁性体ピラーに応力を印加することによって、複数の磁性体層の磁化状態を複数の磁性体層の積層方向に転送する。
第１の実施形態に従った磁性体ピラー１０の構成を示す図。 磁性体ピラー１０、拡散防止膜４０および応力印加膜５０の構成を示す図。 複数の磁性体ピラー１０の配列の一例を示す斜視図。 磁性体ピラー１０に印加する応力と磁性体層２０の磁化容易方向との関係を示す説明図。 磁性体ピラー１０内における磁気モーメントの転送動作を示す概念図。 応力の印加方法を示す概念図。 第１の実施形態によるシフトレジスタ型メモリの構成を示すブロック図。 第１の実施形態によるシフトレジスタ型メモリのレイアウトを示す平面図。 第１の実施形態によるシフトレジスタ型メモリの動作を示すフロー図。 第２の実施形態に従ったシフトレジスタ型メモリのレイアウトを示す平面図。 第２の実施形態によるシフトレジスタ型メモリの動作を示すフロー図。 第３の実施形態に従ったシフトレジスタ型メモリの構成を示す斜視図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、第１の実施形態に従った磁性体ピラー１０の構成を示す図である。磁性体ピラー１０は、複数の磁性体層２０と複数の非磁性体層３０とを含み、磁性体層２０と非磁性体層３０とが交互に積層されることによって形成されている。磁性体層２０は、逆磁歪効果を有する材料、例えば、Ｎｉ膜等を用いて形成されている。非磁性体層３０は、例えば、Ｒｕ膜等の非絶縁性導電膜を用いて形成されている。
各磁性体層２０は、単一の磁区（magnetic domain）を有するように充分に小さく形成されている。それにより各磁性体層２０は、単一の磁化状態（磁気モーメント）を有する。
互いに隣接する２つの磁性体層２０は、反強磁性結合（いわゆる、ＳＡＦ（Synthetic Antiferromagnet）結合）しており、双極子場によって互いに反平行状態の磁気モーメントを安定した状態で有する。互いに隣接する２つの磁性体層２０は、それらの磁気モーメントの方向によってバイナリ状態（データ“０”またはデータ“１”）を格納することができる。磁性体ピラー１０は、多数の磁性体層２０を備えることによって多くのビットデータを記憶することができる。
図２は、磁性体ピラー１０、拡散防止膜４０および応力印加膜５０の構成を示す図である。応力印加膜５０は、磁性体ピラー１０に応力を印加することができるように、磁性体ピラー１０の周囲に設けられている。応力印加膜５０は、例えば、ＡｌＮ等の強誘電体材料を用いて形成されている。拡散防止膜４０は、磁性体ピラー１０の材料および応力印加膜５０の材料が相互に拡散しないように、磁性体ピラー１０と応力印加膜５０との間に設けられている。拡散防止膜４０は、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３等の常誘電体膜、あるいは、ＴｉＮ、Ｔａ、ＴａＮ等の金属または金属化合物を用いて形成される。
磁性体ピラー１０の下端にＳＴＴ型ＭＴＪ(Spin Transfer Torque-type Magnetic Tunnel Junction)素子が設けられている。例えば、磁性体ピラー１０の最下層に非磁性体層３０が設けられており、その下にＭＴＪ素子の強磁性層、非磁性絶縁膜および強磁性層が設けられている。ＭＴＪ素子は、磁性体ピラー１０内において転送される磁化状態（データ）を検出するセンス素子として機能する。例えば、磁化状態は、磁性体ピラー１０内においてＭＴＪ素子に向かう方向に順次転送され、ＭＴＪ素子がその磁化状態を検出する。
ＳＴＴ型ＭＴＪは、２枚の強磁性層とこれらに挟まれた非磁性絶縁膜とからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。ＳＴＴ型ＭＴＪ素子は、２枚の強磁性層の磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。２枚の強磁性層の磁化配列が平行状態（Ｐ（Parallel）状態）の場合に、ＭＴＪ素子は低抵抗状態となり、２枚の強磁性層の磁化配列が非平行状態（ＡＰ(Anti Parallel)状態）の場合に、ＭＴＪ素子は高抵抗状態となる。
図３は、複数の磁性体ピラー１０の配列の一例を示す斜視図である。複数の磁性体ピラー１０は、アレイ状に二次元配置されている。複数の磁性体ピラー１０は、カラム方向に配列されており、複数のカラムを構成している。本実施形態において、ロウ方向に隣接する磁性体ピラー１０の複数のカラムは、互いに半ピッチずつずれて配置されている。磁性体ピラー１０の平面レイアウトについては後述する。
層間絶縁膜ＩＬＤが、応力印加膜５０の周囲に設けられており、複数の磁性体ピラー１０間に充填されている。層間絶縁膜ＩＬＤが複数の磁性体ピラー１０間に充填されていることによって、応力印加膜５０の膨張または収縮が応力として磁性体ピラー１０に印加され得る。
磁性体ピラー１０に応力が印加されると、磁性体ピラー１０内の各磁性体層２０の磁気異方性の方向が変化する。換言すると、磁性体ピラー１０に応力が印加されると、磁性体ピラー１０内の磁性体層２０の磁化容易方向（磁気モーメントが向き易い方向）が変化する。
図４は、磁性体ピラー１０に印加する応力と磁性体層２０の磁化容易方向との関係を示す説明図である。本実施形態によるシフトレジスタ型メモリは、磁性体ピラー１０に一定方向に静磁場を印加し、磁性体ピラー１０に印加する応力方向を変化させることによって磁性体層２０の磁化容易方向を制御する。これにより、磁性体ピラー１０内において、或る磁性体層２０の磁化状態（磁気モーメント）を、それに隣接する次の磁性体層２０へシフトさせることができる。
先行技術では、磁性体ピラーに印加される磁場を回転させることによって（つまり、回転磁場を利用して）、磁性体層の磁化状態を転送していた。
これに対し、本実施形態は、磁場方向を固定し、磁性体ピラー１０に印加する応力方向を変化させることによって磁性体層２０の磁化状態を磁性体ピラー１０内において転送する。磁場印加部からの静磁場は、メモリチップの内部または外部に永久磁石を配置することによって磁性体ピラー１０に印加してもよい。あるいは、磁場印加部としての層間絶縁膜ＩＬＤに磁性絶縁膜（例えば、鉄酸化膜等）または永久磁石を用いることによって、磁性体ピラー１０に静磁場を与えることができる。この場合、磁性絶縁膜（または永久磁石）は、隣接する磁性体ピラー１０間に充填される。磁場印加部は、電磁石でもよいが、消費電流を抑制するために、磁性絶縁膜または永久磁石を用いることが好ましい。
例えば、図４に示すように、静磁場は、結晶磁気異方性の方向Ｄｃｍａとほぼ直交するように印加されている。Ｄｓｍｆは、静磁場の方向である。Ｄｓｔは、応力印加膜５０から磁性体ピラー１０へ印加される応力方向である。Ｄｓｍａは、結晶磁気異方性（Ｄｃｍａ）と応力による逆磁歪効果によって誘起された異方性との合成磁気異方性の方向である。合成磁気異方性の方向Ｄｓｍａは、或る結晶磁気異方性を有する磁性体層２０に応力を印加したときの実際の磁化容易方向を示す。
図４（Ａ）に示すように、応力印加膜５０から磁性体ピラー１０へ応力が印加されていない場合、合成磁気異方性の方向Ｄｓｍａは、結晶磁気異方性の方向Ｄｃｍａとほぼ一致している。
次に図４（Ｂ）に示すように、結晶磁気異方性の方向Ｄｃｍａおよび静磁場方向Ｄｓｍｆから傾斜する一方向から応力が印加されると、合成磁気異方性の方向Ｄｓｍａは、応力印加方向Ｄｓｔに近づくように回転する。
次に図４（Ｃ）に示すように、結晶磁気異方性の方向Ｄｃｍａおよび静磁場方向Ｄｓｍｆから傾斜する二方向から応力が印加されると、合成磁気異方性の方向Ｄｓｍａは、結晶磁気異方性の方向Ｄｃｍａとほぼ直交するように回転する。
次に図４（Ｄ）に示すように、結晶磁気異方性の方向Ｄｃｍａおよび静磁場方向Ｄｓｍｆから傾斜する他の一方向から応力が印加されると、合成磁気異方性の方向Ｄｓｍａは、応力印加方向Ｄｓｔに近づくように回転する。
さらに、図４（Ｅ）に示すように、応力印加膜５０から磁性体ピラー１０へ応力印加を停止すると、合成磁気異方性の方向Ｄｓｍａは、結晶磁気異方性の方向Ｄｃｍａと再度一致する。即ち、合成磁気異方性の方向Ｄｓｍａは、結晶磁気異方性の方向Ｄｃｍａに対して半回転する。
図４（Ａ）〜図４（Ｅ）に示す動作を再度繰り返すことによって、磁性体層２０の合成磁気異方性の方向（即ち、磁化容易方向）Ｄｓｍａを磁場方向Ｄｓｍｆに対して１回転させることができる。
このように、応力印加膜５０は、磁性体ピラー１０への応力印加による逆磁歪効果によって、磁性体ピラー１０内の磁性体層２０の磁化容易方向を回転させることができる。即ち、本実施形態は、磁性体ピラー１０に応力を印加することによって、磁場方向Ｄｓｍｆが固定であっても、磁性体層２０の磁気異方性の方向（磁化容易方向）を静磁場に対して回転させることができる。
図５は、磁性体ピラー１０内における磁気モーメントの転送動作を示す概念図である。図５の最上段には、合成磁気異方性の方向Ｄｓｍａおよび応力の印加方向Ｄｓｔが示されている。その下に、磁性体ピラー１０内の複数の磁性体層２０の磁気モーメントの方向が示されている。１つの円内に示されている２つの磁気モーメントの矢印は、互いに隣接する２つの磁性体層２０の磁気モーメントの方向を示している。２つの磁性体層２０のペアは、反強磁性結合しているので、基本的に互いに反対方向に向いていることで安定している。
例えば、白抜き矢印が上層の磁性体層２０Ｕであり、黒矢印が下層の磁性体層２０Ｌであるとする。この場合、データＤ０では、上層の磁性体層２０Ｕが右向きの磁気モーメントを有し、下層の磁性体層２０Ｌが左向きの磁気モーメントを有する。一方、データＤ１では、上層の磁性体層２０Ｕが左向きの磁気モーメントを有し、下層の磁性体層２０Ｌが右向きの磁気モーメントを有する。さらに、データＤ２では、データＤ０と同様に、上層の磁性体層２０Ｕが右向きの磁気モーメントを有し、下層の磁性体層２０Ｌが左向きの磁気モーメントを有する。データＤ２は、データＤ０と同じ論理のデータである。
データＤ０、Ｄ１およびＤ２自体は、安定した磁気状態を維持している。しかし、互いに逆論理のデータ間には、中間状態の磁気モーメントＤｍｉｄを有する磁性体層２０ｍｉｄが存在する。従って、各ビットデータは、少なくとも反強磁性結合した磁性体層２０のペアと磁気モーメントＤｍｉｄを有する磁性体層２０ｍｉｄとによって記憶される。即ち、各ビットデータは、少なくとも連続した３つの磁性体層２０によって記憶されている。勿論、各ビットデータは、連続した４つ以上の磁性体層２０によって記憶されてもよい。
図５に示すｔ０において、応力は印加されていない。従って、合成磁気異方性の方向Ｄｓｍａは、結晶磁気異方性の方向（Ｄｃｍａ）とほぼ一致している。
ｔ１において、結晶磁気異方性の方向（Ｄｃｍａ）に対して傾斜する方向Ｄｓｔから応力が印加されると、合成磁気異方性の方向Ｄｓｍａも、応力印加方向Ｄｓｔと同じ方向に回転する。これにより、図５のｔ１のカラムに示すように、各磁性体層２０の磁気モーメントが合成磁気異方性の方向（磁化容易方向）Ｄｓｍａに合わせて回転する。
ｔ２において、応力印加方向Ｄｓｔをさらに回転させると、合成磁気異方性の方向Ｄｓｍａも、応力印加方向Ｄｓｔと同じ方向に回転する。これにより、図５のｔ２のカラムに示すように、各磁性体層２０の磁気モーメントが合成磁気異方性の方向（磁化容易方向）Ｄｓｍａに合わせて回転する。
そして、応力印加方向Ｄｓｔを半回転させたｔ３の時点において、反強磁性結合した磁性体層２０のペアの磁気モーメントが逆転する。
さらに、ｔ４〜ｔ６において、応力印加方向Ｄｓｔを半回転させると、反強磁性結合した磁性体層２０のペアの磁気モーメントがさらに逆転する。従って、ｔ０〜ｔ６の動作によって、磁性体層２０のペアの磁気モーメントが一回転する。このとき、磁性体層２０の磁気モーメントが磁性体層２０のペアの分だけシフトされる。即ち、応力印加方向Ｄｓｔを一回転させることによって、データＤ０〜Ｄ２が２つの磁性体層２０の分だけ転送される。これは、図５のｔ０における磁性体ピラー１０内のデータＤ０〜Ｄ２の位置とｔ６における磁性体ピラー１０内のデータＤ０〜Ｄ２の位置とを比較すれば容易に理解できる。
このように、本実施形態によるシフトレジスタ型メモリは、応力印加方向Ｄｓｔを回転させることによって、磁性体ピラー１０内のデータＤ０〜Ｄ２を磁性体層２０の積層方向に順次転送することができる。
尚、応力は、結晶磁気異方性の方向Ｄｃｍａを基準として、例えば、ｔ１において６０度の角度から印加され、ｔ２において１２０度の角度から印加され、ｔ４において６０度（２４０度）の角度から印加され、ｔ５において１２０度（３００度）の角度から印加されてよい。即ち、応力印加方向Ｄｓｔは、結晶磁気異方性の方向Ｄｃｍａから連続的に回転させてもよいが、実際には、離散的に回転させればよい。応力印加方向Ｄｓｔの回転が離散的であっても、各磁性体層２０の磁気モーメントを回転させることは充分に可能である。
図６は、応力の印加方法を示す概念図である。応力印加ドライバ８０が隣接する複数の磁性体ピラー１０に電圧差を与える。これにより、電界が応力印加膜（例えば、強誘電体膜）５０に印加される。その結果、応力印加膜５０が膨張または収縮し、図６に示す矢印の方向に応力が磁性体ピラー１０に対して印加される。電圧差を与える磁性体ピラー１０を変更することによって、応力印加方向Ｄｔｓを変更することができる。例えば、図６に示すように、隣接するカラムにおいて磁性体ピラー１０が半ピッチずれている場合、応力印加方向Ｄｔｓは、結晶磁気異方性の方向Ｄｃｍａを基準として、６０度(２４０度)、９０度（２７０度）、１２０度（３００度）の角度で交差し得る。
図７は、第１の実施形態によるシフトレジスタ型メモリの構成を示すブロック図である。本実施形態によるシフトレジスタ型メモリは、ピラーアレイＰＡと、コマンド・アドレスレシーバＣＡＲと、コマンドコントローラＣＯＭＣＮＴと、データバッファＤＱＢと、入出力部Ｉ／Ｏとを備えている。
ピラーアレイＰＡは、例えば、マトリクス状に二次元配置された複数の磁性体ピラー１０を半導体基板の上方に備えている。各磁性体ピラー１０は、トランジスタ１１を介してビット線ＢＬに接続され、ピラー配線Ａ１〜Ｃ３に直接接続されている。トランジスタ１１のゲートは、ワード線ＷＬに接続される。すなわち、磁性体ピラー１０の一端は、トランジスタ１１を介してビット線ＢＬに接続され、他端はピラー配線Ａ１〜Ｃ３のいずれかに接続される。
シフトレジスタ型メモリは、さらに、センスアンプＳＡと、ライトドライバＷＤと、カラムデコーダＣＤと、ロウデコーダＲＤと、応力印加ドライバＳＡＤと、メインコントローラＭＣＮＴと、ライトリードページバッファＷＲＢとを備えている。
センスアンプＳＡは、例えば、ビット線ＢＬまたはピラー配線Ａ１〜Ｃ３を介して磁性体ピラー１０に接続されており、磁性体ピラー１０の下端のＭＴＪ素子に格納されているデータを検出する。ライトドライバＷＤは、例えば、ビット線ＢＬ１またはピラー配線Ａ１〜Ｃ３を介して磁性体ピラー１０に接続されており、磁性体ピラー１０にデータを書き込む。
コマンド・アドレスレシーバＣＡＲは、メモリ全体の動作を決定するコマンド、アドレスおよびクロックを受け取る。コマンド・アドレスレシーバＲＣＡは、アドレスとして、例えば、バンクアドレス、カラムアドレス、ロウアドレス等を受け取る。これらのコマンドによって、ピラーアレイＰＡは、様々な動作を実行することができる。
コマンドコントローラＣＭＤＣは、読出し動作、書込み動作等の各種動作を示すコマンドを受け取り、それらのコマンドに従ってメインコントローラＭＣＮＴを制御する。
メインコントローラＭＣＮＴは、ＤＱバッファＤＱＢから受け取ったデータを、アドレスに従ってピラーアレイＰＡに書き込むようにライトドライバＷＤへ転送し、あるいは、アドレスに従ってピラーアレイＰＡから読み出したデータをＤＱバッファＤＱＢへ転送するようにメモリ全体を制御する。
カラムデコーダＣＤは、カラムアドレスに従って或るカラムのビット線ＢＬまたはピラー配線Ａ１〜Ｃ３を選択する。ロウデコーダＲＤは、ロウアドレスに従ってワード線ＷＬを選択する。
応力印加ドライバＳＡＤは、所定の磁性体ピラー１０に応力を与えるために、ピラー配線Ａ１〜Ｃ３に電圧を印加する。
ページバッファＷＲＢは、入出力部Ｉ／ＯおよびデータバッファＤＱＢを介して入力した書込みデータを一時的に格納し、あるいは、メモリセルＭＣからの読出しデータを一時的に格納する。
データバッファＤＱＢは、入出力部Ｉ／Ｏを介して読出しデータを外部へ出力し、あるいは、入出力部Ｉ／Ｏを介して外部から取り込んだ書込みデータを内部へ転送するために、それらのデータを一時的に保持する。
図８は、第１の実施形態によるシフトレジスタ型メモリのレイアウトを示す平面図である。複数のワード線ＷＬがロウ方向に延伸している。複数のビット線ＢＬがロウ方向に直交するカラム方向に延伸している。
互いに絶縁された複数のアクティブエリアＡＡは、アレイ状に二次元配置されている。カラム方向に配列する複数のアクティブエリアＡＡは、アクティブエリア列を成す。ロウ方向に隣接する複数のアクティブエリア列は、カラム方向において、アクティブエリアＡＡおよびカラム方向に隣接するアクティブエリアＡＡ間のスペースの幅の半ピッチ分ずれている。各アクティブエリアＡＡは、Ｔ字状にレイアウトされており、２つのセルトランジスタＣＴが設けられている。これに伴い、各アクティブエリアＡＡには、互いに隣接する２つのワード線ＷＬが対応している。
１つのアクティブエリアＡＡに設けられた２つのセルトランジスタＣＴの一端（例えば、ドレイン）は、ビット線コンタクトＢＬＣを介してビット線ＢＬに共通に接続されている。１つのアクティブエリアＡＡに設けられた２つのセルトランジスタＣＴの他端（例えば、ソース）は、それぞれコンタクト１２０を介して磁性体ピラー１０の下端にあるＭＴＪ素子に接続されている。
磁性体ピラー１０は、コンタクト１００を介してピラー配線Ａ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３のいずれかに電気的に接続されている。磁性体ピラー１０は、カラム方向に配列されている。互いに隣接する磁性体ピラー１０の列は、カラム方向において、磁性体ピラー１０およびカラム方向に隣接する磁性体ピラー１０間のスペースの幅の半ピッチ分ずれている。このような構成により、図６に示すように、磁性体ピラー１０は、平面レイアウトにおいて、三角格子を組むように配置されている。換言すると、６つの磁性体ピラー１０が１つの磁性体ピラー１０の周囲に取り囲むように配置されている。
カラム方向に破線で示されたピラー配線Ａ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３は、それぞれカラム方向に配列された複数のコンタクト１００（コンタクトカラム）に対応して設けられている。ピラー配線Ａ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３は、対応するコンタクトカラムのコンタクト１００に接続されている。
ロウ方向に配列されている複数の磁性体ピラー１０において、コンタクト１００の接続位置は同一である。しかし、カラム方向に配列されている複数の磁性体ピラー１０において、コンタクト１００の接続位置は、ロウ方向にずれている。例えば、コンタクト１００は、カラム方向に連続的に隣接している３つの磁性体ピラー１０とロウ方向に連続的に隣接している３本のピラー配線Ａ１〜Ａ３との交点の位置にそれぞれ配置されている。同様に、コンタクト１００は、カラム方向に連続的に隣接している３つの磁性体ピラー１０とロウ方向に連続的に隣接している３本のピラー配線Ｂ１〜Ｂ３との交点、並びに、カラム方向に連続的に隣接している３つの磁性体ピラー１０とロウ方向に連続的に隣接している３本のピラー配線Ｃ１〜Ｃ３との交点にもそれぞれ配置されている。これにより、カラム方向に連続して隣接する３つ磁性体ピラー１０は、ピラー配線Ａ１〜Ａ３、Ｂ１〜Ｂ３またはＣ１〜Ｃ３に接続される。
図９は、第１の実施形態によるシフトレジスタ型メモリの動作を示すフロー図である。ここでは、磁性体ピラー１０ｔの磁化状態を転送する動作を示す。また、磁性体ピラー１０ｔの結晶磁気異方性の方向Ｄｃｍａは、カラム方向と同一であるとする。
まず、全てのセルトランジスタＣＴをオフ状態にし、全てのピラー配線Ａ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３をフローティング状態にする（Ｓ１０）。この状態において、各磁性体ピラー１０の磁化容易方向（合成磁気異方性の方向Ｄｓｍａ）は、結晶磁気異方性Ｄｃｍａと同一方向である。
次に、ピラー配線Ｃ３に接地電圧（例えば、０Ｖ）を印加する（Ｓ２０）。
次に、ピラー配線Ｂ２およびＡ３にストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ３０）。Ｖｓｔｒａｉｎは、正電圧または負電圧のいずれでもよい。これにより、磁性体ピラー１０ｓｔ＿１、１０ｓｔ＿２および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して斜め６０度の方向から応力を印加する。このときの応力は、引張応力または圧縮応力のいずれでもよいが、圧縮応力を用いることが好ましい。これは、応力印加膜５０と磁性体ピラー１０とが充分に密着していなかった場合であっても、応力印加膜５０と磁性体ピラー１０との界面が応力によって剥離することを回避するためである。
このとき、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、図４（Ｂ）に示した状態と同様に、結晶磁気異方性Ｄｃｍａに対して約４５度に傾斜する。
次に、ピラー配線Ｂ２およびＡ３のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ｂ３およびＡ２にストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ４０）。これにより、磁性体ピラー１０ｓｔ＿１、１０ｓｔ＿２、１０ｓｔ＿３、１０ｓｔ＿４および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して斜め６０度および１２０度の方向から応力を印加する。
このとき、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、図４（Ｃ）に示した状態と同様に、結晶磁気異方性Ｄｃｍａに対して約９０度になる。
次に、ピラー配線Ｂ３およびＡ２のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ｂ２およびＡ３へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ５０）。これにより、磁性体ピラー１０ｓｔ＿３、１０ｓｔ＿４および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して斜め１２０度の方向から応力を印加する。
このとき、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、図４（Ｄ）に示した状態と同様に、結晶磁気異方性Ｄｃｍａに対して約１３５度に傾斜する。
次に、ピラー配線Ｂ３およびＡ２へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ６０）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、図４（Ｅ）に示した状態と同様に、結晶磁気異方性Ｄｃｍａに対して約１８０度に反転する。
次に、ピラー配線Ｂ２およびＡ３にストレイン電圧Ｖｓｔｒａｉｎを再度印加する（Ｓ７０）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約４５度に傾斜する。
次に、ピラー配線Ｂ２およびＡ３のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ｂ３およびＡ２にストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ８０）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約９０度になる。
次に、ピラー配線Ｂ３およびＡ２のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ｂ２およびＡ３へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ９０）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約１３５度に傾斜する。
次に、ピラー配線Ｂ３およびＡ２へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ１００）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約３６０度回転する。即ち、ステップＳ１０〜Ｓ１００によって磁性体ピラー１０ｔの磁性体層２０の磁化の向きも一回転する。これにより、磁性体ピラー１０内のデータがＭＴＪ素子へ転送される。あるいは、ＭＴＪ素子のデータが磁性体ピラー１０へ転送され得る。
ＭＴＪ素子に転送されたデータの読出しまたは書込み動作は、磁性体ピラー１０ｔに接続されたセルトランジスタＣＴに対応するワード線ＷＬを駆動する。これにより、セルトランジスタＣＴが、磁性体ピラー１０ｔの下端のＭＴＪ素子をビット線ＢＬとピラー配線Ｃ３との間に電気的に接続する。その結果、センスアンプＳＡがビット線ＢＬまたはピラー配線Ｃ３を介してデータを検出することができる。あるいは、ライトドライバＷＤがビット線ＢＬまたはピラー配線Ｃ３を介してデータを書き込むことができる。
本実施形態によるシフトレジスタ型メモリは、ビット毎あるいは桁毎に制御電極を設けることなく、磁性体ピラー１０に与える応力によって磁化情報を磁性体ピラー１０に沿って転送することができる。これにより、磁性体ピラー１０に含まれるビット数が増大した場合でも、シフトレジスタ型メモリは、確実に桁送りが可能となる。よって、本実施形態によるシフトレジスタ型メモリは、ビット単価が安く、信頼性が高い。
また、本実施形態では、磁性体ピラー１０に与える応力によって磁化情報を転送するため、一定方向の静磁場を用いれば足りる。即ち、本実施形態では、磁性体ピラー１０に対して個別に電流誘導磁場を発生する必要が無い。静磁場の発生のために固定磁石を用いれば、磁場発生のために電流を消費する必要がない。さらに、応力印加膜は原理的に電圧駆動型素子であるため、消費電流は、回転磁場を発生するために必要な電流に比べて非常に小さい。これにより、本実施形態は、磁性体ピラー１０を微細化しても消費電流を低く抑制することができる。
尚、磁性体ピラー１０において、磁化状態の同じ磁性体層２０のペアの連続数をデータとして用いてもよい。例えば、３つのペアが連続して同じ磁化状態を有する場合（３桁連続）を、データ「００」とし、４つのペア連続して同じ磁化状態を有する場合（４桁連続）を、データ「０１」とし、５つのペアが連続して同じ磁化状態を有する場合（５桁連続）を、データ「１０」とし、並びに、６つのペアが連続して同じ磁化状態を有する場合（６桁連続）を、データ「１１」としてもよい。
（第２の実施形態）
図１０は、第２の実施形態に従ったシフトレジスタ型メモリのレイアウトを示す平面図である。第２の実施形態では、磁性体ピラー１０の径が第１の実施形態のそれよりも小さいため、磁性体ピラー１０は、ストラップ電極９０を介してコンタクト１００に接続されている。磁性体ピラー１０は、マトリクス状に二次元配置されている。従って、互いに隣接する磁性体ピラー１０のカラムはロウ方向においてずれておらず、揃っている。また、磁性体ピラー１０の下端のＭＴＪ素子は、コンタクト１２０を介することなくセルトランジスタＣＴの他端に直接接続されている。
磁性体ピラー１０は、ストラップ電極９０と一対一に対応している。各磁性体ピラー１０は、ストラップ電極９０およびコンタクト１００を介してピラー配線Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４のいずれかに電気的に接続されている。
カラム方向に破線で示されたピラー配線Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４は、それぞれ複数のコンタクト１００からなるカラムに対応して設けられている。ピラー配線Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４は、対応するカラムのコンタクト１００に接続されている。
ロウ方向に配列されている複数のストラップ電極９０において、コンタクト１００のストラップ電極９０に対する位置は同一である。しかし、カラム方向に配列されている複数のストラップ電極９０において、コンタクト１００のストラップ電極９０に対する位置は、ロウ方向にずれている。例えば、４つのコンタクト１００は、カラム方向に連続的に隣接している４つのストラップ電極９０とロウ方向に連続的に隣接している４本のピラー配線Ａ１〜Ａ４との交点の位置に配置されている。同様に、コンタクト１００は、カラム方向に連続的に隣接している４つのストラップ電極９０とロウ方向に連続的に隣接している４本のピラー配線Ｂ１〜Ｂ４との交点、カラム方向に連続的に隣接している４つのストラップ電極９０とロウ方向に連続的に隣接している４本のピラー配線Ｃ１〜Ｃ４との交点、並びに、カラム方向に連続的に隣接している４つのストラップ電極９０とロウ方向に連続的に隣接している４本のピラー配線Ｄ１〜Ｄ４との交点にも配置されている。これにより、カラム方向に連続して隣接する４つの磁性体ピラー１０は、互いに異なるピラー配線Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４に接続される。
尚、第１の実施形態のように、磁性体ピラー１０の径が大きく、磁性体ピラー１０に対応するピラー配線Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４からコンタクト１００を直接接続することができる場合には、ストラップ電極９０を省略することができる。
第２の実施形態によるメモリのその他の構成は、第１の実施形態によるメモリの対応する構成と同様でよい。
図１１は、第２の実施形態によるシフトレジスタ型メモリの動作を示すフロー図である。ここでは、図１０に示す磁性体ピラー１０ｔの磁化状態を転送する動作を示す。また、磁性体ピラー１０ｔの結晶磁気異方性の方向Ｄｃｍａは、カラム方向と同一であるとする。
まず、全てのセルトランジスタＣＴをオフ状態にし、全てのピラー配線Ａ１〜Ａ４、Ｂ１〜Ｂ４、Ｃ１〜Ｃ４、Ｄ１〜Ｄ４をフローティング状態にする（Ｓ１１）。この状態において、各磁性体ピラー１０の磁化容易方向（合成磁気異方性の方向Ｄｓｍａ）は、結晶磁気異方性Ｄｃｍａと同一方向である。
次に、ピラー配線Ｂ３に接地電圧（例えば、０Ｖ）を印加する（Ｓ２１）。
次に、ピラー配線Ａ２およびＣ４にストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ３１）。Ｖｓｔｒａｉｎは、正電圧または負電圧のいずれでもよい。これにより、磁性体ピラー１０ｓｔ＿１、１０ｓｔ＿２および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して斜め４５度の方向から応力を印加する。このときの応力は、引張応力または圧縮応力のいずれでもよい。
このとき、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約４０度に傾斜する。
次に、ピラー配線Ａ２およびＣ４のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ａ３およびＣ３にストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ４１）。これにより、磁性体ピラー１０ｓｔ＿１、１０ｓｔ＿２、１０ｓｔ＿３、１０ｓｔ＿４および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して斜め７０度の方向から応力を印加する。
このとき、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約６５度になる。
次に、ピラー配線Ａ３およびＣ３のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ａ２およびＣ４へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ５１）。これにより、磁性体ピラー１０ｓｔ＿３、１０ｓｔ＿４および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して９０度の方向から応力を印加する。
このとき、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約９０度になる。
次に、ピラー配線Ａ３およびＣ３へのストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ａ４およびＣ２へストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ６１）。これにより、磁性体ピラー１０ｓｔ＿３〜１０ｓｔ＿６および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して１１０度の方向から応力を印加する。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約１１５度になる。
次に、ピラー配線Ａ４およびＣ２へのストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ａ３およびＣ３へのストレイン電圧Ｖｓｔｒａｉｎを停止する（Ｓ７１）。これにより、磁性体ピラー１０ｓｔ＿５、１０ｓｔ＿６および１０ｔの各応力印加膜５０が磁性体ピラー１０ｔへカラム方向に対して１３５度の方向から応力を印加する。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約１４０度になる。
次に、ピラー配線Ａ４およびＣ２へのストレイン電圧Ｖｓｔｒａｉｎを停止する（Ｓ８１）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約１８０度に反転する。
次に、ピラー配線Ａ２およびＣ４にストレイン電圧Ｖｓｔｒａｉｎを再度印加する（Ｓ９１）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約４０度に再度傾斜する。
次に、ピラー配線Ａ２およびＣ４のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ａ３およびＣ３にストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ１０１）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約６５度に再度傾斜する。
次に、ピラー配線Ａ３およびＣ３のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ａ２およびＣ４へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ１１１）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約９０度に再度なる。
次に、ピラー配線Ａ３およびＣ３のストレイン電圧Ｖｓｔｒａｉｎを維持したまま、ピラー配線Ａ４およびＣ２へストレイン電圧Ｖｓｔｒａｉｎを印加する（Ｓ１２１）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約１１５度に再度傾斜する。
次に、ピラー配線Ａ３およびＣ３へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ１３１）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約１４０度に再度傾斜する。
次に、ピラー配線Ａ４およびＣ２へのストレイン電圧Ｖｓｔｒａｉｎの印加を停止する（Ｓ１４１）。これにより、磁性体ピラー１０ｔの磁性体層２０の磁化容易方向は、結晶磁気異方性Ｄｃｍａに対して約３６０度回転する。即ち、ステップＳ１１〜Ｓ１４１によって磁性体ピラー１０ｔの磁性体層２０の磁化の向きも一回転する。これにより、磁性体ピラー１０内のデータがＭＴＪ素子へ転送される。あるいは、ＭＴＪ素子のデータが磁性体ピラー１０へ転送され得る。
ＭＴＪ素子に転送されたデータの読出しまたは書込み動作は、第１の実施形態のそれと同様であるので、その説明を省略する。
（第３の実施形態）
図１２は、第３の実施形態に従ったシフトレジスタ型メモリの構成を示す斜視図である。第３の実施形態では、磁性体ピラー１０は、層間絶縁膜ＩＬＤ内に形成されたホール１３０内に設けられている。磁性体ピラー１０とホール１３０の内壁との間には、空隙がある。磁性体ピラー１０の上端は、ホール１３０の開口部に沿って転がるように形成されている。これにより、磁性体ピラー１０は、下端１５を支点としてコマのように回転することができる。
静磁場を磁性体ピラー１０に与える磁石１４０がホール１３０の両側面に配置されている。磁石１４０は、永久磁石または電磁石のいずれでもよい。また、ホール１３０の開口部には、電極１５０が設けられている。磁性体ピラー１０は、支点１５において接地電圧が与えられている。従って、矢印Ａ１に沿った順番に電極１５０に電圧を与えると、磁性体ピラー１０は、磁性体ピラー１０と電極１５０との間の電圧差によって、ホール１３０の開口部に沿って転がるように動作する。これにより、磁性体ピラー１０は、矢印Ａ１とは逆方向の矢印Ａ２の方向に回転する。
このように、第３の実施形態では、磁性体ピラー１０自体が、ホール１３０の内部において静磁場に対して物理的に回転（自転）する。これにより、静磁場に対して相対的に磁性体層２０の磁化容易方向を回転させることができる。
第３の実施形態によれば、磁性体ピラー１０に応力を印加する必要がない。従って、応力印加膜５０が不要となり、製造プロセスにおいて、プロセス温度を低く抑えることができる。その結果、周辺回路の設計の自由度が増し、メモリ装置を高速化することができる。尚、第３の実施形態によるシフトレジスタ型メモリの構造は、ＭＥＭＳ（Micro Electro Mechanical System）の製造方法を用いることによって容易に製造可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０・・・磁性体ピラー、２０・・・磁性体層、３０・・・非磁性体層、４０・・・拡散防止膜、５０・・・応力印加膜、ＭＴＪ・・・ＭＴＪ素子、ＩＬＤ・・・層間絶縁膜、ＢＬ・・・ビット線、ＷＬ・・・ワード線、ＳＡ・・・センスアンプ、ＷＤ・・・ライトドライバ、ＳＡＤ・・・応力印加ドライバ、ＰＡ・・・ピラーアレイ、Ａ１〜Ｄ４・・・ピラー配線、ＡＡ・・・アクティブエリア、ＣＴ・・・セルトランジスタ、１００、１２０・・・コンタクト

Claims (3)

  1. 複数の磁性体層と、互いに隣接する前記磁性体層間に設けられた非磁性体層とを含む磁性体ピラーと、
    前記磁性体ピラーに応力を印加する応力印加部と、
    前記磁性体ピラーに静磁場を印加する磁場印加部とを備え、
    複数の前記磁性体ピラーが配列されており、
    前記磁場印加部は、隣接する前記磁性体ピラー間に充填された永久磁石または強磁性体であり、
    前記応力印加部が前記磁性体ピラーに応力を印加することによって、前記複数の磁性体層の磁化状態を前記複数の磁性体層の積層方向に転送することを特徴とするシフトレジスタ型メモリ。
  2. 前記応力印加部は、前記磁性体ピラーの周囲に設けられた強誘電体膜で形成されていることを特徴とする請求項１に記載のシフトレジスタ型メモリ。
  3. 前記応力印加部は、複数の前記磁性体ピラーのそれぞれの周囲に設けられており、
    前記応力印加部は、複数の前記磁性体ピラーに電圧を与えることによって生じる電界によって前記磁性体ピラーに応力を印加することを特徴とする請求項１または請求項２に記載のシフトレジスタ型メモリ。
JP2012056242A 2012-03-13 2012-03-13 シフトレジスタ型メモリおよびその駆動方法 Active JP5658704B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012056242A JP5658704B2 (ja) 2012-03-13 2012-03-13 シフトレジスタ型メモリおよびその駆動方法
US13/599,228 US8743584B2 (en) 2012-03-13 2012-08-30 Shift register memory and driving method thereof
CN201210332585.8A CN103310847B (zh) 2012-03-13 2012-09-10 移位寄存器存储器及其驱动方法
US14/268,701 US9111855B2 (en) 2012-03-13 2014-05-02 Shift register memory and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012056242A JP5658704B2 (ja) 2012-03-13 2012-03-13 シフトレジスタ型メモリおよびその駆動方法

Publications (2)

Publication Number Publication Date
JP2013191692A JP2013191692A (ja) 2013-09-26
JP5658704B2 true JP5658704B2 (ja) 2015-01-28

Family

ID=49135968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012056242A Active JP5658704B2 (ja) 2012-03-13 2012-03-13 シフトレジスタ型メモリおよびその駆動方法

Country Status (3)

Country Link
US (2) US8743584B2 (ja)
JP (1) JP5658704B2 (ja)
CN (1) CN103310847B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615310B2 (ja) * 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
US9190167B2 (en) 2013-02-28 2015-11-17 Kabushiki Kaisha Toshiba Shift register and shift register type magnetic memory
KR102192205B1 (ko) * 2014-04-28 2020-12-18 삼성전자주식회사 메모리 장치
US9520444B1 (en) * 2015-08-25 2016-12-13 Western Digital Technologies, Inc. Implementing magnetic memory pillar design
JP2018045733A (ja) * 2017-12-26 2018-03-22 大日本印刷株式会社 決済システム及びプログラム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US7108797B2 (en) * 2003-06-10 2006-09-19 International Business Machines Corporation Method of fabricating a shiftable magnetic shift register
JP2005123488A (ja) 2003-10-20 2005-05-12 Rikogaku Shinkokai 磁化反転方法、磁化反転装置、磁気メモリ及び磁気メモリの製造方法
US7236386B2 (en) * 2004-12-04 2007-06-26 International Business Machines Corporation System and method for transferring data to and from a magnetic shift register with a shiftable data column
JP2006237183A (ja) * 2005-02-24 2006-09-07 Internatl Business Mach Corp <Ibm> 磁気シフト・レジスタ・メモリ・デバイスにおいて用いるデータ・トラックの製造方法
KR100695171B1 (ko) * 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
JP4969981B2 (ja) * 2006-10-03 2012-07-04 株式会社東芝 磁気記憶装置
JP2008130995A (ja) * 2006-11-24 2008-06-05 Toshiba Corp 半導体記憶装置
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
KR101435516B1 (ko) * 2008-02-14 2014-08-29 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
US7936597B2 (en) * 2008-03-25 2011-05-03 Seagate Technology Llc Multilevel magnetic storage device
JP2009253036A (ja) * 2008-04-07 2009-10-29 Toshiba Corp 半導体メモリ
US8102691B2 (en) * 2008-06-24 2012-01-24 Seagate Technology Llc Magnetic tracks with domain wall storage anchors
US8228706B2 (en) * 2008-07-07 2012-07-24 International Business Machines Corporation Magnetic shift register memory device
GB2465370A (en) 2008-11-13 2010-05-19 Ingenia Holdings Magnetic data storage comprising a synthetic anti-ferromagnetic stack arranged to maintain solitons
CN101752003B (zh) * 2008-11-28 2012-11-07 财团法人工业技术研究院 磁性移位寄存存储器以及数据存取方法
US8050074B2 (en) * 2009-02-17 2011-11-01 Samsung Electronics Co., Ltd. Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
JP4945592B2 (ja) * 2009-03-13 2012-06-06 株式会社東芝 半導体記憶装置
KR20100104044A (ko) 2009-03-16 2010-09-29 삼성전자주식회사 정보저장장치 및 그의 동작방법
JP5435026B2 (ja) * 2009-05-19 2014-03-05 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
TWI428914B (zh) * 2009-06-29 2014-03-01 Ind Tech Res Inst 堆疊式磁性移位暫存記憶體
JP2011233206A (ja) * 2010-04-28 2011-11-17 Toshiba Corp シフトレジスタ型記憶装置及びデータ記憶方法
JP2012009786A (ja) * 2010-06-28 2012-01-12 Sony Corp メモリ素子
JP2012204399A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化メモリ
JP2012256693A (ja) * 2011-06-08 2012-12-27 Toshiba Corp 半導体記憶装置
JP5653379B2 (ja) * 2012-03-23 2015-01-14 株式会社東芝 磁気記憶素子、磁気メモリ及び磁気記憶装置

Also Published As

Publication number Publication date
CN103310847A (zh) 2013-09-18
US20140231889A1 (en) 2014-08-21
JP2013191692A (ja) 2013-09-26
US8743584B2 (en) 2014-06-03
US9111855B2 (en) 2015-08-18
US20130242634A1 (en) 2013-09-19
CN103310847B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5753888B2 (ja) 記憶層材料を備えた磁気素子
JP5677187B2 (ja) 半導体記憶装置
KR100885184B1 (ko) 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
JP5046194B2 (ja) ワード線駆動電位可変のｍｒａｍ
US9818467B2 (en) Semiconductor memory device
JP2006165327A (ja) 磁気ランダムアクセスメモリ
JP5658704B2 (ja) シフトレジスタ型メモリおよびその駆動方法
JP2013539222A (ja) スピン注入型メモリセル構造および方法
JP6424272B2 (ja) 磁気抵抗素子および記憶回路
US20150035032A1 (en) Nonvolatile semiconductor memory device including memory cell array with pseudo separate source line structure
TW201346898A (zh) 多位元磁性穿隧接面記憶體及形成其之方法
KR102132650B1 (ko) 열 내성 강화 고정 층을 갖는 반도체 소자
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
US6980464B2 (en) Magnetic random access memory
JP2017059740A (ja) 磁気トンネル接合素子及び半導体記憶装置
JP5152672B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP4668864B2 (ja) 低電流を有する磁気抵抗ランダムアクセスにおける磁気モーメントの切換え方法
JP6436476B2 (ja) ５層磁気トンネル接合素子及び磁気メモリ装置
JP2017224372A (ja) 磁気メモリ装置
US9135959B2 (en) Magnetic ramdom access memory
US9761293B2 (en) Semiconductor storage device
US7061795B2 (en) Magnetic random access memory device
WO2013171947A1 (ja) 記憶装置、記憶素子
US9646667B2 (en) Semiconductor memory device
JP2009054698A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R151 Written notification of patent or utility model registration

Ref document number: 5658704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350