KR101675562B1 - 전원 장치 - Google Patents

전원 장치 Download PDF

Info

Publication number
KR101675562B1
KR101675562B1 KR1020100042084A KR20100042084A KR101675562B1 KR 101675562 B1 KR101675562 B1 KR 101675562B1 KR 1020100042084 A KR1020100042084 A KR 1020100042084A KR 20100042084 A KR20100042084 A KR 20100042084A KR 101675562 B1 KR101675562 B1 KR 101675562B1
Authority
KR
South Korea
Prior art keywords
voltage
unit
gate
feedback signal
driving
Prior art date
Application number
KR1020100042084A
Other languages
English (en)
Other versions
KR20110122526A (ko
Inventor
김호정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100042084A priority Critical patent/KR101675562B1/ko
Priority to US12/929,779 priority patent/US8564234B2/en
Priority to EP11161514.2A priority patent/EP2385628A3/en
Priority to CN201110097514.XA priority patent/CN102237793B/zh
Priority to JP2011096834A priority patent/JP5840858B2/ja
Publication of KR20110122526A publication Critical patent/KR20110122526A/ko
Application granted granted Critical
Publication of KR101675562B1 publication Critical patent/KR101675562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 전원 장치에 관한 것으로, 전원 장치는 제어 단자 및 출력 단자를 가지는 스위칭 소자, 및 제어 단자와 출력 단자 사이의 전압이 임계 전압 이하가 되도록 제어 단자에 제공되는 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간을 제어하는 제어부를 포함하고, 제어 단자와 출력 단자 사이의 전압이 임계 전압보다 크면 제어 단자와 출력 단자 사이에 누설 전류가 발생한다.

Description

전원 장치{Power device}
본 발명은 전원 장치에 관한 것으로서, 더욱 상세하게는 고전압을 이용하는 전원 장치에 관한 것이다.
전원 장치는 외부로부터 입력되는 입력 전원을 사용자가 원하는 레벨의 전압 또는 전류를 갖는 출력 전원으로 변환하여 해당 장치에 공급하는 장치로서, 휴대용 단말기, 노트북 등과 같은 가전 제품 등에 광범위하게 사용되고 있다. 한편, 최근에는 친환경적인 차량으로서, 전기 자동차, 하이브리드 자동자 및 연료 전지 자동차 등이 개발되어 실용화되고 있는데, 이들 차량에도 모터를 구동하기 위한 전원 장치가 탑재되어 있다.
본 발명이 해결하고자 하는 과제는 고전압을 이용하는 전원 장치에 포함된 스위칭 소자에서 발생할 수 있는 누설 전류를 감소시킬 수 있는 전원 장치를 제공하는 데 있다.
또한, 본 발명이 해결하고자 하는 다른 과제는 트랜지스터에서 게이트와 소스 사이에 발생할 수 있는 누설 전류를 감소시킬 수 있는 게이트 구동 회로를 제공하는 데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전원 장치는, 제어 단자 및 출력 단자를 가지는 스위칭 소자; 및 상기 제어 단자와 상기 출력 단자 사이의 전압이 임계 전압 이하가 되도록 상기 제어 단자에 제공되는 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간을 제어하는 제어부를 포함하고, 상기 제어 단자와 상기 출력 단자 사이의 전압이 상기 임계 전압보다 크면 상기 제어 단자와 상기 출력 단자 사이에 누설 전류가 발생한다.
일부 실시예에서, 상기 제어부는, 상기 출력 단자의 전압을 감지하고, 감지된 상기 출력 단자의 전압을 기초로 하여 상기 구동 전압의 상기 상승 시간을 제어할 수 있다. 상기 제어부는, 상기 출력 단자의 전압을 기초로 하여 상기 구동 전압의 상기 상승 시간이 증가하도록 상기 구동 전압을 제어할 수 있다.
일부 실시예에서, 상기 제어부는, 상기 출력 단자의 전압과 상기 구동 전압의 차이를 기초로 하여 피드백 신호를 제공하는 피드백(feedback)부; 및 상기 피드백 신호를 기초로 하여 온/오프되어 상기 제어 단자에 상기 구동 전압을 제공하는 구동부를 포함할 수 있다. 상기 구동부는, 상기 피드백 신호를 기초로 하여 제1 노드에 전원 전압을 제공하는 전원 전압 제공부; 및 외부에서 입력된 제어 신호를 기초로 하여 상기 제1 노드의 전압 또는 접지 전압을 상기 제어 단자에 제공하는 구동 전압 제공부를 포함할 수 있다.
일부 실시예에서, 상기 피드백부는, 상기 구동 전압의 상기 상승 시간을 감소시키고자 하는 경우 양의 피드백 신호를 제공하고 상기 상승 시간을 증가시키고자 하는 경우 음의 피드백 신호를 제공하고, 상기 전원 전압 제공부는, 상기 양의 피드백 신호가 제공되는 경우 제1 노드에 상기 전원 전압을 제공하고 상기 음의 피드백 신호가 제공되는 경우 상기 제1 노드에 상기 전원 전압을 제공하지 않을 수 있다.
일부 실시예에서, 상기 피드백부는, 상기 출력 단자의 전압과 상기 임계 전압을 가산하여 가산 전압을 제공하는 전압 가산부; 및 상기 가산 전압과 상기 구동 전압과 비교하여, 상기 가산 전압이 상기 구동 전압보다 크면 양의 피드백 신호를 제공하고 상기 가산 전압이 상기 구동 전압보다 크지 않으면 음의 피드백 신호를 제공하는 비교기를 포함할 수 있다. 상기 피드백부는, 상기 임계 전압을 분배하여 상기 임계 전압보다 낮은 전압 레벨을 갖는 제1 분배 전압을 상기 전압 가산기에 제공하는 제1 전압 분배부를 더 포함하고, 상기 전압 가산부는, 상기 출력 단자의 전압과 상기 제1 분배 전압을 가산할 수 있다. 상기 피드백부는, 상기 가산 전압을 분배하여 상기 가산 전압보다 낮은 전압 레벨을 갖는 제2 분배 전압을 상기 비교기의 양의 입력 단자에 제공하는 제2 전압 분배부; 및 상기 구동 전압을 분배하여 상기 구동 전압보다 낮은 전압 레벨을 갖는 제3 분배 전압을 상기 비교기의 음의 입력 단자에 제공하는 제3 전압 분배부를 더 포함할 수 있다.
일부 실시예에서, 상기 피드백부는, 상기 구동 전압에서 상기 임계 전압을 감산하여 감산 전압을 제공하는 전압 감산부; 및 상기 감산 전압과 상기 출력 단자의 전압을 비교하여, 상기 출력 단자의 전압이 상기 감산 전압보다 크면 양의 피드백 신호를 제공하고 상기 출력 단자의 전압이 상기 감산 전압보다 크지 않으면 음의 피드백 신호를 제공하는 비교기를 포함할 수 있다. 상기 피드백부는, 상기 임계 전압을 분배하여 상기 임계 전압보다 낮은 전압 레벨을 갖는 제1 분배 전압을 상기 전압 감산기에 제공하는 제1 전압 분배부를 더 포함하고, 상기 전압 감산부는, 상기 구동 전압에서 상기 제1 분배 전압을 감산할 수 있다. 상기 피드백부는, 상기 감산 전압을 분배하여 상기 감산 전압보다 낮은 전압 레벨을 갖는 제2 분배 전압을 상기 비교기의 음의 입력 단자에 제공하는 제2 전압 분배부; 및 상기 출력 단자의 전압을 분배하여 상기 출력 단자의 전압보다 낮은 전압 레벨을 갖는 제3 분배 전압을 상기 비교기의 양의 입력 단자에 제공하는 제3 전압 분배부를 더 포함할 수 있다.
일부 실시예에서, 상기 제어부는, 상기 출력 단자의 전압을 기초로 하여 피드백 신호를 제공하는 피드백부; 및 상기 피드백 신호를 기초로 하여 각 스텝(step)의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 갖는 상기 구동 전압을 상기 제어 단자에 제공하는 구동부를 포함할 수 있다. 상기 피드백 신호는, 상기 출력 단자의 전압이 증가함에 따라 순차적으로 온/오프되는 복수의 펄스들을 가지는 펄스 신호일 수 있다. 상기 복수의 펄스들은 상기 멀티 스텝 파형을 갖는 상기 구동 전압에서 다음 스텝에 해당하는 전압이 인가되는 시점을 결정할 수 있다.
일부 실시예에서, 상기 피드백부는, 상기 출력 단자의 전압을 아날로그 값에서 디지털 값으로 변환하는 아날로그 디지털 변환부; 및 상기 디지털 값에 따라 각각 온/오프되는 복수의 펄스들을 포함하는 펄스 신호를 출력하는 펄스 생성부를 포함할 수 있다. 상기 펄스 생성부는, 상기 출력 단자의 전압의 기울기에 반비례하도록 상기 복수의 펄스들 각각의 펄스 폭을 조절할 수 있다.
일부 실시예에서, 상기 구동부는, 서로 다른 레벨의 전압들을 각각 생성하는 복수의 전압 생성부들; 및 상기 피드백 신호에 따라 상기 복수의 전압 생성부들 중 하나에서 생성되는 전압을 상기 구동 전압으로써 상기 제어 단자에 제공하는 구동 전압 제공부를 포함할 수 있다. 상기 구동 전압 제공부는, 상기 복수의 전압 생성부들에 각각 연결되는 복수의 스위치들을 포함하고, 상기 복수의 스위치들은 상기 피드백 신호의 논리 레벨에 따라 각각 온/오프될 수 있다.
일부 실시예에서, 상기 스위칭 소자는 게이트, 소스 및 드레인을 갖는 트랜지스터를 포함하고, 상기 제어 단자는 상기 게이트에 대응되며, 상기 출력 단자는 상기 소스에 대응될 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 게이트 구동 회로는, 트랜지스터의 게이트에 구동 전압을 제공하는 게이트 구동 회로로서, 상기 트랜지스터의 소스 전압을 감지하고, 감지된 상기 소스 전압을 기초로 하여 상기 구동 전압을 제어하기 위한 피드백 신호를 제공하는 피드백부; 및 상기 피드백 신호를 기초로 하여, 상기 게이트와 상기 소스 사이의 전압이 임계 전압 이하가 되도록 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간을 제어하는 구동부를 포함하고, 상기 게이트와 상기 소스 사이의 전압이 상기 임계 전압보다 크면 상기 게이트와 소스 사이에 누설 전류가 발생한다.
일부 실시예에서, 상기 구동부는 상기 피드백 신호를 기초로 하여 온/오프되어 상기 게이트에 상기 구동 전압을 간헐적으로 제공할 수 있다.
일부 실시예에서, 상기 구동부는 상기 피드백 신호를 기초로 하여 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 갖는 상기 구동 전압을 상기 게이트에 제공할 수 있다.
본 발명에 따르면, 스위칭 소자의 제어 단자와 출력 단자 사이의 전압이 임계 전압 이하가 되도록 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간을 제어함으로써, 제어 단자와 출력 단자 사이에 누설 전류가 발생하지 않을 수 있다. 이로써, 전원 장치에서 누설 전류로 인해 발생할 수 있는 노이즈를 제거할 수 있고, 누설 전류로 인해 발생할 수 있는 오동작을 방지할 수 있으며, 파워 소모를 줄일 수 있다.
구체적으로, 스위칭 소자의 출력 단자의 전압과 제어 단자의 전압의 차이를 기초로 피드백 신호를 생성하고, 생성된 피드백 신호에 따라 구동부의 온/오프를 제어함으로써 제어 단자에 구동 전압을 간헐적으로 제공할 수 있고, 이에 따라, 제어 단자의 전압의 상승 시간은 출력 단자의 전압에 적응적으로 조절될 수 있으므로, 스위칭 소자에서 누설 전류의 발생을 방지할 수 있다.
또한, 스위칭 소자의 출력 단자의 전압이 증가함에 따라 순차적으로 온/오프되는 복수의 펄스들을 생성하고, 생성된 복수의 펄스들을 기초로 하여 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 가지는 구동 전압을 제공할 수 있고, 이에 따라, 제어 단자의 전압의 상승 시간은 출력 단자의 전압에 적응적으로 조절될 수 있으므로, 스위칭 소자에서 누설 전류의 발생을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전원 장치를 개략적으로 나타내는 블록도이다.
도 2는 도 1의 전원 장치에서 제어부가 정상 동작하지 않는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.
도 3은 도 1의 전원 장치에서 제어부가 정상 동작하는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 전원 장치를 개략적으로 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 제어부를 개략적으로 나타내는 블록도이다.
도 6은 도 5의 제어부의 일 실시예를 개략적으로 나타내는 회로도이다.
도 7은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 8은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 9는 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 10은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 11은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 12는 본 발명의 다른 실시예에 따른 도 4의 제어부의 개략적으로 나타내는 블록도이다.
도 13은 도 12의 제어부의 일 실시예를 개략적으로 나타내는 블록도이다.
도 14는 도 12의 제어부의 다른 실시예를 개략적으로 나타내는 블록도이다.
도 15는 도 13의 피드백부를 상세하게 나타내는 블록도이다.
도 16은 도 13에서 소스 전압, 피드백 신호 및 게이트 전압을 나타내는 타이밍도이다.
도 17은 도 13의 전압 생성부의 일 실시예를 나타내는 회로도이다.
도 18은 도 13의 전압 생성부의 다른 실시예를 나타내는 회로도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전원 장치를 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 전원 장치(1)는 스위칭 소자(10), 제어부(20), 전원부(30), 커패시터(40) 및 부하(50)를 포함할 수 있다. 본 실시예에서, 전원 장치(1)는 스위칭 소자(10)의 온/오프 동작에 의해 전원부(30)에서 공급되는 전원 전압(Vin)을 부하(50)에 제공하는 파워 회로(power circuit)일 수 있고, 이러한 전원 장치(1)는 전기 자동차 또는 일반 전자 기기에 이용될 수 있다. 도 1에는 도시되지 않았으나, 전원 장치(1)는 적어도 하나의 다이오드, 적어도 하나의 저항, 적어도 하나의 인덕터 또는 적어도 하나의 커패시터를 더 포함할 수 있고, 이로써 부하(50)에 승압 전압 또는 강압 전압을 제공할 수 있다.
전원부(30)는 예를 들어, 10 V 내지 1000 V 이상의 고 전압 레벨을 갖는 전원 전압(Vin)을 제공할 수 있다. 여기서, 전원부(30)는 직렬로 연결된 복수의 전원들을 포함할 수 있는데, 예를 들어, 복수의 태양 전지들(solar cells, photovoltaic cells) 또는 배터리와 같은 이차전지를 포함할 수 있다.
스위칭 소자(10)는 제어부(20)에 의해 온(on)/오프(off)되어, 전원부(30)에서 제공되는 전원 전압(Vin)을 부하(50)에 전달할 수 있는데, 이때, 스위칭 소자(10)는 커패시터(40)에 의해 부하(50)에 평활화된 전압을 전달할 수 있다. 구체적으로, 스위칭 소자(10)는 제어 단자, 입력 단자 및 출력 단자를 가질 수 있는데, 이때, 제어 단자는 제어부(20)에 연결되고, 입력 단자는 전원부(30)에 연결되며, 출력 단자는 부하(50)에 연결될 수 있다.
본 실시예에서, 스위칭 소자(10)는 게이트, 드레인 및 소스를 가지고 고전압을 견딜 수 있는 고전압 트랜지스터로 구현될 수 있는데, 이때, 게이트는 제어 단자에 해당하고, 드레인은 입력 단자에 해당하며, 소스는 출력 단자에 해당한다. 예를 들어, 스위칭 소자(10)는 GaN 또는 SiC 등으로 구현되는 HEMT(high electron mobility transistor) 또는 HFET(heterojunction field effect transistor)일 수 있다. 이하에서는, 스위칭 소자(10)가 고전압 트랜지스터인 경우를 예로 하여 설명하기로 한다.
도 2는 도 1의 전원 장치에서 제어부가 정상 동작하지 않는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.
도 2를 참조하면, 스위칭 소자(10)에서 게이트 전압(Vg)이 상승함에 따라 소스 전압(Vs)도 상승하게 된다. 그러므로, 게이트 전압(Vg)의 상승 속도는 소스 전압(Vs)의 상승 속도보다 빠르고, 이에 따라, 게이트 전압(Vg)의 기울기는 소스 전압(Vs)의 기울기보다 크다. 게이트 전압(Vg)이 목표 레벨(VT)에 도달하게 되면 소스 전압(Vs)도 일정한 전압 레벨에 도달하게 되는데, 이때 소스 전압(Vs)은 게이트 전압(Vg)보다 스위칭 소자(10)의 문턱 전압만큼 낮은 전압 레벨을 가질 수 있다. 그러나, 다른 실시예에서, 스위칭 소자(10)의 소스 전압(Vs)은 게이트 전압(Vg)과 동일한 레벨에 도달할 수도 있다.
스위칭 소자(10)에서 게이트 전압(Vg)과 소스 전압(Vs)의 차이인 △V, 즉, 게이트와 소스 간의 전압(Vgs)이 임계 전압(VGL)보다 크면 게이트와 소스 사이에 누설 전류가 흐를 수 있다. 이때, 임계 전압(VGL)은 게이트와 소스 사이에 누설 전류가 발생할 수 있는 최소 전압 레벨이다. 스위칭 소자(10)에서 누설 전류가 발생할 경우, 전원 장치(1)에서 노이즈(noise)가 증가하고, 전원 장치(1)가 오작동할 확률이 증가하며, 전반적으로 파워 소모가 증가할 수 있다. 특히, 스위칭 소자(10)에 인가되는 전압이 고전압인 경우에는 게이트와 소스 사이에 흐르는 누설 전류의 값이 크기 때문에 더욱 문제가 된다.
도 3은 도 1의 전원 장치에서 제어부가 정상 동작하는 경우에 스위칭 소자의 게이트 전압 및 소스 전압을 나타내는 그래프이다.
도 1 및 도 3을 참조하면, 제어부(20)는 스위칭 소자(10)의 게이트에 구동 전압을 공급하여 스위칭 소자(10)의 온/오프를 제어할 수 있는다. 구체적으로, 제어부(20)는 스위칭 소자(10)의 게이트와 소스 간의 전압(Vgs)이 임계 전압(VGL) 이하가 되도록 게이트에 공급되는 구동 전압이 목표 레벨(VT)에 도달하는데 걸리는 상승 시간을 제어할 수 있다. 더욱 상세하게는, 제어부(20)는 구동 전압이 목표 레벨(VT)에 도달하는데 걸리는 상승 시간이 증가하도록 구동 전압을 제어할 수 있다.
게이트 전압(Vg)이 목표 레벨(VT)에 도달하는데 걸리는 상승 시간이 증가함에 따라 게이트 전압(Vg)의 기울기가 감소하게 되고, 이에 따라 게이트 전압(Vg)의 기울기와 소스 전압(Vs)의 기울기 사이의 차이가 줄어들게 된다. 따라서, 게이트 전압(Vg)과 소스 전압(Vs)의 차이인 △V는 임계 전압(VGL) 이하가 될 수 있으므로 스위칭 소자(10)에서 게이트와 소스 사이에는 누설 전류가 발생하지 않을 수 있다.
도 4는 본 발명의 다른 실시예에 따른 전원 장치를 개략적으로 나타내는 블록도이다.
도 4를 참조하면, 전원 장치(1')는 스위칭 소자(10), 제어부(20), 전원부(30), 커패시터(40) 및 부하(50)를 포함할 수 있다. 본 실시예에 따른 전원 장치(1')는 도 1에 도시된 전원 장치(1)의 변형 실시예로서 중복된 설명은 생략하기로 하고, 이하에서는 본 실시예에 따른 전원 장치(1')와 도 1에 도시된 전원 장치(1)의 차이점을 위주로 설명하기로 한다.
제어부(20)는 스위칭 소자(10)의 소스에 연결되어 소스 전압(Vs)을 감지하고, 감지된 소스 전압(Vs)을 기초로 하여 게이트에 공급되는 구동 전압을 제어할 수 있다. 구체적으로, 제어부(20)는 소스 전압(Vs)을 기초로 하여 구동 전압이 목표 레벨(VT)에 도달하는데 걸리는 상승 시간이 증가하도록 구동 전압을 제어할 수 있다. 이와 같이, 제어부(20)는 스위칭 소자(10)의 출력 단자인 소스에 연결되어, 소스 전압(Vs)에 적응적으로 게이트에 공급되는 구동 전압을 제어할 수 있다.
도 5는 본 발명의 일 실시예에 따른 도 4의 제어부를 개략적으로 나타내는 블록도이다.
도 5를 참조하면, 제어부(20a)는 피드백(feedback)부(21) 및 구동부(22)를 포함할 수 있고, 구동부(22)는 전원 전압 제공부(221) 및 구동 전압 제공부(222)를 포함할 수 있다. 이하에서는, 제어부(20a)의 구체적인 동작에 대하여 상술하기로 한다.
피드백부(21)는 스위칭 소자(10)의 소스 전압(Vs)과 게이트 전압(Vg)을 수신하고, 수신된 소스 전압(Vs)과 게이트 전압(Vg)을 기초로 하여 피드백 신호를 생성하여 구동부(22)에 제공할 수 있다. 구체적으로, 피드백부(21)는 게이트 전압(Vs)과 소스 전압(Vs)의 차이가 임계 전압(VGL)보다 작은 경우에는 게이트 전압(Vg)의 상승 시간이 감소되도록 양의 피드백 신호를 제공하고, 게이트 전압(Vs)과 소스 전압(Vs)의 차이가 임계 전압(VGL)보다 큰 경우에는 게이트 전압(Vg)의 상승 시간이 증가되도록 음의 피드백 신호를 제공할 수 있다.
전원 전압 제공부(221)는 피드백부(21)에서 양의 피드백 신호가 제공되는 경우 전원 전압을 공급하고, 피드백부(21)에서 음의 피드백 신호가 제공되는 경우 전원 전압을 제공하지 않을 수 있다. 구동 전압 제공부(222)는 외부에서 제공되는 제어 신호(CON)를 기초로 하여 접지 전압 또는 전원 전압 제공부(221)에서 제공되는 전원 전압을 스위칭 소자(10)의 게이트에 구동 전압으로써 제공할 수 있다.
이와 같이, 피드백부(21)는 소스 전압(Vs)과 게이트 전압(Vg)의 차이를 기초로 피드백 신호를 생성하고, 생성된 피드백 신호에 따라 구동부(22)의 온/오프를 제어함으로써 게이트에 전원 전압을 간헐적으로 제공할 수 있다. 따라서, 제어 신호에 대한 변경이 없더라도 게이트 전압(Vs)의 상승 시간은 소스 전압(Vs)에 적응적으로 증가할 수 있다.
도 6은 도 5의 제어부의 일 실시예를 개략적으로 나타내는 회로도이다.
도 6을 참조하면, 피드백부(21a)는 비교기(211) 및 전압 가산부(212)를 포함할 수 있다. 이하에서는, 피드백부(21a)의 동작을 상술하기로 한다.
전압 가산부(212)는 소스 전압(Vs) 및 임계 전압(VGL)을 수신하고, 수신된 소스 전압(Vs) 및 임계 전압(VGL)을 가산하여 가산 전압을 출력할 수 있다. 여기서, 임계 전압(VGL)은 스위칭 소자(10)의 전류-전압 특성을 기초로 하여 미리 설정될 수 있다. 예를 들어, 스위칭 소자(10)의 전류-전압 특성은, 시간에 따른 게이트 전압의 변화, 게이트와 소스 사이의 전압에 따른 게이트와 소스 사이의 누설 전류의 변화, 드레인과 소스 사이의 전압에 따른 드레인과 소스 사이의 전류 변화, 스위칭 소자(10)가 턴온 된 경우 저항 등일 수 있다.
비교기(211)는 양의 입력 단자에서 가산 전압을 수신하고, 음의 입력 단자에서 게이트 전압(Vs)을 수신하며, 수신된 가산 전압과 게이트 전압(Vs)을 비교하여 피드백 신호를 출력할 수 있다. 구체적으로, 비교기(211)는 가산 전압이 게이트 전압(Vs)보다 크면 양의 피드백 신호를 출력하고, 가산 전압이 게이트 전압(Vs)보다 작으면 음의 피드백 신호를 출력할 수 있다.
전원 전압 제공부(221)는 양의 피드백 신호가 입력되면 제1 노드(N1)에 전원 전압(VPP)을 제공하고, 음의 피드백 신호가 입력되면 제1 노드(N1)에 전원 전압(VPP)을 제공하지 않을 수 있다. 본 실시예에서, 전원 전압 제공부(221)는 전원 전압(VPP)을 수신하는 드레인, 피드백 신호를 수신하는 게이트 및 제1 노드(N1)에 연결된 소스를 가지는 엔모스(NMOS) 트랜지스터로 구현될 수 있다. 이때, 엔모스 트랜지스터는 양의 피드백 신호가 입력되면 턴온되고, 음의 피드백 신호가 입력되면 턴오프된다.
구동 전압 제공부(222)는 외부에서 제공되는 제어 신호(CON)를 기초로 하여 게이트에 제1 노드(N1)의 전압 또는 접지 전압을 제공할 수 있다. 일 실시예에서, 제어 신호(CON)는 소정 주기를 가진 클럭 신호일 수 있다. 다른 실시예에서, 제어 신호(CON)는 스위칭 소자(10)를 온(on)시키고자 하는 구간에서 활성화되는 펄스 신호일 수도 있다. 보다 상세하게는, 구동 전압 제공부(222)는 제1 내지 제3 인버터들(INV1, INV2, INV3) 및 제1 및 제2 엔모스 트랜지스터들(MN1, MN2)를 포함할 수 있다.
제1 엔모스 트랜지스터(MN1)는 제1 노드(N1)에 연결되는 드레인, 제1 인버터(INV1)의 출력 단자에 연결되는 게이트를 가질 수 있으며, 풀업(pull up) 소자로 이용될 수 있다. 제2 엔모스 트랜지스터(MN2)는 제1 엔모스 트랜지스터(MN1)의 소스에 연결되는 드레인, 제3 인버터(INV3)의 출력 단자에 연결되는 게이트 및 접지 단자에 연결되는 소스를 가질 수 있으며, 풀다운(pull down) 소자로 이용될 수 있다. 제1 인버터(INV1)는 제어 신호(CON)를 반전하여 제1 엔모스 트랜지스터(MN1)에 반전 제어 신호를 출력할 수 있다. 제2 인버터(INV2)는 제어 신호(CON)를 반전하여 제3 인버터(INV3)에 반전 제어 신호(CON')를 출력하고, 제3 인버터(INV3)는 반전 제어 신호(CON')를 반전하여 제2 엔모스 트랜지스터(MN2)에 제어 신호(CON)를 출력할 수 있다. 이때, 구동 전압 제공부(222)에 포함된 제1 내지 제3 인버터들(INV1, INV2, INV3)은 예시적인 것이고, 구동 전압 제공부(222)에 포함된 인버터들의 개수는 변경될 수 있다.
먼저, 제어 신호(CON)가 논리 '1'인 경우에 제1 인버터(INV1)는 제어 신호(CON)를 반전시켜 논리 '0'을 출력하고 이에 따라 제1 엔모스 트랜지스터(MN1)는 턴오프되며, 제2 인버터(INV2)는 제어 신호(CON)를 반전시켜 반전 제어 신호를 출력하고 제3 인버터(INV3)는 반전 제어 신호를 반전시켜 논리 '1'을 출력하고 이에 따라 제2 엔모스 트랜지스터(MN2)는 턴온된다. 따라서, 구동 전압 제공부(222)는 스위칭 소자(10)의 게이트에 접지 전압을 제공한다.
다음으로, 제어 신호(CON)가 논리 '0'인 경우에 제1 인버터(INV1)는 제어 신호(CON)를 반전시켜 논리 '1'을 출력하고, 이에 따라 제1 엔모스 트랜지스터(MN1)는 턴온되며, 제2 인버터(INV2)는 제어 신호(CON)를 반전시켜 반전 제어 신호를 출력하고, 제3 인버터(INV3)는 반전 제어 신호를 반전시켜 논리 '0'을 출력하고, 이에 따라 제2 엔모스 트랜지스터(MN2)는 턴오프된다. 따라서, 구동 전압 제공부(222)는 스위칭 소자(10)의 게이트에 제1 노드(N1)의 전압을 제공한다. 이때, 전원 전압 제공부(221)가 턴온되어 제1 노드(N1)에 전원 전압(VPP)을 제공하는 경우 구동 전압 제공부(222)는 게이트에 전원 전압(VPP)을 제공할 수 있다. 반면, 전원 전압 제공부(221)가 턴오프되어 제1 노드(N1)에 전원 전압(VPP)을 제공하지 않는 경우 구동 전압 제공부(222)는 게이트에 전원 전압(VPP)을 제공하지 않는다.
이와 같이, 본 실시예에 따르면, 제어부(20a)는 제어 신호(CON)를 별도로 수정하지 않고서도 소스 전압(Vs)에 적응적으로 피드백 신호를 조절함으로써 스위칭 소자(10)의 게이트에 제공되는 구동 전압을 제어할 수 있다. 구체적으로, 제어부(20a)는 스위칭 소자(10)의 게이트 전압(Vg)과 소스 전압(Vs) 사이의 차이인 △V가 임계 전압(VGL) 이하가 되도록 게이트에 구동 전압을 간헐적으로 제공할 수 있다. 이로써, 스위칭 소자(10)에서 게이트와 소스 사이에는 누설 전류가 발생하지 않을 수 있다.
도 7은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 7을 참조하면, 피드백부(21a')는 비교기(211), 전압 가산부(212) 및 전압 분배부(213)를 포함할 수 있다. 본 실시예에 따른 피드백부(21a')는 도 6에 도시된 피드백부(21a)의 변형 실시예이므로, 중복된 설명은 생략하기로 한다. 본 실시예에 따른 피드백부(21a')는 도 6에 도시된 피드백부(21a)에 비해 전압 분배부(213)를 더 포함한다.
전압 분배부(213)는 임계 전압(VGL)을 분배하여 임계 전압(VGL)보다 낮은 레벨을 갖는 제1 분배 전압을 출력할 수 있다. 여기서, 임계 전압(VGL)은 스위칭 소자(10)의 전류-전압 특성을 기초로 미리 결정될 수 있다. 전압 가산부(212)는 전압 분배부(213)에서 출력된 분배 전압과 소스 전압(Vs)을 가산하여 가산 전압을 출력할 수 있다. 비교기(211)는 양의 입력 단자에서 가산 전압을 수신하고, 음의 입력 단자에서 게이트 전압(Vs)을 수신하며, 수신된 가산 전압과 게이트 전압(Vs)을 비교하여 피드백 신호를 출력할 수 있다. 구체적으로, 비교기(211)는 가산 전압이 게이트 전압(Vs)보다 크면 양의 피드백 신호를 출력하고, 가산 전압이 게이트 전압(Vs)보다 작으면 음의 피드백 신호를 출력할 수 있다.
본 실시예에 따르면, 비교기(211)는 스위칭 소자(10)의 임계 전압(VGL)보다 낮은 레벨을 갖는 제1 분배 전압과 소스 전압(Vs)의 합인 가산 전압을 게이트 전압(Vg)과 비교하므로, 게이트 전압(Vg)이 소스 전압(Vs)과 임계 전압(VGL)의 합보다 크지 않더라도 소스 전압 전압(Vs)과 제1 분배 전압의 합보다 크면 음의 피드백 신호를 출력한다. 따라서, 전원 전압 제공부(221)는 턴오프되어 구동 전압 제공부(222)에 전원 전압(VPP)을 제공하지 않고, 이에 따라, 구동 전압 제공부(222)는 제어 신호(CON)에 관계 없이 스위칭 소자(10)의 게이트에 전원 전압(VPP)을 제공하지 않는다. 그러므로, 스위칭 소자(10)의 게이트 전압(Vg)은 더 이상 상승하지 않고 이전 레벨을 유지할 수 있다.
이와 같이, 본 실시예에 따르면, 제어부(20a)는 게이트 전압(Vg)과 소스 전압(Vg) 사이의 차이가 커지면, 게이트 전압(Vg)이 소스 전압(Vs)과 임계 전압의 합에 도달하기 전에 구동 전압 제공부(222)를 오프시킴으로써, 게이트 전압(Vg)을 보다 신속하게 제어할 수 있다.
도 8은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 8을 참조하면, 피드백부(21a")는 비교기(211), 전압 가산부(212) 및 제1 내지 제6 저항들(R1 내지 R6)을 포함할 수 있다. 여기서, 제1 및 제2 저항들(R1, R2)은 제1 전압 분배부를 구성하고, 제3 및 제4 저항들(R3, R4)은 제2 전압 분배부를 구성하며, 제5 및 제6 저항들(R5, R6)은 제3 전압 분배부를 구성할 수 있다. 본 실시예에 따른 피드백부(21a")는 도 7에 도시된 피드백부(21a')의 변형 실시예이므로, 중복된 설명은 생략하기로 한다.
제1 전압 분배부는 임계 전압(VGL)을 분배하여 임계 전압(VGL)보다 낮은 레벨을 갖는 제1 분배 전압을 출력할 수 있다. 여기서, 임계 전압(VGL)은 스위칭 소자(10)의 전류-전압 특성을 기초로 미리 결정될 수 있다. 이때, 제1 분배 전압은 제1 및 제2 저항들(R1, R2)의 값에 의해 결정된다. 전압 가산부(212)는 제1 전압 분배부에서 출력된 제1 분배 전압과 소스 전압(Vs)을 가산하여 가산 전압을 출력할 수 있다. 제2 전압 분배부는 전압 가산부(212)에서 출력된 가산 전압을 분배하여 가산 전압보다 낮은 레벨을 갖는 제2 분배 전압을 출력할 수 있다. 이때, 제2 분배 전압은 제3 및 제4 저항들(R3, R4)의 값에 의해 결정된다. 제3 전압 분배부는 게이트 전압(Vg)을 분배하여 게이트 전압(Vg)보다 낮은 레벨을 갖는 제3 분배 전압을 출력할 수 있다. 이때, 제3 분배 전압은 제5 및 제6 저항들(R5, R6)의 값에 의해 결정된다.
비교기(211)는 양의 입력 단자에서 제2 분배 전압을 수신하고, 음의 입력 단자에서 제3 분배 전압을 수신하며, 수신된 제2 분배 전압과 제3 분배 전압을 비교하여 피드백 신호를 출력할 수 있다. 구체적으로, 비교기(211)는 제2 분배 전압이 제3 분배 전압보다 크면 양의 피드백 신호를 출력하고, 제2 분배 전압이 제3 분배 전압보다 작으면 음의 피드백 신호를 출력할 수 있다.
본 실시예에 따르면, 비교기(211)는 가산 전압보다 전압 레벨이 낮은 제2 분배 전압 및 게이트 전압(Vg)보다 전압 레벨이 낮은 제3 분배 전압을 수신하므로, 소스 전압(Vs)과 게이트 전압(Vg)을 보다 신속하게 감지할 수 있고, 이에 따라, 게이트 전압(Vg)을 보다 신속하게 제어할 수 있다.
도 9는 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 9를 참조하면, 피드백부(21b)는 비교기(211) 및 전압 감산부(214)를 포함할 수 있다. 본 실시예에 따른 피드백부(21b)는 도 6에 도시된 피드백부(21a)의 변형 실시예이므로, 중복된 설명은 생략하기로 한다. 본 실시예에 따른 피드백부(21b)는 도 6에 도시된 피드백부(21a)와 비교해서 전압 가산부(212) 대신에 전압 감산부(214)를 포함한다.
전압 감산부(214)는 게이트 전압(Vg) 및 임계 전압(VGL)을 수신하고, 수신된 게이트 전압(Vg)에서 임계 전압(VGL)을 감산하여 감산 전압을 출력할 수 있다. 여기서, 임계 전압(VGL)은 스위칭 소자(10)의 특성을 기초로 하여 미리 설정될 수 있다. 비교기(211)는 양의 입력 단자에서 소스 전압(Vs)을 수신하고, 음의 입력 단자에서 감산 전압을 수신하며, 수신된 소스 전압(Vs)과 감산 전압을 비교하여 피드백 신호를 출력할 수 있다. 구체적으로, 비교기(211)는 소스 전압(Vs)이 감산 전압보다 크면 양의 피드백 신호를 출력하고, 소스 전압(Vs)이 감산 전압보다 작으면 음의 피드백 신호를 출력할 수 있다.
도 10은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 10을 참조하면, 피드백부(21b')는 비교기(211), 전압 감산부(214) 및 전압 분배부(215)를 포함할 수 있다. 본 실시예에 따른 피드백부(21b')는 도 9에 도시된 피드백부(21b)의 변형 실시예이므로, 중복된 설명은 생략하기로 한다. 본 실시예에 따른 피드백부(21b')는 도 9에 도시된 피드백부(21b)에 비해 전압 분배부(215)를 더 포함한다.
전압 분배부(215)는 임계 전압(VGL)을 분배하여 임계 전압(VGL)보다 낮은 레벨을 갖는 제1 분배 전압을 출력할 수 있다. 여기서, 임계 전압(VGL)은 스위칭 소자(10)의 전류-전압 특성을 기초로 미리 결정될 수 있다. 전압 감산부(214)는 게이트 전압(Vg)에서 전압 분배부(215)에서 출력된 분배 전압을 감산하여 감산 전압을 출력할 수 있다. 비교기(211)는 양의 입력 단자에서 소스 전압(Vs)을 수신하고, 음의 입력 단자에서 감산 전압을 수신하며, 수신된 소스 전압(Vs)과 감산 전압을 비교하여 피드백 신호를 출력할 수 있다. 구체적으로, 비교기(211)는 소스 전압(Vs)이 감산 전압보다 크면 양의 피드백 신호를 출력하고, 소스 전압(Vs)이 감산 전압보다 작으면 음의 피드백 신호를 출력할 수 있다.
도 11은 도 5의 제어부의 다른 실시예를 개략적으로 나타내는 회로도이다.
도 11을 참조하면, 피드백부(21b")는 비교기(211), 전압 감산부(214) 및 제1 내지 제6 저항들(R1 내지 R6)을 포함할 수 있다. 여기서, 제1 및 제2 저항들(R1, R2)은 제1 전압 분배부를 구성하고, 제3 및 제4 저항들(R3, R4)은 제2 전압 분배부를 구성하며, 제5 및 제6 저항들(R5, R6)은 제3 전압 분배부를 구성할 수 있다. 본 실시예에 따른 피드백부(21b")는 도 10에 도시된 피드백부(21b')의 변형 실시예이므로, 중복된 설명은 생략하기로 한다.
제1 전압 분배부는 임계 전압(VGL)을 분배하여 임계 전압(VGL)보다 낮은 레벨을 갖는 제1 분배 전압을 출력할 수 있다. 여기서, 임계 전압(VGL)은 스위칭 소자(10)의 전류-전압 특성을 기초로 미리 결정될 수 있다. 이때, 제1 분배 전압은 제1 및 제2 저항들(R1, R2)의 값에 의해 결정된다. 전압 감산부(214)는 게이트 전압(Vg)에서 제1 분배 전압을 감산하여 감산 전압을 출력할 수 있다. 제2 전압 분배부는 소스 전압(Vs)을 분배하여 소스 전압(Vs)보다 낮은 레벨을 갖는 제2 분배 전압을 출력할 수 있다. 이때, 제2 분배 전압은 제3 및 제4 저항들(R3, R4)의 값에 의해 결정된다. 제3 전압 분배부는 전압 감산부(214)에서 출력된 감산 전압을 분배하여 감산 전압보다 낮은 레벨을 갖는 제3 분배 전압을 출력할 수 있다. 이때, 제3 분배 전압은 제5 및 제6 저항들(R5, R6)의 값에 의해 결정된다.
비교기(211)는 양의 입력 단자에서 제2 분배 전압을 수신하고, 음의 입력 단자에서 제3 분배 전압을 수신하며, 수신된 제2 분배 전압과 제3 분배 전압을 비교하여 피드백 신호를 출력할 수 있다. 구체적으로, 비교기(211)는 제2 분배 전압이 제3 분배 전압보다 크면 양의 피드백 신호를 출력하고, 제2 분배 전압이 제3 분배 전압보다 작으면 음의 피드백 신호를 출력할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 도 4의 제어부의 개략적으로 나타내는 블록도이다.
도 12를 참조하면, 제어부(20b)는 피드백부(23) 및 구동부(24)를 포함할 수 있고, 구동부(24)는 전압 생성부(241) 및 구동 전압 제공부(242)를 포함할 수 있다. 이하에서는, 제어부(20b)의 구체적인 동작에 대하여 상술하기로 한다.
피드백부(23)는 스위칭 소자(10)의 소스 전압(Vs)을 감지하고, 감지된 소스 전압(Vs)을 기초로 하여 피드백 신호를 생성하여 구동부(24)에 제공할 수 있다. 이때, 피드백 신호는 소스 전압(Vs)이 증가함에 따라 순차적으로 온/오프되는 복수의 펄스들을 포함하는 펄스 신호일 수 있다.
전압 생성부(241)는 복수의 전압 생성부들(미도시)을 포함할 수 있고, 이에 따라, 서로 다른 레벨을 갖는 복수의 전압들을 생성할 수 있다. 구동 전압 제공부(242)는 피드백부(23)에서 제공된 피드백 신호에 따라 전압 생성부(241)에서 생성된 복수의 전압들 중 하나를 스위칭 소자(10)의 게이트에 제공할 수 있다. 이로써, 구동 전압은 피드백 신호에 포함된 펄스들을 기초로 하여 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 가질 수 있다.
이와 같이, 제어부(20b)는 소스 전압(Vs)이 증가함에 따라 순차적으로 온/오프되는 복수의 펄스들을 기초로 하여, 멀티 스텝 파형을 가지는 구동 전압에서 다음 레벨, 즉, 다음 스텝에 해당하는 전압을 인가하는 시점을 결정할 수 있다. 이로써, 게이트 전압(Vg)의 상승 시간, 즉, 상승 기울기를 소스 전압(Vs)에 적응적으로 조절할 수 있으므로, 게이트와 소스 사이의 누설 전류의 발생을 방지할 수 있다.
도 13은 도 12의 제어부의 일 실시예를 상세하게 나타내는 블록도이다.
도 13을 참조하면, 피드백부(23)는 소스 전압(Vs)을 감지하고, 감지된 소스 전압(Vs)을 기초로 하여 피드백 신호를 생성할 수 있는데, 이때, 피드백 신호는 N 비트의 펄스 신호(P<0:(N-1)>)일 수 있다. 예를 들어, 피드백 신호는 제1 내지 제6 펄스(P0 내지 P5)를 포함하는 6 비트의 펄스 신호(P<0:5>)일 수 있다. 그러나, 이는 본 발명의 일 예에 불과하고, 다른 예에서 피드백 신호는 다양하게 변경되는 비트의 펄스 신호를 생성할 수 있다.
전압 생성부(241)는 제1 내지 제6 전압 생성부들(VG1 내지 VG6)을 포함하고, 제1 내지 제6 전압 생성부들(VG1 내지 VG6)은 각각 제1 내지 제6 전압(V1 내지 V6)을 생성할 수 있다. 이때, 제1 내지 제6 전압(V1 내지 V6)은 서로 다른 값을 가진다. 예를 들어, 제1 전압(V1)은 300 V이고, 제2 전압(V2)은 250 V이며, 제3 전압(V3)은 200 V이고, 제4 전압(V4)은 150 V이며, 제5 전압(V5)은 100 V이고, 제6 전압(V6)은 50 V일 수 있다.
구동 전압 제공부(242)는 제1 내지 제7 엔모스 트랜지스터들(MN1 내지 MN7)을 포함할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 게이트들은 펄스 신호를 수신하는데, 구체적으로, 제1 엔모스 트랜지스터(MN1)의 게이트는 제6 펄스(P5)를 수신하고, 제2 엔모스 트랜지스터(MN2)의 게이트는 제5 펄스 신호(P4)를 수신하며, 제3 엔모스 트랜지스터(MN3)의 게이트는 제4 펄스(P3)를 수신하고, 제4 엔모스 트랜지스터(MN4)의 게이트는 제3 펄스(P2)를 수신하며, 제5 엔모스 트랜지스터(MN5)의 게이트는 제2 펄스(P1)를 수신하고, 제6 엔모스 트랜지스터(MN6)의 게이트는 제1 펄스(P0)를 수신할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 드레인들은 제1 내지 제6 전압 생성부들(VG1 내지 VG6)에 각각 연결되어, 제1 내지 제6 전압(V1 내지 V6)을 각각 수신할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 소스들은 스위칭 소자(10)의 게이트에 공통으로 연결된다. 제7 엔모스 트랜지스터(MN7)는 스위칭 소자(10)의 게이트에 연결되는 드레인, 디스차지(discharge) 신호(DIS)가 인가되는 게이트 및 접지 단자에 연결되는 소스를 가지고, 디스차지 신호(DIS)가 인에이블되면 턴온되어 스위칭 소자(10)의 게이트에 접지 전압을 제공할 수 있다.
도 14는 도 12의 제어부의 다른 실시예를 상세하게 나타내는 블록도이다.
도 14를 참조하면, 피드백부(23)는 소스 전압(Vs)을 감지하고, 감지된 소스 전압(Vs)을 기초로 하여 피드백 신호를 생성할 수 있는데, 이때, 피드백 신호는 N 비트의 펄스 신호(P<0:(N-1)>)일 수 있다. 예를 들어, 피드백 신호는 제1 내지 제6 펄스(P0 내지 P5)를 포함하는 6 비트의 펄스 신호(P<0:5>)일 수 있다. 그러나, 이는 본 발명의 일 예에 불과하고, 다른 예에서 피드백 신호는 다양하게 변경되는 비트의 펄스 신호를 생성할 수 있다.
전압 생성부(241')는 제1 내지 제5 전압 생성부들(VG1 내지 VG5)을 포함하고, 제1 내지 제5 전압 생성부들(VG1 내지 VG5)은 각각 제1 내지 제5 전압(V1 내지 V5)을 생성할 수 있다. 이때, 제1 내지 제5 전압(V1 내지 V5)은 서로 다른 값을 가진다. 예를 들어, 제1 전압(V1)은 250 V이고, 제2 전압(V2)은 200 V이며, 제3 전압(V3)은 150 V이고, 제4 전압(V4)은 100 V이며, 제5 전압(V5)은 50 V일 수 있다.
구동 전압 제공부(242')는 제1 내지 제7 엔모스 트랜지스터들(MN1 내지 MN7)을 포함할 수 있다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 게이트들은 펄스 신호를 수신하는데, 구체적으로, 제1 엔모스 트랜지스터(MN1)의 게이트는 제6 펄스(P5)를 수신하고, 제2 엔모스 트랜지스터(MN2)의 게이트는 제5 펄스(P4)를 수신하며, 제3 엔모스 트랜지스터(MN3)의 게이트는 제4 펄스(P3)를 수신하고, 제4 엔모스 트랜지스터(MN4)의 게이트는 제3 펄스(P2)를 수신하며, 제5 엔모스 트랜지스터(MN5)의 게이트는 제2 펄스(P1)를 수신하고, 제6 엔모스 트랜지스터(MN6)의 게이트는 제1 펄스(P0)를 수신할 수 있다. 제1 엔모스 트랜지스터(NM1)의 드레인은 전원 전압(VPP)을 수신하고, 제2 내지 제6 엔모스 트랜지스터들(MN2 내지 MN6)의 드레인들은 제1 내지 제5 전압 생성부들(VG1 내지 VG5)에 각각 연결되어, 제1 내지 제5 전압(V1 내지 V5)을 각각 수신한다. 제1 내지 제6 엔모스 트랜지스터들(MN1 내지 MN6)의 소스들은 스위칭 소자(10)의 게이트에 공통으로 연결된다. 이때, 전원 전압(VPP)은 제1 전압(V1)보다 높은 전압 레벨을 가질 수 있다. 제7 엔모스 트랜지스터(MN7)는 스위칭 소자(10)의 게이트에 연결되는 드레인, 디스차지 신호(DIS)가 인가되는 게이트 및 접지 단자에 연결되는 소스를 가지고, 디스차지 신호(DIS)가 인에이블되면 턴온되어 스위칭 소자(10)의 게이트에 접지 전압을 제공할 수 있다.
도 15는 도 13의 피드백부를 상세하게 나타내는 블록도이다.
도 15를 참조하면, 피드백부(23)는 아날로그 디지털 변환기(231) 및 펄스 생성부(232)를 포함할 수 있다. 아날로그 디지털 변환기(231)는 소스 전압(Vs)을 수신하고, 소스 전압(Vs)을 아날로그 값에서 디지털 값으로 변환할 수 있다. 펄스 생성부(232)는 아날로그 디지털 변환기(231)에서 출력된 디지털 값에 따라 각각 온/오프되는 N 비트의 펄스 신호를 피드백 신호로써 생성할 수 있다.
이때, 펄스 생성부(232)는 소스 전압(Vg)의 기울기에 반비례하도록 펄스 신호에 포함된 각 펄스의 펄스 폭을 조절할 수 있다. 구체적으로, 소스 전압(Vg)이 천천히 상승하는 경우, 즉, 소스 전압(Vg)의 기울기가 작은 경우, 펄스 생성부(232)는 펄스 신호에 포함된 각 펄스의 펄스 폭을 증가시키고, 이에 따라, 게이트 전압(Vg)도 천천히 상승하게 된다. 반면, 소스 전압(Vg)이 빨리 상승하는 경우, 즉, 소스 전압(Vg)의 기울기가 큰 경우, 펄스 생성부(232)는 펄스 신호에 포함된 각 펄스의 펄스 폭을 감소시키고, 이에 따라, 게이트 전압(Vg)도 빨리 상승하게 된다.
도 16은 도 13에서의 소스 전압, 피드백 신호 및 게이트 전압을 나타내는 타이밍도이다. 이하에서는 도 15 및 도 16을 참조하여 피드백부(23)의 동작에 대하여 상술하기로 한다.
도 15 및 도 16을 참조하면, 피드백부(23)는 6 비트의 펄스 신호(P<0:5>)를 생성할 수 있는데, 6 비트의 펄스 신호는 제1 내지 제6 펄스(P0 내지 P5)를 포함한다.
소스 전압(Vs)이 소정 레벨로 상승하면, 펄스 생성부(232)는 제1 펄스(P0)가 논리 '1'이고, 제2 내지 제6 펄스들(P1 내지 P5)은 논리 '0'인 펄스 신호를 생성한다. 이에 따라 제6 엔모스 트랜지스터(MN6)만 턴온되고 제1 내지 제5 엔모스 트랜지스터들(MN1 내지 MN5)은 턴오프되어, 구동 전압 제공부(242)는 제6 전압 생성부(VG6)에서 생성된 제6 전압(V6)을 스위칭 소자(10)의 게이트에 제공할 수 있다. 예를 들어, 제6 전압(V6)은 50 V일 수 있고, 이 경우 게이트 전압(Vg)은 50 V일 수 있다.
소스 전압(Vs)이 더 상승하면, 펄스 생성부(232)는 제2 펄스(P1)가 논리 '1'이고, 제1 펄스(P0) 및 제3 내지 제6 펄스들(P2 내지 P5)은 논리 '0'인 펄스 신호를 생성한다. 이에 따라 제5 엔모스 트랜지스터(MN5)만 턴온되고 제1 내지 제4 엔모스 트랜지스터(MN1 내지 MN4) 및 제6 엔모스 트랜지스터(MN6)은 턴오프되어, 구동 전압 제공부(242)는 제5 전압 생성부(VG5)에서 생성된 제5 전압(V5)을 스위칭 소자(10)의 게이트에 제공할 수 있다. 예를 들어, 제5 전압(V5)은 100 V일 수 있고, 이 경우 게이트 전압(Vg)은 100 V일 수 있다.
소스 전압(Vs)이 더 상승하면, 펄스 생성부(232)는 제3 펄스(P2)가 논리 '1'이고, 제1 및 제2 펄스들(P0, P1) 및 제4 내지 제6 펄스들(P3 내지 P5)은 논리 '0'인 펄스 신호를 생성한다. 이에 따라 제4 엔모스 트랜지스터(MN4)만 턴온되고 제1 내지 제3 엔모스 트랜지스터(MN1 내지 MN3) 및 제5 및 제6 엔모스 트랜지스터들(MN5, MN6)은 턴오프되어, 구동 전압 제공부(242)는 제4 전압 생성부(VG4)에서 생성된 제4 전압(V4)을 스위칭 소자(10)의 게이트에 제공할 수 있다. 예를 들어, 제4 전압(V4)은 150 V일 수 있고, 이 경우 게이트 전압(Vg)은 150 V일 수 있다.
소스 전압(Vs)이 더 상승하면, 펄스 생성부(232)는 제4 펄스(P3)가 논리 '1'이고, 제1 내지 제3 펄스들(P0 내지 P2) 및 제5 및 제6 펄스들(P4, P5)은 논리 '0'인 펄스 신호를 생성한다. 이에 따라 제3 엔모스 트랜지스터(MN3)만 턴온되고 제1 및 제2 엔모스 트랜지스터들(MN1, MN2) 및 제4 내지 제6 엔모스 트랜지스터들(MN4 내지 MN6)은 턴오프되어, 구동 전압 제공부(242)는 제3 전압 생성부(VG3)에서 생성된 제3 전압(V3)을 스위칭 소자(10)의 게이트에 제공할 수 있다. 예를 들어, 제3 전압(V3)은 200 V일 수 있고, 이 경우 게이트 전압(Vg)은 200 V일 수 있다.
소스 전압(Vs)이 더 상승하면, 펄스 생성부(232)는 제5 펄스(P4)가 논리 '1'이고, 제1 내지 제4 펄스들(P0 내지 P3) 및 제6 펄스(P6)는 논리 '0'인 펄스 신호를 생성한다. 이에 따라 제2 엔모스 트랜지스터(MN2)만 턴온되고 제1 엔모스 트랜지스터(MN1) 및 제3 내지 제6 엔모스 트랜지스터(MN3 내지 MN6)은 턴오프되어, 구동 전압 제공부(242)는 제2 전압 생성부(VG2)에서 생성된 제2 전압(V2)을 스위칭 소자(10)의 게이트에 제공할 수 있다. 예를 들어, 제2 전압(V2)은 250 V일 수 있고, 이 경우 게이트 전압(Vg)은 250 V일 수 있다.
소스 전압(Vs)이 더 상승하면, 펄스 생성부(232)는 제6 펄스(P5)가 논리 '1'이고, 제1 내지 제5 펄스들(P0 내지 P4)은 논리 '0'인 펄스 신호를 생성한다. 이에 따라 제1 엔모스 트랜지스터(MN1)만 턴온되고 제2 내지 제6 엔모스 트랜지스터(MN2 내지 MN6)은 턴오프되어, 구동 전압 제공부(242)는 제1 전압 생성부(VG1)에서 생성된 제1 전압(V1)을 스위칭 소자(10)의 게이트에 제공할 수 있다. 예를 들어, 제1 전압(V1)은 300 V일 수 있고, 이 경우 게이트 전압(Vg)은 300 V일 수 있다.
이와 같이, 피드백부(23)는 소스 전압(Vs)이 증가함에 따라 제1 내지 제6 펄스(P0 내지 P5)의 논리 레벨이 변경되는 펄스 신호를 생성하고, 구동 전압 제공부(242)는 펄스 신호의 논리 레벨에 대응되는 전압을 스위칭 소자(10)의 게이트에 제공함으로써, 스위칭 소자(10)의 게이트 전압(Vg)은 소스 전압(Vs)의 변화에 따라 전압 레벨이 단계적으로 증가하는 멀티 스텝 파형으로 구현될 수 있다.
도 17은 도 13의 전압 생성부의 일 실시예를 나타내는 회로도이다.
도 17을 참조하면, 전압 생성부(241a)는 제1 내지 제6 전압 생성부들(VG1 내지 VG6)을 포함하나, 편의상 제1 및 제2 전압 생성부들(VG1, VG2)만을 도시하였다. 제3 내지 제6 전압 생성부들(VG3 내지 VG6)은 제2 전압 생성부(VG2)와 유사하게 구현될 수 있다. 이하에서 설명되는 전압 생성부(241a)의 구성은 본 발명의 일 실시예에 불과하고, 전압 생성부(241a)의 구성은 이에 한정되지 않는다.
제1 전압 생성부(VG1)는 전하 펌프(charge pump)(CP), 위상 제어부(phase controller)(PC), 제1 및 제2 비교기들(COM1, COM2), 제1 내지 제4 저항들(R1 내지 R4), 제1 및 제2 인버터들(INV1, INV2), 제1 내지 제3 엔모스 트랜지스터들(2411, 2412, 2413) 및 제1 피모스 트랜지스터(2414)를 포함할 수 있다. 여기서, 제1 엔모스 트랜지스터(2411)는 고전압 엔모스 트랜지스터이고, 제2 및 제3 엔모스 트랜지스터들(2412, 2413)은 공핍형(depletion mode) 엔모스 트랜지스터들일 수 있다.
전원 전압(VPP)은 제1 및 제2 저항들(R1, R2)의 값에 따라 분배될 수 있다. 제1 비교기(COM1)는 제2 저항(R2)에 걸리는 전압과 제1 기준 전압(Vref1)을 비교하여 제1 비교 신호를 생성할 수 있다. 구체적으로, 제1 비교기(COM1)는 제2 저항(R2)에 걸리는 전압이 제1 기준 전압(Vref1)보다 크면 음의 제1 비교 신호를 생성하고, 제2 저항(R2)에 걸리는 전압이 제1 기준 전압(Vref1)보다 작으면 양의 제1 비교 신호를 생성할 수 있다.
위상 제어부(PC)는 제1 비교 신호를 기초로 하여 제어 위상(Φ) 또는 반전 제어 위상(Φ')을 출력할 수 있다. 구체적으로, 위상 제어부(PC)는 양의 제1 비교 신호가 수신되는 경우 전하 펌프(CP)가 인에이블되는 시간을 증가시키고, 음의 제1 비교 신호가 수신되는 경우 전하 펌프(CP)가 인에이블되는 시간을 감소시킬 수 있다.
전하 펌프(CP)는 제어 위상(Φ) 또는 반전 제어 위상(Φ')을 기초로 하여 전원 전압(VPP)을 생성할 수 있다. 구체적으로, 전하 펌프(CP)가 인에이블되는 시간이 증가하면 전원 전압(VPP)의 전압 레벨은 증가하고, 전하 펌프(CP)가 인에이블되는 시간이 감소하면 전원 전압(VPP)의 전압 레벨은 감소할 수 있다.
제1 전압(V1)은 제3 및 제4 저항들(R3, R4)의 값에 따라 분배될 수 있다. 제2 비교기(COM2)는 제4 저항(R4)에 걸리는 전압과 제2 기준 전압(Vref2)을 비교하여 제2 비교 신호를 생성할 수 있다. 구체적으로, 제2 비교기(COM2)는 제4 저항(R4)에 걸리는 전압이 제2 기준 전압(Vref2)보다 크면 음의 제2 비교 신호를 생성하고, 제4 저항(R4)에 걸리는 전압이 제2 기준 전압(Vref2)보다 크면 양의 제2 비교 신호를 생성할 수 있다.
제1 인버터(INV1)는 제2 비교 신호를 반전하여 반전된 제2 비교 신호를 출력하고, 제2 인버터(INV2)는 제1 인버터(INV1)의 출력을 반전하여 제2 비교 신호를 출력할 수 있다. 제1 피모스 트랜지스터(2414)는 제1 인버터(INV1)이 출력에 따라 온/오프되어 전원 전압(VPP)을 제1 노드(N1)에 제공할 수 있다. 여기서, 제1 노드(N1)의 전압은 제1 전압(V1)이 된다. 이때, 제1 내지 제3 엔모스 트랜지스터들(2411, 2412, 2413)은 고전압을 견딜 수 있는 소자이므로, 저전압으로 동작하는 제1 및 제2 인버터들(INV1, INV2) 및 제2 비교기(COM2)를 전원 전압(VPP)으로부터 보호할 수 있다.
제2 전압 생성부(VG2)는 제3 비교기(COM3), 제5 및 제6 저항들(R5, R6), 제3 및 제4 인버터들(INV3, INV4), 제4 및 제7 엔모스 트랜지스터들(2415, 2416, 2417, 2419) 및 제2 피모스 트랜지스터(2418)를 포함할 수 있다. 여기서, 제4 및 제7 엔모스 트랜지스터들(2415, 2419)은 고전압 엔모스 트랜지스터들이고, 제5 및 제6 엔모스 트랜지스터들(2416, 2417)은 공핍형 엔모스 트랜지스터들일 수 있다.
제2 전압(V2)은 제5 및 제6 저항들(R5, R6)의 값에 따라 분배될 수 있다. 제3 비교기(COM3)는 제6 저항(R6)에 걸리는 전압과 제3 기준 전압(Vref3)을 비교하여 제3 비교 신호를 생성할 수 있다. 구체적으로, 제3 비교기(COM3)은 제6 저항(R6)에 걸리는 전압이 제3 기준 전압(Vref3)보다 크면 음의 제3 비교 신호를 생성하고, 제6 저항(R6)에 걸리는 전압이 제3 기준 전압(Vref3)보다 작으면 양의 제3 비교 신호를 생성할 수 있다.
제3 인버터(INV3)는 제3 비교 신호를 반전하여 반전된 제3 비교 신호를 출력하고, 제4 인버터(INV4)는 제3 인버터(INV3)의 출력을 반전하여 제3 비교 신호를 출력할 수 있다. 제2 피모스 트랜지스터(2418)는 제3 인버터(INV3)의 출력에 따라 온/오프되어 전원 전압(VPP)을 제2 노드(N2)에 제공할 수 있다. 제7 엔모스 트랜지스터(2419)는 제2 노드(N2)의 전압에 따라 온/오프되어 전원 전압(VPP)을 제2 전압(V2) 단자로 제공할 수 있다. 이때, 제4 내지 제6 엔모스 트랜지스터들(2415, 2416, 2417)은 고전압을 견딜 수 있는 소자이므로, 저전압으로 동작하는 제3 및 제4 인버터들(INV3, INV4) 및 제3 비교기(COM2)를 전원 전압(VPP)으로부터 보호할 수 있다.
도 18은 도 13의 전압 생성부의 다른 실시예를 나타내는 회로도이다.
도 18을 참조하면, 전압 생성부(241b)는 전하 펌프(CP), 위상 제어부(PC), 제1 비교기(COM1), 제1 및 제2 저항들(R1, R2), 제1 내지 제6 수동 소자들(Z1 내지 Z6)을 포함할 수 있다. 본 실시예에 따른 전압 생성부(241b)는 도 17에 도시된 전압 생성부(241a)의 변형 실시예로서, 이하에서는 중복된 설명은 생략하기로 한다. 이하에서 설명되는 전압 생성부(241b)의 구성은 본 발명의 일 실시예에 불과하고, 전압 생성부(241b)의 구성은 이에 한정되지 않는다.
전하 펌프(CP)에서 생성된 전원 전압(VPP)은 제1 내지 제6 수동 소자들(Z1 내지 Z6)에 의해 분배되고, 이로써, 전압 생성부(241b)는 제1 내지 제6 전압(V1 내지 V6)을 생성할 수 있다. 제1 내지 제6 전압(V1 내지 V6)은 제1 내지 제6 수동 소자들(Z1 내지 Z6)의 임피던스에 따라 결정될 수 있다. 따라서, 제1 내지 제6 전압(V1 내지 V6)을 변경하고자 하는 경우에는 제1 내지 제6 수동 소자들(Z1 내지 Z6)의 임피던스를 변경시킬 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (23)

  1. 제어 단자 및 출력 단자를 가지는 스위칭 소자; 및
    상기 제어 단자와 상기 출력 단자 사이의 전압이 임계 전압 이하가 되도록 상기 제어 단자에 제공되는 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간을 제어하는 제어부를 포함하고,
    상기 제어 단자와 상기 출력 단자 사이의 전압이 상기 임계 전압보다 크면 상기 제어 단자와 상기 출력 단자 사이에 누설 전류가 발생하고,
    상기 제어부는, 상기 출력 단자에 연결되어 상기 출력 단자의 전압을 감지하고, 감지된 상기 출력 단자의 전압을 기초로 하여 상기 구동 전압의 상기 상승 시간을 제어하며, 상기 상승 시간이 제어된 상기 구동 전압을 상기 제어 단자에 제공하는 것을 특징으로 하는 전원 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제어부는, 상기 출력 단자의 전압을 기초로 하여 상기 구동 전압의 상기 상승 시간이 증가하도록 상기 구동 전압을 제어하는 것을 특징으로 하는 전원 장치.
  4. 제3항에 있어서,
    상기 제어부는,
    상기 출력 단자의 전압과 상기 구동 전압의 차이를 기초로 하여 피드백 신호를 제공하는 피드백(feedback)부; 및
    상기 피드백 신호를 기초로 하여 온/오프되어 상기 제어 단자에 상기 구동 전압을 제공하는 구동부를 포함하는 것을 특징으로 하는 전원 장치.
  5. 제4항에 있어서,
    상기 구동부는,
    상기 피드백 신호를 기초로 하여 제1 노드에 전원 전압을 제공하는 전원 전압 제공부; 및
    외부에서 입력된 제어 신호를 기초로 하여 상기 제1 노드의 전압 또는 접지 전압을 상기 제어 단자에 제공하는 구동 전압 제공부를 포함하는 것을 특징으로 하는 전원 장치.
  6. 제5항에 있어서,
    상기 피드백부는, 상기 구동 전압의 상기 상승 시간을 감소시키고자 하는 경우 양의 피드백 신호를 제공하고 상기 상승 시간을 증가시키고자 하는 경우 음의 피드백 신호를 제공하고,
    상기 전원 전압 제공부는, 상기 양의 피드백 신호가 제공되는 경우 제1 노드에 상기 전원 전압을 제공하고 상기 음의 피드백 신호가 제공되는 경우 상기 제1 노드에 상기 전원 전압을 제공하지 않는 것을 특징으로 하는 전원 장치.
  7. 제4항에 있어서,
    상기 피드백부는,
    상기 출력 단자의 전압과 상기 임계 전압을 가산하여 가산 전압을 제공하는 전압 가산부; 및
    상기 가산 전압과 상기 구동 전압과 비교하여, 상기 가산 전압이 상기 구동 전압보다 크면 양의 피드백 신호를 제공하고 상기 가산 전압이 상기 구동 전압보다 크지 않으면 음의 피드백 신호를 제공하는 비교기를 포함하는 것을 특징으로 하는 전원 장치.
  8. 제7항에 있어서,
    상기 피드백부는,
    상기 임계 전압을 분배하여 상기 임계 전압보다 낮은 전압 레벨을 갖는 제1 분배 전압을 상기 전압 가산부에 제공하는 제1 전압 분배부를 더 포함하고,
    상기 전압 가산부는, 상기 출력 단자의 전압과 상기 제1 분배 전압을 가산하는 것을 특징으로 하는 전원 장치.
  9. 제7항에 있어서,
    상기 피드백부는,
    상기 가산 전압을 분배하여 상기 가산 전압보다 낮은 전압 레벨을 갖는 제2 분배 전압을 상기 비교기의 양의 입력 단자에 제공하는 제2 전압 분배부; 및
    상기 구동 전압을 분배하여 상기 구동 전압보다 낮은 전압 레벨을 갖는 제3 분배 전압을 상기 비교기의 음의 입력 단자에 제공하는 제3 전압 분배부를 더 포함하는 것을 특징으로 하는 전원 장치.
  10. 제4항에 있어서,
    상기 피드백부는,
    상기 구동 전압에서 상기 임계 전압을 감산하여 감산 전압을 제공하는 전압 감산부; 및
    상기 감산 전압과 상기 출력 단자의 전압을 비교하여, 상기 출력 단자의 전압이 상기 감산 전압보다 크면 양의 피드백 신호를 제공하고 상기 출력 단자의 전압이 상기 감산 전압보다 크지 않으면 음의 피드백 신호를 제공하는 비교기를 포함하는 것을 특징으로 하는 전원 장치.
  11. 제10항에 있어서,
    상기 피드백부는,
    상기 임계 전압을 분배하여 상기 임계 전압보다 낮은 전압 레벨을 갖는 제1 분배 전압을 상기 전압 감산부에 제공하는 제1 전압 분배부를 더 포함하고,
    상기 전압 감산부는, 상기 구동 전압에서 상기 제1 분배 전압을 감산하는 것을 특징으로 하는 전원 장치.
  12. 제10항에 있어서,
    상기 피드백부는,
    상기 감산 전압을 분배하여 상기 감산 전압보다 낮은 전압 레벨을 갖는 제2 분배 전압을 상기 비교기의 음의 입력 단자에 제공하는 제2 전압 분배부; 및
    상기 출력 단자의 전압을 분배하여 상기 출력 단자의 전압보다 낮은 전압 레벨을 갖는 제3 분배 전압을 상기 비교기의 양의 입력 단자에 제공하는 제3 전압 분배부를 더 포함하는 것을 특징으로 하는 전원 장치.
  13. 제3항에 있어서,
    상기 제어부는,
    상기 출력 단자의 전압을 기초로 하여 피드백 신호를 제공하는 피드백부; 및
    상기 피드백 신호를 기초로 하여 각 스텝(step)의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 갖는 상기 구동 전압을 상기 제어 단자에 제공하는 구동부를 포함하는 것을 특징으로 하는 전원 장치.
  14. 제13항에 있어서,
    상기 피드백 신호는, 상기 출력 단자의 전압이 증가함에 따라 순차적으로 온/오프되는 복수의 펄스들을 포함하는 펄스 신호인 것을 특징으로 하는 전원 장치.
  15. 제14항에 있어서,
    상기 복수의 펄스들은 상기 멀티 스텝 파형을 갖는 상기 구동 전압에서 다음 스텝에 해당하는 전압이 인가되는 시점을 결정하는 것을 특징으로 하는 전원 장치.
  16. 제13항에 있어서,
    상기 피드백부는,
    상기 출력 단자의 전압을 아날로그 값에서 디지털 값으로 변환하는 아날로그 디지털 변환부; 및
    상기 디지털 값에 따라 각각 온/오프되는 복수의 펄스들을 포함하는 펄스 신호를 출력하는 펄스 생성부를 포함하는 것을 특징으로 하는 전원 장치.
  17. 제16항에 있어서,
    상기 펄스 생성부는, 상기 출력 단자의 전압의 기울기에 반비례하도록 상기 복수의 펄스들 각각의 펄스 폭을 조절하는 것을 특징으로 하는 전원 장치.
  18. 제13항에 있어서,
    상기 구동부는,
    서로 다른 레벨의 전압들을 각각 생성하는 복수의 전압 생성부들; 및
    상기 피드백 신호에 따라 상기 복수의 전압 생성부들 중 하나에서 생성되는 전압을 상기 구동 전압으로써 상기 제어 단자에 제공하는 구동 전압 제공부를 포함하는 것을 특징으로 하는 전원 장치.
  19. 제18항에 있어서,
    상기 구동 전압 제공부는, 상기 복수의 전압 생성부들에 각각 연결되는 복수의 스위치들을 포함하고, 상기 복수의 스위치들은 상기 피드백 신호의 논리 레벨에 따라 각각 온/오프되는 것을 특징으로 하는 전원 장치.
  20. 제1항에 있어서,
    상기 스위칭 소자는 게이트, 소스 및 드레인을 갖는 트랜지스터를 포함하고, 상기 제어 단자는 상기 게이트에 대응되며, 상기 출력 단자는 상기 소스에 대응되는 것을 특징으로 하는 전원 장치.
  21. 트랜지스터의 게이트에 구동 전압을 제공하는 게이트 구동 회로로서,
    상기 트랜지스터의 소스에 연결되어 상기 트랜지스터의 소스 전압을 감지하고, 감지된 상기 소스 전압을 기초로 하여 상기 구동 전압을 제어하기 위한 피드백 신호를 제공하는 피드백부; 및
    상기 피드백 신호를 기초로 하여, 상기 게이트와 상기 소스 사이의 전압이 임계 전압 이하가 되도록 상기 구동 전압이 목표 레벨에 도달하는 데에 걸리는 상승 시간을 제어함으로써, 상기 소스 전압에 적응적으로 상기 구동 전압을 제어하고, 제어된 상기 구동 전압을 상기 게이트에 제공하는 구동부를 포함하고,
    상기 게이트와 상기 소스 사이의 상기 전압이 상기 임계 전압보다 크면 상기 게이트와 상기 소스 사이에 누설 전류가 발생하는 것을 특징으로 하는 게이트 구동 회로.
  22. 제21항에 있어서,
    상기 구동부는 상기 피드백 신호를 기초로 하여 온/오프되어 상기 게이트에 상기 구동 전압을 제공하는 것을 특징으로 하는 게이트 구동 회로.
  23. 제21항에 있어서,
    상기 구동부는 상기 피드백 신호를 기초로 하여 각 스텝의 너비 및 높이 중 적어도 하나가 변화하는 멀티 스텝 파형을 갖는 상기 구동 전압을 상기 게이트에 제공하는 것을 특징으로 하는 게이트 구동 회로.
KR1020100042084A 2010-05-04 2010-05-04 전원 장치 KR101675562B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100042084A KR101675562B1 (ko) 2010-05-04 2010-05-04 전원 장치
US12/929,779 US8564234B2 (en) 2010-05-04 2011-02-15 Driving circuits, power devices and electric devices including the same
EP11161514.2A EP2385628A3 (en) 2010-05-04 2011-04-07 Driving circuits, power devices and electric devices including the same
CN201110097514.XA CN102237793B (zh) 2010-05-04 2011-04-19 驱动电路、电力设备以及包括其的电动设备
JP2011096834A JP5840858B2 (ja) 2010-05-04 2011-04-25 駆動回路及びこれを含む電源装置及び電気装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100042084A KR101675562B1 (ko) 2010-05-04 2010-05-04 전원 장치

Publications (2)

Publication Number Publication Date
KR20110122526A KR20110122526A (ko) 2011-11-10
KR101675562B1 true KR101675562B1 (ko) 2016-11-11

Family

ID=44310037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100042084A KR101675562B1 (ko) 2010-05-04 2010-05-04 전원 장치

Country Status (5)

Country Link
US (1) US8564234B2 (ko)
EP (1) EP2385628A3 (ko)
JP (1) JP5840858B2 (ko)
KR (1) KR101675562B1 (ko)
CN (1) CN102237793B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675562B1 (ko) 2010-05-04 2016-11-11 삼성전자주식회사 전원 장치
KR101675561B1 (ko) * 2010-05-04 2016-11-15 삼성전자주식회사 전원 장치
US9787079B2 (en) 2012-01-20 2017-10-10 Nxp Usa, Inc. Over-current protection device
KR102005450B1 (ko) * 2012-03-14 2019-07-30 삼성전자주식회사 누설전류 보호회로가 구비된 파워모듈
US8878601B2 (en) 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply circuit with positive and negative feedback loops
CN103217615B (zh) * 2013-03-27 2015-03-25 上海贝岭股份有限公司 一种输出短路检测电路
ITUB20160122A1 (it) * 2016-01-29 2017-07-29 St Microelectronics Srl Circuito di pilotaggio per un transistor di potenza a effetto di campo, relativo sistema e circuito integrato
US10158355B2 (en) * 2016-12-20 2018-12-18 Raytheon Company System and method for inrush current control for power sources using non-linear algorithm
CN107749712B (zh) * 2017-11-24 2019-01-04 戴金燕 电动汽车电压自动调节电路
CN107885265B (zh) * 2017-11-24 2019-11-26 芜湖瑞来电子科技有限公司 电动汽车动力电压自动调控电路
CN108039875A (zh) * 2017-11-29 2018-05-15 青岛海尔科技有限公司 一种冰箱用臭氧发生器的控制电路
CN110071620B (zh) * 2019-04-16 2021-08-20 华为技术有限公司 一种控制电路、电压源电路、驱动装置和驱动方法
CN113114133A (zh) * 2021-03-17 2021-07-13 中国电子科技集团公司第二十九研究所 一种高速高驱动能力的电源调制电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150581A1 (en) 2006-12-22 2008-06-26 Fairchild Semiconductor Corporation Bidirectional signal interface and related system and method
JP2008294437A (ja) * 2007-04-30 2008-12-04 Northrop Grumman Systems Corp ワイドバンドギャップ半導体デバイス用ゲート駆動部

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3089873B2 (ja) * 1993-01-13 2000-09-18 富士電機株式会社 出力回路
US5483179A (en) * 1994-04-20 1996-01-09 International Business Machines Corporation Data output drivers with pull-up devices
US5872477A (en) 1997-06-13 1999-02-16 Vtc Inc. Multiplexer with CMOS break-before-make circuit
US6114895A (en) 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
US6400177B1 (en) 2000-01-25 2002-06-04 Matsushita Electric Industrial Co. Output driver and method for meeting specified output impedance and current characteristics
IT1318794B1 (it) 2000-08-29 2003-09-10 St Microelectronics Srl Circuito per il pilotaggio di un interruttore di potenza.
US6307409B1 (en) 2000-12-08 2001-10-23 Micrel, Incorporated Gate driver circuit for high and low side switches with primary and secondary shoot-through protection
US6917227B1 (en) 2001-05-04 2005-07-12 Ixys Corporation Efficient gate driver for power device
US6545513B2 (en) 2001-05-17 2003-04-08 Denso Corporation Electric load drive apparatus
JP4539001B2 (ja) 2001-08-31 2010-09-08 株式会社デンソー パワーｍｏｓトランジスタの制御装置
US6459321B1 (en) * 2001-06-28 2002-10-01 Linear Technology Corporation Gate protection clamping circuits and techniques with controlled output discharge current
DE10212863B4 (de) 2002-03-22 2006-06-08 Siemens Ag Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor
US7148663B2 (en) * 2004-04-28 2006-12-12 Matsushita Electric Industrial Co., Ltd. Switching power supply circuit
US7196890B2 (en) * 2004-11-12 2007-03-27 Texas Instruments Incorporated Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US7123060B1 (en) 2005-03-31 2006-10-17 Aimtron Technology Corp. Drive circuit for a switching element
US7342447B2 (en) * 2005-05-09 2008-03-11 Texas Instruments Incorporated Systems and methods for driving an output transistor
KR101124665B1 (ko) * 2005-07-08 2012-03-28 삼성전자주식회사 누설전류 측정회로 및 누설전류 비교회로
US8809907B2 (en) 2006-03-14 2014-08-19 Northrop Grumman Systems Corporation Leakage barrier for GaN based HEMT active device
CN100574030C (zh) * 2006-09-27 2009-12-23 鸿富锦精密工业（深圳）有限公司 泄漏电流防护电路
TWI449333B (zh) * 2006-12-22 2014-08-11 Fairchild Semiconductor 雙向訊號介面及相關系統及方法
JP2009055078A (ja) * 2007-08-23 2009-03-12 Sanken Electric Co Ltd 負荷駆動回路
JP5119894B2 (ja) * 2007-12-06 2013-01-16 富士電機株式会社 ドライバ回路
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
KR101675562B1 (ko) 2010-05-04 2016-11-11 삼성전자주식회사 전원 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150581A1 (en) 2006-12-22 2008-06-26 Fairchild Semiconductor Corporation Bidirectional signal interface and related system and method
JP2008294437A (ja) * 2007-04-30 2008-12-04 Northrop Grumman Systems Corp ワイドバンドギャップ半導体デバイス用ゲート駆動部

Also Published As

Publication number Publication date
JP2011239666A (ja) 2011-11-24
CN102237793A (zh) 2011-11-09
US8564234B2 (en) 2013-10-22
EP2385628A3 (en) 2013-12-18
CN102237793B (zh) 2015-04-08
EP2385628A2 (en) 2011-11-09
US20110273116A1 (en) 2011-11-10
JP5840858B2 (ja) 2016-01-06
KR20110122526A (ko) 2011-11-10

Similar Documents

Publication Publication Date Title
KR101675562B1 (ko) 전원 장치
US7928715B2 (en) Switching regulator
US7427889B2 (en) Voltage regulator outputting positive and negative voltages with the same offsets
US9350233B2 (en) Voltage conversion circuit and switching control circuit
US20110274295A1 (en) Negative-voltage charge pump circuit
CN107342685B (zh) Dcdc转换器
US20150061738A1 (en) Charge pump circuit
KR101675561B1 (ko) 전원 장치
US20170038788A1 (en) Voltage source
US10038381B2 (en) Area-friendly method for providing duty cycle inverse to supply voltage
US20090322153A1 (en) Arrangement and method for providing power to a circuit using switched capacitor techniques
US7403062B2 (en) Dual edge modulated charge pumping circuit and method
WO2012164341A1 (en) Voltage regulating circuit and method
US11881863B2 (en) Comparator circuit
JP2017092890A (ja) 通電素子駆動装置
US6559624B1 (en) Voltage converter capable of outputting a stable output voltage
JP4307314B2 (ja) 負荷駆動回路
US11011979B2 (en) Booster circuit
US9331674B2 (en) Multi-phase signal generator and multi-phase signal generating method thereof
US10541679B1 (en) Pulse amplifier
US8106637B2 (en) Programmable floating gate reference
US7898350B2 (en) Frequency stabilizing device of an oscillator
JP5888558B2 (ja) 負荷制御装置
Joung et al. A digital low-dropout (DLDO) regulator with 14dB power supply rejection enhancement
JP2004260311A (ja) Ｐｗｍ信号生成回路及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant