KR101672091B1 - 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 - Google Patents

복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 Download PDF

Info

Publication number
KR101672091B1
KR101672091B1 KR1020140083731A KR20140083731A KR101672091B1 KR 101672091 B1 KR101672091 B1 KR 101672091B1 KR 1020140083731 A KR1020140083731 A KR 1020140083731A KR 20140083731 A KR20140083731 A KR 20140083731A KR 101672091 B1 KR101672091 B1 KR 101672091B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
oxide semiconductor
ltps
light emitting
Prior art date
Application number
KR1020140083731A
Other languages
English (en)
Other versions
KR20150100459A (ko
Inventor
김태환
김형수
이재면
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to PCT/KR2015/001836 priority Critical patent/WO2015130082A1/ko
Priority to CN201580001899.1A priority patent/CN105612620B/zh
Priority to EP15755445.2A priority patent/EP3113226B1/en
Priority to US14/915,848 priority patent/US9595546B2/en
Publication of KR20150100459A publication Critical patent/KR20150100459A/ko
Application granted granted Critical
Publication of KR101672091B1 publication Critical patent/KR101672091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치가 제공된다. 기판은 발광 영역 및 소자 영역이 각각 구비된 복수의 서브 화소를 포함한다. 소자 영역에서 기판 상에 복합형 박막 트랜지스터가 형성된다. 발광 영역에서 기판 상에 유기 발광 소자가 형성된다. 복합형 박막 트랜지스터는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터로 구성된다. 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터로 구성되는 복합형 박막 트랜지스터를 채용하여 유기 전계 발광 표시 장치의 성능 및 수율을 향상시키고, 유기 전계 발광 표시 장치 제조 비용을 절감시키고, 박막 트랜지스터가 차지하는 면적을 최소화하며, 뛰어난 계조 표현을 제공할 수 있다.

Description

복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치{ORGANIC EMITTING DISPLAY DEVICE HAVING MULTI-TYPE THIN FILM TRANSISTOR}
본 발명은 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치에 관한 것으로서, 보다 상세하게는 액티브층이 산화물 반도체로 형성된 산화물 반도체 박막 트랜지스터와 액티브층이 저온 폴리 실리콘으로 형성된 LTPS(Low Temperature Poly Silicon) 박막 트랜지스터가 동일 기판에 형성되어 효율적인 개구율 확보가 가능하고, 고해상도 제품 구현에 유리한 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시 장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이와 같은 평판 표시 장치의 구체적인 예로는 액정 표시 장치(Liquid Crystal Display device: LCD), 유기 전계 발광 표시 장치(Organic Light Emitting Display: OLED), 전기 영동 표시 장치(Electrophoretic Display: EPD), 플라즈마 표시 장치(Plasma Display Panel device: PDP), 전계 방출 표시 장치(Field Emission Display device: FED) 및 전기 습윤 표시 장치(Electro-Wetting Display: EWD) 등을 들 수 있다.
특히, 유기 전계 발광 표시 장치는 자체 발광 특성을 갖는 차세대 표시 장치로서, 액정 표시 장치에 비해 시야각, 콘트라스트(contrast), 응답 속도, 소비 전력 등의 측면에서 우수한 특성을 갖는다.
평판 표시 장치들은 공통적으로 영상을 구현하는 평판 표시 패널을 필수적인 구성요소로 하는데, 평판 표시 패널은 고유의 발광 물질 또는 편광 물질층을 사이에 두고 대면 합착된 한 쌍의 기판을 포함하여 이루어진다. 이러한 평판 표시 패널에 포함된 기판은 복수의 화소(Pixel) 어레이(Array)가 발광하는 발광 영역과 복수의 화소를 구동하기 위한 회로 소자들이 위치하는 소자 영역으로 나누어진다. 특히 소자 영역에는 복수의 박막 트랜지스터(Thin Film Transistor; TFT)가 위치하여 복수의 화소를 구동하고, 회로 소자를 동작시킨다.
유기 전계 발광 표시 장치는 애노드 전극, 유기 박막층 및 캐소드 전극으로 구성되는 유기 전계 발광 다이오드(diode)를 포함하며, 스캔 라인(scan line)과 데이터 라인(data line) 사이에 유기 전계 발광 다이오드가 매트릭스 방식으로 연결되어 화소를 구성하는 패시브 매트릭스(passive matrix) 방식과, 각 화소의 동작이 스위치 역할을 하는 박막 트랜지스터에 의해 제어되는 액티브 매트릭스(active matrix) 방식으로 구성된다.
일반적으로 액티브 매트릭스 방식에 사용되는 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 액티브층과, 채널 영역 상부에 형성되며 게이트 절연층에 의해 액티브층과 전기적으로 절연되는 게이트 전극을 포함한다.
이와 같이 이루어진 박막 트랜지스터의 액티브층은 대개 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly Silicon)과 같은 반도체층으로 형성된다. 박막 트랜지스터은 액티브층의 종류에 따라 특정 장점 및 단점을 갖는다.
액티브층이 비정질 실리콘으로 형성되면, 전하 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어렵다는 단점이 있다.
반면, 액티브층이 폴리 실리콘으로 형성되면, 전하 이동도는 높지만 다결정성(polycrystalline nature)에 기인하여 문턱 전압(threshold voltage)이 불균일해지기 때문에 문턱 전압과 전하 이동도의 산포를 보상하기 위한 보상 회로가 필요하다. 또한 액티브층이 폴리 실리콘으로 형성되면, 다수의 박막 트랜지스터와 캐패시터로 구성되는 복잡한 보상 회로가 포함되기 때문에 수율이 낮을 뿐만 아니라 박막 트랜지스터의 코플래너(coplanar) 구조로 인해 비정질 실리콘의 경우보다 마스크 수가 증가하여 제조 비용이 많이 소요된다.
한편, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고, 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
산화 아연(Zinc Oxide; ZnO) 등과 같은 산화물 반도체를 액티브층으로 이용한 박막 트랜지스터가 상술한 문제점을 해결할 수 있다.
산화 아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로 평가되고 있으며, 이러한 산화물 반도체를 액티브층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 350℃ 이하의 저온에서 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.
그러나, 이와 같은 산화물 반도체를 액티브층으로 활용한 박막 트랜지스터는 소자의 특성이 박막 트랜지스터의 구조에 따라 큰 차이가 발생되며, 이에 일반적으로 n-타입 박막 트랜지스터로 한정되어 개발되고 있는 실정이다.
또한, 소자의 특성 및 균일도를 고려하여 산화물 반도체 박막 트랜지스터는 바텀 게이트(bottom gate) 구조에 적용되고 있으나, 전계 효과 이동도 특성이 20㎠/Vs 수준으로 작다는 단점이 있으며, 이에 따라 산화물 반도체 박막 트랜지스터를 표시 패널에 적용하고자 할 경우 집적도 측면에서 기존의 비정질 실리콘이나 폴리 실리콘 박막 트랜지스터에 비해 떨어진다.
근래 LTPS 박막 트랜지스터와 산화물 반도체 박막 트랜지스터 각각이 갖는 강점을 함께 활용하여, LTPS 박막 트랜지스터와 산화물 반도체 박막 트랜지스터를 유기 전계 발광 표시 장치의 필요한 부분에 적용하는 연구 활동이 진행되고 있다.
이에, 본 발명이 해결하고자 하는 과제는 유기 전계 발광 표시 장치에 구비된 화소의 각 구동 트랜지스터가 산화물 반도체 트랜지스터와 LTPS 트랜지스터로 조합됨으로써, 유기 전계 발광 표시 장치의 성능 및 수율을 향상시키고, 유기 전계 발광 표시 장치 제조 비용을 절감시키는 것이다.
본 발명이 해결하고자 하는 다른 과제는 화소의 스위칭 트랜지스터에 산화물 반도체 트랜지스터와 LTPS 트랜지스터를 이중 적층 구조로 형성함으로써 별도 채널 형성 및 게이트 라인에 필요한 면적을 최소화하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 유기 전계 발광 표시 장치의 화소 구동 회로의 구동 박막 트랜지스터에 산화물 반도체 트랜지스터와 LTPS 트랜지스터를 혼합 적용하여 유기 전계 발광 표시 장치 구동 시 저휘도부터 고휘도까지 전 영역에서의 계조 표현 능력을 향상시키는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치가 제공된다. 기판은 발광 영역 및 소자 영역이 각각 구비된 복수의 서브 화소를 포함한다. 소자 영역에서 기판 상에 복합형 박막 트랜지스터가 형성된다. 발광 영역에서 기판 상에 유기 발광 소자가 형성된다. 복합형 박막 트랜지스터는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터로 구성된다. 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터로 구성되는 복합형 박막 트랜지스터를 채용하여 유기 전계 발광 표시 장치의 성능 및 수율을 향상시키고, 유기 전계 발광 표시 장치 제조 비용을 절감시키고, 박막 트랜지스터가 차지하는 면적을 최소화하며, 뛰어난 계조 표현을 제공할 수 있다.
본 발명의 다른 특징에 따르면, LTPS 박막 트랜지스터는 기판으로부터 액티브층, 게이트 전극, 및 소스 전극 및 드레인 전극 순서로 적층된 코플래너(Coplanar) 구조인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 산화물 반도체 박막 트랜지스터는 기판으로부터 게이트 전극, 액티브층, 및 소스 전극 및 드레인 전극 순서로 적층된 바텀 게이트(Bottom Gate) 구조인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극 각각은 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극 각각과 동일한 컨택홀을 통해 전기적으로 연결되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
본 발명의 또 다른 특징에 따르면, 산화물 반도체 박막 트랜지스터와 LTPS 박막 트랜지스터는 동일한 게이트 라인을 서로 공유하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 복합형 박막 트랜지스터는 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 복합형 박막 트랜지스터가 구동 박막 트랜지스터인 경우, 복합형 박막 트랜지스터는 저휘도부터 고휘도까지 전 영역에서의 계조를 표현하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 산화물 반도체 박막 트랜지스터는 n-타입 박막 트랜지스터이고, LTPS 박막 트랜지스터는 p-타입 박막 트랜지스터인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 산화물 반도체 박막 트랜지스터와 LTPS 박막 트랜지스터는 이중 적층 구조인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 이중 적층 구조는 산화물 반도체 박막 트랜지스터의 채널 영역과 LTPS 박막 트랜지스터의 채널 영역이 서로 중첩되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 산화물 반도체 박막 트랜지스터의 채널 영역의 길이와 LTPS 박막 트랜지스터의 채널 영역의 길이는 동일하고, 산화물 반도체 박막 트랜지스터의 채널 영역의 넓이와 LTPS 박막 트랜지스터의 채널 영역의 넓이는 상이한 것을 특징으로 한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 유기 전계 발광 표시 장치에 구비된 화소의 각 구동 트랜지스터가 산화물 반도체 트랜지스터와 LTPS 트랜지스터로 조합됨으로써, 유기 전계 발광 표시 장치의 성능 및 수율을 향상시키고, 유기 전계 발광 표시 장치 제조 비용을 절감시킬 수 있다.
본 발명은 화소의 스위칭 트랜지스터에 산화물 반도체 트랜지스터와 LTPS 트랜지스터를 이중 적층 구조로 형성함으로써 별도 채널 형성 및 게이트 라인에 필요한 면적을 최소화할 수 있다.
본 발명은 유기 전계 발광 표시 장치의 화소 구동 회로의 구동 박막 트랜지스터에 산화물 반도체 트랜지스터와 LTPS 트랜지스터를 혼합 적용하여 유기 전계 발광 표시 장치 구동 시 저휘도부터 고휘도까지 전 영역에서의 계조 표현 능력을 향상시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터를 설명하기 위한 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터를 설명하기 위한 개략적인 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치를 설명하기 위한 개략적인 회로도이다.
도 3b는 본 발명의 다른 실시예에 따른 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치를 설명하기 위한 개략적인 회로도이다.
도 4는 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터의 I-V 파형도이다.
도 5는 본 발명의 다른 실시예에 따른 복합형 박막 트랜지스터를 설명하기 위한 개략적인 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치를 설명하기 위한 개략적인 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터를 설명하기 위한 개략적인 평면도이다. 도 2는 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터를 설명하기 위한 개략적인 단면도이다. 도 1 및 도 2를 참조하면, 복합형 박막 트랜지스터(100)는 LTPS(Low Temperature Poly Silicon) 박막 트랜지스터(130) 및 산화물 반도체 박막 트랜지스터(140)를 포함한다.
복합형 박막 트랜지스터(100)의 LTPS 박막 트랜지스터(130)는 액티브층(131), 게이트 전극(132), 소스 전극(133) 및 드레인 전극(134)을 포함한다. 구체적으로, 기판(110) 상에 형성된 버퍼층(121) 상에 LTPS 박막 트랜지스터(130)의 액티브층(131)이 형성되고, LTPS 박막 트랜지스터(130)의 액티브층(131) 상에 제1 절연층(122)이 형성되고, 제1 절연층(122) 상에 LTPS 박막 트랜지스터(130)의 게이트 전극(132)이 형성되고, LTPS 박막 트랜지스터(130)의 게이트 전극(132) 상에 제2 절연층(123) 및 제3 절연층(124)이 형성되고, 제1 절연층(122), 제2 절연층(123) 및 제3 절연층(124)에 형성된 컨택홀을 통해 LTPS 박막 트랜지스터(130)의 소스 전극(133) 및 드레인 전극(134)이 LTPS 박막 트랜지스터(130)의 액티브층(131)에 접촉한다. 따라서, LTPS 박막 트랜지스터(130)는 기판(110)으로부터 액티브층(131), 게이트 전극(132), 및 소스 전극(133) 및 드레인 전극(134) 순서로 적층된 코플래너 구조의 박막 트랜지스터이다. 제1 절연층(122)은 LTPS 박막 트랜지스터(130)에서 게이트 절연층으로 기능하고, 제2 절연층(123) 및 제3 절연층(124)은 LTPS 박막 트랜지스터(130)에서 층간 절연층으로 기능한다.
LTPS 박막 트랜지스터(130)의 액티브층(131)은 소스 전극(133)과 접하는 소스 영역, 드레인 전극(134)과 접하는 드레인 영역 및 채널이 형성되고 소스 영역과 드레인 영역 사이의 채널 영역을 가질 수 있다. 액티브층(131)의 소스 영역 및 드레인 영역에는 n형 불순물 또는 p형 불순물이 도핑될 수 있고, 바람직하게는 LTPS 박막 트랜지스터(130)는 p-타입 박막 트랜지스터일 수 있다.
복합형 박막 트랜지스터(100)의 산화물 반도체 박막 트랜지스터(140)는 액티브층(141), 게이트 전극(142), 소스 전극(143) 및 드레인 전극(144)을 포함한다. 구체적으로, 기판(110) 상에 형성된 제1 절연층(122) 상에 산화물 반도체 박막 트랜지스터(140)의 게이트 전극(142)이 형성되고, 산화물 반도체 박막 트랜지스터(140)의 게이트 전극(142) 상에 제2 절연층(123)이 형성되고, 제2 절연층(123) 상에 산화물 반도체 박막 트랜지스터(140)의 액티브층(141)이 형성되고, 산화물 반도체 박막 트랜지스터(140)의 액티브층(141) 상에 제3 절연층(124)이 형성되고, 제3 절연층(124)에 형성된 컨택홀을 통해 산화물 반도체 박막 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)이 산화물 반도체 박막 트랜지스터(140)의 액티브층(141)에 접촉한다. 따라서, 산화물 반도체 박막 트랜지스터(140)는 기판(110)으로부터 게이트 전극(142), 액티브층(141), 및 소스 전극(143) 및 드레인 전극(144) 순서로 적층된 바텀 게이트 구조의 박막 트랜지스터이다. 산화물 반도체 박막 트랜지스터(140)는 n-타입 박막 트랜지스터일 수 있다. 제2 절연층(123)은 산화물 반도체 박막 트랜지스터(140)에서 게이트 절연층으로 기능하고, 제3 절연층(124)은 산화물 반도체 박막 트랜지스터(140)에서 에치 스타퍼(etch stopper)로 기능한다. 따라서, 제2 절연층(123)이 LTPS 박막 트랜지스터(130)에서는 층간 절연층으로 사용되는 동시에 산화물 반도체 박막 트랜지스터(140)에서는 게이트 절연층으로도 사용되는 장점이 있다.
산화물 반도체 박막 트랜지스터(140)의 액티브층(141)은 산화물 반도체로 이루어질 수 있다. 산화물 반도체 박막 트랜지스터(140)의 액티브층(141)은 다양한 금속 산화물이 사용될 수 있으며, 예를 들어, 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO) 계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO) 계 재료, 인듐 주석 아연 산화물(InSnZnO) 계 재료, 인듐 알루미늄 아연 산화물(InAlZnO) 계 재료, 인듐 하프늄 아연 산화물(InHfZnO), 주석 갈륨 아연 산화물(SnGaZnO) 계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO) 계 재료, 주석 알루미늄 아연 산화물(SnAlZnO) 계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO) 계 재료, 주석 아연 산화물(SnZnO) 계 재료, 알루미늄 아연 산화물(AlZnO) 계 재료, 아연 마그네슘 산화물(ZnMgO) 계 재료, 주석 마그네슘 산화물(SnMgO) 계 재료, 인듐 마그네슘 산화물(InMgO) 계 재료, 인듐 갈륨 산화물(InGaO) 계 재료나, 인듐 산화물(InO) 계 재료, 주석 산화물(SnO) 계 재료, 아연 산화물(ZnO) 계 재료 등이 사용될 수 있다. 상술한 각각의 산화물 반도체 재료에서 포함되는 각각의 원소의 조성 비율은 특별히 한정되지 않고 다양하게 조정될 수 있다.
도 1 및 도 2를 참조하면, LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)는 게이트 라인을 공유한다. LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)는 동일한 게이트 라인에서 분지된 동일한 게이트 전극(132, 142)을 공유하고, LTPS 박막 트랜지스터(130) 게이트 전극(132)과 산화물 반도체 박막 트랜지스터(140)의 게이트 전극(142)은 동일하다. 즉, LTPS 박막 트랜지스터(130) 게이트 전극(132)은 산화물 반도체 박막 트랜지스터(140)의 게이트 전극(132)으로도 기능한다.
LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)는 소스 전극(133, 143) 및 드레인 전극(134, 144)을 공유한다. 즉, LTPS 박막 트랜지스터(130)의 소스 전극(133)과 산화물 반도체 박막 트랜지스터(140)의 소스 전극(143)은 동일하고, LTPS 박막 트랜지스터(130)의 드레인 전극(134)과 산화물 반도체 박막 트랜지스터(140)의 드레인 전극(144)은 동일하다. 따라서, LTPS 박막 트랜지스터(130) 소스 전극(133)은 산화물 반도체 박막 트랜지스터(140)의 소스 전극(143)으로도 기능하고, LTPS 박막 트랜지스터(130) 드레인 전극(134)은 산화물 반도체 박막 트랜지스터(140)의 드레인 전극(144)으로도 기능한다.
복합형 박막 트랜지스터(100)는, 동일한 게이트 신호를 이용하는 두 개의 박막 트랜지스터를 형성하기 위해 동일한 게이트 라인을 공유하는 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)를 수직적으로 이중 적층하는 구조로 형성된다. 즉, 도 2에 도시된 바와 같이, 복합형 박막 트랜지스터(100)는 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)가 중첩되는 구조이고, LTPS 박막 트랜지스터(130) 상에 산화물 반도체 박막 트랜지스터(140)가 형성된다. LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)는 게이트 전극(132, 142)뿐만 아니라 소스 전극(133, 143) 및 드레인 전극(134, 144)도 공유할 수 있다.
구체적으로, 도 1 및 도 2를 참조하면, 버퍼층(121) 상에 LTPS 박막 트랜지스터(130)의 액티브층(131)이 형성되고, LTPS 박막 트랜지스터(130)의 액티브층(131) 상에 제1 절연층(122)이 형성되고, 제1 절연층(122) 상에 LTPS 박막 트랜지스터(130) 및 산화물 반도체 박막 트랜지스터(140) 모두의 게이트 전극(132, 142)이 형성되고, LTPS 박막 트랜지스터(130) 및 산화물 반도체 박막 트랜지스터(140) 모두의 게이트 전극(132, 142) 상에 제2 절연층(123)이 형성되고, 제2 절연층(123) 상에 산화물 반도체 박막 트랜지스터(140)의 액티브층(131, 141)이 형성되고, 산화물 반도체 박막 트랜지스터(140) 상에 제3 절연층(124)이 형성되고, 제3 절연층(124) 상에 LTPS 박막 트랜지스터(130) 및 산화물 반도체 박막 트랜지스터(140) 모두의 소스 전극(133, 143) 및 드레인 전극(134, 144)이 형성된다.
복합형 박막 트랜지스터(100)의 이중 적층 구조는 산화물 반도체 박막 트랜지스터(140)의 채널 영역과 LTPS 박막 트랜지스터(130)의 채널 영역이 서로 중첩되는 것을 특징으로 한다. 도 2를 참조하면, LTPS 박막 트랜지스터(130)의 액티브층(131), 산화물 반도체 박막 트랜지스터(140)의 액티브층(141) 및 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)의 게이트 전극(132, 142)이 중첩된다. 박막 트랜지스터의 채널 영역은 액티브층과 게이트 전극이 중첩되는 영역으로 정의될 수 있다. 따라서, LTPS 박막 트랜지스터(130)의 액티브층(131)과 산화물 반도체 박막 트랜지스터(140)의 액티브층(141)이 중첩되고, LTPS 박막 트랜지스터(130)의 액티브층(131)과 산화물 반도체 박막 트랜지스터(140)의 액티브층(141) 사이에 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)의 게이트 전극(132, 142)이 배치되므로, 산화물 반도체 박막 트랜지스터(140)의 채널 영역과 LTPS 박막 트랜지스터(130)의 채널 영역이 서로 중첩된다. 또한, 산화물 반도체 박막 트랜지스터(140)의 채널 영역의 길이와 LTPS 박막 트랜지스터(130)의 채널 영역의 길이는 동일하고, 평면 상에서 산화물 반도체 박막 트랜지스터(140)의 채널 영역의 넓이와 LTPS 박막 트랜지스터(130)의 채널 영역의 넓이는 동일할 수 있다.
본 발명의 일 실시예에 따른 복합형 박막 트랜지스터(100)는 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)가 이중 적층된 구조를 포함함으로써, LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)가 게이트 라인을 공유하고, 각각의 박막 트랜지스터의 채널 영역을 형성하기 위한 게이트 라인 및 게이트 전극(132, 142) 형성에 필요한 면적을 최소화할 수 있다.
본 발명의 일 실시예에 따른 복합형 박막 트랜지스터(100)에서의 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)가 이중 적층된 구조는 LTPS 박막 트랜지스터(130)를 p-타입 박막 트랜지스터로 사용하고 산화물 반도체 박막 트랜지스터(140)를 n-타입 박막 트랜지스터로 사용할 수 있다. 이는, LTPS 박막 트랜지스터(130)를 p-타입 박막 트랜지스터로 형성하기 위한 p형 불순물 도핑 이후에 산화물 반도체 박막 트랜지스터(140)는 별도의 도핑 없이 n-타입 박막 트랜지스터로 형성할 수 있기 때문이다. 따라서, n-타입 박막 트랜지스터와 p-타입 박막 트랜지스터의 조합인 인버터 회로를 콤팩트하게 설계할 수 있다는 장점이 있다.
도 1 및 도 2에 도시되지는 않았으나, 산화물 반도체 박막 트랜지스터(140)의 소스 전극(143)과 LTPS 박막 트랜지스터(130)의 소스 전극(133)은 동일한 컨택홀을 통해 전기적으로 연결될 수 있고, 산화물 반도체 박막 트랜지스터(140)의 드레인 전극(144)과 LTPS 박막 트랜지스터(130)의 드레인 전극(134)은 동일한 컨택홀을 통해 전기적으로 연결될 수 있다.
이하에서는 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터(100)가 적용된 유기 전계 발광 표시 장치(300A, 300B)를 설명하기 위해 도 3a 및 도 3b를 함께 참조한다.
도 3a는 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치를 설명하기 위한 개략적인 회로도이다. 도 3a에서는 다양한 유기 전계 발광 표시 장치(300A)의 회로 구조 중 구동 박막 트랜지스터(350) 및 박막 트랜지스터와 1개의 저장(storage) 커패시터(360)가 사용되는 2T1C 구조를 도시하였으나, 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치(300A)의 회로 구조가 이에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치(300A)는 발광 영역 및 소자 영역이 각각 구비된 복수의 서브 화소를 포함하는 기판, 소자 영역에서 기판 상에 형성된 복합형 박막 트랜지스터(100) 및 발광 영역에서 기판 상에 형성된 유기 발광 소자(370)를 포함한다.
기판은 유기 전계 발광 표시 장치(300A)의 다양한 구성요소들을 지지하기 위한 기판으로서, 절연 물질로 형성된다. 기판은 복수의 서브 화소를 포함하고, 각각의 서브 화소는 유기 발광 소자(370)가 형성되는 발광 영역 및 복합형 박막 트랜지스터(100)를 포함하는 다양한 구동 소자와 다양한 배선들이 형성되는 소자 영역을 구비한다.
도 3a를 참조하면, 복합형 박막 트랜지스터(100)는 유기 전계 발광 표시 장치(300A)의 스위칭 박막 트랜지스터(380)로 기능한다. 복합형 박막 트랜지스터(100)의 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)는 동일한 스캔 라인, 즉, 게이트 라인을 공유하고, 동일한 데이터 배선으로부터 데이터 전압을 인가 받는다. 복합형 박막 트랜지스터(100)의 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)는 모두 저장 커패시터(360) 및 구동 박막 트랜지스터(350)와 전기적으로 연결된다.
도 3b는 본 발명의 다른 실시예에 따른 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치를 설명하기 위한 개략적인 회로도이다. 도 3b에서는 다양한 유기 전계 발광 표시 장치(300B)의 회로 구조 중 구동 박막 트랜지스터(350), 박막 트랜지스터 및 리셋(reset) 박막 트랜지스터(390)와 1개의 저장 커패시터(360)가 사용되는 3T1C 구조를 도시하였으나, 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치(300B)의 회로 구조가 이에 제한되는 것은 아니다.
도 3b를 참조하면, 복합형 박막 트랜지스터(100)는 유기 전계 발광 표시 장치(300B)의 구동 박막 트랜지스터(350)로 기능한다. 복합형 박막 트랜지스터(100)의 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)의 게이트 전극은 구동 박막 트랜지스터(350)와 전기적으로 연결되고, LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)의 소스 전극 및 드레인 전극 중 하나는 VDD 라인에 전기적으로 연결되고 다른 하나는 유기 발광 소자(370)와 전기적으로 연결된다
도 3a 및 도 3b에서는 복합형 박막 트랜지스터(100)가 유기 전계 발광 표시 장치(300B)의 구동 박막 트랜지스터(350) 또는 스위칭 박막 트랜지스터(380)인 것으로 도시되었으나, 이에 제한되지 않고 복합형 박막 트랜지스터(100)는 유기 전계 발광 표시 장치(300B)의 다양한 박막 트랜지스터 중 하나일 수도 있다.
이하에서는 복합형 박막 트랜지스터(100)가 유기 전계 발광 표시 장치(300B)의 구동 박막 트랜지스터(350)로 형성된 경우의 효과를 설명하기 위해 도 4를 함께 참조한다.
도 4는 본 발명의 일 실시예에 따른 복합형 박막 트랜지스터의 I-V 파형도이다. 도 4에서는 도 3b에 도시된 바와 같이 복합형 박막 트랜지스터(100)가 유기 발광 소자(370)와 전기적으로 연결되어 유기 발광 소자(370)를 구동하는 구동 박막 트랜지스터(350)인 경우 복합형 박막 트랜지스터(100)의 I-V 파형을 도시하였다.
유기 전계 발광 표시 장치의 경우, 액정 표시 장치와 달리 전류 구동을 통해 영상을 출력하게 되는데, 전류의 크기를 조절하기 위해 구동 박막 트랜지스터와 저장 커패시터로 구동 회로가 이루어지게 되고, 1 프레임 시간 동안 구동 박막 트랜지스터에 흐르는 전류는 저장 커패시터에 저장된 전압에 의해 결정된다.
먼저, 구동 박막 트랜지스터로서 산화물 반도체 박막 트랜지스터(140)만을 사용하는 경우, 산화물 반도체 박막 트랜지스터(140)의 낮은 전하 이동도에 기인하여 산화물 반도체 박막 트랜지스터(140)는 도 4에 도시된 바와 같이 저휘도 영역에서의 계조 표현(휘도 단계 표현)이 용이하나, 최대 전류가 낮아 고휘도 표현에 어려움이 있다.
한편, 구동 박막 트랜지스터로서 LTPS 박막 트랜지스터(130)를 사용하는 경우, LTPS 박막 트랜지스터(130)의 높은 전하 이동도에 기인하여 LTPS 박막 트랜지스터(130)는 도 4에 도시된 바와 같이 고휘도 영역에서의 계조 표현이 용이하나, 저휘도 영역에서의 계조 표현이 어렵다는 단점이 있다. 이는, LTPS 박막 트랜지스터(130)의 전하 이동도가 높으므로 산화물 반도체 박막 트랜지스터(140)에 비해 전압 변화에 따라 흐르는 전류가 민감하게 변하기 때문이다.
이에, 본 발명은 구동 박막 트랜지스터(350)에 LTPS 박막 트랜지스터(130)와 산화물 반도체 박막 트랜지스터(140)를 동시에 적용함으로써, 저휘도부터 고휘도까지의 전 영역의 계조 표현이 용이하게 된다.
도 4를 참조하면, LTPS 박막 트랜지스터(130)의 경우 산화물 반도체 박막 트랜지스터(140) 대비 전하 이동도 특성이 좋아 최대 전류 특성이 우수하다. 그러나, 전류 구동을 하는 유기 전계 발광 표시 장치의 특성을 고려하면, LTPS 박막 트랜지스터(130)에서는 저계조 표현이 어렵다는 것을 도 4를 통해 확인할 수 있다. 따라서, 상대적으로 전하 이동도가 낮은 산화물 반도체 박막 트랜지스터(140)를 LTPS 박막 트랜지스터(130)와 병렬 연결함으로써 저계조 특성이 개선되었음이 도 4를 통해 확인될 수 있다.
복합형 박막 트랜지스터(100)에서는 LTPS 박막 트랜지터서의 문턱 전압(Vth)을 고계조 영역으로 옮겨서, 고계조 표현에 주력하게 하며, 산화물 반도체 박막 트랜지스터(140)의 특성으로 저계조 영역, 즉, Ioled가 작은 영역에서 같은 수준의 전류 크기 변화 시 필요한 Vdata의 변화 폭이 커지므로, 결과적으로 저휘도부터 고휘도까지 계조 표현이 가능하게 된다.
즉, 구동 박막 트랜지스터로 사용되는 복합형 박막 트랜지스터(100)에서의 산화물 반도체 박막 트랜지스터(140) 및 LTPS 박막 트랜지스터(130)의 혼합 구조는 구동 전압을 동시에 받는다. 따라서, 유기 전계 발광 표시 장치의 구동 전류 특성 중 저휘도 영역에서는 산화물 반도체 박막 트랜지스터(140)의 특성이 발휘되고, 고휘도 영역에서는 LTPS 박막 트랜지스터(130)의 특성이 발휘되어, 유기 전계 발광 표시 장치(300A)는 전 계조를 표현할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 복합형 박막 트랜지스터를 설명하기 위한 개략적인 평면도이다. 도 5를 참조하면, 복합형 박막 트랜지스터(500)는 LTPS 박막 트랜지스터(530) 및 산화물 반도체 박막 트랜지스터(540)를 포함한다. 도 5에 도시된 복합형 박막 트랜지스터(500)는 도 2에 도시된 복합형 박막 트랜지스터(200)와 비교하여 LTPS 박막 트랜지스터(530)의 소스 전극(533)과 산화물 반도체 박막 트랜지스터(540)의 소스 전극(543)이 분리되고, LTPS 박막 트랜지스터(530)의 드레인 전극(534)과 산화물 반도체 박막 트랜지스터(540)의 드레인 전극(544)이 분리되고, LTPS 박막 트랜지스터(530) 및 산화물 반도체 박막 트랜지스터(540)의 액티브층(531, 541)이 형상이 상이하다는 점을 제외하면 실질적으로 동일하므로, 중복 설명을 생략한다.
도 5를 참조하면, LTPS 박막 트랜지스터(530)와 산화물 반도체 박막 트랜지스터(540)는 게이트 라인을 공유한다. LTPS 박막 트랜지스터(530)와 산화물 반도체 박막 트랜지스터(540)는 동일한 게이트 라인에서 분지된 동일한 게이트 전극(532, 542)을 공유하고, LTPS 박막 트랜지스터(530) 게이트 전극(532, 542)과 산화물 반도체 박막 트랜지스터(540)의 게이트 전극(532, 542)은 동일하다. 즉, LTPS 박막 트랜지스터(530) 게이트 전극(532)은 산화물 반도체 박막 트랜지스터(540)의 게이트 전극(542)으로도 기능한다.
LTPS 박막 트랜지스터(530)의 소스 전극(533) 및 드레인 전극(534) 각각은 산화물 반도체 박막 트랜지스터(540)의 소스 전극(543) 및 드레인 전극(544) 각각과 전기적으로 분리된다. 따라서, 복합형 박막 트랜지스터(500)의 LTPS 박막 트랜지스터(530)와 산화물 반도체 박막 트랜지스터(540)는 별개의 박막 트랜지스터로서 기능할 수 있다.
도 5를 참조하면, 복합형 박막 트랜지스터(500)에서는 서로 중첩된 LTPS 박막 트랜지스터(530)의 액티브층(531)과 산화물 반도체 박막 트랜지스터(540)의 액티브층(541) 사이의 거리를 이용하여 커패시터를 형성할 수 있다. 따라서, 유기 전계 발광 표시 장치(300A)의 Ion 및 Ioff의 조건을 만족하는 범위에서 LTPS 박막 트랜지스터(530)의 액티브층(531)과 산화물 반도체 박막 트랜지스터(540)의 액티브층(541) 사이의 거리를 조절하여 유기 전계 발광 표시 장치의 커패시턴스의 크기를 변경시킬 수 있다. 채널 영역에서는 다소 기생 커패시턴스가 발생할 수 있지만, 이러한 커패시턴스 성분은 회로 구성에 필요한 커패시턴스로 활용될 수 있는 장점이 있다.
이하에서는 본 발명의 다른 실시예에 따른 복합형 박막 트랜지스터(500)가 적용된 유기 전계 발광 표시 장치를 설명하기 위해 도 6을 함께 참조한다.
도 6은 본 발명의 다른 실시예에 따른 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치를 설명하기 위한 개략적인 회로도이다. 도 6a에서는 다양한 유기 전계 발광 표시 장치의 회로 구조 중 스위칭 박막 트랜지스터 및 리셋 박막 트랜지스터만을 도시하였다.
도 6을 참조하면, 복합형 박막 트랜지스터(500)의 LTPS 박막 트랜지스터(530) 및 산화물 반도체 박막 트랜지스터(540)는 게이트 라인을 공유하나 소스 전극(533, 543)과 드레인 전극(534, 544)은 별개로 사용하므로, LTPS 박막 트랜지스터(530)는 스위칭 박막 트랜지스터로 기능하고, 산화물 반도체 박막 트랜지스터(540)는 리셋 박막 트랜지스터로 기능할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치에서는 화소 개구율이 개선되고 소자 영역의 면적 최소화가 가능하다.
도 6에서는 LTPS 박막 트랜지스터(530)는 스위칭 박막 트랜지스터로 기능하고, 산화물 반도체 박막 트랜지스터(540)는 리셋 박막 트랜지스터로 기능하는 것으로 설명하였으나, 반대로 LTPS 박막 트랜지스터(530)가 리셋 박막 트랜지스터로 기능하고, 산화물 반도체 박막 트랜지스터(540)가 스위칭 박막 트랜지스터로 기능할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판
121: 버퍼층
122: 제1 절연층
123: 제2 절연층
124: 제3 절연층
130, 530: LTPS 박막 트랜지스터
131, 531: LTPS 박막 트랜지스터의 액티브층
132, 532: LTPS 박막 트랜지스터의 게이트 전극
133, 533: LTPS 박막 트랜지스터의 소스 전극
134, 534: LTPS 박막 트랜지스터의 드레인 전극
140, 540: 산화물 반도체 박막 트랜지스터
141, 541: 산화물 반도체 박막 트랜지스터의 액티브층
142, 542: 산화물 반도체 박막 트랜지스터의 게이트 전극
143, 543: 산화물 반도체 박막 트랜지스터의 소스 전극
144, 544: 산화물 반도체 박막 트랜지스터의의 드레인 전극
350: 구동 박막 트랜지스터
360: 저장 커패시터
370: 유기 발광 소자
380: 스위칭 박막 트랜지스터
390: 리셋 박막 트랜지스터
100, 500: 복합형 박막 트랜지스터
300A, 300B: 유기 전계 발광 표시 장치

Claims (11)

  1. 발광 영역 및 소자 영역이 각각 구비된 복수의 서브 화소를 포함하는 기판;
    상기 소자 영역에서 상기 기판 상에 형성된 복합형 박막 트랜지스터; 및
    상기 발광 영역에서 상기 기판 상에 형성된 유기 발광 소자를 포함하며,
    상기 복합형 박막 트랜지스터는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터가 이중으로 적층되어 구성되고,
    상기 복합형 박막 트랜지스터는 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터인, 유기 전계 발광 표시 장치.
  2. 제1항에 있어서,
    상기 LTPS 박막 트랜지스터는 상기 기판으로부터 액티브층, 게이트 전극, 및 소스 전극 및 드레인 전극 순서로 적층된 코플래너(Coplanar) 구조인, 유기 전계 발광 표시 장치.
  3. 제1항에 있어서,
    상기 산화물 반도체 박막 트랜지스터는 상기 기판으로부터 게이트 전극, 액티브층, 및 소스 전극 및 드레인 전극 순서로 적층된 바텀 게이트(Bottom Gate) 구조인, 유기 전계 발광 표시 장치.
  4. 제3항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 소스 전극 및 드레인 전극 각각은 상기 LTPS 박막 트랜지스터의 소스 전극 및 드레인 전극 각각과 동일한 컨택홀을 통해 전기적으로 연결되는, 유기 전계 발광 표시 장치.
  5. 제1항에 있어서,
    상기 복합형 박막 트랜지스터가 구동 박막 트랜지스터인 경우, 상기 복합형 박막 트랜지스터는 저휘도부터 고휘도까지 전 영역에서의 계조를 표현하는, 유기 전계 발광 표시 장치.
  6. 제1항에 있어서,
    상기 산화물 반도체 박막 트랜지스터는 n-타입 박막 트랜지스터이고,
    상기 LTPS 박막 트랜지스터는 p-타입 박막 트랜지스터인, 유기 전계 발광 표시 장치.
  7. 제1항에 있어서,
    상기 산화물 반도체 박막 트랜지스터와 상기 LTPS 박막 트랜지스터는 소스 전극 및 드레인 전극을 서로 공유하는, 유기 전계 발광 표시 장치.
  8. 제1항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 채널 영역과 상기 LTPS 박막 트랜지스터의 채널 영역이 서로 중첩되는, 유기 전계 발광 표시 장치.
  9. 제8항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 채널 영역의 길이와 상기 LTPS 박막 트랜지스터의 채널 영역의 길이는 동일하고,
    상기 산화물 반도체 박막 트랜지스터의 채널 영역의 넓이와 상기 LTPS 박막 트랜지스터의 채널 영역의 넓이는 상이한, 유기 전계 발광 표시 장치.
  10. 발광 영역 및 소자 영역이 각각 구비된 복수의 서브 화소를 포함하는 기판;
    상기 소자 영역에서 상기 기판 상에 있는 복합형 박막 트랜지스터; 및
    상기 발광 영역에서 상기 기판 상에 있는 유기 발광 소자를 포함하며,
    상기 복합형 박막 트랜지스터는 산화물 반도체 박막 트랜지스터 및 LTPS 박막 트랜지스터가 이중 적층 구조를 갖고,
    상기 산화물 반도체 박막 트랜지스터와 상기 LTPS 박막 트랜지스터는 게이트 전극을 서로 공유하는, 유기 전계 발광 표시 장치.
  11. 제10항에 있어서,
    상기 산화물 반도체 박막 트랜지스터의 채널 영역과 상기 LTPS 박막 트랜지스터의 채널 영역이 서로 중첩되는, 유기 전계 발광 표시 장치.
KR1020140083731A 2014-02-25 2014-07-04 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 KR101672091B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/KR2015/001836 WO2015130082A1 (ko) 2014-02-25 2015-02-25 디스플레이 백플레인 및 이의 제조 방법
CN201580001899.1A CN105612620B (zh) 2014-02-25 2015-02-25 显示器底板及其制造方法
EP15755445.2A EP3113226B1 (en) 2014-02-25 2015-02-25 Display backplane and method for manufacturing same
US14/915,848 US9595546B2 (en) 2014-02-25 2015-02-25 Display backplane and method of fabricating the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461944499P 2014-02-25 2014-02-25
US201461944501P 2014-02-25 2014-02-25
US61/944,501 2014-02-25
US61/944,499 2014-02-25

Publications (2)

Publication Number Publication Date
KR20150100459A KR20150100459A (ko) 2015-09-02
KR101672091B1 true KR101672091B1 (ko) 2016-11-02

Family

ID=54242176

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140083731A KR101672091B1 (ko) 2014-02-25 2014-07-04 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
KR1020140097125A KR101687069B1 (ko) 2014-02-25 2014-07-30 유기 전계 발광 표시 장치
KR1020160075586A KR102071301B1 (ko) 2014-02-25 2016-06-17 유기 전계 발광 표시 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020140097125A KR101687069B1 (ko) 2014-02-25 2014-07-30 유기 전계 발광 표시 장치
KR1020160075586A KR102071301B1 (ko) 2014-02-25 2016-06-17 유기 전계 발광 표시 장치

Country Status (1)

Country Link
KR (3) KR101672091B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629705B2 (en) 2017-02-13 2020-04-21 Samsung Display Co., Ltd. Semiconductor device having overlapping semiconductor patterns and method of fabricating the same
KR102199338B1 (ko) 2019-09-04 2021-01-06 연세대학교 산학협력단 Ltpo 기술을 이용한 amoled 디스플레이의 구동 트랜지스터

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102330860B1 (ko) * 2015-10-05 2021-11-25 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR102567318B1 (ko) * 2015-12-30 2023-08-16 엘지디스플레이 주식회사 박막 트랜지스터 및 그를 이용한 내장형 게이트 구동부를 갖는 표시 장치
KR20180004370A (ko) 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102561294B1 (ko) 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102617314B1 (ko) * 2016-07-07 2023-12-21 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR20180025354A (ko) 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
KR20180098442A (ko) 2017-02-24 2018-09-04 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR102347796B1 (ko) 2017-05-31 2022-01-07 엘지디스플레이 주식회사 전계 발광 표시장치
KR102339644B1 (ko) 2017-06-12 2021-12-15 엘지디스플레이 주식회사 전계 발광 표시장치
KR102358573B1 (ko) 2017-09-15 2022-02-04 삼성디스플레이 주식회사 표시장치
KR102480481B1 (ko) 2017-09-22 2022-12-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102185116B1 (ko) 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR20180058673A (ko) * 2018-04-24 2018-06-01 포항공과대학교 산학협력단 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리
US10490128B1 (en) * 2018-06-05 2019-11-26 Apple Inc. Electronic devices having low refresh rate display pixels with reduced sensitivity to oxide transistor threshold voltage
KR102599741B1 (ko) * 2018-10-22 2023-11-07 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
KR102596361B1 (ko) * 2018-11-26 2023-10-30 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
CN109742092B (zh) * 2019-01-14 2021-12-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置
CN112968034A (zh) * 2021-02-24 2021-06-15 合肥鑫晟光电科技有限公司 显示面板及其制作方法和显示装置
CN115942798A (zh) * 2022-12-16 2023-04-07 京东方科技集团股份有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162120A (ja) 2012-02-01 2013-08-19 Samsung Display Co Ltd 半導体装置およびそれを備える平板表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659053B1 (ko) * 2004-05-21 2006-12-18 삼성에스디아이 주식회사 유기 전계 발광 표시장치
JP4581759B2 (ja) * 2005-03-14 2010-11-17 セイコーエプソン株式会社 発光装置、画像形成装置および電子機器
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
TWI464869B (zh) * 2011-07-14 2014-12-11 Au Optronics Corp 半導體元件及電致發光元件及其製作方法
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162120A (ja) 2012-02-01 2013-08-19 Samsung Display Co Ltd 半導体装置およびそれを備える平板表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629705B2 (en) 2017-02-13 2020-04-21 Samsung Display Co., Ltd. Semiconductor device having overlapping semiconductor patterns and method of fabricating the same
US11289588B2 (en) 2017-02-13 2022-03-29 Samsung Display Co., Ltd. Semiconductor device including two thin-film transistors and method of fabricating the same
US11908924B2 (en) 2017-02-13 2024-02-20 Samsung Display Co., Ltd. Semiconductor device including two thin-film transistors and method of fabricating the same
KR102199338B1 (ko) 2019-09-04 2021-01-06 연세대학교 산학협력단 Ltpo 기술을 이용한 amoled 디스플레이의 구동 트랜지스터

Also Published As

Publication number Publication date
KR102071301B1 (ko) 2020-03-02
KR20150100462A (ko) 2015-09-02
KR20150100459A (ko) 2015-09-02
KR101687069B1 (ko) 2016-12-15
KR20160075461A (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
KR101672091B1 (ko) 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US11394001B2 (en) Display device
US10559256B2 (en) Pixel driver circuitry for a display device
USRE50012E1 (en) Organic light-emitting diode display
US10332919B2 (en) Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device
US10157971B2 (en) Organic light-emitting diode display
EP3029733B1 (en) Organic light emitting display device
KR102455618B1 (ko) 유기 발광 표시 장치
US20190251903A1 (en) Display device
US9053986B2 (en) Semiconductor device and flat panel display including the same
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
US11482170B2 (en) Display panel and display device
US8237168B2 (en) Organic light emitting display device
US20230351958A1 (en) Array substrate, display panel comprising the array substrate, and display device
KR20160068635A (ko) 유기 발광 표시 장치
US12010863B2 (en) Display device
US20160064673A1 (en) Organic light emitting diode display and manufacturing method thereof
KR20180061720A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법
CN113192986A (zh) 显示面板及其制备方法
US20230267888A1 (en) Array substrate, display panel comprising the array substrate, and display device
CN112740421A (zh) 显示装置及其制备方法
US11937465B2 (en) Array substrate, display panel and display device thereof
US11455955B2 (en) Display device
US11871616B2 (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4