TWI690065B - 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置 - Google Patents

薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置 Download PDF

Info

Publication number
TWI690065B
TWI690065B TW104141686A TW104141686A TWI690065B TW I690065 B TWI690065 B TW I690065B TW 104141686 A TW104141686 A TW 104141686A TW 104141686 A TW104141686 A TW 104141686A TW I690065 B TWI690065 B TW I690065B
Authority
TW
Taiwan
Prior art keywords
switch
electrode
drain
film transistor
source
Prior art date
Application number
TW104141686A
Other languages
English (en)
Other versions
TW201624681A (zh
Inventor
趙承奐
權度縣
沈棟焕
李成殷
李一正
李政奎
李廷洙
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201624681A publication Critical patent/TW201624681A/zh
Application granted granted Critical
Publication of TWI690065B publication Critical patent/TWI690065B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一種薄膜電晶體(TFT)陣列基板包含：一驅動薄膜電晶體，設置於一基板上；以及一開關薄膜電晶體，設置於該基板上並包含：一開關半導體層，包含一開關通道區、一開關源極區及一開關汲極區；以及一開關源電極及一開關汲電極，接觸該開關半導體層。該開關源電極包含一源極接觸部，該源極接觸部接觸該開關源極區，且該開關汲電極包含一汲極接觸部，該汲極接觸部接觸該開關汲極區。該源極接觸部被摻雜有與該開關源極區之離子不同之離子，且該汲極接觸部被摻雜有與該開關汲極區之離子不同之離子。

Description

薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機 發光顯示裝置
[優先權聲明]
本申請案主張於2014年12月29日在韓國智慧財產局提出申請之韓國第10-2014-0192549號專利申請案之優先權利益，且該韓國專利申請案之揭露內容以引用方式全文併入本文中。
一或多個實施例是關於一種薄膜電晶體(thin-film transistor；TFT)陣列基板及一種包含薄膜電晶體陣列基板之有機發光顯示裝置。
有機發光顯示裝置是自發光型顯示裝置，其包含一電洞注入電極(hole injection electrode)、一電子注入電極(electron injection electrode)及一有機發光二極體(organic light-emitting diode；OLED)，該有機發光二極體包含在該電洞注入電極與該電子注入電極之間形成之一有機發光層，且當在自該電洞注入電極注入之電洞與自該電子注入電極注入之電子在該有機發光層中彼此結合時所產生之激子自一激發態(excited state)變至一基態(ground state)時，有機發光顯示裝置會產生光。
作為自發光型顯示裝置之有機發光顯示裝置可在一低電壓下運作且可因其不需要光源而被配置成重量輕且薄的，並且因其視角寬、對比率(contrast ratio)高且響應時間快而作為下一代顯示裝置備受關注。
一或多個實施例包含一種薄膜電晶體(TFT)陣列基板及一種包含薄膜電晶體陣列基板之有機發光顯示裝置。
本發明之其他態樣將在以下之說明中予以部分闡述，且該等態樣將藉由該說明而部分地變得顯而易見，抑或可藉由實踐所提供之實施例而得知。
根據一或多個實施例，一種薄膜電晶體(TFT)陣列基板包含：一驅動薄膜電晶體，設置於一基板上；以及一開關薄膜電晶體，設置於該基板上並包含：一開關半導體層，包含一開關通道區、一開關源極區及一開關汲極區；以及一開關源電極及一開關汲電極，接觸該開關半導體層；其中該開關源電極包含一源極接觸部，該源極接觸部接觸該開關源極區，且該開關汲電極包含一汲極接觸部，該汲極接觸部接觸該開關汲極區；且其中該源極接觸部被摻雜有與該開關源極區之離子不同之離子，且該汲極接觸部被摻雜有與該開關汲極區之離子不同之離子。
該開關源極區與該開關汲極區可受到p型摻雜，且該源極接觸部及該汲極接觸部可受到n型摻雜。
該開關源極區與該開關汲極區可受到n型摻雜，且該源極接觸部及該汲極接觸部可受到p型摻雜。
在該源極接觸部及該開關源極區中，可由於一p-n接面而使一能障 高度(barrier height)增大。
在該汲極接觸部及該開關汲極區中，可由於一p-n接面而使一能障高度增大。
該薄膜電晶體陣列基板可更包含一儲存電容器，該儲存電容器包含：一第一電極，連接至該驅動薄膜電晶體之一驅動閘電極；以及一第二電極，設置於該第一電極上並與該第一電極絕緣。
該薄膜電晶體陣列基板可更包含一層間絕緣膜，該層間絕緣膜覆蓋該儲存電容器並包含一開口，其中該第二電極設於該開口中。
根據一或多個實施例，一種有機發光顯示裝置包含：一顯示區域，包含複數個畫素；以及一非顯示區域，設於該顯示區域周圍，其中各該畫素包含：一驅動薄膜電晶體(TFT)，設置於一基板上；以及一開關薄膜電晶體，設置於該基板上並包含：一開關半導體層，包含一開關通道區、一開關源極區及一開關汲極區；以及一開關源電極及一開關汲電極，接觸該開關半導體層；其中該開關源電極包含一源極接觸部，該源極接觸部接觸該開關源極區，且該開關汲電極包含一汲極接觸部，該汲極接觸部接觸該開關汲極區；且其中該源極接觸部被摻雜有與該開關源極區之離子不同之離子，且該汲極接觸部被摻雜有與該開關汲極區之離子不同之離子。
該開關源極區與該開關汲極區可受到p型摻雜，且該源極接觸部及該汲極接觸部可受到n型摻雜。
該開關源極區與該開關汲極區可受到n型摻雜，且該源極接觸部及該汲極接觸部可受到p型摻雜。
該有機發光顯示裝置可更包含一儲存電容器，該儲存電容器包 含：一第一電極，連接至該驅動薄膜電晶體之一驅動閘電極；以及一第二電極，設置於該第一電極上並與該第一電極絕緣。
該驅動薄膜電晶體及該儲存電容器可被排列成使該驅動薄膜電晶體與該儲存電容器之至少某些部分彼此交疊。
1:畫素
2:畫素電路
10:顯示單元
14:第一掃描線
15:發光控制線
16:資料線
20:掃描驅動器
22:初始化電壓線
24:第二掃描線
26:驅動電壓線
30:資料驅動器
34:第三掃描線
40:發光控制驅動器
50:控制器
110:基板
111:緩衝層
121:開關汲極區
123:開關通道區
125:開關源極區
130:閘極絕緣膜
150:第一層間絕緣膜
170:第二層間絕緣膜
170a:開口
190:平坦化膜
191:畫素電極
193:中間層
195:相對電極
210:畫素界定膜
230:間隔件
1000:有機發光顯示裝置
A1:驅動半導體層
A6:開關半導體層/第二發光控制半導體層
B:影像訊號
C1:儲存電容器之第一電極
C2:儲存電容器之第二電極
Cst:儲存電容器
D1:驅動汲電極
D2:資料傳送汲電極
D3:補償汲電極
D4:第一初始化源電極
D5:第一發光汲電極
D6:第二發光控制汲電極/開關汲電極
D7:第二初始化汲電極
DB:影像資料訊號
DC:汲極接觸部
DCS:資料驅動控制訊號
DG:影像資料訊號
DL1~DLm:資料線
Dm:資料訊號
DR:影像資料訊號
ECS:發光驅動控制訊號
EL1~ELn:發光控制線
ELVDD:第一電源供應電壓
ELVDDL:驅動電壓線
ELVSS:第二電源供應電壓
En:發光控制訊號
G:影像訊號
G1:驅動閘電極
G2:資料傳送閘電極
G3:補償閘電極
G4:第一初始化閘電極
G5:第一發光控制閘電極
G6:第二發光控制閘電極/開關閘電極
G7:第二初始化閘電極
Hsync:水平同步訊號
Id:驅動電流
IL:初始化電壓線
MCLK:時脈訊號
R:影像訊號
OLED:有機發光二極體
S1:驅動源電極
S2:資料傳送源電極
S3:補償源電極
S4:第一初始化源電極
S5:第一發光源電極
S6:第二發光控制源電極/開關源電極
S7:第二初始化源電極
Sn:第一掃描訊號
Sn-1:第二掃描訊號
Sn+1:第三掃描訊號
SCS:掃描驅動控制訊號
SL1~SLn+1:掃描線
T1:驅動薄膜電晶體
T2:資料傳送薄膜電晶體
T3:補償薄膜電晶體
T4:第一初始化薄膜電晶體
T5:第一發光控制薄膜電晶體
T6:第二發光控制薄膜電晶體/開關薄膜電晶體
T7:第二初始化薄膜電晶體
VINT:外部電源供應源/初始化電壓
Vsync:垂直同步訊號
結合圖式閱讀以下說明，該等及/或其他態樣將變得顯而易見且更易於領會。
第1圖是例示根據一實施例之一有機發光顯示裝置之圖。
第2圖是例示根據一實施例之有機發光顯示裝置之一個畫素之等效電路圖。
第3圖是例示根據一實施例之一薄膜電晶體(TFT)陣列基板之剖視圖。
第4圖是例示根據一實施例，與第3圖所示一開關半導體層接觸之一開關汲電極之一部分之放大圖。
第5圖是例示根據另一實施例之薄膜電晶體陣列基板之剖視圖。
第6圖是例示根據另一實施例之一有機發光顯示裝置之剖視圖。
現在將參照其中顯示某些實施例之圖式更充分地闡述本發明的概念。然而，應理解，並非旨在將實施例限制於所揭露之特定形式。相反地，實施例將涵蓋落於本發明之精神及範圍內之所有潤飾、等效形式及替代形式。圖式中相同參考編號通常指示相同元件。
應理解，儘管本文中可能使用用語「第一」、「第二」等來闡述 各種元件，然而該等元件不應受限於該等用語。該等用語僅用於區分各個元件。
本文中所用之術語僅用於闡述實施例而並非旨在進行限制。應理解，當在本文中使用用語「包含(comprises、comprising、includes及/或including)」時，是用於指明所述特徵、整數、步驟、操作、元件、組件及/或其組合之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其組合之存在或添加。
本文中所用之用語「及/或」包含相關列出項其中之一或多個項之任意及所有組合。當將措詞「至少其中之一(at least one of)」應用於一元件列表時，其適用於整個元件列表，而並非僅修飾該列表之個別元件。
現在將參照其中顯示某些實施例之圖式更充分地闡述本發明。
第1圖是例示根據一實施例之一有機發光顯示裝置1000之圖。
有機發光顯示裝置1000包含一包含複數個畫素1之顯示單元10、一掃描驅動器20、一資料驅動器30、一發光控制驅動器40及一控制器50。
顯示單元10包含在複數條掃描線SL1至SLn+1、複數條資料線DL1至DLm、及複數條發光控制線EL1至ELn之交叉點處排列成一矩陣形式之該等畫素1。該等掃描線SL1至SLn+1及該等發光控制線EL1至ELn在作為列方向之一第二方向上延伸，且該等資料線DL1至DLm及驅動電壓線ELVDDL在作為行方向之一第一方向上延伸。在一條畫素線中的該等掃描線SL1至SLn+1之n值可不同於該等發光控制線EL1至ELn之n值。
各該畫素1連接至與顯示單元10連接之該等掃描線SL1至SLn+1中之三條掃描線。掃描驅動器20產生三個掃描訊號並經由該等掃描線SL1至SLn+1將該三個掃描訊號傳送至各該畫素1。亦即，掃描驅動器20依序施加掃描訊號至 一第一掃描線SL2至SLn、一第二掃描線SL1至SLn-1及一第三掃描線SL3至SLn+1。
一外部電源供應源VINT可對一初始化電壓線IL施加一顯示單元初始化電壓。
此外，各該畫素1連接至與顯示單元10連接之該等資料線DL1至DLm中之一條資料線並且連接至與顯示單元10連接之該等發光控制線EL1至ELn中之一條發光控制線。
資料驅動器30經由該等資料線DL1至DLm傳送一資料訊號至各該畫素1。每當一掃描訊號被施加至第一掃描線SL2至SLn時，便將資料訊號施加至由該掃描訊號選擇之畫素1。
發光控制驅動器40產生一發光控制訊號並經由該等發光控制線EL1至ELn將該發光控制訊號傳送至各該畫素1。發光控制訊號用於控制各該畫素1之一發光時間。可根據各該畫素1之一內部結構而省略發光控制驅動器40。
控制器50將自外部傳送之複數個影像訊號R、G及B轉變成複數個影像資料訊號DR、DG及DB，並將該等影像資料訊號DR、DG及DB傳送至資料驅動器30。此外，控制器50接收一垂直同步訊號Vsync、一水平同步訊號Hsync及一時脈訊號MCLK，並且分別產生並傳送控制訊號至掃描驅動器20、資料驅動器30及發光控制驅動器40來對其進行控制。控制器50分別產生並傳送用於控制掃描驅動器20之一掃描驅動控制訊號SCS、用於控制資料驅動器30之一資料驅動控制訊號DCS及用於控制發光控制驅動器40之一發光驅動控制訊號ECS。
可自外部施加一第一電源供應電壓ELVDD及一第二電源供應電壓ELVSS至各該畫素1。第一電源供應電壓ELVDD可為一高位凖電壓，且第二 電源供應電壓ELVSS可為一具有低於第一電源供應電壓ELVDD之位凖之電壓、抑或可為一接地電壓。第一電源供應電壓ELVDD經由驅動電壓線ELVDDL施加至各該畫素1。
由於根據經由該等資料線DL1至DLm所傳送之一資料訊號而向一發光器件供應驅動電流，各該畫素1發出具有一預定亮度之光。
第2圖是例示根據一實施例之有機發光顯示裝置1000之一個畫素1之等效電路圖。
有機發光顯示裝置1000之畫素1包含一畫素電路2，畫素電路2包含複數個薄膜電晶體及至少一個儲存電容器Cst。畫素1可包含一有機發光二極體(OLED)，該有機發光二極體自畫素電路2接收驅動電流並發出光。
該等薄膜電晶體包含一驅動薄膜電晶體T1、一資料傳送薄膜電晶體T2、一補償薄膜電晶體T3、一第一初始化薄膜電晶體T4、一第一發光控制薄膜電晶體T5、一第二發光控制薄膜電晶體T6及一第二初始化薄膜電晶體T7。
畫素1包含：一第一掃描線14，傳送一第一掃描訊號Sn至資料傳送薄膜電晶體T2及補償薄膜電晶體T3；一第二掃描線24，傳送一第二掃描訊號Sn-1至第一初始化薄膜電晶體T4；一第三掃描線34，傳送一第三掃描訊號Sn+1至第二初始化薄膜電晶體T7；一發光控制線15，傳送一發光控制訊號En至第一發光控制薄膜電晶體T5及第二發光控制薄膜電晶體T6；一資料線16，傳送一資料訊號Dm；一驅動電壓線26，傳送第一電源供應電壓ELVDD；以及一初始化電壓線22，傳送一初始化電壓VINT以用於對驅動薄膜電晶體T1進行初始化。
驅動薄膜電晶體T1之一驅動閘電極G1連接至儲存電容器Cst之一第一電極C1。驅動薄膜電晶體T1之一驅動源電極S1經由第一發光控制薄膜電晶 體T5連接至驅動電壓線26。驅動薄膜電晶體T1之一驅動汲電極D1經由第二發光控制薄膜電晶體T6電性連接至有機發光二極體之一畫素電極(例如：陽極)。驅動薄膜電晶體T1根據資料傳送薄膜電晶體T2之一開關操作來接收資料訊號Dm並且供應驅動電流Id至有機發光二極體。
資料傳送薄膜電晶體T2之一資料傳送閘電極G2連接至第一掃描線14。資料傳送薄膜電晶體T2之一資料傳送源電極S2連接至資料線16。資料傳送薄膜電晶體T2之一資料傳送汲電極D2連接至驅動薄膜電晶體T1之驅動源電極S1，並且經由第一發光控制薄膜電晶體T5連接至驅動電壓線26。資料傳送薄膜電晶體T2根據經由第一掃描線14接收之第一掃描訊號Sn而導通，並且執行將被傳送至資料線16之資料訊號Dm傳送至驅動薄膜電晶體T1之驅動源電極S1之一開關操作。
補償薄膜電晶體T3之一補償閘電極G3連接至第一掃描線14。補償薄膜電晶體T3之一補償源電極S3連接至驅動薄膜電晶體T1之驅動汲電極D1，並且經由第二發光控制薄膜電晶體T6連接至有機發光二極體之陽極。補償薄膜電晶體T3之一補償汲電極D3連接至儲存電容器Cst之第一電極C1、第一初始化薄膜電晶體T4之一第一初始化源電極S4以及驅動薄膜電晶體T1之驅動閘電極G1。補償薄膜電晶體T3根據經由第一掃描線14接收之第一掃描訊號Sn而導通，並且藉由連接驅動薄膜電晶體T1之驅動閘電極G1與驅動汲電極D1而以二極體接法來連接驅動薄膜電晶體T1。
第一初始化薄膜電晶體T4之一第一初始化閘電極G4連接至第二掃描線24。第一初始化薄膜電晶體T4之一第一初始化汲電極D4連接至初始化電壓線22。第一初始化薄膜電晶體T4之第一初始化源電極S4連接至儲存電容器Cst之第一電極C1、補償薄膜電晶體T3之補償汲電極D3以及驅動薄膜電晶體T1之驅 動閘電極G1。第一初始化薄膜電晶體T4根據經由第二掃描線24接收之第二掃描訊號Sn-1來導通，並且藉由將初始化電壓VINT傳送至驅動薄膜電晶體T1之驅動閘電極G1來執行將驅動薄膜電晶體T1之驅動閘電極G1之一電壓初始化之一初始化操作。
第一發光控制薄膜電晶體T5之一第一發光控制閘電極G5連接至發光控制線15。第一發光控制薄膜電晶體T5之一第一發光源電極S5連接至驅動電壓線26。第一發光控制薄膜電晶體T5之一第一發光汲電極D5連接至驅動薄膜電晶體T1之驅動源電極S1及資料傳送薄膜電晶體T2之資料傳送汲電極D2。
第二發光控制薄膜電晶體T6之一第二發光控制閘電極G6連接至發光控制線15。第二發光控制薄膜電晶體T6之一第二發光源電極S6連接至驅動薄膜電晶體T1之驅動汲電極D1及補償薄膜電晶體T3之補償源電極S3。第二發光控制薄膜電晶體T6之一第二發光控制汲電極D6電性連接至有機發光二極體之陽極。第一發光控制薄膜電晶體T5與第二發光控制薄膜電晶體T6根據經由發光控制線15接收之發光控制訊號En而同時導通，第一電源供應電壓ELVDD被傳送至有機發光二極體，且驅動電流Id流入該有機發光二極體中。
第二初始化薄膜電晶體T7之一第二初始化閘電極G7連接至第三掃描線34。第二初始化薄膜電晶體T7之一第二初始化源電極S7連接至有機發光二極體之陽極。第二初始化薄膜電晶體T7之一第二初始化汲電極D7連接至初始化電壓線22。第二初始化薄膜電晶體T7根據經由第三掃描線34接收之第三掃描訊號Sn+1而導通並且將有機發光二極體之陽極初始化。
儲存電容器Cst之一第二電極C2連接至驅動電壓線26。儲存電容器Cst之第一電極C1連接至驅動薄膜電晶體T1之驅動閘電極G1、補償薄膜電晶體 T3之補償汲電極D3以及第一初始化薄膜電晶體T4之第一初始化源電極S4。
有機發光二極體之一陰極連接至第二電源供應電壓ELVSS。有機發光二極體藉由自驅動薄膜電晶體T1接收驅動電流並且發出光來顯示一影像。
第3圖是例示根據一實施例之一薄膜電晶體陣列基板之剖視圖。第4圖是例示根據一實施例，與一開關半導體層接觸之一開關汲電極之一部分之放大圖。
用語「薄膜電晶體陣列基板」是指包含至少一個薄膜電晶體之基板。本文所用用語「薄膜電晶體陣列基板」是指其中複數個薄膜電晶體規則地排列、複數個薄膜電晶體不規則地排列或僅設有一個薄膜電晶體之基板。
儘管在某些實施例中，薄膜電晶體陣列基板施加至有機發光顯示裝置1000，然而本發明並非僅限於此。薄膜電晶體陣列基板可施加至各種顯示裝置其中之任一者，例如：一液晶顯示裝置、一電泳顯示裝置或一電漿顯示裝置或其他顯示裝置。
為清楚起見，未在第3圖中顯示與驅動薄膜電晶體T1、一開關薄膜電晶體及儲存電容器Cst不太相關之元件，例如：存在於沿一切割線截取之剖視圖中之某些佈線、某些電極及某些半導體層。
如第3圖所示，薄膜電晶體陣列基板可包含驅動薄膜電晶體T1、儲存電容器Cst、開關薄膜電晶體、一第一層間絕緣膜150及一第二層間絕緣膜170。本文所用用語「開關薄膜電晶體」是指除驅動薄膜電晶體T1之外的主要執行一開關操作之薄膜電晶體。亦即，開關薄膜電晶體可對應於資料傳送薄膜電晶體T2、補償薄膜電晶體T3、第一初始化薄膜電晶體T4、第一發光控制薄膜電晶體T5、第二發光控制薄膜電晶體T6及第二初始化薄膜電晶體T7其中之任一 者。第二發光控制薄膜電晶體T6對應於第3圖所示開關薄膜電晶體(以下，被稱為開關薄膜電晶體T6)。
驅動薄膜電晶體T1包含一驅動半導體層A1、驅動閘電極G1、驅動源電極S1及驅動汲電極D1。驅動閘電極G1可與和儲存電容器Cst之第一電極C1相同之層一體成型。
開關薄膜電晶體T6包含一開關半導體層A6、與第二發光控制閘電極G6對應之一開關閘電極(以下，被稱為開關閘電極G6)、與第二發光控制源電極S6對應之一開關源電極(以下，被稱為開關源電極S6)、以及與第二發光控制汲電極D6對應之一開關汲電極(以下，被稱為開關汲電極D6)。開關半導體層A6可包含：一開關汲極區121及一開關源極區125，其中摻雜有雜質；以及一開關通道區123，形成於開關汲極區121與開關源極區125之間。下文將更詳細地闡釋開關半導體層A6。
第一層間絕緣膜150及第二層間絕緣膜170堆疊於開關薄膜電晶體T6上。存在其中僅第一層間絕緣膜150設於儲存電容器Cst之第一電極C1與第二電極C2之間的部分。
為確保薄膜電晶體陣列基板之高效能及/或高一體化，可能排列有各種佈線及各種薄膜電晶體，且各佈線可能彼此交疊抑或佈線與薄膜電晶體可能彼此交疊。因此，在薄膜電晶體陣列基板中可能會出現寄生電容及/或訊號干擾。
可於各佈線之間及/或佈線與薄膜電晶體之間另外設置第二層間絕緣膜170，以減少寄生電容及/或訊號干擾。因存在其中在儲存電容器Cst之第一電極C1與第二電極C2之間不設置第二層間絕緣膜170之部分，故可維持一高儲 存容量。
提供第一層間絕緣膜150是為了確保儲存電容器Cst之一高儲存容量。為增加儲存容量，第一層間絕緣膜150之一厚度t1可為小的及/或可使用具有一高介電常數之一材料來形成第一層間絕緣膜150。
提供第二層間絕緣膜170是為了減少寄生電容。為減少寄生電容，第二層間絕緣膜170之厚度t2可為大的及/或可使用具有一低介電常數之一材料來形成第二層間絕緣膜170。
在一些實施例中，第二層間絕緣膜170之厚度t2可大於第一層間絕緣膜150之厚度t1。舉例而言，第二層間絕緣膜170之厚度t2可較第一層間絕緣膜150之厚度t1大約二倍至五倍。第二層間絕緣膜170之厚度t2可介於約1微米至約5微米之間。第一層間絕緣膜150之厚度t1可介於約0.2微米至約1微米之間。然而，實施例並非僅限於此。舉例而言，在某些實施例中，第二層間絕緣膜170之厚度t2可小於或等於第一層間絕緣膜150之厚度t1。
在某些實施例中，第二層間絕緣膜170之一介電常數可小於第一層間絕緣膜150之一介電常數。
在某些實施例中，第二層間絕緣膜170可包含一有機材料，且第一層間絕緣膜150可包含一無機材料。當第二層間絕緣膜170包含一有機材料時第二層間絕緣膜170之一厚度可較當第二層間絕緣膜170包含一無機材料時更容易大。因此，當第二層間絕緣膜170包含一有機材料且第一層間絕緣膜150包含一無機材料時，可提高第二層間絕緣膜170之厚度t2大於第一層間絕緣膜150之厚度t1且第二層間絕緣膜170之一材料具有一低介電常數之一可能性。
返回參見第3圖，可在一基板110上形成一緩衝層111。緩衝層111 可防止雜質離子擴散且防止濕氣或外部空氣滲透至有機發光二極體中，並且可用作一阻擋層及/或一障壁層以使基板110之一表面平坦化。
驅動半導體層A1及開關半導體層A6形成於緩衝層111上。各該驅動半導體層A1及開關半導體層A6可包含多晶矽，並且可包含不摻雜有雜質之一通道區以及形成於該通道區之二側上且摻雜有雜質之一源極區及一汲極區。雜質可視薄膜電晶體之類型而變化並且可為N型雜質或P型雜質。儘管第3圖中僅顯示第二發光控制薄膜電晶體T6，然而亦可同時形成資料傳送薄膜電晶體T2之資料傳送半導體層A2、補償薄膜電晶體T3之補償半導體層A3、第一初始化薄膜電晶體T4之第一初始化半導體層A4、第二初始化薄膜電晶體T7之第二初始化半導體層A7以及第一發光控制薄膜電晶體T5之第一發光控制半導體層A5，以連接至驅動半導體層A1及第二發光控制半導體層A6。
開關半導體層A6可包含：開關通道區123，其中不摻雜有雜質；以及開關源極區125及開關汲極區121，形成於開關通道區123之二側上並且如上所述摻雜有雜質。
參見第4圖，開關汲電極D6之與開關汲極區121接觸之部分可被稱為一汲極接觸部DC。亦即，僅開關汲極區121之與開關汲電極D6局部接觸之中心部對應於汲極接觸部DC。開關汲極區121之不直接接觸開關汲電極D6之部分設於汲極接觸部DC之二側上。
儘管在第4圖中未示出，然而開關源電極S6之與開關源極區125接觸之一部分被稱為一源極接觸部SC。亦即，僅開關源極區125之與開關源電極S6局部接觸之中心部對應於源極接觸部SC。
在薄膜電晶體陣列基板中，摻雜至汲極接觸部DC中之雜質離子可 不同於摻雜至開關汲極區121中之雜質離子，如第4圖所示。
此外，摻雜至源極接觸部SC中之雜質離子可不同於摻雜至開關源極區125中之雜質離子。
當局部不同之雜質離子摻雜至僅開關汲極區121之汲極接觸部DC或開關源極區125之源極接觸部SC中時，可沿一邊界形成一p-n接面。
用語「p-n接面」是指性能適用於現代電子裝置的半導體間之介面。P型半導體及N型半導體二者皆具有高傳導性，而P型半導體與N型半導體間之介面則具有低傳導性。
半導體之間具有低傳導性之介面被稱為耗盡區(depletion zone)，耗盡區是在作為P型半導體之載子之電洞與作為N型半導體之載子之電子彼此吸引、彼此重新結合並擴散開時形成。
可利用此種具有低傳導性之耗盡區來形成一二極體。用語「二極體」是指其中電流可僅在一個方向上流動而在另一方向上不流動之一器件。
在其中形成有一p-n接面之區中，能障高度之能量增大。
開關汲極區121、開關源極區125、汲極接觸部DC及源極接觸部SC可根據離子類型而摻雜有N型雜質或P型雜質。
摻雜N型雜質之目的是為了增加用作載子之電子。因開關半導體層A6可如上所述包含多晶矽，故將闡釋矽作為一實例。每一矽原子具有四個電子並且利用四個相鄰矽原子形成四個共價鍵。
當將具有五個電子之一原子(例如：磷(P)、砷(As)、銻(Sb)、或鉍(Bi))添加至矽原子之一晶體結構中時，所添加之原子具有四個共價鍵， 且剩餘一個不共享之電子。剩餘之電子弱結合至所添加之原子，且因此易於提升至一傳導帶(conduction band)。在室溫下，任何此種電子皆實際上被提升至一傳導帶。當電子以此種方式提升時，不會形成電洞，且因此在經N型摻雜之材料中存在較電洞更多之電子。在此種情形中，電子成為多數載子，而電洞成為少數載子。
相比之下，摻雜P型雜質之目的是為了增加電洞。當將一三價原子(例如：硼(B)、鋁(Al)、銦(In)、或鎵(Ga))添加至一矽原子之一晶體結構時，矽原子之四個共價鍵中之一個鍵因缺少一個電子而不完整。
因此，作為一摻雜劑之三價原子可自一相鄰原子借用一電子來完成一第四鍵。摻雜劑可被稱為一接受體。一旦摻雜劑接受一個電子，相鄰原子便失去一個電子，藉此形成一「電洞」。每一電洞皆與相鄰帶負電荷之摻雜劑離子相關聯，且因此半導體保持中性。然而，當每一電洞遊離進入一晶格中時，電洞之位置處之一質子便被「暴露出」且因此不再被一電子抵消。因此，電洞具有一正電荷之行為。若添加許多接受體原子，則電洞之數目大大超過受到熱激發之電子。因此，在一P型材料中，電洞成為多數載子而電子成為少數載子。
在一個實施例中，開關薄膜電晶體T6之開關汲極區121及開關源極區125可摻雜有N型雜質。在此種情形中，汲極接觸部DC及源極接觸部SC摻雜有P型雜質。
因此，可在各該開關汲極區121及開關源極區125中形成一p-n接面。
一旦p-n接面形成，能障高度便會增大，且如上所述一接觸電阻Rc之能量增大。
一旦接觸電阻Rc增大，IR值便會減小且因此避免因高電壓Vds而造成劣化。
此外，例如汲極所致能障降低(drain-induced barrier lowering；DIBL)及熱載子不穩定性(hot-carrier instability；HCI)等特性得到改良。
汲極所致能障降低是指當Vds電壓在一短通道處增大時，藉由減小一汲極區之一PN接面能障來增大電流之現象。當p+多晶矽與源電極/汲電極間之接觸電阻Rc增大且電流流動時，出現一IR降，藉此使在源極與汲極之間施加之一電壓低於實際上所施加之Vds電壓。
因此，當接觸電阻Rc為高時，汲極所致能障降低在一短通道處得以改良。
同樣地，熱載子不穩定性為如下現象：當施加一高Vds電壓至一短通道時，會形成一高汲極場且因此在一汲極區中形成一電子-電洞對，藉此使器件劣化。
同樣地，藉由引起一IR降並且將施加於一源極與一汲極之間之一電壓降至低於實際上施加之Vds電壓，來抑制因一汲極場而形成熱載子。因此，可降低熱載子不穩定性。
在另一實施例中，開關薄膜電晶體T6之開關汲極區121及開關源極區125可摻雜有P型雜質。在此種情形中，汲極接觸部DC及源極接觸部SC摻雜有N型雜質。
即使在此種情形中，如在上述實例中一樣，亦可在各該開關汲極區121及開關源極區125中形成一p-n接面。
返回參見第3圖，在基板110之一整個表面上堆疊一閘極絕緣膜130以覆蓋半導體層A1至A7。閘極絕緣膜130可包含一無機材料(例如氧化矽或氮化矽)以具有一單層結構或一多層結構。閘極絕緣膜130使每一半導體層與閘電極G1至G7中之其對應閘電極絕緣。
開關薄膜電晶體T6之開關閘電極G6、驅動薄膜電晶體T1之驅動閘電極G1及儲存電容器Cst之第一電極C1形成於閘極絕緣膜130上。驅動閘電極G1可與儲存電容器Cst之第一電極C1一體成型。
此外，儘管圖3中未示出，但該等電晶體T1至T7之閘電極G1至G7、第一掃描線14、第二掃描線24、第三掃描線34、一網格驅動電壓線26’以及初始化電壓線22可在與驅動閘電極G1、第二發光控制閘電極G6、第一電極C1及發光控制線15相同之層上包含相同之材料。
驅動閘電極G1、開關閘電極G6、第一電極C1及發光控制線15之一材料可包含以下至少其中之一：鉬(Mo)、鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鈦(Ti)、鎢(W)及銅(Cu)。
根據一個實施例，儲存電容器Cst可與驅動薄膜電晶體T1交疊。詳言之，因驅動薄膜電晶體T1與第一電極C1彼此一體成型，故儲存電容器Cst與驅動薄膜電晶體T1彼此交疊。因儲存電容器Cst與驅動薄膜電晶體T1交疊，故可獲得用於第一電極C1及第二電極C2之足夠區域。因此，可確保儲存電容器Cst之一足夠儲存容量。
第一層間絕緣膜150形成於基板110之整個表面上以覆蓋驅動閘電極G1、開關閘電極G6、及儲存電容器Cst之第一電極C1。
第一層間絕緣膜150可包含一無機材料或一有機材料。在某些實施例中，第一層間絕緣膜150可包含一無機材料。舉例而言，第一層間絕緣膜150可包含一金屬氧化物或一金屬氮化物。無機材料之實例可包含氧化矽(SiO2)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al2O3)、氧化鈦(TiO2)、氧化鉭(Ta2O5)、氧化鉿(HfO2)及氧化鋅(ZrO2)。在某些實施例中，第一層間絕緣膜150可包含一介電常數介於約4至約7之間的材料。
第一層間絕緣膜150可包含一無機材料(例如：氧化矽(SiOx)及/或氮化矽(SiNx))以具有一單層結構或一多層結構。在某些實施例中，第一層間絕緣膜150可具有一雙層結構，例如：SiOx/SiNy或SiNx/SiOy。
第一層間絕緣膜150可使驅動閘電極G1、開關閘電極G6及第一電極C1與形成於第一層間絕緣膜150上之佈線絕緣。此外，第一層間絕緣膜150可用作儲存電容器Cst之一介電層。第一層間絕緣膜150之厚度t1可小於第二層間絕緣膜170之厚度t2。可慮及儲存電容器Cst之一儲存容量來設定第一層間絕緣膜150之厚度t1。
第二層間絕緣膜170可包含一無機材料或一有機材料。在某些實施例中，第二層間絕緣膜170可包含一有機材料。舉例而言，第二層間絕緣膜170可包含以下至少其中之一：丙烯酸系樹脂(例如：聚丙烯酸酯樹脂)、環氧樹脂、酚樹脂、聚醯胺樹脂、聚醯亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂及苯並環丁烯(benzocyclobutene；BCB)。在某些實施例中，第二層間絕緣膜170可包含一介電常數介於約2至約4之間的材料。
在基板110之整個表面上方在第二層間絕緣膜170上形成一平坦化膜190。可在平坦化膜190中形成一畫素電極191。畫素電極191經由一通孔(via hole)連接至驅動源電極S1。
平坦化膜190可包含一絕緣材料。舉例而言，平坦化膜190可包含一無機材料、一有機材料或其一組合，以具有一單層結構或一多層結構，並且可利用各種沈積方法其中之任一種方法來形成。在一些實施例中，平坦化膜190可包含以下至少其中之一：丙烯酸系樹脂(例如：聚丙烯酸酯樹脂)、環氧樹脂、酚樹脂、聚醯胺樹脂、聚醯亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂及苯並環丁烯。
第5圖是例示根據另一實施例之一薄膜電晶體陣列基板之剖視圖。與第3圖所示者相同之元件是由相同之參考編號指示，且為便於說明起見將不再對其予以贅述。
第5圖所示第二層間絕緣膜170設於第一層間絕緣膜150上，並且包含用於暴露出第一層間絕緣膜150之一部分之一開口170a。儲存電容器Cst之第二電極C2設於開口170a中。
儲存電容器Cst之第二電極C2設於第二層間絕緣膜170之開口170a中。因第二電極C2與第一電極C1交疊，故開口170a形成於與儲存電容器Cst之第一電極C1交疊之一部分中。因第二電極C2設於開口170a中，故第二電極C2可接觸第一層間絕緣膜150之一頂面。此外，第二電極C2可沿開口170a之一側壁延伸至第二層間絕緣膜170之一頂面。然而，實施例並非僅限於此，而是第二電極C2可僅形成於開口170a中，如第5圖所示。
因儲存電容器Cst之第二電極C2設於第二層間絕緣膜170之開口170a中，故儲存電容器Cst之一儲存容量取決於第一層間絕緣膜150之一介電常數及厚度t1。因此，因第一層間絕緣膜150之一材料及厚度t1之設定與第二層間絕 緣膜170無關，故可確保儲存電容器Cst之一高儲存容量。
第6圖是例示根據另一實施例之一有機發光顯示裝置之剖視圖。第6圖例示包含第5圖所示薄膜電晶體陣列基板之一有機發光顯示裝置。在第6圖中，與第5圖所示者相同之元件是由相同之參考編號指示，且為便於說明起見，將不再對其予以贅述。
在有機發光顯示裝置之一顯示區域中在薄膜電晶體陣列基板上設置一有機發光二極體。該有機發光二極體包含畫素電極191、包含一有機發光層之一中間層193及一相對電極195。此外，有機發光顯示裝置可更包含一畫素界定膜210及一間隔件230。
畫素電極191及/或相對電極195可為一透明電極或一反射電極。當畫素電極191及/或相對電極195為一透明電極時，畫素電極191及/或相對電極195可包含氧化銦錫(Indium Tin Oxide；ITO)、氧化銦鋅(Indium Zinc Oxide；IZO)、氧化鋅(zinc oxide；ZnO)或三氧化二銦(In2O3)。當畫素電極191及/或相對電極195為一反射電極時，畫素電極191及/或相對電極195可包含一反射膜及一透明膜，該反射膜包含銀、鎂、鋁、鉑、鈀、金、鎳、釹、銥、鉻或其一化合物，該透明膜包含氧化銦錫、氧化銦鋅、氧化鋅或三氧化二銦。在某些實施例中，畫素電極191或相對電極195可具有例如為氧化銦錫/銀/氧化銦錫之一結構。
畫素界定膜210可界定一畫素區及一非畫素區。畫素界定膜210可包含用於暴露出畫素電極191之一開口，並且可被形成為完全覆蓋薄膜電晶體陣列基板。中間層193可形成於開口中，且該開口可實質上變成一畫素區。
畫素電極191、中間層193及相對電極195可構成有機發光二極體。分別自有機發光二極體之畫素電極191及相對電極195注入之電洞及電子可 在中間層193之有機發光層中彼此結合而產生光。
中間層193可包含有機發光層。作為另一選擇，中間層193可包含有機發光層，並且可更包含一電洞注入層(hole injection layer；HIL)、一電洞傳輸層(hole transport layer；HTL)、一電子傳輸層(electron transport layer；ETL)及一電子注入層(electron injection layer；EIL)至少其中之一。然而，實施例並非僅限於此，而是中間層193可包含有機發光層並且可更包含各種其他功能層其中之任一者。
相對電極195形成於中間層193上。相對電極195可與畫素電極191形成一電場以自中間層193發出光。畫素電極191可圖案化於每一畫素中，且相對電極195可被形成為使得一共用電壓施加至所有畫素。
間隔件230可設於一顯示區域中之各畫素區之間。間隔件230可被設置成在基板110與一密封基板(未示出)之間維持一間隔並且防止顯示特性因外部衝擊而劣化。
間隔件230可設置於畫素界定膜210上。間隔件230可自畫素界定膜210朝向密封基板突出。
如上所述，在根據一或多個實施例之一有機發光顯示裝置中，因與一開關半導體層接觸之一開關源電極及一開關汲電極之一源極接觸部及一汲極接觸部摻雜有與一開關源極區及一開關汲極區之雜質不同之雜質，故可形成一p-n接面。因此，電阻Rc增大且IR減小，且因此避免因一高電壓而造成劣化。
此外，因一開口形成於第二層間絕緣膜170中且該開口中設有一儲存電容器之第二電極C2，故可減少寄生電容且可確保儲存電容器之一高儲存容量。
如上所述，根據該一或多個實施例，接觸電阻增大且IR減小，且因此避免因一高電壓而造成劣化。
儘管已參照某些實施例特別顯示及闡述了本發明，然而所屬技術領域中具有通常知識者應理解，可在不背離由以下申請專利範圍界定之本發明精神及範圍之條件下，對本發明作出各種形式及細節上之變化。因此，本發明範圍並非由詳細說明來界定而是由所附申請專利範圍來界定，且本發明範圍內之所有不同之處皆將被視為包含於本發明中。
110:基板
111:緩衝層
121:開關汲極區
123:開關通道區
125:開關源極區
130:閘極絕緣膜
150:第一層間絕緣膜
170:第二層間絕緣膜
190:平坦化膜
191:畫素電極
A1:驅動半導體層
A6:開關半導體層/第二發光控制半導體層
C1:儲存電容器之第一電極
C2:儲存電容器之第二電極
Cst:儲存電容器
D1:驅動汲電極
D6:第二發光控制汲電極/開關汲電極
G1:驅動閘電極
G6:第二發光控制閘電極/開關閘電極
S1:驅動源電極
S6:第二發光控制源電極/開關源電極
T1:驅動薄膜電晶體
T6:第二發光控制薄膜電晶體/開關薄膜電晶體

Claims (11)

  1. 一種薄膜電晶體(thin-film transistor；TFT)陣列基板，包含：一驅動薄膜電晶體，設置於一基板上；以及一開關薄膜電晶體，設置於該基板上並包含：一開關半導體層，包含一開關通道區、一開關源極區及一開關汲極區；以及一開關源電極及一開關汲電極，接觸該開關半導體層；其中該開關源電極包含一源極接觸部，該源極接觸部接觸該開關源極區，該源極接觸部位於與該基板交會方向之一外周緣表面係完全由該開關源極區所包圍，其中該開關汲電極包含一汲極接觸部，該汲極接觸部接觸該開關汲極區，該汲極接觸部位於與該基板交會方向之一外周緣表面係完全由該開關汲極區所包圍，其中該源極接觸部被摻雜有選自於P型雜質及N行雜質中之一雜質，該開關源極區被摻雜有選自於P型雜質及N行雜質中未被選用摻雜該源極接觸部之另一雜質，且其中該汲極接觸部被摻雜有選自於P型雜質及N行雜質中之一雜質，該開關汲極區被摻雜有選自於P型雜質及N行雜質中未被選用摻雜該汲極接觸部之另一雜質。
  2. 如請求項1所述之薄膜電晶體陣列基板，其中該開關源極區與該開關汲極區受到p型摻雜，且該源極接觸部及該汲極接觸部受到n型摻雜。
  3. 如請求項1所述之薄膜電晶體陣列基板，其中該開關源極區與該開關汲極區受到n型摻雜，且該源極接觸部及該汲極接觸部受到p型摻雜。
  4. 如請求項1所述之薄膜電晶體陣列基板，其中在該源極接觸部及該開關源極區中，由於一p-n接面而使一能障高度(barrier height)增大。
  5. 如請求項1所述之薄膜電晶體陣列基板，其中在該汲極接觸部及該開關汲極區中，由於一p-n接面而使一能障高度增大。
  6. 一種薄膜電晶體陣列基板，包含：一驅動薄膜電晶體，設置於一基板上；一開關薄膜電晶體，設置於該基板上並包含：一開關半導體層，包含一開關通道區、一開關源極區及一開關汲極區；以及一開關源電極及一開關汲電極，接觸該開關半導體層；一儲存電容器，該儲存電容器包含：一第一電極，連接至該驅動薄膜電晶體之一驅動閘電極；以及一第二電極，設置於該第一電極上並與該第一電極絕緣；以及一層間絕緣膜，該層間絕緣膜覆蓋該儲存電容器並包含一開口，其中該第二電極設於該開口中；其中該開關源電極包含一源極接觸部，該源極接觸部接觸該開關源極區，且該開關汲電極包含一汲極接觸部，該汲極接觸部接觸該開關汲極區；以及其中該源極接觸部被摻雜有與該開關源極區之離子不同之離子，且該汲極接觸部被摻雜有與該開關汲極區之離子不同之離子。
  7. 一種有機發光顯示裝置，包含：一顯示區域，包含複數個畫素；以及一非顯示區域，設於該顯示區域周圍，其中各該畫素包含：一驅動薄膜電晶體(TFT)，設置於一基板上；以及一開關薄膜電晶體，設置於該基板上並包含： 一開關半導體層，包含一開關通道區、一開關源極區及一開關汲極區；以及一開關源電極及一開關汲電極，接觸該開關半導體層；其中該開關源電極包含一源極接觸部，該源極接觸部接觸該開關源極區，該源極接觸部位於與該基板交會方向之一外周緣表面係完全由該開關源極區所包圍，其中該開關汲電極包含一汲極接觸部，該汲極接觸部接觸該開關汲極區，該汲極接觸部位於與該基板交會方向之一外周緣表面係完全由該開關汲極區所包圍，其中該源極接觸部被摻雜有選自於P型雜質及N行雜質中之一雜質，該開關源極區被摻雜有選自於P型雜質及N行雜質中未被選用摻雜該源極接觸部之另一雜質，且其中該汲極接觸部被摻雜有選自於P型雜質及N行雜質中之一雜質，該開關汲極區被摻雜有選自於P型雜質及N行雜質中未被選用摻雜該汲極接觸部之另一雜質。
  8. 如請求項7所述之有機發光顯示裝置，其中該開關源極區與該開關汲極區受到p型摻雜，且該源極接觸部及該汲極接觸部受到n型摻雜。
  9. 如請求項7所述之有機發光顯示裝置，其中該開關源極區與該開關汲極區受到n型摻雜，且該源極接觸部及該汲極接觸部受到p型摻雜。
  10. 如請求項7所述之有機發光顯示裝置，更包含一儲存電容器，該儲存電容器包含：一第一電極，連接至該驅動薄膜電晶體之一驅動閘電極；以及一第二電極，設置於該第一電極上並與該第一電極絕緣。
  11. 如請求項10所述之有機發光顯示裝置，其中該驅動薄膜電晶體及該儲存電容器被排列成使該驅動薄膜電晶體與該儲存電容器之至少某些部分彼此交疊。
TW104141686A 2014-12-29 2015-12-11 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置 TWI690065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0192549 2014-12-29
KR1020140192549A KR102391348B1 (ko) 2014-12-29 2014-12-29 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
TW201624681A TW201624681A (zh) 2016-07-01
TWI690065B true TWI690065B (zh) 2020-04-01

Family

ID=56165161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141686A TWI690065B (zh) 2014-12-29 2015-12-11 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置

Country Status (4)

Country Link
US (1) US10522605B2 (zh)
KR (1) KR102391348B1 (zh)
CN (1) CN105742316B (zh)
TW (1) TWI690065B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304725B1 (ko) * 2014-10-16 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
KR102626853B1 (ko) * 2015-10-30 2024-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102636515B1 (ko) 2017-01-06 2024-02-15 삼성디스플레이 주식회사 유기발광 표시장치
JP7171738B2 (ja) * 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
CN108807478B (zh) * 2018-06-07 2021-06-22 武汉华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN111244128A (zh) * 2018-11-29 2020-06-05 上海和辉光电有限公司 一种显示面板及显示装置
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널
KR20200110554A (ko) * 2019-03-14 2020-09-24 삼성디스플레이 주식회사 표시 장치
CN110211969A (zh) * 2019-05-14 2019-09-06 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、柔性显示面板
KR20210021218A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
CN111725279B (zh) * 2020-06-11 2022-10-04 武汉华星光电半导体显示技术有限公司 阵列基板及oled显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164153B2 (en) * 2002-11-05 2007-01-16 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2008270773A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法
TW201428960A (zh) * 2012-11-26 2014-07-16 Samsung Display Co Ltd 有機發光二極體顯示器及平板顯示器
TW201448178A (zh) * 2013-06-07 2014-12-16 Everdisplay Optronics Shanghai Ltd 薄膜電晶體和有源矩陣有機發光二極體組件及其製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584716B1 (ko) 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US7141860B2 (en) * 2004-06-23 2006-11-28 Freescale Semiconductor, Inc. LDMOS transistor
KR100664861B1 (ko) * 2004-12-28 2007-01-03 동부일렉트로닉스 주식회사 정전기 보호 회로 및 그 제조 방법
US7990047B2 (en) 2005-10-28 2011-08-02 Samsung Electronics Co., Ltd. Organic light emitting diode display and method of manufacturing the same
KR101189276B1 (ko) 2005-10-28 2012-10-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100907400B1 (ko) 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
KR101860859B1 (ko) * 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
KR20140021096A (ko) 2012-08-07 2014-02-20 한국전자통신연구원 도핑 베리어를 가지는 자기 정렬 박막 트랜지스터 및 그 제조 방법
KR101985298B1 (ko) * 2012-10-26 2019-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101971197B1 (ko) 2012-11-13 2019-08-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164153B2 (en) * 2002-11-05 2007-01-16 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2008270773A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法
TW201428960A (zh) * 2012-11-26 2014-07-16 Samsung Display Co Ltd 有機發光二極體顯示器及平板顯示器
TW201448178A (zh) * 2013-06-07 2014-12-16 Everdisplay Optronics Shanghai Ltd 薄膜電晶體和有源矩陣有機發光二極體組件及其製造方法

Also Published As

Publication number Publication date
KR102391348B1 (ko) 2022-04-28
TW201624681A (zh) 2016-07-01
US20160190221A1 (en) 2016-06-30
KR20160082865A (ko) 2016-07-11
CN105742316A (zh) 2016-07-06
CN105742316B (zh) 2021-02-26
US10522605B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
US10446613B2 (en) Method of manufacturing an organic light emitting diode display having an auxiliary member in contact with an upper surface of an auxiliary electrode
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP3518281B1 (en) Organic light-emitting diode (oled) array substrate and fabrication method therefor, display device
CN105552083B (zh) 薄膜晶体管阵列基板和有机发光显示装置
KR102642198B1 (ko) 유기발광 디스플레이 장치
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
US10056445B2 (en) Manufacture method of AMOLED pixel drive circuit
KR101672091B1 (ko) 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
KR102161600B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US11600678B2 (en) Organic light-emitting diode display device
US9899634B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
US9911761B2 (en) Thin-film transistor array substrate and organic light-emitting diode display including the same
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US11393888B2 (en) Thin film transistor substrate and display apparatus including the same
US20220376117A1 (en) Thin-film transistor substrate and display apparatus including the same
KR20230053792A (ko) 박막 트랜지스터 기판 및 그 제조방법, 박막 트랜지스터 기판을 채용한 표시 장치
KR20210134176A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102063277B1 (ko) 유기 전계 발광 표시장치 및 그 제조방법