KR101658816B1 - 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치 - Google Patents

웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치 Download PDF

Info

Publication number
KR101658816B1
KR101658816B1 KR1020147034173A KR20147034173A KR101658816B1 KR 101658816 B1 KR101658816 B1 KR 101658816B1 KR 1020147034173 A KR1020147034173 A KR 1020147034173A KR 20147034173 A KR20147034173 A KR 20147034173A KR 101658816 B1 KR101658816 B1 KR 101658816B1
Authority
KR
South Korea
Prior art keywords
wafer
bellows
probe card
length
chuck member
Prior art date
Application number
KR1020147034173A
Other languages
English (en)
Other versions
KR20150022807A (ko
Inventor
히로시 야마다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150022807A publication Critical patent/KR20150022807A/ko
Application granted granted Critical
Publication of KR101658816B1 publication Critical patent/KR101658816B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브 길이의 영향을 받지 않고 웨이퍼에 설치된 반도체 디바이스의 전극과 프로브 카드의 프로브를 양호하게 접촉시킬 수 있는 웨이퍼 검사용 인터페이스를 제공한다. 웨이퍼 검사용 인터페이스(40)는, 웨이퍼(W)와의 대향면에 복수의 프로브(43b)를 구비한 프로브 카드(43)와, 프로브 카드(43)의 프로브(43b)가 형성된 면과는 반대의 면을 지지하는 포고 프레임(42)과, 웨이퍼(W)를 사이에 두고 프로브 카드(43)와 대향하는 대 형상의 척 부재(45)와, 이 척 부재(45)와 포고 프레임(42)과의 사이의 공간을 밀봉하고, 포고 프레임(42)에 일단이 고정되고, 타단의 하부 플랜지(46b)가 척 부재(45)에 접촉하는 통 형상의 벨로우즈(46)와, 이 벨로우즈(46)의 길이 조절 기구와 벨로우즈(46)의 이동을 안내하는 가이드 부재(47)를 구비하고, 척 부재(45)와 포고 프레임(42)과의 사이의 공간을 감압하는 감압 경로(51)를 가진다.

Description

웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치{WAFER INSPECTION INTERFACE AND WAFER INSPECTION DEVICE}
본 발명은 프로브 카드를 구비하는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치에 관한 것이다.
웨이퍼 검사 장치로서, 예를 들면 웨이퍼에 형성된 복수의 반도체 디바이스에 대하여 전기적 특성 검사를 행하는 프로브 장치 또는 번인 검사 장치가 알려져 있다.
도 7은 종래의 프로브 장치의 개략 구성을 도시한 단면도이다.
도 7에서 프로브 장치(100)는, 웨이퍼(W)를 반송하는 반송 영역을 형성하는 로더실(101)과, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행하는 검사실(102)을 구비하고, 로더실(101) 및 검사실(102) 내의 각종 기기를 제어 장치에 의해 제어하여 반도체 디바이스의 전기적 특성 검사를 행하도록 구성되어 있다. 검사실(102)은, 로더실(101)로부터 반송 암(103)에 의해 반입된 웨이퍼(W)를 재치하고, X, Y, Z 및 θ 방향으로 이동하는 재치대(106)와, 재치대(106)의 상방에 배치된 포고 프레임(109)과, 포고 프레임(109)에 지지된 프로브 카드(108)와, 재치대(106)와 협동하여 프로브 카드(108)에 설치된 복수의 프로브(검사침)와 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 각 전극과의 얼라이먼트(위치 조정)를 행하는 얼라이먼트 기구(110)를 구비한다. 얼라이먼트 기구(110)와 재치대(106)와의 협동에 의해 웨이퍼(W)와 프로브 카드(108)의 얼라이먼트가 행해져 프로브 카드(108)의 각 프로브와 웨이퍼(W)의 각 전극이 각각 접촉되고, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사가 행해진다(예를 들면, 특허 문헌 1 참조).
이 프로브 장치 또는 복수의 검사실을 구비한 종래의 웨이퍼 검사 장치에서는, 검사실 내에서, 웨이퍼 지지체와 프로브 카드와의 사이의 공간이 감압됨으로써 웨이퍼가 프로브 카드로 끌어당겨져, 이 웨이퍼에 설치된 반도체 디바이스의 전극과 프로브 카드에 설치된 프로브가 접촉하는 구성으로 되어 있는 것이 있다(예를 들면, 특허 문헌 2 참조).
일본특허공개공보 2004-140241호 일본특허공개공보 2012-063227호
그러나 종래의 웨이퍼 검사 장치에서는, 프로브 카드와, 이 프로브 카드와 대향하는 웨이퍼 지지체와의 사이의 공간(이하, ‘접촉 공간’이라고 함)을 외부로부터 씰하는 씰 부재로서 웨이퍼 지지체의 상면 외주부에 설치된 립 형상의 O 링이 이용되어 있었기 때문에, 프로브의 길이가 상이한 복수의 프로브 카드에 추종할 수 없고, 예를 들면 프로브가 짧은 프로브 카드를 적용한 경우에는, O 링을 과잉으로 압축하여 프로브와 반도체 디바이스의 전극을 확실하게 접촉시키기 위하여 접촉 공간을 과도하게 감압할 필요가 생기는데, 이 때, 웨이퍼의 변형 또는 웨이퍼에 설치된 반도체 디바이스에서의 프로브 자국(바늘 자국)의 이탈이 발생하여 반도체 디바이스의 품질이 저하된다고 하는 문제가 있었다.
본 발명의 과제는, 프로브 카드에서의 프로브 길이의 영향을 받지 않고, 웨이퍼에 설치된 반도체 디바이스의 전극과 프로브 카드의 프로브를 양호하게 접촉시킬 수 있는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위하여, 본 발명에 따르면, 웨이퍼와의 대향면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와, 상기 프로브 카드의 상기 프로브가 형성된 면과는 반대의 면을 지지하는 지지 플레이트와, 상기 웨이퍼를 사이에 두고 상기 프로브 카드와 대향하는 대(臺) 형상의 척 부재와, 상기 척 부재와 상기 지지 플레이트와의 사이의 공간을 밀봉하고, 상기 지지 플레이트에 일단이 고정되고, 타단이 상기 척 부재에 접촉하는 통 형상의 벨로우즈 부재와, 상기 벨로우즈 부재의 길이를 조절하는 길이 조절 기구와, 상기 벨로우즈 부재의 이동을 안내하는 안내 부재와, 상기 공간을 감압하는 감압 경로를 가지는 웨이퍼 검사용 인터페이스가 제공된다.
본 발명에 있어서, 상기 길이 조절 기구는, 상기 벨로우즈 부재의 길이를, 상기 프로브 카드의 두께와 상기 웨이퍼의 두께의 합에서 소정의 오버 드라이브량을 뺀 길이로 조절하는 것이 바람직하다.
본 발명에 있어서, 상기 소정의 오버 드라이브량은 10 μm ~ 150 μm인 것이 바람직하다.
본 발명에 있어서, 상기 벨로우즈 부재는 상기 타단에 플랜지부를 가지고, 상기 플랜지부에 의해 상기 척 부재에 접촉하는 것이 바람직하다.
본 발명에 있어서, 상기 플랜지부와, 상기 척 부재와의 접촉면을 흡인하여 상기 플랜지부와 상기 척 부재를 밀착시키는 흡인 경로를 가지는 것이 바람직하다.
본 발명에 있어서, 상기 벨로우즈 부재는, 동심 형상으로 2 개의 벨로우즈 부재가 배치된 이중 구조를 나타내고 있는 것이 바람직하다.
본 발명에 있어서, 상기 이중 구조의 벨로우즈 부재에서의 벨로우즈 부재 상호 간의 압력을 조정하는 압력 조정 기구를 가지는 것이 바람직하다.
본 발명에 있어서, 상기 벨로우즈 부재는 금속제 또는 합성 수지성의 벨로우즈인 것이 바람직하다.
상기 과제를 해결하기 위하여, 본 발명에 따르면, 웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과, 상기 검사실로의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서, 상기 검사실은 웨이퍼 검사용 인터페이스를 가지고, 상기 웨이퍼 검사용 인터페이스는, 웨이퍼와의 대향면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와, 상기 프로브 카드의 상기 프로브가 형성된 면과는 반대의 면을 지지하는 지지 플레이트와, 상기 웨이퍼를 사이에 두고 상기 프로브 카드와 대향하는 대 형상의 척 부재와, 상기 척 부재와 상기 지지 플레이트와의 사이의 공간을 밀봉하고, 상기 지지 플레이트에 일단이 고정되고, 타단이 상기 척 부재에 접촉하는 통 형상의 벨로우즈 부재와, 상기 벨로우즈 부재의 길이를 조절하는 길이 조절 기구와, 상기 벨로우즈 부재의 이동을 안내하는 안내 부재와, 상기 공간을 감압하는 감압 경로를 가지는 웨이퍼 검사 장치가 제공된다.
본 발명에 따르면, 척 부재와 지지 플레이트와의 사이에, 이 척 부재와 지지 플레이트와의 사이의 공간을 밀봉하고, 지지 플레이트에 일단이 고정되고 타단이 척 부재에 접촉하는 통 형상의 벨로우즈 부재를 설치했으므로, 이 벨로우즈 부재의 길이를 길이 조절 기구에 의해 소정의 길이, 예를 들면 프로브 카드의 두께와 웨이퍼의 두께의 합에서 소정의 오버 드라이브량을 뺀 길이로 조정함으로써, 웨이퍼를 재치한 척 부재를 벨로우즈 부재의 타단에 접촉시켰을 시, 웨이퍼에 설치된 반도체 디바이스의 복수의 전극과 프로브 카드의 복수의 프로브가 각각 접촉하게 되고, 이에 의해, 프로브 카드에서의 프로브의 길이의 영향을 받지 않고, 웨이퍼에 설치된 반도체 디바이스의 전극과 프로브 카드의 프로브를 확실하게 접촉시킬 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 웨이퍼 검사 장치의 개략 구성을 도시한 평면도이다.
도 2는 도 1에서의 웨이퍼 검사 장치의 II - II선을 따른 단면도이다.
도 3은 도 2에서의 검사부에 배치된 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.
도 4a ~ 도 4d는 도 3의 웨이퍼 검사 장치를 이용한 웨이퍼에 설치된 반도체 디바이스의 전기적 특성 검사의 공정을 도시한 도이다.
도 5a ~ 도 5d는 도 4a ~ 도 4d에서의 웨이퍼 검사용 인터페이스보다 짧은 프로브를 가지는 프로브 카드를 적용한 웨이퍼 검사 장치를 이용한 웨이퍼에 설치된 반도체 디바이스의 전기적 특성 검사의 공정을 도시한 도이다.
도 6은 본 발명의 제 2 실시예에 따른 웨이퍼 검사 장치의 웨이퍼 검사용 인터페이스의 단면도이다.
도 7은 종래의 프로브 장치의 개략 구성을 도시한 단면도이다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치의 개략 구성을 도시한 평면도, 도 2는 도 1에서의 웨이퍼 검사 장치의 II · II선을 따른 단면도이다. 이 웨이퍼 검사 장치는, 웨이퍼에 설치된 전체 반도체 디바이스의 전체 전극을 프로브 카드의 전체 프로브에 대하여 한 번에 접촉시켜 전기적 특성 검사를 실행하는 일괄 접촉형의 검사 장치이다.
도 1에서 웨이퍼 검사 장치(70)는, 웨이퍼에 설치된 반도체 디바이스의 전기적 특성 검사를 행하는 검사 영역(S30)과, 당해 웨이퍼 검사 장치(70)에 웨이퍼, 웨이퍼 트레이, 프로브 카드 등의 반출입을 행하는 반출입 영역(S10)과, 이 반출입 영역(S10)과 검사 영역(S30)과의 사이에 설치된 반송 영역(S20)을 구비한다.
반출입 영역(S10)은 복수의 단위 반출입 영역(11)으로 구획되어 있다. 각 단위 반출입 영역(11)에는, 예를 들면 풉(F)의 수납 기구가 설치되어 있다. 또한, 단위 반출입 영역(11)의 일부에 인접하여 임시 위치 조정 장치(프리 얼라이너) 또는 검사 후의 웨이퍼에 대하여 바늘 자국 검사를 행하는 바늘 자국 검사 장치(모두 도시 생략)를 설치할 수도 있다.
반송 영역(S20)에는 웨이퍼의 반출입 기구(21)가 설치되어 있고, 이 반출입 기구(21)는, 반출입 영역(S10)으로부터 수취한 검사 전의 웨이퍼를 반송 영역(S20)에서 반송하여 검사 영역(S30)의 후술하는 반송 기구(32)로 전달하고, 또한 검사 후의 웨이퍼를 검사 영역(S30)의 반송 기구(32)로부터 수취하여 반출입 영역(S10)까지 반송한다.
검사 영역(S30)에는 복수의 검사부(31)(테스터)가 설치되어 있다. 인접하는 검사부(31) 상호는 특별히 구획되어 있지 않으며, 연속하는 공간에, 각각 웨이퍼 검사용 인터페이스(40)를 구비한 복수의 검사부(31)가 배열되어 있다.
도 2에서 웨이퍼 검사 장치(70)에서의 검사 영역(S30)은 복수 층, 도 2에서는 3 층으로 나누어져 있고, 각 층에, 예를 들면 동일한 수의 검사부(31)가 설치되고, 이 검사부(31) 상호 간을 이동하는 반송 기구(32) 그리고 도시 생략한 위치 조정 장치 및 위치 조정용 카메라가 각각 설치되어 있다. 반송 기구(32)는, 반송 영역(S20)을 이동하는 반출입 기구(21)로부터 수취한 검사 전의 웨이퍼를 재치하여 대응되는 검사부(31)로 반송하고, 또한 검사부(31)로부터 수취한 검사 후의 웨이퍼를 반송 영역(S20)을 이동하는 반출입 기구(21)로 전달한다.
도 3은 도 2에서의 검사부에 배치된 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.
도 3에서 웨이퍼 검사용 인터페이스(40)는, 검사부(31)의 천장부에 배치된 판상(板狀) 부재로 이루어지는 헤드 플레이트(41)와, 이 헤드 플레이트(41)의 하면을 구성하는 지지 플레이트(이하, ‘포고 프레임’이라고 함)(42)와, 이 포고 프레임(42)의 하면에 배치된 프로브 카드(43)와, 검사부(31)의 저부(底部)로부터 세워 설치되어 도 3 중 상하 방향으로 신축하는 봉 형상의 승강 기구(이하, ‘리프터’라고 함)(44)와, 이 리프터(44)의 정부(頂部)에 설치된 대 형상의 척 부재(45)를 가진다.
프로브 카드(43)는, 기판(43a)과, 이 기판(43a)의 웨이퍼(W)와의 대향면에 설치된 복수의 프로브(43b)를 가지고, 포고 프레임(42)에, 예를 들면 흡착, 보지(保持)되어 있다. 포고 프레임(42)의 하면에는, 프로브 카드(43)의 외주부를 둘러싸도록, 예를 들면 원통 형상의 벨로우즈 부재로서 벨로우즈(46)가 배치되어 있다. 벨로우즈(46)의 일단인 상단부는 플랜지(46a)를 개재하여 포고 프레임(42)에 고정되어 있고, 타단인 하단부에는 하부 플랜지(46b)가 장착되어 있다. 벨로우즈(46)는 하부 플랜지(46b)를 개재하여 척 부재(45)의 상면에 접촉한다.
벨로우즈(46)는 신축 가능하며, 하부 플랜지(46b)를 변위함으로써 길이(L)(포고 프레임(42)으로부터 플랜지(46b)의 하면까지의 거리(L))를 변경한다. 거리(L)를 변경할 시, 플랜지(46b)의 이동을 안내하는 안내 부재(이하, ‘가이드 부재’라고 함)(47)가 플랜지(46b)와 일체로 설치되어 있고, 가이드 부재(47)는 지지 기둥(48)을 따라 상하 이동함으로써 하부 플랜지(46b)의 도 3 중 상하 방향의 이동을 가이드한다. 또한, 가이드 부재(47)에는 벨로우즈(46)의 길이 조절 기구로서의 구동 수단(도시 생략)이 설치되어 있고, 이 구동 수단을 구동시킴으로써 가이드 부재(47) 및 벨로우즈(46)의 하부 플랜지(46b)가 이동하여 벨로우즈(46)의 길이를 조절한다.
벨로우즈(46)의 길이는, 예를 들면 프로브 카드(43)의 두께와 웨이퍼(W)의 두께의 합에서 소정의 오버 드라이브량을 뺀 길이로 조정된다. 오버 드라이브량이란, 웨이퍼(W)에 설치된 반도체 디바이스의 전극을 프로브 카드(43)의 프로브(43b)에 접촉시킨 후, 추가로 웨이퍼(W)를 프로브 카드(43)를 향해 이동시켜(이하, 이 이동을 ‘오버 드라이브’라고 함) 반도체 디바이스의 복수의 전극과 프로브 카드(43)의 복수의 프로브(43b)를 확실하게 접촉시키기 위한 이동량을 말한다. 오버 드라이브량은 예를 들면 10 ~ 150 μm이며, 전기적 특성 검사의 검사 대상인 웨이퍼(W)에 설치된 반도체 디바이스의 종류, 검사 조건 등에 의해 결정된다.
벨로우즈(46)의 길이(L)를 상술한 바와 같이 조절함으로써, 웨이퍼(W)를 재치한 척 부재(45)를 벨로우즈(46)의 하부 플랜지(46b)에 접촉시키면, 웨이퍼(W)에 설치된 반도체 디바이스의 복수의 전극과 프로브 카드(43)에 설치된 복수의 프로브(43b)의 선단부가 각각 확실하게 접촉하게 된다.
척 부재(45)는 반송 기구(32)(도 2 참조)의 이동에 수반하여 이동하고, 반출입 기구(21)로부터(도 1 참조)로부터 미검사 웨이퍼(W)를 수취하고, 예를 들면 검사부(31)에 인접하는 위치까지 이동한 위치 조정 장치(49)로 반송하고, 척 부재(45)와 웨이퍼(W)와의 위치 조정, 나아가서는 웨이퍼(W)와 검사부(31)의 웨이퍼 검사용 인터페이스(40)에 설치된 프로브 카드(43)와의 위치 조정을 행한다. 이 후 척 부재(45)는, 프로브 카드(43)에 대하여 위치 조정된 웨이퍼(W)를 웨이퍼 검사용 인터페이스(40)의 직하(直下)까지 반송하고, 리프터(44)에 의해 프로브 카드(43)를 향해 상방향으로 이동하고, 이에 따라, 이 척 부재(45)의 상면을 벨로우즈(46)의 하부 플랜지(46b)의 하면에 접촉시킨다. 이 때, 웨이퍼(W)에 설치된 반도체 디바이스의 복수의 전극과 프로브 카드(43)의 복수의 프로브(43b)의 선단부가 각각 양호하고 확실하게 접촉된다.
척 부재(45)의 상면이 벨로우즈(46)의 하부 플랜지(46b)의 하면에 접촉된 상태에서, 척 부재(45)의 하부 플랜지(46b)와의 접촉면에 개구되고, O 링(53)에 의해 둘러싸인 흡인 경로(52)를 거쳐 하부 플랜지(46b)가 흡인되고, 이에 의해, 척 부재(45)와 플랜지(46b)가 밀착된다. 이 후, 포고 프레임(42), 척 부재(45) 및 벨로우즈(46)로 둘러싸인 공간(S)에 개구되는 감압 경로(51)를 거쳐 감압 수단에 의해 공간(S)이 감압되고, 이에 의해 웨이퍼(W)에 설치된 반도체 디바이스의 전극과 프로브 카드(43)의 프로브(43b)와의 양호한 접촉 상태가 보지된다. 이 때의 공간(S)의 압력은 예를 들면 -3 ~ -15 Pa로 조정된다.
웨이퍼(W)에 설치된 반도체 디바이스의 복수의 전극과 프로브 카드(43)의 복수의 프로브(43b)의 선단부가 확실하게 접촉된 접촉 상태가 보지된 후, 검사부(31)는 웨이퍼(W)에 설치된 복수의 반도체 디바이스의 전기적 특성 검사를 행한다.
이하에, 이러한 구성의 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치를 이용한 웨이퍼에 형성된 반도체 디바이스의 전기적 특성 검사에 대하여 구체적으로 설명한다.
도 4a ~ 도 4d는 도 3의 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치를 이용한 웨이퍼에 형성된 반도체 디바이스의 전기적 특성 검사의 공정을 도시한 도이다.
도 4a ~ 도 4d에서 이 웨이퍼 검사용 인터페이스(40)는, 후술하는 도 5a ~ 도 5d에서의 웨이퍼 검사용 인터페이스에 비해 비교적 긴 프로브를 가지는 프로브 카드를 구비한 것이다.
웨이퍼에 설치된 반도체 디바이스의 전기적 특성 검사를 실시함에 있어서, 먼저, 전기적 특성 검사의 대상이 되는 반도체 디바이스의 전극에 대응하여 소정 길이의 프로브(43b)가 복수 설치된 프로브 카드(43)를 가지는 웨이퍼 검사용 인터페이스(40)에서(도 4a) 벨로우즈(46)의 길이를 조정한다.
즉, 웨이퍼 검사용 인터페이스(40)에서의 가이드 부재(47)를 하부 플랜지(46b)와 함께, 도시 생략한 구동 수단(벨로우즈의 길이 조절 기구)에 의해 도 3 중 상하 방향으로 이동시켜 벨로우즈(46)의 길이를, 프로브 카드(43)의 두께와 웨이퍼(W)의 두께의 합에서 오버 드라이브량으로서 예를 들면 100 μm를 뺀 길이(L1)로 조정한다(도 4b).
이어서, 척 부재(45)가 반송 기구(32)에 의해 이동하여 반출입 기구(21)로부터 미검사 웨이퍼(W)를 수취하고, 이 웨이퍼(W)를 웨이퍼 검사용 인터페이스(40)를 구비한 검사부(31)에 인접하는 위치까지 이동한 위치 조정 장치(49)(도 3 참조)까지 반송하고, 척 부재(45)에 대한 웨이퍼(W)의 위치 조정, 나아가서는 웨이퍼 검사용 인터페이스(40)의 프로브 카드(43)에 대한 웨이퍼(W)의 위치 조정을 행하고, 이 후, 척 부재(45)는 웨이퍼(W)를 재치한 채로 웨이퍼 검사용 인터페이스(40)의 하방까지 이동한다(도 4c).
이어서, 리프터(44)가 프로브 카드(43)에 대하여 위치 조정된 웨이퍼(W)를 재치한 척 부재(45)를 상방을 향해 이동시켜, 척 부재(45)의 상면을 벨로우즈(46)의 하부 플랜지(46b)에 접촉시킨다. 이 때, 웨이퍼(W)에 설치된 반도체 디바이스의 복수의 전극과 프로브 카드(43)의 복수의 프로브(43b)의 선단부가 각각 접촉하고, 또한 웨이퍼(W)가 프로브 카드(43)를 향해 예를 들면 100 μm만큼 오버 드라이브됨으로써, 웨이퍼(W)에 설치된 반도체 디바이스의 복수의 전극과 프로브 카드(43)에 설치된 복수의 프로브(43b)가 각각 확실하게 접촉한다(도 4d).
이어서, 벨로우즈(46)의 하부 플랜지(46b)와 척 부재(45)와의 접촉부가 흡인 경로(52)를 거쳐 도시 생략한, 예를 들면 배큠 펌프에 의해 흡인되어, 하부 플랜지(46b)와 척 부재(45)가 밀착하고, 이 후, 포고 프레임(42), 척 부재(45) 및 벨로우즈(46)로 둘러싸인 공간(S)을, 척 부재(45)의 상면에 개구되는 감압 경로(51)를 거쳐 도시 생략한 감압 수단에 의해 감압하여, 웨이퍼(W)에 설치된 반도체 디바이스의 복수의 전극과 프로브 카드(43)의 복수의 프로브(43b)의 선단부와의 양호한 접촉 상태를 보지한다.
이와 같이 하여 웨이퍼 검사용 인터페이스(40)에 지지된 프로브 카드(43)에 웨이퍼(W)를 접촉시킨 후, 검사부(31)가 웨이퍼(W)에 설치된 반도체 디바이스의 전기적 특성 검사를 행한다.
본 실시예에 따르면, 척 부재(45)와 포고 프레임(42)과의 사이의 공간(S)을 밀봉하고, 포고 프레임(42)에 일단이 고정되고, 타단이 척 부재(45)에 접촉하는 통 형상의 부재로서 벨로우즈(46)를 이용하고, 이 벨로우즈의 길이를 조절하는 길이 조절 기구를 설치했으므로, 벨로우즈(46)의 길이를, 프로브 카드(43)의 두께와 웨이퍼(W)의 두께의 합에서 소정의 오버 드라이브량을 뺀 최적의 길이로 조절할 수 있다. 즉, 벨로우즈(46)의 길이를 프로브 카드(43)의 프로브(43b)의 길이에 따라 변경할 수 있으므로, 프로브 카드(43)에서의 프로브(43b)의 길이의 영향을 받지 않고, 웨이퍼에 설치된 반도체 디바이스의 전극과 프로브 카드의 프로브를 적정 상태로 접촉시켜, 양호하게 접촉시킬 수 있고, 이로써 반도체 디바이스의 전기적 특성의 검사의 정밀도를 향상시킬 수 있다.
또한 웨이퍼(W)를 프로브 카드(43)에 접촉시킨 후, 추가로 소정의 오버 드라이브량만큼 오버 드라이브시키므로, 반도체 디바이스의 전극과 프로브 카드(43)의 프로브(43b)가 확실하게 접촉되어 전기적 접촉 저항을 저감시킬 수 있다.
또한 본 실시예에 따르면, 벨로우즈와 이 벨로우즈의 하부 플랜지의 이동을 가이드하는 가이드 부재(47)를 설치했으므로, 벨로우즈가 연장 또는 단축될 시 흔들림을 방지할 수 있다.
이어서, 짧은 프로브를 가지는 프로브 카드를 적용한 웨이퍼 검사 장치를 이용한 웨이퍼에 설치된 반도체 디바이스의 전기적 특성 검사에 대하여 설명한다.
도 5a ~ 도 5d는 도 4a ~ 도 4d에서의 웨이퍼 검사용 인터페이스보다 짧은 프로브를 가지는 프로브 카드를 적용한 웨이퍼 검사 장치를 이용한 웨이퍼에 설치된 반도체 디바이스의 전기적 특성 검사의 공정을 도시한 도이다.
도 5a ~ 도 5d에서, 프로브 카드(43)의 프로브(43c)의 길이가 도 4a ~ 도 4d의 프로브 카드(43)에서의 프로브(43b)와 비교하여 짧은 것 이외에는, 각 구성 부재의 구성 및 작용은 도 4a ~ 도 4d와 동일하여, 각각 동일한 부호를 부여하여 설명을 생략한다.
도 5a ~ 도 5d에서 벨로우즈(46)의 길이(L2)를, 프로브 카드(43)의 두께와 웨이퍼(W)의 두께의 합에서 소정의 오버 드라이브량(예를 들면, 100 μm)을 뺀 길이로 했으나, 벨로우즈(46)의 길이(L2)와 도 4a ~ 도 4d에서의 벨로우즈(46)의 길이(L1)와의 관계는 L1 > L2이다. 이는, 본 실시예에 따른 웨이퍼 검사 장치에서의 프로브 카드(43)의 프로브(43c)의 길이가 도 4a ~ 도 4d의 프로브 카드(43)의 프로브(43b)의 길이에 비해 짧은 것에 기인하고 있다.
그러나 도 5a ~ 도 5d에서, 프로브 카드(43)의 프로브(43c)의 선단부와 벨로우즈(46)의 하부 플랜지(46b)의 하면과의 거리(ΔL2)(도 5b)는, 도 4a ~ 도 4d에서의 프로브 카드(43)의 프로브(43b)의 선단부와 벨로우즈(46)의 하부 플랜지(46b)의 하면과의 거리(ΔL1)(도 4b)가 동일한 길이로 설정되어 있다. 거리(ΔL2)와 거리(ΔL1)는 모두 웨이퍼(W)의 두께에서 소정의 오버 드라이브량, 예를 들면 100 μm를 뺀 길이로 설정되어 있다. 이에 따라, 척 부재(45)를 벨로우즈(46)의 하부 플랜지(46b)에 접촉시켰을 시, 프로브의 길이에 관계없이 웨이퍼(W)에 설치된 반도체 디바이스의 전극과 프로브 카드(43)의 프로브(43c(43b))가 각각 양호하고 확실하게 접촉되어, 이 후의 반도체 디바이스의 전기적 특성 검사를 정밀도 높게 행할 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 웨이퍼 검사 장치의 웨이퍼 검사용 인터페이스의 단면도이다. 이 웨이퍼 검사 장치에서의 웨이퍼 검사용 인터페이스(40)가 도 4a ~ 도 4d의 웨이퍼 검사용 인터페이스와 상이한 점은, 벨로우즈(46) 대신에 이중 구조의 벨로우즈(56)를 적용한 점이다.
본 실시예에 따른 웨이퍼 검사 장치를 이용한 웨이퍼(W)에 설치된 반도체 디바이스의 전기적 특성 검사는 상술한 도 4a ~ 도 4d의 경우와 동일하게 행해지는데, 이중 구조의 벨로우즈(56)의 벨로우즈 상호로 둘러싸인 공간을 도시 생략한 압력 조정 장치를 이용하여 가압 또는 감압함으로써, 벨로우즈(56)의 하부 플랜지(56b)를 변위시킬 수 있고, 이에 의해 벨로우즈(56)의 길이 조정을 행한다.
본 실시예에 따르면, 벨로우즈(56)를 이중 구조로 했으므로, 이 이중 구조의 벨로우즈 상호 간의 압력을 조정함으로써 벨로우즈(56)의 길이를 적정 길이로 조정할 수 있으므로, 도 4a ~ 도 4d의 실시예와 마찬가지로, 프로브 카드에서의 프로브 길이의 영향을 받지 않고 웨이퍼에 설치된 반도체 디바이스의 전극과 프로브 카드의 프로브를 양호하게 접촉시킬 수 있고, 이로써 반도체 디바이스의 전기적 특성의 검사의 정밀도를 향상시킬 수 있다.
또한, 본 실시예에서 벨로우즈의 이동을 가이드하는 가이드 부재(47)를 설치했으므로, 벨로우즈 대신에 단면이 립 형상인 O 링을 적용할 수도 있다.
이상, 본 발명에서 상기 각 실시예를 이용하여 설명했으나, 본 발명은 상기 실시예에 한정되지 않는다.
본 출원은 2012년 6월 6일에 출원된 일본출원 제2012-128712호에 기초하는 우선권을 주장하는 것이며, 당해 일본 출원에 기재된 전체 내용을 본 출원에 원용한다.
W : 웨이퍼
S : 공간
32 : 반송 기구
40 : 웨이퍼 검사용 인터페이스
42 : 포고 프레임
43 : 프로브 카드
43b : 프로브
44 : 승강 장치(리프터)
45 : 척 부재
46 : 벨로우즈
46b : 하부 플랜지
47 : 가이드 부재

Claims (9)

  1. 웨이퍼와의 대향면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와,
    상기 프로브 카드의 상기 프로브가 형성된 면과는 반대의 면을 지지하는 지지 플레이트와,
    상기 웨이퍼를 사이에 두고 상기 프로브 카드와 대향하는 대 형상의 척 부재와,
    상기 척 부재와 상기 지지 플레이트와의 사이의 공간을 밀봉하고, 상기 지지 플레이트에 일단이 고정되고, 타단의 플랜지부가 상기 척 부재에 접촉하는 통 형상의 벨로우즈 부재와,
    상기 벨로우즈 부재의 길이를 조절하는 길이 조절 기구와,
    상기 벨로우즈 부재의 상기 플랜지부의 상하 방향의 이동을 안내하는 안내 부재와,
    상기 공간을 감압하는 감압 경로를 가지는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  2. 제 1 항에 있어서,
    상기 길이 조절 기구는, 상기 벨로우즈 부재의 길이를, 상기 프로브 카드의 두께와 상기 웨이퍼의 두께의 합에서 소정의 오버 드라이브량을 뺀 길이로 조절하는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  3. 제 2 항에 있어서,
    상기 소정의 오버 드라이브량은 10 μm ~ 150 μm인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  4. 삭제
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 플랜지부와 상기 척 부재와의 접촉면을 흡인하여 상기 플랜지부와 상기 척 부재를 밀착시키는 흡인 경로를 가지는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 벨로우즈 부재는, 동심 형상으로 2 개의 벨로우즈 부재가 배치된 이중 구조를 나타내고 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  7. 제 6 항에 있어서,
    상기 이중 구조의 벨로우즈 부재에서의 벨로우즈 부재 상호 간의 압력을 조정하는 압력 조정 기구를 가지는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 벨로우즈 부재는 금속제 또는 합성 수지성의 벨로우즈인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  9. 웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과, 상기 검사실로의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서,
    상기 검사실은 웨이퍼 검사용 인터페이스를 가지고,
    상기 웨이퍼 검사용 인터페이스는,
    웨이퍼와의 대향면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와,
    상기 프로브 카드의 상기 프로브가 형성된 면과는 반대의 면을 지지하는 지지 플레이트와,
    상기 웨이퍼를 사이에 두고 상기 프로브 카드와 대향하는 대 형상의 척 부재와,
    상기 척 부재와 상기 지지 플레이트와의 사이의 공간을 밀봉하고, 상기 지지 플레이트에 일단이 고정되고, 타단의 플랜지부가 상기 척 부재에 접촉하는 통 형상의 벨로우즈 부재와,
    상기 벨로우즈 부재의 길이를 조절하는 길이 조절 기구와,
    상기 벨로우즈 부재의 상기 플랜지부의 상하 방향의 이동을 안내하는 안내 부재와,
    상기 공간을 감압하는 감압 경로를 가지는 것을 특징으로 하는 웨이퍼 검사 장치.
KR1020147034173A 2012-06-06 2013-05-31 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치 KR101658816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-128712 2012-06-06
JP2012128712A JP5952645B2 (ja) 2012-06-06 2012-06-06 ウエハ検査用インターフェース及びウエハ検査装置
PCT/JP2013/065766 WO2013183740A1 (ja) 2012-06-06 2013-05-31 ウエハ検査用インターフェース及びウエハ検査装置

Publications (2)

Publication Number Publication Date
KR20150022807A KR20150022807A (ko) 2015-03-04
KR101658816B1 true KR101658816B1 (ko) 2016-09-22

Family

ID=49712126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147034173A KR101658816B1 (ko) 2012-06-06 2013-05-31 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치

Country Status (6)

Country Link
US (1) US9689894B2 (ko)
JP (1) JP5952645B2 (ko)
KR (1) KR101658816B1 (ko)
CN (1) CN104380449B (ko)
TW (1) TWI593981B (ko)
WO (1) WO2013183740A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5952645B2 (ja) * 2012-06-06 2016-07-13 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
JP6099347B2 (ja) 2012-10-03 2017-03-22 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
JP6423660B2 (ja) * 2014-09-09 2018-11-14 東京エレクトロン株式会社 ウエハ検査装置における検査用圧力設定値決定方法
JP6400412B2 (ja) * 2014-09-29 2018-10-03 東京エレクトロン株式会社 搬送方法及び検査システム
WO2017014060A1 (ja) * 2015-07-23 2017-01-26 株式会社東京精密 プローバ及びプローブコンタクト方法
JP6615698B2 (ja) 2016-06-20 2019-12-04 東京エレクトロン株式会社 搬送装置および搬送方法、ならびに検査システム
JP6832654B2 (ja) 2016-09-09 2021-02-24 東京エレクトロン株式会社 検査システムの調整方法およびそれに用いる補助エレメント
JP6655514B2 (ja) * 2016-09-21 2020-02-26 東京エレクトロン株式会社 基板検査方法及び基板検査装置
JP6655516B2 (ja) * 2016-09-23 2020-02-26 東京エレクトロン株式会社 基板検査装置
JP6823986B2 (ja) * 2016-09-28 2021-02-03 東京エレクトロン株式会社 基板検査装置及び基板検査方法
JP6895772B2 (ja) 2017-03-07 2021-06-30 東京エレクトロン株式会社 検査装置およびコンタクト方法
JP6785186B2 (ja) 2017-05-18 2020-11-18 東京エレクトロン株式会社 検査システムおよび検査システムにおける温度測定方法
JP6869123B2 (ja) * 2017-06-23 2021-05-12 東京エレクトロン株式会社 プローブ装置及び針跡転写方法
JP6827380B2 (ja) 2017-07-11 2021-02-10 東京エレクトロン株式会社 検査装置およびメンテナンスのガイダンス方法
JP6887332B2 (ja) * 2017-07-19 2021-06-16 東京エレクトロン株式会社 検査システム
JP6827385B2 (ja) 2017-08-03 2021-02-10 東京エレクトロン株式会社 検査システム
US10388579B2 (en) * 2017-09-21 2019-08-20 Texas Instruments Incorporated Multi-plate semiconductor wafer testing systems
US11619652B2 (en) 2018-10-31 2023-04-04 Unitechno Inc. Inspection socket
JP6647379B2 (ja) * 2018-12-18 2020-02-14 東京エレクトロン株式会社 検査システム
CN111951878A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备、芯片承载装置及电连接单元
CN113495178A (zh) * 2020-04-07 2021-10-12 迪科特测试科技(苏州)有限公司 用于探测***的屏蔽

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172760B2 (ja) * 1997-03-07 2001-06-04 東京エレクトロン株式会社 バキュームコンタクタ
JP2000164647A (ja) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd ウエハカセット及び半導体集積回路の検査装置
JP2001203244A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
JP4088401B2 (ja) * 2000-05-29 2008-05-21 松下電器産業株式会社 ウェハカセット装置
JP3891798B2 (ja) * 2001-06-19 2007-03-14 松下電器産業株式会社 プローブ装置
JP4782953B2 (ja) * 2001-08-06 2011-09-28 東京エレクトロン株式会社 プローブカード特性測定装置、プローブ装置及びプローブ方法
JP4173306B2 (ja) 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP4548817B2 (ja) 2002-10-18 2010-09-22 東京エレクトロン株式会社 プローブ装置
KR101181639B1 (ko) * 2003-07-28 2012-09-13 넥스테스트 시스템즈 코포레이션 프로브 카드를 평탄화하는 장치 및 상기 장치를 사용하는방법
CN101133338A (zh) * 2004-12-02 2008-02-27 Sv探针私人有限公司 具有分段的衬底的探针卡
JP2009130114A (ja) * 2007-11-22 2009-06-11 Tokyo Electron Ltd 検査装置
JP2009133722A (ja) * 2007-11-30 2009-06-18 Tokyo Electron Ltd プローブ装置
JP5222038B2 (ja) 2008-06-20 2013-06-26 東京エレクトロン株式会社 プローブ装置
JPWO2010007653A1 (ja) 2008-07-14 2012-01-05 株式会社アドバンテスト ソケットガイド、ソケット、プッシャおよび電子部品試験装置
JP5427536B2 (ja) 2009-10-01 2014-02-26 東京エレクトロン株式会社 プローブカード
JP5436146B2 (ja) 2009-10-23 2014-03-05 パナソニック株式会社 ウェーハ検査装置
JP5675239B2 (ja) 2010-09-15 2015-02-25 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
JP5952645B2 (ja) * 2012-06-06 2016-07-13 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置

Also Published As

Publication number Publication date
TWI593981B (zh) 2017-08-01
JP2013254812A (ja) 2013-12-19
JP5952645B2 (ja) 2016-07-13
US20150168449A1 (en) 2015-06-18
US9689894B2 (en) 2017-06-27
CN104380449B (zh) 2016-12-14
CN104380449A (zh) 2015-02-25
TW201415050A (zh) 2014-04-16
WO2013183740A1 (ja) 2013-12-12
KR20150022807A (ko) 2015-03-04

Similar Documents

Publication Publication Date Title
KR101658816B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
KR101678898B1 (ko) 프로브 카드에의 기판 접촉 방법
TWI756377B (zh) 檢查裝置及接觸方法
US9638745B2 (en) Wafer mounting method and wafer inspection device
JP5987967B2 (ja) プロービング装置及びプローブコンタクト方法
KR101429492B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
JP2011091262A (ja) プローバおよびプローブ検査方法
WO2018056022A1 (ja) 基板検査方法及び基板検査装置
KR101744055B1 (ko) 프로브 카드에의 기판 접촉 장치 및 기판 접촉 장치를 구비한 기판 검사 장치
KR101238609B1 (ko) 피검사체의 수수 기구
KR102413393B1 (ko) 검사 장치
JP4218093B2 (ja) 試料の保持方法，試料の保持装置、および荷電粒子線装置
JP2023061192A (ja) 検査装置及び検査方法
KR20100067722A (ko) 기판 리프트장치
JP4513978B2 (ja) Ｔｆｔアレイ検査装置
JP2007132785A (ja) Ｔｆｔアレイ検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 4