KR101646760B1 - 전압-전압 가변 이득 증폭기 - Google Patents

전압-전압 가변 이득 증폭기 Download PDF

Info

Publication number
KR101646760B1
KR101646760B1 KR1020130163449A KR20130163449A KR101646760B1 KR 101646760 B1 KR101646760 B1 KR 101646760B1 KR 1020130163449 A KR1020130163449 A KR 1020130163449A KR 20130163449 A KR20130163449 A KR 20130163449A KR 101646760 B1 KR101646760 B1 KR 101646760B1
Authority
KR
South Korea
Prior art keywords
input
voltage
mos transistor
terminal
current
Prior art date
Application number
KR1020130163449A
Other languages
English (en)
Other versions
KR20150075461A (ko
Inventor
임신일
조종민
Original Assignee
서경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서경대학교 산학협력단 filed Critical 서경대학교 산학협력단
Priority to KR1020130163449A priority Critical patent/KR101646760B1/ko
Publication of KR20150075461A publication Critical patent/KR20150075461A/ko
Application granted granted Critical
Publication of KR101646760B1 publication Critical patent/KR101646760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/3026—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 능동소자를 사용하는 전압-전압 가변 이득 증폭기에 관한 것으로서, 본 발명에서는 입력되는 전압을 전류로 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와, 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와, 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며, 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및 입력단 회로부와 연결되며, 상기 입력단 회로부에 입력되는 전압을 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기가 제공된다.

Description

전압-전압 가변 이득 증폭기{VARIABLE GAIN AMPLIFIER}
본 발명은 전압-전압 가변이득 증폭기에 관한 것으로, 수동소자의 비로 이득을 얻는 게 아닌 능동소자(트랜스 컨덕턴스)의 비로 이득을 얻는 전압-전압 가변 이득 증폭기에 관한 것이다.
일반적으로 가변 이득 증폭기는 도 1 과 같이 연산 증폭기의 입력과 귀환 경로에 수동소자를 배치하여 폐회로를 구성하고 입력과 귀환 수동소자의 비로 이득을 조절한다.
수동소자가 저항일 경우 입력 저항이
Figure 112013118715719-pat00001
, 귀환 저항이
Figure 112013118715719-pat00002
일 때 수학식 1과 같이 이득이 정해지고, 커패시터일 경우 입력 커패시터가
Figure 112013118715719-pat00003
, 궤환 커패시터가
Figure 112013118715719-pat00004
일 때 수학식 2와 같이 이득이 정해진다.
Figure 112013118715719-pat00005
Figure 112013118715719-pat00006
이 가변 이득 증폭기는 귀환 수동소자 열을 스위치로 on/off 시켜 귀환 수동소자의 크기를 변경하여 이득을 변화시킨다. 하지만 수동소자를 이용하여 반도체 칩 내부에 가변 증폭기를 설계할 경우, 칩 면적상 많은 면적을 차지하는 수동소자 때문에 칩 전체 면적이 커지게 되고 또한 수동 소자를 구동시키기 위한 버퍼를 연산 증폭기 내부에 추가해야 하므로 전류소모가 증가하게 된다.
이렇게 수동소자의 비를 이용하여 가변 이득을 얻는 전압 귀환 방식의 가변 이득 증폭기와는 달리, 능동소자의 비로 가변 이득을 얻을 수 있는 전류 귀환 방식의 가변 이득 증폭기로 구현할 수 있다. 도 2는 전압 귀환 방식과 전류 귀환 방식의 가변 이득 증폭기 특성의 비교를 나타낸 도면이다. 도 2에서 알 수 있듯이 전압 귀환 방식은 고정된 이득-대역폭 곱을 가지고 있기 때문에 이득이 증가되면 그에 따라 대역폭이 감소하게 된다. 반면에 전류 귀환 방식은 이득의 변화와 상관없는 일정한 대역폭을 가지게 된다.
도 3은 수동 소자 열을 이용하지 않고 능동소자(트랜스 컨덕턴스)의 비를 이용하여 전류 귀환 방법을 사용한 기존의 가변 이득 증폭기 예이다. 이 구조는 Ami Semiconductor 소속의 Ivan Koudar외 관련자가 2004년 CICC(Custom Integrated Circuits Conference)에서 제안한 구조이다. 이 가변 이득 증폭기의 이득은 트랜스 컨덕턴스(trans-conductance)의 비로 얻어지게 된다. 도 3의 GM1은 입력단 트랜스 컨덕턴스를 의미하고 GM2는 귀환부의 트랜스 컨덕턴스를 의미하며 RT는 전류를 전압으로 바꾸는 트랜스 레지스턴스(trans-resistance) 회로를 의미한다. 도 3의 종래 가변 증폭기에서는 능동소자 내에 소오스 축퇴(source degeneration)기법을 적용하여 전체적인 이득은 수학식 3과 같이 얻어지게 된다.
Figure 112013118715719-pat00007
여기서 gm1과 gm2는 각각 입력단과 귀환단의 차동 쌍에 소스 축퇴 기법을 적용하지 않았을 때의 트랜스 컨덕턴스이며, R1은 입력단의 소스 축퇴 저항, R2는 귀환부의 소스 축퇴 저항을 의미한다. 이 구조에서 이득의 변화는 도 3 좌측의 가변 전류 원 크기를 변화시킴으로써 GM1(
Figure 112013118715719-pat00008
)의 크기를 변화시켜 얻게 된다. 이 때 gm2와 저항(R1, R2)의 값은 고정된다. 그러나 이러한 종래 구현방법에서는 트랜스 컨덕턴스 회로(GM1, GM2) 내에 수동소자(R1, R2)를 사용하게 되어 이 수동소자를 구현하기 위한 칩 면적이 비교적 커지게 되고, 고정된 R1, R2값에 비해 gm1의 변화가 상대적으로 적게 되므로 전체 이득이 적고 이득의 변화 범위(이득 1~ 이득 10 미만)도 크지 않는 단점이 있게 된다.
이제 센서 시스템이나 생체신호 측정 시스템 등에서 사용할 수 있도록, 이득과 가변 이득의 변화 범위를 충분히 키우고, 축퇴 저항(R1, R2)을 없앤 경우를 고려해 볼 수 있다. 이 경우 축퇴저항이 제거 되므로 각 단에서 GM = gm이 성립한다. 도 4는 도 3에서 축퇴 저항이 제거된 경우 입력차이 전압에 따른 차동 쌍(differential pair)에서 이득이 만들어지는 과정을 나타낸 모의실험 결과이다. 도 4a는 입력단 트랜스 컨덕턴스의 크기를 나타내는 것이고, 도 4b는 귀환부 트랜스 컨덕턴스 크기 및 도 4c는 전체 이득의 크기를 나타낸다. 여기서 입력단 구동 전류를 귀환단 구동 전류에 비해 크게 설정하여 트랜스 컨덕턴스를 키움으로써 이득이 발생하게 된다. 이때 능동소자의 비로써 변화하는 이득을 얻기 위해 입력단 구동 전류를 변화시켜 GM1의 트랜스 컨덕턴스를 변화시킨다. 한편 GM2의 트랜스 컨덕턴스 회로의 구동 전류는 일정하게 하였다. 이때 이득은 RT가 매우 크므로 수학식 4와 같이 주어질 수 있다.
Figure 112013118715719-pat00009
도 4a의 모의실험 결과는 가변이득을 얻기 위해 바이어스 전류가 증가함에 따라 GM1 트랜스 컨덕턴스가 화살표 방향으로 증가하는 것을 보여준다. 이에 따라 도 4c와 같이 전체 이득도 증가하게 된다. 그런데 도 4b의 GM2의 트랜스 컨덕턴스의 크기는 구동 전류의 크기를 고정하고 모의실험을 했음에도 불구하고, GM1 트랜스 컨덕턴스가 화살표 방향으로 증가함에 따라, 입력 신호 범위가 줄어들면서 트랜스 컨덕턴스가 같이 증가되는 특성을 보인다. 즉 고정된 바이어스 전류를 가해준 귀환단의 트랜스 컨덕턴스(GM2)가 입력단 트랜스 컨덕턴스(GM1) 변화 추세에 따라 같이 변하면서 입력 전압(Vip-Vin)의 범위가 감소하는 것을 보게 된다. 따라서 최종 출력에서는 GM2의 트랜스 컨덕턴스가 생기는 입력 범위에서 도 4c와 같이 비선형성이 발생하게 된다. 이러한 현상의 원인은 수학식 5와 수학식 6으로 설명할 수 있다. 수학식 4의 내용을 다시 정리하면 수학식 5를 얻을 수 있다.
Figure 112013118715719-pat00010
Figure 112013118715719-pat00011
여기서
Figure 112013118715719-pat00012
는 입력단 입력 신호
Figure 112013118715719-pat00013
변화를,
Figure 112013118715719-pat00014
는 귀환단 입력 신호 변화를 의미한다. 수학식 5에서 알 수 있는 것은 입력단 gm1이 변화하면서 커지면, 귀환단 gm2도 같이 비례로 변화하면서 커지는 것을 알 수 있다. 또 gm의 정의를 이용하여 수학식 5를 수학식 6와 같이 다시 표현하면, 귀환단 입력 신호 영역이
Figure 112013118715719-pat00015
로, 이득
Figure 112013118715719-pat00016
만큼 좁아지는 비선형성을 갖는 문제가 있었다.
비특허문헌 1: Ivan Koudar, "Variable Gain Differential Current Feedback Amplifier" IEEE 2004 Custom Interated Circuits Conference, pp 659-662
상기 문제점을 해결하기 위하여, 본 발명은 전압-전압 가변 이득 증폭기의 이득을 조절하기 위해, 기존의 방법에서 사용했던 수동소자를 사용하지 않고, 능동소자(트랜스컨덕턴스)를 이용하여 폐 루프를 구성하고 이들의 비로 선형성을 보장하면서 이득을 조절하고, 또 이득의 변화 범위가 큰 회로를 제공하는 것을 목적으로 한다.
본 발명의 상기 목적은 입력되는 전압을 전류로 변환 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와, 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와, 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및 입력단 회로부와 연결되며, 상기 입력단 회로부에 입력되는 전압을 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기에 의해 달성 가능하다.
바람직하게는 입력단 회로부와, 귀환단 회로부 및 트랜스 레지스턴스 회로부는 차동 증폭기로 구성되는 것이 좋다.
나아가 가변 전압 제어기는 입력단 차동 쌍 회로의 꼬리 전류원에 인가되는 바이어스 전압을 변화시켜서 바이어스 전류를 변화시키고 이에 따라 입력단 트랜스 컨덕턴스의 크기를 변화시킴으로써 가변 이득을 얻을 수 있도록 설계하는 것이 바람직하다.
또한, 회로의 안정화를 위해 완전 차동 상태에서 바이어스 전압을 안정화시키는 공통모드 전압 귀환 회로부를 더 포함하는 것이 좋다.
또한, 귀환단 회로부는 입력쌍으로 구성되며, 게이트 전극에 바이어스 전압이 인가되는 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2), 및 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1주입력 모오스 트랜지스터(Mmain1) 및 제2주입력 모오스 트랜지스터(Mmain2)와, 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)를 포함하고, 제1주입력 모오스 트랜지스터(Mmain1), 제2주입력 모오스 트랜지스터(Mmain2), 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)의 게이트는 트랜스 레지스턴스 회로부(RT)의 출력단과 연결되는 것이 바람직하다.
특히, 제1모오스 트랜지스터(MR1) 및 상기 제2모오스 트랜지스터(MR2)는 트라이오드 영역에서 동작시켜 소오스 축퇴 저항(ro)로 사용하는 것이 좋으며, 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 채널 크기를 상기 제1주입력 모오스 트랜지스터(Mmain1) 및 상기 제2주입력 모오스 트랜지스터(Mmain2)의 채널 크기보다 작게 형성하는 것이 바람직하다.
또한, 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 게이트에 인가되는 바이어스 전압을 조정할 수 있도록 설계하였다.
본 발명에 따른 전압-전압 가변 이득 증폭기는 귀환부 트랜스 컨덕턴스를 아주 작게 함으로써 선형성을 확보할 수 있고 이득을 크게 할 수 있고, 큰 이득과 이득의 변화 범위를 넓게 할 수 있다. 한편 큰 면적을 차지하는 수동소자 열을 사용하지 않고 이득을 조절하기 때문에 적은 면적으로 구현할 수 있으며 가변 전압 조절기 내의 스위치 동작으로 인한 바이어스 전압의 변화를 통해 증폭기의 트랜스 컨덕턴스를 조절하여 이득을 변화시킴으로써 칩 면적을 최소화 할 수 있다. 실제 스위치가 내장된 가변 전압 조절기가 추가되지만 수동소자에 비하면 현저하게 적은 면적을 차지하므로 전체적인 면적을 크게 줄일 수 있다. 또한 증폭기 내에 수동 소자를 구동하기 위한 버퍼를 사용하지 않아 저 전력으로 설계할 수 있다.
도 1은 종래 기술에 따른 배경 기술의 개념을 간략히 도시한 회로도.
도 2는 종래 방식의 특성에 비교 파형도.
도 3은 종래 기술 중 전류 귀환 방식을 적용한 가변 이득 증폭기 회로도.
도 4는 도 3에 도시된 회로를 파형도.
도 5는 본 발명의 일 실시예에 따른 가변 이득 증폭기 개념도.
도 6은 도 5의 귀환부 트랜스 컨덕턴스(GM2)의 구성한 회로도.
도 7은 본 발명에 따른 일 실시예의 가변 이득 증폭기 회로도.
도 8은 본 발명에 따른 일 실시예의 전압 조절기의 파형도.
도 9는 본 발명에 따른 일 실시예이 가변 이득 증폭기의 직류 특성 파형도.
도 10은 도 9에 Vop파형의 기울기의 크기를 나타낸 파형도.
이하에서는, 첨부된 도면을 참조하여 본 발명에서 제안하는 회로의 올바른 동작을 상세하게 설명한다.
도 5는 본 발명에 따른 전압-전압 가변 이득 증폭기의 개념도의 예이다. 이 구조에서는 전류 귀환 증폭기의 개념을 바탕으로 트랜스컨덕턴스(GM2)를 귀환시켜 이득을 얻게 된다. 기본적으로 도 3의 전류 귀환 증폭기 구조를 사용하였고, 완전 차동으로 구현한다. 두 개의 능동 소자(입력단 회로부 GM1, 귀환단 회로부 GM2)와, 트랜스 레지스턴스 회로부(RT), 가변 전압 조절기(variable voltage controller) 등 4 개의 블록으로 구성된다. 그 이외에 완전 차동 상태의 바이어스 안정화를 위해, 공통모드 전압 귀환(CMFB, common mode feedback) 회로부가 사용된다. 가변 이득 증폭기의 구조는 트랜스 레지스턴스(RT) 증폭기를 중심으로 입력단 회로부와 귀환단 회로부 경로 상에 차동 쌍으로 구성된 트랜스 컨덕턴스 능동 소자 쌍을 배치하였다. 회로의 동작에 대해 간략히 설명하기로 한다. 입력 신호로 전압이 인가되면 입력 트랜스 컨덕턴스(GM1)에서 전류로 바뀐 후 트랜스 레지스턴스 회로부(RT)로 인가되어 전압으로 바뀌게 된다. 이 전압이 다시 귀환 트랜스 컨덕턴스(GM2)의 입력으로 인가되어 다시 전류로 바뀌는 전류 귀환 증폭기(current feedback amplifier) 형태를 가지고 있다. 이 증폭기의 전달함수는 앞에서 제시한 수학식 4와 거의 유사하게 나타낼 수 있다.
본 발명에서는 발명의 배경이 되는 기술에서 설명했던 귀환단 입력 신호 영역이 좁아져 비선형성이 발생하는 문제를 해결하기 위해, 귀환단 트랜스 컨덕턴스(GM2) 회로를 도 6과 같이 구성하였다. 이에 대해 설명하기로 한다.
귀환단 트랜스 컨덕턴스 회로는 차동 입력단을 부입력 Msub와 주입력 Mmain으로 나누어 그 크기 비를 M:1로 구성하고, 입력 쌍의 소오스(source)에 MR에 의한 트라이오드 영역의 MOS형 저항(ro)을 구성하는 것을 특징으로 한다. 이렇게 하면 귀환단 트랜스 컨덕턴스(GM2) 회로의 전체 트랜스 컨덕턴스(GM2) 값은 수학식 7과 같이 주어질 수 있다.
Figure 112013118715719-pat00017
여기서 gmx는 주 입력 Mmain의 트랜스 컨덕턴스 값으로서, 트랜지스터를 sub-threshold 영역에서 설계할 경우, 부 입력 Msub에 의한 트랜스 컨덕턴스 값은 Mgmx가 됨을 알 수 있다. 수학식 7에서 GM2의 첫 번째 항은 (주 입력 Mmain에 비해) 크기가 M배 큰 Msub에 의한 트랜스 컨덕턴스 성분이고, 두 번째 항은 크기가 작은 Mmain에 의한 트랜스 컨덕턴스 성분이다. 첫 번째 항은 그 크기로 따져볼 때, GM2의 대부분을 형성하고 있지만, 다음 RT단에 전류를 전달하지 않고 접지로 다 빠지게 구성 한다. 이와 같이 설계하면 M배 큰 Msub에 의한
Figure 112013118715719-pat00018
의 기여도는 없어지게 된다. 실제적으로 이득에 영향을 미치는 트랜스 컨덕턴스는, Mmain에 의한 두 번째 항으로서, 전체 GM2 중 아주 작은 값이고, 수학식 8과 같이 주어질 수 있다.
Figure 112013118715719-pat00019
이제 소오스 축퇴 저항 ro와 M+1의 곱이 비교적 크고, sub-threshold 영역에서 동작시켰을 경우 매우 gmx는 작은 값이므로, 실제적인 트랜스 컨덕턴스 값 GMmain은 그 값이 매우 작다. 따라서 선형 영역은 그 반비례로 매우 넓게 형성된다. 즉 소오스 축퇴 기법과 전류 분할 기법을 이용하여 선형 영역이 좁아지는 현상을 개선하고, 또한 작은 트랜스 컨덕턴스 항만 선택적으로 취득함으로써 전체적으로
Figure 112013118715719-pat00020
에 의한 전체 이득은 크게 구현할 수 있게 된다. 여기서 소오스 축퇴 저항 ro는 수동소자를 사용하지 않고 구현하여 면적을 줄일 수 있게 된다.
도 7은 앞에서 제안된 도 6의 귀환단 (GM2) 회로부를 이용하여 구현한 가변 이득 증폭기의 실제 전체 회로의 예이다. 가변 전압 제어기(variable voltage controller)는 GM1(gm1)의 변화를 얻기 위해 사용된다. 이 변화된 전압이 입력 트랜스 컨덕턴스의 꼬리 전류원(tail current source)으로 인가되어 바이어스 전류의 크기를 변화시키게 된다. 가변 전압 제어기는 도 7에서 예시한 것과 같이 5개의 다이오드 커넥션(M1-5)과 스위치(S1-5) 그리고 전류원(Mcs1,2)과 전류원(I)으로 구성되고 있지만 MOSFET의 수와 스위치의 수를 확장하거나 축소 가능하다. 가변 전압 제어기에서 전압의 변화는 여러 개의 스위치를 조합하여 온/오프 시킴으로써 병렬로 연결된 다이오드의 저항 변화를 유도하여 이 저항과 전류 원 저항(MCS1, MCS2)의 비로 전압이 변화하는 것을 특징으로 한다. 전체 회로의 구조는 입력단 트랜스컨덕턴스(GM1)를 트랜스 레지스턴스 증폭기(RT) 앞에 배치하여 입력 신호를 받아들이는 것을 특징으로 한다. 이것은 차동 쌍과 전류거울(current mirror)로 구성되는데 차동 쌍에서는 가변 전압 조절기에 의해 변화되는 트랜스컨덕턴스를 얻게 되고, 전류거울은 트랜스 레지스턴스 증폭기 하단 전류원(MRT_n3, MRT_n4)에 병렬로 연결하여 변화되는 바이어스 전류를 흘려줌으로써 출력의 공통 모드 레벨이 흔들리는 것을 방지하는 것을 특징으로 한다. 귀환부 트랜스 컨덕턴스(GM2)는 트랜스 레지스턴스 증폭기 귀환 경로 상에 배치하게 된다. 트랜스 레지스턴스 증폭기(RT)는 캐스코드 구조로 사용하였고 입력과 귀환 트랜스 컨덕턴스에서 전류를 받아 전압을 출력으로 낸다. 공통 모드 궤환(CMFB, common mode feedback) 회로를 이용하여 차동 출력 전압 레벨을 공통모드 레벨로 고정시키는 것을 특징으로 한다. 전체 가변 이득 증폭기의 전체 이득은 대략 수학식 9와 같이 얻어지게 된다.
Figure 112013118715719-pat00021
이제 가변 이득을 얻으려면 앞에서 설명한 가변 전압 조절기를 이용하여 전류 변화에 의한 gm1을 조정함으로써 가능하게 된다. 또 gm1의 변화 외에 도 6의
Figure 112013118715719-pat00022
를 조정하여 ro값을 조절함으로써 추가적인 큰 가변 이득을 구할 수 있을 뿐 아니라 그 이득의 변화 범위도 크게 할 수 있다. 도 8은 가변 전압 조절기를 변화시킨 모의실험 결과 예이다. 총 32개의 경우에서 2.23V ~ 2.46V의 전압의 변화를 얻는 것을 특징으로 한다. 이 변화된 전압이 도 7에 가변 이득 증폭기의 입력단 꼬리 전류 원으로 인가되면 입력단 트랜스 컨덕턴스가 커지게 되고 가변 이득을 얻을 수 있게 한다. 도 9는 이득의 변화를 직류 특성으로 나타낸 모의실험 결과이다. 차동 입력 신호 차가 0에서 대칭으로 또 선형적으로 교차하는 것을 특징으로 하고 파형의 기울기는 이득을 나타낸다. 도 10은 도 9의 Vop파형을 미분한 것으로 이득의 크기를 나타낸다. 도 4c에서 볼 수 있었던 비선형성이 제거된 것을 볼 수 있다.
이상에서 본 발명에 따른 수동소자를 사용하지 않고 선형성 향상과 큰 이득과 넓은 이득의 변화 범위를 갖는 가변 이득 증폭기의 올바른 동작에 대한 설명을 하였다. 이처럼, 전류 분할 기법과 MOS형 저항을 이용한 소스 축퇴기법을 사용하여 귀환단 트랜스 컨덕턴스를 현저히 감소시켜 비선형성을 제거하고 이득의 변화 범위를 크게 한다. 본 발명에서 제안하는 회로는 아날로그에서 가변 이득이 필요한 전 분야에서 저면적 설계를 위해 사용 될 수 있다. 따라서, 본 발명의 보호범위는 이하의 특허 청구 범위에 의해서 정해져야 할 것이다.

Claims (12)

  1. 가변 이득을 얻는 전압-전압 가변 이득 증폭기에 있어서,
    입력되는 전압을 전류로 변환 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와,
    상기 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와,
    상기 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며, 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및
    상기 입력단 회로부와 연결되며, 상기 입력단 회로부에 입력되는 전압을 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  2. 제 1항에 있어서,
    상기 입력단 회로부와, 상기 귀환단 회로부 및 상기 트랜스 레지스턴스 회로부는 차동 증폭기로 구성되는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  3. 제 1항 또는 제 2항에 있어서,
    상기 가변 전압 제어기는 입력단 차동 쌍 회로의 꼬리 전류원에 인가되는 바이어스 전압을 변화시켜서 바이어스 전류를 변화시키고 이에 따라 상기 입력단 회로부의 트랜스 컨덕턴스 크기를 변화시킴으로써 가변 이득을 얻는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  4. 제 1항 또는 제 2항에 있어서,
    완전 차동 상태에서 바이어스 전압을 안정화시키는 공통모드 전압 귀환 회로부를 더 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  5. 제 1항 또는 제 2항에 있어서,
    상기 귀환단 회로부는
    입력쌍으로 구성되며, 게이트 전극에 바이어스 전압이 인가되는 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2), 및
    상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1주입력 모오스 트랜지스터(Mmain1) 및 제2주입력 모오스 트랜지스터(Mmain2)와, 상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)를 포함하고,
    상기 제1주입력 모오스 트랜지스터(Mmain1), 상기 제2주입력 모오스 트랜지스터(Mmain2), 상기 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 게이트는 상기 트랜스 레지스턴스 회로부(RT)의 출력단과 연결되는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  6. 제 5항에 있어서,
    상기 제1모오스 트랜지스터(MR1) 및 상기 제2모오스 트랜지스터(MR2)는 트라이오드 영역에서 동작시켜 소오스 축퇴 저항(ro)로 사용하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  7. 제 5항에 있어서,
    상기 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 채널 크기를 상기 제1주입력 모오스 트랜지스터(Mmain1) 및 상기 제2주입력 모오스 트랜지스터(Mmain2)의 채널 크기보다 작게 형성하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  8. 제 5항에 있어서,
    상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 게이트에 인가되는 바이어스 전압을 가변할 수 있는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  9. 가변 이득을 얻는 전압-전압 가변 이득 증폭기에 있어서,
    꼬리 전류원을 구비하고, 입력되는 전압을 전류로 변환 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와,
    상기 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와,
    상기 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며, 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및
    상기 입력단 회로부의 상기 꼬리 전류원과 연결되며, 상기 꼬리 전류원에 입력되는 전류치를 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  10. 제 9항에 있어서,
    상기 가변 전압 제어기는
    구동 전원단자(VDD)와 연결되는 제1전류원(I)과,
    소오스 단자가 상기 제1전류원과 각각 연결되며 다이오드 커넥션을 갖는 복수 개 다이오드 커넥션 모오스 트랜지스터와,
    상기 복수 개 다이오드 커넥션 모오스 트래지스터의 드레인 단자와 각각 연결되는 복수 개 스위치와,
    상기 복수 개 스위치와 연결되는 제2전류원(Mcs1) 및
    상기 제2전류원(Mcs1)과 연결되는 제3전류원(Mcs2)를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  11. 제 9항 또는 제 10항에 있어서,
    완전 차동 상태에서 바이어스 전압을 안정화시키는 공통모드 전압 귀환 회로부를 더 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
  12. 제 9항 또는 제 10항에 있어서,
    상기 귀환단 회로부는
    입력쌍으로 구성되며, 게이트 전극에 바이어스 전압이 인가되는 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2), 및
    상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1주입력 모오스 트랜지스터(Mmain1) 및 제2주입력 모오스 트랜지스터(Mmain2)와, 상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)를 포함하고,
    상기 제1주입력 모오스 트랜지스터(Mmain1), 상기 제2주입력 모오스 트랜지스터(Mmain2), 상기 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 게이트는 상기 트랜스 레지스턴스 회로부(RT)의 출력단과 연결되는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
KR1020130163449A 2013-12-26 2013-12-26 전압-전압 가변 이득 증폭기 KR101646760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130163449A KR101646760B1 (ko) 2013-12-26 2013-12-26 전압-전압 가변 이득 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130163449A KR101646760B1 (ko) 2013-12-26 2013-12-26 전압-전압 가변 이득 증폭기

Publications (2)

Publication Number Publication Date
KR20150075461A KR20150075461A (ko) 2015-07-06
KR101646760B1 true KR101646760B1 (ko) 2016-08-08

Family

ID=53788568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130163449A KR101646760B1 (ko) 2013-12-26 2013-12-26 전압-전압 가변 이득 증폭기

Country Status (1)

Country Link
KR (1) KR101646760B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055419A1 (ja) * 2003-12-04 2005-06-16 Nec Corporation 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330197B1 (ko) * 2011-01-21 2013-11-20 알피니언메디칼시스템 주식회사 가변이득증폭 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055419A1 (ja) * 2003-12-04 2005-06-16 Nec Corporation 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路

Also Published As

Publication number Publication date
KR20150075461A (ko) 2015-07-06

Similar Documents

Publication Publication Date Title
Khateb et al. Novel low-voltage low-power high-precision CCII±based on bulk-driven folded cascode OTA
US9685914B2 (en) Amplifier circuit
JP2010268350A (ja) 終端抵抗調整回路
US8970302B2 (en) Operational amplifier with selective input
Safari et al. A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements
Shedge et al. Analysis and design of CMOS source followers and super source follower
KR101646760B1 (ko) 전압-전압 가변 이득 증폭기
Moustakas et al. Improved low-voltage low-power class AB CMOS current conveyors based on the flipped voltage follower
EP2284994A1 (en) A linear transconductance cell with wide tuning range
JP6132881B2 (ja) 電圧可変利得増幅回路及び差動入力電圧の増幅方法
WO2017030091A1 (ja) 半導体装置、オペアンプ及び電子機器
JP4180411B2 (ja) トランスコンダクタンス増幅器
US8922279B2 (en) Voltage controlled variable gain amplifier circuit
JP2013093733A (ja) バイアス回路およびそれを有するアンプ回路
Ramirez-Angulo et al. Low voltage differential input stage with improved CMRR and true rail-to-rail common mode input range
Bansal et al. A novel current subtractor based on modified wilson current mirror using PMOS transistors
US9013236B2 (en) Operational transconductance amplifier
JP2012085066A (ja) トランスコンダクタンスアンプ及びそれを用いたＧｍ−Ｃフィルタ
Toihria et al. Improved PSRR and output voltage swing characteristics of folded cascode OTA
KR101360648B1 (ko) 제2세대 전류 컨베이어를 이용한 계측 증폭기
Padilla-Cantoya et al. Comparison of conventional and new class AB modifications of the Flipped Voltage Follower and their implementation in high performance amplifiers
Padilla-Cantoya et al. High performance voltage follower with very low output resistance for WTA applications
Raj et al. A low power OTA for biomedical applications
Sawant et al. New compact implementation of a very high performance CMOS current mirror
JP2012191358A (ja) 差動信号発生回路および電圧制御ゲイン可変増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 4