KR101646760B1

KR101646760B1 - Variable gain amplifier

Info

Publication number: KR101646760B1
Application number: KR1020130163449A
Authority: KR
Inventors: 임신일; 조종민
Original assignee: 서경대학교 산학협력단
Priority date: 2013-12-26
Filing date: 2013-12-26
Publication date: 2016-08-08
Also published as: KR20150075461A

Abstract

본 발명은 능동소자를 사용하는 전압-전압 가변 이득 증폭기에 관한 것으로서, 본 발명에서는 입력되는 전압을 전류로 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와, 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와, 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며, 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및 입력단 회로부와 연결되며, 상기 입력단 회로부에 입력되는 전압을 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기가 제공된다.The present invention relates to a voltage-to-voltage variable gain amplifier using an active element. In the present invention, an input terminal circuit portion including an active element that outputs an input voltage as a current and has a transconductance GM1, A transresistance circuit section (RT) for converting a current into an output voltage, an output terminal of the transresistance circuit section and an output terminal of the input terminal circuit section, for converting the output voltage of the output terminal of the transresistance circuit section (RT) And a variable voltage controller connected to the input stage circuit part and configured to vary a voltage input to the input stage circuit part. The voltage-controlled oscillator according to claim 1, A voltage variable gain amplifier is provided.

Description

전압-전압 가변 이득 증폭기{VARIABLE GAIN AMPLIFIER}[0001] VARIABLE GAIN AMPLIFIER [0002]

본 발명은 전압-전압 가변이득 증폭기에 관한 것으로, 수동소자의 비로 이득을 얻는 게 아닌 능동소자(트랜스 컨덕턴스)의 비로 이득을 얻는 전압-전압 가변 이득 증폭기에 관한 것이다.The present invention relates to a voltage-to-voltage variable gain amplifier, and more particularly, to a voltage-to-voltage variable gain amplifier that obtains gain by a ratio of an active element (transconductance) rather than gain by a ratio of a passive element.

일반적으로 가변 이득 증폭기는 도 1 과 같이 연산 증폭기의 입력과 귀환 경로에 수동소자를 배치하여 폐회로를 구성하고 입력과 귀환 수동소자의 비로 이득을 조절한다.In general, a variable gain amplifier arranges a passive element in an input and a return path of an operational amplifier as shown in FIG. 1, and adjusts a gain by a ratio of an input and a feedback passive element.

수동소자가 저항일 경우 입력 저항이

, 귀환 저항이

일 때 수학식 1과 같이 이득이 정해지고, 커패시터일 경우 입력 커패시터가

, 궤환 커패시터가

일 때 수학식 2와 같이 이득이 정해진다. If the passive element is a resistor,

, The feedback resistance

The gain is determined as shown in Equation (1), and in the case of a capacitor, the input capacitor

, A feedback capacitor

The gain is determined as shown in Equation (2).

이 가변 이득 증폭기는 귀환 수동소자 열을 스위치로 on/off 시켜 귀환 수동소자의 크기를 변경하여 이득을 변화시킨다. 하지만 수동소자를 이용하여 반도체 칩 내부에 가변 증폭기를 설계할 경우, 칩 면적상 많은 면적을 차지하는 수동소자 때문에 칩 전체 면적이 커지게 되고 또한 수동 소자를 구동시키기 위한 버퍼를 연산 증폭기 내부에 추가해야 하므로 전류소모가 증가하게 된다. This variable gain amplifier changes the gain by changing the size of the feedback passive element by turning the feedback passive element row on / off by the switch. However, when a variable amplifier is designed in a semiconductor chip by using a passive element, the total area of the chip becomes large due to a passive element occupying a large area on the chip area, and a buffer for driving a passive element must be added to the operational amplifier The current consumption is increased.

이렇게 수동소자의 비를 이용하여 가변 이득을 얻는 전압 귀환 방식의 가변 이득 증폭기와는 달리, 능동소자의 비로 가변 이득을 얻을 수 있는 전류 귀환 방식의 가변 이득 증폭기로 구현할 수 있다. 도 2는 전압 귀환 방식과 전류 귀환 방식의 가변 이득 증폭기 특성의 비교를 나타낸 도면이다. 도 2에서 알 수 있듯이 전압 귀환 방식은 고정된 이득-대역폭 곱을 가지고 있기 때문에 이득이 증가되면 그에 따라 대역폭이 감소하게 된다. 반면에 전류 귀환 방식은 이득의 변화와 상관없는 일정한 대역폭을 가지게 된다.Unlike a voltage feedback type variable gain amplifier that obtains a variable gain using the ratio of the passive elements, a current feedback type variable gain amplifier capable of obtaining a variable gain with the ratio of the active element can be realized. 2 is a diagram showing a comparison of characteristics of a variable gain amplifier of a voltage feedback system and a current feedback system. As can be seen from FIG. 2, since the voltage feedback scheme has a fixed gain-bandwidth product, the bandwidth decreases as the gain increases. On the other hand, the current feedback scheme has a constant bandwidth regardless of the gain change.

도 3은 수동 소자 열을 이용하지 않고 능동소자(트랜스 컨덕턴스)의 비를 이용하여 전류 귀환 방법을 사용한 기존의 가변 이득 증폭기 예이다. 이 구조는 Ami Semiconductor 소속의 Ivan Koudar외 관련자가 2004년 CICC(Custom Integrated Circuits Conference)에서 제안한 구조이다. 이 가변 이득 증폭기의 이득은 트랜스 컨덕턴스(trans-conductance)의 비로 얻어지게 된다. 도 3의 GM1은 입력단 트랜스 컨덕턴스를 의미하고 GM2는 귀환부의 트랜스 컨덕턴스를 의미하며 R_T는 전류를 전압으로 바꾸는 트랜스 레지스턴스(trans-resistance) 회로를 의미한다. 도 3의 종래 가변 증폭기에서는 능동소자 내에 소오스 축퇴(source degeneration)기법을 적용하여 전체적인 이득은 수학식 3과 같이 얻어지게 된다.3 shows an example of a conventional variable gain amplifier using a current feedback method using a ratio of an active element (transconductance) without using a passive element row. This structure was proposed by Ivan Koudar and others of Ami Semiconductor at the 2004 CICC (Custom Integrated Circuits Conference). The gain of this variable gain amplifier is obtained by the ratio of trans-conductance. GM1 in FIG. 3 denotes an input terminal transconductance, GM2 denotes a transconductance of the feedback part, and R _T denotes a trans-resistance circuit which converts a current into a voltage. In the conventional variable amplifier of FIG. 3, the source degeneration technique is applied to the active device, and the overall gain is obtained as shown in Equation (3).

여기서 gm1과 gm2는 각각 입력단과 귀환단의 차동 쌍에 소스 축퇴 기법을 적용하지 않았을 때의 트랜스 컨덕턴스이며, R1은 입력단의 소스 축퇴 저항, R2는 귀환부의 소스 축퇴 저항을 의미한다. 이 구조에서 이득의 변화는 도 3 좌측의 가변 전류 원 크기를 변화시킴으로써 GM1(

)의 크기를 변화시켜 얻게 된다. 이 때 gm2와 저항(R1, R2)의 값은 고정된다. 그러나 이러한 종래 구현방법에서는 트랜스 컨덕턴스 회로(GM1, GM2) 내에 수동소자(R1, R2)를 사용하게 되어 이 수동소자를 구현하기 위한 칩 면적이 비교적 커지게 되고, 고정된 R1, R2값에 비해 gm1의 변화가 상대적으로 적게 되므로 전체 이득이 적고 이득의 변화 범위(이득 1~ 이득 10 미만)도 크지 않는 단점이 있게 된다.Where gm1 and gm2 are the transconductances when the source degenerating technique is not applied to the differential pair of the input stage and the feedback stage, respectively, where R1 is the source degeneration resistance of the input stage and R2 is the source degeneration resistance of the feedback stage. The change in the gain in this structure is obtained by changing the size of the variable current source on the left side of FIG.

) Is changed. At this time, the values of gm2 and resistors R1 and R2 are fixed. However, in this conventional implementation method, the passive elements R1 and R2 are used in the transconductance circuits GM1 and GM2, so that the chip area for realizing the passive element becomes relatively large, and gm1 (Gain 1 to gain less than 10) is small because the change of the gain is relatively small.

이제 센서 시스템이나 생체신호 측정 시스템 등에서 사용할 수 있도록, 이득과 가변 이득의 변화 범위를 충분히 키우고, 축퇴 저항(R1, R2)을 없앤 경우를 고려해 볼 수 있다. 이 경우 축퇴저항이 제거 되므로 각 단에서 GM = gm이 성립한다. 도 4는 도 3에서 축퇴 저항이 제거된 경우 입력차이 전압에 따른 차동 쌍(differential pair)에서 이득이 만들어지는 과정을 나타낸 모의실험 결과이다. 도 4a는 입력단 트랜스 컨덕턴스의 크기를 나타내는 것이고, 도 4b는 귀환부 트랜스 컨덕턴스 크기 및 도 4c는 전체 이득의 크기를 나타낸다. 여기서 입력단 구동 전류를 귀환단 구동 전류에 비해 크게 설정하여 트랜스 컨덕턴스를 키움으로써 이득이 발생하게 된다. 이때 능동소자의 비로써 변화하는 이득을 얻기 위해 입력단 구동 전류를 변화시켜 GM1의 트랜스 컨덕턴스를 변화시킨다. 한편 GM2의 트랜스 컨덕턴스 회로의 구동 전류는 일정하게 하였다. 이때 이득은 R_T가 매우 크므로 수학식 4와 같이 주어질 수 있다.Now, consider the case of increasing the gain and variable gain ranges enough for use in sensor systems and bio-signal measurement systems, and removing the degeneration resistors R1 and R2. In this case, since the degeneration resistance is removed, GM = gm is established at each stage. FIG. 4 is a simulation result illustrating a process of generating a gain in a differential pair according to an input difference voltage when the degeneration resistance is removed in FIG. FIG. 4A shows the magnitude of the input stage transconductance, FIG. 4B shows the feedback transconductance magnitude, and FIG. 4C shows the magnitude of the total gain. Here, the input driving current is set to be larger than the feedback driving current to increase the transconductance, thereby generating a gain. At this time, the transconductance of GM1 is changed by changing the input stage driving current to obtain a changing gain by the ratio of the active element. On the other hand, the driving current of the transconductance circuit of GM2 was made constant. At this time, since the gain R _T is very large, it can be given by Equation (4).

도 4a의 모의실험 결과는 가변이득을 얻기 위해 바이어스 전류가 증가함에 따라 GM1 트랜스 컨덕턴스가 화살표 방향으로 증가하는 것을 보여준다. 이에 따라 도 4c와 같이 전체 이득도 증가하게 된다. 그런데 도 4b의 GM2의 트랜스 컨덕턴스의 크기는 구동 전류의 크기를 고정하고 모의실험을 했음에도 불구하고, GM1 트랜스 컨덕턴스가 화살표 방향으로 증가함에 따라, 입력 신호 범위가 줄어들면서 트랜스 컨덕턴스가 같이 증가되는 특성을 보인다. 즉 고정된 바이어스 전류를 가해준 귀환단의 트랜스 컨덕턴스(GM2)가 입력단 트랜스 컨덕턴스(GM1) 변화 추세에 따라 같이 변하면서 입력 전압(V_ip-V_in)의 범위가 감소하는 것을 보게 된다. 따라서 최종 출력에서는 GM2의 트랜스 컨덕턴스가 생기는 입력 범위에서 도 4c와 같이 비선형성이 발생하게 된다. 이러한 현상의 원인은 수학식 5와 수학식 6으로 설명할 수 있다. 수학식 4의 내용을 다시 정리하면 수학식 5를 얻을 수 있다.4A shows that the GM1 transconductance increases in the direction of the arrow as the bias current increases to obtain a variable gain. As a result, the total gain is increased as shown in FIG. However, although the magnitude of the transconductance of GM2 in FIG. 4B is fixed and simulated, the transconductance increases as the GM1 transconductance increases in the direction of the arrow as the input signal range decreases see. That is, the range of the input voltage V _ip -V _in decreases as the transconductance GM 2 of the feedback stage applied with a fixed bias current changes in accordance with the change in input terminal transconductance GM 1. Therefore, at the final output, nonlinearity occurs in the input range where transconductance of GM2 occurs, as shown in FIG. 4C. The cause of this phenomenon can be explained by the equations (5) and (6). If the contents of Equation (4) are rearranged, Equation (5) can be obtained.

여기서

는 입력단 입력 신호

변화를,

는 귀환단 입력 신호 변화를 의미한다. 수학식 5에서 알 수 있는 것은 입력단 gm₁이 변화하면서 커지면, 귀환단 gm2도 같이 비례로 변화하면서 커지는 것을 알 수 있다. 또 gm의 정의를 이용하여 수학식 5를 수학식 6와 같이 다시 표현하면, 귀환단 입력 신호 영역이

로, 이득

만큼 좁아지는 비선형성을 갖는 문제가 있었다.
here

Lt; / RTI >

Change,

Means a change in the input signal of the feedback stage. It can be seen from equation (5) it can be seen that larger and also changes in proportion as large, while the input terminal ₁ gm changes, the feedback stage gm2. Expression (5) can be expressed as Equation (6) using the definition of gm,

As a result,

There is a problem that the nonlinearity is reduced.

비특허문헌 1: Ivan Koudar, "Variable Gain Differential Current Feedback Amplifier" IEEE 2004 Custom Interated Circuits Conference, pp 659-662Non-Patent Document 1: Ivan Koudar, "Variable Gain Differential Current Feedback Amplifier" IEEE 2004 Custom Interated Circuits Conference, pp 659-662

상기 문제점을 해결하기 위하여, 본 발명은 전압-전압 가변 이득 증폭기의 이득을 조절하기 위해, 기존의 방법에서 사용했던 수동소자를 사용하지 않고, 능동소자(트랜스컨덕턴스)를 이용하여 폐 루프를 구성하고 이들의 비로 선형성을 보장하면서 이득을 조절하고, 또 이득의 변화 범위가 큰 회로를 제공하는 것을 목적으로 한다.
In order to solve the above problems, in order to adjust the gain of a voltage-voltage variable gain amplifier, a closed loop is constructed using an active element (transconductance) without using a passive element used in the conventional method It is an object of the present invention to provide a circuit in which the gain is adjusted while ensuring linearity with the ratio thereof, and the gain variation range is large.

본 발명의 상기 목적은 입력되는 전압을 전류로 변환 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와, 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와, 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및 입력단 회로부와 연결되며, 상기 입력단 회로부에 입력되는 전압을 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기에 의해 달성 가능하다.The above object of the present invention is achieved by an input stage circuit part including an active element converting an input voltage into a current and having a transconductance GM1, a transresistance circuit part (RT) converting the output current of the input stage circuit part into an output voltage, An active element connected to the output terminal of the trans-resistance circuit portion and the output terminal of the input terminal circuit portion, and having a transformer conductance GM2 for converting the output voltage of the output terminal of the transresistance circuit portion RT into a current and applying the current to the output terminal of the input terminal circuit portion And a variable voltage controller connected to the input stage circuit section and varying a voltage input to the input stage circuit section.

바람직하게는 입력단 회로부와, 귀환단 회로부 및 트랜스 레지스턴스 회로부는 차동 증폭기로 구성되는 것이 좋다.Preferably, the input stage circuit portion, the feedback stage circuit portion, and the transresistance circuit portion are preferably constituted by a differential amplifier.

나아가 가변 전압 제어기는 입력단 차동 쌍 회로의 꼬리 전류원에 인가되는 바이어스 전압을 변화시켜서 바이어스 전류를 변화시키고 이에 따라 입력단 트랜스 컨덕턴스의 크기를 변화시킴으로써 가변 이득을 얻을 수 있도록 설계하는 것이 바람직하다.Furthermore, it is desirable that the variable voltage controller is designed to obtain a variable gain by varying the bias current by changing the bias voltage applied to the tail current source of the input differential pair circuit and changing the magnitude of the input terminal transconductance.

또한, 회로의 안정화를 위해 완전 차동 상태에서 바이어스 전압을 안정화시키는 공통모드 전압 귀환 회로부를 더 포함하는 것이 좋다.It is also preferable to further include a common mode voltage feedback circuit part for stabilizing the bias voltage in the fully differential state for stabilization of the circuit.

또한, 귀환단 회로부는 입력쌍으로 구성되며, 게이트 전극에 바이어스 전압이 인가되는 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2), 및 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1주입력 모오스 트랜지스터(Mmain1) 및 제2주입력 모오스 트랜지스터(Mmain2)와, 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)를 포함하고, 제1주입력 모오스 트랜지스터(Mmain1), 제2주입력 모오스 트랜지스터(Mmain2), 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)의 게이트는 트랜스 레지스턴스 회로부(RT)의 출력단과 연결되는 것이 바람직하다.The feedback circuit is composed of an input pair, and includes a first and a second MOSFETs MR1 and MR2 to which a bias voltage is applied to a gate electrode, a first and a second MOSFETs MR1 and MR2, A first main input MOS transistor Mmain1 and a second main input MOS transistor Mmain2 to which a source terminal and a drain terminal of the first MOS transistor MR2 are connected, A first main input MOS transistor Mmain1 and a second main input MOS transistor Mmain2, each of which includes a first sub input MOS transistor Msub1 and a second sub input MOS transistor Msub2 to which a drain terminal and a source terminal are connected, ), It is preferable that the gates of the first sub input MOS transistor Msub1 and the second sub input MOS transistor Msub2 are connected to the output terminal of the transresistance circuit section RT.

특히, 제1모오스 트랜지스터(MR1) 및 상기 제2모오스 트랜지스터(MR2)는 트라이오드 영역에서 동작시켜 소오스 축퇴 저항(ro)로 사용하는 것이 좋으며, 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 채널 크기를 상기 제1주입력 모오스 트랜지스터(Mmain1) 및 상기 제2주입력 모오스 트랜지스터(Mmain2)의 채널 크기보다 작게 형성하는 것이 바람직하다.In particular, it is preferable that the first and second MOSFETs MR1 and MR2 operate in the triode region to be used as the source degeneration resistance ro, and the first and second input MOSFETs Msub1 and Msub2, It is preferable that the channel size of the negative input MOSFET Msub2 is smaller than the channel size of the first main input MOSFET Mmain1 and the second main input MOSFET Mmain2.

또한, 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 게이트에 인가되는 바이어스 전압을 조정할 수 있도록 설계하였다.In addition, the bias voltage applied to the gates of the first and second MOSFETs MR1 and MR2 can be adjusted.

본 발명에 따른 전압-전압 가변 이득 증폭기는 귀환부 트랜스 컨덕턴스를 아주 작게 함으로써 선형성을 확보할 수 있고 이득을 크게 할 수 있고, 큰 이득과 이득의 변화 범위를 넓게 할 수 있다. 한편 큰 면적을 차지하는 수동소자 열을 사용하지 않고 이득을 조절하기 때문에 적은 면적으로 구현할 수 있으며 가변 전압 조절기 내의 스위치 동작으로 인한 바이어스 전압의 변화를 통해 증폭기의 트랜스 컨덕턴스를 조절하여 이득을 변화시킴으로써 칩 면적을 최소화 할 수 있다. 실제 스위치가 내장된 가변 전압 조절기가 추가되지만 수동소자에 비하면 현저하게 적은 면적을 차지하므로 전체적인 면적을 크게 줄일 수 있다. 또한 증폭기 내에 수동 소자를 구동하기 위한 버퍼를 사용하지 않아 저 전력으로 설계할 수 있다.
The voltage-to-voltage variable gain amplifier according to the present invention can ensure linearity by making feedback section transconductance very small, can increase the gain, and can broaden the range of large gain and gain variation. On the other hand, since the gain is controlled without using a large area of passive element heat, it can be implemented with a small area. By changing the bias voltage by changing the bias voltage of the variable voltage regulator, the transconductance of the amplifier is adjusted to change the gain, Can be minimized. Although a variable voltage regulator with a built-in switch is added, it takes up considerably less area than a passive device, which can greatly reduce the overall area. In addition, a buffer for driving passive elements in the amplifier is not used, so that it can be designed with low power.

도 1은 종래 기술에 따른 배경 기술의 개념을 간략히 도시한 회로도.
도 2는 종래 방식의 특성에 비교 파형도.
도 3은 종래 기술 중 전류 귀환 방식을 적용한 가변 이득 증폭기 회로도.
도 4는 도 3에 도시된 회로를 파형도.
도 5는 본 발명의 일 실시예에 따른 가변 이득 증폭기 개념도.
도 6은 도 5의 귀환부 트랜스 컨덕턴스(GM2)의 구성한 회로도.
도 7은 본 발명에 따른 일 실시예의 가변 이득 증폭기 회로도.
도 8은 본 발명에 따른 일 실시예의 전압 조절기의 파형도.
도 9는 본 발명에 따른 일 실시예이 가변 이득 증폭기의 직류 특성 파형도.
도 10은 도 9에 Vop파형의 기울기의 크기를 나타낸 파형도.1 is a circuit diagram briefly showing the concept of the background art according to the prior art;
Fig. 2 is a comparative waveform diagram of the characteristics of the conventional system. Fig.
3 is a circuit diagram of a variable gain amplifier to which a current feedback method is applied in the prior art.
4 is a waveform diagram of the circuit shown in Fig.
5 is a conceptual diagram of a variable gain amplifier according to an embodiment of the present invention;
Fig. 6 is a circuit diagram of the return transconductance GM2 of Fig. 5; Fig.
7 is a circuit diagram of a variable gain amplifier according to an embodiment of the present invention.
8 is a waveform diagram of a voltage regulator according to an embodiment of the present invention;
9 is a DC characteristic waveform diagram of a variable gain amplifier according to an embodiment of the present invention.
10 is a waveform diagram showing the magnitude of the slope of the Vop waveform in Fig.

이하에서는, 첨부된 도면을 참조하여 본 발명에서 제안하는 회로의 올바른 동작을 상세하게 설명한다.
Hereinafter, the correct operation of the circuit proposed by the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 전압-전압 가변 이득 증폭기의 개념도의 예이다. 이 구조에서는 전류 귀환 증폭기의 개념을 바탕으로 트랜스컨덕턴스(GM2)를 귀환시켜 이득을 얻게 된다. 기본적으로 도 3의 전류 귀환 증폭기 구조를 사용하였고, 완전 차동으로 구현한다. 두 개의 능동 소자(입력단 회로부 GM1, 귀환단 회로부 GM2)와, 트랜스 레지스턴스 회로부(RT), 가변 전압 조절기(variable voltage controller) 등 4 개의 블록으로 구성된다. 그 이외에 완전 차동 상태의 바이어스 안정화를 위해, 공통모드 전압 귀환(CMFB, common mode feedback) 회로부가 사용된다. 가변 이득 증폭기의 구조는 트랜스 레지스턴스(RT) 증폭기를 중심으로 입력단 회로부와 귀환단 회로부 경로 상에 차동 쌍으로 구성된 트랜스 컨덕턴스 능동 소자 쌍을 배치하였다. 회로의 동작에 대해 간략히 설명하기로 한다. 입력 신호로 전압이 인가되면 입력 트랜스 컨덕턴스(GM1)에서 전류로 바뀐 후 트랜스 레지스턴스 회로부(RT)로 인가되어 전압으로 바뀌게 된다. 이 전압이 다시 귀환 트랜스 컨덕턴스(GM2)의 입력으로 인가되어 다시 전류로 바뀌는 전류 귀환 증폭기(current feedback amplifier) 형태를 가지고 있다. 이 증폭기의 전달함수는 앞에서 제시한 수학식 4와 거의 유사하게 나타낼 수 있다.5 is a conceptual diagram of a voltage-voltage variable gain amplifier according to the present invention. In this structure, gain is obtained by returning transconductance (GM2) based on the concept of current feedback amplifier. Basically, the current feedback amplifier structure of FIG. 3 is used and implemented as a fully differential. It consists of four blocks: two active elements (input stage circuit GM1, feedback circuit GM2), a transresistance circuit (RT), and a variable voltage controller. In addition, common mode feedback (CMFB) circuitry is used to stabilize the fully differential state of the bias. The structure of the variable gain amplifier is composed of a transconductance active element pair composed of a differential pair on the input circuit section and the feedback circuit section path, centering on a transresistance (RT) amplifier. The operation of the circuit will now be briefly described. When a voltage is applied to the input signal, the input transconductance (GM1) is changed to a current and then applied to the trans-resistance circuit portion (RT) to change the voltage. This voltage has the form of a current feedback amplifier which is applied to the input of the feedback transconductance GM2 and is converted into current again. The transfer function of this amplifier can be approximated by Equation (4).

본 발명에서는 발명의 배경이 되는 기술에서 설명했던 귀환단 입력 신호 영역이 좁아져 비선형성이 발생하는 문제를 해결하기 위해, 귀환단 트랜스 컨덕턴스(GM2) 회로를 도 6과 같이 구성하였다. 이에 대해 설명하기로 한다.In order to solve the problem of the nonlinearity occurring due to narrowing of the feedback signal input signal region described in the background art of the present invention, a feedback loop transconductance (GM2) circuit is constructed as shown in FIG. This will be described below.

귀환단 트랜스 컨덕턴스 회로는 차동 입력단을 부입력 M_sub와 주입력 M_main으로 나누어 그 크기 비를 M:1로 구성하고, 입력 쌍의 소오스(source)에 MR에 의한 트라이오드 영역의 MOS형 저항(ro)을 구성하는 것을 특징으로 한다. 이렇게 하면 귀환단 트랜스 컨덕턴스(GM2) 회로의 전체 트랜스 컨덕턴스(GM2) 값은 수학식 7과 같이 주어질 수 있다.The feedback stage transconductance circuit has a differential input stage divided into a negative input M _sub and a main input M _main , and a ratio of the magnitudes thereof is M: 1. The MOS type resistance of the triode region by the MR at the source of the input pair ro). In this way, the total transconductance (GM2) value of the return-stage transconductance (GM2) circuit can be given by Equation (7).

여기서 g_mx는 주 입력 M_main의 트랜스 컨덕턴스 값으로서, 트랜지스터를 sub-threshold 영역에서 설계할 경우, 부 입력 M_sub에 의한 트랜스 컨덕턴스 값은 Mgm_x가 됨을 알 수 있다. 수학식 7에서 GM2의 첫 번째 항은 (주 입력 M_main에 비해) 크기가 M배 큰 M_sub에 의한 트랜스 컨덕턴스 성분이고, 두 번째 항은 크기가 작은 M_main에 의한 트랜스 컨덕턴스 성분이다. 첫 번째 항은 그 크기로 따져볼 때, GM₂의 대부분을 형성하고 있지만, 다음 R_T단에 전류를 전달하지 않고 접지로 다 빠지게 구성 한다. 이와 같이 설계하면 M배 큰 M_sub에 의한

의기여도는 없어지게 된다. 실제적으로 이득에 영향을 미치는 트랜스 컨덕턴스는, M_main에 의한 두 번째 항으로서, 전체 GM₂ 중 아주 작은 값이고, 수학식 8과 같이 주어질 수 있다.Here, g _mx is the transconductance value of the _main input M _{main. When} the transistor is designed in the sub-threshold region, the transconductance value due to the negative input M _sub is Mgm _x . In Equation 7, the first term of GM2 is the transconductance component by M _sub , which is M times larger (compared to _main input M _main ), and the second term is the transconductance component by M _main , which is small in size. The first term, when considered by its size, forms most of the GM ₂ , but it does not carry current to the next R _T stage and is configured to be grounded. According to this design by M times the M _sub

of The contribution is lost. In practice a transconductance that affects the gain is, as the second item according to the M _main, full-GM ₂ , And can be given by Equation (8).

이제 소오스 축퇴 저항 r_o와 M+1의 곱이 비교적 크고, sub-threshold 영역에서 동작시켰을 경우 매우 g_mx는 작은 값이므로, 실제적인 트랜스 컨덕턴스 값 GM_main은 그 값이 매우 작다. 따라서 선형 영역은 그 반비례로 매우 넓게 형성된다. 즉 소오스 축퇴 기법과 전류 분할 기법을 이용하여 선형 영역이 좁아지는 현상을 개선하고, 또한 작은 트랜스 컨덕턴스 항만 선택적으로 취득함으로써 전체적으로

에 의한 전체 이득은 크게 구현할 수 있게 된다. 여기서 소오스 축퇴 저항 r_o는 수동소자를 사용하지 않고 구현하여 면적을 줄일 수 있게 된다.Now that the product of the source degeneration resistance r _o and M + 1 is relatively large and the g _mx is small when operated in the sub-threshold region, the actual transconductance value GM _main is very small. Therefore, the linear region is formed to be very wide inversely. In other words, by using the source degeneration technique and the current division technique, it is possible to improve the narrowing of the linear region and selectively obtain only a small transconductance port,

So that the overall gain can be largely realized. Here, the degeneration resistance r _o of the source can be realized without using a passive element, thereby reducing the area.

도 7은 앞에서 제안된 도 6의 귀환단 (GM2) 회로부를 이용하여 구현한 가변 이득 증폭기의 실제 전체 회로의 예이다. 가변 전압 제어기(variable voltage controller)는 GM₁(gm₁)의 변화를 얻기 위해 사용된다. 이 변화된 전압이 입력 트랜스 컨덕턴스의 꼬리 전류원(tail current source)으로 인가되어 바이어스 전류의 크기를 변화시키게 된다. 가변 전압 제어기는 도 7에서 예시한 것과 같이 5개의 다이오드 커넥션(M1-5)과 스위치(S1-5) 그리고 전류원(Mcs1,2)과 전류원(I)으로 구성되고 있지만 MOSFET의 수와 스위치의 수를 확장하거나 축소 가능하다. 가변 전압 제어기에서 전압의 변화는 여러 개의 스위치를 조합하여 온/오프 시킴으로써 병렬로 연결된 다이오드의 저항 변화를 유도하여 이 저항과 전류 원 저항(MCS1, MCS2)의 비로 전압이 변화하는 것을 특징으로 한다. 전체 회로의 구조는 입력단 트랜스컨덕턴스(GM1)를 트랜스 레지스턴스 증폭기(RT) 앞에 배치하여 입력 신호를 받아들이는 것을 특징으로 한다. 이것은 차동 쌍과 전류거울(current mirror)로 구성되는데 차동 쌍에서는 가변 전압 조절기에 의해 변화되는 트랜스컨덕턴스를 얻게 되고, 전류거울은 트랜스 레지스턴스 증폭기 하단 전류원(MRT_n3, MRT_n4)에 병렬로 연결하여 변화되는 바이어스 전류를 흘려줌으로써 출력의 공통 모드 레벨이 흔들리는 것을 방지하는 것을 특징으로 한다. 귀환부 트랜스 컨덕턴스(GM2)는 트랜스 레지스턴스 증폭기 귀환 경로 상에 배치하게 된다. 트랜스 레지스턴스 증폭기(RT)는 캐스코드 구조로 사용하였고 입력과 귀환 트랜스 컨덕턴스에서 전류를 받아 전압을 출력으로 낸다. 공통 모드 궤환(CMFB, common mode feedback) 회로를 이용하여 차동 출력 전압 레벨을 공통모드 레벨로 고정시키는 것을 특징으로 한다. 전체 가변 이득 증폭기의 전체 이득은 대략 수학식 9와 같이 얻어지게 된다.FIG. 7 shows an example of an actual overall circuit of a variable gain amplifier implemented using the feedback circuit (GM2) of FIG. 6 proposed above. A variable voltage controller is used to obtain a change in GM ₁ (gm ₁ ). This changed voltage is applied to the tail current source of the input transconductance to change the magnitude of the bias current. The variable voltage controller is composed of five diode connections M1-5 and S1-5 and current sources Mcs1,2 and a current source I as illustrated in Fig. 7, but the number of MOSFETs and the number of switches Can be expanded or reduced. The change in voltage in the variable voltage controller is caused by a combination of a plurality of switches to turn on / off the switch, thereby inducing a change in resistance of a diode connected in parallel, and the voltage changes according to the ratio of the resistor and the current source resistances MCS1 and MCS2. The overall circuit structure is characterized in that the input stage transconductance (GM1) is placed in front of the transresistance amplifier (RT) to receive the input signal. It consists of a differential pair and a current mirror. In the differential pair, the transconductance is changed by a variable voltage regulator. The current mirror is connected to the lower current source (MRT_n3, MRT_n4) of the transresistance amplifier, And the common mode level of the output is prevented from being shaken by flowing a current. The return transconductance GM2 is placed on the return path of the transresistance amplifier. The transresistance amplifier (RT) is used as a cascode structure and receives the current from the input and feedback transconductance and outputs the voltage as an output. Characterized in that the differential output voltage level is fixed at a common mode level using a common mode feedback (CMFB) circuit. The total gain of the entire variable gain amplifier is obtained as shown in Equation (9).

이제 가변 이득을 얻으려면 앞에서 설명한 가변 전압 조절기를 이용하여 전류 변화에 의한 gm₁을 조정함으로써 가능하게 된다. 또 gm₁의 변화 외에 도 6의

를 조정하여 r_o값을 조절함으로써 추가적인 큰 가변 이득을 구할 수 있을 뿐 아니라 그 이득의 변화 범위도 크게 할 수 있다. 도 8은 가변 전압 조절기를 변화시킨 모의실험 결과 예이다. 총 32개의 경우에서 2.23V ~ 2.46V의 전압의 변화를 얻는 것을 특징으로 한다. 이 변화된 전압이 도 7에 가변 이득 증폭기의 입력단 꼬리 전류 원으로 인가되면 입력단 트랜스 컨덕턴스가 커지게 되고 가변 이득을 얻을 수 있게 한다. 도 9는 이득의 변화를 직류 특성으로 나타낸 모의실험 결과이다. 차동 입력 신호 차가 0에서 대칭으로 또 선형적으로 교차하는 것을 특징으로 하고 파형의 기울기는 이득을 나타낸다. 도 10은 도 9의 Vop파형을 미분한 것으로 이득의 크기를 나타낸다. 도 4c에서 볼 수 있었던 비선형성이 제거된 것을 볼 수 있다.
Now, in order to obtain the variable gain, it is possible to adjust gm ₁ by the current change using the variable voltage regulator described above. In addition to the Figure 6 variation of ₁ gm

To adjust the r _o value to obtain an additional large variable gain as well as to increase the range of the gain variation. 8 shows an example of a simulation result obtained by changing the variable voltage regulator. And a change in voltage of 2.23V to 2.46V is obtained in a total of 32 cases. When this changed voltage is applied to the input terminal tail current source of the variable gain amplifier in FIG. 7, the input terminal transconductance becomes large and a variable gain can be obtained. 9 is a simulation result in which the change in gain is indicated by the DC characteristic. The differential input signal difference is symmetrically and linearly crossing at zero and the slope of the waveform represents the gain. FIG. 10 shows the magnitude of the gain by differentiating the Vop waveform of FIG. It can be seen that the non-linearity seen in FIG. 4c is removed.

이상에서 본 발명에 따른 수동소자를 사용하지 않고 선형성 향상과 큰 이득과 넓은 이득의 변화 범위를 갖는 가변 이득 증폭기의 올바른 동작에 대한 설명을 하였다. 이처럼, 전류 분할 기법과 MOS형 저항을 이용한 소스 축퇴기법을 사용하여 귀환단 트랜스 컨덕턴스를 현저히 감소시켜 비선형성을 제거하고 이득의 변화 범위를 크게 한다. 본 발명에서 제안하는 회로는 아날로그에서 가변 이득이 필요한 전 분야에서 저면적 설계를 위해 사용 될 수 있다. 따라서, 본 발명의 보호범위는 이하의 특허 청구 범위에 의해서 정해져야 할 것이다.The correct operation of the variable gain amplifier having the linearity improvement and the variation range of the large gain and the wide gain without using the passive element according to the present invention has been described. Thus, by using the current division method and the source degeneration technique using the MOS type resistor, the return transconductance is significantly reduced to eliminate the nonlinearity and increase the gain variation range. The circuit proposed in the present invention can be used for low-area design in all fields requiring analog variable gain. Accordingly, the scope of protection of the present invention should be determined by the following claims.

Claims

가변 이득을 얻는 전압-전압 가변 이득 증폭기에 있어서,
입력되는 전압을 전류로 변환 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와,
상기 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와,
상기 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며, 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및
상기 입력단 회로부와 연결되며, 상기 입력단 회로부에 입력되는 전압을 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
1. A voltage-voltage variable gain amplifier for obtaining a variable gain,
An input terminal circuit section including an active element for converting an input voltage into a current and having a transconductance GM1,
A trans-resistance circuit part (RT) for converting an output current of the input terminal circuit part to an output voltage,
And a transconductance GM2 that is connected to the output terminal of the transresistance circuit unit and the output terminal of the input stage circuit unit and converts the output voltage of the output terminal of the transresistance circuit unit RT into an electric current and applies the output voltage to the output terminal of the input stage circuit unit. And a feedback circuit portion
And a variable voltage controller connected to the input stage circuit section and varying a voltage input to the input stage circuit section.

제 1항에 있어서,
상기 입력단 회로부와, 상기 귀환단 회로부 및 상기 트랜스 레지스턴스 회로부는 차동 증폭기로 구성되는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
The method according to claim 1,
Wherein the input stage circuit section, the feedback stage circuit section, and the transresistance circuit section are constituted by a differential amplifier.

제 1항 또는 제 2항에 있어서,
상기 가변 전압 제어기는 입력단 차동 쌍 회로의 꼬리 전류원에 인가되는 바이어스 전압을 변화시켜서 바이어스 전류를 변화시키고 이에 따라 상기 입력단 회로부의 트랜스 컨덕턴스 크기를 변화시킴으로써 가변 이득을 얻는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
3. The method according to claim 1 or 2,
Wherein the variable voltage controller obtains a variable gain by changing a bias voltage applied to a tail current source of an input terminal differential pair circuit to change a bias current and thereby changing a transconductance size of the input terminal circuit portion. amplifier.

제 1항 또는 제 2항에 있어서,
완전 차동 상태에서 바이어스 전압을 안정화시키는 공통모드 전압 귀환 회로부를 더 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
3. The method according to claim 1 or 2,
Further comprising a common mode voltage feedback circuit portion for stabilizing the bias voltage in a fully differential state.

제 1항 또는 제 2항에 있어서,
상기 귀환단 회로부는
입력쌍으로 구성되며, 게이트 전극에 바이어스 전압이 인가되는 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2), 및
상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1주입력 모오스 트랜지스터(Mmain1) 및 제2주입력 모오스 트랜지스터(Mmain2)와, 상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)를 포함하고,
상기 제1주입력 모오스 트랜지스터(Mmain1), 상기 제2주입력 모오스 트랜지스터(Mmain2), 상기 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 게이트는 상기 트랜스 레지스턴스 회로부(RT)의 출력단과 연결되는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
3. The method according to claim 1 or 2,
The feedback circuit
A first MOS transistor MR1 and a second MOS transistor MR2 which are formed of an input pair and to which a bias voltage is applied to the gate electrode,
A first main input MOS transistor Mmain1 and a second main input MOS transistor Mmain2 to which a source terminal is connected to a drain terminal of the first and second MOS transistors MR1 and MR2, A first sub-input MOSFET Msub1 and a second sub-input MOSFET Msub2 each having a source terminal connected to a drain terminal of the first and second MOSFETs MR1 and MR2,
The gates of the first main input MOS transistor Mmain1, the second main input MOS transistor Mmain2, the first sub-input MOS transistor Msub1 and the second sub-input MOS transistor Msub2 are connected to the gate of the trans- Is connected to the output terminal of the voltage-controlled variable resistor (RT).

제 5항에 있어서,
상기 제1모오스 트랜지스터(MR1) 및 상기 제2모오스 트랜지스터(MR2)는 트라이오드 영역에서 동작시켜 소오스 축퇴 저항(ro)로 사용하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
6. The method of claim 5,
Wherein the first and second MOSFETs MR1 and MR2 are operated in the triode region and used as the source degeneration resistance ro.

제 5항에 있어서,
상기 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 채널 크기를 상기 제1주입력 모오스 트랜지스터(Mmain1) 및 상기 제2주입력 모오스 트랜지스터(Mmain2)의 채널 크기보다 작게 형성하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
6. The method of claim 5,
Wherein a channel size of the first sub input MOS transistor Msub1 and the second sub input MOS transistor Msub2 is greater than a channel size of the first main input MOS transistor Mmain1 and the second main input MOS transistor Mmain2, Voltage variable gain amplifier.

제 5항에 있어서,
상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 게이트에 인가되는 바이어스 전압을 가변할 수 있는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
6. The method of claim 5,
And the bias voltage applied to the gates of the first and second MOSFETs (MR1 and MR2) is variable.

가변 이득을 얻는 전압-전압 가변 이득 증폭기에 있어서,
꼬리 전류원을 구비하고, 입력되는 전압을 전류로 변환 출력하며, 트랜스 컨턱턴스 GM1을 구비하는 능동소자를 포함하는 입력단 회로부와,
상기 입력단 회로부의 출력 전류를 출력 전압으로 변환하는 트랜스 레지스턴스 회로부(RT)와,
상기 트랜스 레지스턴스 회로부의 출력단과 상기 입력단 회로부의 출력단에 연결되며, 상기 트랜스 레지스턴스 회로부(RT)의 출력단의 출력 전압을 전류로 변환하여 상기 입력단 회로부의 출력단에 인가하는 트랜스 컨턱턴스 GM2를 구비하는 능동소자를 포함하는 귀환단 회로부, 및
상기 입력단 회로부의 상기 꼬리 전류원과 연결되며, 상기 꼬리 전류원에 입력되는 전류치를 가변시키는 가변 전압 제어기를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
1. A voltage-voltage variable gain amplifier for obtaining a variable gain,
An input terminal circuit portion including an active element having a tail current source, converting an input voltage into a current and having a transconductance GM1,
A trans-resistance circuit part (RT) for converting an output current of the input terminal circuit part to an output voltage,
And a transconductance GM2 that is connected to the output terminal of the transresistance circuit unit and the output terminal of the input stage circuit unit and converts the output voltage of the output terminal of the transresistance circuit unit RT into an electric current and applies the output voltage to the output terminal of the input stage circuit unit. And a feedback circuit portion
And a variable voltage controller connected to the tail current source of the input terminal circuit portion and varying a current value input to the tail current source.

제 9항에 있어서,
상기 가변 전압 제어기는
구동 전원단자(V_DD)와 연결되는 제1전류원(I)과,
소오스 단자가 상기 제1전류원과 각각 연결되며 다이오드 커넥션을 갖는 복수 개 다이오드 커넥션 모오스 트랜지스터와,
상기 복수 개 다이오드 커넥션 모오스 트래지스터의 드레인 단자와 각각 연결되는 복수 개 스위치와,
상기 복수 개 스위치와 연결되는 제2전류원(Mcs1) 및
상기 제2전류원(Mcs1)과 연결되는 제3전류원(Mcs2)를 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
10. The method of claim 9,
The variable voltage controller
A first current source I connected to the driving power supply terminal V _DD ,
A plurality of diode connection MOS transistors each having a source terminal connected to the first current source and having a diode connection,
A plurality of switches respectively connected to the drain terminals of the plurality of diode connection mutual transistors,
A second current source (Mcs1) connected to the plurality of switches,
And a third current source (Mcs2) coupled to the second current source (Mcs1).

제 9항 또는 제 10항에 있어서,
완전 차동 상태에서 바이어스 전압을 안정화시키는 공통모드 전압 귀환 회로부를 더 포함하는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.
11. The method according to claim 9 or 10,
Further comprising a common mode voltage feedback circuit portion for stabilizing the bias voltage in a fully differential state.

제 9항 또는 제 10항에 있어서,
상기 귀환단 회로부는
입력쌍으로 구성되며, 게이트 전극에 바이어스 전압이 인가되는 제1모오스 트랜지스터(MR1)와 제2모오스 트랜지스터(MR2), 및
상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1주입력 모오스 트랜지스터(Mmain1) 및 제2주입력 모오스 트랜지스터(Mmain2)와, 상기 제1모오스 트랜지스터(MR1)와 상기 제2모오스 트랜지스터(MR2)의 드레인 단자와 각각 소오스 단자가 연결되는 제1부입력 모오스 트랜지스터(Msub1) 및 제2부입력 모오스 트랜지스터(Msub2)를 포함하고,
상기 제1주입력 모오스 트랜지스터(Mmain1), 상기 제2주입력 모오스 트랜지스터(Mmain2), 상기 제1부입력 모오스 트랜지스터(Msub1) 및 상기 제2부입력 모오스 트랜지스터(Msub2)의 게이트는 상기 트랜스 레지스턴스 회로부(RT)의 출력단과 연결되는 것을 특징으로 하는 전압-전압 가변 이득 증폭기.11. The method according to claim 9 or 10,
The feedback circuit
A first MOS transistor MR1 and a second MOS transistor MR2 which are formed of an input pair and to which a bias voltage is applied to the gate electrode,
A first main input MOS transistor Mmain1 and a second main input MOS transistor Mmain2 to which a source terminal is connected to a drain terminal of the first and second MOS transistors MR1 and MR2, A first sub-input MOSFET Msub1 and a second sub-input MOSFET Msub2 each having a source terminal connected to a drain terminal of the first and second MOSFETs MR1 and MR2,
The gates of the first main input MOS transistor Mmain1, the second main input MOS transistor Mmain2, the first sub-input MOS transistor Msub1 and the second sub-input MOS transistor Msub2 are connected to the gate of the trans- Is connected to the output terminal of the voltage-controlled variable resistor (RT).