KR101638154B1

KR101638154B1 - 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로, 데이터 수신 장치 및 그 방법

Info

Publication number: KR101638154B1
Application number: KR1020140096571A
Authority: KR
Inventors: 김태진; 신대중
Original assignee: 주식회사 더즈텍
Priority date: 2014-07-29
Filing date: 2014-07-29
Publication date: 2016-07-12
Also published as: KR20160014840A

Abstract

본 발명은 반도체 장치에 관한 것으로서, 상세하게는 고속으로 전송된 데이터를 복원하는 데이터 수신 장치에 관한 것이다. 본 발명의 예시적인 실시예에 따르면, 데이터 신호에서 클럭 및 데이터를 복원하는 클럭 데이터 복원 회로가 제공된다. 클럭 데이터 복원 회로는 데이터 신호가 입력되기 전까지 레퍼런스 클럭 및 상기 레퍼런스 클럭으로 복원한 복원 클럭을 분주하여 분주 클럭을 제공하고, 상기 데이터 신호가 입력된 후부터 상기 데이터 신호 및 상기 복원 클럭을 제공하는 클럭 제공부 및 상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭에 따라 상기 복원 클럭을 출력하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬하는 클럭 복원부를 포함한다.

Description

레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로, 데이터 수신 장치 및 그 방법{Apparatus of receiving data with reference clock and method thereof}

본 발명은 반도체 장치에 관한 것으로서, 상세하게는 고속으로 전송된 데이터를 복원하는 데이터 수신 장치에 관한 것이다.

데이터 전송 속도가 고속화되면서, 소스는 클럭과 데이터를 함께 전송하고, 싱크가 클럭을 복원하여 사용하게 되었다. 이러한 고속 통신 방식에서, 싱크의 CDR(Clock Data Recovery)은 클럭을 복원하고, 복원된 클럭의 위상을 정렬하는 기능을 담당한다. 소스와 싱크는 소스에서 싱크로 데이터를 고속으로 전송할 수 있는 하나 이상의 단방향 채널을 통해 통신한다. 데이터 신호에서 클럭과 데이터를 복원하기 위해서는 먼저 클럭을 복원한 후 복원된 클럭을 이용하여 데이터를 복원한다. 이를 위해서 클럭의 주파수와 위상을 라킹시킬 필요가 있다.

한국 특허출원번호 제10-2013-0029394호 한국 특허출원번호 제10-2013-0124877호

데이터 신호를 수신할 때 클럭을 확보하기 위한 복원된 클럭의 주파수를 맞추기 위한 메인 트레이닝 과정과 복원된 클럭의 위상을 맞추기 위한 미니 트레이닝 과정이 필요했다. 메인 트레이닝 과정은 데이터 신호를 전송하는 시점에 수행되므로, 데이터 신호를 전송하기까지 상당한 시간이 소요된다. 따라서 메인 트레이닝 과정을 수행하지 않는 데이터 수신 장치를 제안하고자 한다.

본 발명의 예시적인 실시예에 따르면, 데이터 신호에서 클럭 및 데이터를 복원하는 클럭 데이터 복원 회로가 제공된다. 클럭 데이터 복원 회로는 데이터 신호가 입력되기 전까지 레퍼런스 클럭 및 상기 레퍼런스 클럭으로 복원한 복원 클럭을 분주하여 분주 클럭을 제공하고, 상기 데이터 신호가 입력된 후부터 상기 데이터 신호 및 상기 복원 클럭을 제공하는 클럭 제공부 및 상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭에 따라 상기 복원 클럭을 출력하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬하는 클럭 복원부를 포함한다.

본 발명의 다른 측면에 따른 예시적인 실시예로서, 클럭 제공부와 클럭 복원부로 구성된 데이터 수신 장치가 데이터 신호에서 클럭 및 데이터를 복원하는 데이터 수신 방법이 제공된다. 데이터 수신 방법은, 레퍼런스 클럭의 1클럭 동안 N개의 데이터를 전달하는 데이터 신호가 입력되기 전까지 레퍼런스 클럭으로 상기 데이터 신호에서 데이터를 복원하는데 필요한 주파수를 갖는 복원 클럭을 생성하는 단계 및 상기 데이터 신호가 입력된 후부터 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 조정하는 단계를 포함한다.

본 발명의 또 다른 측면에 따른 예시적인 실시예로서, 데이터 수신 장치가 제공된다. 데이터 수신 장치는, 레퍼런스 클럭의 1클럭 동안 N개의 데이터를 전달하는 데이터 신호가 입력되기 전까지 레퍼런스 클럭 및 상기 레퍼런스 클럭으로 복원한 복원 클럭을 분주하여 분주 클럭을 제공하고, 상기 데이터 신호가 입력된 후부터 상기 데이터 신호 및 상기 복원 클럭을 제공하는 클럭 제공부, 상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭에 따라 상기 복원 클럭을 출력하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬하는 클럭 복원부 및 상기 정렬된 복원 클럭을 이용하여 상기 데이터 신호에서 데이터를 복원하는 디시리얼라이저를 포함한다.

데이터 신호를 수신할 때 클럭을 확보하기 위한 복원된 클럭의 주파수를 맞추기 위한 메인 트레이닝 과정과 복원된 클럭의 위상을 맞추기 위한 미니 트레이닝 과정 중 메인 트레이닝 과정을 생략함으로써, 싱크의 구조가 단순화될 수 있다. 또한 메인 트레이닝 패턴이 필요 없어지므로, 주파수 라킹에 소요되는 시간을 단축할 수 있게 된다.

이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다.
도 1a은 데이터 송수신 장치의 예시적인 구성을 나타낸 도면이다.
도 1b는 레퍼런스 클럭을 이용한 데이터 수신 방식을 개념적으로 설명하기 위한 도면이다.
도 2a는 레퍼런스 클럭을 이용한 데이터 수신 장치의 예시적인 구성을 나타낸 도면이다.
도 2b는 레퍼런스 클럭을 이용한 데이터 수신 장치의 다른 예시적인 구성을 나타낸 도면이다.
도 2c는 레퍼런스 클럭을 이용한 데이터 수신 장치의 다른 예시적인 구성을 나타낸 도면이다.
도 2d는 레퍼런스 클럭을 이용한 데이터 수신 장치의 다른 예시적인 구성을 나타낸 도면이다.
도 3a는 레퍼런스 클럭을 이용한 데이터 수신 장치의 예시적인 동작을 설명하기 위한 도면이다.
도 3b는 도 3a에 도시된 동작을 설명하기 위한 도면이다.
도 4는 데이터 송수신 장치간 전송되는 데이터의 예시적인 구조를 도시한 도면이다.
도 5는 미니 트레이닝 패턴을 예시적으로 도시한 도면이다.
도 6은 데이터 송수신 장치의 다른 예시적인 구성을 나타낸 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

도 1은 데이터 송수신 장치를 예시적으로 나타낸 도면이다.

데이터 송수신 장치는 기본 기능에 따라 소스와 싱크로 구별될 수 있다. 소스와 싱크는 채널을 통해 전기적으로 연결되며, 소스는 싱크로 소스측 데이터 신호를 기본적으로 전송한다. 즉, 소스는 단방향 채널을 통해 싱크로 소스측 데이터 신호를 고속으로 전송한다. 싱크는 단방향 채널을 통해 소스로부터 소스측 데이터 신호를 기본적으로 수신한다. 일 실시예로, 싱크는 싱크측 데이터 신호를 하나의 양방향 채널을 통해 소스로 전송할 수 있다. 따라서, 소스는 기본적으로 소스측 데이터 신호를 싱크로 전송하며, 추가적으로 싱크측 데이터 신호를 싱크로부터 수신할 수 있다. 이하에서는 설명의 편의를 위해 하나의 데이터 송수신 장치가 수신 장치와 송신 장치를 모두 구비하고 데이터 전송이 양방향 채널을 통해 이루어지는 경우를 예를 들어 설명하지만, 데이터 송수신 장치가 수신 장치와 송신 장치로 분리되고 데이터 전송이 단방향 채널 통해 이루어지는 경우를 배제하는 것이 아니다.

소스와 싱크는 각각 데이터 송신 장치 Tx와 데이터 수신 장치 Rx를 포함한다. 소스의 데이터 수신 장치 Rx는 싱크의 데이터 송신 장치 Tx가 송신한 싱크측 데이터 신호에서 클럭과 데이터를 복원하는 클럭 데이터 복원 회로(CDR; Clock and Data Recovery)이며, 싱크의 데이터 수신 장치 Rx는 소스의 데이터 송신 장치 Tx가 송신한 소스측 데이터 신호에서 클럭과 데이터를 복원하는 CDR이다.

소스와 싱크 중 적어도 어느 하나는 레퍼런스 클럭으로 동작한다. 소스의 레퍼런스 클럭 1과 싱크의 레퍼런스 클럭 2는 주파수나 위상이 일치할 수도 있으나, 여러 가지 원인으로 인해 이중에서 적어도 어느 하나가 일치하지 않을 수 있다. 따라서 이하에서는 레퍼런스 클럭 1과 레퍼런스 클럭 2는 각각 소스와 싱크에서 독립적으로 생성된다고 가정한다. 소스에서, 레퍼런스 클럭은 송신 클럭을 생성하는데 사용된다. 싱크에서, 레퍼런스 클럭은 복원 클럭을 생성하는데 사용된다.

도 1b는 레퍼런스 클럭을 이용한 데이터 수신 방식을 개념적으로 설명하기 위한 도면이다.

도 1b에 도시된 레퍼런스 클럭은 싱크에서 생성되며, 데이터 신호는 소스에서 생성된다. 여기서, 데이터 신호는 각각 미니 트레이닝 패턴, 인코딩된 데이터, 또는 이들을 모두 포함할 수 있다. 도 1b에서 데이터 신호는 송신 클럭당 1bit의 데이터를 전달하는 차동 신호(Differential signaling)로 도시되어 있으나, 이는 예시일 뿐이며 반드시 여기에 한정되지는 않는다. 여기서, 다른 장치에서 각각 생성되었지만, 싱크의 레퍼런스 클럭과 데이터 신호는 서로 연관될 수 있다. 싱크의 레퍼런스 클럭은 데이터 신호에 비해 주기가 길기 때문에, 하나의 레퍼런스 클럭 동안 수신되는 데이터 신호는 복수의 데이터를 전달할 수 있다. 도 1b에 예시된 바와 같이, 레퍼런스 클럭의 1 클럭 동안 데이터 신호는 8개의 데이터를 전달한다. 이에 의해, 레퍼런스 클럭과 데이터 신호는 1:8 대응관계가 성립한다. 이를 일반화하면, 레퍼런스 클럭과 데이터 신호간 1:N 대응관계는 미리 결정될 수 있으며, 여기서 N은 반드시 정수일 필요는 없다. 도 1b에서 제시된 레퍼런스 클럭과 데이터 신호의 대응관계는 설명을 위한 예시일 뿐이며, 고속 데이터 전송을 위해서 레퍼런스 클럭 하나당 전달되는 데이터의 수는 그 이상일 수 있다.

싱크는 레퍼런스 클럭과 데이터 신호간 1:N 대응관계를 이용하여 복원 클럭을 생성한다. 일반적인 클럭 데이터 복원 회로는 소스가 메인 트레이닝 패턴을 전송하면 이를 이용하여 복원 클럭을 생성한다. 이에 반해, 레퍼런스 클럭을 이용한 클럭 데이터 복원 회로는 1:N 대응관계를 이용하므로 메인 트레이닝 패턴이 필요 없이 레퍼런스 클럭만으로 복원 클럭을 생성할 수 있다.

도 2a는 레퍼런스 클럭을 이용한 데이터 수신 장치의 예시적인 구성을 나타낸 도면이다.

도 2a를 참조하면, 싱크는 데이터 수신 장치 Rx(100)와 데이터 송신 장치 Tx(300)로 구성되며, 양방향 인터페이스를 통해 소스에 전기적으로 통신가능하게 연결된다. 데이터 수신 장치 Rx(100)는 소스로부터 수신된 소스측 데이터 신호의 수신 클럭과 복원 클럭의 위상차를 이용하여 디지털 제어 오실레이터 코드를 생성하고, 생성된 디지털 제어 오실레이터 코드에 의해 생성된 복원 클럭을 이용하여 상기 소스측 데이터 신호에서 데이터를 복원한다. 데이터 송신 장치 Tx(300)는 싱크측 데이터를 소스로 전송한다. 여기서, 싱크와 소스는 실질적으로 동일한 구성을 가질 수 있으므로, 도 2a에서는 싱크를 데이터 송수신 장치의 예로서 설명한다.

싱크의 데이터 수신 장치 Rx(100)는 클럭 제공부(200)와 클럭 복원부(250)로 구성된 클럭-데이터 복원 회로를 포함한다. 클럭 제공부(200)는 데이터 신호의 입력 유무에 따라 클럭 복원부(250)에 제공되는 클럭을 변경한다. 상세하게는, 데이터 신호가 입력되기 전까지 클럭 제공부(200)는 레퍼런스 클럭 및 레퍼런스 클럭을 이용하여 복원한 복원 클럭을 분주하여 분주 클럭을 클럭 복원부(250)에 제공하고, 데이터 신호가 입력된 후에는 데이터 신호 및 복원 클럭을 클럭 복원부(250)에 제공한다. 클럭 제공부(200)는 제1 먹스(210), 제2 먹스(212), 분주기(220), 플립플롭(230)를 포함한다. 클럭 복원부(250)는 클럭 제공부(200)에 의해 제공되는 클럭을 이용하여 복원 클럭을 생성한다. 상세하게, 데이터 신호가 입력되기 전까지 클럭 복원부(250)는 레퍼런스 클럭에 따라 복원 클럭을 출력하는 주파수 라킹을 수행하고, 데이터 신호가 입력된 후에는 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬하는 위상 라킹을 수행한다. 클럭 복원부(250)는 디지털 위상 검출기(110), 시간-디지털 변환기(120), 디지털 제어 오실레이터(140)를 포함하며, 추가적으로 디지털 필터(130)를 더 포함할 수 있다. 한편, 레퍼런스 클럭 생성부(미도시)는, 예를 들어, TCXO(Temperature Compensated X-tal Oscillator)이며, 레퍼런스 클럭을 생성한다. 레퍼런스 클럭 생성부는 싱크의 데이터 수신 장치 Rx(100)에 위치할 수도 있지만, 싱크의 다른 부분에 위치할 수도 있다.

디지털 위상 검출기(110)는 입력된 두 신호의 위상차를 검출한다. 데이터 신호가 입력되기 전까지 디지털 위상 검출기(110)는 레퍼런스 클럭과 복원 클럭의 위상차를 검출하며, 데이터 신호가 입력된 이후에는 데이터 신호와 복원 클럭의 위상차를 검출한다. 디지털 위상 검출기(110)는 레퍼런스 클럭의 위상과 복원 클럭의 위상 및 데이터 신호의 위상과 복원 클럭의 위상을 비교한다. 예를 들어, 복원 클럭의 위상이 레퍼런스 클럭의 위상에 비해 늦거나 빠른지를 나타내는 검출된 위상차를 출력한다. 동일하게, 복원 클럭의 위상이 데이터 신호의 위상에 비해 늦거나 빠른지를 나타내는 검출된 위상차를 출력한다. 디지털 위상 검출기(110)는, 예를 들어, Alexander 위상 검출기, Oversampled 위상 검출기, 또는 Bang-Bang 위상 검출기 등과 같은 비선형 검출기일 수 있다. 입력된 두 신호의 위상차를 비교하여 그 차이에 비례하는 너비를 가지는 업 신호 펄스(UP) 및 다운 신호 펄스(DN)를 생성하는 선형 위상 검출기에 비해, 비선형 위상 검출기는 위상 오차의 크기에 대한 정보는 무시하고 위상 오차의 극성을 출력할 수 있다.

시간-디지털 변환기(120)는 디지털 위상 검출기(110)의 출력단에 연결되며, 검출된 위상차를 디지털 제어 오실레이터 코드로 변환한다. 예를 들어, 검출된 위상차는, 예를 들어, UP/DN, Early/late, Error/Ref 등과 같이 다양한 형태로 출력될 수 있으며, 복원 클럭의 위상이 레퍼런스 클럭의 위상에 대해 빠름/느림을 나타내며, 시간-디지털 변환기(120)는 검출된 위상차를 n 비트(n은 자연수)의 디지털 신호인 디지털 제어 오실레이터 코드로 변환한다. 따라서 디지털 제어 오실레이터(150)가 라킹(locking)되기 전까지는 서로 다른 값을 갖는 디지털 제어 오실레이터 코드가 계속해서 출력될 수 있다. 디지털 제어 오실레이터(140)가 라킹되면, 시간-디지털 변환기(120)는 고정된 디지털 제어 오실레이터 코드를 출력할 수 있다.

디지털 필터(130)는 시간-디지털 변환기(120)로부터 출력된 디지털 제어 오실레이터 코드를 디지털 모드로 필터링할 수 있다. 디지털 필터(130)에 의해 복원 클럭의 지터 노이즈 특성이 향상될 수 있다.

디지털 제어 오실레이터(140)는 시간-디지털 변환기(120)의 출력단 또는 디지털 필터(130)의 출력단에 연결되며, 디지털 제어 오실레이터 코드에 의해 복원 클럭을 출력한다. 디지털 제어 오실레이터(140)는 n 비트의 디지털 제어 오실레이터 코드에 따라 클럭의 주파수가 증가하거나 감소한다. 예를 들어, 9 비트의 디지털 제어 오실레이터 코드를 이용하는 경우, 디지털 제어 오실레이터(140)는 최대 512개의 서로 다른 주파수를 갖는 클럭을 출력할 수 있다. 디지털 제어 오실레이터(140)는 레퍼런스 클럭을 이용하여 복원 클럭의 주파수를 데이터 신호의 수신 클럭의 주파수에 실질적으로 일치시킬 수 있다. 이를 위해서, 디지털 위상 검출기(110), 시간-디지털 변환기(120), 디지털 제어 오실레이터(140), 및 클럭 제공부(200)는 루프를 형성하며, 복원 클럭은 디시리얼라이저(150)에 공급되지 않을 수 있다.

디시리얼라이저(150)는 소스측 데이터 신호를 복원 클럭을 이용하여 병렬화한다. 병렬화된 데이터는 싱크의 제어회로(미도시)로 출력된다. 싱크의 제어회로는 병렬화된 데이터를 처리할 뿐만 아니라, 데이터 수신 장치 Rx(100), 데이터 송신 장치 Tx(300) 등의 동작을 제어하는 기능을 수행한다.

추가적으로, 싱크는 양방향 인터페이스(미도시)를 더 포함할 수 있다. 양방향 인터페이스는 소스와 싱크간 데이터 전송 방향을 제어한다. 소스측 데이터 신호를 수신하는 경우, 양방향 인터페이스는 싱크에서 소스로의 싱크측 데이터 신호 전송을 중단하며, 싱크측 데이터 신호를 전송하는 경우, 양방향 인터페이스는 소스에서 싱크로의 소스측 데이터 신호 수신을 중단한다. 양방향 인터페이스의 데이터 송신 방향은 제어회로의 제어신호에 의해 결정된다. 여기서, 제어 회로는 소스로부터 수신한 소스 엔드(Source End)에 의해 양방향 인터페이스가 싱크에서 소스로 리턴 데이터를 전송할 수 있도록 한다. 아울러, 리턴 데이터의 전송이 종료되면, 제어 회로는 싱크 엔드를 소스로 전송하고 양방향 인터페이스가 소스측 데이터 신호를 수신할 수 있도록 한다.

제1 먹스(210) 및 제2 먹스(212)는 데이터 신호의 유무에 따라 신호 경로를 변경하여 클럭 복원부(250)에 제공될 신호를 선택한다. 제1 먹스(210)의 입력은 레퍼런스 클럭과 데이터 신호이며, 제1 먹스(210)는 레퍼런스 클럭과 데이터 신호 중 어느 하나를 선택하여 클럭 복원부(250)로 출력한다. 제2 먹스(212)의 입력은 복원 클럭과 분주 클럭이며, 제2 먹스(212)는 복원 클럭 및 분주 클럭 중 어느 하나를 선택하여 클럭 복원부(250)로 출력한다. 제1 먹스(210) 및 제2 먹스(212)는 플립플롭(230)으로부터 출력된 선택 신호에 따라 입력된 신호들 중 어느 하나를 선택하여 출력한다. 선택 신호가 인가되지 않는 상태에서, 제1 먹스(210)는 레퍼런스 클럭을 출력하고, 제2 먹스(212)는 분주 클럭을 출력한다. 선택 신호가 인가되면 제1 먹스(210)는 데이터 신호를 출력하고, 제2 먹스(212)는 복원 클럭을 출력한다.

분주기(220)는 입력된 신호를 1/N으로 분주한다. 분주기(220)의 입력은 복원 클럭이며, 분주기(220)는 복원 클럭을 1/N 분주하여 분주 클럭을 출력한다. 여기서, N은 레퍼런스 클럭의 1 클럭 동안 데이터 신호가 전달하는 데이터의 수이다. 예를 들어, 데이터 신호의 한 클럭이 1bit의 데이터를 전달할 때, 하나의 레퍼런스 클럭 동안 8개의 데이터가 전달된다면, N은 8이 된다. 즉, 분주기(220)의 분주 비율은 레퍼런스 클럭과 데이터 신호의 1:N 대응 관계에 의해 결정된다.

플립플롭(230)은 데이터 신호를 검출하고 선택 신호를 출력한다. 플립플롭(230)의 입력은 논리적 HIGH이며, 클럭으로 데이터 신호를 입력 받는다. 플립플롭(230)의 출력은 선택 신호로서 제1 먹스(210) 및 제2 먹스(212)에 인가되어 각 먹스가 출력할 신호를 선택하는데 이용된다.

도 2b는 레퍼런스 클럭을 이용한 데이터 수신 장치의 다른 예시적인 구성을 나타낸 도면이다.

도 2a를 참조하면, 싱크의 데이터 수신 장치 Rx(100)는 클럭 제공부(201)와 클럭 복원부(250)로 구성된 클럭-데이터 복원 회로를 포함한다. 클럭 제공부(201)는 데이터 신호의 입력 유무에 따라 클럭 복원부(250)에 제공되는 클럭을 변경한다. 상세하게는, 데이터 신호가 입력되기 전까지 클럭 제공부(201)는 레퍼런스 클럭 및 레퍼런스 클럭을 이용하여 복원한 복원 클럭을 분주하여 분주 클럭을 클럭 복원부(250)에 제공하고, 데이터 신호가 입력된 후에는 데이터 신호 및 복원 클럭을 클럭 복원부(250)에 제공한다. 클럭 제공부(201)는 먹스(210), 디먹스(214), 분주기(220), 플립플롭(230)를 포함한다. 클럭 복원부(250)는 클럭 제공부(201)에 의해 제공되는 클럭을 이용하여 복원 클럭을 생성한다. 상세하게는, 데이터 신호가 입력되기 전까지 클럭 복원부(250)는 레퍼런스 클럭에 따라 복원 클럭을 출력하고, 데이터 신호가 입력된 후에는 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬한다. 클럭 복원부(250)는 디지털 위상 검출기(110), 시간-디지털 변환기(120), 디지털 제어 오실레이터(140)를 포함하며, 추가적으로 디지털 필터(130)를 더 포함할 수 있다. 클럭 복원부(250)는 도 2a에서 설명한 내용과 중복되므로, 상세한 설명을 생략한다.

먹스(210) 및 디먹스(214)는 데이터 신호의 유무에 따라 신호 경로를 변경하여 클럭 복원부(250)에 제공될 신호를 선택한다. 먹스(210)의 입력은 레퍼런스 클럭과 데이터 신호이며, 먹스(210)는 레퍼런스 클럭과 데이터 신호 중 어느 하나를 선택하여 클럭 복원부(250)로 출력한다. 디먹스(214)의 입력과 출력은 모두 복원 클럭이며, 분주기(220)과 클럭 복원부(250) 중 어느 하나로 복원 클럭을 출력한다. 먹스(210)는 플립플롭(230)으로부터 출력된 선택 신호에 따라 입력된 신호들 중 어느 하나를 선택하여 출력하며, 디먹스(214)는 선택 신호에 따라 입력된 신호를 출력할 대상을 선택한다. 선택 신호가 인가되지 않는 상태에서, 먹스(210)는 레퍼런스 클럭을 출력하고, 디먹스(214)는 복원 클럭을 분주기(220)로 출력한다. 선택 신호가 인가되면 먹스(210)는 데이터 신호를 출력하고, 디먹스(212)는 복원 클럭을 디지털 위상 검출기(110)로 출력한다.

추가적으로, 분주기(220)는 선택 신호를 입력 받을 수 있다. 선택 신호에 의해 복원 클럭이 더 이상 입력되지 않더라도 분주기(220)는 임의의 출력을 생성할 수 있다. 따라서 이 경우에는 분주기(220)의 출력단을 디지털 위상 검출기(110)의 입력단으로부터 단절시켜야 한다. 예를 들어, 분주기(220)의 출력단에 선택 신호에 의해 동작하는 스위치를 연결하는 등과 같은 다양한 방법으로 구현할 수 있다.

플립플롭(230)은 데이터 신호를 검출하고 선택 신호를 출력한다. 플립플롭(230)의 입력은 논리적 HIGH이며, 클럭으로 데이터 신호를 입력 받는다. 플립플롭(230)의 출력은 선택 신호로서 먹스(210) 및 디먹스(214)에 인가되어 출력할 신호 및 대상을 선택하는데 이용된다. 추가적으로, 선택 신호는 분주기(220)에 인가될 수도 있다.

도 2c는 레퍼런스 클럭을 이용한 데이터 수신 장치의 다른 예시적인 구성을 나타낸 도면이다.

도 2c를 참조하면, 싱크의 데이터 수신 장치 Rx(100)는 클럭 제공부(200)와 클럭 복원부(250)로 구성된 클럭-데이터 복원 회로를 포함한다. 클럭 제공부(200)는 데이터 신호의 입력 유무에 따라 클럭 복원부(250)에 제공되는 클럭을 변경한다. 상세하게는, 데이터 신호가 입력되기 전까지 클럭 제공부(200)는 레퍼런스 클럭 및 레퍼런스 클럭을 이용하여 복원한 복원 클럭을 분주하여 분주 클럭을 클럭 복원부(250)에 제공하고, 데이터 신호가 입력된 후에는 데이터 신호 및 복원 클럭을 클럭 복원부(250)에 제공한다. 클럭 제공부(200)는 제1 먹스(210), 제2 먹스(212), 분주기(220), 플립플롭(230)를 포함한다. 클럭 복원부(250)는 클럭 제공부(200)에 의해 제공되는 클럭을 이용하여 복원 클럭을 생성한다. 상세하게는, 데이터 신호가 입력되기 전까지 클럭 복원부(250)는 레퍼런스 클럭에 따라 복원 클럭을 출력하고, 데이터 신호가 입력된 후에는 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬한다. 클럭 복원부(250)는 선형 위상 검출기(115), 차지펌프/LPF(125), 전압 제어 오실레이터(145)를 포함한다. 클럭 제공부(200)는 도 2a에서 설명한 내용과 중복되므로, 상세한 설명을 생략한다.

선형 위상 검출기(115)는 입력된 두 신호의 위상차를 검출한다. 데이터 신호가 입력되기 전까지 선형 위상 검출기(115)는 레퍼런스 클럭과 복원 클럭의 위상차를 검출하며, 데이터 신호가 입력된 이후에는 데이터 신호와 복원 클럭의 위상차를 검출한다. 선형 위상 검출기(115)는 레퍼런스 클럭의 위상과 복원 클럭의 위상 및 데이터 신호의 위상과 복원 클럭의 위상을 비교한다. 대표적인 선형 위상 검출기(115)인 Hogge 타입 위상 검출기는 D플립플롭과 XOR 게이트로 이루어진 단순 위상 검출기를 2개 연결한 구조이지만, 반드시 이에 한정되는 것은 아니며, 다양한 구성을 갖는 선형 위상 검출기가 적용될 수 있다. 선형 위상 검출기(115)는 데이터 신호와 복원된 클럭의 위상차를 비교하며, 예를 들어, 위상차에 비례하는 너비를 가지는 업 신호 펄스 UP 및 다운 신호 펄스 DN을 생성한다.

선택적으로, 선형 위상 검출기(115)는 위상-주파수 검출기로 교체될 수 있다. 위상-주파수 검출기는 주파수 라킹과 위상 라킹을 수행한다. 비교할 신호들의 주파수가 실질적으로 일치하면, 선형 위상 검출기(115)는 빠르게 위상을 라킹할 수 있다. 하지만, 비교할 신호들의 주파수간에 많은 차이가 있으면, 위상 검출기의 종류에 따라서는 False Lock(또는 Harmonic Lock)과 같은 문제가 발생할 수도 있다. 한편, 일반적인 위상-주파수 검출기는 위상을 비교한다. 그러나, 비교할 신호들간의 위상차가 작으면 Dead Zone이 발생할 수 있다. 따라서 선형 위상 검출기(115)를 교체할 위상-주파수 검출기는, 예를 들어, reset path에 적절한 delay를 가진 Dead Zone이 없는 또는 허용되는 오차 범위 이내의 dead zone을 가진 위상-주파수 검출기일 수 있다.

차지 펌프/LPF(125)는 위상차를 제어전압으로 변환한다. 차지 펌프/LPF(125)는 차지 펌프와 로우 패스 필터를 포함하며, 선형 위상 검출기(115)의 출력단에 연결된다. 차지 펌프/LPF(125)는 검출된 위상차에 따른 제어 전압 Vctrl을 출력한다. 가장 단순한 구성을 예로 들면, 차지 펌프는 두 개의 정전류원과 각 정전류원에 의한 전류 공급을 제어하는 두 개의 스위치로 구성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 각 정전류원이 공급하는 전류는 선형 위상 검출기(115)에서 출력된 업 신호 펄스 UP 및 다운 신호 펄스 DN에 의해 스위칭하는 스위치에 의해 달라진다. 마찬가지로, 가장 단순한 구성을 예로 들면, 로우 패스 필터는 차지 펌프의 출력단에 연결된 저항 및 커패시터의 조합으로 구성된 RC 필터일 수 있으나, 반드시 이에 한정되는 것은 아니다. 업 신호 펄스 UP 및 다운 신호 펄스 DN에 의해서, 차지 펌프는, 예를 들어, 로우 패스 필터에 포함된 커패시터로부터 전하를 흡수하는 Pull 동작 또는 전하를 공급하는 push 동작을 할 수 있다. 차지 펌프의 Pull 동작에 의해 로우 패스 필터로부터 출력되는 제어 전압 Vctrl은 낮아지며, Push 동작에 의해 제어 전압 Vctrl은 높아질 수 있다.

전압 제어 오실레이터(145)는 복원 클럭을 출력한다. 전압 제어 오실레이터(145)는 차지 펌프/LPF(125)로부터 출력된 제어 전압 Vctrl에 따라 주파수 및/또는 위상을 조절하여 복원 클럭을 출력한다.

도 2d는 레퍼런스 클럭을 이용한 데이터 수신 장치의 다른 예시적인 구성을 나타낸 도면이다. 도 2d에 도시된 데이터 수신 장치는 폴스 락(False Lock) 또는 하모닉 락(Harmonic Lock)을 방지하는 구성을 포함한다. 도 2c를 다시 참조하면, 선형 위상 검출기(115)에 입력되는 신호들의 주파수간 차이가 크면 주파수 라킹이 발생하지 않았음에도 불구하고 주파수 라킹으로 판단하는 경우가 발생할 수 있다. 이를 방지하기 위해서, 도 2d의 데이터 수신 장치는 주파수 라킹과 위상 라킹을 위한 구성을 구비한다.

도 2d를 참조하면, 싱크의 데이터 수신 장치 Rx(100)는 클럭 제공부(205)와 클럭 복원부(250)로 구성된 클럭-데이터 복원 회로를 포함한다. 클럭 제공부(205)는 데이터 신호의 입력 유무에 따라 클럭 복원부(250)에 제공되는 클럭을 변경한다. 상세하게는, 데이터 신호가 입력되기 전까지 클럭 제공부(205)는 레퍼런스 클럭 및 레퍼런스 클럭을 이용하여 복원한 복원 클럭을 분주하여 분주 클럭을 클럭 복원부(250)에 제공하고, 데이터 신호가 입력된 후에는 데이터 신호 및 복원 클럭을 클럭 복원부(250)에 제공한다. 여기서, 클럭 제공부(205)는 데이터 신호의 입력 유무에 따라 클럭 복원부(250)의 신호 경로를 조정한다. 다시 말해, 데이터 신호가 입력되기 전까지 클럭 제공부(205)는 위상-주파수 검출기(240)의 출력이 차지 펌프/LPF(125)에 입력되도록 하며, 데이터 신호가 입력된 후부터 클럭 제공부는 선형 위상 검출기(115)의 출력이 차지 펌프/LPF(125)에 입력되도록 한다. 클럭 제공부(205)는 제1 먹스(210), 제2 먹스(212), 제3 먹스(216), 분주기(220), 플립플롭(230), 및 위상-주파수 검출기(240)를 포함한다. 클럭 복원부(250)는 클럭 제공부(205)에 의해 제공되는 클럭을 이용하여 복원 클럭을 생성한다. 상세하게는, 데이터 신호가 입력되기 전까지 클럭 복원부(250)는 레퍼런스 클럭에 따라 복원 클럭을 출력하고, 데이터 신호가 입력된 후부터 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬한다. 단, 선형 위상 검출기(115)에 의한 False Lock을 방지하기 위하여, 데이터 신호가 입력되기 전까지 수행되는 주파수 라킹은 위상-주파수 검출기(240)로부터의 출력을 이용한다. 클럭 복원부(250)는 선형 위상 검출기(115), 차지펌프/LPF(125), 전압 제어 오실레이터(145)를 포함한다.

선형 위상 검출기(115)는 입력된 두 신호의 위상차를 검출한다. 데이터 신호가 입력되기 전까지 선형 위상 검출기(115)는 레퍼런스 클럭과 복원 클럭의 위상차를 검출하며, 데이터 신호가 입력된 이후에는 데이터 신호와 복원 클럭의 위상차를 검출한다. 선형 위상 검출기(115)는 레퍼런스 클럭의 위상과 복원 클럭의 위상 및 데이터 신호의 위상과 복원 클럭의 위상을 비교한다. 선형 위상 검출기(115)의 출력은 클럭 제공부(205)에 입력된다.

차지 펌프/LPF(125)는 검출된 위상차를 제어 전압 Vctrl으로 변환한다. 차지 펌프/LPF(125)의 입력은 제3 먹스(216)에 연결되며, 출력은 전압 제어 오실레이터(145)에 연결된다. 차지 펌프/LPF(125)는 제3 먹스(216)의해 선택된 제1 위상차 및 제2 위상차를 제어 전압 Vctrl으로 변환하는데, 제1 위상차는 데이터 신호가 입력되기 전까지 위상-주파수 검출기(240)가 생성한 위상차이며, 제2 위상차는 데이터 신호가 입력된 후부터 선형 위상 검출기(115)가 생성한 위상차이다. 제1 위상차는 주파수 라킹을 위한 레퍼런스 클럭과 분주 클럭간 위상차이며, 제2 위상차는 위상 라킹을 위한 복원 클럭과 데이터 신호간 위상차이다.

제1 먹스(210) 및 제2 먹스(212)는 데이터 신호의 유무에 따라 신호 경로를 변경하여 위상-주파수 검출기(240) 및 클럭 복원부(250)에 제공될 신호를 선택한다. 제1 먹스(210)의 입력은 레퍼런스 클럭과 데이터 신호이며, 제1 먹스(210)는 레퍼런스 클럭과 데이터 신호 중 어느 하나를 선택하여 위상-주파수 검출기(240) 및 클럭 복원부(250)로 출력한다. 제2 먹스(212)의 입력은 복원 클럭과 분주 클럭이며, 제2 먹스(212)는 복원 클럭 및 분주 클럭 중 어느 하나를 선택하여 위상-주파수 검출기(240) 및 클럭 복원부(250)로 출력한다. 제1 먹스(210) 및 제2 먹스(212)는 플립플롭(230)으로부터 출력된 선택 신호에 의해 입력된 신호들 중 어느 하나를 선택하여 출력한다. 선택 신호가 인가되지 않는 상태에서, 제1 먹스(210)는 레퍼런스 클럭을 출력하고, 제2 먹스(212)는 분주 클럭을 출력한다. 선택 신호가 인가되면 제1 먹스(210)는 데이터 신호를 출력하고, 제2 먹스(212)는 복원 클럭을 출력한다.

분주기(220)는 입력된 신호를 1/N으로 분주한다. 분주기(220)의 입력은 복원 클럭이며, 분주기(220)는 복원 클럭을 1/N 분주하여 분주 클럭을 출력한다. 여기서, N은 레퍼런스 클럭의 1 클럭 동안 데이터 신호가 전달하는 데이터의 수이다. 즉, 분주기(220)의 분주 비율은 레퍼런스 클럭과 데이터 신호의 1:N 대응 관계에 의해 결정된다.

플립플롭(230)은 데이터 신호를 검출하고 선택 신호를 출력한다. 플립플롭(230)의 입력은 논리적 HIGH이며, 클럭으로 데이터 신호를 입력 받는다. 플립플롭(230)의 출력은 선택 신호로서 제1 먹스(210), 제2 먹스(212) 및 제3 먹스(216)에 인가되어 각 먹스가 출력할 신호를 선택하는데 이용된다.

위상-주파수 검출기(240)는 주파수 라킹과 위상 라킹을 수행한다. 이를 위해, 위상-주파수 검출기(240)는 입력된 두 신호의 위상차를 검출한다. 데이터 신호가 입력되기 전까지 위상-주파수 검출기(240)는 레퍼런스 클럭과 복원 클럭의 위상차를 검출하며, 데이터 신호가 입력된 이후에는 데이터 신호와 복원 클럭의 위상차를 검출한다.

제3 먹스(216)는 선택 신호에 따라 제1 위상차와 제2 위상차 중 어느 하나를 출력한다. 제3 먹스(216)의 입력은 각각 위상-주파수 검출기(240)와 선형 위상 검출기(115)의 출력단에 연결된다. 한편, 제3 먹스(216)의 출력은 차지 펌프/LPF(125)에 입력된다.

도 3a는 레퍼런스 클럭을 이용한 데이터 수신 장치의 예시적인 동작을 설명하기 위한 도면이고, 도 3b는 도 3a에 도시된 동작을 설명하기 위한 도면이다.

레퍼런스 클럭을 이용한 데이터 수신 장치의 동작은 주파수 라킹(S300)과 위상 라킹 과정(S340)으로 구성된다. 주파수 라킹(S300)과 위상 라킹(S340) 과정시 오실레이터(140, 145)로부터 디지털/선형 위상 검출기(110, 115)로의 피드백 루프가 달라진다. 피드백 루프가 달라지면서 위상 검출기가 비교하는 신호도 달라진다.

단계 S310에서, 레퍼런스 클럭을 이용한 데이터 수신장치에 전원이 공급되면, 초기화 과정이 수행된다. 이 때, 도 2a 내지 도 2d에 도시된 먹스(210, 212, 216)는 입력단 0으로 입력되는 신호를 출력하도록 설정된다. 한편, 디먹스(216)는 출력단 0으로 신호를 출력하도록 설정된다. 그리고 플립플롭(230)의 클럭단으로 데이터 신호가 입력되지 않으므로, 플립플롭(230)는 선택 신호를 출력하지 않는다.

단계 S320에서, 초기화가 완료되면, 레퍼런스 클럭이 클럭 제공부(200, 201, 205)로 입력된다. 입력된 레퍼런스 클럭과 오실레이터(140, 145)로부터 출력된 클럭이 위상 검출기(110, 115) 또는 위상-주파수 검출기(240)에 입력된다. 위상 검출기(110, 115) 또는 위상-주파수 검출기(240)는 양 클럭의 위상차를 출력하고, 출력된 위상차는 시간-디지털 변환기(120)에 의해 디지털 제어 오실레이터 코드로 변환되어 디지털 오실레이터(140)에 입력되거나 차지 펌프/LPF(125)에 의해 제어 전압 Vctrl로 변환되어 전압 제어 오실레이터(145)에 입력된다. 이에 따라, 디지털 오실레이터(140) 또는 전압 제어 오실레이터(145)는 복원 클럭을 출력한다.

단계 S330에서, 분주기는 복원 클럭은 1/N으로 분주하여 분주 클럭을 출력한다. 출력된 분주 클럭은 레퍼런스 클럭과 함께 위상 검출기(110, 115) 또는 위상-주파수 검출기(240)에 입력된다. 주파수 라킹이 되는 시간 t1까지 단계 S320 및 S330이 계속해서 수행된다. 여기서, 레퍼런스 클럭을 이용한 데이터 수신 장치가 주파수 라킹을 감지하는 락 디텍터(미도시)를 더 포함할 수 있으나, 초기화 후 데이터 신호가 수신될 때까지 충분한 시간 동안 레퍼런스 클럭이 입력될 수 있으므로, 락 디텍터를 구비하지 않아도 되며, 이로 인해 데이터 수신 장치의 구성이 단순화될 수 있다.

단계 S350에서, 시간 t2에서 데이터 신호가 입력되면 먹스의 입력단 및/또는 디먹스의 출력단이 변경된다. 여기서, 시간 t2부터 입력되는 데이터 신호는 미니 트레이닝 패턴일 수 있다. 데이터 신호는 플립플롭(230)에 의해 검출된다. 플립플롭(230)의 클럭단으로 데이터 신호가 입력되면, 플립플롭(230)은 입력단으로 인가된 Vdd를 출력하며, 출력된 Vdd는 선택 신호로서 먹스(212, 216), 디먹스(214) 및/또는 분주기(220)에 인가된다. 선택 신호에 의해 먹스(210)는 데이터 신호를 출력하며, 레퍼런스 클럭을 더 이상 출력하지 않는다. 선택 신호에 의해 먹스(212)는 복원 클럭을 출력하며, 분주 클럭을 더 이상 출력하지 않는다. 선택 신호에 의해 먹스(216)는 위상 검출기(115)에 의해 생성된 위상차를 출력하며, 위상-주파수 검출기(240)에 의해 생성된 위상차를 더 이상 출력하지 않는다. 선택 신호에 의해 디먹스(214)는 위상 검출기로 복원 클럭을 출력하며, 분주기로 복원 클럭을 더 이상 출력하지 않는다.

단계 S360에서, 위상 검출기는 데이터 신호와 복원 클럭의 위상을 비교하여 복원 클럭의 위상을 데이터 신호의 위상에 정렬한다. 즉, 복원 클럭의 라이징 엣지 및/또는 폴링 엣지가 데이터 신호에서 데이터를 페치할 수 있는 시점에 위치하도록 복원 클럭의 위상을 조정한다. 시간 t3에서 위상이 라킹된다.

도 4는 데이터 송수신 장치간 전송되는 데이터의 예시적인 구조를 도시한 도면이다.

도 4에서는, 디스플레이의 타이밍 컨트롤러와 데이터 드라이버 사이에서 전송되는 데이터 신호가 표현되어 있으나, 이는 단지 예시일 뿐이며, 반드시 이에 한정되는 것은 아니다. 여기서 소스는 타이밍 컨트롤러이며, 싱크는 데이터 드라이버인 것으로 가정한다.

타이밍 컨트롤러가 전송하는 데이터 신호는 위상 라킹을 위한 미니 트레이닝 패턴(400)과 복수의 프레임들로 구성된다. 프레임의 수는 디스플레이를 통해 출력될 이미지에 따라 더 많을 수 있으나, 본 명세서에서는 설명의 편의를 위해, 2개의 프레임을 예를 들어 설명하기로 한다. 미니 트레이닝 패턴(400)은 타이밍 컨트롤러와 데이터 드라이버의 통신이 개시될 때 가장 먼저 데이터 드라이버로 전송된다. 이후 프레임들이 데이터 드라이버로 전송된다. 미니 트레이닝 패턴(400)이 전송된 후 소스 엔드가 전송되기 전까지 데이터 인에이블 DE(401) 및 인코딩된 데이터(402)가 데이터 드라이버로 전송된다.

라인의 마지막 픽셀에 대한 데이터 인에이블(411) 및 인코딩된 데이터(412)가 전송되면, 타이밍 컨트롤러는 소스 엔드(430)를 데이터 드라이버로 전송한다. 소스 엔드(430)가 수신되면, 데이터 드라이버의 양방향 인터페이스는 데이터 드라이버로부터 타이밍 컨트롤러로의 데이터 전송을 허용한다.

소스 엔드(430)는 블랭크 구간(420)의 시작을 나타내며, 싱크 엔드(460)는 블랭크 구간(420)의 종료를 나타낸다. 리턴 데이터(440)는 블랭크 구간(420)에 위치한다. 블랭크 구간(420)은 타이밍 컨트롤러가 데이터 신호를 전송하지 않는 구간으로, 디스플레이를 예를 들면, H-블랭크 구간, V-블랭크 구간 등이 블랭크 구간(420)에 해당한다. 리턴 데이터(440)는 미니 트레이닝 패턴(441), 라킹 데이터(442)를 포함하며, 선택적으로 데이터 드라이버가 타이밍 컨트롤러로 전송할 옵션 데이터(443)를 더 포함할 수 있다. 블랭크 구간(420)의 길이는 데이터 전송 방식에 따라 달라질 수 있으나, 동일한 데이터 전송 방식에서는 동일한 길이를 가질 수 있다. 따라서 리턴 데이터의 크기에 따라서 타이밍 컨트롤러와 데이터 드라이버 사이에 아무런 데이터도 전송하지 않는 순수한 블랭크 구간(450)의 길이가 결정될 수 있다.

블랭크 구간(420)이 종료되면, 데이터 드라이버는 싱크 엔드(460)를 전송하여 전송할 리턴 데이터가 없음을 타이밍 컨트롤러에 통지한다. 싱크 엔드(460)가 전송되면, 데이터 드라이버의 양방향 인터페이스는 타이밍 컨트롤러로부터의 데이터 신호 수신을 허용한다.

싱크 엔드(460)가 수신되면, 타이밍 컨트롤러는 미니 트레이닝 패턴(471), 데이터 인에이블(472), 인코딩된 데이터(473)를 데이터 드라이버로 전송한다.

도 5는 미니 트레이닝 패턴을 예시적으로 도시한 도면이다.

미니 트레이닝 패턴은 이를 수신한 싱크가 복원 클럭의 위상을 조정하는 위상 라킹을 수행하기 위해 필요한 트레이닝 패턴이다. 도 5를 참조하면, 3개의 미니 트레이닝 패턴이 예시되어 있다. 미니 트레이닝 패턴은 복원된 클럭과 수신 클럭의 위상을 일치시키기 위하여 이용되므로 단순한 형태를 갖도록 생성될 수 있다. 미니 트레이닝 패턴의 라이징 엣지 또는 폴링 에지는 송신 클럭의 라이징 엣지 또는 폴링 에지에 정렬될 수 있다. 미니 트레이닝 패턴을 수신한 소스는 미니 트레이닝 패턴의 라이징 엣지 또는 폴링 에지를 데이터 신호를 전송하는데 사용한 클럭, 즉 수신 클럭과 비교하여 위상을 일치시킬 수 있다.

도 6은 데이터 송수신 장치의 다른 예시적인 구성을 나타낸 도면이다.

도 1에 도시된 데이터 송수신 장치와 비교하면, 도 1의 데이터 송수신 장치는 소스와 싱크가 각각 레퍼런스 클럭을 가지고 있으나, 도 6의 데이터 송수신 장치는 소스만 레퍼런스 클럭을 가지고 있다. 싱크가 동작하는데 필요한 레퍼런스 클럭은 소스에서 제공되며, 레퍼런스 클럭은 데이터 신호가 전송되는 채널과 구분되는 별도의 채널을 통해 제공된다. 이 경우, 소스와 싱크가 동일한 레퍼런스 클럭에 의해서 동작할 수 있다. 이를 위해, 양방향 인터페이스는 데이터 신호를 양방향으로 전달하는 채널 이외에 소스로부터 싱크로 레퍼런스 클럭을 전달하는 단방향 채널을 인터페이싱한다.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 데이터 수신 장치
110 : 디지털 위상 검출기
115 : 선형 위상 검출기
120 : 시간-디지털 변환기
125 : 차지 펌프/LPF
130 : 디지털 필터
140 : 디지털 오실레이터
145 : 전압 제어 오실레이터
150 : 디시리얼라이저
200, 201, 205 : 클럭 제공부
210, 212, 216 : 먹스
214 : 디먹스
220 : 분주기
230: 플립플롭
250 : 클럭 복원부
300: 데이터 송신 장치

Claims

데이터 신호에서 클럭 및 데이터를 복원하는 클럭 데이터 복원 회로에 있어서,
데이터 신호가 입력되기 전까지 레퍼런스 클럭 및 상기 레퍼런스 클럭으로 복원한 복원 클럭을 분주하여 분주 클럭을 제공하고, 상기 데이터 신호가 입력된 후부터 상기 데이터 신호 및 상기 복원 클럭을 제공하는 클럭 제공부; 및
상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭에 따라 상기 복원 클럭을 출력하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬하는 클럭 복원부를 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제1항에 있어서, 상기 클럭 제공부는 상기 복원 클럭을 1/N으로 분주하여 상기 분주 클럭을 출력하며, 여기서, N은 상기 레퍼런스 클럭의 1 클럭 동안 상기 데이터 신호가 전달하는 데이터의 수인 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제2항에 있어서, 상기 클럭 제공부는
상기 복원 클럭을 1/N으로 분주하여 상기 분주 클럭을 출력하는 분주기;
상기 레퍼런스 클럭 및 상기 데이터 신호를 입력 받고, 선택 신호에 따라 상기 레퍼런스 클럭 및 상기 데이터 신호 중 하나를 출력하는 제1 먹스;
상기 분주 클럭 및 상기 복원 클럭을 입력 받고, 선택 신호에 따라 상기 분주 클럭 및 상기 복원 클럭 중 하나를 출력하는 제2 먹스; 및
상기 데이터 신호가 입력되면 상기 선택 신호를 출력하는 플립플롭을 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제2항에 있어서, 상기 클럭 제공부는
상기 복원 클럭을 1/N으로 분주하여 상기 분주 클럭을 상기 클럭 복원부로 출력하는 분주기;
상기 레퍼런스 클럭 및 상기 데이터 신호를 입력 받고, 선택 신호에 따라 상기 레퍼런스 클럭 및 상기 데이터 신호 중 하나를 출력하는 먹스;
상기 복원 클럭을 입력 받고, 상기 선택 신호에 따라 상기 분주기 및 상기 클럭 복원부 중 하나로 상기 복원 클럭을 출력하는 디먹스; 및
상기 데이터 신호가 입력되면 상기 선택 신호를 출력하는 플립플롭을 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제3항 또는 제4항에 있어서, 상기 클럭 복원부는
상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭과 상기 복원 클럭의 위상차를 검출하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭과 상기 데이터 신호의 위상차를 검출하는 선형 위상 검출기;
상기 선형 위상 검출기에 의해 검출된 위상차를 제어 전압으로 변환하는 차지 펌프/LPF; 및
상기 제어 전압에 의해 상기 복원 클럭을 출력하는 전압 제어 발진기를 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제3항 또는 제4항에 있어서, 상기 클럭 복원부는
상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭과 상기 복원 클럭의 위상차를 검출하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭과 상기 데이터 신호의 위상차를 검출하는 위상-주파수 검출기;
상기 위상-주파수 검출기에 의해 검출된 위상차를 제어 전압으로 변환하는 차지 펌프/LPF; 및
상기 제어 전압에 의해 상기 복원 클럭을 출력하는 전압 제어 발진기를 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제3항 또는 제4항에 있어서, 상기 클럭 복원부는
상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭과 상기 복원 클럭의 위상차를 검출하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭과 상기 데이터 신호의 위상차를 검출하는 디지털 위상 검출기;
상기 디지털 위상 검출기에 의해 검출된 위상차를 이용하여 디지털 제어 오실레이터 코드를 생성하는 시간-디지털 변환기; 및
상기 디지털 제어 오실레이터 코드를 이용하여 상기 복원 클럭을 출력하는 디지털 제어 오실레이터를 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제2항에 있어서, 상기 클럭 제공부는
상기 복원 클럭을 1/N으로 분주하여 상기 분주 클럭을 출력하는 분주기;
상기 레퍼런스 클럭 및 상기 데이터 신호를 입력 받고, 선택 신호에 따라 상기 레퍼런스 클럭 및 상기 데이터 신호 중 하나를 출력하는 제1 먹스;
상기 분주 클럭 및 상기 복원 클럭을 입력 받고, 선택 신호에 따라 상기 분주 클럭 및 상기 복원 클럭 중 하나를 출력하는 제2 먹스;
상기 데이터 신호가 입력되면 상기 선택 신호를 출력하는 플립플롭; 및
상기 데이터 신호가 입력되기 전까지 상기 복원 클럭과 상기 분주 클럭의 제1 위상차를 검출하는 위상-주파수 검출기를 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제8항에 있어서, 상기 클럭 복원부는
상기 데이터 신호가 입력된 후부터 상기 복원 클럭과 상기 데이터 신호의 제2 위상차를 검출하는 선형 위상 검출기;
상기 제1 위상차 및 상기 제2 위상차를 제어 전압으로 변환하는 차지 펌프/LPF; 및
상기 제어 전압에 의해 상기 복원 클럭을 출력하는 전압 제어 발진기를 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제9항에 있어서, 상기 클럭 제공부는
상기 위상-주파수 검출기로부터 출력된 상기 제1 위상차 및 상기 선형 위상 검출기로부터 출력된 상기 제2 위상차를 입력 받고, 상기 선택 신호에 따라 상기 제1 위상차 및 상기 제2 위상차 중 하나를 상기 차지 펌프로 출력하는 제3 먹스를 더 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제1항에 있어서, 상기 레퍼런스 클럭을 제공하는 레퍼런스 클럭 생성부를 더 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
제1항에 있어서, 상기 데이터 신호 및 상기 레퍼런스 클럭을 수신하는 인터페이스를 더 포함하는 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로.
클럭 제공부와 클럭 복원부로 구성된 데이터 수신 장치가 데이터 신호에서 클럭 및 데이터를 복원하는 데이터 수신 방법에 있어서,
레퍼런스 클럭의 1클럭 동안 N개의 데이터를 전달하는 데이터 신호가 입력되기 전까지 레퍼런스 클럭으로 상기 데이터 신호에서 데이터를 복원하는데 필요한 주파수를 갖는 복원 클럭을 생성하는 단계; 및
상기 데이터 신호가 입력된 후부터 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 조정하는 단계를 포함하는 데이터 수신 방법.
제13항에 있어서, 상기 복원 클럭을 생성하는 단계는,
상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭 및 상기 레퍼런스 클럭으로 복원한 복원 클럭을 1/N 분주하여 분주 클럭을 생성하는 단계;
상기 레퍼런스 클럭과 상기 분주 클럭의 위상차를 검출하는 단계; 및
상기 위상차를 이용하여 상기 복원 클럭의 주파수를 조정하는 단계를 포함하는 데이터 수신 방법.
제14항에 있어서, 상기 데이터 신호의 위상에 따라 정렬하는 단계는,
상기 복원 클럭과 상기 데이터 신호의 위상차를 검출하는 단계; 및
상기 위상차를 이용하여 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬하는 단계를 포함하는 데이터 수신 방법.
데이터 신호에서 클럭 및 데이터를 복원하는 데이터 수신 장치에 있어서,
레퍼런스 클럭의 1클럭 동안 N개의 데이터를 전달하는 데이터 신호가 입력되기 전까지 레퍼런스 클럭 및 상기 레퍼런스 클럭으로 복원한 복원 클럭을 분주하여 분주 클럭을 제공하고, 상기 데이터 신호가 입력된 후부터 상기 데이터 신호 및 상기 복원 클럭을 제공하는 클럭 제공부;
상기 데이터 신호가 입력되기 전까지 상기 레퍼런스 클럭에 따라 상기 복원 클럭을 출력하고, 상기 데이터 신호가 입력된 후부터 상기 복원 클럭의 위상을 상기 데이터 신호의 위상에 따라 정렬하는 클럭 복원부; 및
상기 정렬된 복원 클럭을 이용하여 상기 데이터 신호에서 데이터를 복원하는 디시리얼라이저를 포함하는 레퍼런스 클럭으로 동작하는 데이터 수신 장치.
제16항에 있어서, 상기 레퍼런스 클럭을 제공하는 레퍼런스 클럭 생성부를 더 포함하는 레퍼런스 클럭으로 동작하는 데이터 수신 장치.
제16항에 있어서, 상기 데이터 신호 및 상기 레퍼런스 클럭을 수신하는 인터페이스를 더 포함하는 레퍼런스 클럭으로 동작하는 데이터 수신 장치.