KR101635858B1

KR101635858B1 - 표시 기판 및 이의 제조 방법

Info

Publication number: KR101635858B1
Application number: KR1020100025530A
Authority: KR
Inventors: 정형기; 이정영; 이상훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2010-03-23
Filing date: 2010-03-23
Publication date: 2016-07-05
Also published as: US20110234932A1; US8350977B2; KR20110106492A

Abstract

정전기에 의한 불량을 개선하기 위한 표시 기판은 베이스 기판, 게이트 라인들, 게이트 구동회로, 개시패드 및 제1 정전기 분산부를 포함한다. 베이스 기판은 복수의 화소부들을 포함하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변영역으로 이루어진다. 게이트 라인들은 표시 영역에 배치되고, 주변 영역까지 연장된다. 게이트 구동회로는 주변 영역에 배치되고, 주변 영역으로 연장된 게이트 라인들과 연결되어 게이트 라인들에 게이트 신호들을 제공하는 복수의 스테이지들을 포함하며, 첫 번째 스테이지에 수직개시신호가 인가되어 구동이 개시된다. 개시패드는 주변 영역에 배치되고, 수직개시신호를 인가한다. 제1 정전기 분산부는 개시패드와 전기적으로 연결되어, 게이트 구동회로에 유입되는 정전기를 분산시킨다. 이에 따라, 정전기의 유입으로 게이트 구동회로가 손상되는 것을 방지할 수 있다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAM}

본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 액정 표시패널에 이용되는 표시 기판 및 이의 제조 방법에 관한 것이다.

일반적으로 액정 표시패널은 표시 기판, 상기 표시 기판과 마주하는 대향 기판, 상기 표시 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 상기 표시 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함한다. 상기 표시 영역에는 복수의 신호라인들 및 상기 신호 라인들에 전기적으로 연결된 복수의 화소부들이 형성된다. 상기 주변 영역에는 상기 신호 라인들에 구동신호를 제공하는 구동회로가 배치된다.

상기 표시 기판이 완성되면, 상기 신호 라인들의 결함 여부를 검사하는 검사공정을 수행한다. 상기 검사 공정을 위해 상기 표시 기판의 모기판 상에는 검사 패드들이 형성된다. 상기 검사 공정은 상기 검사 패드들을 통해 검사 신호를 인가하여 상기 게이트 라인들 및 상기 데이터 라인들의 결함 여부를 검사한다.

그런데, 상기 검사 공정시 상기 검사 패드들을 통해 정전기가 유입되어 상기 표시 기판 상에 형성되는 상기 신호 라인들 및 상기 구동회로가 손상되는 문제가 발생된다. 상기 정전기는 제품의 수율 감소 및 제품 불량의 발생 요인이 된다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 정전기에 의한 불량을 방지하기 위한 표시 기판을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은, 베이스 기판, 게이트 라인들, 게이트 구동회로, 개시패드 및 제1 정전기 분산부를 포함한다. 상기 베이스 기판은 복수의 화소부들을 포함하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변영역으로 이루어진다. 상기 게이트 라인들은 상기 표시 영역에 배치되고, 상기 주변 영역까지 연장된다. 상기 게이트 구동회로는 상기 주변 영역에 배치되고, 상기 주변 영역으로 연장된 상기 게이트 라인들과 연결되어 상기 게이트 라인들에 게이트 신호들을 제공하는 복수의 스테이지들을 포함하며, 첫 번째 스테이지에 수직개시신호가 인가되어 구동이 개시된다. 상기 개시패드는 상기 주변 영역에 배치되고, 상기 수직개시신호를 인가한다. 상기 제1 정전기 분산부는 상기 개시패드와 전기적으로 연결되어, 상기 게이트 구동회로에 유입되는 정전기를 분산시킨다.

상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판은, 베이스 기판, 게이트 라인, 게이트 구동회로, 게이트 패드전극, 출력 패드전극, 및 제1 정전기 방지 패드전극을 포함한다. 상기 베이스 기판은 복수의 화소부들을 포함하는 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진다. 상기 게이트 라인은 상기 표시 영역에 배치되고, 상기 주변 영역까지 연장된다. 상기 게이트 구동회로는 상기 주변 영역에 배치되고 상기 게이트 라인에 게이트 신호들을 제공한다. 상기 게이트 패드전극은 상기 주변 영역에 배치되어 상기 주변 영역으로 연장된 상기 게이트 라인의 일단과 연결된다. 상기 출력 패드전극은 상기 주변 영역에 배치되어 상기 게이트 구동회로의 출력단과 전기적으로 연결된다. 상기 제1 정전기 방지 패드전극은 상기 출력 패드전극과 상기 게이트 패드전극 사이에 상기 출력 패드전극과 동일한 물질로 형성되어 상기 게이트 라인으로 유입되는 정전기를 방지한다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은, 베이스 기판의 표시 영역에 형성되는 게이트 라인, 상기 표시 영역을 둘러싸는 주변 영역에 상기 게이트 라인의 일단과 연결된 게이트 패드전극을 포함하는 제1 금속 패턴을 형성한다. 이어서, 상기 제1 금속 패턴이 형성된 베이스 기판 위의 상기 표시 영역에 형성된 데이터 라인, 상기 주변 영역에 형성된 게이트 구동회로의 출력단에 연결된 출력 패드전극, 및 상기 출력 패드전극 및 상기 게이트 패드전극 사이에 형성되는 제1 정전기 방지 패드전극을 포함하는 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴이 형성된 베이스 기판 위의 상기 게이트 라인과 상기 데이터 라인에 전기적으로 연결되는 화소 전극을 포함하는 투명 전극 패턴을 한다.

이러한 표시 기판 및 이의 제조 방법에 의하면, 수직개시신호를 인가하는 개시패드로부터 게이트 구동회로로 정전기가 유입되는 것을 방지할 수 있다. 또한, 게이트 라인으로부터 게이트 구동회로로 정전기가 유입되는 것을 방지할 수 있다. 이에 따라 제품의 구동 신뢰성을 향상시킬 수 있다.

도 1은 본 발명의 실시예 1에 따른 표시 기판의 평면도이다.
도 2는 도 1에 도시된 정전기 보호회로의 등가 회로도이다.
도 3은 도 2에 도시된 정전기 보호회로의 레이 아웃도이다.
도 4a 내지 도 4c는 도 3에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예 2에 따른 표시 기판의 평면도이다.
도 6a 내지 도 6c는 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 실시예 3에 따른 표시 기판의 평면도이다.
도 8a 내지 도 8c는 도 7에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.

이하, 도면들을 참조하여 본 발명의 표시 장치의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

실시예 1

도 1은 본 발명의 실시예 1에 따른 표시 기판의 평면도이다.

도 1을 참조하면, 본 실시예에 따른 표시 기판(100)은 모기판(200) 상에 형성된다. 상기 표시 기판(100)은 복수의 화소부(P) 및 신호 라인들이 형성된 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역을 포함한다.

상기 신호 라인들은 복수의 데이터 라인(DL)들, 복수의 게이트 라인(GL)들 및 복수의 스토리지 라인(STL)들을 포함한다. 상기 복수의 데이터 라인(DL)들은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)들은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 스토리지 라인(STL)들은 상기 제2 방향(D2)으로 연장된다. 각 화소부(P)는 상기 게이트 라인(GL)과 데이터 라인(DL)에 연결된 스위칭 소자(PTR), 상기 스위칭 소자(PTR)에 연결된 화소 전극(PE)을 포함한다.

상기 주변 영역은 상기 게이트 라인(GL)들의 일단과 인접한 제1 주변 영역(PA1) 및 상기 데이터 라인(DL)들의 일단과 인접한 제2 주변 영역(PA2)을 포함한다.

상기 제1 주변 영역(PA1)에는 상기 게이트 라인(GL)들의 일단과 전기적으로 연결되어, 상기 게이트 라인(GL)들에 게이트 신호들을 인가하는 게이트 구동회로(110)가 배치된다. 상기 게이트 구동회로(110)는 서로 종속적으로 연결된 복수의 스테이지들을 포함하고, 상기 스테이지들 중 첫 번째 스테이지(SRC1)에 수직개시신호가 인가되면 구동이 개시된다. 각 스테이지는 복수의 스위칭 소자들을 포함하며, 상기 스위칭 소자들은 상기 표시 영역(DA)에 형성된 스위칭 소자(PTR)와 동일한 공정을 통해 형성될 수 있다.

상기 제2 주변 영역(PA2)에는 신호 패드부(140) 및 정전기 보호회로(190)가 배치된다.

상기 신호 패드부(140)는 게이트 패드부(120), 데이터 패드부(125) 및 스토리지 패드부(130)를 포함할 수 있다.

상기 게이트 패드부(120)는 상기 게이트 구동회로(110)의 구동신호를 인가한다. 상기 게이트 패드부(120)는 수직개시신호(STV)를 인가하는 개시패드(122), 전원신호(VSS)를 인가하는 전원패드(124), 제1 클럭신호(CK)를 인가하는 제1 클럭패드(126) 및 제2 클럭신호(CKB)를 인가하는 제2 클럭패드(128)를 포함할 수 있다.

상기 개시패드(122)는 상기 게이트 구동회로(110)의 상기 첫 번째 스테이지(SRC1)에 상기 수직개시신호(STV)를 인가한다. 상기 개시패드(122)는 상기 제1 주변 영역(PA1)에 배치된 수직개시라인(122a)을 통해 상기 첫 번째 스테이지(SRC1)와 전기적으로 연결된다. 한편, 도면에 도시하지 않았지만, 상기 수직개시라인(122a)은 상기 게이트 구동회로(110)의 마지막 스테이지(미도시)까지 연장되어 상기 마지막 스테이지에 상기 수직개시신호(STV)를 전달할 수 있다.

상기 전원패드(124)는 상기 제1 주변 영역(PA1)에 배치된 전원라인(124a)과 전기적으로 연결되어, 상기 전원라인(124a)에 상기 전원신호(VSS)를 전달한다. 상기 전원라인(124a)은 상기 게이트 구동회로(110)와 전기적으로 연결된다.

상기 제1 클럭패드(126)는 상기 제1 주변 영역(PA1)에 배치된 제1 클럭라인(126a)과 전기적으로 연결되어, 상기 제1 클럭라인(126a)에 상기 제1 클럭신호(CK)를 전달한다. 상기 제1 클럭라인(126a)은 상기 게이트 구동회로(110)와 전기적으로 연결된다.

상기 제2 클럭패드(128)는 상기 제1 주변 영역(PA1)에 배치된 제2 클럭라인(128a)과 전기적으로 연결되어, 상기 제2 클럭라인(128a)에 상기 제2 클럭신호(CKB)를 전달한다. 상기 제2 클럭라인(128a)은 상기 게이트 구동회로(110)와 전기적으로 연결된다.

상기 데이터 패드부(125)는 상기 데이터 라인(DL)들에 데이터 신호들을 인가하는 복수의 패드들을 포함한다.

상기 스토리지 패드부(130)는 상기 제1 주변 영역(PA1)에 배치된 스토리지 연결라인(132)과 전기적으로 연결되어, 상기 스토리지 연결라인(132)에 공통 전압(VCOM)을 전달한다. 상기 스토리지 연결라인(132)은 상기 스토리지 라인(STL)들과 교차하는 방향으로 연장되고, 상기 스토리지 라인(STL)들의 단부와 전기적으로 연결된다.

한편, 상기 모기판(200)은 검사 패드부를 포함할 수 있다. 예를 들며, 상기 검사 패드부는 데이터 검사부(210), 게이트 검사부(220) 및 스토리지 검사부(230)를 포함할 수 있다.

상기 데이터 검사부(210)는 상기 데이터 라인(DL)들의 불량을 검사하기 위한 검사신호를 제공한다. 상기 데이터 검사부(210)는 제1 검사 패드(212) 및 제2 검사 패드(214)를 포함할 수 있다. 상기 데이터 검사부(210)는 2D 검사 방식을 예로 든 것으로, 데이터 검사 방식에 따라 검사패드의 개수는 달라질 수 있다. 상기 2D 검사 방식에 따르면, 상기 데이터 패드부(125)의 데이터 패드들을 제1 그룹 및 제2 그룹으로 나눈다. 상기 데이터 검사부(210)는 제1 검사 패드(212) 및 제2 검사 패드(214)를 포함한다. 상기 제1 검사 패드(212)는 상기 제1 그룹의 데이터 패드들과 전기적으로 연결되고, 상기 제2 검사 패드(214)는 상기 제2 그룹의 데이터 패드들과 전기적으로 연결된다. 상기 제1 그룹은 홀수 번째 데이터 패드들이고, 상기 제2 그룹은 짝수 번째 데이터 패드들일 수 있다.

상기 게이트 검사부(220)는 상기 게이트 라인(GL)들의 불량을 검사하기 위한 검사신호를 제공한다. 상기 게이트 검사부(220)는 상기 수직개시신호(STV)를 검사하기 위한 개시 검사 패드(222), 상기 전원신호(VSS)를 검사하기 위한 전원 검사 패드(224), 상기 제1 클럭신호(CK)를 검사하기 위한 제1 클럭 검사 패드(226) 및 상기 제2 클럭신호(CKB)를 검사하기 위한 제2 클럭 검사 패드(228)를 포함한다. 상기 개시 검사 패드(222)는 상기 개시패드(122)와 전기적으로 연결되고, 상기 전원 검사 패드(224)는 상기 전원패드(124)와 전기적으로 연결된다. 상기 제1 클럭 검사 패드(226)는 상기 제1 클럭패드(126)와 전기적으로 연결되고, 상기 제2 클럭 검사 패드(228)는 상기 제2 클럭패드(128)와 전기적으로 연결된다.

상기 스토리지 검사부(230)는 상기 스토리지 라인(STL)들의 불량을 검사하기 위한 검사신호를 제공한다. 상기 스토리지 검사부(230)는 상기 스토리지 패드부(130)와 전기적으로 연결된다.

상기 게이트 라인(GL)들, 상기 데이터 라인(DL)들 및 상기 스토리지 라인(STL)들에 대한 검사가 종료된 후, 상기 표시 기판(100)은 상기 모기판(200)으로부터 절단된다.

상기 정전기 보호회로(190)는 제1 정전기 분산부(160), 제2 정전기 분산부(170) 및 제3 정전기 분산부(180)를 포함한다.

상기 제1 정전기 분산부(160)는 상기 개시패드(122)와 상기 게이트 구동회로(110)의 상기 첫 번째 스테이지(SRC1) 사이에 배치된다. 상기 제1 정전기 분산부(160)는 상기 첫 번째 스테이지(SRC1)로 유입되는 음(-)의 정전기 및 양(+)의 정전기를 분산시킨다.

상기 제2 정전기 분산부(170)는 상기 스토리지 패드부(130)와 상기 스토리지 연결라인(132) 사이에 배치되어, 상기 스토리지 연결라인(132)에 유입된 상기 음(-)의 정전기 및 상기 양(+)의 정전기를 분산시킨다.

상기 제3 정전기 분산부(180)는 상기 제1 및 제2 정전기 분산부(160, 170)들과 전기적으로 연결되어, 상기 제1 및 제2 정전기 분산부들(160, 170)을 통해 유입된 상기 음(-)의 정전기 및 상기 양(+)의 정전기를 다중 경로로 분산시킨다.

도 2는 도 1에 도시된 정전기 보호회로의 등가회로도이다. 도 3은 도 1에 도시된 정전기 보호회로의 레이 아웃도이다.

도 1 내지 도 3을 참조하면, 상기 제1 정전기 분산부(160)는 제1 정전기 다이오드부(162) 및 상기 제2 정전기 다이오드부(164)를 포함한다. 상기 제1 정전기 다이오드부(162) 및 상기 제2 정전기 다이오드부(164)는 상기 수직개시라인(122a)에 백-투-백(Back-To-Back) 구조로 연결된다.

상기 제1 정전기 다이오드부(162)는 상기 수직개시라인(122a) 및 제1 정전기 분산라인(165a)과 전기적으로 연결된다. 상기 제1 정전기 분산라인(165a)은 상기 수직개시라인(122a)과 교차하는 방향으로 연장된다.

상기 제1 정전기 다이오드부(162)는 제1 다이오드(DTR1) 및 제2 다이오드(DTR2)를 포함한다.

상기 제1 다이오드(DTR1)는 제1 입력 전극(SE1), 제1 제어 전극(GE1), 제1 출력 전극(DE1) 및 제1 액티브 패턴(AP1)을 포함한다. 상기 제1 입력 전극(SE1)은 상기 수직개시라인(122a)과 전기적으로 연결된다. 상기 제1 제어 전극(GE1)은 제1 연결 전극(CE1)을 통해 상기 수직개시라인(122a)과 전기적으로 연결된다. 상기 제1 연결 전극(CE1)은 제1 콘택홀(CNT1)을 통해 상기 수직개시라인(122a)과 전기적으로 연결되고, 제2 콘택홀(CNT2)을 통해 상기 제1 제어 전극(GE1)과 전기적으로 연결된다. 상기 제1 출력 전극(DE1)은 제2 연결 전극(CE2)을 통해 상기 제1 정전기 분산라인(165a)과 전기적으로 연결된다. 상기 제1 연결 전극(CE1)은 제3 콘택홀(CNT3)을 통해 상기 제1 출력 전극(DE1)과 전기적으로 연결되고, 제4 콘택홀(CNT4)을 통해 상기 제1 정전기 분산라인(165a)과 전기적으로 연결된다. 상기 제1 액티브 패턴(AP1)은 게이트 절연층(미도시)을 사이에 두고 상기 제1 제어 전극(GE1)과 중첩되게 형성된다. 상기 제1 입력 전극(SE1)과 상기 제1 출력 전극(DE1)은 상기 제1 액티브 패턴(AP1) 위에 서로 이격되어 형성된다.

상기 제2 다이오드(DTR2)는 제2 입력 전극(SE2), 제2 제어 전극(GE2), 제2 출력 전극(DE2) 및 제2 액티브 패턴(AP2)을 포함한다. 상기 제2 입력 전극(SE2)은 상기 수직개시라인(122a)과 전기적으로 연결된다. 상기 제2 제어 전극(GE2)은 상기 제1 정전기 분산라인(165a)과 전기적으로 연결된다. 상기 제2 출력 전극(DE2)은 상기 제1 출력 전극(DE1)과 전기적으로 연결된다. 상기 제2 출력 전극(DE2)은 상기 제2 연결 전극(CE2)을 통해 상기 제1 정전기 분산라인(165a)과 전기적으로 연결된다. 상기 제2 액티브 패턴(AP2)은 상기 게이트 절연층을 사이에 두고 상기 제1 제어 전극(GE1)과 중첩되게 형성된다. 상기 제2 입력 전극(SE2) 및 상기 제2 출력 전극(DE2)은 상기 제2 액티브 패턴(AP2) 위에 서로 이격되어 형성된다.

상기 제2 정전기 다이오드부(164)는 상기 수직개시라인(122a)에 상기 제1 정전기 다이오드부(162)와 병렬 연결된다. 상기 제2 정전기 다이오드부(164)는 제3 다이오드(DTR3) 및 상기 제4 다이오드(DTR3)를 포함한다. 상기 제3 다이오드(DTR3)는 상기 제1 다이오드(DTR1)와 실질적으로 동일하고, 상기 제4 다이오드(DTR4)는 상기 제2 다이오드(DTR2)와 실질적으로 동일하므로, 중복되는 설명은 생략한다.

상기 제2 정전기 분산부(170)는 상기 스토리지 연결라인(132) 및 제2 정전기 분산라인(165b)에 전기적으로 연결된다. 상기 제2 정전기 분산라인(165b)은 상기 스토리지 연결라인(132)과 교차하는 방향으로 연장될 수 있다.

상기 제2 정전기 분산부(170)는 제5 다이오드(DTR5) 및 제6 다이오드(DTR6)를 포함한다.

상기 제5 다이오드(DTR5)는 제3 입력 전극(SE3), 제3 제어 전극(GE3), 제3 출력 전극(DE3) 및 제3 액티브 패턴(AP3)을 포함한다. 상기 제3 입력 전극(SE3)은 상기 스토리지 연결라인(132)과 전기적으로 연결된다. 상기 제3 제어 전극(GE3)은 제3 연결 전극(CE3)을 통해 상기 스토리지 연결라인(132)과 전기적으로 연결된다. 상기 제3 연결 전극(CE3)은 제5 콘택홀(CNT5)을 통해 상기 스토리지 연결라인(132)과 전기적으로 연결되고, 제6 콘택홀(CNT6)을 통해 상기 제3 제어 전극(GE3)과 전기적으로 연결된다. 상기 제3 출력 전극(DE3)은 제4 연결 전극(CE4)을 통해 상기 제2 정전기 분산라인(165b)과 전기적으로 연결된다. 상기 제4 연결 전극(CE4)은 제7 콘택홀(CNT7)을 통해 상기 제2 및 제3 출력 전극들(DE2, DE3)과 전기적으로 연결되고, 제8 콘택홀(CNT8)을 통해 상기 제2 정전기 분산라인(165b)과 전기적으로 연결된다. 상기 제3 액티브 패턴(AP3)은 상기 게이트 절연층을 사이에 두고 상기 제3 제어 전극(GE3)과 중첩되게 형성된다. 상기 제3 입력 전극(SE3)과 상기 제3 출력 전극(DE3)은 상기 제3 액티브 패턴(AP3) 위에 서로 이격되어 형성된다.

상기 제6 다이오드(DTR6)는 제4 입력 전극(SE4), 제4 제어 전극(GE4), 제4 출력 전극(DE4) 및 제4 액티브 패턴(AP4)을 포함한다. 상기 제4 입력 전극(SE4)은 상기 스토리지 연결라인(132)과 전기적으로 연결된다. 상기 제4 제어 전극(GE4)은 상기 제2 정전기 분산라인(165b)과 전기적으로 연결된다. 상기 제4 출력 전극(DE4)은 상기 제3 출력 전극(DE3)과 전기적으로 연결된다. 상기 제4 출력 전극(DE4)은 상기 제4 연결 전극(CE4)을 통해 상기 제2 정전기 분산라인(165b)과 전기적으로 연결된다. 상기 제4 액티브 패턴(AP4)은 상기 게이트 절연층을 사이에 두고 상기 제4 제어 전극(GE4)과 중첩되게 형성된다. 상기 제4 입력 전극(SE4) 및 상기 제4 출력 전극(DE4)은 상기 제4 액티브 패턴(AP4) 위에 서로 이격되어 형성된다.

한편, 본 실시예에서는 상기 제2 정전기 분산부(170)가 상기 스토리지 연결라인(132)의 일측에 형성된 경우를 예로 들어 설명하였지만, 이에 한정되는 것은 아니다. 즉, 상기 제1 정전기 분산부(160)와 같이 백-투-백구조로 구성할 수 있음은 물론이다.

상기 표시 기판(100)은 제1 서브 정전기 분산라인(165c), 제2 서브 정전기 분산라인(165d) 및 제3 서브 정전기 분산라인(165e)을 더 포함할 수 있다. 상기 제1 서브 정전기 분산라인(165c)은 상기 제1 정전기 분산라인(165a)으로부터 분기되고, 상기 수직개시라인(122a)과 평행한 방향으로 연장된다. 상기 제2 서브 정전기 분산라인(165d)은 상기 제1 서브 정전기 분산라인(165c)이 분기된 상기 제1 정전기 분산라인(165a)의 일단과 반대되는 타단으로부터 연장된다. 상기 제2 서브 정전기 분산라인(165d)은 상기 제2 정전기 분산라인(165b)과 전기적으로 연결된다. 상기 제3 서브 정전기 분산라인(165e)은 상기 제1 및 제2 서브 정전기 분산라인들(165c, 165d)과 교차하는 방향으로 연장되고, 상기 제1 및 제2 정전기 분산라인들(165a, 165b)과 전기적으로 연결된다.

상기 제3 정전기 분산부(180)는 복수의 제7 다이오드(DTR7)들을 포함한다.

상기 제7 다이오드(DTR7)들 각각은 제5 입력 전극(SE5), 제5 제어 전극(DE5), 제5 출력 전극(DE5) 및 제5 액티브 패턴(AP5)을 포함한다. 상기 제5 입력 전극(SE5)은 상기 제3 서브 정전기 분산라인(165e)과 일부 중첩되고, 상기 수직개시라인(122a)과 전기적으로 연결된다. 상기 제5 출력 전극(DE5)은 상기 제3 서브 정전기 분산라인(165e) 및 투명 전극(TE)과 중첩되게 형성된다. 상기 제5 입력 전극(SE5) 및 상기 제5 출력 전극(DE5)과 중첩된 상기 제3 서브 정전기 분산라인(165e)의 일부가 상기 제5 제어 전극(GE5)이 된다. 상기 제5 액티브 패턴(AP5)은 상기 게이트 절연층을 사이에 두고 상기 제5 제어 전극(GE5)과 중첩되게 형성된다. 상기 제5 입력 전극(SE5) 및 상기 제5 출력 전극(DE5)은 상기 제5 액티브 패턴(AP5) 위에 이격 배치된다. 상기 제3 서브 정전기 분산라인(165e)과 상기 제5 출력 전극(DE5)은 상기 게이트 절연층을 사이에 두고 서로 중첩되게 배치되고, 상기 제5 출력 전극(DE5) 및 상기 투명 전극(TE)은 보호 절연막(미도시)를 사이에 두고 서로 중첩되게 배치된다.

상기 수직개시라인(122a)에 유입된 정전기는 상기 제1 정전기 다이오드부(162) 및 상기 제2 정전기 다이오드부(164)로 분산된다. 상기 제1 및 제2 정전기 다이오드부들(162, 164)에 유입된 정전기들은 상기 제3 서브 정전기 분산라인(165e)들에 의해 다중 경로로 분산되므로, 전기적 에너지가 소모되어 에너지 레벨이 낮아진다.

또한, 상기 스토리지 연결라인(132)에 유입되는 정전기는 상기 제2 정전기 분산부(170)의 제5 및 제6 다이오드들(DTR5, DTR6)에 의해 분산된다. 상기 제2 정전기 분산라인(165b)으로 유입된 정전기는 상기 제3 서브 정전기 분산라인(165e)들에 의해 다중 경로로 분산되어, 에너지 레벨이 낮아진다.

도 4a 내지 도 4c는 도 3에 도시된 정전기 분산부를 포함하는 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 3 및 도 4a를 참조하면, 상기 표시 기판(100)은 베이스 기판(101)을 포함한다. 상기 베이스 기판(101) 위에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 표시 영역(DA)에 배치되는 상기 게이트 라인(GL)들, 상기 스토리지 라인(STL)들, 및 상기 화소부(P)에 포함된 스위칭 소자(PTR)의 게이트 전극(GE)을 포함한다. 또한, 상기 제1 금속 패턴은 상기 제1 다이오드(DTR1)의 제1 제어 전극(GE1), 상기 제2 다이오드(DTR2)의 제2 제어 전극(GE2), 및 상기 제1 정전기 분산라인(165a)을 포함한다.

이어서, 상기 제1 금속 패턴이 형성된 상기 베이스 기판(101) 위에 게이트 절연층(102)을 형성한다.

도 3 및 도 4b를 참조하면, 상기 게이트 절연층(102)이 형성된 상기 베이스 기판(101) 위에 반도체층(미도시)을 형성하고, 상기 반도체층을 패터닝하여 상기 스위칭 소자(PTR)의 액티브 패턴(103), 상기 제1 다이오드(DTR1)의 제1 액티브 패턴(AP1) 및 상기 제2 다이오드(DTR2)의 제2 액티브 패턴(AP2)을 형성한다. 상기 액티브 패턴들(103, AP1, AP2)은 액티브층 및 오믹 콘택층의 이중층으로 이루어진다.

이어서, 상기 액티브 패턴들(103, AP1, AP2)이 형성된 상기 베이스 기판(101) 위에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴은 상기 표시 영역(DA)에 배치되는 상기 데이터 라인(DL)들 및 상기 스위칭 소자(PTR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 또한, 상기 제2 금속 패턴은 상기 제1 다이오드(DTR1)의 상기 제1 입력 전극(SE1) 및 상기 제1 출력 전극(DE1), 상기 제2 다이오드(DTR2)의 상기 제2 입력 전극(SE2) 및 상기 제2 출력 전극(DE2)을 포함한다.

상기 제2 금속 패턴이 형성된 상기 베이스 기판(101) 위에 보호 절연층(104)을 형성한다.

도 3 및 도 4c를 참조하면, 상기 보호 절연층(104)을 식각하여 상기 스위칭 소자(PTR)의 드레인 전극(DE)을 노출시키는 콘택홀(105), 상기 수직개시라인(122a)을 노출시키는 상기 제1 콘택홀(CNT1), 상기 제1 제어전극(GE1)와 연결된 연결전극을 노출시키는 상기 제2 콘택홀(CNT2), 상기 제1 및 제2 출력 전극들(DE1, DE2)을 노출시키는 상기 제3 콘택홀(CNT3), 상기 제1 정전기 분산라인(165a)을 노출시키는 상기 제4 콘택홀(CNT3)을 형성한다.

상기 콘택홀들(105, CNT1, CNT2, CNT3, CNT4)이 형성된 상기 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 투명 전극패턴을 형성한다. 상기 투명 전극패턴은 상기 화소부(P)에 포함된 화소 전극(PE), 상기 제1 및 제2 연결 전극들(CE1, CE2)을 포함한다.

본 실시예에 따르면, 상기 제1 내지 제3 정전기 분산부들(160, 170, 180)에 의해 상기 수직개시라인(122a) 및 상기 스토리지 연결라인(132)에 유입되는 정전기가 분산되므로, 상기 정전기에 의해 상기 게이트 구동회로(110) 및 상기 스토리지 라인(STL)들이 손상되는 것을 방지할 수 있다.

실시예 2

도 5는 본 발명의 실시예 2에 따른 표시 기판의 평면도이다.

도 5를 참조하면, 본 실시예에 따른 표시 기판(300)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역을 포함한다. 상기 표시 영역(DA)에는 복수의 데이터 라인들(DL1 내지 DLm), 복수의 게이트 라인들(GL1 내지 GLn) 및 복수의 스토리지 라인들(STL1 내지 STL2)을 포함한다. 도 4에서는 데이터 라인들(DL1 내지 DLm) 중 제1 데이터 라인(DL1)만 도시하였다. 상기 표시 영역(DA)에는 복수의 화소부(미도시)가 형성된다. 각 화소부(P)는 도 1에 도시된 바와 같이, 스위칭 소자(PTR), 상기 스위칭 소자(PTR)에 연결된 화소 전극(PE)을 포함한다.

상기 주변 영역은 상기 게이트 라인들(GL1 내지 GLn)의 일단과 인접한 제1 주변 영역(PA1) 및 상기 데이터 라인들의 일단과 인접한 제2 주변 영역(PA2)을 포함한다.

상기 제1 주변 영역(PA1)에는 게이트 구동회로(306) 및 복수의 패드부(360)들이 배치된다. 상기 게이트 구동회로(306)는 복수의 스테이지들(SRC1 내지 SRCn)을 포함한다. 각 스테이지는 복수의 스위칭 소자들을 포함하며, 상기 스위칭 소자들은 상기 표시 영역(DA)에 형성되는 스위칭 소자(PTR)와 동일한 공정을 통해 형성된다.

상기 패드부(360)는 게이트 패드전극(310), 출력 패드전극(320), 제1 정전기 방지 패드전극(330), 제2 정전기 방지 패드전극(340) 및 연결 패드전극(350)을 포함한다.

상기 게이트 패드전극(310)은 상기 제1 주변 영역(PA1)으로 연장된 상기 게이트 라인들(GL1 내지 GLn)의 일단과 전기적으로 연결된다.

상기 출력 패드전극(320)은 상기 각 스테이지의 출력단으로부터 연장된 출력 라인(OL)과 전기적으로 연결된다.

상기 제1 정전기 방지 패드전극(330)은 상기 게이트 패드전극(310)과 상기 출력 패드전극(320) 사이에 배치되고, 상기 출력 패드전극(320)과 동일한 층에 동일한 물질로 형성된다.

상기 제2 정전기 방지 패드전극(340)은 상기 출력 패드전극(320)과 상기 제1 정전기 방지 패드전극(330) 사이에 배치되고, 상기 게이트 패드전극(310)과 동일한 층에 동일한 물질로 형성된다.

상기 연결 패드전극(350)은 상기 게이트 패드전극(310), 상기 출력 패드전극(320), 상기 제1 및 제2 정전기 방지 패드전극(340)들 각각에 형성된 복수의 콘택홀들(312, 314, 322, 324, 332, 342)을 통해 상기 패드전극들(310, 320, 330, 340)과 전기적으로 연결된다. 상기 연결 패드전극(350)은 상기 패드전극들(310, 320, 330, 340)을 모두 커버하도록 배치된다. 상기 연결 패드전극(350)은 투명 도전층으로 형성될 수 있다.

상기 제1 및 제2 정전기 방지 패드전극들(330, 340)에 의해 상기 게이트 패드전극(310)과 상기 출력 패드전극(320)과 사이에 단차가 발생한다. 예를 들면, 상기 게이트 패드전극(310)과 상기 제1 정전기 방지 패드전극(330) 사이에 첫 번째 단차가 발생하고, 상기 제1 정전기 방지 패드전극(330)과 상기 제2 정전기 방지 패드전극(340) 사이에 두 번째 단차가 발생한다. 상기 제2 정전기 방지 패드전극(340)과 상기 출력 패드전극(320) 사이에 세 번째 단차가 발생한다. 상기 표시 기판(300)의 제조 공정에서 상기 게이트 라인들(GL1 내지 GLn)에 유입된 정전기는 상기 패드부(360)에서 발생하는 단차들에 의해 전기적 에너지가 소모되어 에너지 레벨이 낮아진다. 따라서, 상기 게이트 라인들(GL1 내지 GLn)로부터 상기 게이트 구동회로(306)로 정전기가 유입되는 것을 방지할 수 있다.

상기 표시 기판(300)은 스토리지 연결라인(370) 및 제3 정전기 방지 패드전극(380)을 포함할 수 있다.

상기 스토리지 연결라인(370)은 상기 표시 영역(DA)에 형성된 상기 스토리지 라인들(STL1 내지 STLn)과 교차하는 방향으로 배치되고, 상기 제1 주변 영역(PA1)으로 연장된 상기 스토리지 라인들(STL1 내지 STLn)의 단부와 전기적으로 연결된다. 상기 스토리지 연결라인(370)은 상기 스토리지 라인들(STL1 내지 STLn)에 공통전압(VCOM)을 전달한다.

상기 제3 정전기 방지 패드전극(380)은 상기 패드부(360)들과 상기 스토리지 연결라인(370) 사이에 배치된다. 상기 제3 정전기 방지 패드전극(380)은 상기 제1 주변 영역(PA1)으로 연장된 상기 게이트 라인들(GL1 내지 GLn)과 교차되게 배치되고, 상기 게이트 라인들(GL1 내지 GLn)과 전기적으로 플로팅된다. 즉, 상기 제3 정전기 방지 패드전극(380)과 상기 게이트 라인들(GL1 내지 GLn)은 서로 다른 층에 서로 다른 물질로 형성된다. 상기 제3 정전기 방지 패드전극(380)은 접지전압을 인가받는다. 상기 제3 정전기 방지 패드전극(380)은 상기 게이트 라인들(GL1 내지 GLn)로 유입된 정전기의 방전 경로를 제공하여 상기 패드부(360)로 정전기가 유입되는 것을 방지한다.

한편, 도면에 도시하지 않았지만, 상기 표시 기판(300)은 도 1에 도시된 실시예 1에 따른 표시 기판(100)과 같이, 상기 게이트 구동회로(306), 상기 데이터 라인들 및 상기 스토리지 라인들(STL1 내지 STLn)에 구동신호들을 제공하는 신호 패드부 및 상기 게이트 구동회로(306) 및 상기 스토리지 라인들(STL1 내지 STLn)로 유입되는 정전기를 방지할 수 있는 정전기 보호 회로를 더 포함할 수 있다.

도 6a 내지 도 6c는 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 5 및 도 6a를 참조하면, 상기 표시 기판(300)은 베이스 기판(301)을 포함한다. 상기 베이스 기판(301) 위에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 표시 영역(DA)에 배치되는 상기 게이트 라인들(GL1 내지 GLn), 상기 스토리지 라인들(STL1 내지 STLn), 및 상기 화소부(P)에 포함된 스위칭 소자(PTR)의 게이트 전극(GE)을 포함한다. 또한, 상기 제1 금속 패턴은 상기 제1 주변 영역(PA1)에 배치되는 상기 게이트 패드전극(310) 및 제2 정전기 방지 패드전극(340)을 포함한다.

이어서, 상기 제1 금속 패턴이 형성된 상기 베이스 기판(301) 위에 게이트 절연층(302)을 형성한다.

도 5 및 도 6b를 참조하면, 상기 게이트 절연층(302)이 형성된 상기 베이스 기판(301) 위에 반도체층(미도시)을 형성하고, 상기 반도체층을 패터닝하여 상기 스위칭 소자(PTR)의 액티브 패턴(303)을 형성한다. 상기 액티브 패턴(303)은 액티브층(303a) 및 오믹 콘택층(303b)의 이중층으로 이루어진다.

이어서, 상기 액티브 패턴(303)이 형성된 상기 베이스 기판(301) 위에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴은 상기 표시 영역(DA)에 배치되는 상기 데이터 라인(DL1) 및 상기 스위칭 소자(PTR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 또한, 상기 제2 금속 패턴은 상기 제1 주변 영역(PA1)에 배치되는 상기 출력 패드전극(320) 및 상기 제1 정전기 방지 패드전극(330)을 포함한다.

상기 제2 금속 패턴이 형성된 상기 베이스 기판(301) 위에 보호 절연층(304)을 형성한다.

도 5 및 도 6c를 참조하면, 상기 보호 절연층(304)을 식각하여 상기 스위칭 소자(PTR)의 드레인 전극(DE)을 노출시키는 콘택홀(305), 상기 게이트 패드전극(310)을 노출시키는 콘택홀들(312, 314), 상기 출력 패드전극(320)을 노출시키는 콘택홀들(322 324), 상기 제1 정전기 방지 패드전극(330)을 노출시키는 콘택홀(332), 상기 제2 정전기 방지 패드전극(340)을 노출시키는 콘택홀(342)을 형성한다.

상기 콘택홀들(305, 312, 124, 322, 324, 332, 342)이 형성된 상기 베이스 기판(301) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 투명 전극패턴을 형성한다. 상기 투명 전극패턴은 상기 화소부(P)에 포함된 화소 전극(PE) 및 상기 연결 패드전극(350)을 포함한다.

본 실시예에 따르면, 상기 패드부(360)가 단차를 갖도록 구성함으로써, 상기 게이트 라인들(GL1 내지 GLn)로부터 상기 게이트 구동회로(306)로 정전기가 유입되는 것을 방지할 수 있다.

또한, 상기 패드부(360)와 상기 스토리지 연결라인(370) 사이에 상기 제3 정전기 방지 패드전극(380)을 구비함으로써, 상기 스토리지 라인들(STL1 내지 STLn)로부터 상기 게이트 구동회로(306)로 정전기가 유입되는 것을 방지할 수 있다.

실시예 3

도 7은 본 발명의 실시예 3에 따른 표시 기판의 평면도이다.

본 실시예에 따른 표시 기판(400)은 패드부(450)의 구성을 제외하고는, 상기 도 5를 참조하여 설명한 실시예 2에 따른 표시 기판(400)과 실질적으로 동일하므로, 동일한 구성요소에는 동일한 참조 부호를 부여하고, 중복되는 부분은 생략한다.

도 7을 참조하면, 상기 표시 기판(400)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 제1 주변 영역(PA1) 및 제2 주변 영역(PA2)을 포함한다.

상기 제1 주변 영역(PA1)에는 게이트 구동회로(406) 및 복수의 패드부(450)들을 포함한다. 상기 게이트 구동회로(406)는 복수의 스테이지들(SRC1 내지 SRCn)을 포함한다.

상기 패드부(450)는 게이트 패드전극(410), 출력 패드전극(420), 정전기 방지 패드전극(430) 및 연결 패드전극(440)을 포함한다.

상기 게이트 패드전극(410)은 상기 제1 주변 영역(PA1)으로 연장된 상기 게이트 라인들(GL1 내지 GLn)의 일단과 전기적으로 연결된다.

상기 출력 패드전극(420)은 상기 각 스테이지의 출력단으로부터 연장된 출력 라인(OL)과 전기적으로 연결된다.

상기 정전기 방지 패드전극(430)은 상기 게이트 패드전극(410)과 상기 출력 패드전극(420) 사이에 배치되고, 상기 출력 패드전극(420)과 동일한 층에 동일한 물질로 형성된다. 상기 정전기 방지 패드전극(430)은 접지전압을 인가 받는다. 상기 정전기 방지 패드전극(430)은 상기 게이트 패드전극(410)으로 유입된 정전기의 방전 경로를 제공하여 상기 게이트 구동회로(406)로 정전기가 유입되는 것을 방지한다.

상기 연결 패드전극(440)은 상기 게이트 패드전극(410), 상기 출력 패드전극(420) 및 상기 정전기 방지 패드전극(430)을 커버하도록 배치된다. 상기 연결 패드전극(440)은 상기 게이트 패드전극(410) 및 상기 출력 패드전극(420)에 형성된 콘택홀들(412, 414, 422, 424)을 통해 상기 게이트 패드전극(410) 및 상기 출력 패드전극(420)과 전기적으로 연결된다. 상기 정전기 방지 패드전극(430)은 상기 연결 패드전극(440)과 전기적으로 플로팅된 상태를 유지한다.

한편, 도면에 도시하지 않았지만, 상기 표시 기판(400)은 도 1에 도시된 실시예 1에 따른 표시 기판(100)과 같이, 상기 게이트 구동회로(406), 상기 데이터 라인들 및 상기 스토리지 라인들(STL1 내지 STLn)에 구동신호들을 제공하는 신호 패드부 및 상기 게이트 구동회로(406) 및 상기 스토리지 라인들(STL1 내지 STLn)로 유입되는 정전기를 방지할 수 있는 정전기 보호 회로를 더 포함할 수 있다.

도 8a 내지 도 8c는 도 7에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 7 및 도 8a를 참조하면, 상기 표시 기판(400)은 베이스 기판(401)을 포함한다. 상기 베이스 기판(401) 위에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 표시 영역(DA)에 배치되는 게이트 라인들(GL1 내지 GLn), 스토리지 라인들(STL1 내지 STLn), 및 상기 화소부(P)에 포함된 스위칭 소자(PTR)의 게이트 전극(GE)을 포함한다. 또한, 상기 제1 금속 패턴은 상기 제1 주변 영역(PA1)에 배치되는 상기 게이트 패드전극(410)을 포함한다.

이어서, 상기 제1 금속 패턴이 형성된 상기 베이스 기판(401) 위에 게이트 절연층(402)을 형성한다.

도 7 및 도 8b를 참조하면, 상기 게이트 절연층(402)이 형성된 상기 베이스 기판(401) 위에 반도체층(미도시)을 형성하고, 상기 반도체층을 패터닝하여 상기 스위칭 소자(PTR)의 액티브 패턴(403)을 형성한다. 상기 액티브 패턴(403)은 액티브층(403a) 및 오믹 콘택층(403b)의 이중층으로 이루어진다.

이어서, 상기 액티브 패턴(403)이 형성된 상기 베이스 기판(401) 위에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴은 상기 표시 영역(DA)에 배치되는 상기 스위칭 소자(PTR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 또한, 상기 제2 금속 패턴은 상기 제1 주변 영역(PA1)에 배치되는 상기 각 스테이지의 출력 라인(OL)과 연결된 상기 출력 패드전극(420) 및 상기 정전기 방지 패드전극(430)을 포함한다.

상기 제2 금속 패턴이 형성된 상기 베이스 기판(401) 위에 보호 절연층(404)을 형성한다.

도 7 및 도 8c를 참조하면, 상기 보호 절연층(404)을 식각하여 상기 스위칭 소자(PTR)의 드레인 전극(DE)을 노출시키는 콘택홀(405), 상기 게이트 패드전극(410)을 노출시키는 콘택홀들(412, 414) 및 상기 출력 패드전극(420)을 노출시키는 콘택홀들(422 424)을 형성한다.

상기 콘택홀들(405, 412, 414, 422, 424)이 형성된 상기 베이스 기판(401) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 투명 전극패턴을 형성한다. 상기 투명 전극패턴은 상기 화소부(P)에 포함된 화소 전극(PE) 및 상기 연결 패드전극(440)을 포함한다.

본 실시예에 따르면, 상기 게이트 패드전극(410)과 상기 출력 패드전극(420) 사이에 상기 정전기 방지 패드전극(430)을 구비함으로써, 상기 게이트 라인들(GL1 내지 GLn)로부터 상기 게이트 구동회로(406)로 정전기가 유입되는 것을 방지할 수 있다.

이상에서 설명한 바와 같이, 본 발명의 실시예들에 따르면, 표시 기판의 제조 공정 중 발생하는 음의 정전기 및 양의 정전기로 인해 게이트 구동회로가 손상되는 것을 방지할 수 있다. 따라서 액정 표시패널의 수율이 향상된다.

이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 표시 기판 110 : 게이트 구동회로
122 : 개시패드 122a : 수직개시라인
132 : 스토리지 연결라인 160 : 제1 정전기 분산부
162 : 제1 정전기 다이오드부 164 : 제2 정전기 다이오드부
165a : 제1 정전기 분산라인 165b : 제1 정전기 분산라인
170 : 제2 정전기 분산부 180 : 제3 정전기 분산부

Claims

복수의 화소부들을 포함하는 표시 영역 및 상기 표시 영역을 둘러싸는 주변영역으로 이루어진 베이스 기판;
상기 표시 영역에 배치되고, 상기 주변 영역까지 연장된 복수의 게이트 라인들;
상기 주변 영역에 배치되고, 상기 주변 영역으로 연장된 상기 게이트 라인들과 연결되어 상기 게이트 라인들에 게이트 신호들을 제공하는 복수의 스테이지들을 포함하며, 첫 번째 스테이지에 수직개시신호가 인가되어 구동이 개시되는 게이트 구동회로;
상기 주변 영역에 배치되고, 상기 수직개시신호를 인가하는 개시패드; 및
상기 개시패드와 전기적으로 연결되어, 상기 게이트 구동회로에 유입되는 정전기를 분산시키는 제1 정전기 분산부를 포함하는 표시 기판.
제1항에 있어서, 상기 개시패드 및 상기 첫 번째 스테이지에 전기적으로 연결되어 상기 첫 번째 스테이지에 상기 수직개시신호를 전달하는 수직개시라인; 및
상기 수직개시라인과 교차되게 배치되어 상기 제1 정전기 분산부와 전기적으로 연결된 제1 정전기 분산라인을 더 포함하는 것을 특징으로 하는 표시 기판.
제2항에 있어서, 상기 제1 정전기 분산부는
상기 수직개시라인 및 상기 제1 정전기 분산라인에 전기적으로 연결된 제1 정전기 다이오드부; 및
상기 수직개시라인에 상기 제1 정전기 다이오드부와 병렬 연결된 제2 정전기 다이오드부를 더 포함하는 것을 특징으로 하는 표시 기판.
제3항에 있어서, 상기 제1 및 제2 정전기 다이오드부들 각각은
상기 수직개시라인과 연결된 제1 제어 전극 및 제1 입력 전극, 상기 제1 입력 전극과 이격되고 상기 제1 정전기 분산라인과 연결된 제1 출력 전극을 포함하는 제1 다이오드; 및
상기 제1 정전기 분산라인과 연결된 제2 제어 전극, 상기 수직개시라인과 연결된 제2 입력 전극, 및 상기 제1 출력 전극과 연결된 제2 출력 전극을 포함하는 제2 다이오드를 포함하는 것을 특징으로 하는 표시 기판.
제2항에 있어서, 상기 표시 영역 상에 상기 게이트 라인과 평행하게 배치되고, 상기 주변 영역까지 연장된 복수의 스토리지 라인들;
상기 주변 영역에 배치되고, 상기 주변 영역으로 연장된 상기 스토리지 라인들과 교차하는 방향으로 연장되어 상기 스토리지 라인들의 단부를 연결하는 스토리지 연결라인; 및
상기 주변 영역에 배치되어 상기 스토리지 연결라인과 연결되고, 상기 스토리지 연결라인에 유입된 정전기를 분산시키는 제2 정전기 분산부를 더 포함하는 것을 특징으로 하는 표시 기판.
제5항에 있어서, 상기 제2 정전기 분산부와 전기적으로 연결된 제2 정전기 분산라인; 및
상기 제1 및 제2 정전기 분산라인들과 전기적으로 연결되어, 상기 제1 정전기 분산부 및 상기 제2 정전기 분산부를 통해 유입된 정전기를 분산하는 제3 정전기 분산부를 더 포함하는 것을 특징으로 하는 표시 기판.
복수의 화소부들을 포함하는 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진 베이스 기판;
상기 표시 영역에 배치되고, 상기 주변 영역까지 연장된 게이트 라인;
상기 주변 영역에 배치되고 상기 게이트 라인에 게이트 신호를 제공하는 게이트 구동회로;
상기 주변 영역에 배치되어 상기 주변 영역으로 연장된 상기 게이트 라인의 일단과 연결된 게이트 패드전극;
상기 주변 영역에 배치되어 상기 게이트 구동회로의 출력단과 전기적으로 연결된 출력 패드전극; 및
상기 출력 패드전극과 상기 게이트 패드전극 사이에 상기 출력 패드전극과 동일한 물질로 형성되고, 상기 게이트 라인으로 유입되는 정전기를 방지하는 정전기 방지 패드전극을 포함하는 표시 기판.
제7항에 있어서, 상기 게이트 패드전극, 상기 출력 패드전극, 및 상기 정전기 방지 패드전극을 덮도록 배치되어 상기 출력 패드전극 및 상기 게이트 패드전극을 전기적으로 연결하는 연결 패드전극을 더 포함하는 것을 특징으로 하는 표시 기판.
제8항에 있어서, 상기 정전기 방지 패드전극은 상기 연결 패드전극과 전기적으로 플로팅된 것을 특징으로 하는 표시 기판.
제9항에 있어서, 상기 정전기 방지 패드전극은 접지전압을 인가받는 것을 특징으로 하는 표시 기판.
복수의 화소부들을 포함하는 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진 베이스 기판;
상기 표시 영역에 배치되고, 상기 주변 영역까지 연장된 게이트 라인;
상기 주변 영역에 배치되고 상기 게이트 라인에 게이트 신호를 제공하는 게이트 구동회로;
상기 주변 영역에 배치되어 상기 주변 영역으로 연장된 상기 게이트 라인의 일단과 연결된 게이트 패드전극;
상기 주변 영역에 배치되어 상기 게이트 구동회로의 출력단과 전기적으로 연결된 출력 패드전극; 및
상기 출력 패드전극과 상기 게이트 패드전극 사이에 상기 출력 패드전극과 동일한 물질로 형성되고, 상기 게이트 라인으로 유입되는 정전기를 방지하는 제1 정전기 방지 패드전극을 포함하고,
상기 게이트 패드전극, 상기 출력 패드전극, 및 상기 제1 정전기 방지 패드전극을 덮도록 배치되어 상기 출력 패드전극 및 상기 게이트 패드전극을 전기적으로 연결하는 연결 패드전극을 더 포함하며,
상기 출력 패드전극과 상기 제1 정전기 방지 패드전극 사이에 배치되고, 상기 게이트 패드전극과 동일한 물질로 형성된 제2 정전기 방지 패드전극을 더 포함하는 것을 특징으로 하는 표시 기판.
제11항에 있어서, 상기 연결 패드전극은 상기 제1 및 제2 정전기 방지 패드전극들과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
제11항에 있어서, 상기 표시 영역 상에 상기 게이트 라인과 평행하게 배치된 스토리지 라인;
상기 주변 영역에 상기 스토리지 라인과 교차되는 방향으로 배치되고, 상기 스토리지 라인의 단부와 연결된 스토리지 연결라인; 및
상기 게이트 패드전극과 상기 스토리지 연결라인 사이에 상기 게이트 라인과 교차되게 배치되고, 상기 게이트 라인과 전기적으로 플로팅된 제3 정전기 방지 패드전극을 더 포함하는 것을 특징으로 하는 표시 기판.
제13항에 있어서, 상기 제3 정전기 방지 패드전극은 접지전압을 인가받는 것을 특징으로 하는 표시 기판.
베이스 기판의 표시 영역에 형성되는 게이트 라인, 상기 표시 영역을 둘러싸는 주변 영역에 상기 게이트 라인의 일단과 연결된 게이트 패드전극을 포함하는 제1 금속 패턴을 형성하는 단계;
상기 제1 금속 패턴이 형성된 베이스 기판 위의 상기 표시 영역에 형성된 데이터 라인, 상기 주변 영역에 형성된 게이트 구동회로의 출력단에 연결된 출력 패드전극, 및 상기 출력 패드전극 및 상기 게이트 패드전극 사이에 형성되는 정전기 방지 패드전극을 포함하는 제2 금속 패턴을 형성하는 단계; 및
상기 제2 금속 패턴이 형성된 베이스 기판 위의 상기 게이트 라인과 상기 데이터 라인에 전기적으로 연결되는 화소 전극을 포함하는 투명 전극 패턴을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
제15항에 있어서, 상기 투명 전극 패턴을 형성하는 단계는,
상기 제2 금속 패턴이 형성된 베이스 기판 위에 상기 게이트 패드전극, 상기 출력 패드전극, 및 상기 정전기 방지 패드전극을 커버하고, 상기 게이트 패드전극 및 상기 출력 패드 전극을 전기적으로 연결하는 연결 패드전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
제16항에 있어서, 상기 정전기 방지 패드전극은 상기 연결 패드전극과 전기적으로 플로팅된 것을 특징으로 하는 표시 기판의 제조 방법.
베이스 기판의 표시 영역에 형성되는 게이트 라인, 상기 표시 영역을 둘러싸는 주변 영역에 상기 게이트 라인의 일단과 연결된 게이트 패드전극을 포함하는 제1 금속 패턴을 형성하는 단계;
상기 제1 금속 패턴이 형성된 베이스 기판 위의 상기 표시 영역에 형성된 데이터 라인, 상기 주변 영역에 형성된 게이트 구동회로의 출력단에 연결된 출력 패드전극, 및 상기 출력 패드전극 및 상기 게이트 패드전극 사이에 형성되는 제1 정전기 방지 패드전극을 포함하는 제2 금속 패턴을 형성하는 단계; 및
상기 제2 금속 패턴이 형성된 베이스 기판 위의 상기 게이트 라인과 상기 데이터 라인에 전기적으로 연결되는 화소 전극을 포함하는 투명 전극 패턴을 형성하는 단계를 포함하고,
상기 제1 금속 패턴을 형성하는 단계는
상기 출력 패드전극과 상기 제1 정전기 방지 패드전극 사이에 형성되는 제2 정전기 방지 패드전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
제18항에 있어서, 상기 투명 전극 패턴을 형성하는 단계는,
상기 제2 금속 패턴이 형성된 베이스 기판 위에 상기 게이트 패드전극, 상기 출력 패드전극, 및 상기 제1 및 제2 정전기 방지 패드전극을 커버하고, 상기 게이트 패드전극, 상기 출력 패드전극, 및 상기 제1 및 제2 정전기 방지 패드전극을 전기적으로 연결하는 연결 패드전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
제19항에 있어서, 상기 제2 금속 패턴을 형성하는 단계는
상기 주변 영역에 상기 표시 영역에 형성된 스토리지 라인과 교차하는 방향으로 연장되어 상기 스토리지 라인의 단부를 연결하는 스토리지 연결라인, 및 상기 게이트 패드전극과 상기 스토리지 연결라인 사이에 상기 게이트 라인과 교차되게 배치되고 상기 게이트 라인과 전기적으로 플로팅된 제3 정전기 방지 패드전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.