KR101635165B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101635165B1
KR101635165B1 KR1020080127126A KR20080127126A KR101635165B1 KR 101635165 B1 KR101635165 B1 KR 101635165B1 KR 1020080127126 A KR1020080127126 A KR 1020080127126A KR 20080127126 A KR20080127126 A KR 20080127126A KR 101635165 B1 KR101635165 B1 KR 101635165B1
Authority
KR
South Korea
Prior art keywords
layer
insulating film
electrode
contact portion
delete delete
Prior art date
Application number
KR1020080127126A
Other languages
English (en)
Other versions
KR20090066223A (ko
Inventor
나오키 하야시
야스노부 히로마스
히로후미 후지오카
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20090066223A publication Critical patent/KR20090066223A/ko
Application granted granted Critical
Publication of KR101635165B1 publication Critical patent/KR101635165B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

복수의 구동 소자, 및 상기 구동 소자에 전기적으로 접속된 배선부를 포함하는 표시 장치로서, 상기 구동 소자 및 상기 배선부 상에 각 구동 소자에 대응하여 형성된 복수의 제1 전극; 상기 제1 전극 상에 각각 형성된 복수의 발광부; 상기 발광부로부터의 광을 투과하는 재료로, 상기 발광부 상에 형성된 공통의 제2 전극; 상기 제2 전극보다 저저항의 보조 배선부; 및 복수의 도전성층의 적층 구조로 형성되고, 상기 제2 전극과 상기 보조 배선부를 전기적으로 상호 접속하는 접촉부(contact part)를 포함하며, 상기 접촉부의 상기 도전성층 중 적어도 최하층의 도전성층은 상기 제2 전극과 직접 접촉되어 있는 표시 장치이다.

Description

표시 장치 및 그 제조 방법 {DISPLAY DEVICE AND METHOD FOR PRODUCTION THEREOF}
본 발명은 상면 발광 방식(top emitting type)의 표시 장치 및 그 제조 방법에 관한 것이다.
관련 출원의 상호참조
본 발명은 2008년 5월 9일과 2007년 12월 18일에 각각 일본 특허청에 출원된, 일본 특허출원 제2008-123004호와 제2007-326595호에 관련된 내용을 포함하며, 이들 출원에 개시된 내용 전부는 참조에 의해 본 명세서에 포함된다.
최근, 평판 표시 장치(flat pannel display device) 중에서 주목을 받고 있는 것은 유기 EL(Electro Luminescence)을 이용하여 영상을 표시하는 유기 EL 표시 장치이다. 유기 EL 표시 장치는 유기 EL 소자 자체의 발광을 이용하고 있기 때문에, 시야각이 넓고 소비 전력이 낮다. 또한, 유기 EL 표시 장치는 고정밀도의 고속 비디오 신호에 대한 높은 응답성으로 인해, 특히 영상 기술 분야에서의 실용화가 예상된다. 또한, 유기 EL 표시 장치는, 유기 발광 재료가 고유의 플렉시블 특성(flexible property)을 나타낼 수 있도록 하는 플렉시블 플라스틱 기판 상에 형 성되는 경우, 플렉시블 장치로서의 용도를 발견할 것이기 때문에 주목을 받고 있다.
유기 EL 표시 장치는 액티브 매트릭스 방식(active matrix type)이나 패시브 매트릭스 방식(passive matrix type) 중 어느 하나의 구동 방식을 채용한다. 액티브 매트릭스 방식은
구동 소자로서 TFT(Thin Film Transistor, 박막 트랜지스터)를 채용하는 액티브 매트릭스 방식은, 응답성과 해상력에 있어 패시브 매트릭스 방식보다 우수하다. 그러므로, 액티브 매트릭스 방식은 전술한 특성의 유기 EL 표시 장치에 특히 적합한 것으로 생각된다. 액티브 매트릭스형의 유기 EL 표시 장치는, 복수의 유기 EL 소자(각각 유기 발광층을 포함함)와 이 유기 EL 표시 소자들을 구동시키기 위한 구동 소자(또는 전술한 TFT)가 배치된 구동 패널을 가진다. 이 구동 패널과 밀봉 패널이 유기 EL 소자를 그들 사이에 유지하도록 접착층으로 접합된다. 유기 EL 소자 각각은 한 쌍의 전극 사이에 유기 발광층을 가진다.
유기 EL 표시 장치는 하면 발광 방식(bottom emission type)과 상면 발광 방식(top emission type)이 있다. 하면 발광 방식은, 각각의 유기 EL 소자가 전술한 구동 패널을 통하여 광을 방출할 수 있도록 한다. 상면 발광 방식은, 각각의 유기 EL 소자가 전술한 밀봉 패널을 통하여 광을 방출할 수 있도록 한다. 상면 발광 방식이 개구율을 높게 할 수 있으므로 개발의 주류가 되고 있다.
한편, 상면 발광 방식의 유기 EL 표시 장치는 밀봉 패널 상의 전극(광을 인출함)들이 모든 유기 EL 소자에 공통되도록 구성된다. 이 전극들은 ITO(Indium Tin Oxide, 산화 인듐 주석)과 같은 광투과성의 도전 재료로 이루어진다. 유감스럽게도, ITO는 통상의 금속 재료보다 저항률(resistivity)이 2∼3 자릿수 높다. 고저항률은 광사출(光射出)) 전극에 인가된 전압을 불균일하게 한다. 이 때문에 표시 품질이 저하된다.
이 문제를 다루기 위해, 예를 들면, 일본 공개특허공보 제2002-318556호(이하, 특허 문헌 1이라 함)에는, 광사출 전극과 접속하기 위한 보조 배선을 구동 패널 상의 전극과 동일 레벨 및 동일 재료로 형성하는 기술이 개시되어 있다.
광사출 전극보다 저항률이 낮은 재료로 보조 배선을 형성하고, 이것을 광사출 전극과 접속한다면, 전극 내의 불균일한 전압 분포로 인한 전술한 문제를 어느 정도 해결할 수 있을 것이다.
그러나, 전술한 특허 문헌 1에 개시된 기술은, 구동 패널 상의 전극이 알루미늄이나 알루미늄 합금으로 이루어진 경우, 그 전극과 동일 재료로 이루어진 보조 배선이 표면이 산화된다는 단점이 있다. 표면 산화는 보조 배선과 광사출 전극 사이의 접속 저항(connecting resistance)을 증가시키고, 따라서 산화된 부분에서 큰 전압 강하를 초래한다. 이 전압 강하가 이번에는 장치의 소비 전력을 증대시킨다.
전술한 바와 같이, 종래기술은 보조 배선에 의하지 않고 소비 전력의 증대를 회피하는 것이 곤란하고, 또한 광사출 전극 전체에 균일한 전압 분포를 실현하여 표시 품질을 향상시키는 것이 곤란하다.
본 실시예는 이러한 점에 감안하여 완성되었다. 보조 배선에 의하지 않고 저소비 전력을 달성하고, 또한 표시 품질을 향상시킨, 상면 발광 방식의 표시 장치 및 그 제조 방법을 제공하는 것이 바람직하다.
본 실시예는 복수의 구동 소자, 및 상기 구동 소자에 전기적으로 접속된 배선부를 구비한 표시 장치에 관한 것으로서, 구동 소자 및 상기 배선부 상에 각 구동 소자에 대응하여 형성 복수의 제1 전극, 상기 제1 전극 상에 각각 형성된 복수의 발광부, 및 상기 발광부로부터의 광을 투과하는 재료로, 상기 발광부 상에 형성된 공통의 제2 전극을 포함한다.
상기 표시 장치는 또한 상기 제2 전극보다 저저항의 보조 배선부, 및 복수의 도전성층의 적층 구조로 형성되고 상기 제2 전극과 상기 보조 배선부를 전기적으로 상호 접속하는 접촉부(contact part)를 포함하며, 상기 접촉부의 복수의 도전성층 중 적어도 최하층의 도전성층은 상기 제2 전극과 직접 접촉되어 있다.
본 실시예에 따른 표시 장치는, 제2 전극과 보조 배선이 도전성의 접촉부를 통하여 전기적으로 상호 접속되도록 구성된다. 이 구조의 이점은 보조 배선의 표면이 산화하더라도 접촉 저항(contact resistance)이 증대하지 않는다는 것이다. 또한, 접촉부의 복수의 도전성층 중 적어도 최하층의 도전성층이 제2 전극과 직접 접촉되므로, 상층의 도전성층이 대기 중에서 표면 산화하여, 제2 전극(광사출 전극)과의 전기적 접속이 손상되더라도 하층의 도전성층과 광사출 전극 사이에는 양호한 전기 접속이 여전히 유지된다.
본 실시예는 또한, 기판 상에, 복수의 구동 소자와 배선부를 전기적으로 상호 접속되도록 형성하는 단계, 복수의 도전성층의 적층 구조를 가지는 접촉부를 형 성하는 단계, 및 상기 복수의 구동 소자 및 배선부 상에, 상기 구동 소자에 각각 대응하는 복수의 제1 전극을 형성하고 또한 보조 배선부를 형성하는 단계를 포함하는 표시 장치의 제조 방법에 관한 것이다. 상기 방법은 또한 상기 제1 전극 상에 발광부를 각각 형성하는 단계, 및 상기 발광부 상에 각 발광부로부터의 광을 투과하는 재료로 공통의 제2 전극을 형성하는 단계를 포함하고, 상기 보조 배선부는 상기 제2 전극보다 저저항의 재료로 형성되며, 상기 접촉부의 복수의 도전성층 중 적어도 최하층의 도전성층은 상기 제2 전극에 직접 접촉되어 있다.
본 실시예는 또한 기판 상에 복수의 구동 소자와 배선부를 전기적으로 상호 접속되도록 형성하는 단계, 복수의 도전성층의 적층 구조를 가지는 접촉부 및 상기 접촉부와 동일한 적층 구조를 가지는 보조 배선부를 일체로 형성하는 단계, 및 상기 구동 소자 및 상기 배선부 상에, 상기 구동 소자에 각각 대응하는 복수의 제1 전극을 형성하는 단계를 포함하는, 다른, 표시 장치의 제조 방법에 관한 것이다. 상기 방법은 또한 상기 제1 전극 상에 발광부를 각각 형성하는 단계, 및 상기 발광부 상에, 상기 각 발광부로부터의 광을 투과하는 재료로 공통의 제2 전극을 형성하고, 상기 접촉부를 통하여 상기 제2 전극과 상기 보조 배선부를 사이를 전기적으로 접속하는 단계를 포함하고, 상기 보조 배선부는 상기 제2 전극보다 저저항의 재료로 형성되고, 상기 접촉부의 복수의 도전성층 중 적어도 최하층의 도전성층은 상기 제2 전극에 직접 접촉된다.
본 실시예에 따른 표시 장치 및 그 제조 방법은 다음과 같은 이점이 있다. 제2 전극과 보조 배선이 도전성의 접촉부를 통하여 전기적으로 상호 접속되므로, 보조 배선의 표면이 산화하더라도, 접촉 저항은 증대하지 않는다. 따라서, 표시 장치는 보조 배선의 구성에 관계없이, 저소비 전력 및 표시 품질의 향상을 확보할 수 있다.
또한, 접촉부의 최하층의 도전성층이 제2 전극과 직접 전기적으로 접속되므로, 상층의 도전성층이 대기중에서 표면 산화하여 제2 전극(광사출 전극)과의 전기적 접속이 손상되더라도, 하층의 도전성층과 광사출 전극 사이에는 양호한 전기 접속이 여전히 유지된다.
접촉부의 하층에 구동 소자에 가까운 배선층이 배치되어, 평탄화층의 기인하는 단차는 작아지고, 접촉 저항은 감소한다. 따라서 접속 저항을 증대시키지 않고서도 수율을 향상시킬 수 있다.
이하, 본 발명의 실시예에 대하여, 첨부도면을 참조하여 상세하게 설명한다.
[제1 실시예]
도 1은 본 발명의 제1 실시예에 따른 표시 장치(유기 EL 표시 장치)의 구성을 나타낸 것이다. 유기 EL 표시 장치(1)는, 초박형(very thin type)의 유기 컬러 디스플레이 장치 등으로서 사용되는 것이다. 유기 EL 표시 장치(1)는, 투명 기판(10A) 및 이 투명 기판(10A) 상에 매트릭스형으로 배치되어 표시 영역(110)을 형성하는 복수의 유기 EL 소자(EL)로 이루어진다. 유기 EL 표시 장치(1)는 또한, 표시 영역(110)의 주변에 신호선 구동 회로(120) 및 주사선 구동 회로(130)(모두 영상 표시용임)를 가진다.
표시 영역(110) 내에는 화소 구동 회로(140)가 형성되어 있다. 도 2는 화소 구동 회로(140)의 일례를 나타낸 도면이다. 화소 구동 회로(140)는 제1 전극(18A)(후술함)의 아래에 형성되고, 구동 트랜지스터(Tr1), 기록 트랜지스터(Tr2), 커패시터(Cs)(두 트랜지스터 사이에 배치됨), 및 제1 전원선(Vcc)과 제2 전원선(GND) 사이에 구동 트랜지스터(Tr1)에 직렬로 접속된 유기 EL 소자(EL)로 이루어지는 액티브형의 구동 회로이다. 구동 트랜지스터(Tr1) 및 기록 트랜지스터(Tr2)는 일반적인 박막 트랜지스터(TFT)이고, 역 스태거형(inverse tagger type)(이른바, 바텀 게이트형)이나 스태거형(이른바, 탑 게이트형) 중 어느 하나 일 수 있다.
화소 구동 회로(140)는 열방향으로 배치된 복수의 신호선(120A)과 행방향으 배치된 복수의 주사선(130A)을 가진다. 각 신호선(120A)과 각 주사선(130A)의 교차점이, 유기 EL 소자(EL) 중 어느 하나인 서브 픽셀에 대응한다. 각 신호선(120A)은 신호선 구동 회로(120)에 접속되어, 신호선(120A)을 통하여 기록 트랜지스터(Tr2)의 소스 전극에 화상 신호가 공급된다. 각 주사선(130A)은 주사선 구동 회로(130)에 접속되어, 주사선(130A)을 통하여 기록 트랜지스터(Tr2)의 게이트 전극에 주사 신호가 차례로 공급된다.
도 3은 유기 EL 표시 장치(1)의 표시 영역(110)의 평면 구성을 나타낸 도면이다. 도 4는, 도 3의 IV-IV선을 따른 단면도이다.
유기 EL 표시 장치(1)는, 한 쌍의 절연성의 투명 기판(10A, 10B) 및 이들 사이에 유지되는 다층막(multi-layered film)으로 이루진다. 구체적으로, 다층막은위쪽으로 배치되는, 게이트 전극(11), 게이트 절연막(12), 실리콘막(13A), 스토퍼 절연막(14), n+ 비정질 실리콘막(13B) 및 배선층(15A)(소스-드레인 전극)을 포함한다. 이들은 박막 트랜지스터(Tr)를 구성하고 있다. 박막 트랜지스터(Tr) 상에는, 보호 절연막(패시베이션막)(16) 및 평탄화 절연막(17A)이 적층되어 있다. 평탄화 절연막(17A) 상에는, 박막 트랜지스터(Tr)의 형성 영역에 대응하여 유기 EL 소자(EL)가 형성되어 있다.
투명 기판(10A, 10B)은 유리나 플라스틱과 같은 절연성 재료로 구성된다.
박막 트랜지스터(Tr)는 각 유기 EL 소자(EL)를 구동하기 위한 구동 소자이다. 게이트 전극(11)은 몰리브덴(Mo) 등으로 구성되고, 실리콘막(13A)은 박막 트 랜지스터(Tr)의 채널 영역을 구성하며, 비정질 실리콘막 등으로 구성된다.
배선층(15A)은 박막 트랜지스터(Tr)의 소스 전극 및 드레인 전극을 구성하고, 신호선과 같은 배선으로서 기능한다. 배선층(15A)은, 티탄(Ti), 질화 티탄(TiN), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 금(Au), 백금(Pt), 동(Cu), 은, ITO, 및 IZO(Indium Zinc Oxide, 산화 인듐 아연)과 같은 금속 또는 합금으로 구성된다.
배선층(15A)은, Mo/Al/Ti, Mo/(AlSi 합금)/Ti, Mo/(AlSiCu 합금)/Ti, 및 Mo/(AlCe 합금)/Ti와 같은, 적층 구조를 가질 수 있다. 보호 절연막(16)은 박막 트랜지스터(Tr)를 보호하기 위한 것이며, SiO2, SiN 및 SiON과 같은 절연 재료 중 1종 이상으로 구성된다. 평탄화 절연막(17A)은 층 구조를 평탄화하여 그 위에 유기 EL 소자(EL)를 형성하기 위한 것이다. 평탄화 절연막(17A)은 감광성의 폴리이미드 수지, 폴리벤즈옥사졸 수지, 노볼락 수지, 폴리히드록시스티렌 수지, 및 아크릴 수지와 같은, 절연성 재료로 구성된다.
각 유기 EL 소자(EL)는 적층 구조를 이루도록 차례로 배치되는, 제1 전극(18A), 유기 발광층(19), 및 제2 전극(20)으로 구성된다. 제1 전극(18A)과 유기 발광층(19)은 평탄화 절연막(17A) 상의 전극 절연막(21)에 의해 상호 분리되어 있다. 도 3에 나타낸 바와 같이, 각각 직사각형 형상을 가지는 유기 EL 소자(EL)는, 투명 기판(10A, 10B)들 사이에 매트릭스형으로 배치되어 있다. 제2 전극(20)은 모든 유기 EL 소자(EL)에 대하여 공통이며, 도 4에 나타낸 바와 같이, 투명 기 판(10A, 10B)들 사이에 균일하게 형성되어 있다.
제1 전극(18A)은 유기 발광층(19)에 전압을 인가하기 위한 전극(애노드 전극 또는 음극 전극)으로서 뿐 아니라, 유기 발광층(19)로부터의 광을 위쪽으로 인도하기 위한 반사 전극으로서도 기능한다. 그러므로, 제1 전극(18A)은 Al, AlNd, 및 AlCe와 같은, 고반사율의 금속 또는 합금으로 구성된다. 유감스럽게도 이들 재료는 표면이 산화하기 쉽다.
유기 발광층(19)은 차례로 퇴적되고, 제1 전극(18A)과 제2 전극(20) 사이에 유지되는 정공 수송층, 발광층 및 전자 수송층(모두 도시하지 않음)으로 구성된다. 제1 전극(18A)과 제2 전극(20) 사이에 미리 정해진 전압을 인가하면, 발광층(19)은 주입된 캐리어(정공 및 전자)의 재결합에 의하여, 발광한다.
제2 전극(20)도 유기 발광층(19)에 전압을 인가하기 위한 전극(애노드 전극 또는 음극 전극)으로서 기능한다. 제2 전극(20)은 유기 발광층(19)로부터의 광을 위쪽으로 투과하는 투명 또는 반투명의 전극이다. 제2 전극(20)은 투명 재료(ITO와 IZO 등)나 반투명 재료(MgAg 합금, Cu, Ag, Mg, Al 등)으로 구성된다.
도 3 및 도 4에 나타낸 바와 같이, 제1 전극(18A)들 사이의 영역에는, 제1 전극(18A)과 동일한 레벨로 보조 배선(18B)이 형성되어 있다. 보조 배선(18B)은 제2 전극(20)에 전기적으로 접속하여, 투과성이고 고저항인 제2 전극(20)에서의 불균일한 전압 분포를 없앤다. 그러므로, 보조 배선(18B)은 제2 전극(20)보다 저저항인 재료 또는 제1 전극(18A)에 사용된 것과 동일한 재료로 구성된다.
평탄화 절연막(17A) 및 전극 절연막(21)은 각각, 보조 배선(18B)의 형성 영 역의 일부에 테이퍼형의 부분(tapered part)(위쪽으로 개방됨)을 가진다. 테이퍼형의 개구와 게이트 절연막(12)의 사이에는 도전성의 접촉부(15B)가 형성된다. 접촉부(15B) 위에는, 제2 전극(20)과 보조 배선(18B)이 전기적으로 접속되어 있다.
접촉부(15B)는, 배선층(15A)과 동일한 레벨로, 배선층(15A)과 동일 재료로 형성되어 있다. 구체적으로, 접촉부(15B)는, 티탄(Ti), 질화 티탄(TiN), 알루미늄(Al), 몰리므덴(Mo), 텅스텐(W), 크롬(Cr), 금(Au), 백금(Pt), 동(Cu), ITO, IZO 은(Ag), 또는 이들의 합금으로 구성된다. 접촉부(15B)의 구성요소는, 제2 전극(20)과의 양호한 접촉(바람직하게는, 오믹 접촉)을 제공할 수 있는 도전성 재료를 일부 포함할 수 있다.
확대도인 도 5에 나타낸 바와 같이, 접촉부(15B)는 제1층 내지 제3층으로 이루어진 3층 구조이다. 제1 도전층은 티탄(Ti)으로 이루어진 최하층(15B1)이고, 제2 도전층은 알루미늄(Al)으로 이루어진 중간층(15B2)이며, 제2 도전층은 몰리브덴(Mo)으로 이루어진 최상층(15B3)이다. Ti층(15B1)은 Al층(15B2) 및 Mo층(15B3)보다 폭이 넓다. 이 광폭부(wider part)(W)는 제2 전극(20)와 Ti층(15B1)이 직접 접촉하게 한다. 이렇게 구성된 유기 EL 표시 장치(1)는, 접촉부(15B)의 최하층인 Ti층(15B1)을 통하여 보조 배선(18B)과 제2 전극(20) 사이에 양호한 전기 접속을 확보한다. 이로써, 저소비 전력을 및 표시 품질의 향상을 달성할 수 있다.
최하층(즉, Ti층(15B1)))은 제1 전극(18A)에 대하여 높은 에칭 선택성을 나타내는 재료로 구성되는 것이 바람직하다. 이러한 재료는 제1 전극(18A)을 형성하는 에칭으로부터 Ti층(15B1)을 보호한다. 중간층(즉, Al층(15B2))은 AlSi 합금, AlSiCu 합금, 또는 AlCe 합금으로 구성될 수 있다. 최상층(즉, Mo층(15B3))은 접촉부(15B)에서 보조 배선(18B)이 존재하는 부분에만 존재하고, 후술하는 제조 프로세스에서 보조 배선(18B)의 에칭 시에 소실되기 때문에 보조 배선(18B)이 존재하지 않는 부분에는 존재하지 않는다.
전극 절연막(21)의 개구의 측면은 위쪽으로 점차 확장된다. 전극 절연막(21)의 개구는, 아래에 접촉부(15B)가 형성되어 있는 평탄화 절연막(17A)보다 넓다. 도 4에 나타낸 바와 같이, 제2 전극(20)은 위쪽으로 완만하게 또는 계단형으로 확장된다. 이와 같은 제2 전극(20)은 위쪽으로 완만하게 또는 계단형으로 확장된다. 이렇게 확장됨으로써 그렇지 않은 경우에 제2 전극(20)의 형성 시에 발생할 수 있는 단선 또는 저항값 증가를 방지한다. 이에 대한 자세한 것은 후술한다. 그리고, 전극 절연막(21)은 감광성의 폴리이미드 수지와 같은 절연성 재료로 구성된다.
전술한 유기 EL 소자(EL)에서, 제2 전극(20)은 보호막(도시하지 않음)으로 균일하게 코팅되고, 보호막과 투명 기판(10B)의 사이에는 밀봉 수지(17B)가 형성된다. 이와 같이 구것된 유기 EL 표시 장치(1)는, 유기 발광층(19)으로부터 제2 전극(투명 기판(10B)에 가까움을 통해 위쪽으로 발광한다. 다시 말해, 이것은 상면 발광형이다.
제2 전극(20) 상의 보호막(도시하지 않음)은 SiO2, SiN 또는 SiON과 같은 절연 재료로 구성된다. 밀봉 수지(17B)는 층 구조를 평탄화하여 투명 기판(10B) 상 에 지지되게 한다.
박막 트랜지스터(Tr)가 본 실시예의 "구동 소자"에 대응하고, 유기 발광층(19)가 본 실시예의 "발광부"에 대응하며, 평탄화 절연막(17A) 및 전극 절연막(21)이 본 실시예의 "절연층"에 대응한다.
유기 EL 표시 장치(1)는 도 6 ∼ 도 9b를 참조하여 이하에 설명하는 제조 프로세스로 제조된다. 도 6 ∼ 도 9b는 유기 EL 표시 장치(1)를 제조하기 위한 프로세스의 일부를 나타낸 단면도이다.
먼저, 도 6에 나타낸 바와 같이, 전술한 재료로 구성된 투명 기판(10A) 상에, 스퍼터링법(sputtering), CVD(Chemical Vapor Deposition, 화학 기상 증착)법, 또는 포토리소그래피법을 이용하여 전술한 재료로 이루어지는 게이트 전극(11)(두께 100nm), 게이트 절연막(12)(두께 400nm), 실리콘막(13A)(두께 30nm), 스토퍼 절연막(14)(두께 300nm), n+ 비정질 실리콘막(13B)(두께 100nm) 및 배선층(15A)(두께 600nm)를 차례로 형성한다. 이렇게 하여 매트릭스형으로 배열된 박막 트랜지스터(Tr)를 얻는다.
배선층(15A)을, 예를 들면, 스퍼터링법에 의해 형성할 때, 배선층(15A)에 사용되는 것과 동일한 재료로 배선층(15A)과 동일한 구조의 접촉부(15B)를 동시에 형성한다. 접촉부(15B)는, 게이트 절연막(12) 상에, 즉 배선층(15A)과 동일한 레벨로 도 4에 나타낸 바와 같은 제1 전극(18A)들 사이의 영역에 형성된다.
접촉부(15B)를 형성하는 프로세스는 도 7a, 도 7b, 및 도 7c에 나타낸 3단계 로 이루어진다. 도 7a에 나타낸 바와 같이, 게이트 절연막(12)을 스퍼터링법에 의해 Ti층(15B1)(두께 50nm), Al층(15B2)(두께 500nm) 및 Mo층(15B3)(두께 50nm)으로 차례로 코팅한다. 도 7b에 나타낸 바와 같이, 상층(top layer)을 포토레지스트막(PH)으로 코팅하고, 이를 인산(phosphoric acid), 질산(nitric acid) 및 초산(acetic acid)의 혼합물을 사용한 에칭 시에 마스크로 사용한다. 이 에칭은 Mo층(15B3)의 마스크가 없는 부분을 제거하고 또한 Al층(15B2)의 마스크가 없는 부분을 선택적으로 제거한다. 도 7c에 나타낸 바와 같이, 염소 가스를 사용한 건식 에칭으로 Ti층(15B1)을 선택적으로 제거하여, 도 3에 나타낸 바와 같이 Ti층(15B1)의 표면을 일부 노출시켜 광폭부(W)를 형성한다.
끝으로, 포토레지스트막(PH)을 제거한다. 이렇게 하여, 배선층(15A)과 동일한 레벨로 접촉부(15B)가 형성된다.
본 실시예에 따른 프로세스는, 포토리소그래피에 의해, Al층(15B2)을 습식 에칭하고, Ti층(15B1)을 건식 에칭하여 접촉부(15B)를 형성하기 때문에, 에칭에 의한 패턴 불량을 제거할 수 있다.
다시 말해, 본 실시예에 따른 프로세스는 건식 에칭에 기인한 패턴 불량을 감소시키는 이점이 있다. 이 이점은, 포토레지스트 패턴의 선폭(line width)과 에칭된 패턴의 선폭의 차가 작다는 사실에 기인한다. 최상층인 Mo층(15B3)과 중간층인 Al층(15B2)은 습식 에칭하고, 최하층인 Ti층(15B1)은 건식 에칭하므로, Ti층이 AL층보다 넓은 것은 당연하다. Al층(15B2)은 대기중에서 자연 산화하고, 광사출 전극인 제2 전극(20)과의 전기 접속이 불량해진다. 그러나, 최하층인 Ti층(15B1) 과 제2 전극(20) 사이에는 양호한 전기 접속이 유지된다.
또한, Ti/Al/Ti 적층 구조(후술하는 비교예 2 참조)에 대하여 습식 에칭을 수행하는 경우, Al층의 에칭 속도가 상층의 Ti층보다 빠르면, 상층인 Ti층의 에지(edge)가 불안정해져 부서져서 패턴 불량을 일으키는 이물질이 된다. 이는 Ti와 Al의 에칭 속도가 크게 상이하기 때문이다.
박막 트랜지스터(Tr) 및 접촉부(15B)를 형성하는 전술한 프로세스 다음에는, 도 8a∼도 8c에 나타낸 3단계로 이루어진 프로세스가 계속된다.
도 8a에 나타낸 단계는 박막 트랜지스터(Tr) 및 접촉부(15B) 상에, 전술한 바와 동일한 재료로 이루어지는 보호 절연막(16)을 CVD법에 의해 평탄하게 형성한다. 이어서, 보호 절연막(16) 상에, 전술한 재료로 이루어지는 평탄화 절연막(17A)을 스핀 코팅법(spin coating)이나 슬릿 코팅법(slit coating)에 의해 평탄하게 코팅한다. 접촉부(15B)에 대응하는 영역은 포토리소그래피법에 의해 노광 및 현상을 거쳐 개구를 형성한다. 그 후 소성함으로써, 도 8a에서 도면부호 P1로 나타낸 테이퍼형의 측면을 가지는 개구를 얻는다. 평탄화 절연막(17A)은 경사가 완만한 감광성 수지로 형성된다. 또한 하프톤 마스크(half-tone mask) 또는 그레이톤 마스크(gray-tone mask)와 같은 멀티톤 마스크(multi-tone mask)를 사용하거나, 개구의 크기가 상이한 수 개의 마스크를 사용하여 수회 노광을 수행하여 완만하게 경사진 개구를 형성할 수도 있다. 테이퍼의 경사는, 제2 전극(20)의 두께 및 형성 방법에 따라 적당히 설정될 수 있다.
평탄화 절연막(17A)에 개구를 형성한 후, 도 8b에 나타낸 다음 단계에서는, 평탄화 절연막(17A) 및 접촉부(15B)를 스퍼터링법에 의해 금속층(18)(약 300nm 두께)으로 평탄하게 코팅한다. 이 금속층(18)은 전술한 제1 전극(18A) 및 보조 배선(18B)에 사용된 것과 동일한 재료로 형성된다.
금속층(18)을 형성한 후, 도 8c에 나타낸 다음 단계에서는, 금속층(18)을 포토리소그래피법에 의해 선택적으로 에칭함으로써, 도 3 및 도 4에 나타낸 제1 전극(18A) 및 보조 배선(18B)을 형성한다. 제1 전극(18A)은 박막 트랜지스터(Tr)에 대응하는 위치에 형성되고, 보조 배선(18B)은 제1 전극(18A)들 사이의 영역에 형성된다. 보조 배선(18B)의 일부가 접촉부(15B)와 전기적으로 접속되도록 패터닝한다. 접촉부(15B)는 금속층(18)에 대하여 에칭 선택비(etching selectivity)가 높은 재료로 형성되어야 하는 건 아니며, 도전성의 재료에 대하여 선택비가 높은 재료로 형성될 수도 있다. 이 접촉부(15B)의 도전성 재료가 함께 에칭될 가능성은 없다. 또한 적당한 에칭 방법을 선택할 수 있다.
제1 전극(18A) 및 보조 배선(18B)을 형성한 후, 도 9a에 나타낸 다음 단계에서는, 평탄화 절연막(17A), 제1 전극(18A) 및 보조 배선(18B)에, 전술한 재료로 이루어지는 전극 절연막(21)을 스핀 코팅법이나 슬릿 코팅법에 의해 균일하게 코팅한다. 이어서, 이 코팅을 포토리소그래피법에 의해 원하는 형상으로 패터닝하여, 제1 전극(18A)과 유기 발광층(19)을 상호 분리시킨다. 이때, 접촉부(15B)에 대응하는 영역을 포토리소그래피법에 의해 선택적으로 제거하여, 도 9a에서 도면부호 P2로 나타낸 테이퍼형의 개구를 형성한다. 이 테이퍼형 개구는 경사가 가능한 한 완만하도록 형성된다. 이 목적은 하프톤 마스크 및 그레이톤 마스크와 같은 멀티 톤 마스크를 사용하거나 개구의 크기와 상이한 수개의 마스크에 의해 수회 노광을 반복함으로써 달성된다. 전극 절연막(21) 내의 개구는 위쪽으로 개구된 테이퍼 형상이어야 한다.
전극 절연막(21)을 형성한 후, 도 9b에 나타낸 다음 단계에서는, 제1 전극(18A)에 유기 발광층(19)을 진공 증착법에 의해 코팅한다. 그리고, 유기 발광층(19), 전극 절연막(21), 평탄화 절연막(17A), 접촉부(15B) 및 보조 배선(18B) 에, 진공 증착법에 의해 전술한 재료와 동일한 재료로 이루어지는 제2 전극(20)(두께 약 10nm)을 코팅한다.
마지막으로, 제2 전극(20)에, CVD법에 의해 전술한 재료와 동일한 재료로 이루어지는 보호막(도시하지 않음)을 평탄하게 코팅한다. 이 보호막(도시하지 않음) 상에 밀봉 수지(17B)를 주조(cast)하고, 어셈블리 전체를 투명 기판(10B)들 사이에 유지한다. 이렇게 하여 본 실시예에서 의도한 대로 도 3 및 도 4에 나타낸 EL 표시 장치(1)를 얻는다.
유기 EL 표시 장치(1)는 다음과 같이 동작한다. 배선층(15A) 및 박막 트랜지스터(Tr)를 통하여 제1 전극(18A)에 전압이 인가되면, 제1 전극(18A)과 제2 전극(20) 사이의 전위차에 비례하는 휘도로 유기 발광층(19)이 발광한다. 유기 발광층(19)으로부터의 광은 제1 전극(18A)에 의해 반사되어 제2 전극을 투과한다. 이로써, 방출된 광은 투명 기판(10B)을 통하여 도 4의 윗쪽으로 사출(emerge)된다. 각 화소 내의 유기 EL 소자(EL) 각각은 화소 신호에 따라 발광하고, 유기 EL 표시 장치(1)는 요구된 화상을 표시한다.
유기 EL 표시 장치(1)의 이점은 다음과 같다. 제2 전극(20)과 보조 배선(18B)은, 표면 산화가 어렵고 제2 전극(20)과의 양호한 접속(바람직하게는, 오믹 접속)을 제공하는 도전성의 접촉부(15B)를 통하여 전기적으로 접속된다. 그러므로, 제1 전극(18A)과 동일한 재료로 이루어지는 보조 배선(18B)의 표면 산화가 발생하더라도 제2 전극(20)과 보조 배선(18B) 사이의 접속 저항은 증대되지 않는다. 구체적으로는, 도 4에 나타낸 바와 같이, 전기적인 접속의 경로(P)는, 제2 전극(20) → 최하층의 Ti층(15B1)의 광폭부(W) → 중간층의 Al층(15B2) → 최상층의 Mo층(15B3) → 보조 배선(18B)이다.
또한, 도 10에 나타낸 종래의 유기 EL 표시 장치(101)(비교예 1)는, 보조 배선(118B)이 제1 전극(118A)과 동일한 레벨로 제1 전극(118)과 동일 재료로 형성되고, 제2 전극(120)과 직접 접속되어 있는 것이다. 이 구성의 단점은 보조 배선(118B)이 표면 산화되면, 제2 전극(120)과 보조 배선(118B) 사이의 접속 저항이 증대한다는 것이다.
이와는 대조적으로, 본 실시예의 유기 EL 표시 장치(1)는, 보조 배선(18B)이 제1 전극(18A)과 동일한 레벨로 형성되고, 제1 전극(18A)과 보조 배선(18B) 사이의 영역의 보조 배선(18b)의 일부만이 배선층(15A)과 동일한 레벨로 접촉부(15B)와 접속된다. 그러므로, 접촉부(15B)를 형성할 때, 박막 트랜지스터(Tr)나 배선층(15A)에 의해 레이아웃이 제한받지 않는다.
이상과 같이, 본 실시예의 특징은, 제2 전극(20)과 보조 배선(18B)을 도전성의 접촉부(15B)를 통하여 전기적으로 상호 접속시키고, 보조 배선(18B)의 일부만을 접촉부(15B)와 접속시킨다. 이 구성의 이점은, 보조 배선(18B)이 표면 산화하더라도 접촉 저항이 증대할 가능성이 없고, 접촉부(15B)를 형성할 때 레이아웃이 제한받지 않는다는 것이다. 이로써 레이아웃의 자유도와 저소비 전력을 확보하고, 그 결과 유기 EL 표시 장치(1)의 표시 품질을 향상시킨다.
접촉부(15B)를 형성할 때 레이아웃의 제한을 받지 않다는 것은, 무리한 레이아웃에 의해 배선층(15A)에서 발생할 수 있는 단락(short)으로 인한 결함으로부터 자유를 가져온다.
접촉부(15B)를 배선층(15A)과 동일한 레벨로 배선층(15A)과 동일한 재료로 형성하는 것은, 접촉부(15B)를 형성하더라도 제조 단계를 증가시키지 않으려는(따라서 제조 비용을 낮게 유지하려는) 이유에서이다. 다시 말해, 배선층(15A)과 접촉부(15B)를 동일한 단계에서 형성하므로, 제조 프로세스를 간소화할 수 있다.
게다가, 접촉부(15B)를 제1 전극(18A)에 대하여 에칭 선택비가 높은 재료로 형성하는 것은, 금속층(18)을 에칭하여 제1 전극(18A) 및 보조 배선(18B)을 형성할 때, 접촉부(15B)를 에칭할 가능성을 없앤다. 이로써 접촉부(15B)의 형성을 확실하게 한다.
또한, 평탄화 절연막(17A) 및 전극 절연막(21)의 측면(위쪽으로 확장됨)을 테이퍼형으로 형성하는 것은, 개구의 측면에서의 제2 전극(20)의 단선 및 저항값 증대를 회피한다. 이로써 제조 수율이 양호해진다.
또한, 본 실시예는 접촉부(15B)를 적층 구조로 한다. 즉, 접촉부(15B)는 최하층의 Ti층(15B1)(제1 도전층), 중간층의 Al층(15B2)(제2 도전층), 및 최상층의 Mo층(15B3)으로 구성된다. 그리고, Ti층(15B1)은 Al층(15B2) 및 Mo층(15B3)보다 넓은 광폭부(W)를 가져, 제2 전극(20)과 Ti층(15B1)이 직접 접촉하게 된다. 이 구조의 이점은, 중간층의 Al층(15B2)이 대기중에서 자연 산화하여 제2 전극(20)(광 인출 전극)과의 전기적 접촉이 불량해지더라도, 최하층의 Ti층(15B1)과 광사출 전극 사이에는 양호한 전기적 접촉이 여전히 유지된다.
또한, 혼합된 산(mixed acid)을 에칭액으로 사용하여 Mo층(15B3) 및 Al층(15B2)을 습식 에칭한 다음, 염소 가스를 사용하여 Ti층(15B1)을 건식 에칭하여 접촉부(15B)를 형성하는 것은, 포토레지스트 패턴의 선폭과 에칭된 패턴의 선폭의 차가 작다는 건식 에칭의 이점을 활용하면서, 건식 에칭에 기인하는 패턴 불량을 감소시킨다. 상세한 것에 대하여는 후술한다.
[제2 실시예]
본 발명의 제2 실시예에 관한 표시 장치에 대하여 설명한다. 제1 실시예의 구성 요소와 동일한 구성 요소에는 동일한 도면부호를 부여하여, 반복 설명하지 않는다.
도 11은 본 실시형태에 관한 표시 장치(유기 EL 표시 장치)의 접촉부(25B)의 구성을 나타낸 단면도이다. 접촉부(25B)는 투명 기판(11A) 상에 박막 트랜지스터(Tr)에 연결되는 소스 신호선 또는 게이트 배선과 동일한 최하층인 저저항 배선층(26)을 가진다. 저저항 배선층(26)은 두께가 500nm이며, 그 위에는, 게이트 전극(11)과 동일한 층, 게이트 절연층(12), 실리콘막(13A), 스토퍼 절연막(14), 및 n+ 비정질 실리콘막(13B)이 위쪽으로 차례로 형성되어 있다. 저저항 배선층(26)은 디스플레이의 대화면화 및 고정밀도화에 따라 게이트 배선, 소스 신호선, 및 전류 공급선이 그 길이에 비례하여 저항이 증대되는 것을 방지한다. 그리고, 저저항 배선층(26)은 박막 트랜지스터(Tr)에서는 불필요하므로, 도 5에 나타낸 제1 실시예에는 포함되어 있지 않다. 박막 트랜지스터(Tr)와 보호 절연막(16)에 관한 부분을 제외하고는 제1 실시예의 구성과 동일하다.
본 실시예는 접촉부(25B)의 하층에 저저항 배선층(26)이 존재하는 것이다. 이 구성은 제1 전극(18B)과 제2 전극(20) 사이의 거리가 짧아지므로, 평탄화막에 기인하는 단차가 작아져, 제1 실시예에 비해 접촉 저항이 감소하고, 단선에 의한 저항 상승도 쉽게 발생하지 않는다. 제2 실시예의 다른 효과는 제1 실시예의 효과와 동일하다.
이하, 제1 실시예 및 제2 실시예의 접촉부(15B, 25B)는, 접촉 저항이 도 12에 나타낸 비교예 2의 접촉 저항과 상이하며, 이에 대하여 설명한다.
(비교예 2)
도 12는 비교예 2의 접촉부(115B)의 구조를 나타낸 단면도이다. 접촉부(115B)는 도 5의 접촉부(15B)에 대응한다. 배선층(115A) 및 접촉부(115B)는 각각, Ti층(115B3)(두께 50nm). Al층(115B2)(두께 500nm), 및 Ti층(115B1)(두께 50nm)으로 구성된 3층 구조이다. 제2 전극(120)은 상층의 Ti층(115B3)과 전기적으로 접속하도록, 보호 절연막(116) 및 평탄화 절연막(117A) 상에 배치되어 있다. 이 구조를 제외하고는, 비교예 2는 전술한 제1 실시예 및 제2 실시예와 동일하다.
또한, 비교예 2의 구조는, 본 출원인이 2006년 6월 19일에 제출한 출원(일본특허출원 제2006-168906호)에 첨부된 명세서에 포함되어 있다. 이 선출원의 발명은, 최상층이 Ti로 이루어지는 적층 구조의 접촉부(115B)에 의해 보조 배선(118B)과 제2 전극(120)(광을 인출함) 사이의 양호한 전기 접속을 달성하는 것이다. 이러한 우수한 전기 접속은 구동 패널에 가까운 전극의 반사율을 높이고 보조 배선의 저항을 낮출 것으로 기대된다.
그리고, 비교예 2와 마찬가지로, 보조 배선(118B)과 제2 전극(120)(광을 인출함) 사이의 전기 접속을 위한 접촉부(115B)가, Ti와 Al의 적층막인 경우, Ti와 Al의 적층막의 에칭은 염소 가스 또는 3 염화 붕소 가스를 사용한 반응성 에칭(reactive etching)에 의해 일반적으로 이루어진다. 그러나, 이 에칭 방법은, Al의 에칭 시에 생성된 이물질에 기인하는 패턴 불량이 발생하는 단점이 있다. 이 단점은, 패널의 대형화나 고정밀도화에 의해 소스 신호선 및 전류 공급선의 저항을 낮추기 위하여, Al막을 더 두껍게 하는 경우에는 수율 저하를 초래한다.
또한, 접촉부(115B)는 박막 트랜지스터(Tr)의 소스-드레인 배선과 같은 레벨로 형성되는 것이 제조 프로세스를 간략화하는데 있어 바람직하다. 그러나, 상면 발광형의 유기 EL 표시 장치의 경우에는, 소스-드레인층과 화소 전극을 형성하는 화소 전극층 사이에, 폴리이미드나 아크릴 수지로 이루어지는 평탄화층을 배치하는 것이 일반적이다. 이 평탄화층은 포토레지스트와 마찬가지의 스핀 코팅에 의해 약 2μm 두께로 형성된다. 이 경우, 광사출 전극은, 평탄화층에 형성된 접촉 구멍(contact hole)을 통하여 접촉부(115B)와 접속된다. 그러나, 이 방법으로 접속 하는 것은 평탄화층의 단차를 넘어야 하고, 접촉 저항이 증가하는 문제가 있다.
이 접촉 저항을 다음의 방법으로 평가하였다. 비교예 2의 경우에는, 접촉부(115B)를 단부가 노출되지 않도록 형성한다. 제1 실시예 및 제2 실시예의 경우에는, 접촉부(15B, 25B)를 Ti층의 단부가 노출되도록 형성한다. 모든 경우에, 제2 전극의 접촉폭은 20μm이고 접촉 길이는 100μm이다. 100μA의 전류값(I)에 의해 생성된 전압값(V)으로부터 저항값(R)을 계산하고, 제1 전극과 제2 전극 사이의 접촉 저항을 측정하였다. 도 13에 그 결과를 나타냈다.
도 13의 결과로부터, 도 5에 나타낸 제1 실시예에 따른 구조는 접촉 저항이 다소 높지만, 도 11에 나타낸 제2 실시예에 따른 구조 및 비교예 2에 따른 구조는 접촉 저항이 거의 동일하다는 것을 알았다. 이 결과는 배선 형성 프로세스에서의 수율을 유지하기 위해 전술한 기술을 사용하더라도 접촉 저항은 실질적으로는 상승하지 않는다는 것을 시사한다. 그리고, 도 5에 나타낸 제1 실시예에 따른 구조는, 접촉부(15B)와 보조 배선(18B)과의 접속에 기인하여 저항이 생기지만, 오믹 접촉 저항이므로, 저항의 상승은 경미하다.
[제3 실시예]
도 14는 본 발명의 제3 실시예에 따른 유기 EL 표시 장치(1)의 표시 영역(110)의 평면 구성을 나타낸 도면이며, 도 15는 도 14의 XV-XV선을 따른 단면도이다. 이 유기 EL 표시 장치(1)는, 보조 배선(15C)이 접촉부(15B)와 동일한 적층 구조이고 접촉부(15B)와 일체로 형성되는 것을 제외하고는, 전술한 제1 실시예에 따른 유기 EL 표시 장치와 동일한 구성이다. 따라서, 대응하는 구성 요소에는 동 일한 도면부호를 부여한다.
본 실시예는, 투명 기판(10A, 10B), 박막 트랜지스터(Tr), 배선층(15A), 접촉부(15B), 보호 절연막(16), 평탄화 절연막(17A), 전극 절연막(21), 밀봉 수지(17B), 및 유기 EL 소자(EL)에 대하여 동일한 구성을 채용한다는 점에서 제1 실시예와 마찬가지이다.
보조 배선(15C)은 제1 전극(18A)들 사이의 영역에, 배선층(15A)과 동일한 레벨로 형성되어 있다. 제1 실시예의 보조 배선(18B)과 마찬가지로, 보조 배선(15C)은 높은 저항을 가지는 투과성의 제2 전극(20)에서의 불균일한 전압 분포를 없애기 위한 것이다. 그러므로, 보조 배선(15C)은 제2 전극(20)보다 저저항이 되도록 구성된다(즉, 저항률이 낮은 재료로 이루어진다). 구체적으로, 보조 배선(15C)은 도 16에 나타낸 바와 같이, 접촉부(15B)와 동일한 적층 구조를 가지며, 접촉부(15B)와 일체로 형성되어 있다. 이 구조에 의해, 유기 EL 표시 장치(1)는 보조 배선(15C)와 접촉부(15B)와의 접촉 저항을 훨씬 작다.
평탄화 절연막(17A) 및 전극 절연막(21)은, 보조 배선(15C)이 형성되는 영역의 일부(도 15 참조)에 테이퍼형의 개구(위쪽으로 확장됨)을 가진다. 개구의 바닥부와 게이트 절연막(12)의 사이에는 배선층(15A)과 동일한 레벨로 도전성의 접촉부(15B)가 형성된다. 이 접촉부(15B) 상에는, 제2 전극(20)과 보조 배선(18B)이 전기적으로 상호 접속되어 있다.
유기 EL 표시 장치(1)는 다음과 같은 방식으로 제조할 수 있다.
먼저, 도 17에 나타낸 바와 같이, 제1 실시예와 마찬가지로, 투명 기판(10A) 상에 복수의 박막 트랜지스터(Tr)를 형성한다.
배선층(15A)과 접촉부(15B)를 동일한 재료로 동시에 형성한다. 접촉부(15B)는 게이트 절연막(12) 상에, 즉 배선층(15A)과 동일한 레벨로, 도 15에 나타낸 바와 같은 제1 전극(18A)들 사이의 영역에 형성된다. 이때, 보조 배선(15C)과 접촉부(15B)를 일체로 형성한다.
먼저, 도 18a에 나타낸 바와 같이, 게이트 절연막(12)에 Ti층(15B1)(두께 50nm), Al층(15B2)(두께 500nm), 및 Mo층(15B3)(두께 50nm)을 차례로 스퍼터법에 의해 코팅한다. 이어서, 도 18b에 나타낸 바와 같이, 포토레지스트막(PH)을 마스크로 하여, 인산, 초산, 및 질산의 화합물을 사용한 습식 에칭을 수행하여 Mo층(15B3)을 부분적으로 제거하고 Al층(15B2)을 선택적으로 제거한다. 이어서, 도 18c에 나타낸 바와 같이, 염소 가스를 사용한 건식 에칭을 수행하여 Ti층(15B1)을 선택적으로 제거한다. 이 단계는, 도 15에 나타낸 바와 같이, Ti층(15B1)의 표면을 일부 노출시켜 광폭부(W)를 형성한다. 마지막으로, 포토레지스트막(PH)을 제거한다. 이렇게 하여, 배선층(15A)과 동일한 레벨로 접촉부(15B)를 형성하고, 보조 배선(15C)을 접촉부(15B)와 일체로 형성할 수 있다.
전술한 바와 같이 형성된 박막 트랜지스터(Tr), 접촉부(15B), 및 보조 배선(15C)에, 도 19a에 나타낸 바와 같이, 제1 실시예와 마찬가지로 하여, 보호 절연막(16) 및 평탄화 절연막(17A)을 코팅하여, 테이퍼형의 개구(도면부호 P1으로 나타냄)를 형성한다.
도 19b에 나타낸 바와 같이, 평탄화 절연막(17A)(내부에 개구가 형성되어 있 음) 및 접촉부(15B)에, 제1 실시예와 마찬가지로 하여, 금속층(18)을 코팅한다. 이어서, 도 19c에 나타낸 바와 같이, 금속층(18)을 포토리소그래피법에 의해 선택적으로 에칭함으로써, 각각의 박막 트랜지스터(Tr)에 대응하는 제1 전극(18A)을 형성한다.
제1 전극(18A)를 형성한 후, 도 20a에 나타낸 바와 같이, 평탄화 절연막(17A) 및 제1 전극(18A) 상에, 제1 실시예와 마찬가지로 하여, 전극 절연막(21)을 형성한다.
전극 절연막(21)을 형성한 후, 도 20b에 나타낸 바와 같이, 제1 전극(18A) 에 유기 발광층(19)을 진공 증착법에 의해 코팅한다. 이어서, 유기 발광층(19), 전극 절연막(21), 평탄화 절연막(17A), 및 접촉부(15B) 상에, 진공 증착법에 의해 제2 전극(20)(두께 약 10nm)을 평탄하게 형성한다.
마지막으로, 제2 전극(20)에, CVD법에 의해 보호막(도시하지 않음)을 평탄하게 코팅한다. 보호막(도시하지 않음)에 적하 주입법에 의해 밀봉 수지(17B)를 평탄하게 코팅하여, 전술한 재료로 이루어지는 투명 기판(10A, 10B)들 사이에 유지한다. 이렇게 하여, 도 14 및 도 15에 나타낸 바와 같이 본 실시예에 따른 유기 EL 표시 장치(1)를 얻는다.
전술한 프로세스에 의해 제조된 유기 EL 표시 장치(1)를 제2 실시예와 마찬가지로 하여 제1 전극과 제2 전극 사이의 접촉 저항을 시험하였다. 시험 결과는 도 21에 나타냈다. 도 16에 나타낸 구조(제3 실시예)와 도 11에 나타낸 구조(제2 실시예)로부터 동일한 결과를 얻었다. 다시 말해, 접촉부(15B)와 동일한 적층 구 조이고 접촉부(15B)와 일체로 형성되는 보조 배선(15C)이, 보조 배선(15C)과 접촉부(15B) 사이의 접촉 저항을 더욱 감소시키고, 접촉 저항이 실질적으로 상승하는 것을 방지한다.
이 유기 EL 표시 장치(1)는 제1 실시예의 유기 EL 표시 장치와 마찬가지로 동작한다. 즉, 배선층(15A) 및 박막 트랜지스터(Tr)를 통하여 제1 전극(18A)에 전압이 인가되면, 제1 전극(18A)과 제2 전극(20) 사이의 전위차에 비례하는 휘도로 유기 발광층(19)이 발광한다. 유기 발광층(19)으로부터의 광은 제1 전극(18A)에 의해 반사된 다음 제2 전극(19)을 투과한다. 그러므로, 도 4에 나타낸 투명 기판(10B)으로부터 위쪽으로 사출(射出)된다. 따라서, 화소 신호에 따라 발광하는, 각 화소의 유기 EL 소자(EL)가 유기 EL 표시 장치에서 원하는 화상을 생성한다.
이 유기 EL 표시 장치(1)는, 보조 배선(15C)이 접촉부(15B)와 동일한 적층 구조를 가지고 접촉부(15B)와 일체로 형성되도록 구성된다. 그러므로, 보조 배선(15C)과 접촉부(15B) 사이의 접촉 저항은 훨씬 작다. 이것이 제2 전극(20)과 보조 배선(15C) 사이의 접촉 저항을 더욱 감소시킨다.
전술한 바와 같이, 제3 실시예는 제2 실시예와 동일한 효과뿐 아니라, 보조 배선(15C)을 접촉부(15B)와 동일한 적층 구조로 하고 접촉부(15B)와 일체로 형성함으로써, 보조 배선(15C)과 접촉부(15B) 사이의 접촉 저항을 더욱 감소시키는 효과가 있다. 이것은 보조 배선(15C)과 접촉부(15B) 사이의 접촉 저항을 더욱 감소시켜, 저소비 전력 및 표시 품질의 향상에 기여한다.
(모듈 및 적용예)
이하, 상기 실시예에서 설명한 표시 장치의 적용예에 대하여 설명한다.
전술한 실시예에 따른 표시 장치는, 외부 또는 내부의 신호부터 화상을 생성하기 위해 표시 장치를 구비하는, 텔레비전 세트, 디지털 카메라, 노트북 퍼스널 컴퓨터, 휴대 전화기, 비디오 카메라 등에 각종 형태로 사용될 수 있다.
(모듈)
전술한 실시예 중 어느 것에 따른 표시 장치는, 도 22에 나타낸 바와 같은 모듈의 형태로, 다음의 적용예로 든 각종 전자 기기에 내장된다. 도 22에 나타낸 모듈은, 기판(11), 밀봉용 기판(50), 접착층(40), 및 밀봉용 기판(50)과 접착층(40)으로부터 연장되는 영역(210)으로 구성된다. 영역(210)은 신호선 구동 회로(120) 및 주사선 구동 회로(130)를 위한 배선을 포함하고, 이 배선은 신호의 입출력을 위한 플렉시블 프린트 배선 기판(flexible printed circuit)(220)에 접속되는 외부 단자(도시하지 않음)를 가진다.
(적용예 1)
도 23은 전술한 실시예의 표시 장치가 적용되는 텔레비전 세트의 외관되이다. 이 텔레비전 세트는 프론트 패널(310) 및 필터 유리(320)를 포함하는 영상 표시 화면(300)을 가진다. 이 영상 표시 화면(300)은 전술한 실시예에 따른 표시 장치에 기초한다.
(적용예 2)
도 24a 및 도 24b는, 전술한 실시예의 표시 장치가 적용되는 디지털 카메라의 외관도이다. 이 디지털 카메라는, 조명기(illuminator)(410), 표시 유닛(420), 메뉴 스위치(430) 및 셔터 버튼(440)을 가진다. 표시 유닛(420)은 전술한 실시예에 따른 장치에 기초한다.
(적용예 3)
도 25는 전술한 표시 장치가 적용되는 노트북 퍼스널 컴퓨터의 외관도이다. 이 노트북형 퍼스널 컴퓨터는, 본체(510), 입력 조작을 위한 키보드(520) 및 화상을 표시하는 표시 유닛(530)을 가진다. 표시 유닛(530)은 전술한 실시예에 따른 표시 장치에 기초한다.
(적용예 4)
도 26은 전술한 실시예의 표시 장치가 적용되는 비디오 카메라의 외관도이다. 이 비디오 카메라는, 본체(610), 이 본체(610)에 부착된 렌즈(620), 스타트/스톱 스위치(630), 및 표시 유닛(640)을 가진다. 표시 유닛(640)은 전술한 실시예에 따른 표시 장치에 기초한다.
(적용예 5)
도 27a∼도 27g는 전술한 실시예의 표시 장치가 적용되는 휴대 전화기의 외관도이다. 휴대 전화기는, 상부 인클로저(upper enclosure)(710)과 하부 인클로저(lower enclosure)(720)를 힌지(hinge)(730)로 연결하여 구성된다. 휴대 전화기는 디스플레이(740), 서브 디스플레이(750), 픽처 라이트(picture light)(760) 및 카메라(770)를 가진다. 디스플레이(740) 또는 서브 디스플레이(750)는 전술한 실시예에 따른 표시 장치에 기초한다.
이상, 구체적인 실시예를 참조하여 본 발명을 설명하였다. 그러나 본 발명 은 실시예의 범위로 한정되지 않고, 각종의 변경 및 변형이 가능하다.
예를 들면, 접촉부(15B 또는 25B)는 도 4에 나타낸, 배선층(15A) 또는 제1 전극(18A) 및 보조 배선(18B)과는 다른 층 레벨로 형성될 수 있다.
제1 실시예에서는 보조 배선(18B)을 제1 전극(18A)과 동일한 레벨로 형성하고, 제3 실시예서는 보조 배선(15C)을 배선층(15A) 및 접촉부(15B)와 동일한 레벨로 형성한다. 그러나, 보조 배선(18B) 또는 보조 배선(15C)은 또한 어느 한 층의 레벨로 형성될 수 있다. 또한, 보조 배선(18B, 15C)을 결합할 수 있으며, 컨택트 홀(contact hole)을 통하여 상호 접속시킴으로써, 하나의 보조 배선이 단선된 경우에는, 다른 하나의 보조 배선으로 백업할 수 있다.
전술한 실시예에서는, 전극 절연막(21)은 하층의 평탄화 절연막(17A)의 개구보다 넓은 개구(접촉부(15B)에 대응함)를 가진다. 그러나, 전극 절연막(21)의 개구는, 위쪽으로 확장되는 테이퍼 형상이면, 평탄화 절연막(17A)의 개구보다 좁을 수도 있다.
전술한 실시예에서는, 평탄화 절연막(17A)과 보호 절연막(16)을 별개로 형성하는 경우, 접촉부(15B)의 보호 절연막(16)의 내측에 평탄화 절연막(17A)을 배치하는 것이 바람직하다. 그러나, 이에 한정되는 것은 아니다.
제2 실시예에서는, 박막 트랜지스터(Tr)의 형성 단계에서 형성되는 모든 막을 접촉부(15B)의 하층으로서 남겨 두지만, 모든 막을 항상 남길 필요는 없으며, 일부 막을 제거할 수도 있고, 또는 박막 트랜지스터(Tr)를 분리시키는 다른 막을 형성할 수도 있다.
본 실시예에 따른 표시 장치는, 전술한 실시예에서 설명한 바와 같은 유기 EL 소자를 구비한 유기 EL 표시 장치뿐 아니라 다른 표시 장치도 포함할 수 있다.
전술한 실시예의 구성은 앞서 설명한 재료, 두께, 형성 프로세스 및 형성 조건에 한정되지 않는다.
전술한 실시예에 따른 유기 EL 표시 장치(1)는 항상 전술한 모든 층을 가져야 필요는 없다. 또한 투명 기판(10B)에 부착되는 컬러 필터층과 같은 다른 층을 가질 수도 있다.
해당 기술분야의 당업자는, 첨부된 청구항의 범위 또는 그와 동등한 범위 내에 있는 한 설계 요건 및 기타 인자에 따라 본 발명에 대한 다양한 변형, 조합, 부조합 및 변경 가능하다는 것을 알아야 한다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 구성을 나타낸 도면이다.
도 2는, 도 1에 나타낸 화소 구동 회로의 일례를 나타낸 등가 회로도이다.
도 3은, 도 1에 나타낸 표시 영역의 구성을 나타낸 평면도이다.
도 4는, 도 3의 IV-IV선을 따른 단면도이다.
도 5는, 도 3에 나타낸 표시 장치의 접촉부의 구조를 나타낸 단면도이다.
도 6은, 도 3에 나타낸 표시 장치의 제조 프로세스의 주요 단계의 일부를 나타내는 단면도이다.
도 7a, 도 7b, 및 도 7c는, 도 6에 나타낸 단계에 계속되는 단계를 나타낸 단면도이다.
도 8a, 도 8b, 및 도 8c는, 도 7a, 도 7b, 및 도 7c에 나타낸 단계에 계속되는 단계를 나타낸 단면도이다.
도 9a 및 도 9b는, 도 8a, 도 8b, 및 도 8c에 나타낸 단계에 계속되는 단계를 나타낸 단면도이다.
도 10은 비교예 1의 접촉부의 구성을 나타낸 단면도이다.
도 11은 제2 실시예에 따른 표시 장치의 접촉부의 구성을 나타낸 단면도이다.
도 12는 비교예 2의 접촉부의 구성을 나타낸 단면도이다.
도 13은 접촉 저항의 평가 결과를 나타낸 도면이다.
도 14는 제3 실시예에 따른 표시 장치의 표시 영역의 구성을 나타낸 평면도 이다.
도 15는, 도 14의 XV-XV선을 따른 단면도이다.
도 16은, 도 15에 나타낸 표시 장치의 접촉부의 구조를 나타내는 단면도이다.
도 17은, 도 15에 나타낸 표시 장치의 제조 프로세스의 주요 단계의 일부를 나타내는 단면도이다.
도 18a, 도 18b, 및 도 18c는, 도 17에 나타낸 단계에 계속되는 단계를 나타낸 단면도이다.
도 19a, 도 19b, 및 도 19c는, 도 18a, 도 18b, 및 도 18c에 나타낸 단계에 계속되는 단계를 나타낸 단면도이다.
도 20a 및 도 20b는, 도 19a, 도 19b, 및 도 19c에 계속되는 단계를 나타낸 단면도이다.
도 21은 접촉 저항의 평가 결과를 나타낸 도면이다.
도 22는 전술한 실시예에 따른 표시 장치를 포함하는 모듈의 구성을 나타낸 개략 평면도이다.
도 23은 전술한 실시예에 따른 표시 장치의 적용예 1의 외관을 나타낸 사시도이다.
도 24a 및 도 24b는, 적용예 2의 정면 및 배면에서 본 외관을 각각 나타낸 사시도이다.
도 25는 적용예 3의 외관을 나타낸 사시도이다.
도 26은 적용예 4의 외관을 나타낸 사시도이다.
도 27a 내지 도 27g는 각각, 적용예 5의 정면도(연 상태), 측면도(연 상태), 정면도(닫은 상태), 좌측면도, 우측면도, 상면도, 및 저면도이다.

Claims (20)

  1. 복수의 구동 소자;
    상기 구동 소자에 전기적으로 접속된 배선부;
    상기 구동 소자의 상기 배선부와 동일한 층에 의해 형성되며, 복수의 도전성층의 적층 구조로 형성되고, 상기 복수의 도전성층 중 최하층인 Ti층이 다른 도전성층의 폭보다 넓은 폭을 가지도록 형성되어 있는 접촉부;
    상기 구동 소자 및 상기 배선부를 덮고, 상기 접촉부에 대응하는 영역에, 위쪽으로 확장되는 테이퍼형(tapered shape)으로 형성되어 있는 개구(opening)를 가지는 평탄화 절연막;
    알루미늄 또는 알루미늄 합금으로 이루어지며, 상기 평탄화 절연막의 개구 부분에 돌출된 부분을 가지며, 상기 돌출된 부분이 상기 복수의 도전성층 중 최상층에 접촉되어 있는 보조 배선;
    알루미늄 또는 알루미늄 합금으로 이루어지며, 상기 구동 소자 및 상기 배선부 상에 각 구동 소자에 대응하여 형성된 복수의 제1 전극;
    상기 평탄화 절연막 상에 상기 복수의 제1 전극 사이의 공간에 형성되며, 상기 평탄화 절연막의 개구과 연통(連通)하는 개구를 가지고, 상기 개구는 상기 평탄화 절연막의 개구의 폭보다 넓은 폭을 가지며, 위쪽으로 확장되는 테이퍼형으로 형성되어 있는 전극 사이의 절연막;
    상기 제1 전극 상에 각각 형성된 복수의 발광부; 및
    상기 복수의 발광부로부터의 광을 투과하는 재료로 이루어지며, 상기 복수의 발광부 상, 상기 전극 사이의 절연막 상 및 상기 평탄화 절연막의 개구 상에 형성되고, 상기 접촉부의 복수의 도전성층 중 최하층에 직접 접촉하는 공통의 제2 전극
    을 포함하고,
    상기 접촉부의 하층에는 상기 구동 소자에 인접한 절연막 및 금속막을 포함하는 막이 형성되어 있는,
    표시 장치.
  2. 제1항에 있어서,
    상기 접촉부는, Ti층인 최하층, Al층인 중간층, Mo층인 최상층을 가지는, 표시 장치.
  3. 기판 상에, 복수의 구동 소자와 배선부를 전기적으로 상호 접속되도록 형성하는 단계;
    상기 구동 소자의 상기 배선부와 동일한 층에 의해 복수의 도전성층의 적층 구조를 가지는 접촉부를 형성하고, 상기 복수의 도전성층 중 최하층인 티타늄(Ti)층이 다른 도전성층의 폭보다 넓은 폭을 가지도록 형성하는 단계;
    상기 구동 소자 및 상기 배선부를 덮는 평탄화 절연막을 형성하고, 상기 평탄화 절연막 중 상기 접촉부에 대응하는 영역에, 위쪽으로 확장되는 테이퍼형으로 형성되어 있는 개구를 형성하는 단계;
    상기 평탄화 절연막 상에, 알루미늄 또는 알루미늄 합금으로 이루어지며, 상기 평탄화 절연막의 개구 부분에 돌출된 부분을 가지고, 상기 돌출된 부분이 상기 복수의 도전성층 중 최상층에 접속하도록 보조 배선을 형성하는 단계;
    알루미늄 또는 알루미늄 합금으로 이루어지며, 상기 구동 소자 및 상기 배선부 상에 각 구동 소자에 대응하여 복수의 제1 전극을 형성하는 단계;
    상기 평탄화 절연막 상에 상기 복수의 제1 전극 사이의 공간에 전극 사이의 절연막을 형성하고, 상기 전극 사이의 절연막에 상기 평탄화 절연막의 개구과 연통(連通)하고, 상기 평탄화 절연막의 개구의 폭보다 넓은 폭을 가지며, 위쪽으로 확장되는 테이퍼형으로 형성되어 있는 개구를 형성하는 단계;
    상기 제1 전극 상에 발광부를 각각 형성하는 단계; 및
    상기 복수의 발광부 상, 상기 전극 사이의 절연막 상 및 상기 평탄화 절연막의 개구 상에서, 상기 발광부 상에, 각 발광부로부터의 광을 투과하는 재료로 공통의 제2 전극을 형성하고, 상기 제2 전극을 상기 접촉부의 복수의 도전성층 중 최하층에 직접 접촉시키는 공정
    를 포함하고,,
    상기 접촉부는, 티타늄(Ti)층인 최하층, 알루미늄(Al)층인 중간층, 몰리브덴(Mo)층인 최상층을 가지며,
    상기 최상층에 마스크를 형성한 후, 상기 마스크를 사용한 습식 에칭을 수행하여 상기 중간층까지의 층을 선택적으로 제거하고,
    상기 마스크를 사용한 건식 에칭을 수행하여 상기 최하층을 선택적으로 제거하고,
    그 후, 상기 최하층 및 상기 중간층을 덮도록 상기 제2 전극을 형성하는,
    표시 장치의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080127126A 2007-12-18 2008-12-15 표시 장치 및 그 제조 방법 KR101635165B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-326595 2007-12-18
JP2007326595 2007-12-18
JPJP-P-2008-123004 2008-05-09
JP2008123004A JP4600786B2 (ja) 2007-12-18 2008-05-09 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20090066223A KR20090066223A (ko) 2009-06-23
KR101635165B1 true KR101635165B1 (ko) 2016-06-30

Family

ID=40805831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127126A KR101635165B1 (ko) 2007-12-18 2008-12-15 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JP4600786B2 (ko)
KR (1) KR101635165B1 (ko)
CN (1) CN101465368B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555436B (zh) * 2011-04-08 2016-10-21 半導體能源研究所股份有限公司 發光裝置及其製造方法
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
TWI479948B (zh) * 2012-02-29 2015-04-01 Innocom Tech Shenzhen Co Ltd 顯示面板及顯示裝置
US9178174B2 (en) * 2012-03-27 2015-11-03 Sony Corporation Display device and method of manufacturing the same, method of repairing display device, and electronic apparatus
JP5954162B2 (ja) * 2012-03-28 2016-07-20 ソニー株式会社 表示装置の製造方法
KR101930847B1 (ko) * 2012-05-16 2018-12-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20130128940A (ko) * 2012-05-18 2013-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102132884B1 (ko) * 2013-05-21 2020-07-13 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102155370B1 (ko) * 2013-12-02 2020-09-22 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
KR102164949B1 (ko) 2014-03-25 2020-10-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 리페어 방법
KR102315824B1 (ko) * 2014-06-27 2021-10-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
JP2016062885A (ja) 2014-09-22 2016-04-25 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
KR102320591B1 (ko) * 2014-10-30 2021-11-03 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법
KR102374833B1 (ko) * 2014-11-25 2022-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102426691B1 (ko) * 2015-02-05 2022-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6457879B2 (ja) * 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102465826B1 (ko) 2015-10-29 2022-11-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102578834B1 (ko) * 2015-11-30 2023-09-15 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6676998B2 (ja) * 2016-02-10 2020-04-08 セイコーエプソン株式会社 電気光学装置、および電子機器
KR101878187B1 (ko) * 2016-07-29 2018-07-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180046229A (ko) * 2016-10-27 2018-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102410500B1 (ko) * 2017-11-30 2022-06-16 엘지디스플레이 주식회사 전계 발광 표시장치
JP7179517B2 (ja) * 2018-03-01 2022-11-29 Tianma Japan株式会社 表示装置
CN113284921B (zh) * 2020-02-19 2023-05-09 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN114141826B (zh) * 2021-11-16 2023-08-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011810A (ja) * 2003-06-16 2005-01-13 Eastman Kodak Co 上面発光型oledデバイスの製造方法
JP2006113571A (ja) * 2004-09-15 2006-04-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007141844A (ja) * 2005-11-15 2007-06-07 Samsung Electronics Co Ltd 表示装置とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4165145B2 (ja) * 2002-08-07 2008-10-15 株式会社日立製作所 有機発光表示装置
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機el表示装置
KR101386055B1 (ko) * 2006-06-19 2014-04-16 소니 주식회사 발광 표시 장치 및 그 제조 방법
KR100875103B1 (ko) * 2007-11-16 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011810A (ja) * 2003-06-16 2005-01-13 Eastman Kodak Co 上面発光型oledデバイスの製造方法
JP2006113571A (ja) * 2004-09-15 2006-04-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007141844A (ja) * 2005-11-15 2007-06-07 Samsung Electronics Co Ltd 表示装置とその製造方法

Also Published As

Publication number Publication date
JP2009170395A (ja) 2009-07-30
KR20090066223A (ko) 2009-06-23
CN101465368A (zh) 2009-06-24
JP4600786B2 (ja) 2010-12-15
CN101465368B (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
KR101635165B1 (ko) 표시 장치 및 그 제조 방법
US8692455B2 (en) Display device and method for production thereof
US11778879B2 (en) Display device including concave/convex structure in the inorganic insulation layer
KR101386055B1 (ko) 발광 표시 장치 및 그 제조 방법
US11476322B2 (en) Display device, method of manufacturing the display device, and electronic apparatus
KR101004874B1 (ko) 표시패널 및 그 제조방법
US9711576B2 (en) Display, method of manufacturing display and electronic device
KR101561130B1 (ko) 표시 장치 유닛 및 그 제조 방법
KR20150067974A (ko) 유기전계 발광소자 및 이의 제조 방법
JP5954162B2 (ja) 表示装置の製造方法
KR20150002119A (ko) 유기전계 발광소자 및 이의 제조 방법
US20210328107A1 (en) Light emitting display device and manufacturing method thereof
KR101984267B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100635070B1 (ko) 유기 전계 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant