KR101630090B1 - 적층 전자부품 및 그 제조방법 - Google Patents
적층 전자부품 및 그 제조방법 Download PDFInfo
- Publication number
- KR101630090B1 KR101630090B1 KR1020140189111A KR20140189111A KR101630090B1 KR 101630090 B1 KR101630090 B1 KR 101630090B1 KR 1020140189111 A KR1020140189111 A KR 1020140189111A KR 20140189111 A KR20140189111 A KR 20140189111A KR 101630090 B1 KR101630090 B1 KR 101630090B1
- Authority
- KR
- South Korea
- Prior art keywords
- inner coil
- side portions
- ferrite
- laminate
- laminate body
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229910000859 α-Fe Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000000945 filler Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 239000006247 magnetic powder Substances 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910018605 Ni—Zn Inorganic materials 0.000 claims description 3
- 229910007565 Zn—Cu Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 1
- 238000010304 firing Methods 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/255—Magnetic cores made from particles
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명은 서로 마주보는 제 1 및 제 2 단면, 상기 제 1 및 제 2 단면을 연결하는 제 1 및 제 2 측면을 갖고, 복수의 절연층을 포함하는 적층 본체; 및 상기 복수의 절연층 상에 배치된 복수의 내부 코일 패턴이 상기 절연층을 관통하는 비아에 의해 연결되어 형성된 내부 코일부;를 포함하고, 상기 내부 코일 패턴은 상기 제 1 및 제 2 측면으로 노출되며, 상기 제 1 및 제 2 측면에 제 1 및 제 2 사이드부가 배치된 적층 전자부품에 관한 것이다.
Description
본 발명은 적층 전자부품 및 그 제조방법에 관한 것이다.
전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
적층 전자부품 중 적층 인덕터는 절연층 상에 내부 코일 패턴을 형성하고, 이를 적층하여 적층 본체 내부에 내부 코일부를 형성한 후, 적층 본체의 외측에 내부 코일부를 외부 회로에 전기적으로 접속시키기 위한 외부전극을 형성하여 제조한다.
본 발명은 내부 코일부의 노출을 방지하고, 고용량 구현이 가능한 적층 전자부품 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태는 적층 본체의 제 1 및 제 2 측면에 제 1 및 제 2 사이드부를 형성한 적층 전자부품 및 그 제조방법을 제공한다.
본 발명의 일 실시형태에 따르면, 내부 코일부의 노출을 방지하고, 고용량을 구현할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 전자부품의 일부를 절개하여 도시한 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 적층 전자부품의 적층 본체 및 제 1 및 제 2 사이드부를 나타내는 분해 사시도이다.
도 4는 도 1의 Ⅱ-Ⅱ'선에 의한 단면도이다.
도 5는 본 발명의 일 실시형태에 따른 적층 전자부품의 적층 본체 및 제 1 및 제 2 사이드부를 나타내는 평면도이다.
도 6a, 도 6b, 도 7 및 도 8은 본 발명의 일 실시형태에 따른 적층 전자부품의 제조 공정을 개략적으로 나타내는 도면이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 적층 전자부품의 적층 본체 및 제 1 및 제 2 사이드부를 나타내는 분해 사시도이다.
도 4는 도 1의 Ⅱ-Ⅱ'선에 의한 단면도이다.
도 5는 본 발명의 일 실시형태에 따른 적층 전자부품의 적층 본체 및 제 1 및 제 2 사이드부를 나타내는 평면도이다.
도 6a, 도 6b, 도 7 및 도 8은 본 발명의 일 실시형태에 따른 적층 전자부품의 제조 공정을 개략적으로 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
적층 전자부품
도 1은 본 발명의 일 실시형태에 따른 적층 전자부품의 일부를 절개하여 도시한 사시도이며, 도 2는 도 1의 I-I'선에 의한 단면도이다.
본 발명의 일 실시형태에 따른 적층 전자부품(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.
도 1 및 도 2를 참조하면, 상기 적층 전자부품(100)은 복수의 절연층(10)을 포함하는 적층 본체(50), 상기 복수의 절연층(10) 상에 형성된 복수의 내부 코일 패턴(41)이 연결되어 형성된 내부 코일부(40), 상기 적층 본체(50)의 외측에 배치되어 상기 내부 코일부(40)와 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.
또한, 본 발명의 일 실시형태에 따른 적층 전자부품(100)은 상기 적층 본체(50)의 제 1 및 제 2 측면에 배치된 제 1 및 제 2 사이드부(61, 62)를 포함한다.
상기 적층 본체(50)는 복수의 절연층(10)이 적층되어 형성되며, 적층 본체(50)를 형성하는 복수의 절연층(10)은 소결된 상태로, 인접하는 절연층 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있으나, 반드시 이와 같이 일체화된 형태로만 형성되어야 하는 것은 아니다.
상기 적층 본체(50)의 형상 및 치수는 본 실시형태에 도시된 것으로 한정되는 것은 아니며, 절연층(10)의 두께는 적층 전자부품(100)의 용량 설계에 맞추어 임의로 변경할 수 있다.
본 발명의 일 실시형태에 따른 적층 전자부품(100)의 상기 절연층(10)은 Al2O3계 유전체, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 및 Li계 페라이트로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
한편, 본 발명의 다른 실시형태에 따른 적층 전자부품(100)의 상기 절연층(10)은 금속 자성체 분말을 포함할 수 있다.
상기 금속 자성체 분말은 철(Fe), 규소(Si), 붕소(B), 크롬(Cr), 알루미늄(Al), 구리(Cu), 니오븀(Nb) 및 니켈(Ni)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 결정질 또는 비정질 금속일 수 있다. 예를 들어, 상기 금속 자성체 분말은 Fe-Si-B-Cr계 비정질 금속일 수 있다.
상기 금속 자성체 분말의 표면에는 산화막이 형성되어 금속 자성체 분말의 절연성을 확보할 수 있다.
상기 내부 코일부(40)는 적층 본체(50)의 내부에 배치되며, 적층 본체(50)를 형성하는 복수의 절연층(10) 상에 소정의 두께로 형성된 내부 코일 패턴(41)이 전기적으로 접속되어 형성된다.
상기 내부 코일 패턴(41)은 도전성 금속을 포함하는 도전성 페이스트를 절연층(10) 상에 인쇄 공법 등으로 도포하여 형성할 수 있다.
상기 내부 코일 패턴(41)이 인쇄된 각 절연층(10)에는 소정의 위치에 절연층(10)을 관통하는 비아(via)가 형성되고, 상기 비아를 통해 각 절연층(111)에 형성된 내부 코일 패턴(41)이 전기적으로 상호 연결되어 하나의 코일을 형성할 수 있다.
상기 내부 코일 패턴(41)을 형성하는 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며, 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
상기 내부 코일 패턴(41)이 적층되어 형성되는 내부 코일부(40)의 내측에는 적층 본체(50)의 코어부(55)가 형성된다.
상기 내부 코일부(40)를 형성하는 복수의 내부 코일 패턴(41) 중 최상부 및 최하부에 배치된 내부 코일 패턴(41)은 상기 적층 본체(50)의 일면으로 노출되는 인출부(46, 47)를 포함한다.
도 2를 참조하면, 상기 인출부(46, 47)는 상기 적층 본체(50)의 일면으로 노출되어 적층 본체(50)의 외측에 배치된 제 1 및 제 2 외부전극(81, 82)과 연결된다.
예를 들어, 도 2에 도시된 바와 같이 최상부에 배치된 내부 코일 패턴(41)의인출부(46)는 적층 본체(50)의 길이(L) 방향의 일 단면으로 노출되고, 최하부에 배치된 내부 코일 패턴의 인출부(47)는 적층 본체(50)의 길이(L) 방향의 타 단면으로 노출된다.
다만, 반드시 이에 제한되지 않으며, 상기 내부 코일부(40)의 인출부(46, 47)는 상기 적층 본체(50)의 적어도 일면으로 노출되어 제 1 및 제 2 외부전극(81, 82)과 연결될 수 있다.
도 3은 본 발명의 일 실시형태에 따른 적층 전자부품의 적층 본체 및 제 1 및 제 2 사이드부를 나타내는 분해 사시도이다.
도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 전자부품(100)의 적층 본체(50)는 길이(L) 방향으로 서로 마주보는 제 1 및 제 2 단면(SL1, SL2)과, 상기 제 1 및 제 2 단면(SL1, SL2)을 연결하며 폭(W) 방향으로 서로 마주보는 제 1 및 제 2 측면(SW1, SW2)과, 두께(T) 방향으로 서로 마주보는 제 1 및 제 2 주면(ST1, ST2)을 가진다.
본 발명의 일 실시형태에 따른 적층 전자부품(100)은 상기 내부 코일 패턴(41)이 상기 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)으로 노출된다.
상기 내부 코일 패턴(41)이 노출된 제 1 및 제 2 측면(SW1, SW2)에는 제 1 및 제 2 사이드부(61, 62)가 배치된다.
적층 본체의 측면에 사이드부를 부착하지 않는 적층 전자부품의 다른 실시형태의 경우, 내부 코일 패턴의 적층 본체 측면으로의 노출을 방지하기 위해 측면 측에 일정 간격의 마진(margin)부를 갖도록 적층 본체를 형성한다.
그러나, 적층체를 절단하여 적층 본체를 형성하는 과정에서 절단 치우침에 의해 마진부(margin)부가 제대로 형성되지 않고 내부 코일 패턴이 적층 본체의 측면으로 노출되는 전극 노출 불량이 발생하였다.
또한, 적층 전자부품의 대전류화에 따른 전극 단차의 증가로 박리(delamination) 불량율이 높아졌다.
이에 본 발명의 일 실시형태는 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)에 제 1 및 제 2 사이드부(61, 62)를 배치하였다. 이에 따라, 전극 노출 불량을 방지하고, 박리(delamination) 불량율을 감소시킬 수 있다.
또한, 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)에 제 1 및 제 2 사이드부(61, 62)를 더 부착하기 때문에 적층 본체(50)의 내부에 마진(margin)부가 필요하지 않고, 따라서 내부 코일 패턴(41)의 면적을 최대화할 수 있다. 이에 따라 고용량을 구현할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)는 상기 내부 코일 패턴(41)이 노출된 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)에 고착하여 형성된다.
상기 적층 본체(50)와 제 1 및 제 2 사이드부(61, 62) 사이의 경계는 주사전자현미경(SEM, Scanning Electron Microscope)을 이용하여 확인할 수 있으나, 반드시 주사전자현미경(SEM)으로 관찰되는 경계로 상기 적층 본체(50)와 제 1 및 제 2 사이드부(61, 62)가 구분되는 것은 아니며, 상기 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)에 별도로 부착시킨 영역을 제 1 및 제 2 사이드부(61, 62)로 구분할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)는 열경화성 수지를 포함한다.
예를 들어, 상기 제 1 및 제 2 사이드부(61, 62)는 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지를 포함할 수 있으나, 이에 반드시 제한되는 것은 아니며, 절연 효과를 가진 것이라면 적용 가능하다.
상기 제 1 및 제 2 사이드부(61, 62)는 열경화성 수지를 내부 코일 패턴(41)이 노출된 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)에 도포한 후, 경화하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다.
상기 제 1 및 제 2 사이드부(61, 62)는 유전체 및 페라이트로 이루어진 군에서 선택된 어느 하나 이상의 필러(filler)를 더 포함할 수 있다.
상기 필러(filler)는 예를 들어, Al2O3계 유전체, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트, Li계 페라이트 등일 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)가 상기 필러(filler)를 더 포함함으로써 보다 더 고용량을 구현할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)는 상기 필러(filler)를 3 내지 70중량% 포함할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)가 상기 필러(filler)를 3중량% 미만으로 포함하는 경우 용량 증가의 효과가 미비할 수 있으며, 70중량%를 초과하는 경우 용량 증가율이 작고, 외관 불량이 발생할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)는 상기 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2) 전체에 형성될 수 있다.
제 1 및 제 2 측면(SW1, SW2)으로 노출되는 내부 코일 패턴(41)을 효과적으로 절연시키기 위해서 상기 제 1 및 제 2 사이드부(61, 62)를 제 1 및 제 2 측면(SW1, SW2) 전체에 형성하는 것이 바람직하다. 다만, 이에 반드시 제한되는 것은 아니며, 제 1 및 제 2 측면(SW1, SW2)의 일부에만 제 1 및 제 2 사이드부(61, 62)가 형성될 수도 있다.
도 4는 도 1의 Ⅱ-Ⅱ'선에 의한 단면도이다.
도 4를 참조하면, 상기 내부 코일 패턴(41)은 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)으로 노출되며, 제 1 및 제 2 측면에는 제 1 및 제 2 사이드부(61, 62)가 배치된다.
적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)으로 내부 코일 패턴(41)이 노출되도록 최대 면적으로 내부 코일부(40)가 형성되기 때문에 고용량을 구현할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)의 두께(t)는 5㎛ 내지 40㎛일 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)의 두께(t)가 5㎛ 미만일 경우 제 1 및 제 2 측면(SW1, SW2)으로 노출되는 내부 코일 패턴(41)이 절연되지 않을 수 있으며, 40㎛를 초과할 경우 제 1 및 제 2 사이드부(61, 62)가 차지하는 체적이 너무 증가하여 고용량 구현이 어려울 수 있다.
도 5는 본 발명의 일 실시형태에 따른 적층 전자부품의 적층 본체 및 제 1 및 제 2 사이드부를 나타내는 평면도이다.
도 5를 참조하면, 본 발명의 일 실시형태는 상기 내부 코일부(40)의 내측에 형성된 코어부(55)의 길이-폭(L-W) 방향의 단면의 면적을 ac, 상기 내부 코일부(40)의 외측의 적층 본체(50)의 길이-폭(L-W) 방향의 단면의 면적의 합을 ae, 상기 제 1 및 제 2 사이드부(61, 62)의 길이-폭(L-W) 방향의 단면의 면적의 합을 as라 할 때, ae+as≤ac를 만족한다.
적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)에 제 1 및 제 2 사이드부(61, 62)를 더 부착하기 때문에 적층 본체(50)의 내부에 마진(margin)부가 필요하지 않고 따라서, 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)으로 내부 코일 패턴(41)이 노출되도록 최대 면적으로 내부 코일부(40)를 형성할 수 있다.
이에 따라, 내부 코일부(40)의 내측에 형성되는 코어부(55)의 면적(ac)이 증가하게 되고, ae+as≤ac를 만족할 수 있다.
본 발명의 일 실시형태는 ae+as≤ac를 만족함에 따라 고용량을 구현할 수 있다.
적층 전자부품의 제조방법
도 6a, 도 6b, 도 7 및 도 8은 본 발명의 일 실시형태에 따른 적층 전자부품의 제조 공정을 개략적으로 나타내는 도면이다.
도 6a를 참조하면, 절연 시트(11)를 마련하고, 상기 절연 시트(11) 상에 내부 코일 패턴(41)을 형성한다.
상기 절연 시트(11)는 유전체, 페라이트 또는 금속 자성체 분말과 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film) 상에 수십 ㎛의 두께로 도포한 후 건조하여 시트(sheet)형으로 제조할 수 있다.
상기 절연 시트(11) 상에 도전성 금속을 포함하는 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부 코일 패턴(41)을 형성할 수 있다.
도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 이에 반드시 제한되는 것은 아니다.
상기 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며, 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
상기 내부 코일 패턴(41)이 인쇄된 절연 시트(11)에는 소정의 위치에 비아(via)를 형성한다.
도 6b를 참조하면, 상기 내부 코일 패턴(41)이 형성된 절연 시트(11)를 적층하여 적층체를 형성한다.
상기 내부 코일 패턴(41)이 형성된 복수의 절연 시트(11)를 적층하고, 그 상부 및 하부에 내부 코일 패턴이 형성되지 않은 절연 시트(11)를 적층하여 적층체(110)를 형성한다.
이때, 상기 절연 시트(11)에 형성된 비아(via)를 통해 각 절연 시트(11)에 형성된 내부 코일 패턴(41)이 전기적으로 상호 연결되어 내부 코일부(40)를 형성할 수 있다.
상기 적층체(110)는 600℃ 내지 1200℃의 온도에서 소성을 진행할 수 있다. 다만, 반드시 적층체(110)를 소성하여야 하는 것은 아니며, 후술하는 바와 같이 적층체(110)를 개별 칩으로 절단한 후 개별 칩을 소성할 수도 있다.
도 7을 참조하면, 상기 내부 코일 패턴(41)이 노출되도록 상기 적층체(110)를 C1-C1 절단선을 따라 절단한다.
도 8을 참조하면, 상기 내부 코일 패턴(41)이 노출된 면에 제 1 및 제 2 사이드부(61, 62)를 형성하고, 상기 적층체(110)를 C2-C2 절단선을 따라 절단하여 적층 본체(50) 내부에 내부 코일부(40)가 형성된 개별 칩을 형성한다.
다만, 제 1 및 제 2 사이드부(61, 62)를 형성하는 단계와, 적층체(110)를 절단하여 개별 칩을 형성하는 단계는 순서가 반드시 제한되는 것은 아니다.
도 8에 도시된 바와 같이 제 1 및 제 2 사이드부(61, 62)를 형성한 후, 개별 칩으로 절단할 수 있고, 개별 칩으로 절단한 후 각각 제 1 및 제 2 사이드부(61, 62)를 형성할 수 있다.
상기 적층체(110)를 절단하는 단계를 통해서 상기 내부 코일부(40)의 인출부(46, 47)가 상기 적층 본체(50)의 제 1 및 제 2 단면(SL1, SL2)으로 노출되고, 상기 인출부(46, 47) 이외에 내부 코일 패턴(41)이 상기 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)으로 노출된다.
본 발명의 일 실시형태에 따른 적층 전자부품의 제조방법은 적층 본체(50)의 제 1 및 제 2 측면(SW1, SW2)에 제 1 및 제 2 사이드부(61, 62)를 형성하기 때문에 적층 본체(50)의 내부에 마진(margin)부가 필요하지 않고 따라서, 최대 면적으로 내부 코일부(40)를 형성할 수 있다. 이에 따라 고용량을 구현할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)는 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지를 내부 코일 패턴(41)이 노출된 면에 도포한 후, 경화하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다.
상기 제 1 및 제 2 사이드부(61, 62)는 유전체 및 페라이트로 이루어진 군에서 선택된 어느 하나 이상의 필러(filler)를 더 포함할 수 있다. 상기 제 1 및 제 2 사이드부(61, 62)가 상기 필러(filler)를 더 포함함으로써 보다 더 고용량을 구현할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)는 상기 필러(filler)를 3 내지 70중량% 포함할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)가 상기 필러(filler)를 3중량% 미만으로 포함하는 경우 용량 증가의 효과가 미비할 수 있으며, 70중량%를 초과하는 경우 용량 증가율이 작고, 외관 불량이 발생할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)는 5㎛ 내지 40㎛의 두께(t)로 형성할 수 있다.
상기 제 1 및 제 2 사이드부(61, 62)의 두께(t)가 5㎛ 미만일 경우 제 1 및 제 2 측면(SW1, SW2)으로 노출되는 내부 코일 패턴(41)이 절연되지 않을 수 있으며, 40㎛를 초과할 경우 제 1 및 제 2 사이드부(61, 62)가 차지하는 체적이 너무 증가하여 고용량 구현이 어려울 수 있다.
상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 중복되는 설명은 여기서는 생략하도록 한다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
100 : 적층 전자부품
110 : 적층체
10 : 절연층
11 : 절연 시트
40 : 내부 코일부
41 : 내부 코일 패턴
46, 47 : 인출부
50 : 적층 본체
55 : 코어부
61, 62 : 제 1 및 제 2 사이드부
81, 82 : 제 1 및 제 2 외부전극
110 : 적층체
10 : 절연층
11 : 절연 시트
40 : 내부 코일부
41 : 내부 코일 패턴
46, 47 : 인출부
50 : 적층 본체
55 : 코어부
61, 62 : 제 1 및 제 2 사이드부
81, 82 : 제 1 및 제 2 외부전극
Claims (17)
- 복수의 절연층이 적층된 구조를 포함하며, 서로 마주보는 제 1 및 제 2 단면, 상기 제 1 및 제 2 단면을 연결하는 제 1 및 제 2 측면을 갖는 적층 본체; 및
상기 적층 본체 내부에 배치되며, 상기 제 1 및 제 2 측면으로 노출되는 복수의 내부 코일 패턴 및 상기 절연층을 관통하여 상기 복수의 내부 코일 패턴을 연결하는 비아를 포함하는 내부 코일부;
상기 제 1 및 제 2 측면의 적어도 일부를 각각 덮도록 형성된 전기 절연성의 제 1 및 제 2 사이드부; 및
상기 적층 본체의 외부에 형성된 외부전극;을 포함하며,
상기 내부 코일부는 상기 적층 본체에서 상기 제1 및 제2 측면이 아닌 다른 면으로 노출된 인출부를 통하여 상기 외부전극과 접속되는 적층 전자부품.
- 제 1항에 있어서,
상기 제 1 및 제 2 사이드부는 열경화성 수지를 포함하는 적층 전자부품.
- 제 2항에 있어서,
상기 제 1 및 제 2 사이드부는 유전체 및 페라이트로 이루어진 군에서 선택된 어느 하나 이상의 필러(filler)를 더 포함하는 적층 전자부품.
- 제 3항에 있어서,
상기 제 1 및 제 2 사이드부는 필러를 3 내지 70중량% 포함하는 적층 전자부품.
- 제 1항에 있어서,
상기 제 1 및 제 2 사이드부는 상기 제 1 및 제 2 측면에 고착하여 형성된 적층 전자부품.
- 제 1항에 있어서,
상기 인출부는 상기 복수의 내부 코일 패턴 중 최상부 및 최하부에 배치된 내부 코일 패턴과 연결되어 상기 적층 본체의 제 1 및 제 2 단면으로 노출되는 적층 전자부품.
- 제 1항에 있어서,
상기 절연층은 Al2O3계 유전체, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 및 Li계 페라이트로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 적층 전자부품.
- 제 1항에 있어서,
상기 절연층은 표면에 산화막이 형성된 금속 자성체 분말을 포함하는 적층 전자부품.
- 제 1항에 있어서,
상기 내부 코일부의 내측에 형성된 코어부의 길이-폭 방향의 단면의 면적을 ac, 상기 내부 코일부의 외측의 적층 본체의 길이-폭 방향의 단면의 면적의 합을 ae, 상기 제 1 및 제 2 사이드부의 길이-폭 방향의 단면의 면적의 합을 as라 할 때, ae+as≤ac를 만족하는 적층 전자부품.
- 제 1항에 있어서,
상기 제 1 및 제 2 사이드부의 두께(t)는 5㎛ 내지 40㎛인 적층 전자부품.
- 제 1항에 있어서,
상기 제 1 및 제 2 사이드부는 상기 제 1 및 제 2 측면 전체에 형성되는 적층 전자부품.
- 복수의 절연 시트를 마련하고, 상기 절연 시트 상에 내부 코일 패턴을 형성하는 단계;
상기 내부 코일 패턴이 형성된 절연 시트를 적층하여 적층체를 형성하는 단계; 및
상기 적층체를 절단하여 적층 본체 내부에 내부 코일부가 형성된 개별 칩을 형성하는 단계;를 포함하고,
상기 적층체를 절단하는 단계에서 상기 내부 코일 패턴은 상기 적층 본체의 제 1 및 제 2 측면으로 노출되며,
상기 적층 본체의 제 1 및 제 2 측면에 전기 절연성의 제 1 및 제 2 사이드부를 형성하는 적층 전자부품의 제조방법.
- 제 12항에 있어서,
상기 제 1 및 제 2 사이드부는 열경화성 수지를 포함하는 적층 전자부품의 제조방법.
- 제 13항에 있어서,
상기 제 1 및 제 2 사이드부는 유전체 및 페라이트로 이루어진 군에서 선택된 어느 하나 이상의 필러(filler)를 더 포함하는 적층 전자부품의 제조방법.
- 제 14항에 있어서,
상기 제 1 및 제 2 사이드부는 필러를 3 내지 70중량% 포함하는 적층 전자부품의 제조방법.
- 제 12항에 있어서,
상기 제 1 및 제 2 사이드부의 두께는 5㎛ 내지 40㎛인 적층 전자부품의 제조방법.
- 제 12항에 있어서,
상기 적층 본체는 소성하여 형성되는 적층 전자부품의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140189111A KR101630090B1 (ko) | 2014-12-24 | 2014-12-24 | 적층 전자부품 및 그 제조방법 |
| US14/932,783 US10049814B2 (en) | 2014-12-24 | 2015-11-04 | Multilayer electronic component and method of manufacturing the same |
| CN201510811333.7A CN105742041A (zh) | 2014-12-24 | 2015-11-20 | 多层电子组件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140189111A KR101630090B1 (ko) | 2014-12-24 | 2014-12-24 | 적층 전자부품 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101630090B1 true KR101630090B1 (ko) | 2016-06-13 |
Family
ID=56165009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140189111A KR101630090B1 (ko) | 2014-12-24 | 2014-12-24 | 적층 전자부품 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10049814B2 (ko) |
| KR (1) | KR101630090B1 (ko) |
| CN (1) | CN105742041A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180034263A (ko) * | 2016-09-26 | 2018-04-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자 부품 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6962297B2 (ja) * | 2018-08-31 | 2021-11-05 | 株式会社村田製作所 | 積層コイル部品 |
| JP7180329B2 (ja) * | 2018-11-30 | 2022-11-30 | Tdk株式会社 | 積層コイル部品 |
| KR102561931B1 (ko) * | 2019-04-01 | 2023-08-01 | 삼성전기주식회사 | 코일 부품 |
| KR102178529B1 (ko) * | 2019-05-07 | 2020-11-13 | 삼성전기주식회사 | 코일 전자부품 |
| KR102198533B1 (ko) * | 2019-05-27 | 2021-01-06 | 삼성전기주식회사 | 코일 부품 |
| JP7369546B2 (ja) * | 2019-05-31 | 2023-10-26 | 太陽誘電株式会社 | コイル部品 |
| KR102414826B1 (ko) * | 2020-06-18 | 2022-06-30 | 삼성전기주식회사 | 코일 부품 |
| KR20220006199A (ko) * | 2020-07-08 | 2022-01-17 | 삼성전기주식회사 | 코일 부품 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040001A (ja) * | 2002-07-05 | 2004-02-05 | Taiyo Yuden Co Ltd | コイル部品及び回路装置 |
| JP2011124373A (ja) * | 2009-12-10 | 2011-06-23 | Shinko Electric Ind Co Ltd | インダクタ内蔵部品 |
| KR20110128554A (ko) | 2010-05-24 | 2011-11-30 | 삼성전기주식회사 | 적층형 인덕터 |
| KR20130049207A (ko) * | 2010-10-21 | 2013-05-13 | 티디케이가부시기가이샤 | 코일 부품 및 그 제조 방법 |
| KR20140100378A (ko) * | 2013-02-06 | 2014-08-14 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189212U (ja) * | 1983-05-18 | 1984-12-15 | 株式会社村田製作所 | チツプ型インダクタ |
| JP3201309B2 (ja) * | 1997-05-23 | 2001-08-20 | 株式会社村田製作所 | 積層型コイル及びその製造方法 |
| JP2001102222A (ja) * | 1999-09-30 | 2001-04-13 | Tokin Corp | コモンモードチョークコイル及びその製造方法 |
| JP2006286807A (ja) * | 2005-03-31 | 2006-10-19 | Taiyo Yuden Co Ltd | チップ状巻線型コイル部品及びその製造方法 |
| JP5262775B2 (ja) * | 2008-03-18 | 2013-08-14 | 株式会社村田製作所 | 積層型電子部品及びその製造方法 |
| JP5126243B2 (ja) | 2010-02-08 | 2013-01-23 | 株式会社村田製作所 | 電子部品 |
| CN201749759U (zh) | 2010-06-07 | 2011-02-16 | 佳邦科技股份有限公司 | 积层式芯片型电感器 |
| JP5482554B2 (ja) * | 2010-08-04 | 2014-05-07 | 株式会社村田製作所 | 積層型コイル |
| US8362866B2 (en) * | 2011-01-20 | 2013-01-29 | Taiyo Yuden Co., Ltd. | Coil component |
| KR101219003B1 (ko) | 2011-04-29 | 2013-01-04 | 삼성전기주식회사 | 칩형 코일 부품 |
| JP5048155B1 (ja) | 2011-08-05 | 2012-10-17 | 太陽誘電株式会社 | 積層インダクタ |
| KR101853135B1 (ko) * | 2011-10-27 | 2018-05-02 | 삼성전기주식회사 | 적층형 파워인덕터 및 이의 제조 방법 |
| KR101883003B1 (ko) * | 2011-12-14 | 2018-08-27 | 삼성전기주식회사 | 노이즈 제거 필터 및 그 제조 방법 |
| KR101240804B1 (ko) | 2012-05-08 | 2013-03-11 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101771749B1 (ko) * | 2012-12-28 | 2017-08-25 | 삼성전기주식회사 | 인덕터 |
| JP2014154875A (ja) | 2013-02-06 | 2014-08-25 | Samsung Electro-Mechanics Co Ltd | コモンモードフィルタおよびその製造方法 |
| JP5807650B2 (ja) | 2013-03-01 | 2015-11-10 | 株式会社村田製作所 | 積層コイル及びその製造方法 |
-
2014
- 2014-12-24 KR KR1020140189111A patent/KR101630090B1/ko active IP Right Grant
-
2015
- 2015-11-04 US US14/932,783 patent/US10049814B2/en active Active
- 2015-11-20 CN CN201510811333.7A patent/CN105742041A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040001A (ja) * | 2002-07-05 | 2004-02-05 | Taiyo Yuden Co Ltd | コイル部品及び回路装置 |
| JP2011124373A (ja) * | 2009-12-10 | 2011-06-23 | Shinko Electric Ind Co Ltd | インダクタ内蔵部品 |
| KR20110128554A (ko) | 2010-05-24 | 2011-11-30 | 삼성전기주식회사 | 적층형 인덕터 |
| KR20130049207A (ko) * | 2010-10-21 | 2013-05-13 | 티디케이가부시기가이샤 | 코일 부품 및 그 제조 방법 |
| KR20140100378A (ko) * | 2013-02-06 | 2014-08-14 | 삼성전기주식회사 | 공통모드필터 및 이의 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180034263A (ko) * | 2016-09-26 | 2018-04-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자 부품 |
| KR101981864B1 (ko) | 2016-09-26 | 2019-05-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105742041A (zh) | 2016-07-06 |
| US10049814B2 (en) | 2018-08-14 |
| US20160189850A1 (en) | 2016-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101630090B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| KR101670184B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| KR102105389B1 (ko) | 적층 전자부품 | |
| KR101709841B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101548862B1 (ko) | 칩형 코일 부품 및 그 제조 방법 | |
| US9251943B2 (en) | Multilayer type inductor and method of manufacturing the same | |
| KR102004793B1 (ko) | 적층 전자부품 및 그 실장기판 | |
| KR102004787B1 (ko) | 적층형 전자부품 및 그 제조방법 | |
| KR101719914B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| US10707012B2 (en) | Chip electronic component | |
| US8593247B2 (en) | Chip-type coil component | |
| JP2017092431A (ja) | 積層インダクタ | |
| KR101832547B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20160071958A (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101681409B1 (ko) | 코일 전자부품 | |
| KR101832554B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20150117888A (ko) | 적층형 전자부품 | |
| KR101630091B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20160019265A (ko) | 칩형 코일 부품 및 그 제조방법 | |
| KR20160057785A (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101994734B1 (ko) | 적층형 전자부품 및 그 제조 방법 | |
| KR20150114799A (ko) | 적층 어레이 전자부품 및 그 제조방법 | |
| KR20160128618A (ko) | 인덕터 | |
| KR20160000329A (ko) | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 | |
| KR20170078136A (ko) | 적층 전자 부품 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 4 |