KR101579460B1 - 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법 - Google Patents

반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법 Download PDF

Info

Publication number
KR101579460B1
KR101579460B1 KR1020147002063A KR20147002063A KR101579460B1 KR 101579460 B1 KR101579460 B1 KR 101579460B1 KR 1020147002063 A KR1020147002063 A KR 1020147002063A KR 20147002063 A KR20147002063 A KR 20147002063A KR 101579460 B1 KR101579460 B1 KR 101579460B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
insulating film
substrate
type
layer
Prior art date
Application number
KR1020147002063A
Other languages
English (en)
Other versions
KR20140085414A (ko
Inventor
켄타로우 카네코
토시미 히토라
타카시 히라오
Original Assignee
가부시키가이샤 플로스피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 플로스피아 filed Critical 가부시키가이샤 플로스피아
Publication of KR20140085414A publication Critical patent/KR20140085414A/ko
Application granted granted Critical
Publication of KR101579460B1 publication Critical patent/KR101579460B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

양호한 코런덤형 결정막을 형성하는 반도체 장치를 제공한다.
본 발명에 의하면, 코런덤형 결정구조를 가지는 하지기판과 코런덤형 결정구조를 가지는 반도체층, 코런덤형 결정구조를 가지는 절연막으로 형성되는 반도체 장치가 제공된다. 코런덤형의 결정구조를 가지는 재료 내에는 산화막이 많이 포함되고, 절연막으로서의 기능을 수행할 뿐만 아니라, 하지기판, 반도체층 및 절연막이 모두 코런덤형의 결정구조를 가짐으로써 하지기판 위에 양호한 반도체층, 절연막을 실현할 수 있다.

Description

반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법{SEMICONDUCTOR DEVICE OR CRYSTAL, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE OR CRYSTAL}
본 발명은 전력 용도에 적합하게 이용되는 반도체 장치, 또는 결정에 관한 것이다.
고내압, 저손실 및 고내열을 실현할 수 있는 차세대의 스위칭 소자로서, 밴드갭이 큰 탄화 규소(SiC) 및 질화 갈륨(GaN)을 이용한 반도체 소자가 주목받고 있으며, 인버터 등의 전력용 반도체 장치에의 적용이 기대되고 있다.
특히 SiC를 재료로 하는 고내압 반도체 장치에 있어서, 실리콘과 동일하게 기판표면에 MOS 구조를 형성하는 SiCMOSFET의 개발이 진행되어 왔다.
그러나, SiC 반도체 장치나 GaN 반도체 장치로는 해결해야 할 과제가 많이 남아 있다. 그중에서도 중대한 과제는 노멀리오프(normally-off)형의 소자구조가 어렵다는 문제이다.
특히 SiCMOSFET의 MOS 구조에 있어서는, 양질(良質)인 절연막의 형성이 곤란한 것에 기인한다는 것이 밝혀져 왔다. 이것은 결정성이 좋은 반도체층을 형성하는 것에 주시한 나머지, 결정성이 좋고, 양호한 장치 특성이 기대되는 SiC 등의 반도체가 선택되고, 그 중에서 열산화 등의 수법에 의하여 실현될 수 있는 절연막의 선택, 성막 프로세스의 검토가 이루어진 것에 따른다.
일본공개특허 평11-16900호 공보
Materials Science Forum, Volumes 600-603, p.695-698
본 발명은 상기와 같은 사정에 비추어 행하여진 것이며, 그 목적은 양호한 절연막이 형성된 반도체 장치를 제공하는 것에 있다.
본 발명은 코런덤(corundum)형의 결정구조를 가지는 하지기판(下地基板), 반도체층 및 절연막으로 형성되는 것을 특징으로 하는 반도체 장치 또는 결정에 관한 것이다. 코런덤형의 결정구조를 가지는 재료에는 산화막이 많이 포함되고, 절연막으로서의 기능을 발휘할 뿐만 아니라, 하지기판, 반도체층 및 절연막이 모두 코런덤형의 결정구조를 가지고 있음으로써 하지기판 위에 양질인 반도체층, 절연막을 실현할 수 있다. 코런덤형의 결정구조를 가지는 하지기판, 반도체층 및 절연막은 CVD 성막 등 수단을 이용하여 결정 성장시킨다.
노멀리오프형 반도체 장치를 실현하기 위해서는, 양질인 절연막층의 형성뿐만 아니라, 다른 조성을 가지는 막과의 사이에, 오프시에 전자 누적이 형성되지 않을 것을 요구한다. 코런덤형의 결정구조를 가지는 재료는 m축 및 a축 등의 c축에 대하여 수직된 방향에서는 분극(分極)이 지극히 작은 것도 알려져 있다. 때문에, 하지기판, 반도체층 및 절연막 내에 존재하는 이종(異種) 재료 계면에 전자 누적이 생기지 않고, 횡방향 장치 형성시의 전류 리크(leak)가 생기지 않는다. 이것은 GaN계 재료로 이종 재료 계면에 생기는 2차원 전자 가스가 이용되는 것과는 완전히 다른 성질이다.
코런덤형의 결정구조를 가지는 재료로서는, 사파이어(Al2O3), 산화갈륨(Ga2O3), 산화인듐(In2O3), 산화크롬(Cr2O3), 산화철(Fe2O3), 산화티타늄(Ti2O3), 산화바나듐(V2O3), 산화코발트(Co2O3)를 포함하고, 또한, 이들의 복수재료를 조합시킨 혼합 결정을 포함한다.
하지기판과 반도체층을 동일한 반도체 조성으로 구성하는 호모에피택시얼 성장(homoepitaxial growth)에 의해 형성시켰을 경우에는, 격자정수(格子定數)의 미스매치(mismatch)에서 유래하는 결정결함이 생기지 않고, 혹은 반도체층의 격자정수가 하지기판의 격자정수의 ±5% 이내의 범위에서 다른 에피택시얼 성장(Epitaxial Growth)에 의해 형성될 경우에는, 격자정수의 미스매치에서 유래하는 결정결함이 생기기 어렵다. 코런덤형의 결정구조를 가지는 재료의 일부는 비교적 큰 밴드갭값을 가지고 있고, 불순물종(不純物種) 및 불순물 농도를 제어하여 반도체층 또한 절연층으로 이용될 경우, 양호한 특성을 실현할 수 있다. 격자정수 차가 5% 이내라면 격자정수의 미스매치에서 유래하는 결정결함이 더욱 생기기 어렵다.
예를 들면, 도 1에 도시된 바와 같이, α형 산화알루미늄·갈륨 AlX1GaY1O3(0≤X1≤2, 0≤Y1≤2, X1+Y1=1.5~2.5) 기판(3) 위에, 반도체층으로서, 불순물을 도핑한 α형 산화알루미늄·갈륨 AlX2GaY2O3 막(2)(0≤X2≤2, 0≤Y2≤2, X2+Y2=1.5~2.5)을 형성하고, 더욱이 α형 산화알루미늄·갈륨 AlX3GaY3O3 막(1)을 절연막으로서 형성한다. 여기에서, 각각의 X의 값은 격자정수의 차가 15% 이내로 되는 조건을 만족시킬 필요가 있지만, X1, Y1, X2, Y2, X3, Y3은 각각, 구체적으로 예를 들면, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다. X+Y는 구체적으로 예를 들면, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.4, 2.5이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다.
하지기판과 반도체층, 반도체층과 절연막, 혹은 하지기판과 반도체층, 절연막 전부를, 코런덤형 결정구조를 가지는 다른 재료, 다른 조성으로 형성할 수도 있다.
예를 들면, 도 2에 도시된 바와 같이, 하지기판(6)에 α형 사파이어 Al2O3, 반도체층(5)에 불순물이 도핑된 α형 InX1AlY1GaZ1O3(0≤X1≤2, 0≤Y1≤2, 0≤Z1≤2, X1+Y1+Z1=1.5~2.5), 절연막(4)에 α형 AlX2GaY2O3(0≤X2≤2, 0≤Y2≤2, X2+Y2=1.5~2.5)을 형성할 수 있다. 또한, 절연막(4)은 α형 Inz2AlX2GaY2O3(0≤X2≤2, 0≤Y2≤2, 0≤Z2≤2, X2+Y2+Z2=1.5~2.5)이어도 좋다.
X1, Y1, Z1, X2, Y2, Z2는 각각, 구체적으로 예를 들면, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다. X1+Y1+Z1, X2+Y2, X2+Y2+Z2는 각각, 구체적으로 예를 들면, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.4, 2.5이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋고, 하지기판과 반도체층, 절연막의 3층 가운데, 1층만 다른 재료, 다른 조성으로 형성하여도 좋다. 또한, 하지기판(6)은 코런덤형의 결정구조를 가지는 임의의 기판을 사용해도 좋다.
한편, 반도체층(5)은, In 또는 Ga이 포함될 경우에 반도체로서 기능하기 쉽기 때문에, 0.1≤X1 또는 0.1≤Z1인 것이 바람직하다. 더욱이, 반도체층(5)에 전기 전도성을 부여하기 위해서는, 불순물을 도핑하는 대신, 산소결핍, 산소과잉, 금속결핍, 또는 금속과잉의 상태로 함으로써 도너(donor) 또는 억셉터(accepter) 준위(準位)를 형성해도 좋다. 이 경우에, X1+Y1+Z1≠2로 된다. 또한, 반도체층(5)은, In 및 Ga의 양쪽이 포함될 경우에 캐리어 농도를 크게 하고, 이동도를 제어할 수 있는 효과가 기대되기 때문에, 0.1≤X1 또한 0.1≤Z1인 것이 바람직하다. 또한, X1, Y1, Z1은 각각 0.1 이상인 것이 바람직하다.
더욱이, 절연막(4)에 Al 및 Ga가 규정량 이상이 포함될 경우에는, 높은 절연 파괴 전계가 기대되는 것에 더하여, α형 InX1AlY1GaZ1O3으로 이루어지는 반도체층과 높은 친화성을 가진다. 따라서, 상기 일반식에 있어서, 0.1≤X2 또한 0.1≤Y2인 것이 바람직하다. 또한, 절연막의 Al 함유율을 나타내는 Y2가 반도체층의 Al 함유율을 나타내는 Y1보다 클 경우에는, 절연막쪽이 반도체층보다도 밴드갭이 더 커져 절연막측에 형성된 게이트 전극에 전압을 인가해도 캐리어가 절연막측으로 이동, 축적되지 않고 반도체-절연막 계면에 캐리어의 누적을 형성하는 것을 도와주는 이점을 얻을 수 있기 때문에, Y2>Y1인 것이 바람직하다.
여기에서 설명한 내용은 본 명세서 중의 다른 부분에서 기술되는 하지기판, 반도체층 및 절연막에 대하여서도 동일하게 적용된다.
하지기판과 반도체층을 코런덤형 결정구조를 가지는 다른 재료로 형성할 경우, 중간층으로서 코런덤형 결정구조를 가지는 결정성 응력 완화층을 형성할 수 있다. 결정성 응력 완화층은 다른 재료 사이의 계면에 생기는 응력을 저감시키고, 또한, 계면 및 각층의 결정 품질을 양호하게 유지하기 때문에 유효하다. 더욱이 하지기판에 기대하지 않는 전류 경로가 존재할 경우, 하지기판에서 유래된 전류 리크(leak)를 저감시키는 효과가 기대될 수 있다. 일반적으로 하지기판과 반도체층 사이에 완충층은 저온에서 성장시킨 저결정 품질막으로 형성될 수 있지만, 결정성 응력 완화층은 반도체층이나 하지기판과 크게 변함이 없는 결정성을 가지는 것을 특징으로 한다. 이것은 일반적인 완충층은 다른 결정구조를 가진다.
예를 들면, 도 3에 도시된 바와 같이, 하지기판(10)에 α형 사파이어 Al2O3을 이용하고, 결정성 응력 완화층(9)으로서 Al량을 서서히 저감시킨 α형 AlX1GaY1O3(0≤X1≤2, 0≤Y1≤2, X1+Y1=1.5~2.5) 막을 형성한 뒤, 반도체층(8)으로서 불순물이 도핑된 α형 InX2AlY2GaZ2O3(0≤X2≤2, 0≤Y2≤2, 0≤Z2≤2, X2+Y2+Z2=1.5~2.5) 막을 형성하고, 더욱이, 절연막(7)에 α형 AlX3GaY3O3(0≤X3≤2, 0≤Y3≤2, X3+Y3=1.5~2.5) 막을 형성할 수 있다.
여기에서 결정성 응력 완화층의 이종 재료 총수는 1 이상이면 된다. X1, Y1, X2, Y2, Z2, X3, Y3은 각각, 구체적으로 예를 들면, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다. X1+Y1, X2+Y2+Z2, X3+Y3은 각각, 구체적으로 예를 들면, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.4, 2.5이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다.
반도체층과 절연막을 코런덤형 결정구조를 가지는 다른 재료로 형성할 경우, 반도체층과 절연막 사이에는 코런덤형 결정구조를 가지는 캡층을 형성할 수도 있다. 캡층은 하지기판과 반도체층 사이에 형성되는 완충층과 다르고, 반도체층과 절연막 사이에 형성되는 것을 특징으로 한다. 전력용 반도체 장치로서 이용될 경우, 절연막은 절연막 상부에 형성되는 금속에 인가된 전압에 의해 생기는 전계를 효율적으로 전달하기 위하여 막두께를 얇게 하는 것이 기대된다. 때문에, 반도체막과 절연막의 계면에 존재하는 격자정수의 미스매치에 의해, 절연막 중에 생기는 응력은 작고, 응력을 완화할 필요성이 없다. 더욱이, 종래에는, 절연막의 결정 구조에 주목하여, 절연막을 반도체층과 동일한 결정구조로 실현함으로써 양질인 코런덤형 결정막을 실현하는 것이 기대되지 않았다. 따라서, 캡층으로 기대되는 응력완화나 결정 품질을 양호하게 유지하는 효과를 절연막 및 절연막-반도체막 사이의 중간층에 기대하지 않고, 반도체층과 절연막의 중간층으로서 캡층이 형성되는 경우는 없었다.
본 발명에 있어서, 상기 캡층은 코런덤형 결정막의 신뢰성을 향상시키는 효과를 초래한다. 반도체층과 절연막 사이에서 생기는 전류 경로를 저감시킬 수 있다. 더욱이, 코런덤형 결정막 중에 존재하는 작은 구멍을 감소시키기 때문에, 수소원자를 비롯한 외부 불순물의 침입을 막을 수 있다. 절연막 및 반도체막의 작은 분극에 기인하는, 절연막과 반도체층 사이에 약간 존재하는 전자 누적을 적게 하는 효과도 있고, 따라서 노멀리오프형 반도체 장치를 실현하는 효과도 있다.
예를 들면, 도 4에 도시된 바와 같이, 하지기판(15)에 α형 사파이어 Al2O3을 이용하고, 결정성 응력 완화층(14)으로서 Al량을 서서히 저감시킨 α형 AlX1GaY1O3(0≤X1≤2, 0≤Y1≤2, X1+Y1=1.5~2.5) 막을 형성한 뒤, 반도체층(13)으로서 불순물이 도핑된 α형 InX2AlY2GaZ2O3(0≤X2≤2, 0≤Y2≤2, 0≤Z2≤2, X2+Y2+Z2=1.5~2.5) 막을 형성하고, 더욱이, 캡층(12)으로서 α형 Al량을 서서히 크게 한 AlX3GaY3O3(0≤X3≤2, 0≤Y3≤2, X3+Y3=1.5~2.5) 막, 절연막(11)에 α형 AlX4GaY4O3(0≤X4≤2, 0≤Y4≤2, X4+Y4=1.5~2.5) 막을 형성할 수 있다. 여기에서 결정성 응력 완화층 및 캡층의 이종 재료 총수는 1 이상이면 된다. X1, Y1, X2, Y2, Z2, X3, Y3, X4, Y4은 각각, 구체적으로 예를 들면, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다. X1+Y1, X2+Y2+Z2, X3+Y3, X4+Y4은 각각, 구체적으로 예를 들면, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.4, 2.5이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다.
하지기판과 반도체층, 혹은 반도체층과 절연막을 코런덤형 결정구조를 가지는 다른 재료로 형성할 경우, 반도체층과 절연막, 하지기판과 반도체층, 및 결정성 응력 완화층과 반도체층, 캡층과 절연막 사이에 코런덤형 결정구조를 가지는 구조상(構造相) 전이 방지층을 형성할 수도 있다. 결정성 응력 완화층, 반도체층, 캡층, 절연막을 형성하는 각각의 결정성장 온도가 해당 형성층보다 하층의 결정구조 전이온도보다 높을 때에는, 구조상 전이 방지층을 형성하는 것으로, 코런덤형 결정구조로부터 다른 결정구조로 변화되는 것을 방지할 수 있다. 결정구조의 상전이를 방지하기 위하여, 결정성 응력 완화층, 반도체층, 캡층, 절연막의 형성 온도를 낮게 하였을 경우에는, 결정성이 저하된다. 때문에, 성막온도를 저하시키는 것으로 결정구조의 변화를 억제하는 것은 곤란하고, 구조상 전이 방지층의 형성은 유효하다.
예를 들면, 도 5에 도시된 바와 같이, 반도체층(18)에 InX1AlY1GaZ1O3(0≤X1≤2, 0≤Y1≤2, 0≤Z1≤2, X1+Y1+Z1=1.5~2.5) 막을 형성하고, 구조상 전이 방지층(17)에, AlX2GaY2O3(0≤X2≤2, 0≤Y2≤2, X2+Y2=1.5~2.5) 막을 형성하고, 절연막(16)에 AlX3GaY3O3(0≤X3≤2, 0≤Y3≤2, X3+Y3=1.5~2.5) 막을 형성할 수 있다. 이 경우, 구조상 전이 방지층(17)의 Al 함유율(X2값)은, Al 함유율을 반도체층 중의 Al 함유율(Y1값)보다 크고, 절연막 중의 Al 함유율(X3값)보다 작다. 구조상 전이 방지층의 이종 재료 총수는 1 이상이면 된다. X1, Y1, Z1, X2, Y2, Z2, X3, Y3은 각각, 구체적으로 예를 들면, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다. X1+Y1+Z1, X2+Y2, X3+Y3은 각각, 구체적으로 예를 들면, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.4, 2.5이며, 여기에서 예시된 수치의 임의의 2개 사이의 범위 내여도 좋다.
상기의 반도체 장치의 제조 방법 또는 결정의 제조 방법은, 특히 한정되지 않고, 일례에서는, 상기 반도체층 및 상기 절연막의 원료로 되는 용질이 용매 중에 용해하여 형성되는 원료용액을 분무화하여 생성되는 원료 미스트(mist)를 성막실에 공급하는 공정을 구비한다. 바람직하게는, 상기 원료 미스트를 상기 성막실 내에서 반응시켜 상기 하지기판 위에 상기 반도체층 및 상기 절연막을 형성하는 공정을 구비한다. 바람직하게는, 상기 반도체층과 상기 절연막의 적어도 한쪽이 혼합 결정막으로 형성되고, 상기 혼합 결정막은 2종류 이상의 용질이 용매 중에 용해되어 형성되는 원료용액을 이용하여 형성된다. 바람직하게는, 상기 반도체층과 상기 절연막의 적어도 한쪽이 혼합 결정막으로 형성되고, 상기 혼합 결정막은 2종류 이상의 원료용액을 각각 분무화하여 생성되는 원료 미스트를 동시에 성막실에 도입함으로써 형성된다.
하지기판, 반도체층, 절연막을 포함하는 모든 층을 코런덤형 결정에 의해 형성시킨 후, 하지기판이 아닌 측의 면에 대하여 지지기판을 접착시키고, 그 후에 하지기판에 수소 이온을 주입하거나 가열 처리 등의 공정을 거쳐서 박리시키는 것으로, 반도체층이나 절연막은 코런덤형 결정이지만 코런덤형 결정이 아닌 지지기판을 이용한 반도체 제조 장치를 형성할 수도 있다. 상기 방법은, 하지기판 위에, 반도체층과, 절연막을 이 순서대로 또는 이와 반대되는 순서로 형성하는 결정 형성 공정과, 상기 하지기판이 아닌 측의 면에 지지기판을 접착시키는 공정과, 상기 하지기판을 박리하는 박리공정을 구비하고, 상기 하지기판, 상기 반도체층, 및 상기 절연막은, 모두 코런덤형 결정구조를 가진다. 바람직하게는, 상기 지지기판은 SiC 기판, Si 기판, 금속 기판, 세라믹 기판, 유리 기판 중의 임의의 하나이다. 바람직하게는, 상기 지지기판은 접합층을 통하여 상기 하지기판이 아닌 측의 면에 접착시킨다. 바람직하게는, 상기 접합층이 산화 실리콘 막으로 형성된다.
상기 방법에 의해, 코런덤형 결정이 아닌 기판을 지지기판으로 할 수 있기 때문에, 보다 방열성이 뛰어난 기판을 이용하거나, 기판 코스트를 저감시킬 수 있다. 하지기판 위에 절연막을 형성하고, 그 위에 반도체층을 형성하는 등, 성막의 순서를 바꿀 수도 있다. 따라서, 이온 주입, 에칭, 포토리소그래피 등 장치 프로세스의 순서를 간소화할 수 있다.
본 발명에 따르면, 양호한 절연막이 형성된 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 실시 형태의 예를 나타내는 반도체 장치의 단면도이다.
도 2는 본 발명의 실시 형태의 다른 예를 나타내는 반도체 장치의 단면도이다.
도 3은 본 발명의 실시 형태의 다른 예를 나타내는 반도체 장치의 단면도이다.
도 4는 본 발명의 실시 형태의 다른 예를 나타내는 반도체 장치의 단면도이다.
도 5는 본 발명의 실시 형태의 다른 예를 나타내는 반도체 장치의 단면도이다.
도 6은 본 발명의 실시 형태의 예를 나타내는 성막장치의 구성도이다.
도 7은 본 발명의 실시 형태의 TEM 화상의 일 예를 나타내는 현미경 사진이다.
도 8은 본 발명의 실시 형태의 TEM 화상의 다른 사례(事例)를 나타내는 현미경 사진이다.
도 9는 본 발명의 실시 형태의 X선 회절 프로파일의 일 예를 나타내는 도이다.
도 10은 본 발명의 실시 형태의 TEM 화상의 다른 사례를 나타내는 현미경 사진이다.
이하, 첨부 도면을 참조하여, 본 발명에 따른 반도체 장치 및 그 제조 방법의 바람직한 실시 형태에 대하여 설명한다. 한편, 각 도면에 있어서 동일한 부호를 첨부한 구성 요소는 동일한 것으로 한다.
[반도체 장치의 제조 방법, 코런덤형 결정막의 성막장치]
반도체 장치의 제조 방법 및 코런덤형 결정을 성막할 때에 사용하는 성막장치(10A)에 대하여 설명한다.
도 6에 도시되는 성막장치(19)는 미스트 CVD 장치이며, 다음의 구성을 가진다. 즉, 성막장치(19)는, 하지기판 등의 피성막 시료(20)와, 시료대(21)와, 질소원(22)과, 질소원(22)에서 송출되는 질소의 유량을 조절하기 위한 유량 조절 밸브(23)와, 용액(24a)에 수용된 미스트 발생원(24)과, 물(25a)이 수용된 용기(25)와, 용기(25)의 저면에 설치된 초음파 진동자(26)와, 석영관 혹은 스텐레스 등의 금속, 알루미나 등의 세라믹스로 이루어지는 성막실(27)과, 성막실(27)의 주변부 혹은 하부에 설치된 히터(28)를 구비한다.
상기 성막장치(19)를 이용한 코런덤형 결정막의 성막에 있어서, 우선, 히터(28)에 의해 성막실(27)이 소정 온도(예를 들면, 300~550℃)로 승온된다. 그 후, 하지기판 등의 피성막 시료(20)가 성막실(27) 안의 시료대(21) 위에 배치된다.
피성막 시료(20)의 배치가 완료되면, 미리 질소원(22)에서 송출된 질소가스에 의해 성막실 내부의 분위기가 충분히 치환되고, 그 후, 초음파 진동자(26)의 진동이 개시된다. 초음파 진동자(26)가 소정 주파수(예를 들면 2.4MHz)로 진동되면, 그 진동이 물(25a)을 통하여 용액(24a)에 전파되고, 용액(24a)으로부터 미스트가 발생된다. 발생된 미스트는 질소원(22)에서 송출된 질소에 의해 압출되어, 승온후의 성막실(27)에 도입된다.
성막실(27)에 도입된 미스트는, 고온에 의해 분해되면서 코런덤형 결정막을 성막해야 할 피성막 시료(20)의 면에 도달한다. 그리고, 피성막 시료(20)의 표면에서 CVD 반응이 일어나고, 코런덤형 결정막이 성막된다. 그 결과, 미스트가 도달된 면의 적어도 일부분이 코런덤형 결정막에 의해 덮인다. 예를 들면, 용액(24a)이 용질로서의 갈륨아세틸아세토네이트와, 용매로서의 초순수(超純水)로 이루어지는 경우에는, 산화갈륨막이 성막된다. 이밖에, 성막장치(19)에서는 아래 표에 나타내는 코런덤형 결정막이 성막될 수 있다.
[코런덤형 결정재료 및 조성]
표 1에, 코런덤형 결정구조를 가지는 하지기판, 반도체층, 절연막을 구성하는 결정막(結晶膜) 종류예와 성막에 이용되는 용질, 용매의 예를 나타낸다.
Figure 112014007662842-pct00001
하지기판, 반도체층, 절연막을 형성하는 코런덤형 결정막은, 모두 단일 조성막이어도 좋고 혼합 결정막이어도 좋다. 혼합 결정막일 경우에는, 2종류 이상의 용질을 혼합한 용액(13a)으로부터 미스트를 발생시키거나, 또는, 각각 발생시킨 2종류 이상의 미스트를 동시에 성막실(27)에 도입하면 좋다.
[취출(取出)]
코런덤형 결정막의 성막이 완료되면, 코런덤형 결정막에 부착된 하지기판이 성막실(27)에서 취출된다. 이상에 의해, 본 발명에 따른 반도체 장치의 성막공정은 종료되고, 이온을 주입하거나 에칭, 포토리소그래피 등의 장치 프로세스에 이동한다.
[막구조]
도 7 및 도 8은, 성막장치(10C)를 이용하여 미스트 CVD법에 의해 하지기판으로서 α형 사파이어 Al2O3을 이용하고, 반도체층으로서 α형 산화갈륨 Ga2O3 막(도 7) 및 α형 Al1.1Ga0.9O3(Al=55%)을 성막한 결과를 나타내는 TEM 화상이다. α형 사파이어 기판상의 반도체층으로서 임의의 조성으로 형성된 α형 InXAlYGaZO3(0≤X≤2, 0≤Y≤2, 0≤Z≤2, X+Y+Z=1.5~2.5)을 성막하여도 좋다. 도 9에 성막된 반도체막의 X선 회절 결과의 일례를 나타낸다. α형 사파이어 기판상의 반도체층으로서 임의의 조성으로 형성된 α형 InXAlYGaZO3(0≤X≤2, 0≤Y≤2, 0≤Z≤2, X+Y+Z=1.5~2.5)을 형성한 후에, 더욱 절연막으로서, 임의의 조성으로 형성된 α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y+Z=1.5~2.5)을 형성하여도 좋다. 도 10은 반도체층으로서 형성된 α형 산화갈륨Ga2O3 막 위에, 다시 절연막으로서 α형 Al0.76Ga1.44O3(Al=38%)을 성막시킨 일례를 나타내는 TEM 화상이다.
코런덤형 결정구조를 가지는 막이면 각종 재료, 조성을 이용하여, 하지기판, 반도체층 및 절연막을 형성하여도 좋고, 코런덤형 결정구조를 가지는 막으로서, 표1에 기재된 임의의 재료 및 이들의 혼합 결정을 이용하여도 좋다.
하지기판과 반도체층, 절연막의 모두가 동일한 막이어도 좋고, 혹은 각각의 막의 하지층의 격자정수에 대한 격자정수 차이 15% 이내의 반도체 재료, 반도체 조성을 이용하여 형성해도 좋다.
코런덤형 결정구조를 가지는 하지기판, 반도체층, 절연막의 각 층 사이에 다른 재료·조성으로 형성되는 층을 형성하여도 좋다. 예를 들면, 하지기판과 반도체층 사이에 코런덤 결정구조를 가지는 결정성 응력 완화층을 형성하여도 좋고, 반도체층과 절연막 사이에 코런덤형 결정구조를 가지는 캡층 혹은 구조상 전이 방지층을 형성하여도 좋다. 혹은 이것들의 결정성 응력 완화층과 캡층, 구조상 전이 방지층을 복수 조합시켜서 형성하여도 좋다. 또한, 하지기판, 반도체층, 절연막을 형성하는 코런덤형 결정막은 모두 단일 조성막 또는 혼합 결정막을 복수층 적층한 다층구조로 할 수도 있다. 다층구조로 하면, 결정성을 향상시키거나, 전류를 증대시키거나, 신뢰성을 향상시킬 수 있다.
반도체층이 임의의 조성으로 형성된 α형 InXAlYGaZO3(0≤X≤2, 0≤Y≤2, 0≤Z≤2, X+Y+Z=1.5~2.5)일 경우, 하지기판으로서 α형 사파이어 Al2O3 기판이나 α형 Ga2O3 기판을 이용하고, 절연막으로서 α형 Al0.76Ga1.44O3(Al=38%)을 성막시켜도 좋다. 이때, 결정성 응력 완화층으로서 코런덤 결정구조를 가지는 1층 이상으로 형성되고, α형 사파이어 기판일 때에는 Al량을 서서히 저감시키고, α형 Ga2O3 기판일 때에는 Al량을 서서히 증가시키고, α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막을 이용하여도 좋다. 캡층 혹은 구조상 전이 방지층으로서, 1층 이상으로 형성되고, Al량을 서서히 크게 한 α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막을 이용하여도 좋다. 결정성 응력 완화층은 α형 사파이어 기판과 반도체층, 캡층은 반도체층과 절연막 사이의 각각의 격자정수 차에서 유래하는 칼형상 전위, 나선 전위, 기저면(基底面) 전위 등의 각종 전위의 저감에 효과가 기대된다.
구조상 전이 방지층은 일례로서, 이하의 경우에 형성하여도 좋다. α형 사파이어 하지기판 위에 반도체층으로서 α형 Ga2O3 막을 형성하고, 그 위에 절연막으로서 결정성이 뛰어난 α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막을 형성하고 싶을 때, 반도체와 절연막 사이에, 캡층으로서 절연막보다도 Al 조성비가 작은 α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막을 형성한다. α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막의 결정성장 온도는 500℃ 이하로 할 수도 있다. 그렇지만, Al 조성비가 클 경우, 530℃ 이상의 성막온도로 하는 것으로써, 더욱 결정성이 뛰어난 성막을 할 수 있다. 또한, 530℃ 이상의 성막온도일 경우, 캡층이 없이 절연막을 성막하려고 하면, 반도체층 및 절연막의 일부가 β형으로 구조상 전이되어버린 상태로 될 수 있다. 그래서, 일단, 캡층으로서, 절연막보다도 Al 조성비가 작은 α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막을 500℃ 이하의 온도로 성막하고, 그 후, 절연막으로서 Al 조성비가 캡층보다도 큰 α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막을 530℃ 이상의 온도로 성막한다.
하지기판, 반도체층, 절연막의 순서는 아래쪽으로부터 하지기판, 반도체층, 절연막의 순서로 형성하여도 좋고, 하지기판, 절연막, 반도체층의 순서로 형성하여도 좋다. 따라서, 본 실시 형태의 반도체 장치 또는 결정은, 하지기판 위에, 반도체층과, 절연막을 이 순서로 또는 이와 반대인 순서로 구비하고, 상기 하지기판, 상기 반도체층, 및 상기 절연막은, 모두 코런덤형 결정구조를 가진다.
코런덤형 결정구조를 가지는 하지기판, 반도체층, 절연막의 전부 혹은 일부의 층을 형성한 후, 하지기판을 박리하고, 다른 지지기판에 고정해도 좋다. 일례로서 이하의 순서를 이용해도 좋다. 우선, α형 사파이어 Al2O3 기판을 이용하고, 절연층으로서 α형 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5) 막을 형성한 후, 반도체층으로서 임의의 조성으로 형성된 α형 InXAlYGaZO3(0≤X≤2, 0≤Y≤2, 0≤Z≤2, X+Y+Z=1.5~2.5)을 형성하고, 그 후, 반도체층 위에 산화 실리콘막을 형성한다. 별도로, SiC 기판 위에 혹은 Si 기판 위에 산화 실리콘막을 성막한 지지기판을 준비하고, 반도체층상의 산화 실리콘막과 접합시킨 후, 하지기판을 박리한다. 상기 산화 실리콘막이 접합층으로 될 수 있다. 하지기판을 박리하기 위하여, 반도체층 위에 산화 실리콘 성막 후, 하지기판의 박리까지의 사이에 수소 이온 등 이온을 주입하거나 가열·냉각 공정, 플라즈마 처리를 이용하여도 좋고 에칭 등의 방법을 이용하여도 좋다. 하지기판으로서는 표 1에 포함되는 코런덤 결정구조를 가지는 임의의 금속산화막을 이용하여도 좋고, 지지기판으로서는, Si나 SiC, GaAs, GaN 등의 반도체 기판이나 세라믹막, 금속 기판, 유리 기판 등을 이용하여도 좋다. 코런덤형 결정구조를 가지는 하지기판, 반도체층, 절연막의 각층 사이에 다른 재료·조성으로 형성되는 층을 형성하여도 좋다. 예를 들면, 하지기판과 반도체층 사이에 코런덤 결정구조를 가지는 결정성 응력 완화층을 형성하여도 좋고, 반도체층과 절연막 사이에 코런덤형 결정구조를 가지는 캡층 혹은 구조상 전이 방지층을 형성하여도 좋다. 혹은 이들의 결정성 응력 완화층과 캡층, 구조상 전이 방지층을 복수 조합시켜서 형성하여도 좋다. 하지기판에 접착시킨 후, 코런덤형 결정표면의 결정성을 개선하기 위하여, CMP등 방법으로 표면을 연마하여도 좋고, 이에 의해, 결정성 응력 완화층, 캡층, 구조상 전이 방지층의 일부 혹은 전부를 제거하여도 좋다.
본 발명은 상기 실시 형태에 한정되는 것이 아니고, 각종 변형예를 생각할 수 있다. 예를 들면, 미스트 CVD의 성막방식에 관하여서는, 몇 mm 이하의 채널을 반응 영역으로서 이용하는 파인 채널법, 기판 위에 직선 형상의 노즐을 설치하고, 여기에서 기판에 수직되는 방향으로 미스트(및 캐리어 가스)를 분사하며, 더욱이는, 노즐을 직선 형상의 출구와 수직방향으로 되게 이동시키는 리니어 소스법이나, 복수의 방식을 혼합하거나, 혹은 파생시킨 방식이어도 좋다. 파인 채널법에서는, 균질 박막의 제작과 원료의 이용효율을 향상시킬 수 있고, 리니어 소스법에서는, 장래의 대면적 기판 및 롤투롤(Roll to Roll)에서의 연속 성막이 가능하다. 캐리어 가스로서 질소가 아닌 아르곤, 산소, 오존, 공기 등의 가스를 유동시킬 수도 있고, 성막실은 대기압이 아닌 가압이나 감압을 해도 좋다.
또한, 상기 실시 형태에서는, 미스트 CVD법에 의해 코런덤형 결정막을 성막했지만, 다른 수법에 의해 성막해도 좋다. 코런덤형 결정막을 성막할 수 있는 다른 수법으로서는, 유기 금속 기상 성장법, 분자선 에피택시법 등이 있다.
한편, 본 발명에서는, 코런덤형 결정구조를 가지는 하지기판, 반도체막, 절연막, 결정성 응력 완화층, 캡층, 구조상 전이 방지층에 코런덤형 결정막에 적당한 원소(예를 들면, 주석, 실리콘, 마그네슘)를 도핑하여도 좋다. 따라서, 전기 전도성 및 절연성을 조정할 수 있다.
더욱이, 본 발명에서는, 코런덤형 결정구조를 가지는 반도체막, 절연막, 결정성 응력 완화층, 캡층, 구조상 전이 방지층의 일부에, 막조성 및 원소 도핑 농도에 관한 일정한 반복구조를 도입하여도 좋다. 따라서, 응력 완화의 촉진, 혹은 캐리어 농도의 증감, 캐리어 이동도의 크기를 조정할 수 있다.
1 절연막
2 반도체층
3 하지기판
4 절연막
5 반도체층
6 하지기판
7 절연막
8 반도체층
9 결정성 응력 완화층
10 하지기판
11 절연막
12 캡층
13 반도체층
14 결정성 응력 완화층
15 하지기판
16 절연막
17 구조상 전이 방지층
18 반도체층
19 성막장치
20 피성막 시료
21 시료대
22 질소원
23 유량 조절 밸브
24 미스트 발생원
24a 용액
25 미스트 발생원
25a 물
26초음파 진동자
27성막실
28히터

Claims (29)

  1. 하지기판 위에, 반도체층, 절연막의 순서로 또는 이와 반대되는 순서로 반도체층과 절연막을 구비하고,
    상기 하지기판, 상기 반도체층 및 상기 절연막은 모두 코런덤형 결정구조를 가지며,
    상기 반도체층은 산화갈륨으로 형성되거나, 또는 산화갈륨을 포함하는 혼합 결정으로 형성되는 결정.
  2. 제1항에 있어서,
    상기 하지기판 및 상기 절연막이, 사파이어, 산화갈륨, 산화인듐, 산화크롬, 산화철, 산화티타늄, 산화바나듐, 산화코발트 중 임의의 하나, 혹은, 사파이어, 산화갈륨, 산화인듐, 산화크롬, 산화철, 산화티타늄, 산화바나듐, 산화코발트의 복수의 혼합 결정으로 형성되는 결정.
  3. 제1항에 있어서,
    상기 하지기판, 상기 반도체층, 상기 절연막의 모두가 동일하거나, 혹은 격자정수 차가 15% 이내의 반도체 재료 및 조성을 이용하여 형성되는 결정.
  4. 제3항에 있어서,
    상기 하지기판, 상기 반도체층, 상기 절연막의 모두가 α형 산화알루미늄·갈륨 AlXGaYO3(0≤X≤2, 0≤Y≤2, X+Y=1.5~2.5)으로 형성되는 결정.
  5. 제1항에 있어서,
    상기 절연막이 Al 및 Ga를 포함하는 결정.
  6. 제1항에 있어서,
    상기 하지기판 및 상기 절연막이 사파이어, 산화갈륨, 산화인듐, 산화크롬, 산화철, 산화티타늄, 산화바나듐, 산화코발트 중 임의의 하나, 혹은, 이들의 복수의 혼합 결정으로 형성되고, 상기 반도체층이 α형 InX1AlY1GaZ1O3(0≤X1≤2, 0≤Y1≤2, 0≤Z1≤2, X1+Y1+Z1=1.5~2.5)으로 형성되는 결정.
  7. 제6항에 있어서,
    0.1≤X1 또는 0.1≤Z1인 결정.
  8. 제6항에 있어서,
    0.1≤X1 또한 0.1≤Z1인 결정.
  9. 제6항에 있어서,
    상기 하지기판이 α형 사파이어로 형성되고, 상기 절연막이 α형 AlY2GaZ2O3(0≤Y2≤2, 0≤Z2≤2, Y2+Z2=1.5~2.5)으로 형성되는 결정.
  10. 제9항에 있어서,
    0.1≤X2 또한 0.1≤Y2인 결정.
  11. 제1항에 있어서,
    상기 하지기판과 상기 반도체층 사이에, 코런덤형 결정구조를 가지는 결정성 응력 완화층을 가지는 결정.
  12. 제11항에 있어서,
    상기 하지기판이 α형 사파이어로 형성되고,
    상기 결정성 응력 완화층은, 1층 이상으로 형성되고, 상기 하지기판에서부터 상기 반도체층을 향하여 Al량을 서서히 저감시킨 α형 AlX1GaY1O3(0≤X1≤2, 0≤Y1≤2, X1+Y1=1.5~2.5)으로 형성되고,
    상기 반도체층은, α형 InX2AlY2GaZ2O3(0≤X2≤2, 0≤Y2≤2, 0≤Z2≤2, X2+Y2+Z2=1.5~2.5)으로 형성되고,
    상기 절연막은, α형 AlX3GaY3O3(0≤X3≤2, 0≤Y3≤2, X3+Y3=1.5~2.5)으로 형성되는 결정.
  13. 제1항에 있어서,
    상기 반도체층과 상기 절연막 사이에, 상기 반도체층과 상기 절연막에 포함되는 원소의 적어도 일부의 원소를 포함하는 캡층을 가지는 결정.
  14. 제13항에 있어서,
    상기 하지기판이 α형 사파이어로 형성되고,
    상기 반도체층은, 불순물이 도핑된 α형 InX2AlY2GaZ2O3(0≤X2≤2, 0≤Y2≤2, 0≤Z2≤2, X2+Y2+Z2=1.5~2.5)으로 형성되고,
    상기 캡층은, 상기 반도체층에서부터 상기 절연막을 향하여 Al량을 서서히 크게 한 α형 AlX3GaY3O3(0≤X3≤2, 0≤Y3≤2, X3+Y3=1.5~2.5)으로 형성되고,
    상기 절연막은, α형 AlX4GaY4O3(0≤X4≤2, 0≤Y4≤2, X4+Y4=1.5~2.5)으로 형성되는 결정.
  15. 제14항에 있어서,
    상기 하지기판과 상기 반도체층 사이에, 코런덤형 결정구조를 가지는 결정성 응력 완화층을 가지고,
    상기 결정성 응력 완화층은, 1층 이상으로 형성되고, 상기 하지기판에서부터 상기 반도체층을 향하여 Al량을 서서히 저감시킨 α형 AlX1GaY1O3(0≤X1≤2, 0≤Y1≤2, X1+Y1=1.5~2.5)으로 형성되는 결정.
  16. 제1항에 있어서,
    상기 반도체층과 상기 절연막 사이에, 상기 반도체층과 상기 절연막에 포함되는 원소의 적어도 일부의 원소를 포함하는 구조상 전이 방지층을 가지는 결정.
  17. 제16항에 있어서,
    상기 반도체층은, 불순물이 도핑된 α형 InX1AlY1GaZ1O3(0≤X1≤2, 0≤Y1≤2, 0≤Z1≤2, X1+Y1+Z1=1.5~2.5)으로 형성되고,
    상기 구조상 전이 방지층은, 상기 반도체층에서부터 상기 절연막을 향하여 Al량을 서서히 크게 한 α형 AlX2GaY2O3(0≤X2≤2, 0≤Y2≤2, X2+Y2=1.5~2.5)으로 형성되고,
    상기 절연막은, α형 AlX3GaY3O3(0≤X3≤2, 0≤Y3≤2, X3+Y3=1.5~2.5)으로 형성되는 결정.
  18. 제1항에 기재된 결정의 제조 방법에 있어서,
    상기 반도체층 및 상기 절연막의 원료로 되는 용질이 용매 중에 용해되어 형성되는 원료용액을 분무화하여 생성되는 원료 미스트(mist)를 성막실에 공급하는 공정을 구비하는, 결정의 제조 방법.
  19. 제18항에 있어서,
    상기 원료 미스트(mist)를 상기 성막실 내에서 반응시켜 상기 하지기판 위에 상기 반도체층 및 상기 절연막을 형성하는 공정을 구비하는 결정의 제조 방법.
  20. 제18항 또는 제19항에 있어서,
    상기 반도체층과 상기 절연막의 적어도 한쪽이 혼합 결정막으로 형성되고,
    상기 혼합 결정막은 2종류 이상의 용질이 용매 중에 용해되어 형성되는 원료용액을 이용하여 형성되는 결정의 제조 방법.
  21. 제18항 또는 제19항에 있어서,
    상기 반도체층과 상기 절연막의 적어도 한쪽이 혼합 결정막으로 형성되고,
    상기 혼합 결정막은, 2종류 이상의 원료용액을 각각 분무화하여 생성되는 원료 미스트(mist)를 동시에 성막실에 도입함으로써 형성되는, 결정의 제조 방법.
  22. 지지기판 위에, 반도체층, 절연막의 순서로 또는 이와 반대되는 순서로 반도체층과 절연막을 구비하고,
    상기 지지기판은, 코런덤형 결정구조를 가지거나 또는 가지지 않고,
    상기 반도체층 및 상기 절연막은, 모두 코런덤형 결정구조를 가지고,
    상기 반도체층은 산화갈륨으로 형성되거나, 또는 산화갈륨을 포함하는 혼합 결정으로 형성되고,
    상기 지지기판과 상기 반도체층 사이에, 상기 지지기판과 코런덤형 결정의 접합층을 가지는 결정.
  23. 제22항에 있어서,
    상기 지지기판이 SiC 기판, Si 기판, 금속 기판, 세라믹 기판, 유리 기판 중의 임의의 하나로 형성되는 결정.
  24. 제22항 또는 제23항에 있어서,
    상기 접합층이 산화 실리콘막으로 형성되는 결정.
  25. 하지기판 위에, 반도체층과, 절연막을 이 순서로 또는 이와 반대되는 순서로 형성하는 결정 형성 공정과,
    상기 하지기판이 아닌 측의 면에 지지기판을 접착시키는 접착공정과,
    상기 하지기판을 박리하는 박리공정을 구비하고,
    상기 반도체층은 산화갈륨으로 형성되거나, 또는 산화갈륨을 포함하는 혼합 결정으로 형성되고,
    상기 하지기판, 상기 반도체층, 및 상기 절연막은, 모두 코런덤형 결정구조를 가지는 결정의 제조 방법.
  26. 제25항에 있어서,
    상기 지지기판이 SiC 기판, Si 기판, 금속 기판, 세라믹 기판, 유리 기판 중의 임의의 하나인 결정의 제조 방법.
  27. 제25항 또는 제26항에 있어서,
    상기 지지기판은 접합층을 통하여 상기 하지기판이 아닌 측의 면에 접착시키는 결정의 제조 방법.
  28. 제27항에 있어서,
    상기 접합층이 산화 실리콘막으로 형성되는 결정의 제조 방법.
  29. 제1항 또는 제22항에 따른 결정을 가지는 반도체 장치.

KR1020147002063A 2012-09-28 2013-09-24 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법 KR101579460B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-218891 2012-09-28
JP2012218891A JP5343224B1 (ja) 2012-09-28 2012-09-28 半導体装置および結晶
PCT/JP2013/075659 WO2014050793A1 (ja) 2012-09-28 2013-09-24 半導体装置又は結晶、および、半導体装置又は結晶の製造方法

Publications (2)

Publication Number Publication Date
KR20140085414A KR20140085414A (ko) 2014-07-07
KR101579460B1 true KR101579460B1 (ko) 2015-12-22

Family

ID=49679227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147002063A KR101579460B1 (ko) 2012-09-28 2013-09-24 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법

Country Status (7)

Country Link
US (1) US9711590B2 (ko)
EP (1) EP2752869B1 (ko)
JP (1) JP5343224B1 (ko)
KR (1) KR101579460B1 (ko)
CN (2) CN110071037B (ko)
TW (1) TWI518748B (ko)
WO (1) WO2014050793A1 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN110684960A (zh) * 2014-07-22 2020-01-14 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法
US10043664B2 (en) 2014-09-02 2018-08-07 Flosfia Inc. Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
JP6647521B2 (ja) * 2014-10-09 2020-02-14 株式会社Flosfia 導電性積層構造体の製造方法
JP2016100593A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP7344426B2 (ja) * 2014-11-26 2023-09-14 株式会社Flosfia 結晶性積層構造体
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP6478020B2 (ja) * 2014-11-26 2019-03-06 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
US20160222511A1 (en) * 2015-01-29 2016-08-04 Flosfia Inc. Apparatus and method for forming film
JP6478103B2 (ja) * 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
JP6980183B2 (ja) * 2015-02-25 2021-12-15 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP6533982B2 (ja) * 2015-02-25 2019-06-26 株式会社Flosfia 量子井戸構造、積層構造体および半導体装置
KR20160120601A (ko) 2015-04-08 2016-10-18 주식회사 에스바텍 광학 투명성 점착 시트
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP6732201B2 (ja) * 2015-11-11 2020-07-29 国立大学法人京都工芸繊維大学 発光素子
JP6890858B2 (ja) * 2015-11-11 2021-06-18 国立大学法人京都工芸繊維大学 基体および基体の製造方法
CN114864381A (zh) * 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
JP6904517B2 (ja) * 2016-06-30 2021-07-14 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
US10930743B2 (en) 2017-06-28 2021-02-23 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
JP6478425B2 (ja) * 2017-07-07 2019-03-06 株式会社Flosfia 結晶性半導体膜および半導体装置
CN109423694B (zh) 2017-08-21 2022-09-09 株式会社Flosfia 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN109423690B (zh) * 2017-08-21 2022-09-16 株式会社Flosfia 用于制造结晶膜的方法
JP7163540B2 (ja) * 2017-08-21 2022-11-01 株式会社Flosfia 結晶膜の製造方法
JP7011219B2 (ja) 2017-09-29 2022-01-26 株式会社Flosfia 積層構造体および半導体装置
CN109628910B (zh) 2017-10-07 2023-06-30 株式会社Flosfia 形成膜的方法
JP2019142756A (ja) * 2018-02-22 2019-08-29 トヨタ自動車株式会社 成膜方法
JP2019151922A (ja) 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
JPWO2020004250A1 (ja) * 2018-06-26 2021-08-05 株式会社Flosfia 結晶性酸化物膜
US11488821B2 (en) 2018-06-26 2022-11-01 Flosfia Inc. Film forming method and crystalline multilayer structure
US11760650B2 (en) * 2018-08-01 2023-09-19 Idemitsu Kosan Co.,Ltd. Compound
JP7062776B2 (ja) * 2018-09-03 2022-05-06 株式会社Uacj 半導体製造方法及び半導体製造装置
JP6909191B2 (ja) * 2018-09-27 2021-07-28 信越化学工業株式会社 積層体、半導体装置及び積層体の製造方法
JP6857641B2 (ja) * 2018-12-19 2021-04-14 信越化学工業株式会社 成膜方法及び成膜装置
JP7315136B2 (ja) 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
EP3918630A1 (en) * 2019-01-31 2021-12-08 King Abdullah University of Science and Technology Semiconductor device with a group-iii oxide active layer
WO2020195355A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板
WO2020194802A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 下地基板及びその製造方法
CN113614292A (zh) * 2019-03-28 2021-11-05 日本碍子株式会社 半导体膜
JPWO2020204006A1 (ko) * 2019-03-29 2020-10-08
WO2020217563A1 (ja) * 2019-04-24 2020-10-29 日本碍子株式会社 半導体膜
US11515172B2 (en) 2019-06-28 2022-11-29 Flosfia Inc. Method of etching object
JP7391297B2 (ja) 2019-06-28 2023-12-05 株式会社Flosfia エッチング処理方法およびエッチング処理装置
JP7128970B2 (ja) 2019-08-27 2022-08-31 信越化学工業株式会社 積層構造体及び積層構造体の製造方法
CN114270531A (zh) 2019-09-03 2022-04-01 株式会社Flosfia 结晶膜、包含结晶膜的半导体装置以及结晶膜的制造方法
JP7290740B2 (ja) * 2019-09-30 2023-06-13 日本碍子株式会社 α－Ｇａ２Ｏ３系半導体膜
CN114556585A (zh) * 2019-09-30 2022-05-27 株式会社Flosfia 层叠结构体和半导体装置
JP7320070B2 (ja) * 2019-09-30 2023-08-02 日本碍子株式会社 下地基板及びその製造方法
CN110993505B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 基于碳化硅衬底的半导体结构制备方法及半导体结构
CN110896024B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
JP7016489B2 (ja) * 2019-12-16 2022-02-07 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
CN115023816A (zh) 2020-01-27 2022-09-06 株式会社Flosfia 半导体装置和半导体装置的制造方法
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JP2022069302A (ja) 2020-10-23 2022-05-11 株式会社Flosfia 半導体装置
KR102537070B1 (ko) * 2020-11-30 2023-05-26 서울대학교산학협력단 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법
EP4261892A1 (en) 2020-12-11 2023-10-18 Flosfia Inc. Semiconductor device
TW202306179A (zh) 2021-06-07 2023-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202315140A (zh) 2021-06-07 2023-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
JPWO2023047895A1 (ko) 2021-09-22 2023-03-30
TW202346211A (zh) 2022-02-09 2023-12-01 日商Ｆｌｏｓｆｉａ股份有限公司 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統
WO2023200688A2 (en) * 2022-04-11 2023-10-19 Board Of Regents, The University Of Texas System Gallium-oxide-on-silicon (gaoxs)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211208A (ja) 2003-01-15 2011-10-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222404B2 (ja) 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP2972996B2 (ja) * 1997-12-02 1999-11-08 三井金属鉱業株式会社 Ｉｔｏ微粉末及びその製造方法
JP4365530B2 (ja) * 1998-09-10 2009-11-18 ローム株式会社 半導体発光素子およびその製法
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
DE10304849A1 (de) * 2003-02-06 2004-08-19 Institut für Neue Materialien gemeinnützige Gesellschaft mit beschränkter Haftung Chemomechanische Herstellung von Funktionskolloiden
JP4427271B2 (ja) 2003-04-30 2010-03-03 株式会社神戸製鋼所 アルミナ保護膜およびその製造方法
KR20060024421A (ko) * 2003-06-30 2006-03-16 켄이치로 미야하라 박막 형성용 기판, 박막 기판, 및 발광소자
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US8006909B2 (en) * 2004-06-21 2011-08-30 Ferro Corporation Methods of forming and detecting non-visible marks and articles marked in accordance with the methods
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
KR101379410B1 (ko) * 2006-11-22 2014-04-11 소이텍 3-5족 반도체 재료들의 대량생산을 위한 설비
CN102239549B (zh) * 2008-12-08 2014-01-01 住友化学株式会社 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法
US8419176B2 (en) * 2009-05-29 2013-04-16 Eastman Kodak Company Aqueous compositions with improved silicon corrosion characteristics
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110088976A (ko) 2010-01-29 2011-08-04 주식회사 뉴로벤션 스텐트
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US20140217470A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211208A (ja) 2003-01-15 2011-10-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012129511A (ja) * 2010-11-26 2012-07-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
US20150194479A1 (en) 2015-07-09
WO2014050793A1 (ja) 2014-04-03
CN110071037A (zh) 2019-07-30
CN110071037B (zh) 2024-05-14
TW201421542A (zh) 2014-06-01
EP2752869A1 (en) 2014-07-09
EP2752869B1 (en) 2016-11-09
US9711590B2 (en) 2017-07-18
TWI518748B (zh) 2016-01-21
JP2014072463A (ja) 2014-04-21
CN104205296A (zh) 2014-12-10
EP2752869A4 (en) 2015-01-07
JP5343224B1 (ja) 2013-11-13
KR20140085414A (ko) 2014-07-07

Similar Documents

Publication Publication Date Title
KR101579460B1 (ko) 반도체 장치 또는 결정, 및, 반도체장치 또는 결정의 제조방법
JP6067532B2 (ja) 半導体装置
JP5397795B1 (ja) 半導体装置及びその製造方法、結晶及びその製造方法
JP6573207B2 (ja) 半導体装置
JP6196987B2 (ja) 窒化ガリウムナノワイヤに基づくエレクトロニクス
KR101359094B1 (ko) 반도체 에피택셜 결정 기판의 제조 방법 및 반도체 에피택셜 결정 기판
Wang et al. N-polar ScAlN and HEMTs grown by molecular beam epitaxy
US8084371B2 (en) Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor
JP5528612B1 (ja) 半導体装置
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
US7122488B2 (en) High density plasma process for the formation of silicon dioxide on silicon carbide substrates
JP2007200975A (ja) 半導体装置とその製造法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
JP6281145B2 (ja) 半導体装置
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
JP6176064B2 (ja) Ｉｉｉ族窒化物半導体デバイス
TW202421820A (zh) 形成石墨烯層結構的方法及石墨烯基板
JP2022084951A (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
CN117120662A (zh) 用于cvd生长均匀石墨烯的晶片及其制造方法
JP2005011887A (ja) 高誘電率金属酸化物膜の作製方法、高誘電率金属酸化物膜、ゲート絶縁膜、及び半導体素子
Kozaka et al. Pulsed sputtering epitaxy of coherent AlN/Al0. 5Ga0. 5N/AlN multichannel structures
JP2012124530A (ja) 半導体エピタキシャル結晶基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 4