CN110993505B - 基于碳化硅衬底的半导体结构制备方法及半导体结构 - Google Patents
基于碳化硅衬底的半导体结构制备方法及半导体结构 Download PDFInfo
- Publication number
- CN110993505B CN110993505B CN201910975090.9A CN201910975090A CN110993505B CN 110993505 B CN110993505 B CN 110993505B CN 201910975090 A CN201910975090 A CN 201910975090A CN 110993505 B CN110993505 B CN 110993505B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- carbide substrate
- sputtering
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 28
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000004544 sputter deposition Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 41
- 239000013077 target material Substances 0.000 claims description 26
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 15
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 229910052786 argon Inorganic materials 0.000 claims description 11
- 238000005477 sputtering target Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 7
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 12
- 229910001195 gallium oxide Inorganic materials 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Electromagnetism (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
本发明公开了一种基于碳化硅衬底的半导体结构制备方法,包括:选取碳化硅衬底层;在所述碳化硅衬底层表面上制备(InxGa1‑x)2O3缓冲层;在所述(InxGa1‑x)2O3缓冲层表面上制备Ga2O3薄膜层。本发明所提供的基于碳化硅衬底的半导体结构制备方法首先在碳化硅衬底层表面形成(InxGa1‑x)2O3缓冲层,从而减少了由于晶格失配引起的位错缺陷,然后又在(InxGa1‑x)2O3缓冲层表面形成Ga2O3薄膜层,从而提高后续生长的Ga2O3薄膜层的结晶度,最终实现了在碳化硅衬底层上制备高结晶的Ga2O3薄膜材料的结构。
Description
技术领域
本发明属于微电子技术领域,具体涉及一种碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构。
背景技术
近年来,作为第三代半导体的Ga2O3材料由于其具有较大的禁带宽度,较高的击穿电场强度,较小的导通电阻,受人们的广泛关注,并且是研制功率器件的最佳材料选择。目前可以通过高温等方法制备Ga2O3的单晶衬底,并且可以在其上面进行同质外延具有优良的光学性能以及电学性能的Ga2O3薄膜,可以用作具有高性能的功率电子器件、紫外光电探测器以及紫外传感器,应用前景比较广泛,然而,由于其较低的热导率,限制了其功率电子器件在高温下的应用。
SiC作为第三代半导体材料,同样具有优异的性能,并且具有较高的热导率,SiC和Ga2O3的结合,不仅能够发挥各自的优势,并且可以解决氧化镓低热导率的问题,然而,SiC和Ga2O3由于较大的晶格失配导致许多缺陷的存在,限制了其广泛的应用。
因此,解决SiC和Ga2O3之间由于晶格失配导致的缺陷问题,在碳化硅衬底上生长高结晶质量的氧化镓薄膜,对未来SiC和Ga2O3材料的结合在功率电子器件高温环境下的应用具有较大的意义。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构。本发明要解决的技术问题通过以下技术方案实现:
一种基于碳化硅衬底的半导体结构制备方法,包括:
选取碳化硅衬底层;
在所述碳化硅衬底层表面上制备(InxGa1-x)2O3缓冲层;
在所述(InxGa1-x)2O3缓冲层表面上制备Ga2O3薄膜层。
在本发明的一个实施例中,所述碳化硅衬底层的厚度为300μm~700μm。
在本发明的一个实施例中,在所述碳化硅衬底层表面上制备(InxGa1-x)2O3缓冲层,包括:
在氧气和氩气环境下,利用磁控溅射工艺在所述碳化硅衬底层表面上溅射Ga2O3靶材和In2O3靶材生成(InxGa1-x)2O3材料层;
利用退火工艺对所述(InxGa1-x)2O3材料层进行退火处理形成所述(InxGa1-x)2O3缓冲层。
在本发明的一个实施例中,所述(InxGa1-x)2O3缓冲层中x的取值范围是0.58~0.76。
在本发明的一个实施例中,利用磁控溅射工艺在所述碳化硅衬底层表面上溅射Ga2O3靶材和In2O3靶材生成(InxGa1-x)2O3材料层,包括:
在真空度为5×10-4~7×10-4Pa的条件下,利用磁控溅射工艺在所述碳化硅衬底层表面上溅射Ga2O3靶材和In2O3靶材生成(InxGa1-x)2O3材料层,其中,溅射所述Ga2O3靶材的溅射功率为60W,溅射所述In2O3靶材的溅射功率为60W~80W。
在本发明的一个实施例中,利用退火工艺对所述(InxGa1-x)2O3材料层进行退火处理形成(InxGa1-x)2O3缓冲层,包括:
在氧气、真空和氮气环境中依次对所述(InxGa1-x)2O3材料层进行退火处理形成所述(InxGa1-x)2O3缓冲层。
在本发明的一个实施例中,所述(InxGa1-x)2O3缓冲层的厚度为100±5nm。
在本发明的一个实施例中,在所述(InxGa1-x)2O3缓冲层表面上制备Ga2O3薄膜层,包括:
在氩气环境下,利用磁控溅射工艺在所述(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
在本发明的一个实施例中,利用磁控溅射工艺在所述(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层,包括:
在真空度为5×10-4~7×10-4Pa的条件下,利用磁控溅射工艺在所述(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层,其中,溅射靶材基距为5cm,工作电流为2A。
本发明一个实施例还提供一种半导体结构,所述半导体结构利用上述任一项实施例所述的基于碳化硅衬底的半导体结构制备方法制备而成,其中,所述半导体结构包括:
碳化硅衬底层;
(InxGa1-x)2O3缓冲层,位于所述碳化硅衬底层表面之上;
Ga2O3薄膜层,位于所述(InxGa1-x)2O3缓冲层表面之上。
本发明的有益效果:
本发明所提供的基于碳化硅衬底的半导体结构制备方法首先在碳化硅衬底层表面形成(InxGa1-x)2O3缓冲层,从而减少了由于晶格失配引起的位错缺陷,然后又在(InxGa1-x)2O3缓冲层表面形成Ga2O3薄膜层,从而提高后续生长的Ga2O3薄膜层的结晶度,最终实现了在碳化硅衬底层上制备高结晶的Ga2O3薄膜材料的结构。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种制备碳化硅外延氧化镓薄膜设备的结构示意图;
图2是本发明实施例提供的一种基于碳化硅衬底的半导体结构制备方法的流程示意图;
图3a~3c是本发明实施例提供的一种基于碳化硅衬底的半导体结构制备方法的示意图;
图4是本发明实施例提供的一种(InxGa1-x)2O3缓冲层退火环境示意图;
图5是本发明实施例提供的一种半导体结构的示意图。
附图标记说明:
碳化硅衬底层-1;(InxGa1-x)2O3缓冲层-2;Ga2O3薄膜层-3;射频电源-4;靶材容器-5;靶材挡板-6;进气口-7;抽气管道-8;基片挡板-9;托盘-10;衬底加热盘-11;旋转机-12;溅射腔室-13。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
在介绍本实施例所提供的基于碳化硅衬底的半导体结构制备方法之前,本实施例首先提供了一种制备碳化硅外延氧化镓薄膜设备,请参见图1,图1是本发明实施例提供的一种制备碳化硅外延氧化镓薄膜设备的结构示意图,该设备包括射频电源4、两个靶材容器5、两个靶材挡板6、进气口7、抽气管道8、基片挡板9、托盘10、衬底加热盘11、旋转机12以及溅射腔室13。射频电源4穿过溅射腔室13连接至靶材容器5,用于为溅射靶材提供电源。靶材容器5为用于放置溅射靶材,两个靶材挡板6分别设置在两个靶材容器5的上方。进气口7能够设置多个气体管道,分别通入不同的气体,在本实施例中,进气口7能够同时通入溅射气体氧气和氩气。抽气管道8连接至真空***,用于对溅射腔室13进行抽真空。旋转机12的下端依次连接衬底加热盘11和托盘10,能够使得衬底加热盘11和托盘10同时旋转,以保障溅射过程中在衬底表面沉积薄膜的均匀性。
本发明实施例所提供的基于碳化硅衬底的半导体结构制备方法可以基于上述设备进行制备,也可以基于其它设备进行制备,本实施例对此不作具体限定。
为了更好的对本实施例所提供的基于碳化硅衬底的半导体结构制备方法进行介绍,本实施例在上述制备碳化硅外延氧化镓薄膜设备的基础上对基于碳化硅衬底的半导体结构制备方法进行介绍,请参见图2,图2是本发明实施例提供的一种基于碳化硅衬底的半导体结构制备方法的流程示意图,该基于碳化硅衬底的半导体结构制备方法具体包括以下步骤:
S1、请参见图3a,选取碳化硅衬底层1;
具体地,碳化硅衬底层的生产技术成熟且所制备的器件质量较好;另外,碳化硅的热导率较高、稳定性很好,并且能够运用在高温生长过程中;最后,碳化硅具有优良的物理化学性能,与氧化镓的结合能够实现具有高性能的高功率的电力电子器件。因此,本实施例的衬底层选用碳化硅材料。
进一步地,碳化硅衬底层的厚度为300~700μm,优选地,碳化硅衬底层的厚度为500μm。
S2、请参见图3b,在碳化硅衬底层1表面上制备(InxGa1-x)2O3缓冲层2;
S21、在氧气和氩气环境下,利用磁控溅射工艺在碳化硅衬底层表面上溅射Ga2O3靶材和In2O3靶材生成(InxGa1-x)2O3材料层,其中磁控溅射工艺是利用磁场与电场交互作用,使电子在靶表面附近成螺旋状运行,从而增大电子撞击氩气产生离子的概率,所产生的离子在电场作用下撞向靶面从而溅射出靶材。因为In原子的半径小于Ga原子的半径,In掺杂到Ga2O3中,形成(InxGa1-x)2O3,致使晶格常数减小,在x取值适当的情况下,(InxGa1-x)2O3与SiC以及(InxGa1-x)2O3与Ga2O3之间的晶格常数失陪度较小,这样可以减少位错引起的缺陷密度。
具体地,首先将氧气和氩气作为溅射气体同时通入溅射腔;之后利用磁控溅射工艺在碳化硅衬底层表面上同时溅射Ga2O3靶材和In2O3靶材,从而在碳化硅衬底层表面上形成(InxGa1-x)2O3材料层。
优选地,(InxGa1-x)2O3材料层中x的取值范围是0.58~0.76。在x取值范围是0.58~0.76时,可以保证(InxGa1-x)2O3与SiC以及(InxGa1-x)2O3与Ga2O3之间的晶格常数失陪度较小,从而可以减少位错引起的缺陷密度。若X取值太小,则会起不到减小晶格常数的作用,但是如果x值取值太大,由于合金化合物的饱和度有限,因此就会出现相变,起不到减少晶格常数,减少位错的作用。
进一步地,氧气和氩气的质量百分比纯度均为99.999%,且氧气的流量可以为2cm3/秒;氩气的流量可以为20cm3/秒,同时Ga2O3靶材和In2O3靶材的质量比纯度均大于99.99%。
另外,本实施例在制备(InxGa1-x)2O3缓冲层时所提供的磁控溅射工艺的条件包括:衬底温度(即衬底层加热温度)、真空度、Ga2O3靶材的溅射功率、In2O3靶材的溅射功率、溅射靶材基距、溅射时长。其中,溅射靶材基距指溅射靶材到碳化硅衬底层之间的距离。衬底温度为室温。本实施例在制备(InxGa1-x)2O3缓冲层时的磁控溅射工艺条件优选地为:衬底温度为25℃;真空度为5×10-4~7×10-4Pa,优选地为5.0×10-4Pa;Ga2O3靶材的溅射功率为60W;In2O3靶材的溅射功率为60W~80W;溅射靶材基距为5cm;溅射时长为1小时。在本实施例中,因为要生长合适晶格常数的(InxGa1-x)2O3才能与SiC衬底拥有相近的晶格常数,而x的范围决定了其晶格常数大小的改变,而实验生长条件决定了x的取值范围,经过大量实验验证,只有在上述条件下才能生长出合适的晶格常数的(InxGa1-x)2O3,即只有在上述条件下才能使得x的取值范围是0.58~0.76。
本实施例通过设定不同的In2O3靶材的溅射功率,可以得到具有不同In组分的(InxGa1-x)2O3材料。当In2O3靶材的溅射功率的调节范围在60W-80W时,生成的(InxGa1-x)2O3材料中的x的取值范围是0.18~0.26。例如,当In2O3靶材的溅射功率为65W时,x=0.21;当In2O3靶材溅射功率为70W时,x=0.24;当In2O3靶材溅射功率为80W时,x=0.26。
S22、利用退火工艺对(InxGa1-x)2O3材料层进行退火处理形成(InxGa1-x)2O3缓冲层。
具体地,请参见图4,在氧气、真空和氮气环境中依次对(InxGa1-x)2O3材料层进行退火处理以使(InxGa1-x)2O3材料层变为(InxGa1-x)2O3缓冲层,所制备的(InxGa1-x)2O3缓冲层具有无定型和纳米晶的结构特点。首先在氧气下退火主要是为了减少(InxGa1-x)2O3中的氧空位浓度,然后在真空中退火主要是为了提高(InxGa1-x)2O3的结晶质量,最后在氮气中退火主要是为了提高(InxGa1-x)2O3的导电性能。
进一步地,本实施例的退火处理的温度为600±5℃,优选地为600℃,氧气中退火时间为2h,真空中退火时间为1h,氮气中退火时间为2h,退火时间较短时,薄膜不能够充分反应,不利于再次结晶;时间较长时薄膜内部会产生较大的应力,致使薄膜断裂,所以需要合适的退火时间。
优选地,(InxGa1-x)2O3缓冲层的厚度为100±5nm。(InxGa1-x)2O3缓冲层的厚度如果太小,则会由于结晶晶粒较大不利于Ga2O3薄膜层的生长,而如果太厚就会影响SiC/Ga2O3异质结器件的性能。
S3、请参见3c,在(InxGa1-x)2O3缓冲层2表面上制备Ga2O3薄膜层3;
具体地,在氩气环境下,利用磁控溅射工艺在(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
进一步,首先将氩气作为溅射气体通入溅射腔,其中,氩气质量百分比纯度为99.999%,氩气流量例如可以为20cm3/秒;之后利用磁控溅射工艺在(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
优选地,Ga2O3靶材的质量比纯度大于99.99%。
另外,本实施例在制备Ga2O3薄膜层时所提供的磁控溅射工艺的条件包括:真空度、溅射靶材基距、工作电流。本实施例在制备Ga2O3薄膜层时的磁控溅射工艺条件优选地为:真空度为5×10-4~7×10-4Pa,优选地为5.0×10-4Pa,溅射靶材基距为5cm,工作电流为2A。如果真空度较低时,腔室内部杂质气体较多,会污染所制备的Ga2O3薄膜层,而真空度较高时,所需要的时间就会增加,不利于实验的进行。
优选地,Ga2O3薄膜层的厚度为220±5nm。Ga2O3薄膜层厚度过厚会对SiC/Ga2O3异质结器件的性能产生影响。
本发明实施例提供的碳化硅外延氧化镓薄膜的方法是通过在碳化硅衬底层上制备材料为(InxGa1-x)2O3的缓冲层,且该缓冲层依次经过氧气、真空和氮气环境下进行退火处理后,可以降低缓冲层与碳化硅衬底层之间由于晶格失配而引起的缺陷,由此更有利于后续在适当温度下,制备高结晶质量Ga2O3薄膜层。
实施例二
请参见图5,图5是本发明实施例提供的一种半导体结构的示意图。本发明实施例提供了一种半导体结构,该半导体结构包括:碳化硅衬底层1、(InxGa1-x)2O3缓冲层2和Ga2O3薄膜层3,其中,(InxGa1-x)2O3缓冲层2位于碳化硅衬底层1表面之上,Ga2O3薄膜层3位于(InxGa1-x)2O3缓冲层2表面之上。
本实施例的半导体结构是利用上述实施例所提供的基于碳化硅衬底的半导体结构制备方法制备而成,其实现原理和技术效果类似,在此不再赘述
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (6)
1.一种基于碳化硅衬底的半导体结构制备方法,其特征在于,包括:
选取碳化硅衬底层;
在氧气和氩气环境下,利用磁控溅射工艺在所述碳化硅衬底层表面上溅射Ga2O3靶材和In2O3靶材生成(InxGa1-x)2O3材料层;
在氧气、真空和氮气环境中依次对所述(InxGa1-x)2O3材料层进行退火处理形成所述(InxGa1-x)2O3缓冲层;
在所述(InxGa1-x)2O3缓冲层表面上制备Ga2O3薄膜层;
所述(InxGa1-x)2O3缓冲层中x的取值范围是0.58~0.76;
所述(InxGa1-x)2O3缓冲层的厚度为100±5nm。
2.根据权利要求1所述的基于碳化硅衬底的半导体结构制备方法,其特征在于,所述碳化硅衬底层的厚度为300μm~700μm。
3.根据权利要求1所述的基于碳化硅衬底的半导体结构制备方法,其特征在于,利用磁控溅射工艺在所述碳化硅衬底层表面上溅射Ga2O3靶材和In2O3靶材生成(InxGa1-x)2O3材料层,包括:
在真空度为5×10-4~7×10-4Pa的条件下,利用磁控溅射工艺在所述碳化硅衬底层表面上溅射Ga2O3靶材和In2O3靶材生成(InxGa1-x)2O3材料层,其中,溅射所述Ga2O3靶材的溅射功率为60W,溅射所述In2O3靶材的溅射功率为60W~80W。
4.根据权利要求1所述的基于碳化硅衬底的半导体结构制备方法,其特征在于,在所述(InxGa1-x)2O3缓冲层表面上制备Ga2O3薄膜层,包括:
在氩气环境下,利用磁控溅射工艺在所述(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
5.根据权利要求4所述的基于碳化硅衬底的半导体结构制备方法,其特征在于,利用磁控溅射工艺在所述(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层,包括:
在真空度为5×10-4~7×10-4Pa的条件下,利用磁控溅射工艺在所述(InxGa1-x)2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层,其中,溅射靶材基距为5cm,工作电流为2A。
6.一种半导体结构,其特征在于,所述半导体结构利用权利要求1至5任一项所述的基于碳化硅衬底的半导体结构制备方法制备而成,其中,所述半导体结构包括:
碳化硅衬底层;
(InxGa1-x)2O3缓冲层,位于所述碳化硅衬底层表面之上;
Ga2O3薄膜层,位于所述(InxGa1-x)2O3缓冲层表面之上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910975090.9A CN110993505B (zh) | 2019-10-14 | 2019-10-14 | 基于碳化硅衬底的半导体结构制备方法及半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910975090.9A CN110993505B (zh) | 2019-10-14 | 2019-10-14 | 基于碳化硅衬底的半导体结构制备方法及半导体结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110993505A CN110993505A (zh) | 2020-04-10 |
CN110993505B true CN110993505B (zh) | 2023-08-04 |
Family
ID=70082043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910975090.9A Active CN110993505B (zh) | 2019-10-14 | 2019-10-14 | 基于碳化硅衬底的半导体结构制备方法及半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110993505B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115094398A (zh) * | 2022-05-14 | 2022-09-23 | 东北师范大学 | 一种(InxGa1-x)2O3宽禁带半导体材料的制备方法及其应用 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102668028A (zh) * | 2009-11-28 | 2012-09-12 | 株式会社半导体能源研究所 | 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法 |
JP2014072463A (ja) * | 2012-09-28 | 2014-04-21 | Roca Kk | 半導体装置および結晶 |
CN105742398A (zh) * | 2016-03-18 | 2016-07-06 | 浙江理工大学 | 基于β-Ga2O3/SiC异质结薄膜的日盲型紫外探测器及其制备方法 |
WO2016132681A1 (ja) * | 2015-02-18 | 2016-08-25 | 出光興産株式会社 | 積層体及び積層体の製造方法 |
-
2019
- 2019-10-14 CN CN201910975090.9A patent/CN110993505B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102668028A (zh) * | 2009-11-28 | 2012-09-12 | 株式会社半导体能源研究所 | 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法 |
JP2014072463A (ja) * | 2012-09-28 | 2014-04-21 | Roca Kk | 半導体装置および結晶 |
CN104205296A (zh) * | 2012-09-28 | 2014-12-10 | 株式会社Flosfia | 半导体装置或结晶 |
WO2016132681A1 (ja) * | 2015-02-18 | 2016-08-25 | 出光興産株式会社 | 積層体及び積層体の製造方法 |
TW201638363A (zh) * | 2015-02-18 | 2016-11-01 | Idemitsu Kosan Co | 積層體及積層體之製造方法 |
CN105742398A (zh) * | 2016-03-18 | 2016-07-06 | 浙江理工大学 | 基于β-Ga2O3/SiC异质结薄膜的日盲型紫外探测器及其制备方法 |
Non-Patent Citations (1)
Title |
---|
氧化镓薄膜的择优取向制备及其应用研究;杨妮;《中国优秀硕士学位论文全文数据库 (工程科技Ⅰ辑)》;20180215;摘要、正文第12-29页 * |
Also Published As
Publication number | Publication date |
---|---|
CN110993505A (zh) | 2020-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130220214A1 (en) | Base material for growing single crystal diamond and method for producing single crystal diamond substrate | |
CN109411328B (zh) | 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法 | |
CN112086344B (zh) | 一种铝镓氧/氧化镓异质结薄膜的制备方法及其在真空紫外探测中的应用 | |
CN112831768B (zh) | 一种高结晶质量的氮化铪薄膜制备方法及应用 | |
JP3439994B2 (ja) | 低抵抗n型および低抵抗p型単結晶AlN薄膜の合成法 | |
CN106711022A (zh) | 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法 | |
CN110896024B (zh) | 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构 | |
CN112647130B (zh) | 一种低压化学气相沉积生长氧化镓薄膜的方法 | |
JP2018046277A (ja) | 窒化ガリウム系膜ならびにその製造方法 | |
CN110993505B (zh) | 基于碳化硅衬底的半导体结构制备方法及半导体结构 | |
CN104818452B (zh) | 一种制备氮铝共掺杂p型氧化锌薄膜的方法 | |
CN105118853A (zh) | 基于MgO衬底的氧化镓薄膜及其生长方法 | |
CN116288722A (zh) | 一种金刚石衬底GaN外延方法 | |
CN110993504A (zh) | 基于SiC衬底的Ga2O3薄膜的制备方法及基于SiC衬底的Ga2O3薄膜 | |
CN115896697A (zh) | 一种Ga2O3薄膜禁带宽度调控的工艺方法 | |
CN111048402A (zh) | 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构 | |
CN112725746A (zh) | 一种提高氧化亚铜薄膜晶粒度的方法及其应用 | |
CN117947505B (zh) | 一种管状钼单晶基体表面钨单晶涂层及其制备方法与应用 | |
CN113832541B (zh) | 用于外延生长大尺寸单晶金刚石的复合衬底的制备方法 | |
CN111048404B (zh) | 一种缓冲层结构及其制备方法 | |
JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
CN116575000A (zh) | 一种紫外发光增强的氮氧化镓薄膜及其制备方法 | |
CN115821378A (zh) | 一种等离子体热氧化制备氧化镓薄膜的方法 | |
CN116344597A (zh) | 一种用于场效应晶体管的非晶氧化镓沟道层材料及制备方法、场效应晶体管及制备方法 | |
CN116564706A (zh) | 磁性半导体薄膜及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |