KR101565896B1 - 연속 처리 시스템, 연속 처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체 - Google Patents

연속 처리 시스템, 연속 처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체 Download PDF

Info

Publication number
KR101565896B1
KR101565896B1 KR1020130020286A KR20130020286A KR101565896B1 KR 101565896 B1 KR101565896 B1 KR 101565896B1 KR 1020130020286 A KR1020130020286 A KR 1020130020286A KR 20130020286 A KR20130020286 A KR 20130020286A KR 101565896 B1 KR101565896 B1 KR 101565896B1
Authority
KR
South Korea
Prior art keywords
film
model
temperature
laminated film
film thickness
Prior art date
Application number
KR1020130020286A
Other languages
English (en)
Other versions
KR20130110014A (ko
Inventor
유이치 다케나가
유키오 도조
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130110014A publication Critical patent/KR20130110014A/ko
Application granted granted Critical
Publication of KR101565896B1 publication Critical patent/KR101565896B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(과제) 피(被)처리체로의 연속 처리를 용이하게 조정할 수 있는 연속 처리 시스템, 연속 처리 방법 및, 프로그램을 제공한다.
(해결 수단) 열처리 장치(1)의 제어부(50)는, 입력된 D-poly막 및 a-Si막의 목표 막두께로부터, 각 층의 가중치를 산출하고, 산출한 가중치와 활성화 에너지에 기초하여 적층막의 활성화 에너지를 산출한다. 다음으로, 제어부(50)는, 산출한 활성화 에너지와 D-poly막 및 a-Si막의 막두께에 있어서의 각 ZONE의 온도와의 관계에 기초하여 적층막의 모델을 작성하고, 작성한 적층막의 모델을 이용하여 ZONE마다의 최적 온도를 산출한다. 그리고, 제어부(50)는, 히터(11∼15)의 전력 컨트롤러(16∼20)를 제어하여, 반응관(2) 내의 온도가 산출된 각 존의 온도로 설정함과 함께, 압력 조정부(5), 유량 조정부(24∼26) 등을 제어하여, 반도체 웨이퍼(W)에 적층막을 형성한다.

Description

연속 처리 시스템, 연속 처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체{CONTINUOUS PROCESSING SYSTEM, CONTINUOUS PROCESSING METHOD, AND COMPUTER-READABLE RECORDING MEDIUM HAVING A PROGRAM}
본 발명은, 반도체 웨이퍼 등의 피(被)처리체로의 처리를 연속하여 행하는 연속 처리 시스템, 연속 처리 방법 및, 프로그램에 관한 것이다.
반도체 장치의 제조 공정에서는, 피처리체, 예를 들면, 반도체 웨이퍼의 성막 처리를 연속으로 행하여, 반도체 웨이퍼 상에 적층막을 형성하는 연속 처리가 행해지고 있다. 적층막을 형성하는 연속 처리로서는, 여러 가지의 제안이 이루어지고 있으며, 예를 들면, 특허문헌 1에는, 적층막에 포함되는 막을, 동일 처리실 내에서, 원료종 및/또는 성막 조건을 상이하게 하여 연속 성막하여 막의 조성이 상이한 적층막을 형성함으로써, 막의 조성이 상이한 적층막을, 효율 좋게, 산화 등의 문제가 발생하는 일 없이 형성할 수 있는 방법이 제안되고 있다.
일본공개특허공보 2011-166160호
그런데, 이러한 연속 처리에는, 예를 들면, 인(P)을 도프한 폴리실리콘막(D-poly막)을 성막한 후, 어모퍼스 실리콘막(a-Si막)을 성막하여 적층막을 형성하는 경우와 같이, 적층막 전체로서의 막두께밖에 측정할 수 없어, 각각의 층의 막두께를 측정할 수 없는 것이 있다. 이러한 적층막의 연속 처리에 있어서는, 연속 처리 시스템의 조작자가, 적층막 전체로서의 막두께를 참고로 경험이나 감에 기초하여, 온도 등의 성막 조건의 미조정을 행하고 있다. 이 때문에, 적층막의 연속 처리 시스템이나 프로세스에 관한 지식이나 경험이 없는 조작자라도, 피처리체로의 연속 처리를 용이하게 조정할 수 있는 바와 같은 연속 처리 시스템 및 연속 처리 방법이 요구되고 있다.
본 발명은, 상기 실상을 감안하여 이루어진 것으로, 피처리체로의 연속 처리를 용이하게 조정할 수 있는 연속 처리 시스템, 연속 처리 방법 및, 프로그램을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 따른 연속 처리 시스템은,
피처리체에 제1막을 성막한 후에 제2막을 성막하여 적층막을 형성하는 연속 처리 시스템으로서,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과,
상기 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 상기 제1막 및 상기 제2막의 성막 조건을 기억하는 열처리 조건 기억 수단과,
상기 처리실 내의 온도와 성막되는 상기 제1막의 막두께와의 관계를 나타내는 제1 모델을 기억하는 제1 모델 기억 수단과,
상기 처리실 내의 온도와 성막되는 상기 제2막의 막두께와의 관계를 나타내는 제2 모델을 기억하는 제2 모델 기억 수단과,
상기 제1막 및 상기 제2막의 목표 막두께에 기초하여, 상기 제1막과 상기 제2막의 가중치를 산출하는 가중치 산출 수단과,
상기 가중치 산출 수단에 의해 산출된 가중치와, 상기 제1 모델 기억 수단에 기억된 제1 모델과, 상기 제2 모델 기억 수단에 기억된 제2 모델에 기초하여, 상기 처리실 내의 온도와 상기 적층막의 막두께와의 관계를 나타내는 적층막 모델을 작성하는 적층막 모델 작성 수단과,
상기 적층막 모델 작성 수단에 의해 작성된 적층막 모델에 기초하여, 당해 적층막의 막두께가 소망하는 막두께가 되는 처리실 내의 온도를 산출하는 온도 산출 수단과,
상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도를 상기 온도 산출 수단에 의해 산출된 처리실 내의 온도로 변경하고, 변경한 온도에서 상기 적층막을 형성하여, 상기 형성한 적층막이 소망하는 막두께가 되도록 조정하는 조정 수단을 구비하는 것을 특징으로 한다.
상기 적층막 모델 작성 수단은, 예를 들면, 상기 가중치 산출 수단에 의해 산출된 가중치와 상기 제1막의 활성화 에너지와 상기 제2막의 활성화 에너지에 기초하여 적층막의 활성화 에너지를 산출하고, 산출한 적층막의 활성화 에너지와 상기 제1 모델과 상기 제2 모델에 기초하여, 적층막 모델을 작성한다.
상기 처리실은, 예를 들면, 복수의 존으로 구분되어 있다. 이 경우, 상기 가열 수단은, 상기 처리실 내의 상기 존마다 온도 설정 가능하고, 상기 제1 모델, 상기 제2 모델 및, 상기 적층막 모델은, 상기 존마다의 처리실 내의 온도의 변화와, 상기 존마다의 막두께의 변화와의 관계를 나타내고, 상기 온도 산출 수단은, 상기 존마다의 처리실 내의 온도를 산출한다.
본 발명의 제2 관점에 따른 연속 처리 방법은,
피처리체에 제1막을 성막한 후에 제2막을 성막하여 적층막을 형성하는 연속 처리 방법으로서,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과, 상기 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 상기 제1막 및 상기 제2막의 성막 조건을 기억하는 열처리 조건 기억 수단과, 상기 처리실 내의 온도와 성막되는 상기 제1막의 막두께와의 관계를 나타내는 제1 모델을 기억하는 제1 모델 기억 수단과, 상기 처리실 내의 온도와 성막되는 상기 제2막의 막두께와의 관계를 나타내는 제2 모델을 기억하는 제2 모델 기억 수단을 구비하고,
상기 제1막 및 상기 제2막의 목표 막두께에 기초하여, 상기 제1막과 상기 제2막과의 가중치를 산출하는 가중치 산출 공정과,
상기 가중치 산출 공정에서 산출된 가중치와, 상기 제1 모델 기억 수단에서 기억된 제1 모델과, 상기 제2 모델 기억 수단에서 기억된 제2 모델에 기초하여, 상기 처리실 내의 온도와 상기 적층막의 막두께와의 관계를 나타내는 적층막 모델을 작성하는 적층막 모델 작성 공정과,
상기 적층막 모델 작성 공정에서 작성된 적층막 모델에 기초하여, 당해 적층막의 막두께가 소망하는 막두께가 되는 처리실 내의 온도를 산출하는 온도 산출 공정과,
상기 열처리 조건 기억 수단에서 기억된 처리실 내의 온도를 상기 온도 산출 공정에서 산출된 처리실 내의 온도로 변경하고, 변경한 온도에서 상기 적층막을 형성하여, 상기 형성한 적층막이 소망하는 막두께가 되도록 조정하는 조정 공정을 구비하는 것을 특징으로 한다.
상기 적층막 모델 작성 공정에서는, 예를 들면, 상기 가중치 산출 공정에서 산출된 가중치와 상기 제1막의 활성화 에너지와 상기 제2막의 활성화 에너지에 기초하여 적층막의 활성화 에너지를 산출하고, 산출한 적층막의 활성화 에너지와 상기 제1 모델과 상기 제2 모델에 기초하여, 적층막 모델을 작성한다.
상기 처리실은, 예를 들면, 복수의 존으로 구분되어 있다. 이 경우, 상기 가열 수단은, 상기 처리실 내의 상기 존마다 온도 설정 가능하고, 상기 제1 모델, 상기 제2 모델 및, 상기 적층막 모델은, 상기 존마다의 처리실 내의 온도의 변화와, 상기 존마다의 막두께의 변화와의 관계를 나타내고, 상기 온도 산출 공정에서는, 상기 존마다의 처리실 내의 온도를 산출한다.
본 발명의 제3 관점에 따른 프로그램은,
피처리체에 제1막을 성막한 후에 제2막을 성막하여 적층막을 형성하는 연속 처리 시스템으로서 기능시키는 프로그램으로서,
컴퓨터를,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 상기 제1막 및 상기 제2막의 성막 조건을 기억하는 열처리 조건 기억 수단,
상기 처리실 내의 온도와 성막되는 상기 제1막의 막두께와의 관계를 나타내는 제1 모델을 기억하는 제1 모델 기억 수단,
상기 처리실 내의 온도와 성막되는 상기 제2막의 막두께와의 관계를 나타내는 제2 모델을 기억하는 제2 모델 기억 수단,
상기 제1막 및 상기 제2막의 목표 막두께에 기초하여, 상기 제1막과 상기 제2막과의 가중치를 산출하는 가중치 산출 수단,
상기 가중치 산출 수단에 의해 산출된 가중치와, 상기 제1 모델 기억 수단에 기억된 제1 모델과, 상기 제2 모델 기억 수단에 기억된 제2 모델에 기초하여, 상기 처리실 내의 온도와 상기 적층막의 막두께와의 관계를 나타내는 적층막 모델을 작성하는 적층막 모델 작성 수단,
상기 적층막 모델 작성 수단에 의해 작성된 적층막 모델에 기초하여, 당해 적층막의 막두께가 소망하는 막두께가 되는 처리실 내의 온도를 산출하는 온도 산출 수단,
상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도를 상기 온도 산출 수단에 의해 산출된 처리실 내의 온도로 변경하고, 변경한 온도에서 상기 적층막을 형성하여, 상기 형성한 적층막이 소망하는 막두께가 되도록 조정하는 조정 수단으로서 기능시키는 것을 특징으로 한다.
본 발명에 의하면, 피처리체로의 열처리를 용이하게 조정할 수 있다.
도 1은 본 발명의 실시 형태에 따른 열처리 장치의 구조를 나타내는 도면이다.
도 2는 도 1의 제어부의 구성예를 나타내는 도면이다.
도 3은 반응관 내의 존을 나타내는 도면이다.
도 4는 합성 로직 모델을 설명하기 위한 도면이다.
도 5는 조정 처리를 설명하기 위한 플로우 차트이다.
도 6은 조작자가 입력한 온도, 막두께, 프로세스 종별, 목표 막두께를 나타내는 도면이다.
도 7은 산출된 온도를 나타내는 도면이다.
도 8은 조정 후의 막두께를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 열처리 시스템, 열처리 방법 및, 프로그램을, 도 1에 나타내는 배치식의 종형(縱型)의 열처리 장치에 적용한 경우를 예로 본 실시 형태를 설명한다. 또한, 본 실시 형태에서는, 성막용 가스로서, SiH4 가스를 이용하고, 도프용 가스로서 PH3 가스를 이용하여 인 도프 폴리실리콘막(D-poly막)을 성막한 후, 성막용 가스로서, SiH4 가스를 이용하여, 어모퍼스 실리콘막(a-Si막)을 성막하여 적층막을 형성하는 연속 처리의 경우를 예로 본 발명을 설명한다.
도 1에 나타내는 바와 같이, 본 실시 형태의 열처리 장치(1)는, 대략 원통 형상이며 천정이 있는 반응관(2)을 구비하고 있다. 반응관(2)은, 그 길이 방향이 수직 방향으로 향하도록 배치되어 있다. 반응관(2)은, 내열 및 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성되어 있다.
반응관(2)의 하측에는, 대략 원통 형상의 매니폴드(3)가 형성되어 있다. 매니폴드(3)는, 그 상단이 반응관(2)의 하단과 기밀하게 접합되어 있다. 매니폴드(3)에는, 반응관(2) 내의 가스를 배기하기 위한 배기관(4)이 기밀하게 접속되어 있다. 배기관(4)에는, 밸브, 진공 펌프 등으로 이루어지는 압력 조정부(5)가 형성되어 있어, 반응관(2) 내를 소망하는 압력(진공도)으로 조정한다.
매니폴드(3)(반응관(2))의 하방에는, 덮개체(6)가 배치되어 있다. 덮개체(6)는, 보트 엘리베이터(7)에 의해 상하동 가능하게 구성되며, 보트 엘리베이터(7)에 의해 덮개체(6)가 상승하면 매니폴드(3)(반응관(2))의 하방측(로구(爐口) 부분)이 폐쇄되고, 보트 엘리베이터(7)에 의해 덮개체(6)가 하강하면 반응관(2)의 하방측(로구 부분)이 개구되도록 배치되어 있다.
덮개체(6)의 상부에는, 보온통(단열체)(8)을 개재하여, 웨이퍼 보트(9)가 형성되어 있다. 웨이퍼 보트(9)는, 피처리체, 예를 들면, 반도체 웨이퍼(W)를 수용(보유지지)하는 웨이퍼 보유지지구이며, 본 실시 형태에서는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들면, 150매 수용 가능하게 구성되어 있다. 그리고, 웨이퍼 보트(9)에 반도체 웨이퍼(W)를 수용하고, 보트 엘리베이터(7)에 의해 덮개체(6)를 상승시킴으로써, 반도체 웨이퍼(W)가 반응관(2) 내에 로드된다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예를 들면, 저항 발열체로 이루어지는 히터부(10)가 형성되어 있다. 이 히터부(10)에 의해 반응관(2)의 내부가 소정의 온도로 가열되고, 이 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다. 히터부(10)는, 예를 들면, 5단(段)으로 배치된 히터(11∼15)로 구성되며, 히터(11∼15)에는, 각각 전력 컨트롤러(16∼20)가 접속되어 있다. 이 때문에, 이 전력 컨트롤러(16∼20)로 각각 독립하여 전력을 공급함으로써, 히터(11∼15)를 각각 독립적으로 소망하는 온도로 가열할 수 있다. 이와 같이, 반응관(2) 내는, 이 히터(11∼15)에 의해, 도 3에 나타내는 바와 같은 5개의 존으로 구분되어 있다. 예를 들면, 반응관(2) 내의 TOP(ZONE 1)을 가열하는 경우에는, 전력 컨트롤러(16)를 제어하여 히터(11)를 소망하는 온도로 가열한다. 반응관(2) 내의 CTR(ZONE 3)을 가열하는 경우에는, 전력 컨트롤러(18)를 제어하여 히터(13)를 소망하는 온도로 가열한다. 반응관(2) 내의 BTM(ZONE 5)을 가열하는 경우에는, 전력 컨트롤러(20)를 제어하여 히터(15)를 소망하는 온도로 가열한다.
또한, 매니폴드(3)에는, 반응관(2) 내에 처리 가스를 공급하는 복수의 처리 가스 공급관이 형성되어 있다. 본 예에서는, 성막용 가스로서의 SiH4 가스, 도프용 가스로서의 PH3 가스 등이 있다. 또한, 도 1에서는, 매니폴드(3)에 처리 가스를 공급하는 3개의 처리 가스 공급관(21∼23)을 도시하고 있다.
처리 가스 공급관(21)은, 매니폴드(3)의 측방에서 웨이퍼 보트(9)의 상부 부근(ZONE 1)까지 연장되도록 형성되어 있다. 처리 가스 공급관(22)은, 매니폴드(3)의 측방에서 웨이퍼 보트(9)의 중앙 부근(ZONE 3)까지 연장되도록 형성되어 있다. 처리 가스 공급관(23)은, 매니폴드(3)의 측방에서 웨이퍼 보트(9)의 하부 부근(ZONE 5)까지 연장되도록 형성되어 있다.
각 처리 가스 공급관(21∼23)에는, 각각, 유량 조정부(24∼26)가 형성되어 있다. 유량 조정부(24∼26)는, 처리 가스 공급관(21∼23) 내를 흐르는 처리 가스의 유량을 조정하기 위한 매스 플로우 컨트롤러(MFC) 등으로 구성되어 있다. 이 때문에, 처리 가스 공급관(21∼23)으로부터 공급되는 처리 가스는, 유량 조정부(24∼26)에 의해 소망하는 유량으로 조정되어, 각각 반응관(2) 내에 공급된다.
또한, 열처리 장치(1)는, 반응관(2) 내의 가스 유량, 압력, 처리 분위기의 온도와 같은 처리 파라미터를 제어하기 위한 제어부(컨트롤러)(50)를 구비하고 있다. 제어부(50)는, 유량 조정부(24∼26), 압력 조정부(5), 히터(11∼15)의 전력 컨트롤러(16∼20) 등으로 제어 신호를 출력한다. 도 2에 제어부(50)의 구성을 나타낸다.
도 2에 나타내는 바와 같이, 제어부(50)는, 모델 기억부(51)와, 레시피 기억부(52)와, ROM(53)과, RAM(54)과, I/O 포트(55)와, CPU(56)와, 이들을 상호 접속하는 버스(57)로 구성되어 있다.
모델 기억부(51)에는, 복수종 모델의 합성 로직을 나타내는 합성 로직 모델이 기억되어 있다. 또한, 모델 기억부(51)에는, 적층막(연속 프로세스)으로서의 모델을 산출하기 위한 프로세스 종별마다 활성화 에너지가 특정되어 있다. 또한, 이들 모델 등의 상세에 대해서는 후술한다.
레시피 기억부(52)에는, 이 열처리 장치(1)에서 실행되는 성막 처리의 종류에 따라서, 제어 순서를 정하는 프로세스용 레시피가 기억되어 있다. 프로세스용 레시피는, 유저가 실제로 행하는 처리(프로세스)마다 준비되는 레시피이며, 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터, 처리 완료된 반도체 웨이퍼(W)를 언로드할 때까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 가스 공급의 개시 및 정지 타이밍, 공급량 등을 규정한다.
ROM(53)은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되며, CPU(56)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(54)은, CPU(56)의 워크 에어리어 등으로서 기능한다.
I/O 포트(55)는, 온도, 압력, 가스의 유량에 관한 측정 신호를 CPU(56)에 공급함과 함께, CPU(56)가 출력하는 제어 신호를 각 부(압력 조정부(5), 히터(11∼15)의 전력 컨트롤러(16∼20), 유량 조정부(24∼26) 등)로 출력한다. 또한, I/O 포트(55)에는, 조작자가 열처리 장치(1)를 조작하는 조작 패널(58)이 접속되어 있다.
CPU(Central Processing Unit)(56)는, 제어부(50)의 중추를 구성하며, ROM(53)에 기억된 동작 프로그램을 실행하고, 조작 패널(58)로부터의 지시에 따라, 레시피 기억부(52)에 기억되어 있는 프로세스용 레시피를 따라서, 열처리 장치(1)의 동작을 제어한다.
또한, CPU(56)는, 복수종 모델의 합성 로직을 나타내는 합성 로직 모델과, 프로세스 종별마다 특정된 활성화 에너지에 기초하여, 적층막(연속 프로세스)으로서의 모델을 산출한다. CPU(56)는, 이 산출된 적층막으로서의 모델에 기초하여, 반응관(2) 내의 각 ZONE(ZONE 1∼5)에 있어서의 온도를 산출한다. 그리고, CPU(56)는, 반응관(2) 내의 ZONE 1∼5의 온도가, 산출한 온도가 되도록, 전력 컨트롤러 등으로 제어 신호를 출력하여, 반응관(2) 내의 온도를 조정한다. 또한, CPU(56)는, 대응하는 레시피 기억부(52)에 기억되어 있는 반응관(2) 내의 온도를, 산출한 온도로 갱신한다.
버스(57)는, 각 부의 사이에서 정보를 전달한다.
다음으로, 모델 기억부(51)에 기억되어 있는 모델 등에 대해서 설명한다. 전술한 바와 같이, 모델 기억부(51)에는, 복수종 모델의 합성 로직을 나타내는 합성 로직 모델과, 프로세스 종별마다 특정된 활성화 에너지가 기억되어 있다.
도 4(a)에 합성 로직 모델의 일 예를 나타낸다. 합성 로직 모델은, 복수종의 프로세스 모델의 합성 로직을 나타내는 것이며, 본 예와 같이, 1번째층은 D-poly막, 2번째층은 a-Si막의 2층으로 이루어지는 적층막에서는, 도 4(a)에 나타내는 바와 같이, 「1번째층의 가중치×D-poly 모델＋2번째층의 가중치×a-Si 모델」로 나타난다.
이러한 가중치는, 도 4(b)에 나타내는 바와 같이, 각 층의 목표 막두께를 이용함으로써 특정할 수 있다. 또한, 모델 기억부(51)에는, 도 4(c)에 나타내는 바와 같이, 프로세스 종별마다 특정된 활성화 에너지가 기억되어 있다. 그리고, 이 목표 막두께로부터 각 층의 가중치를 산출하고, 산출한 가중치와 활성화 에너지로부터 적층막(연속 프로세스)의 활성화 에너지를 산출한다. 예를 들면, 후술하는 도 6(c)에 나타내는 바와 같이, 1번째층의 목표 막두께가 60㎚, 2번째층의 목표 막두께가 40㎚인 경우, 1번째층의 가중치가 「60/100＝0.6」이 되고, 2번째층의 가중치가 「40/100＝0.4」가 된다. 그리고, 적층막(연속 프로세스)으로서의 활성화 에너지는, 「1eV×0.6＋2eV×0.4＝1.4eV」가 된다. 이 산출된 활성화 에너지와, 1번째층(D-poly막) 및 2번째층(a-Si막)의 막두께에 있어서의 각 ZONE의 온도와의 관계에 기초하여, 적층막(연속 프로세스)으로서의 모델이 작성된다. 작성된 적층막의 모델은, 예를 들면, 소정 ZONE의 온도와, 각 ZONE에 형성되는 적층막의 막두께와의 관계가 나타나 있다. 그리고, 이 작성된 적층막의 모델에 의해, 각 ZONE의 최적인 온도가 산출된다.
또한, 합성 로직은, 각 층의 목표 막두께에 의한 가중치를 이용하여 적층막(연속 프로세스)의 모델을 작성할 수 있으면 좋고, 예를 들면, 활성화 에너지를 이용하지 않아도 좋다.
또한, 이들 모델은, 프로세스 조건이나 장치의 상태에 따라 디폴트의 수치가 최적이지 않은 경우도 생각할 수 있는 점에서, 소프트웨어에 확장 칼만 필터 등을 부가하여 학습 기능을 탑재함으로써, 모델의 학습을 행하는 것이라도 좋다. 이 칼만 필터에 의한 학습 기능에 대해서는, 예를 들면, 미국특허 제5,991,525호 공보 등에 개시되어 있는 수법을 이용할 수 있다.
다음으로, 이상과 같이 구성된 열처리 장치(1)를 이용하여, 형성되는 적층막의 막두께(D-poly막 및 a-Si막의 막두께)를 조정하는 조정 방법(조정 처리)에 대해서 설명한다. 이 조정 처리는, 성막 처리를 행하기 전의 셋업의 단계에서 행해도, 성막 처리와 동시에 행해도 좋다. 도 5는, 본 예의 조정 처리를 설명하기 위한 플로우 차트이다.
이 조정 처리에 있어서는, 조작자는, 조작 패널(58)을 조작하여, 도 6(a), (b)에 나타내는 바와 같이, 반응관(2) 내의 ZONE마다의 온도 및 적층막의 막두께를 입력한다. 다음으로, 조작자는, 조작 패널(58)을 조작하여, 도 6(c)에 나타내는 바와 같이, 프로세스 종별(본 예에서는, D-poly 및 a-Si)을 선택함과 함께, 타겟으로 하는 D-poly막의 목표 막두께 및, a-Si막의 목표 막두께를 입력한다.
제어부(50)(CPU(56))는, 도 6(a)∼도 6(c)의 프로세스 종별 등의 필요한 정보가 입력되었는지 아닌지를 판별한다(스텝 S1). CPU(56)는, 필요한 정보가 입력되어 있다고 판별하면(스텝 S1; Yes), 입력된 D-poly막의 목표 막두께 및, a-Si막의 목표 막두께로부터, 각 층의 가중치를 산출한다(스텝 S2). 본 예에서는, 도 6(c)에 나타내는 바와 같이, 1번째층의 목표 막두께가 60㎚, 2번째층의 목표 막두께가 40㎚인 경우, 1번째층의 가중치가 「60/100＝0.6」이 되고, 2번째층의 가중치가 「40/100＝0.4」가 된다.
다음으로, CPU(56)는, 산출한 가중치와 모델 기억부(51)에 기억된 활성화 에너지에 기초하여, 적층막의 활성화 에너지를 산출한다(스텝 S3). 본 예에서는, 적층막(연속 프로세스)으로서의 활성화 에너지는, 「1eV×0.6＋2eV×0.4＝1.4eV」가 된다.
이어서, CPU(56)는, 이 산출된 활성화 에너지와, D-poly막 및 a-Si막의 막두께에 있어서의 각 ZONE의 온도와의 관계에 기초하여, 적층막의 모델을 작성한다(스텝 S4). CPU(56)는, 작성한 적층막의 모델을 이용하여, 도 7에 나타내는 바와 같이, ZONE마다의 최적 온도를 산출한다(스텝 S5).
다음으로, CPU(56)는, 입력된 프로세스 종별에 대응하는 프로세스용 레시피를 레시피 기억부(52)로부터 읽어낸다. 프로세스용 레시피에는, 반응관(2) 내의 압력, 처리 가스(예를 들면, SiH4 가스)의 유량 등의 프로세스 조건이 기억되어 있다. 다음으로, CPU(56)는, 보트 엘리베이터(7)(덮개체(6))를 강하시켜, 적어도 각 ZONE에 반도체 웨이퍼(W)를 탑재한 웨이퍼 보트(9)를 덮개체(6) 상에 배치한다. 이어서, CPU(56)는, 보트 엘리베이터(7)(덮개체(6))를 상승하여, 웨이퍼 보트(9)를 반응관(2) 내에 로드한다. 그리고, CPU(56)는, 히터(11∼15)의 전력 컨트롤러(16∼20)를 제어하여, 반응관(2) 내의 온도가 산출된 각 존의 온도로 설정함과 함께, 레시피 기억부(52)로부터 읽어낸 레시피에 따라, 압력 조정부(5), 유량 조정부(24∼26) 등을 제어하여, 반도체 웨이퍼(W)에 적층막을 형성한다(스텝 S6). 또한, 성막용 가스로서, SiH4 가스를 이용하고, 도프용 가스로서 PH3 가스를 이용하여 인 도프 폴리실리콘막(D-poly막)을 성막한 후, 성막용 가스로서, SiH4 가스를 이용하여, 어모퍼스 실리콘막(a-Si막)을 성막하여 적층막을 형성한다.
CPU(56)는, 적층막이 형성되면, 보트 엘리베이터(7)(덮개체(6))를 강하시켜, 적층막이 성막된 반도체 웨이퍼(W)를 언로드하고, 이 반도체 웨이퍼(W)를, 예를 들면, 도시하지 않은 측정 장치에 반송하여, 반도체 웨이퍼(W)에 성막된 적층막의 막두께를 측정시킨다. 측정 장치에서는, 각 반도체 웨이퍼(W)에 형성된 적층막의 막두께를 측정하면, 예를 들면, 측정한 적층막의 막두께 데이터를 열처리 장치(1)(CPU(56))로 송신한다. 또한, 조작자가 조작 패널(58)을 조작하여, 측정 결과를 입력해도 좋다.
CPU(56)는, 측정된 적층막의 막두께 데이터를 수신하면, 수신한 측정 막두께 데이터와, 입력된 적층막의 목표 막두께가 일치하는지 아닌지를 판별한다(스텝 S7). 본 예의 경우, 도 8에 나타내는 바와 같이, 수신한 측정 막두께 데이터와, 입력된 적층막의 목표 막두께가 일치했다. 이와 같이, 열처리 장치나 프로세스에 관한 지식이나 경험이 없는 조작자라도 반도체 웨이퍼(W)의 표면에 목표한 대로의 적층막을 형성할 수 있었다. 또한, CPU(56)는, 양자가 일치하지 않는다고 판별하면(스텝 S7; No), 스텝 S2로 되돌아간다.
그리고, CPU(56)는, 양자가 일치한다고 판별하면(스텝 S7; Yes), 이 처리를 종료한다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 반응관(2) 내의 ZONE마다의 온도 및 적층막의 막두께와, 프로세스 종별과, 타겟으로 하는 D-poly막의 목표 막두께 및 a-Si막의 목표 막두께를 입력하는 것만으로, 각 ZONE의 온도를 조정하여, 반도체 웨이퍼(W)의 표면에 목표한 대로의 적층막을 형성할 수 있다. 이 때문에, 열처리 장치나 프로세스에 관한 지식이나 경험이 없는 조작자라도 반도체 웨이퍼(W)로의 연속 처리를 용이하게 조정할 수 있다.
또한, 본 발명은, 상기의 실시 형태로 한정되지 않고, 여러 가지의 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해서 설명한다.
상기 실시 형태에서는, 측정한 적층막의 막두께와, 목표로 하는 적층막의 막두께를 일치시키는 경우를 예로 본 발명을 설명했지만, 예를 들면, 목표로 하는 적층막의 막두께에 허용 가능한 범위, 예를 들면, ±1％ 정도의 범위를 형성하고, 이 범위 내에 측정한 적층막의 막두께가 포함되는 경우에 조정 처리를 종료시켜도 좋다.
상기 실시 형태에서는, 성막용 가스로서 SiH4 가스를 이용하고, 도프용 가스로서 PH3 가스를 이용하여 인 도프 폴리실리콘막(D-poly막)을 형성하는 경우를 예로 본 발명을 설명했지만, 도프시키는 불순물은 인으로 한정되는 것이 아니고, 예를 들면, 보론(B)이라도 좋다. 또한, 성막 가스는 SiH4로 한정되는 것이 아니고, 예를 들면, Si2H6 가스라도 좋다. 또한, a-Si막의 성막에 SiH4 가스를 이용한 경우를 예로 본 발명을 설명했지만, a-Si막을 형성 가능한 각종의 성막용 가스를 이용해도 좋다.
또한, 상기 실시 형태에서는, 적층막으로서 D-poly막과 a-Si막과의 적층막을 이용한 경우를 예로 본 발명을 설명했다. 본 발명의 적층막으로서는, 적층막 전체로서의 막두께밖에 측정할 수 없어, 각각의 층의 막두께를 측정할 수 없는 것인 것이 바람직하고, 예를 들면, BSG와 TEOS로 이루어지는 적층막이라도 좋다. 또한, 적층막의 적층수는 2층으로 한정되는 것이 아니고, 3층 이상이라도 좋다.
상기 실시 형태에서는, 히터의 단수(존의 수)가 5단인 경우를 예로 본 발명을 설명했지만, 4단 이하라도, 6단 이상이라도 좋다. 또한, 각 존으로부터 추출하는 반도체 웨이퍼(W)의 수 등은 임의로 설정 가능하다.
상기 실시 형태에서는, 단관 구조의 배치식 열처리 장치의 경우를 예로 본 발명을 설명했지만, 예를 들면, 반응관(2)이 내관과 외관으로 구성된 2중관 구조의 배치식 종형 열처리 장치에 본 발명을 적용하는 것도 가능하다. 또한, 본 발명은, 반도체 웨이퍼의 처리로 한정되는 것이 아니고, 예를 들면, FPD 기판, 유리 기판, PDP 기판 등의 처리에도 적용 가능하다.
본 발명의 실시 형태에 따른 제어부(50)는, 전용의 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들면, 범용 컴퓨터에, 전술한 처리를 실행하기 위한 프로그램을 격납한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 당해 프로그램을 인스톨함으로써, 전술한 처리를 실행하는 제어부(50)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 전술한 바와 같이 소정의 기록 매체를 통하여 공급할 수 있는 것 외에, 예를 들면, 통신 회선, 통신 네트워크, 통신 시스템 등을 통하여 공급해도 좋다. 이 경우, 예를 들면, 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통하여 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS의 제어하에서, 다른 애플리케이션 프로그램과 동일하게 실행함으로써, 전술한 처리를 실행할 수 있다.
본 발명은 반도체 웨이퍼 등의 피처리체를 연속 처리하는 연속 처리 시스템에 유용하다.
1 : 열처리 장치
2 : 반응관
3 : 매니폴드
6 : 덮개체
9 : 웨이퍼 보트
10 : 히터부
11∼15 : 히터
16∼20 : 전력 컨트롤러
21∼23 : 처리 가스 공급관
24∼26 : 유량 조정부
50 : 제어부
51 : 모델 기억부
52 : 레시피 기억부
53 : ROM
54 : RAM
56 : CPU
W : 반도체 웨이퍼

Claims (7)

  1. 피(被)처리체에 제1막을 성막한 후에 제2막을 성막하여 적층막을 형성하는 연속 처리 시스템으로서,
    복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과,
    상기 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 상기 제1막 및 상기 제2막의 성막 조건을 기억하는 열처리 조건 기억 수단과,
    상기 처리실 내의 온도와 성막되는 상기 제1막의 막두께와의 관계를 나타내는 제1 모델을 기억하는 제1 모델 기억 수단과,
    상기 처리실 내의 온도와 성막되는 상기 제2막의 막두께와의 관계를 나타내는 제2 모델을 기억하는 제2 모델 기억 수단과,
    상기 제1막 및 상기 제2막의 목표 막두께에 기초하여, 상기 제1막의 가중치와 상기 제2막의 가중치를 산출하는 가중치 산출 수단과,
    상기 가중치 산출 수단에 의해 산출된 가중치와, 상기 제1 모델 기억 수단에 기억된 제1 모델과, 상기 제2 모델 기억 수단에 기억된 제2 모델에 기초하여, 상기 처리실 내의 온도와 상기 적층막의 막두께와의 관계를 나타내는 적층막 모델을 작성하는 적층막 모델 작성 수단과,
    상기 적층막 모델 작성 수단에 의해 작성된 적층막 모델에 기초하여, 당해 적층막의 막두께가 소망하는 막두께가 되는 처리실 내의 온도를 산출하는 온도 산출 수단과,
    상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도를 상기 온도 산출 수단에 의해 산출된 처리실 내의 온도로 변경하고, 변경한 온도에서 상기 적층막을 형성하여, 상기 형성한 적층막이 소망하는 막두께가 되도록 조정하는 조정 수단을 구비하는 것을 특징으로 하는 연속 처리 시스템.
  2. 제1항에 있어서,
    상기 적층막 모델 작성 수단은, 상기 가중치 산출 수단에 의해 산출된 가중치와 상기 제1막의 활성화 에너지와 상기 제2막의 활성화 에너지에 기초하여 적층막의 활성화 에너지를 산출하고, 산출한 적층막의 활성화 에너지와 상기 제1 모델과 상기 제2 모델에 기초하여, 적층막 모델을 작성하는 것을 특징으로 하는 연속 처리 시스템.
  3. 제1항 또는 제2항에 있어서,
    상기 처리실은 복수의 존으로 구분되고,
    상기 가열 수단은, 상기 처리실 내의 상기 존마다 온도 설정 가능하고,
    상기 제1 모델, 상기 제2 모델 및, 상기 적층막 모델은, 상기 존마다의 처리실 내의 온도의 변화와, 상기 존마다의 막두께의 변화와의 관계를 나타내고,
    상기 온도 산출 수단은, 상기 존마다의 처리실 내의 온도를 산출하는 것을 특징으로 하는 연속 처리 시스템.
  4. 피처리체에 제1막을 성막한 후에 제2막을 성막하여 적층막을 형성하는 연속 처리 방법으로서,
    복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과, 상기 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 상기 제1막 및 상기 제2막의 성막 조건을 기억하는 열처리 조건 기억 수단과, 상기 처리실 내의 온도와 성막되는 상기 제1막의 막두께와의 관계를 나타내는 제1 모델을 기억하는 제1 모델 기억 수단과, 상기 처리실 내의 온도와 성막되는 상기 제2막의 막두께와의 관계를 나타내는 제2 모델을 기억하는 제2 모델 기억 수단을 구비하고,
    상기 제1막 및 상기 제2막의 목표 막두께에 기초하여, 상기 제1막의 가중치와 상기 제2막의 가중치를 산출하는 가중치 산출 공정과,
    상기 가중치 산출 공정에서 산출된 가중치와, 상기 제1 모델 기억 수단에서 기억된 제1 모델과, 상기 제2 모델 기억 수단에서 기억된 제2 모델에 기초하여, 상기 처리실 내의 온도와 상기 적층막의 막두께와의 관계를 나타내는 적층막 모델을 작성하는 적층막 모델 작성 공정과,
    상기 적층막 모델 작성 공정에서 작성된 적층막 모델에 기초하여, 당해 적층막의 막두께가 소망하는 막두께가 되는 처리실 내의 온도를 산출하는 온도 산출 공정과,
    상기 열처리 조건 기억 수단에서 기억된 처리실 내의 온도를 상기 온도 산출 공정에서 산출된 처리실 내의 온도로 변경하고, 변경한 온도에서 상기 적층막을 형성하여, 상기 형성한 적층막이 소망하는 막두께가 되도록 조정하는 조정 공정을 구비하는 것을 특징으로 하는 연속 처리 방법.
  5. 제4항에 있어서,
    상기 적층막 모델 작성 공정에서는, 상기 가중치 산출 공정에서 산출된 가중치와 상기 제1막의 활성화 에너지와 상기 제2막의 활성화 에너지에 기초하여 적층막의 활성화 에너지를 산출하고, 산출한 적층막의 활성화 에너지와 상기 제1 모델과 상기 제2 모델에 기초하여, 적층막 모델을 작성하는 것을 특징으로 하는 연속 처리 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 처리실은 복수의 존으로 구분되고,
    상기 가열 수단은, 상기 처리실 내의 상기 존마다 온도 설정 가능하고,
    상기 제1 모델, 상기 제2 모델 및, 상기 적층막 모델은, 상기 존마다의 처리실 내의 온도의 변화와, 상기 존마다의 막두께의 변화와의 관계를 나타내고,
    상기 온도 산출 공정에서는, 상기 존마다의 처리실 내의 온도를 산출하는 것을 특징으로 하는 연속 처리 방법.
  7. 피처리체에 제1막을 성막한 후에 제2막을 성막하여 적층막을 형성하는 연속 처리 시스템으로서 기능시키는 프로그램이 기록된 컴퓨터 판독가능 기록매체로서,
    컴퓨터를,
    복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단에 의해 가열되는 처리실 내의 온도를 포함하는, 상기 제1막 및 상기 제2막의 성막 조건을 기억하는 열처리 조건 기억 수단,
    상기 처리실 내의 온도와 성막되는 상기 제1막의 막두께와의 관계를 나타내는 제1 모델을 기억하는 제1 모델 기억 수단,
    상기 처리실 내의 온도와 성막되는 상기 제2막의 막두께와의 관계를 나타내는 제2 모델을 기억하는 제2 모델 기억 수단,
    상기 제1막 및 상기 제2막의 목표 막두께에 기초하여, 상기 제1막의 가중치와 상기 제2막의 가중치를 산출하는 가중치 산출 수단,
    상기 가중치 산출 수단에 의해 산출된 가중치와, 상기 제1 모델 기억 수단에 기억된 제1 모델과, 상기 제2 모델 기억 수단에 기억된 제2 모델에 기초하여, 상기 처리실 내의 온도와 상기 적층막의 막두께와의 관계를 나타내는 적층막 모델을 작성하는 적층막 모델 작성 수단,
    상기 적층막 모델 작성 수단에 의해 작성된 적층막 모델에 기초하여, 당해 적층막의 막두께가 소망하는 막두께가 되는 처리실 내의 온도를 산출하는 온도 산출 수단,
    상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도를 상기 온도 산출 수단에 의해 산출된 처리실 내의 온도로 변경하고, 변경한 온도에서 상기 적층막을 형성하여, 상기 형성한 적층막이 소망하는 막두께가 되도록 조정하는 조정 수단으로서 기능시키는 프로그램이 기록된 컴퓨터 판독가능 기록매체.
KR1020130020286A 2012-03-28 2013-02-26 연속 처리 시스템, 연속 처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체 KR101565896B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-075057 2012-03-28
JP2012075057A JP5774532B2 (ja) 2012-03-28 2012-03-28 連続処理システム、連続処理方法、及び、プログラム

Publications (2)

Publication Number Publication Date
KR20130110014A KR20130110014A (ko) 2013-10-08
KR101565896B1 true KR101565896B1 (ko) 2015-11-05

Family

ID=49235593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130020286A KR101565896B1 (ko) 2012-03-28 2013-02-26 연속 처리 시스템, 연속 처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체

Country Status (3)

Country Link
US (1) US8664013B2 (ko)
JP (1) JP5774532B2 (ko)
KR (1) KR101565896B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113201A (ko) * 2016-03-28 2017-10-12 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6512860B2 (ja) 2015-02-24 2019-05-15 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6564689B2 (ja) 2015-11-06 2019-08-21 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6596316B2 (ja) 2015-11-26 2019-10-23 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
CN116904968A (zh) * 2016-03-31 2023-10-20 株式会社国际电气 衬底处理装置及方法、半导体器件的制造方法及记录介质
CN111719130B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体镀膜设备中的温度调整方法及半导体镀膜设备
CN111785622B (zh) * 2020-07-15 2022-10-21 上海华力集成电路制造有限公司 形成金属硅化物的退火工艺、装置及金属接触层形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141343A (ja) 2000-08-24 2002-05-17 Tokyo Electron Ltd 熱処理装置設定温度の作成方法、および熱処理方法
JP2008218709A (ja) 2007-03-05 2008-09-18 Tokyo Electron Ltd 処理システム、処理方法、及び、プログラム
JP2009111042A (ja) 2007-10-29 2009-05-21 Tokyo Electron Ltd 基板処理装置，基板処理装置の制御方法，およびプログラム
JP2009260261A (ja) 2008-03-17 2009-11-05 Tokyo Electron Ltd 熱処理装置、熱処理装置の温度調整方法、及び、プログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6149974A (en) * 1997-05-05 2000-11-21 Applied Materials, Inc. Method for elimination of TEOS/ozone silicon oxide surface sensitivity
US5991525A (en) * 1997-08-22 1999-11-23 Voyan Technology Method for real-time nonlinear system state estimation and control
JP3320648B2 (ja) * 1997-12-04 2002-09-03 東京エレクトロン株式会社 レジスト膜の形成方法及びレジスト膜の形成装置
EP1077274A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Lid cooling mechanism and method for optimized deposition of low-k dielectric using tri methylsilane-ozone based processes
TW518686B (en) * 1999-12-29 2003-01-21 Tokyo Electron Ltd System for automatic control of the wall bombardment to control wall deposition
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
KR100757552B1 (ko) * 2000-07-25 2007-09-10 동경 엘렉트론 주식회사 열처리장치, 열처리방법 및 기록매체
JP4493192B2 (ja) * 2000-09-13 2010-06-30 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
DE60239683D1 (de) * 2001-08-08 2011-05-19 Tokyo Electron Ltd Wärmebehandlungsverfahren und wärmebehandslungseinrichtung
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5010414B2 (ja) * 2007-09-26 2012-08-29 東京エレクトロン株式会社 基板処理システム，基板処理装置の制御方法，およびプログラム
US8354135B2 (en) * 2008-03-17 2013-01-15 Tokyo Electron Limited Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
JP5576101B2 (ja) * 2008-12-25 2014-08-20 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5250600B2 (ja) * 2009-11-27 2013-07-31 東京エレクトロン株式会社 成膜方法および成膜装置
TWI551711B (zh) * 2010-11-24 2016-10-01 愛發科股份有限公司 薄膜形成裝置及薄膜形成裝置之清潔方法
JP2011166160A (ja) 2011-03-22 2011-08-25 Tokyo Electron Ltd 積層膜の形成方法
JP5700538B2 (ja) * 2011-03-29 2015-04-15 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5752634B2 (ja) * 2012-03-29 2015-07-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141343A (ja) 2000-08-24 2002-05-17 Tokyo Electron Ltd 熱処理装置設定温度の作成方法、および熱処理方法
JP2008218709A (ja) 2007-03-05 2008-09-18 Tokyo Electron Ltd 処理システム、処理方法、及び、プログラム
JP2009111042A (ja) 2007-10-29 2009-05-21 Tokyo Electron Ltd 基板処理装置，基板処理装置の制御方法，およびプログラム
JP2009260261A (ja) 2008-03-17 2009-11-05 Tokyo Electron Ltd 熱処理装置、熱処理装置の温度調整方法、及び、プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113201A (ko) * 2016-03-28 2017-10-12 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
KR102147563B1 (ko) 2016-03-28 2020-08-24 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램

Also Published As

Publication number Publication date
US20130260572A1 (en) 2013-10-03
US8664013B2 (en) 2014-03-04
JP5774532B2 (ja) 2015-09-09
JP2013207110A (ja) 2013-10-07
KR20130110014A (ko) 2013-10-08

Similar Documents

Publication Publication Date Title
KR101565896B1 (ko) 연속 처리 시스템, 연속 처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체
KR101615280B1 (ko) 열처리 시스템, 열처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체
KR101566072B1 (ko) 열처리 시스템, 열처리 방법 및 기록 매체
KR101087855B1 (ko) 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR101998921B1 (ko) 열처리 시스템, 열처리 방법 및 프로그램
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
US9798317B2 (en) Substrate processing method and control apparatus
US10395934B2 (en) Control device, substrate processing system, substrate processing method, and program
US10186429B2 (en) Heat treatment apparatus, heat treatment method, and program
KR101578576B1 (ko) 열처리 시스템, 열처리 방법 및 기록 매체
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR102103618B1 (ko) 열 처리 장치, 열 처리 장치의 조정 방법 및 프로그램
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
US9799577B2 (en) Heat treatment system, heat treatment method, and program
JP4622594B2 (ja) 反応制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right