KR101565703B1 - Chip electronic component and manufacturing method thereof - Google Patents
Chip electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- KR101565703B1 KR101565703B1 KR1020140090841A KR20140090841A KR101565703B1 KR 101565703 B1 KR101565703 B1 KR 101565703B1 KR 1020140090841 A KR1020140090841 A KR 1020140090841A KR 20140090841 A KR20140090841 A KR 20140090841A KR 101565703 B1 KR101565703 B1 KR 101565703B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- conductor pattern
- coil conductor
- pattern portion
- oxide insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000004020 conductor Substances 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims description 35
- 229920000642 polymer Polymers 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000003746 surface roughness Effects 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 114
- 230000007547 defect Effects 0.000 abstract description 19
- 239000000696 magnetic material Substances 0.000 abstract description 16
- 239000010409 thin film Substances 0.000 abstract description 10
- 229910000859 α-Fe Inorganic materials 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000010301 surface-oxidation reaction Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000013034 phenoxy resin Substances 0.000 description 2
- 229920006287 phenoxy resin Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920005668 polycarbonate resin Polymers 0.000 description 2
- 239000004431 polycarbonate resin Substances 0.000 description 2
- 229920001451 polypropylene glycol Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2866—Combination of wires and sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명은 코일 도체 패턴부가 매설된 자성체 본체; 및 상기 코일 도체 패턴부의 표면에 형성된 산화 절연막;을 포함하는 칩 전자부품 및 그 제조방법에 관한 것이다. 본 발명의 일 실시형태의 칩 전자부품 및 그 제조방법에 의하면 종래의 절연막보다 박막의 절연막이 형성되면서도 코일 도체 패턴부의 노출을 방지하여 자성체 재료와 코일 도체 패턴부가 직접 접촉하지 않으며, 이에 따라 고주파에서의 파형 불량을 방지할 수 있다.The present invention relates to a magnetic body including a coil conductor pattern embedded therein; And an oxide insulating film formed on a surface of the coil conductor pattern portion, and a manufacturing method thereof. According to the chip electronic component and the method of manufacturing the same of the embodiment of the present invention, the insulating film of the thin film is formed more than the insulating film of the related art, and the coil conductor pattern portion is prevented from being exposed, so that the magnetic material and the coil conductor pattern do not come into direct contact, It is possible to prevent the waveform defects of the display device.
Description
본 발명은 칩 전자부품 및 그 제조방법에 관한 것이다.
The present invention relates to a chip electronic component and a manufacturing method thereof.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
An inductor, which is one of the chip electronic components, is a typical passive element that removes noise by forming an electronic circuit together with a resistor and a capacitor.
박막형 인덕터는 도금으로 코일 도체 패턴부를 형성한 후, 자성체 분말 및 수지를 혼합시켜 형성한 자성체 시트를 적층, 압착 및 경화하여 제조한다.The thin film type inductor is manufactured by forming a coil conductor pattern portion by plating and then laminating, pressing and curing a magnetic material sheet formed by mixing a magnetic material powder and a resin.
이때, 코일 도체 패턴부와 자성체 재료와의 접촉을 방지하기 위하여 코일 도체 패턴부의 표면에는 절연막을 형성한다.
At this time, in order to prevent contact between the coil conductor pattern part and the magnetic material, an insulating film is formed on the surface of the coil conductor pattern part.
본 발명은 종래의 절연막보다 박막이면서도 자성체 재료와의 접촉을 효과적으로 방지할 수 있는 절연막이 형성된 칩 전자부품 및 그 제조방법에 관한 것이다.
The present invention relates to a chip electronic component formed with an insulating film that is thinner than a conventional insulating film and can effectively prevent contact with a magnetic material, and a manufacturing method thereof.
본 발명의 일 실시형태는 코일 도체 패턴부의 표면에 상기 코일 도체 패턴부를 형성하는 적어도 하나의 금속의 산화물로 이루어진 산화 절연막이 형성된 칩 전자부품을 제공한다.
An embodiment of the present invention provides a chip electronic component in which an oxide insulating film composed of at least one metal oxide forming the coil conductor pattern portion is formed on the surface of the coil conductor pattern portion.
본 발명의 일 실시형태의 칩 전자부품 및 그 제조방법에 의하면 종래의 절연막보다 박막의 절연막이 형성되면서도 코일 도체 패턴부의 노출을 방지하여 자성체 재료와 코일 도체 패턴부가 직접 접촉하지 않으며, 이에 따라 고주파에서의 파형 불량을 방지할 수 있다.
According to the chip electronic component and the method of manufacturing the same of the embodiment of the present invention, the insulating film of the thin film is formed more than the insulating film of the related art, and the coil conductor pattern portion is prevented from being exposed, so that the magnetic material and the coil conductor pattern do not come into direct contact, It is possible to prevent the waveform defects of the display device.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 코일 도체 패턴부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 LT 방향의 단면도이다.
도 5는 도 4의 B 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 6은 도 5의 C 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 7은 도 2의 A 부분의 다른 일 실시형태를 확대하여 도시한 개략도이다.
도 8은 도 4의 B 부분의 다른 일 실시형태를 확대하여 도시한 개략도이다.
도 9는 본 발명의 일 실시형태에 따른 칩 전자부품의 절연막이 형성된 코일 도체 패턴부의 일부분을 확대 관찰한 주사전자현미경(SEM, Scanning Electron Microscope)사진이다.
도 10은 본 발명의 일 실시형태의 칩 전자부품의 제조공정을 나타내는 공정도이다.1 is a schematic perspective view showing a coil conductor pattern portion of a chip electronic component according to an embodiment of the present invention.
2 is a sectional view taken along a line I-I 'in Fig.
3 is an enlarged schematic view of an embodiment of the portion A in Fig.
4 is a sectional view in the LT direction of a chip electronic component according to an embodiment of the present invention.
5 is an enlarged schematic view of an embodiment of part B of Fig.
Fig. 6 is an enlarged schematic view of an embodiment of part C of Fig. 5;
7 is an enlarged schematic view showing another embodiment of the portion A in Fig.
Fig. 8 is a schematic view showing an enlarged view of another embodiment of part B of Fig. 4;
9 is a scanning electron microscope (SEM) photograph of a portion of a coil conductor pattern portion on which an insulating film of a chip electronic component according to an embodiment of the present invention is formed.
10 is a process diagram showing a manufacturing process of a chip electronic component according to an embodiment of the present invention.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.It is to be understood that, although the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Will be described using the symbols.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
칩 전자부품Chip electronic components
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만, 반드시 이에 제한되는 것은 아니다.
Hereinafter, a chip electronic component according to an embodiment of the present invention will be described, but the present invention is not limited thereto.
도 1은 본 발명의 일 실시형태의 칩 전자부품의 코일 도체 패턴부가 나타나게 도시한 개략 사시도이며, 도 2는 도 1의 I-I'선에 의한 단면도이다.
FIG. 1 is a schematic perspective view showing a coil conductor pattern portion of a chip electronic component according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along line I-I 'of FIG.
도 1 및 도 2를 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터(100)가 개시된다.
Referring to FIGS. 1 and 2, a thin
본 발명의 일 실시형태에 따른 박막형 인덕터(100)는 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 코일 도체 패턴부(42, 44), 상기 자성체 본체(50)의 외측에 형성되어 상기 코일 도체 패턴부(42, 44)와 연결되는 외부전극(80)을 포함한다.
The thin
상기 자성체 본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다. The
상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등의 공지된 페라이트를 포함할 수 있다.The ferrite may include a known ferrite such as Mn-Zn ferrite, Ni-Zn ferrite, Ni-Zn-Cu ferrite, Mn-Mg ferrite, Ba ferrite or Li ferrite.
상기 금속계 연자성 재료로, Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속 입자를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. The metal-based soft magnetic material may be an alloy containing at least one selected from the group consisting of Fe, Si, Cr, Al and Ni, and may include, for example, Fe-Si-B-Cr amorphous metal particles But is not necessarily limited thereto.
상기 금속계 연자성 재료의 입자 직경은 0.1㎛ 내지 30㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 고분자 상에 분산된 형태로 포함될 수 있다.
The metal-based soft magnetic material may have a particle diameter of 0.1 to 30 μm and may be dispersed on a polymer such as an epoxy resin or polyimide.
상기 자성체 본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다.
The
상기 자성체 본체(50)의 내부에 형성되는 절연 기판(23)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성될 수 있다.
The
상기 절연 기판(23)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부(55)를 형성할 수 있다. 자성체로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Inductance, L)를 향상시킬 수 있다.
The central portion of the
상기 절연 기판(23)의 일면에 코일 형상의 패턴을 가지는 코일 도체 패턴부(42)가 형성되며, 상기 절연 기판(23)의 반대 면에도 코일 형상의 패턴을 가지는 코일 도체 패턴부(44)가 형성된다. A coil
상기 코일 도체 패턴부(42, 44)는 스파이럴(spiral) 형상으로 코일 패턴이 형성될 수 있으며, 상기 절연 기판(23)의 일면과 반대 면에 형성되는 코일 도체 패턴부(42, 44)는 상기 절연 기판(23)에 형성되는 비아 전극(46)을 통해 전기적으로 접속된다.The coil
상기 코일 도체 패턴부(42, 44) 및 비아 전극(46)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
The coil
도 3은 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
3 is an enlarged schematic view of an embodiment of the portion A in Fig.
도 3을 참조하면, 상기 코일 도체 패턴부(42, 44)의 표면에는 산화 절연막(31)이 형성된다.Referring to FIG. 3, an
종래에는 일반적으로 코일 도체 패턴부의 표면에 고분자 물질을 코팅하여 절연막을 형성시켰다. 그러나, 이와 같이 형성된 종래의 절연막은 두께를 감소시키는데 한계가 있으며, 두께를 감소시켜 박막으로 형성하는 경우 코일 도체 패턴부가 부분적으로 노출되는 문제가 발생하였다. 코일 도체 패턴부가 노출되면 누설 전류가 발생하고, 이에 따라 1MHz에서는 인덕턴스(Inductance)가 정상이나 고주파 사용 조건 하에서 인덕턴스(Inductance)가 급격히 낮아지고 파형 불량이 발생하였다.Conventionally, a polymer material is coated on the surface of a coil conductor pattern portion to form an insulating film. However, the conventional insulating film thus formed has a limit in reducing the thickness, and when the thickness is reduced to form a thin film, the coil conductor pattern is partially exposed. When the coil conductor pattern is exposed, a leakage current is generated. As a result, the inductance is normal at 1 MHz, but the inductance is drastically lowered under the high frequency use condition and a waveform defect occurs.
이에, 본 발명의 일 실시형태는 코일 도체 패턴부(42, 44)의 표면에 금속 산화물로 이루어진 산화 절연막(31)을 형성함으로써 절연막이 형성되지 않는 부분 없이 균일하게 박막의 절연막을 형성시켰다.
Thus, in the embodiment of the present invention, the
상기 산화 절연막(31)은 코일 도체 패턴부(42, 44)에 포함되는 적어도 하나의 금속의 산화물로 형성될 수 있다. 코일 도체 패턴부(42, 44)를 고온 또는 고습의 환경에서 산화시키거나 화학적 에칭(etching)을 통해 산화시켜 산화 절연막(31)을 형성할 수 있다.
The
상기 산화 절열막(31)의 표면 조도(Ra)는 0.6㎛ 내지 0.8㎛일 수 있다. The surface roughness Ra of the oxidation cut-off
화학적 에칭(etching) 등으로 산화 절연막(31)을 형성하게 되면 표면 조도 (Ra)가 0.6㎛ 내지 0.8㎛로 커지게 되고, 표면 조도(Ra)가 향상되면서 표면적의 상승 효과로 산화 절연막(31) 상에 형성되는 제 2 절연막과의 계면 접착력이 향상되고 신뢰성을 확보할 수 있다.If the
상기 산화 절연막(31)은 침상 구조 또는 넝쿨 구조 등 다양한 형상을 나타낼 수 있다.
The
상기 산화 절연막(31)은 0.5㎛ 내지 2.5㎛의 두께로 형성될 수 있다.The
산화 절연막(31)의 두께가 0.5㎛ 미만일 경우 절연막의 손상으로 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량이 발생할 수 있으며, 2.5㎛를 초과할 경우 용량 특성이 저하될 수 있다.
If the thickness of the
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 LT 방향의 단면도이고, 도 5는 도 4의 B 부분의 일 실시형태를 확대하여 도시한 개략도이다.
Fig. 4 is a sectional view of the chip electronic component according to the embodiment of the present invention in the LT direction, and Fig. 5 is an enlarged view of an embodiment of part B of Fig.
도 4 및 도 5를 참조하면, 상기 산화 절연막(31)이 형성된 코일 도체 패턴부(42, 44)의 인접하는 패턴 사이의 영역에 자성체가 충진된다.4 and 5, a magnetic substance is filled in a region between adjacent patterns of the coil
상기 산화 절연막(31)의 표면은 코일 도체 패턴부(42, 44) 표면의 형상을 따라 얇게 형성되기 때문에 인접하는 패턴 사이의 영역에 공간이 형성될 수 있다. 상기 공간에 자성체가 충진됨으로써 자성체가 차지하는 부피가 증가하고, 자성체 부피가 증가하는 만큼 인덕턴스 향상의 효과가 발생할 수 있다.
Since the surface of the
도 6은 도 5의 C 부분의 일 실시형태를 확대하여 도시한 개략도이다.
Fig. 6 is an enlarged schematic view of an embodiment of part C of Fig. 5;
도 6을 참조하면, 상기 코일 도체 패턴부(42, 44)의 상부 표면에 형성된 산화 절연막(31')의 평균 두께는 코일 도체 패턴부(42, 44)의 측부 표면에 형성된 산화 절연막(31'')의 평균 두께에 비하여 두껍게 형성된다.6, the average thickness of the oxide insulating film 31 'formed on the upper surface of the coil
코일 도체 패턴부(42, 44)의 상부 표면이란, 코일의 폭(w)으로부터 연장되는 가상선(A, B)을 경계로 코일 상부의 표면을 의미하며, 코일 도체 패턴부(42, 44)의 측부 표면이란, 코일의 폭(w)으로부터 연장되는 가상선(A, B)을 경계로 코일 측면의 표면을 의미한다. The upper surface of the coil
코일 도체 패턴부(42, 44)의 상부 표면에 형성되는 산화 절연막(31')은 자성체 시트 압착 등의 공정에서 외력에 상대적으로 취약하기 때문에 코일 도체 패턴부(42, 44)의 측부 표면에 형성되는 산화 절연막(31'')보다 두껍게 형성하여 절연 특성을 만족시킬 수 있다. The oxide insulating film 31 'formed on the upper surface of the coil
또한, 절연막의 두께가 두꺼워 짐으로 인하여 코일의 면적이 작아지고, 직류 저항(Rdc)이 증가하는 것을 방지하기 위해 외력에 상대적으로 덜 취약한 코일 도체 패턴부(42, 44)의 측부 표면에 형성되는 산화 절연막(31'')은 코일 도체 패턴부(42, 44)의 상부 표면에 형성되는 산화 절연막(31')에 비해 얇게 형성될 수 있다.Further, in order to prevent the increase of the DC resistance Rdc due to the decrease in the area of the coil due to the increase in the thickness of the insulating film, the coil
즉, 코일 도체 패턴부(42, 44)의 상부 표면에 형성되는 산화 절연막(31')의 평균 두께를 코일 도체 패턴부(42, 44)의 측부 표면에 형성되는 산화 절연막(31'')의 평균 두께보다 두껍게 형성함으로써 우수한 절연 특성을 구현하면서도 직류 저항(Rdc)을 감소시킬 수 있다.
That is, the average thickness of the oxide insulating film 31 'formed on the upper surface of the coil
상기 코일 도체 패턴부(42, 44)의 상부 표면에 형성되는 산화 절연막(31')의 두께는 1.8㎛ 내지 2.5㎛일 수 있다.The thickness of the oxide insulating film 31 'formed on the upper surface of the coil
상부 표면 산화 절연막(31')의 두께가 1.8㎛ 미만일 경우 절연막의 손상으로 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량이 발생할 수 있으며, 2.5㎛를 초과할 경우 용량 특성이 저하될 수 있다. If the thickness of the upper surface oxidation insulating film 31 'is less than 1.8 탆, a leakage current may be generated due to damage of the insulating film, and a waveform defect may result in lowering the inductance at a high frequency. .
상기 코일 도체 패턴부(42, 44)의 측부 표면에 형성되는 산화 절연막(31'')의 두께는 0.8㎛ 내지 1.8㎛일 수 있다.The thickness of the oxide insulating film 31 '' formed on the side surfaces of the coil
측부 표면 산화 절연막(31'')의 두께가 0.8㎛ 미만일 경우 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량이 발생할 수 있으며, 1.8㎛를 초과할 경우 코일의 면적이 감소하여 직류 저항(Rdc)가 증가할 수 있다.
If the thickness of the side surface oxidation insulating film 31 '' is less than 0.8 μm, a leakage current may be generated and a waveform defect may be generated in which the inductance is lowered at a high frequency. If the thickness is more than 1.8 μm, ) Can be increased.
또한, 상기 코일 도체 패턴부(42, 44)의 상부 표면에 형성된 산화 절연막(31')의 표면 조도(Ra)는 코일 도체 패턴부(42, 44)의 측부 표면에 형성된 산화 절연막(31'')의 표면 조도(Ra)에 비하여 클 수 있다.
The surface roughness Ra of the oxide insulating film 31 'formed on the upper surface of the coil
도 7은 도 2의 A 부분의 다른 일 실시형태를 확대하여 도시한 개략도이며, 도 8은 도 4의 B 부분의 다른 일 실시형태를 확대하여 도시한 개략도이다.
FIG. 7 is an enlarged view of another embodiment of the portion A of FIG. 2, and FIG. 8 is a schematic view of an enlarged view of another embodiment of portion B of FIG.
도 7을 참조하면, 상기 산화 절연막(31) 상에는 산화 절연막(31)을 피복하는 고분자 절연막(32)이 형성된다.Referring to FIG. 7, a
상기 고분자 절연막(32)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포, 딥핑(dipping) 공정 등 공지의 방법으로 형성할 수 있다. The
상기 고분자 절연막(32)은 산화 절연막(31) 상에 박막의 절연막을 형성할 수 있는 것이라면 특별히 제한은 없으나 예를 들어, 에폭시(epoxy)계 수지, 폴리이미드(polyimid) 수지, 페녹시(phenoxy) 수지, 폴리설폰(polysulfone) 수지 또는 폴리카보네이트(polycarbonate) 수지 등을 포함하여 형성될 수 있다.
The
상기 고분자 절연막(32)은 1㎛ 내지 3㎛의 두께로 형성될 수 있다.The
고분자 절연막(32)의 두께가 1㎛ 미만일 경우 절연막의 손상으로 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량 또는 코일 간의 쇼트 불량이 발생할 수 있으며, 3㎛를 초과할 경우 용량 특성이 저하될 수 있다.
If the thickness of the
상기 산화 절연막(31) 및 고분자 절연막(32)의 평균 두께 비는 1 : 1.2 내지 1 : 3일 수 있다.The average thickness ratio of the
상기 두께 비를 만족하는 산화 절연막(31) 및 고분자 절연막(32)의 이중 절연막 구조를 형성함으로써 누설 전류의 발생을 방지하고, 파형 불량 및 쇼트 불량을 감소시킬 수 있으면서도 박막의 절연막을 형성하여 우수한 용량 특성도 확보할 수 있다.
By forming the double insulation film structure of the
도 8을 참조하면, 고분자 절연막(32)의 표면은 상기 코일 도체 패턴부(42, 44) 표면의 형상을 따라 형성된다.Referring to FIG. 8, the surface of the
코일 도체 패턴부(42, 44) 표면의 형상을 따라 형성되는 것은 도 8에 도시된 바와 같이 고분자 절연막(32) 표면의 형상이 코일 도체 패턴부(42, 44) 표면의 형상대로 얇게 코팅되듯이 형성되는 것을 말한다. As shown in FIG. 8, the shape of the surface of the coil
고분자 절연막(32)의 표면이 코일 도체 패턴부(42, 44) 표면의 형상을 따라 얇게 형성되면 코일 간 사이의 영역에 공간이 형성된다. 상기 공간에 자성체가 충진됨으로써 자성체가 차지하는 부피가 증가하고, 자성체 부피가 증가하는 만큼 인덕턱스 향상의 효과가 발생할 수 있다.
If the surface of the
도 9는 본 발명의 일 실시형태에 따른 칩 전자부품의 절연막이 형성된 코일 도체 패턴 부분을 확대 관찰한 주사전자현미경(SEM)사진이다.9 is a scanning electron microscope (SEM) photograph of a coil conductor pattern portion on which an insulating film of a chip electronic component is formed according to an embodiment of the present invention.
도 9를 참조하면, 코일 도체 패턴부(42) 표면에는 코일 도체 패턴부(42)의 표면을 산화시켜 형성된 제 1 절연막인 산화 절연막(31)이 형성되며, 산화 절연막(31) 상에 제 2 절연막인 고분자 절연막(32)이 형성된 것을 확인할 수 있다. 9, an
이와 같은 이중 구조의 절연막을 형성함으로써 박막의 절연막을 형성하면서도 외부 자성체(50')와의 접촉을 방지하고, 파형 불량 및 쇼트 불량을 감소시킬 수 있다.
By forming the insulating film having such a double structure, it is possible to prevent contact with the external magnetic body 50 'while forming a thin insulating film, and to reduce the waveform defects and short defects.
절연 기판(23)의 일면에 형성되는 코일 도체 패턴부(42)의 일 단부는 자성체 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 절연 기판(23)의 반대 면에 형성되는 코일 도체 패턴부(44)의 일 단부는 자성체 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
One end of the coil
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 코일 도체 패턴부(42, 44)와 접속하도록 길이 방향의 양 단면에는 외부 전극(80)이 형성될 수 있다.
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
The
칩 전자부품의 제조방법Method of manufacturing chip electronic components
도 10은 본 발명의 일 실시형태의 칩 전자부품의 제조공정을 나타내는 공정도이다.
10 is a process diagram showing a manufacturing process of a chip electronic component according to an embodiment of the present invention.
도 10을 참조하면 먼저, 절연 기판(23)에 코일 도체 패턴부(42, 44)를 형성한다.
Referring to FIG. 10, first, coil
상기 절연 기판(23)은 특별하게 제한되지 않으며, 예를 들어, PCB 기판, 페라이트 기판, 금속계 연자성 기판 등을 사용할 수 있고, 40 내지 100 ㎛의 두께일 수 있다.
The insulating
상기 코일 도체 패턴부(42, 44)의 형성 방법으로는 예를 들면, 전기 도금법을 들 수 있지만, 반드시 이에 제한되는 것은 아니다. The coil
코일 도체 패턴부(42, 44)는 전기 전도성이 뛰어난 금속을 포함하여 형성할 수 있고, 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등을 사용할 수 있다.
The coil
상기 절연 기판(23)의 일부에는 홀을 형성하고 전도성 물질을 충진하여 비아 전극(46)을 형성할 수 있으며, 상기 비아 전극(46)을 통해 절연 기판(23)의 일면과 반대 면에 형성되는 코일 도체 패턴부(42, 44)를 전기적으로 접속시킬 수 있다.
A via hole may be formed in a part of the insulating
상기 절연 기판(23)의 중앙부에는 드릴, 레이저, 샌드 블래스트, 펀칭 가공 등을 수행하여 절연 기판(23)을 관통하는 홀을 형성할 수 있다.
A hole penetrating the insulating
다음으로, 상기 코일 도체 패턴부(42, 44)의 표면에 산화 절연막(31)을 형성한다.Next, an
상기 산화 절연막(31)은 코일 도체 패턴부(42, 44)에 포함되는 적어도 하나의 금속을 산화시켜 형성할 수 있다. The
코일 도체 패턴부(42, 44)의 표면을 산화시켜 산화 절연막(31)을 형성하는 방법은 특별히 제한되지 않으며, 예를 들어, 코일 도체 패턴부(42, 44)를 고온 또는 고습의 환경에서 산화시키거나 화학적 에칭(etching)을 통해 산화시켜 산화 절연막(31)을 형성할 수 있다.
The method of oxidizing the surfaces of the coil
화학적 에칭(etching)을 통한 산화 절연막(31) 형성 시 산화 절연막(31)의 표면 조도 값(Ra)이 향상된다.The surface roughness Ra of the
산화 절열막(31)의 표면 조도(Ra)는 0.6㎛ 내지 0.8㎛일 수 있다. The surface roughness Ra of the oxidation cut-
화학적 에칭(etching) 등으로 산화 절연막(31)을 형성하게 되면 표면 조도 (Ra)가 0.6㎛ 내지 0.8㎛로 커지게 되고, 표면 조도(Ra)가 향상되면서 표면적의 상승 효과로 산화 절연막(31) 상에 형성되는 제 2 절연막과의 계면 접착력이 향상되고 신뢰성을 확보할 수 있다.If the
상기 산화 절연막(31)은 침상 구조 또는 넝쿨 구조 등 다양한 형상을 나타낼 수 있다.The
고온의 환경에서 산화시켜 산화 절연막(31)을 형성할 경우에는 코일 도체 패턴부(42, 44)의 코일 간의 우수한 세정 효과를 나타낼 수 있다.
When oxidizing insulating
상기 산화 절연막(31)은 0.5㎛ 내지 2㎛의 두께로 형성할 수 있다.The
산화 절연막(31)의 두께가 0.5㎛ 미만일 경우 절연막의 손상으로 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량이 발생할 수 있으며, 2㎛를 초과할 경우 용량 특성이 저하될 수 있다.If the thickness of the
산화 절연막(31)의 형성 시 산화층 형성 용액의 농도, 산화 온도, 시간 등을 조절하여 산화 절연막(31)의 두께를 조절할 수 있다.
The thickness of the
상기 코일 도체 패턴부(42, 44)의 상부 표면에 형성된 산화 절연막(31')의 평균 두께는 코일 도체 패턴부(42, 44)의 측부 표면에 형성된 산화 절연막(31'')의 평균 두께에 비하여 두껍게 형성할 수 있다.The average thickness of the oxide insulating film 31 'formed on the upper surface of the coil
코일 도체 패턴부(42, 44)의 상부 표면에 형성되는 산화 절연막(31')의 평균 두께를 코일 도체 패턴부(42, 44)의 측부 표면에 형성되는 산화 절연막(31'')의 평균 두께보다 두껍게 형성함으로써 우수한 절연 특성을 구현하면서도 직류 저항(Rdc)을 감소시킬 수 있다.
The average thickness of the oxide insulating film 31 'formed on the upper surface of the coil
상기 코일 도체 패턴부(42, 44)의 상부 표면에 형성되는 산화 절연막(31')의 두께는 1.8㎛ 내지 2.5㎛일 수 있다.The thickness of the oxide insulating film 31 'formed on the upper surface of the coil
상부 표면 산화 절연막(31')의 두께가 1.8㎛ 미만일 경우 절연막의 손상으로 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량이 발생할 수 있으며, 2.5㎛를 초과할 경우 용량 특성이 저하될 수 있다. If the thickness of the upper surface oxidation insulating film 31 'is less than 1.8 탆, a leakage current may be generated due to damage of the insulating film, and a waveform defect may result in lowering the inductance at a high frequency. .
상기 코일 도체 패턴부(42, 44)의 측부 표면에 형성되는 산화 절연막(31'')의 두께는 0.8㎛ 내지 1.8㎛일 수 있다.The thickness of the oxide insulating film 31 '' formed on the side surfaces of the coil
측부 표면 산화 절연막(31'')의 두께가 0.8㎛ 미만일 경우 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량이 발생할 수 있으며, 1.8㎛를 초과할 경우 코일의 면적이 감소하여 직류 저항(Rdc)가 증가할 수 있다.
If the thickness of the side surface oxidation insulating film 31 '' is less than 0.8 μm, a leakage current may be generated and a waveform defect may be generated in which the inductance is lowered at a high frequency. If the thickness is more than 1.8 μm, ) Can be increased.
다음으로, 상기 산화 절연막(31)을 피복하는 고분자 절연막(32)을 형성할 수 있다.Next, a
상기 고분자 절연막(32)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포, 딥핑(dipping) 공정 등 공지의 방법으로 형성할 수 있다. The
상기 고분자 절연막(32)은 산화 절연막(31) 상에 박막의 절연막을 형성할 수 있는 것이라면 특별히 제한은 없으나, 예를 들어, 포토레지스트(PR), 에폭시(epoxy)계 수지, 폴리이미드(polyimid) 수지, 페녹시(phenoxy) 수지, 폴리설폰(polysulfone) 수지 또는 폴리카보네이트(polycarbonate) 수지 등을 포함하여 형성할 수 있다.
The
상기 고분자 절연막(32)은 1㎛ 내지 3㎛의 두께로 형성할 수 있다.The
고분자 절연막(32)의 두께가 1㎛ 미만일 경우 절연막의 손상으로 누설 전류가 발생하고 고주파에서 인덕턴스가 낮아지는 파형 불량 또는 코일 간의 쇼트 불량이 발생할 수 있으며, 3㎛를 초과할 경우 용량 특성이 저하될 수 있다.
If the thickness of the
상기 고분자 절연막(32)의 표면은 상기 코일 도체 패턴부(42, 44) 표면의 형상을 따라 형성될 수 있다.The surface of the
고분자 절연막(32)의 표면이 코일 도체 패턴부(42, 44) 표면의 형상을 따라 박막으로 형성할 수 있는 방법이라면 특별히 제한은 없으며, 예를 들어, 화학 증착법(Chemical Vapor Depsition, CVD) 또는 저점도의 고분자 코팅액을 사용하여 딥핑(dipping)법으로 형성할 수 있다. The surface of the
고분자 절연막(32)의 표면이 코일 도체 패턴부(42, 44) 표면의 형상을 따라 얇게 형성되면 코일 간 사이의 영역에 공간이 형성될 수 있다. 상기 공간에 자성체가 충진됨으로써 자성체가 차지하는 부피가 증가하고, 자성체 부피가 증가하는 만큼 인덕턱스 향상의 효과가 발생할 수 있다.
If the surface of the
본 발명의 일 실시형태에 따라 이중 구조의 절연막을 형성함으로써 박막의 절연막을 형성하면서도 자성체 재료와의 접촉을 방지하고, 파형 불량 및 쇼트 불량을 감소시킬 수 있다.
According to one embodiment of the present invention, by forming the insulating film having the double structure, it is possible to prevent the contact with the magnetic material and prevent the waveform defect and the short defect while forming the insulating film of the thin film.
다음으로, 상기 코일 도체 패턴부(42, 44)가 형성된 절연 기판(23)의 상부 및 하부에 자성체 층을 적층하여 자성체 본체(50)를 형성할 수 있다.Next, the
자성체 층을 절연 기판(23)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 자성체 본체(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부(55)를 형성할 수 있다.
The magnetic substance layers can be laminated on both sides of the insulating
또한, 상기 자성체 본체(50)의 단면에 노출되는 코일 도체 패턴부(42, 44)와 접속하는 외부전극(80)을 형성할 수 있다. The
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(80)을 형성하는 방법은 외부 전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
The
그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
In addition, the same parts as those of the above-described chip electronic component according to the embodiment of the present invention will be omitted here.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
100 : 박막형 인덕터 32 : 고분자 절연막
50 : 자성체 본체 42, 44 : 코일 도체 패턴부
23 : 절연 기판 46 : 비아 전극
31 : 산화 절연막 80 : 외부전극
31' : 상부 표면 산화 절연막
31'' : 측부 표면 산화 절연막100: thin film type inductor 32: polymer insulating film
50:
23: insulating substrate 46: via electrode
31: oxidation insulating film 80: external electrode
31 ': upper surface oxidation insulating film
31 '': Side surface oxide insulating film
Claims (25)
상기 코일 도체 패턴부의 표면에 형성된 산화 절연막; 및
상기 산화 절연막을 피복하는 고분자 절연막;
을 포함하는 칩 전자부품.
A magnetic body main body in which a coil conductor pattern portion is embedded;
An oxide insulating film formed on a surface of the coil conductor pattern portion; And
A polymer insulating film covering the oxide insulating film;
The chip electronic component.
상기 산화 절연막은 상기 코일 도체 패턴부를 형성하는 적어도 하나의 금속의 산화물로 형성된 칩 전자부품.
The method according to claim 1,
Wherein the oxide insulating film is formed of an oxide of at least one metal forming the coil conductor pattern portion.
상기 산화 절연막의 표면 조도(Ra)는 0.6㎛ 내지 0.8㎛인 칩 전자부품.
The method according to claim 1,
And the surface roughness (Ra) of the oxide insulating film is 0.6 占 퐉 to 0.8 占 퐉.
상기 코일 도체 패턴부의 상부 표면에 형성된 산화 절연막의 표면 조도(Ra)는 상기 코일 도체 패턴부의 측부 표면에 형성된 산화 절연막의 표면 조도(Ra)에 비하여 큰 칩 전자부품.
The method according to claim 1,
Wherein the surface roughness Ra of the oxide insulating film formed on the upper surface of the coil conductor pattern portion is larger than the surface roughness Ra of the oxide insulating film formed on the side surface of the coil conductor pattern portion.
상기 산화 절연막은 0.5㎛ 내지 2.5㎛의 두께로 형성되는 칩 전자부품.
The method according to claim 1,
Wherein the oxide insulating film is formed to a thickness of 0.5 to 2.5 占 퐉.
상기 코일 도체 패턴부의 상부 표면에 형성된 산화 절연막의 평균 두께는 상기 코일 도체 패턴부의 측부 표면에 형성된 산화 절연막의 평균 두께에 비하여 두껍게 형성되는 칩 전자부품.
The method according to claim 1,
Wherein an average thickness of the oxide insulating film formed on the upper surface of the coil conductor pattern portion is larger than an average thickness of the oxide insulating film formed on the side surface of the coil conductor pattern portion.
상기 코일 도체 패턴부의 상부 표면에 형성된 산화 절연막의 두께는 1.8㎛ 내지 2.5㎛인 칩 전자부품.
The method according to claim 1,
Wherein the thickness of the oxide insulating film formed on the upper surface of the coil conductor pattern portion is 1.8 占 퐉 to 2.5 占 퐉.
상기 코일 도체 패턴부의 측부 표면에 형성된 산화 절연막의 두께는 0.8㎛ 내지 2㎛인 칩 전자부품.
The method according to claim 1,
And the thickness of the oxide insulating film formed on the side surface of the coil conductor pattern portion is 0.8 占 퐉 to 2 占 퐉.
상기 고분자 절연막의 표면은 상기 코일 도체 패턴부 표면의 형상을 따라 형성된 칩 전자부품.
The method according to claim 1,
Wherein the surface of the polymer insulating film is formed along the shape of the surface of the coil conductor pattern portion.
상기 고분자 절연막은 1㎛ 내지 3㎛의 두께로 형성되는 칩 전자부품.
The method according to claim 1,
Wherein the polymer insulating film is formed to a thickness of 1 占 퐉 to 3 占 퐉.
상기 산화 절연막 및 고분자 절연막의 평균 두께 비는 1 : 1.2 내지 1 : 3 인 칩 전자부품.
The method according to claim 1,
Wherein the oxide insulating film and the polymer insulating film have an average thickness ratio of 1: 1.2 to 1: 3.
상기 코일 도체 패턴부의 인접하는 패턴 사이의 영역에 자성체가 충진된 칩 전자부품.
The method according to claim 1,
And a magnetic substance is filled in a region between adjacent patterns of the coil conductor pattern portion.
상기 절연 기판의 적어도 일면에 형성된 코일 도체 패턴부;
상기 코일 도체 패턴부의 표면에 형성된 제 1 절연막; 및
상기 제 1 절연막을 피복하는 제 2 절연막;
을 포함하는 칩 전자부품.
A magnetic body body including an insulating substrate;
A coil conductor pattern formed on at least one surface of the insulating substrate;
A first insulating layer formed on a surface of the coil conductor pattern portion; And
A second insulating film covering the first insulating film;
The chip electronic component.
상기 제 1 절연막은 상기 코일 도체 패턴부에 포함된 적어도 하나의 금속의 산화물로 형성된 칩 전자부품.
15. The method of claim 14,
Wherein the first insulating film is formed of an oxide of at least one metal contained in the coil conductor pattern portion.
상기 제 2 절연막은 고분자를 포함하며, 상기 제 2 절연막의 표면은 상기 코일 도체 패턴부의 표면의 형상을 따라 형성된 칩 전자부품.
15. The method of claim 14,
Wherein the second insulating film includes a polymer, and a surface of the second insulating film is formed along a shape of a surface of the coil conductor pattern portion.
상기 제 1 절연막의 표면 조도(Ra)는 0.6㎛ 내지 0.8㎛인 칩 전자부품.
15. The method of claim 14,
Wherein a surface roughness (Ra) of the first insulating film is 0.6 mu m to 0.8 mu m.
상기 코일 도체 패턴부의 상부 표면에 형성된 산화 절연막의 표면 조도(Ra)는 상기 코일 도체 패턴부의 측부 표면에 형성된 산화 절연막의 표면 조도(Ra)에 비하여 큰 칩 전자부품.
15. The method of claim 14,
Wherein the surface roughness Ra of the oxide insulating film formed on the upper surface of the coil conductor pattern portion is larger than the surface roughness Ra of the oxide insulating film formed on the side surface of the coil conductor pattern portion.
상기 코일 도체 패턴부의 상부 표면에 형성된 상기 제 1 절연막의 평균 두께는 상기 코일 도체 패턴부의 측부 표면에 형성된 상기 제 1 절연막의 평균 두께에 비하여 두껍게 형성된 칩 전자부품.
15. The method of claim 14,
Wherein an average thickness of the first insulating film formed on an upper surface of the coil conductor pattern portion is larger than an average thickness of the first insulating film formed on a side surface of the coil conductor pattern portion.
상기 코일 도체 패턴부의 인접하는 패턴 사이의 영역에 자성체가 충진된 칩 전자부품.
15. The method of claim 14,
And a magnetic substance is filled in a region between adjacent patterns of the coil conductor pattern portion.
상기 코일 도체 패턴부의 표면에 산화 절연막을 형성하는 단계;
상기 산화 절연막을 피복하는 고분자 절연막을 형성하는 단계; 및
상기 코일 도체 패턴부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 자성체 본체를 형성하는 단계;
를 포함하는 칩 전자부품의 제조방법.
Forming a coil conductor pattern portion on at least one surface of an insulating substrate;
Forming an oxide insulating film on a surface of the coil conductor pattern portion;
Forming a polymer insulating film covering the oxide insulating film; And
Forming a magnetic body body by laminating magnetic body layers on upper and lower portions of an insulating substrate on which the coil conductor pattern portions are formed;
The method comprising the steps of:
상기 산화 절연막은 상기 코일 도체 패턴부의 표면을 산화하여 형성하는 칩 전자부품의 제조방법.
22. The method of claim 21,
Wherein the oxide insulating film is formed by oxidizing the surface of the coil conductor pattern portion.
상기 산화 절연막은 표면 조도(Ra)가 0.6㎛ 내지 0.8㎛를 만족하도록 형성하는 칩 전자부품의 제조방법.
22. The method of claim 21,
Wherein the oxide insulating film is formed to have a surface roughness (Ra) of 0.6 占 퐉 to 0.8 占 퐉.
상기 코일 도체 패턴부의 상부 표면은 상기 코일 도체 패턴부의 측부 표면에 비하여 산화 절연막을 두껍게 형성하는 칩 전자부품의 제조방법.
22. The method of claim 21,
Wherein the upper surface of the coil conductor pattern portion is thicker than the side surface of the coil conductor pattern portion.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014210511A JP6000314B2 (en) | 2013-10-22 | 2014-10-15 | Chip electronic component and manufacturing method thereof |
| US14/516,151 US9773611B2 (en) | 2013-10-22 | 2014-10-16 | Chip electronic component and manufacturing method thereof |
| CN201410566473.8A CN104575937B (en) | 2013-10-22 | 2014-10-22 | Chip electronic component and its manufacturing method |
| CN201810343474.4A CN108597730B (en) | 2013-10-22 | 2014-10-22 | Chip electronic component and method for manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130126137 | 2013-10-22 | ||
| KR1020130126137 | 2013-10-22 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150079274A Division KR101952859B1 (en) | 2013-10-22 | 2015-06-04 | Chip electronic component and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150046717A KR20150046717A (en) | 2015-04-30 |
| KR101565703B1 true KR101565703B1 (en) | 2015-11-03 |
Family
ID=53038012
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140090841A KR101565703B1 (en) | 2013-10-22 | 2014-07-18 | Chip electronic component and manufacturing method thereof |
| KR1020150079274A KR101952859B1 (en) | 2013-10-22 | 2015-06-04 | Chip electronic component and manufacturing method thereof |
| KR1020180030889A KR102138887B1 (en) | 2013-10-22 | 2018-03-16 | Chip electronic component and manufacturing method thereof |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150079274A KR101952859B1 (en) | 2013-10-22 | 2015-06-04 | Chip electronic component and manufacturing method thereof |
| KR1020180030889A KR102138887B1 (en) | 2013-10-22 | 2018-03-16 | Chip electronic component and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| KR (3) | KR101565703B1 (en) |
| CN (2) | CN104575937B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170090124A (en) | 2016-01-28 | 2017-08-07 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
| US10923276B2 (en) | 2017-11-29 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101693749B1 (en) * | 2015-04-06 | 2017-01-06 | 삼성전기주식회사 | Inductor device and method of manufacturing the same |
| KR101832559B1 (en) * | 2015-05-29 | 2018-02-26 | 삼성전기주식회사 | Coil Electronic Component |
| KR101813322B1 (en) * | 2015-05-29 | 2017-12-28 | 삼성전기주식회사 | Coil Electronic Component |
| KR20160139967A (en) * | 2015-05-29 | 2016-12-07 | 삼성전기주식회사 | Coil Electronic Component |
| KR101719908B1 (en) * | 2015-07-01 | 2017-03-24 | 삼성전기주식회사 | Coil electronic component and manufacturing method thereof |
| KR101751117B1 (en) * | 2015-07-31 | 2017-06-26 | 삼성전기주식회사 | Coil electronic part and manufacturing method thereof |
| KR102163056B1 (en) | 2015-12-30 | 2020-10-08 | 삼성전기주식회사 | Coil electronic part and manufacturing method thereof |
| JP6615024B2 (en) * | 2016-03-24 | 2019-12-04 | 太陽誘電株式会社 | Electronic components |
| KR20180054264A (en) * | 2016-11-15 | 2018-05-24 | 삼성전기주식회사 | Thin-Film Type Inductor and Method For Manufacturing The Same |
| US20180174736A1 (en) * | 2016-12-15 | 2018-06-21 | Samsung Electro-Mechanics Co., Ltd. | Inductor and manufacturing method of inductor |
| KR101983190B1 (en) | 2017-06-23 | 2019-09-10 | 삼성전기주식회사 | Thin film type inductor |
| KR102064041B1 (en) * | 2017-12-11 | 2020-01-08 | 삼성전기주식회사 | Coil component |
| KR101973448B1 (en) * | 2017-12-11 | 2019-04-29 | 삼성전기주식회사 | Coil component |
| KR102052807B1 (en) * | 2017-12-26 | 2019-12-09 | 삼성전기주식회사 | Inductor and Production method of the same |
| KR20190078884A (en) * | 2017-12-27 | 2019-07-05 | 삼성전기주식회사 | Inductor |
| JP7464352B2 (en) * | 2018-03-09 | 2024-04-09 | 日東電工株式会社 | Wiring board and manufacturing method thereof |
| CN111524695B (en) * | 2019-02-01 | 2021-08-31 | 乾坤科技股份有限公司 | Magnetic device and method of manufacturing the same |
| KR102224311B1 (en) | 2019-07-29 | 2021-03-08 | 삼성전기주식회사 | Coil component |
| JP7184063B2 (en) * | 2020-03-30 | 2022-12-06 | 株式会社村田製作所 | Coil component and its manufacturing method |
| CN112086261A (en) * | 2020-09-08 | 2020-12-15 | 奇力新电子股份有限公司 | Thin film inductor and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151332A (en) * | 2000-11-15 | 2002-05-24 | Sony Corp | Thin-film coil, and its forming method, thin-film magnetic head, thin-film inductor, and thin-film magnetic sensor |
| JP2006024677A (en) * | 2004-07-07 | 2006-01-26 | Murata Mfg Co Ltd | Electronic part and its manufacturing method |
| JP2006253320A (en) * | 2005-03-09 | 2006-09-21 | Tdk Corp | Coil part |
| JP2010205905A (en) | 2009-03-03 | 2010-09-16 | Fuji Electric Systems Co Ltd | Magnetic component, and method of manufacturing the magnetic component |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE423944B (en) * | 1980-10-06 | 1982-06-14 | Asea Ab | Transformer or reactor |
| CN1178232C (en) * | 1999-04-26 | 2004-12-01 | 松下电器产业株式会社 | Electronic spare parts and radio terminal device |
| JP2001244116A (en) * | 2000-02-29 | 2001-09-07 | Taiyo Yuden Co Ltd | Electronic component and method of manufacturing the same |
| US6977796B2 (en) * | 2002-02-08 | 2005-12-20 | Headway Technologies, Inc. | Wiring pattern and method of manufacturing the same and thin film magnetic head and method of manufacturing the same |
| JP2005210010A (en) | 2004-01-26 | 2005-08-04 | Tdk Corp | Coil substrate, manufacturing method thereof, and surface-mounting coil element |
| JP2006278484A (en) * | 2005-03-28 | 2006-10-12 | Tdk Corp | Coil component and its manufacturing process |
| JP2006310716A (en) * | 2005-03-31 | 2006-11-09 | Tdk Corp | Planar coil element |
| JP5115691B2 (en) * | 2006-12-28 | 2013-01-09 | Ｔｄｋ株式会社 | Coil device and method of manufacturing coil device |
| CN101814361A (en) * | 2009-11-27 | 2010-08-25 | 蔡建林 | Portable foil type winding transformer |
| CN103430256B (en) * | 2011-01-04 | 2016-06-01 | Aac微技术有限公司 | Comprise the coil assembly of planar coil |
| JP5929401B2 (en) * | 2012-03-26 | 2016-06-08 | Tdk株式会社 | Planar coil element |
| JP6060508B2 (en) * | 2012-03-26 | 2017-01-18 | Tdk株式会社 | Planar coil element and manufacturing method thereof |
-
2014
- 2014-07-18 KR KR1020140090841A patent/KR101565703B1/en active IP Right Grant
- 2014-10-22 CN CN201410566473.8A patent/CN104575937B/en active Active
- 2014-10-22 CN CN201810343474.4A patent/CN108597730B/en active Active
-
2015
- 2015-06-04 KR KR1020150079274A patent/KR101952859B1/en active IP Right Grant
-
2018
- 2018-03-16 KR KR1020180030889A patent/KR102138887B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151332A (en) * | 2000-11-15 | 2002-05-24 | Sony Corp | Thin-film coil, and its forming method, thin-film magnetic head, thin-film inductor, and thin-film magnetic sensor |
| JP2006024677A (en) * | 2004-07-07 | 2006-01-26 | Murata Mfg Co Ltd | Electronic part and its manufacturing method |
| JP2006253320A (en) * | 2005-03-09 | 2006-09-21 | Tdk Corp | Coil part |
| JP2010205905A (en) | 2009-03-03 | 2010-09-16 | Fuji Electric Systems Co Ltd | Magnetic component, and method of manufacturing the magnetic component |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170090124A (en) | 2016-01-28 | 2017-08-07 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
| KR102380838B1 (en) * | 2016-01-28 | 2022-03-31 | 삼성전기주식회사 | Coil component and manufacturing method for the same |
| US10923276B2 (en) | 2017-11-29 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150073900A (en) | 2015-07-01 |
| KR20180031653A (en) | 2018-03-28 |
| CN104575937A (en) | 2015-04-29 |
| CN108597730A (en) | 2018-09-28 |
| CN104575937B (en) | 2018-05-18 |
| KR101952859B1 (en) | 2019-02-28 |
| KR102138887B1 (en) | 2020-07-29 |
| CN108597730B (en) | 2021-02-05 |
| KR20150046717A (en) | 2015-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101565703B1 (en) | Chip electronic component and manufacturing method thereof | |
| JP6000314B2 (en) | Chip electronic component and manufacturing method thereof | |
| KR101792317B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101525703B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101598256B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR101751117B1 (en) | Coil electronic part and manufacturing method thereof | |
| KR101474166B1 (en) | Chip electronic component and manufacturing method thereof | |
| CN105448503A (en) | Multiple layer seed pattern inductor, manufacturing method thereof and board having the same mounted thereon | |
| KR101558092B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR20160099882A (en) | Coil electronic component and manufacturing method thereof | |
| KR20160019266A (en) | Chip electronic component and board having the same mounted thereon | |
| KR101532172B1 (en) | Chip electronic component and board having the same mounted thereon | |
| KR20160094123A (en) | Chip electronic component, manufacturing method thereof and board having the same | |
| KR101832547B1 (en) | Chip electronic component and manufacturing method thereof | |
| KR20160136048A (en) | Chip electronic component and board having the same mounted thereon | |
| KR20160102657A (en) | Chip electronic component and manufacturing method thereof | |
| KR20160043796A (en) | Chip electronic component | |
| KR20150068940A (en) | Coil electronic component and manufacturing method thereof | |
| KR20160057785A (en) | Chip electronic component and manufacturing method thereof | |
| KR101994731B1 (en) | Chip electronic component and manufacturing method thereof | |
| CN105702432B (en) | Electronic component and board having the same | |
| KR20150134858A (en) | Chip electronic component and board having the same mounted thereon | |
| KR20160026940A (en) | Coil component | |
| KR102396598B1 (en) | Coil component | |
| CN112447359B (en) | Electronic component and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 5 |