KR101555084B1 - 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 - Google Patents

집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 Download PDF

Info

Publication number
KR101555084B1
KR101555084B1 KR1020117019705A KR20117019705A KR101555084B1 KR 101555084 B1 KR101555084 B1 KR 101555084B1 KR 1020117019705 A KR1020117019705 A KR 1020117019705A KR 20117019705 A KR20117019705 A KR 20117019705A KR 101555084 B1 KR101555084 B1 KR 101555084B1
Authority
KR
South Korea
Prior art keywords
structures
wafer
mask
target
chip
Prior art date
Application number
KR1020117019705A
Other languages
English (en)
Other versions
KR20110120909A (ko
Inventor
하이메 모릴료
로저 예르던
크리스토퍼 아우슈니츠
제드 히코리 랜킨
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20110120909A publication Critical patent/KR20110120909A/ko
Application granted granted Critical
Publication of KR101555084B1 publication Critical patent/KR101555084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 제조 공정의 다수의 마스킹 레벨들 사이의 마스크-대-웨이퍼 상관 방법이 개시된다. 이 방법은 둘 또는 그 이상의 패터닝층들 상에서 공통 위치들의 세트에서 패턴 배치, 임계 치수 및 오버레이 측정에 적합한 구조 패턴들을 포함하는 컴팩트 타겟들을 생성하는 단계, 기능 회로 구조 패턴들 및 기능 회로 구조 패턴들 사이의 위치들에서의 상기 컴팩트 타겟들을 포함하는 적어도 두 개의 마스크들을 생성하는 단계를 포함한다. 그런 다음, 상기 방법은 상기 타겟들을 측정하는 단계, 상기 마스크들 사이의 오버레이 변화를 결정하는 단계, 하나의 마스크로 웨이퍼 상의 제1 리소그래피 처리층(lithography processing layer)을 노출 및 생성하는 단계, 또 다른 하나의 마스크로, 상기 제1 층 위에, 상기 웨이퍼 상의 제2 리소그래피 처리층을 노출 및 생성하는 단계를 포함한다. 나아가, 상기 방법은 상기 층들 중 하나 또는 그 이상에서 상기 웨이퍼 상의 상기 타겟들을 측정하는 단계, 마스크 및 리소그래피에 의해 발생된 임계 치수 및 오버레이 변화의 컴포넌트들을 구별하기 위해 상기 마스크 및 웨이퍼 측정들을 상관시키는 단계를 포함한다.

Description

집적회로 필드들의 임계 치수 또는 오버레이 변화 결정{DETERMINING CRITICAL DIMENSION OR OVERLAY VARIATION OF INTEGRATED CIRCUIT FIELDS}
본 발명은 리소그래피 공정에 의한 집적회로들의 제조와 관련되고, 더 구체적으로는 칩 레벨들 내 그리고 칩 레벨들 및 층들 사이의 집적회로 필드들의 임계 치수(critical dimension) 또는 오버레이(overlay) 변화(variation)를 결정하는 방법 및 시스템과 관련된다.
반도체 집적회로 제조는 하나의 반도체 웨이퍼 상에 공정 레벨들의 순차적인 패터닝을 필요로 한다. 노광 툴들(exposure tools)은 리소그래피 방법들로써 웨이퍼의 연속적인 레벨들 상에 다수의 집적회로 패턴들 또는 필드들을 인쇄한다. 이들 툴들은 일반적으로 스텝 및 반복 리소그래피 노광(step and repeat lithographic exposure) 또는 스텝 및 스캔 리소그래피 노광(step and scan lithographic exposure)을 적용함으로써 서로 다른 레벨들을 패턴한다. 상기 스텝 및 반복 리소그래피 노광 또는 스텝 및 스캔 리소그래피 노광에서는 웨이퍼의 전체 영역이 하나 또는 그 이상의 집적회로들을 포함하는 스텝퍼 필드들(stepper fields)의 순차적인 노광에 의해 패턴된다. 일반적으로는, 집적회로를 생성함에 있어서 20-50 레벨들이 요구된다. 어떤 경우에는, 하나의 레벨을 패턴함에 있어서 다수의 마스크들이 요구된다.
집적회로 디바이스들의 성공적인 제조는 마스크(레티클) 세트의 레지스트레이션(registration) 및 이후의 마스크 레벨에 대한 마스크 레벨의 오버레이 배치(overlay placement)에 관한 정밀하고 정확한 측정들(measurements)을 요구한다. 현재의 제조 기술은 마스크 레지스트레이션 및 웨이퍼 레벨 오버레이를 측정하는 개별 방법들을 사용한다. 바 내의 바(bar in bar)(박스 내의 박스(box in box)) 및 격자 모양의 타겟들(grating targets)을 사용하는 것은 단지 웨이퍼 레벨 상의 오버레이의 측정만을 고려하고 있을 뿐, 마스크 레지스트레이션 정보에 관한 어떠한 정보도 없다. 현재의 기술은 마스크 레티클 필드 주위의 배치를 위한 크기 제한으로 인해 한정된 어플리케이션을 갖는다. 또한 이들 타겟들은 그것들이 기능 칩(functioning chip) 내에서 발견되는 형상 패턴 밀도들(shape pattern densities) 내에 있지 않는다는 점을 고려해 볼 때 공정에 의해 발생되는 변화들(process induced variations)에 의해 매우 많은 영향을 받는다. 따라서, 이들 타겟들은 화학적 기계적 평탄화(chemical mechanical planarization), 열 처리(thermal processing), 및 리소그래피 이미지 처리(lithography image processing)에 민감하다.
그러므로, 본 발명의 목적은 칩 레벨 내의 오버레이 에러의 결정을 위한 개선된 타겟 및 방법을 제공하는 것이다.
따라서, 본 발명의 일 측면은 반도체 제조 공정의 다수의 마스킹 레벨들 사이의 마스크-대-웨이퍼 상관(mask-to-wafer correlation)을 위한 방법으로 특징지어진다. 상기 방법은, 컴팩트 타겟들(compact targets)을 생성하는 단계 - 상기 컴팩트 타겟들은, 둘 또는 그 이상의 패터닝층들(patterning layers) 상의 공통 위치들(common locations)의 세트에서 패턴 배치(pattern placement), 임계 치수(critical dimension) 및 오버레이(overlay) 측정에 적합한 구조 패턴들(structure patterns)을 포함함 -, 및 기능 회로 구조 패턴들 및 기능 회로 구조 패턴들 사이의 위치들에서의 상기 컴팩트 타겟들을 포함하는 적어도 두 개의 마스크들을 생성하는 단계를 포함한다. 그런 다음, 상기 방법은 상기 마스크들 상에서 상기 타겟들을 측정하는 단계, 상기 마스크들 사이의 오버레이 변화를 결정하는 단계, 상기 마스크들 중 하나로 웨이퍼 상의 제1 리소그래피 처리층(lithographic processing layer)을 노출 및 생성하는 단계, 및 상기 마스크들 중 또 다른 하나로, 상기 제1 층 위에, 상기 웨이퍼 상의 제2 리소그래피 처리층을 노출 및 생성하는 단계를 포함한다. 상기 방법은 상기 층들 중 하나 또는 그 이상에서 상기 웨이퍼 상의 상기 타겟들을 측정하는 단계, 및 마스크 및 리소그래피에 의해 발생된(induced) 임계 치수 및 오버레이 변화의 컴포넌트들을 구별하기 위해 상기 마스크 및 웨이퍼 측정들(measurements)을 상관(correlate)시키는 단계를 더 포함한다.
바람직하게는, 상기 방법은 웨이퍼 임계 치수 및 오버레이 변화를 최소화하도록 상기 마스크 및 웨이퍼 제조 공정들을 제어하기 위해 상기 상관된 마스크 및 웨이퍼 측정들을 사용하는 단계를 더 포함한다.
바람직하게는, 상기 컴팩트 타겟들은 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 의해 해상가능한 광학 타겟 구조들의 제1 세트(first set of optical structures), 및 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 의해 해상가능하지 않지만 SEM 또는 AFM 현미경에 의해 해상가능한 칩-유사 타겟 구조들의 제2 세트(second set of chip-like terget structures)를 포함한다. 광학 타겟 구조들의 상기 제1 세트는 오버레이를 측정하기 위해 사용될 수 있고, 칩-유사 타겟 구조들의 상기 제2 세트는 임계 치수를 측정하기 위해 사용될 수 있다.
광학 타겟 구조들의 상기 제1 세트는 상기 마스크들에 의한 상기 웨이퍼 상으로의 투사(project)시, 서로 인접한 마스크들 상의 라인들을 포함할 수 있다.
또한 광학 타겟 구조들의 상기 제1 세트는 하나의 마스크 상의 제1 타겟 패턴 - 상기 제1 타겟 패턴은 직교 그리드(orthogonal grid)의 원점에서 중심을 갖고 180°대칭인 서브-패턴들을 가짐 -, 및 또 다른 하나의 마스크 상의 제2 타겟 패턴 - 상기 제2 타겟 패턴은 상기 제1 타겟 패턴과 동일한 위치에 중심을 갖고 180°대칭인 서브-패턴들을 가짐 - 을 포함할 수 있으며, 여기서 상기 제2 타겟 패턴의 서브-패턴들은 상기 제1 타겟 패턴의 서브-패턴들과는 다른 위치들에 위치한다.
또한 광학 타겟 구조들의 상기 제1 세트는 하나의 마스크 상의 제1 패턴 - 상기 제1 패턴은 피치 p의 직교 그리드의 원점에서 중심을 가짐 - 을 포함할 수 있으며, 여기서 상기 제1 타겟 패턴의 서브-패턴들은 다음의 좌표를 갖는다.
(-M,N)p,(N,M)p,(M,-N)p 및 (-N,-M)p,
여기서, N 및 M은 정수이고, 상기 제1 타겟 패턴의 중심으로부터의 제1 타겟 서브-패턴 각각의 거리 r은 다음의 수학식으로 정의된다.
r=p√( N 2 + M 2 )
여기서, 또 다른 하나의 마스크 상의 제2 타겟 패턴은 상기 제1 타겟 패턴과 동일한 위치에서 중심을 가지며, 상기 제2 타겟 패턴의 서브-패턴들은 다음의 좌표들을 갖는다.
(-M+m,N+n)p,(N+n,M+m)p,(M+m,-N+n)p 및 (-N+n,-M+m)p,
여기서, n 및 m은 정수이고,
|n|+|m|=2i,
여기서, i는 정수이다.
칩-유사 타겟 구조들의 상기 제2 세트는 상기 기능 회로 구조들 내에 비-기능 구조들(non-functional structures), 예를 들어, 쉘로우 트렌치 분리 구조들(shallow trench isolation structures), 게이트 구조들, 컨택 구조들 및 금속 라인 구조들과 같은 것들을 포함할 수 있다. 바람직하게는, 칩-유사 타겟 구조들의 상기 제2 세트는 약 200nm보다 크지 않은 라인 폭들(line widths) 및 간격(spacing)을 가지며, 상기 광학 구조들 가까이에서는 더 낮은 밀도(lower density)를 가지며 상기 광학 구조들로부터 멀어질수록 더 높은 밀도를 갖는 밀도 기울기(density gradient)를 갖는다.
상기 타겟 서브-패턴들은 상기 마스크들 및 웨이퍼 상의 패턴 특정 임계 치수 측정들, 상기 마스크들 상의 패턴 배치 측정들 및 상기 웨이퍼 상의 둘 또는 그 이상의 층들 사이의 오버레이 측정을 가능하게 한다. 상기 타겟들은 제조될 칩의 이용되지 않은 영역들 내에 위치할 수 있도록 충분히 작아야 한다. 바람직하게는, 에지 상에서 10㎛보다 작다.
또 다른 측면에서, 본 발명은 반도체 제조 공정의 다수의 마스킹 레벨들 사이의 마스크-대-웨이퍼 상관을 위한 구조 패턴들을 갖는 마스크로 특징지어진다. 상기 마스크는 웨이퍼 상에서 만들어질 칩들에 대응하는 영역들에서의 상기 마스크 상의 기능 회로 구조 패턴들, 및 기능 회로 구조 패턴들 사이의 위치들에서의 상기 마스크 상의 타겟들을 포함한다. 구조 패턴을 포함하는 상기 타겟은 상기 웨이퍼 상의 적어도 하나의 패터닝층 상의 공통 위치들의 세트에서 패턴 배치, 임계 치수 및 오버레이 측정에 적합하다. 상기 타겟 구조들은 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 의해 해상가능한 광학 타겟 구조들의 제1 세트, 및 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 의해 해상가능하지 않지만 SEM 또는 AFM 현미경에 의해 해상가능한 칩-유사 타겟 구조들의 제2 세트를 포함한다.
상기 타겟들은 상기 웨이퍼 상에서 만들어질 칩들에 대응하는 영역들 내에 위치하고, 제조될 상기 칩의 이용되지 않는 영역들 내에 위치할 수 있도록 충분히 작으며, 바람직하게는 에지 상에서 10㎛보다 작다. 바람직하게는, 상기 광학 구조들은 상기 타겟의 반대편들(opposite sides) 상에 위치하며, 상기 칩-유사 구조들은 상기 광학 구조들 사이에서 상기 타겟의 반대편들 상에 위치한다. 광학 구조들의 상기 제1 세트는 일반적으로 오버레이를 측정하기 위해 사용되고, 칩-유사 타겟 구조들의 상기 제2 세트는 일반적으로 임계 치수를 측정하기 위해 사용된다.
광학 타겟 구조들의 상기 제1 세트는 상기 마스크 상에 라인들을 포함할 수 있다. 또한 광학 타겟 구조들의 상기 제1 세트는 직교 그리드의 원점에서 중심을 가지며 180°대칭인 서브 패턴들을 갖는 타겟 패턴을 포함할 수 있다. 또한 광학 타겟 구조들의 상기 제1 세트는 피치 p의 직교 그리드의 원점에서 중심을 갖는 타겟 패턴을 포함할 수 있으며, 여기서 상기 제1 타겟 패턴의 서브-패턴들은 다음과 같은 좌표들을 갖는다.
(-M,N)p,(N,M)p,(M,-N)p 및 (-N,-M)p,
여기서, N 및 M은 정수이고, 상기 제1 패턴의 중심으로부터 제1 타겟 서브-패턴 각각의 거리 r은 다음의 수학식에 의해 정의된다.
r=p√( N 2 + M 2 ).
바람직하게는, 칩-유사 타겟 구조들의 상기 제2 세트는 상기 기능 회로 구조들 내에 비-기능 구조들, 예를 들어, 쉘로우 트렌치 분리 구조들, 게이트 구조들, 컨택 구조들 및 금속 라인 구조들을 포함한다. 바람직하게는, 상기 칩-유사 타겟 구조들은 200nm보다 크지 않은 라인 폭들 및 간격을 가지며, 상기 광학 구조들 가까이에서는 더 낮은 밀도를 가지며 상기 광학 구조들로부터 멀어질수록 더 높은 밀도를 갖는 밀도 기울기를 갖는다.
본 발명의 실시예들은 첨부되는 도면을 참조하여 이하에서 기술될 것이다.
도 1은 본 발명의 타겟에 사용되는 광학 구조에서 꽃모양(blossom) 서브-패턴들의 일 실시예의 하나의 리소그래피 레벨 상의 레이아웃의 평면도이다.
도 2는 본 발명의 일 실시예의 타겟에 사용되는 도 1에 도시된 유형의 꽃모양 광학 구조들의 연속적인 리소그래피 레벨들 1 내지 6 상의 레이아웃의 평면도이다.
도 3은 본 발명의 일 실시예의 타겟에 사용되는 마이크로 꽃모양(microblossom) 광학 구조들의 세 개의 다른 리소그래피 레벨들로부터의 레이아웃의 평면도이다.
도 4는 본 발명의 일 실시예의 타겟에 사용되는 STI 및 게이트 칩-유사 구조들의 실시예들의 평면도이다.
도 5는 광학적 구조 및 칩-유사 구조의 조합을 사용하는 본 발명의 일 실시예의 바람직한 집적 타겟(integrated target)의 평면도이다.
도 6은 도 5의 타겟의 광학 구조들의 평면도이다.
도 7은 본 발명의 일 실시예에 따른 마스크들 및 웨이퍼 층들에 대한 패턴 배치 및 오버레이 에러를 결정하는 바람직한 방법의 흐름도이다.
도 8은 네 개의 서로 다른 마스크들 및 리소그래피 층들의 처리 후 본 발명의 일 실시예의 오버레이된 광학 구조들의 평면도이다.
도 9는 두 개의 서로 다른 마스크들 및 리소그래피 층들의 처리 후 본 발명의 일 실시예의 오버레이된 칩-유사 구조들의 평면도이다.
도 10은 본 발명에 따른 반도체 제조 공정의 다수의 마스킹 층들 사이의 마스크-대-웨이퍼 상관(mask-to-wafer correlation)을 결정하기 위한 바람직한 방법의 흐름도이다.
도 11은 레벨들에 대한 리소그래피 처리층들(lithographic processing layers)의 관계의 개략적 측입면도(side elevational view)이다.
도 12는 리소그래피 처리에 사용된 마스크의 칩 및 커프(kerf) 영역들에서 본 발명의 일 실시예의 집적 타겟들의 배치의 평면도이다.
본 발명의 바람직한 실시예를 기술함에 있어서 도 1-12가 참조될 것인데, 이들 도면들에서 유사한 참조 부호들은 본 발명의 유사한 특징들을 나타낸다.
본 발명은 집직회로들의 리소그래피 생성에서 웨이퍼 레벨 또는 층 오버레이 측정에서의 레티클 임계 치수(critical dimension, CD)와 레지스트레이션 측정을 조합하기 위한 타겟 및 방법을 제공한다. 본 발명은 웨이퍼 레벨 또는 층 오버레이 측정들의 정확한 상관 및 레티클 레지스트레이션 측정들을 고려할 뿐만 아니라, 쓰루-필드 오버레이 측정들(thru-field overlay measurements)을 할 수 있는 기능을 크게 향상시킬 수 있다. 또한 본 발명은 레티클에 의해 발생된 오버레이 컴포넌트들(reticle-induced overlay components)을 웨이퍼 노출에 의해 발생된 오버레이 에러들(wafer exposure-induced overlay errors)로부터 분리시키는 방법을 제공한다. 이중 노출 패터닝(double exposure patterning) - 이 이중 노출 패터닝에서는 마스크가 라인들의 제1 세트를 인쇄하고 그런 다음 라인들의 제2 세트를 프린트하기 위해 시프트함 - 은 종종 하나의 노출에서 요구된 피치를 인쇄하기에 충분한 해상도가 없기 때문에 종종 사용되므로, 이것은 특히 중요하다.
본 발명의 집적 타겟은 광학 구조들 및 칩-유사 구조들을 포함시킨다. 광학 구조들은 상대적으로 낮은 해상도이며, 광학 현미경에 의해 보일 수 있는 광학적으로 보일 수 있는 타겟 구조들이다. 칩-유사 구조들은 상대적으로 높은 해상도 구조들인데, 이 구조들은 웨이퍼 상에 형성된 칩들에서 기능 회로들에서 발견되는 회로 디바이스들 및 피쳐들(features)의 구성과 유사하지만, 그러한 칩 회로들의 일부분은 아니며, 상기 칩의 동작에 있어서는 비-기능적이다. 바람직하게는, 상기 광학 구조들은 오버레이(OL) 및 패턴 배치(pattern placement, PP) 측정들을 위해 본 발명에 사용된다. 바람직하게는, 상기 칩-유사 구조들은 주로 CD 측정을 위해 본 발명에 사용되지만, 이는 또한 오버레이 측정을 위해 한정된 정도로 사용될 수 있다.
본 발명은 커프 영역들에서 그리고 칩 영역들의 미사용 영역들에서와 같이, 그 마스크 상에 그 칩의 이용되지 않는 영역들에 집적 타겟을 배치한다. 서로 다른 마스크들 및 레벨들의 타겟 구조들은 공통 위치들에 스택된다. 상기 타겟 구조들은 패턴 배치 및 웨이퍼 오버레이 측정들을 상관시키기 위해, 그리고 마스크 CD 및 웨이퍼 CD 측정들을 상관시키기 위해, 임계 치수 및 오버레이 변화의 어떤 마스크 컴포넌트를 결정하기 위해 그리고 그것의 리소그래피 공정에 의해 발생된 편차들을 결정한다. 그 최종 목표는 서로 다른 공정 레벨들과 층들 사이의 웨이퍼 임계 치수 및 오버레이 변화를 최소화하는 것이다.
광학 타겟의 한 가지 유형은 미국 특허 747440 및 7473502에 개시된 꽃모양 타겟인데, 이는 본 명세서 내에 참조로 포함된다. 꽃모양 타겟 시스템은 공통 중심 둘레로 일정한 방사상의 거리에 복수의 서브-패턴들 또는 꽃잎들(petals)을 배치시킨다. 그리하여, 그 서브-패턴들이 타겟 패턴 중심 둘레로 대칭이 되도록 하고 바람직하게는 기하 형상의 코너들을 정의하고, 더 바람직하게는 정방형(square)이 되도록 한다. 또한 다른 기하 형상들이 사용될 수도 있는데, 그 형상들의 코너들에는 서브-패턴들이 위치한다. 상기 서브-패턴들은, 십자형(cross), 원형(circle), 정방형, 정방형 그리드 등과 같이, X-Y 축에 대해 대칭인 피쳐들 또는 피쳐들의 조합일 수 있다. 십자형은 상기 서브-패턴 옵션들 중에서 가장 간단하다. 각각의 서브-패턴 또는 꽃잎은 고유의 x-y 위치를 갖는다. 각각의 꽃잎 또는 서브-패턴의 대칭 중심은 광학 현미경에 의해 결정되지만, 더 높은 해상도의 주사 전자 현미경(scanning electron microscope, SEM) 및 원자력 현미경(atomic force microscopy, AFM)도 또한 사용될 수도 있다.
도 1에 도시된 바와 같이, 꽃모양 타겟 꽃잎들의 하나의 그룹(20)이 리소그래피 레벨(22) 상에 도시되어 있다. 타겟 패턴 그룹(20)은 피치 p의 규칙적인(regular) 직각 그리드 위에 중첩(superimpose)된 정방형을 형성한다. 서브-패턴 꽃잎들(24)은 타겟 중심(0,0) 둘레로 대칭적으로 위치한 십자 형상들을 포함하는데, 여기서는 상기 정방형의 코너들에서 보여진다. 상기 서브-패턴 꽃잎 십자형들을 구성하는 라인 세그먼트들의 길이는 치수 D로 나타내어져 있다. 상기 정방형의 중심으로부터 각각의 꽃잎의 x-y 위치는 p의 정수 배들(integer multiples)(N,M)이다. 상기 꽃잎들의 중심들은 상기 타겟 그룹의 중심으로부터 반경 r인 거리에 위치한다.
r = p√(N2+M2)
꽃잎들의 각각의 그룹은 서로 다른 리소그래피 레벨 또는 층에 대응한다. 상기 타겟 그룹들이 서로 다른 리소그래피 레벨들 또는 층들 - 이것들은 집적회로의 다른 부분들을 포함함 - 각각 상에 생성되므로, (N,M) 값들은 바람직하게는 정수들(n,m)에 의해 증가된다. 여기에 사용되는 바와 같이, 리소그래피 레벨(lithograpy level)이라는 용어는 웨이퍼의 수직 단면에서 보여지는 물리적 레벨을 나타낸다. 층(layer)이라는 용어는 리소그래피 공정 동안의 서로 다른 마스크 노출들을 나타낸다. 리소그래피 레벨은 만약 상기 레벨을 형성하기 위해 단 하나의 마스크 노출 레벨만이 필요하다면, 단 하나의 층만을 가질 수 있다. 한편, 각각의 리소그래피 레벨 상에 회로 이미지들을 생성하기 위해 하나 이상의 마스크 노출 또는 층을 필요로 하는 것이 일반적이다. 이러한 꽃모양 타겟 시스템에서, 각각의 레벨 또는 층은 (N,M)의 고유의 값들에 대응한다. 상기 꽃잎 그룹의 방사상 대칭은 각각의 레벨 또는 층에서 유지된다. 상기 꽃잎들의 반경들은 각각의 리소그래피 레벨 또는 층에 대해 동일하거나 서로 다를 수 있고, 각각의 층 상의 각각의 그룹의 꽃잎들의 중심들은 층 상의 그룹에 대해 고유의 반경을 정의한다. 증분들(increments)의 절대 값들의 합이 짝수라는 제약, 즉,
|n|+|m|=2i 하에서,
정수 i에 대해, 다층들 위의 서브-패턴들의 중첩은 빽빽한(close-packed) 대각선 어레이의 형태에서의 오버레이 타겟을 정의한다. 도 2에 도시된 바와 같이, 타겟 패턴 그룹들(20a, 20b, 20c, 20d, 20e 및 20f)는 각각 리소그래피 레벨들(1,2,3,4,5 및 6) 상에 형성된다. 레벨 1의 타겟 그룹은 레벨들 2-6 - 이것들은 위에서 기술한 바와 같이 정방형 패턴으로 형성됨 - 상의 그룹들의 오버레이된 어레이의 중심에서의 하나의 서브-패턴 꽃잎이다. 개별 타겟들(20a, 20b, 20c, 20d, 20e 및 20f)은 그것들 각각의 층들 상에 위치한다. 그래서, 만약 상기 층들이 완벽하게 정렬(align)된다면 그것들 모두는 동일한 중심 위치를 갖도록 할 것이다. 서로 다른 레벨들 상에 위치하는 것 대신에, 그 타겟들 중 일부는 동일 레벨 상에 리소그래피적으로 형성된 서로 다른 필드들에서의 서로 다른 마스크 패턴들 층들로부터 오버레이될 수 있다. 타겟 패턴 그룹들(20a, 20b, 20c, 20d, 및 20e) 각각은 위에서 기술된 방법으로 그 이전의 것으로부터 증가된다. 연속적인 리소그래피 레벨들 또는 층들이 서로 간의 위에 형성된 후, 상기 타겟 패턴 그룹들은 조합된 꽃모양 타겟 패턴 어레이(30)로 보여지는 바와 같이 서로 간에 오버레이된다. 십자형 치수 D<2p로 주어진다면, 상기 십자형 서브-패턴들은 그 어레이에서 오버랩되지 않는다.
도 1 및 2에서의 정방형 타겟 그룹들 각각은 90°대칭이다. 즉, 그것들은 90°회전하여도 변함이 없다. 이러한 90°대칭 대신에, 본 발명의 타겟의 광학 구조는 마이크로 꽃모양(microblossom) 타겟들로 알려진 180°대칭인 꽃모양 타겟 그룹들을 사용할 수 있다. 도 3에서 마이크로 꽃모양 타겟(30a)에 대해 도시된 바와 같이, 중앙의 십자형 꽃잎(24a)은 레벨 1 상에 있고 하나의 그룹인 반면, 꽃잎들(24b)은 레벨 2 상의 그룹이며 십자형 꽃잎들(24c)은 레벨 3 상의 그룹이다. 여기서, 꽃잎들(24b)의 그룹은 정방형의 반대편 코너들의 세트 상에 있는 반면, 꽃잎들(24c)의 그룹은 동일한 정방형의 반대편 코너들의 다른 세트 상에 있다. 이 경우, 꽃잎들(24b, 24c)의 반경들은 동일하고, 그 그룹들에 대해 레벨 2와 레벨 3 사이에서 증가할 필요가 없다. 꽃잎들(24b 및 24c)의 그룹들 각각은 180°대칭을 갖는다. 즉, 그것들은 180°회전하여도 변함이 없다. 이전에서와 같이, 서로 다른 레벨들 상에 위치하는 것 대신에, 마이크로 꽃모양 타겟에서의 꽃잎들(24a, 24b 및 24c)의 그룹들은 동일한 리소그래피 레벨 상에서의 하나 또는 그 이상의 마스크들에 의해 생성된 하나 또는 그 이상의 층들일 수 있다.
바람직한 레벨 또는 층 정렬 측정 방법은 각각의 꽃잎의 중심을 결정하는 단계, 그런 다음 각각의 레벨 또는 층에서 꽃잎들의 그룹의 중심을 결정하기 위해 그들 서브-패턴 중심들을 사용하는 단계, 그런 다음 상기 리소그래피 레벨들 또는 층들 상의 타겟들 사이의 정렬 에러를 결정하기 위해 그룹들 모두의 중심들 사이의 x 및 y 값들에서의 쌍별 차이(pair-wise difference)를 결정하는 단계로 구성된다. 꽃모양 타겟들 대신에, 상기 광학 타겟들은 더 많은 간단한 라인들 및 십자형들과 같은 다른 광학 형상들일 수 있다.
본 발명의 타겟에 사용되는 바람직한 칩-유사 구조들은 쉘로우 트렌치 분리 구조들(RX), 트랜지스터 게이트들(PC), 컨택들(CA) 및 금속 라인들(M1)과 같은 디바이스 구조들 또는 기능 회로를 닮은 것들이다. 도 4는 이들 칩-유사 구조들의 예들로서 바람직한 쉘로우 트렌치 분리 구조들(42) 및 게이트 구조들(44)을 보여준다. 이들 구조들(42, 44)은 일반적으로 임계 치수의 주어진 폭의 간격진 라인들을 포함한다. 도시된 예에서, A는 노미널(nominal) 라인폭(linewidth)(예, 80nm)의 측정을 보여주며, 라인들 사이의 노미널 간격폭(space width)(예, RX 쉘로우 트렌치 분리 구조들의 원형 영역들에서 90nm)의 측정을 보여주며, B는 노미널 라인폭(예, 52nm)의 측정을 보여주며, 노미널 간격폭(예, PC 트랜지스터 게이트 구조들의 원형 영역들에서 88nm)을 보여준다. 바람직한 칩-유사 컨택 구조들 및 금속 구조들은 유사한 구성 및 크기를 갖는다. 각각의 칩-유사 구조를 위해, 집적 타겟(integrated target)은 동일한 마스크 및 공정 층 상에 대응하는 광학 구조를 포함한다.
이들 칩 유사 구조들의 순서는 서로 다른 레벨들 상에서 순서화되는 정상적인(normal) 전공정(front end of line, FEOL) 리소그래피 공정을 반영한다. 상기 웨이퍼 상에 노출 및 생성되는 이들 구조들의 크기는 상기 마스크 및/또는 리소그래피 처리에 의한 CD 및 오버레이 에러들을 결정하기에 충분히 작아야 한다. 이들 피쳐들의 최소 라인폭 치수들은 바람직하게는 약 20 내지 200nm의 범위에 있다. 일반적으로 이 구조들은 광학 현미경에 의해 보여질 수 없고, 측정을 위해 SEM 또는 AFM과 같은 더 높은 해상 방법들을 필요로 한다. 상기 타겟에서 이들 칩-유사 구조들의 최대 밀도는 최소 피치에 의해 결정되는데, 상기 최소 피치는 최소 선폭 치수의 약 두 배이다. 이들 밀도는 본 발명의 집적 타겟 시스템의 바람직한 실시예에 있어서 중요하며, 여기서, 상기 칩-유사 구조들은 그 타겟의 중심 가까이에서는 최소 밀도이며 그 중심으로부터 멀리 떨어진 그 타겟의 에지들 가까이에서 최대 밀도를 갖는 일반적으로 증가하는 밀도 기울기(density gradient)를 갖는다.
도 5에는 바람직한 집적 타겟(60)이 도시되어 있는데, 이 타겟은 원하는 모든 레벨들 및 층들에 대해 개별 광학 구조와 칩-유사 구조를 조합한다. 바람직하게는, 상기 칩-유사 구조들은 상기 타겟의 반대편 대각선 코너들의 하나의 세트에서 사분면들(quadrants)에 있는 정방형 필드들(40)에 그리고 그 타겟의 중심에 위치하고, 상기 광학 구조들은 이들 사분면들과 필드들 간의 경계들에 뿐만 아니라 반대편 대각선 코너들의 다른 세트에서의 사분면들에서 정방형 필드들(50)에 위치한다. 상기 집적 타겟의 바람직한 치수는 10㎛이고, 바람직하게는, 2-10㎛ 범위의 정방형이며, 바람직하게는, 도시된 바와 같이 약 5.8㎛이다. 나머지 것들에서도 바람직한 치수들이 도시된다.
중앙 십자형(80)은 타겟(60)의 네 개의 사분면들 사이의 경계들을 따르는 수평 팔들(82a, 82c) 및 수직 팔들(82b, 82d)을 포함하는 광학 구조이다. 팔들(82a, 82b, 82c, 82d) 사이의 중앙 영역은 정방형 필드(40a) - 이는 저 밀도 칩-유사 구조들 또는 다른 타겟 구조들을 포함할 수 있음 - 를 위해 오픈 상태로 남겨져 있다. 광학 구조 필드들(50)은 위에서 기술된 꽃모양 타겟 또는 마이크로 꽃모양 타겟, 또는 십자형들(84)과 같은 다른 광학 구조들을 포함한다. 십자형들(84)은 필드들(50)의 바깥쪽 주변들(outer peripheries)에서 교차 라인들(84a, 84b, 84c, 84d)이 끝나는 단들을 갖도록 배향(orient)된다. 이하에서 더 상세히 기술되는 바와 같이, 광학 십자형들(80, 84) 자신들뿐만 아니라, 광학 십자형(80)의 엘리먼트들은 번갈아 생기는(alternate) 리소그래피 레벨들 상에 스택되어 두 개 이상의 레벨들 사이의 오버레이 계측(overlay metrology)을 가능하게 할 수 있다.
광근접보정(optical proximity correction, OPC) 기술들은 단지 칩-유사 구조들 상에만 사용된다. 바람직하게는, 중앙 십자형(80) 및 십자형들(84) 상의 근접 효과들(proximity effects)을 최소화하거나 그렇지 않으면 그 타겟에서 광학 구조들과의 간섭을 방지하기 위해, 필드들(40)에서 칩-유사 구조들의 밀도는 대각선 상에서 원주 쪽으로 증가한다.
그 타겟의 현미경 측정 동안 패턴 인식을 가능하게 하고 그 마스크 상에서 인접한 구조들로부터의 근접 효과들을 최소화하기 위해 타겟(60)의 주변 상에 버퍼 영역들(70)이 제공된다. 상기 버퍼 영역들은 원하는 정도의 폭을 가지며, 여기서는 약 0.4㎛로 도시되어 있으며, 그 내부에 어떠한 타겟 또는 다른 피쳐들도 갖지 않는다. 오버레이 측정 계측 상의 어떠한 근접 효과들도 무효화시키기 위해, 칩-유사 필드들(40) 및 광학 구조 필드들(50)의 반대편 사분면들의 위치는 대각선 및 방사상 대칭으로 제공된다.
도 6은 웨이퍼 레벨 오버레이 측정들로 사용되는 집적 타겟(60)의 광학 구조 부분들만을 보여준다. 이미지들을 투사하기 위해, 제1 마스크가 십자형(80)을 투사하기 위해 생성되는데, 상기 제1 마스크는 중심점(C)를 갖고서 X- 및 Y축을 따라 배향된 방사상으로 외측 연장 세그먼트들(outward extending segments)(82a, 82b, 82c 및 82d)로 구성된다. 제2 마스크는 대각선으로 반대편의 십자형들(84)을 투사하기 위해 생성되며, 그것의 외측 단들은 필드(50)의 주변들에서 끝나고 그것의 중심들 사이의 연결 라인이 상기 제1 마스크와 동일한 중심(C)을 통과하도록 설계된다. 이들 마스크들에서, 칩-유사 피쳐들(미도시)은 바람직하게는 다른 대각선 필드들(40) 상에 생성되고 선택적으로는 상기 십자 팔들 사이의 중심에 생성된다.
마스크 제조를 제어하기 위한 사용에 있어서, 상기 두 개의 마스크들의 시뮬레이션된 노출(simulated exposure)은 간섭측정 단계(interferometric stage)를 사용하는 시스템에 의해 계속적으로 수행된다. 그 방법은 도 7에 도시되는데, 여기서 십자형(80)의 노출은 레벨 1(또는 층 n) 마스크에 의해 시뮬레이션된다. 이와 동시에, 필드들(40)에서의 RX 칩-유사 구조들(미도시)은 또한 상기 시뮬레이션에서 노출된다. 그런 다음, 레벨 2(층 n+1)는 대각선으로 반대편 필드들(50)에서 십자형들(84)의 쌍과, 이와 동시에, 필드들(40)에서 PC 칩-유사 구조들(미도시)의 노출(112)을 시뮬레이션한다. 그런 다음, 상기 패턴 배치는 하나의 마스크의 패턴을 다른 마스크의 패턴으로부터 빼는(substract) 데이터 분석(106)에 의해 레벨 1 마스크(104) 및 레벨 2 마스크(114)에 대해 측정된다. 레벨 2 마스크가 십자형(80)의 동일 중심(C)을 통과하는 십자형들(84)의 중심들 사이의 연결 라인(86)을 갖도록 설계되었기 때문에, 만약 이러한 것이 존재하지 않는다면 어떤 패턴 배치 에러가 나타날 것이다. 도 6에 도시된 예에서, 필드들의 주변들(50)과 접촉되지 않도록 하기 위해 십자형 단들(84a, 84c)의 오른쪽으로의 시프트에 의해 중앙라인 커넥터(86)가 중심(C)을 통과하지 않고 있기 때문에, X-방향으로의 오버레이 시프트가 보여진다. 시프트의 정도는 필드 주변들로부터 십자형 단들의 시프트의 정도, 또는 중심점(C)으로부터의 라인(86)의 횡단 거리 중 어느 하나, 또는 둘 모두에 의해 결정될 수 있다. 이와 동시에, CD 및 패턴 배치는 두 개의 마스크들 상의 그리고 두 개의 마스크들 사이의 칩-유사 구조들의 측정에 의해, 또는 그렇지 않으면 전통적인 방법들에 의해 결정될 수 있다. 그런 다음, 마스크들(108, 116)을 받아들이기(accept) 위한 결정이 이뤄지고, 그런 다음, 패턴 배치에서의 어떤 에러들 및 CD는 그것들이 생성(production) 단계에 위치하기 전에 그 마스크들 중 하나 또는 둘 모두 상에서 보정될 수 있다.
웨이퍼 제조를 제어하기 위한 사용에 있어서, 필드들(40)에서의 십자형(80) 및 RX 칩-유사 구조들(미도시)은 레벨 1 마스크에 의해 노출되고(도 7의 110) 포토레지스트층 상에 인쇄되며, 그런 다음, 웨이퍼의 레벨 1 상에서 식각된다. 그 다음 레벨에 있어서, 레벨 2 마스크는 필드들(40)에서 PC 칩-유사 구조들(미도시)을 따라 대각선으로 반대편 필드들(50)에서 십자형들(84)의 쌍을 노출시키고, 그 이미지들은 상기 웨이퍼의 레벨 2를 위한 포토레지스트층으로 인쇄된다. 레벨 1 및 레벨 2 광학 구조들 사이의 오버레이 및 칩-유사 구조들을 결정하기 위해, 위에서 기술된 것과 동일한 기술들이 사용된다. 또한 CD는 각각의 리소그래피 인쇄 및 식각 후 상기 칩-유사 구조들 상에서 측정될 수 있다. 웨이퍼 오버레이 분석(도 7의 118)은 레벨들 1 및 2 사이의 타겟들의 배치를 이전에 획득된 마스크 레지스트레이션 데이터(registration data)에 대해 비교한다. 그런 다음, 오버레이 및 CD에서의 어떤 에러들은, 인쇄 후 그리고 식각 후, 그 다음 레벨 또는 층이 생성되기 전에, 각각의 웨이퍼 레벨 상에서 보정될 수 있다.
계속되는 마스크들 및 웨이퍼 레벨들 또는 층들에서의 광학 구조들을 위해, 도 8에 추가 타겟 구성들이 도시되어 있다. 그 다음의 리소그래피 레벨 3을 위한 타겟은 오리지널 십자형(80)에 대응하는 광학 구조를 포함하지만, 팔들(82a, 82b, 82c, 및 82d) 각각의 위치의 어느 한 쪽 상에 인접하고 이에 평행인 팔들(83a, 83b, 83c 및 83d)의 쌍들을 갖는다. 십자형 팔들(83a-d)의 중심은 십자형들(80)의 중심과 일치한다. CA 칩-유사 구조들(미도시)은 레벨 3을 위한 타겟을 위해 필드(40)에 위치할 수 있다. 레벨 4를 위한 타겟에서, 십자형 팔들(85)은 십자형들(84)의 팔들의 위치 중 어느 한 쪽에 평행하거나 어느 한쪽 상에 인접하게 위치하고, M1 칩-유사 구조들(미도시)은 필드(40)에 위치할 수 있다. 마스크들은 레벨 3 및 4 타겟들을 위해 선택적 및 칩-유사 구조들로 생성된다. 레벨들 2 및 3을 위한 마스크들에 대해 CD 및 패턴 배치 에러들의 측정, 그런 다음 레벨 3 및 4에 대한 측정은 도 7에 도시되어 있고, 위에서 기술된 바와 같다. 상기 마스크들이 보정되거나 그렇지 않고 받아들여진 후, 상기 웨이퍼 층들이 노출되고, 인쇄되며 식각되고, 상기 CD 및 오버레이 에러들은 도 7에 도시되고 위에서 기술된 바와 같이, 웨이퍼 레벨들(2 및 3)에 대해, 그런 다음, 웨이퍼 레벨들 3 및 4에 대해 측정된다.
위에 나타낸 바와 같이, 도 8에 도시된 비교적 큰 스택 십자형 구조들(82a-d, 83a-d, 84 및 85) 대신에, 도 2 및 3의 분리된 꽃모양 및 마이크로 꽃모양 타겟들 각각이 본 발명의 집적 타겟에서 광학적 구조들을 위해 사용될 수 있다. 일반적으로 분리된 꽃모양 타겟들은 그 타겟 상에 더 많은 영역을 필요로 하지만, 그 조합된 타겟 상에 더 많은 처리층들(processing layers)을 보여주기 위해 사용될 수 있다. 상기 스택된 십자형 구조들은 일반적으로 더 적은 타겟 영역을 필요로 하지만, 더 적은 처리층들을 보여줄 수 있다.
도 9는 각기 레벨 1 및 2를 위한 칩-유사 구조들 RX 및 PC의 오버레이를 도시한다. 칩-유사 구조 RX(도 4에 개별적으로 도시됨)는 광학 십자형 팔들(도 8의 82a-d)과 동일한 마스크 및 층 상에 있고 이에 대응하며, 칩-유사 구조 PC(44)(도 4에 개별적으로 도시됨)는 광학 십자형(도 8의 84)과 동일한 마스크 및 층 상에 있고 이에 대응한다. 도시된 오버레이는 도 8에 도시된 타겟의 아래의 오른쪽 사분면(lower right quadrant)의 필드(40)에 제공되고, 비슷하지만 반대편 오버레이는 그 타겟의 위의 좌측 사분면(upper left quadrant)의 필드(40)에 제공될 것이다. 이와 유사하게, 각각의 필드(40)에서 칩-유사 구조(CA)가 광학 십자형 팔들(83a-d)(도 8)과 동일한 마스크 및 층 상에 그리고 이에 대응하게 제공되고, 칩-유사 구조(M1)는 광학 십자형 팔들(도 8의 85)과 동일한 마스크 및 층 상에 그리고 이에 대응하게 제공된다.
도 10은 본 발명에 따른 반도체 제조 공정의 다수의 마스킹층들 사이의 마스크-대-웨이퍼 상관(mask-to-wafer correlaton)을 결정하기 위한 바람직한 방법(200)을 도시한다. 상기 방법은 처음에는 상기 반도체 제조 공정에서 서로 다른 레벨들을 위해 사용될 마스크들을 제조한다(202). 일 예로서 두 개의 마스크들(N 및 M)을 사용하는데, 마스크 N(204)은 임계 치수 CDN 및 패턴 배치 PPN를 갖는 한편, 마스크 M(206)은 임계 치수 CDM 및 패턴 배치 PPM을 갖는다. 그런 다음, 패턴 배치 에러들은 상기 광학 구조들의 간섭 측정(interferometric measurement)에 의해 비교된다(208). 또한 임계 치수, MaskCDN 및 MaskCDM에 대한 측정이 칩-유사 구조들에 대해 이뤄진다. 그런 다음, 상기 두 개의 마스크 레벨들은 노출되고, 현상(develop)되고 인쇄되며, 본 발명의 기능 칩 구조들의 패턴들 및 집적 타겟은 반도체 웨이퍼 표면 상에 리소그래피적으로 생성된다. 상기 리소그래피 처리는 식각, 금속 및 반도체 증착, 화학적 기계적 평탄화(chemical mechanical planarization, CMP) 및 열 처리, 그리고 리소그래피 반도체 처리에 사용된 다른 전통적인 공정들을 포함할 수 있다. 상기 층들의 리소그래피 생성 이후, 상기 방법은, 상기 광학 구조들로부터 층들 M 및 N WaferOLMN 사이의 칩-유사 구조들 및 웨이퍼 오버레이 에러로부터, 층 M의 웨이퍼 임계 치수(WaferCDM) 및 층 N의 웨이퍼 임계 치수(WaferCDN)을 측정 및 결정한다(212).
리소그래피적으로 발생된 에러들(lithographically induced errors)은 ΔCDN를 구하기 위해 WaferCDN 및 MaskCDN의 차이, ΔCDM에 이르고자 WaferCDM 및 MaskCDM의 차이를 취하고, ΔOLMN를 구하기 위해 WaferOLMN 및 MaskOLMN의 차이를 취함에 의해 결정된다(214). 이들 리소그래피적으로 발생된 편차들은 증착될 그 다음 층들을 위한 리소그래피 공정들(218)을 결정 및 보정하기 위해 피드백으로 사용된다. 그런 다음, 마스크에 의해 발생된 에러들(mask induced errors)은 MaskCDM에 대한 WaferCDM, MaskCDN에 대한 WaferCDN 그리고 MaskOLMN에 대한 WaferOLMN의 편차를 상관시키는 것과 같이, 웨이퍼와 마스크 간의 임계 치수 및 오버레이 에러들을 비교함에 의해 결정된다(216).
광학 구조들에 있어서, 상기 마스크에 의해 생성된 개별 층들에 관한 측정들은 리소그래피 처리에서의 어떤 포인트에서 행해질 수 있다. 그러나, 오버레이 측정들에 사용되는 칩-유사 구조들에 있어서는, 일반적으로 측정들은 리소그래피 처리에서의 어떤 포인트에서도 행해지지 않을 수 있다. 왜냐하면, 그것들은 SEM 또는 AFM과 같은 고 해상 계측 툴을 사용하여 측정되어야만 할 것인데, 이것들은 단지 후-식각 공정 단계(post-etch processing steps)에서만 채용될 수 있다. 이들 고 해상 툴들은 광학 툴들이 볼 수 있는 증착 레벨들을 통과해서 볼 수 없고, 따라서 덜 유용하다. 왜냐하면 식각 후에는 기판 레벨을 보정하기에 너무 늦기 때문이다. 한편, 또한 이들 고 해상 툴들은 마스크 제조 보정들을 제공하기 위해 실제 제조된 칩-유사 구조의 SEM 또는 AFM 측정에 대해 상기 광학 측정을 상관시킨다(226).
또한, 리소그래피에 의해 발생된 편차들을 평가함에 있어서(214), 웨이퍼 임계 치수들 및 오버레이의 편차는 오리지널 회로 설계와 비교될 수 있다. 마스크 자체에 채용된 여러 가지 기술들(예, OPC, 지원 피쳐들 등)로 인해, 마스크 패턴들은 웨이퍼 상에 노출되고 생성된 이미지와 유사한 것으로 보이지 않을 수 있다. 상기 마스크는 웨이퍼 상에 실제로 인쇄되는 것으로부터 점점 더 구별되므로, 이들 리소그래피에 의해 발생된 편차들은 단지 그 마스크를 보정하기 위해서라기보다는 오리지널 설계 자체(224)를 보정하기 위해 사용될 수 있다.
리소그래피 공정에서 레벨들에 대한 층들의 관계는 도 11에 도시되어 있다. 각각의 레벨 1, 2, 3, 4는 수직 단면에 보여진 웨이퍼의 일부분의 구별되는 물리적 두께를 나타낸다. 각각의 레벨을 생성하기 위해, 하나 또는 그 이상의 공정 또는 패턴층들이 요구될 수 있는데, 그 각각은 상기 층 설계를 노출시키기 위해 개별 마스크를 사용한다. 도 11에 도시된 바와 같이, 두 개의 개별 마스크들을 사용하는 두 개의 패터닝층들은 각각의 레벨을 생성하기 위해 사용된다. 레벨 1(예, STI 레벨)을 생성하기 위해, 먼저 마스크 1은 구조 RX1을 생성하기 위해 층 1을 노출시킨다. 필요한 리소그래피 처리 후, 마스크 2는 구조 RX2를 생성하기 위해 층 2를 노출시킨다. 그렇게 함에 있어서, 본 발명의 타겟 및 방법은 층 1의 타겟에 대한 층 2의 타겟의 오버레이 에러를 결정하기 위해 사용될 수 있다. 리소그래피 처리가 원하는 레벨 1을 생성한 후, 레벨 2(예, 게이트 레벨)를 위한 처리는 구조 PC1을 생성하기 위해 서로 다른 마스크 1에 의해 층 1의 노출 및 처리에 의해 시작한다. 광학 현미경 - 이는 서로 다른 레벨들 및 층들을 통과해서 볼 수 있음 - 을 사용하는 경우, 층 2 상의 레벨 1의 타겟들의 오버레이는 레벨 1 상의 층 2의 타겟들, 또는 레벨 1 상의 층 1의 타겟들과 비교될 수 있고, 또는 레벨 1 상의 층 1과 층2 둘 다의 타겟들과 비교될 수 있다. 서로 다른 마스크 2를 사용하여 레벨 2 상의 층 2를 노출 및 처리하는 경우, 오버레이 비교를 위한 선택들이 증가한다. 왜냐하면, 이 새로운 층의 타겟들이 이전의 층들 및 레벨들 중 어느 것의 타겟들과 비교될 수 있기 때문이다. 비록 이들 오버레이 비교를 모두 수행하는 것이 필수적인 것은 아니지만, 본 발명은 이러한 비교들을 용이하게 한다.
도 12는 웨이퍼가 완료될 때 칩들이 결국 분리되는 스크라이브 라인들(scribe lines)에 대응하는 커프 영역들(94)에 의해 분리된 칩 영역들(90)을 갖는 멀티 칩 마스크의 노출 필드를 보여준다. 상기 마스크의 칩 영역들은 웨이퍼 기판 레벨 상에 노출될 특정 층을 위한 기능 회로들 및 디바이스들(미도시)을 위한 설계들을 포함한다. 본 발명의 집적 타겟들(60)은 상기 커프 영역들 내뿐만 아니라, 이들 기능 칩 구조들 내의 미사용 영역들에 산재되어 있다. 타겟의 크기가 작기 때문에(바람직하게는 10㎛ 정방형보다 크지 않음), 본 발명은 집적 타겟을 사용하여 수행될 수 있는 것보다 이들 측정들 모두에 대한 더 높은 샘플링 밀도를 허용한다.
따라서, 본 발명은 임계 치수 및 오버레이의 마스크-대-웨이퍼 변화들을 상관시키고 또한 임계 치수 및 오버레이 변화의 마스크 및 웨이퍼 컴포넌트들을 구별할 수 있는 칩 레벨 내의 오버레이 에러의 결정을 위한 개선된 타겟 및 방법을 제공한다. 나아가, 본 발명은 웨이퍼 상의 임계 치수 및 오버레이 변화를 최소화한다는 목표를 달성하기 위해 동일한 물리적 위치에서 마스크 및 웨이퍼 레지스터레이션, 임계 치수를 측정할 수 있을 정도로 그 크기가 충분히 작은 개선된 타겟을 제공한다.
비록 본 발명은 특정의 바람직한 실시예들과 연관지어 구체적으로 기술되어 있으나, 앞에서의 설명을 고려할 때 당해 기술 분야에서 숙련된 자들에게는 더 많은 대체, 변형 및 변경 예들이 있을 수 있다는 것은 자명하다. 그러므로, 첨부되는 청구항들은 본 발명의 범위 내에 들어오는 이러한 대체, 변형 및 변경 예들을 모두 포함하는 것으로 고려되어야 할 것이다.

Claims (25)

  1. 반도체 제조 공정의 다수의 마스킹 레벨들 사이의 마스크-대-웨이퍼 상관(mask-to-wafer correlation)을 위한 방법에 있어서,
    컴팩트 타겟들(compact targets)을 생성하는 단계 - 상기 컴팩트 타겟들은 둘 또는 그 이상의 패터닝층들(patterning layers) 상의 공통 위치들(common locations)의 세트에서 패턴 배치(pattern placement), 임계 치수(critical dimension) 및 오버레이(overlay) 측정을 위한 구조 패턴들(structure patterns)을 포함함 -;
    기능 회로 구조 패턴들 및 기능 회로 구조 패턴들 사이의 위치들에서의 컴팩트 타겟들을 포함하는 적어도 두 개의 마스크들을 생성하는 단계;
    상기 마스크들 상에서 상기 타겟들을 측정하는 단계;
    상기 마스크들 사이의 오버레이 변화(overlay variation)를 결정하는 단계;
    상기 마스크들 중 하나로, 웨이퍼 상의 제1 리소그래피 처리층(lithographic processing layer)을 노출 및 생성하는 단계;
    상기 마스크들 중 또 다른 하나로, 상기 제1 리소그래피 처리층 위에, 상기 웨이퍼 상의 제2 리소그래피 처리층을 노출 및 생성하는 단계;
    상기 층들 중 하나 또는 그 이상에서 상기 웨이퍼 상의 상기 타겟들을 측정하는 단계; 및
    웨이퍼 임계 치수 및 오버레이 변화를 최소화하도록 마스크 및 웨이퍼 제조 공정들을 제어하기 위해 상기 마스크와 웨이퍼 측정들을 상관(correlate)시키고 상기 상관된 마스크 및 웨이퍼 측정들을 사용하는 단계를 포함하는,
    방법.
  2. 삭제
  3. 청구항 1에 있어서, 상기 컴팩트 타겟들은 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 의해 해상가능한 광학 타겟 구조들의 제1 세트 및 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 해상가능하지는 않지만 SEM 또는 AFM 현미경에 의해 해상가능한 칩-유사 타겟 구조들(chip-like target structures)의 제2 세트를 포함하는,
    방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 청구항 1에 있어서, 상기 타겟 서브-패턴들은 상기 마스크들 및 웨이퍼 상의 패턴 특정 임계 치수 측정들, 상기 마스크들 상의 패턴 배치 측정들 및 상기 웨이퍼 상의 둘 또는 그 이상의 층들 사이의 오버레이 측정을 가능하게 하는,
    방법.
  12. 청구항 1에 있어서, 상기 타겟들은 제조되는 칩의 이용되지 않는 영역들 내에 배치될 수 있도록 충분히 작은,
    방법.
  13. 삭제
  14. 반도체 제조 공정의 다수의 마스킹 레벨들 사이의 마스크-대-웨이퍼 상관(mask-to-wafer correlation)을 위한 구조 패턴들(structure patterns)을 갖는 마스크에 있어서,
    웨이퍼 상에 만들어질 칩들에 대응하는 영역들에서 상기 마스크 상의 기능 회로 구조 패턴들; 및
    기능 회로 구조 패턴들 사이의 위치들에서 상기 마스크 상의 타겟들 - 상기 타겟은, 상기 웨이퍼 상의 적어도 하나의 패터닝층 상의 공통 위치들의 세트에서 패턴 배치(pattern placement), 임계 치수(critical dimension) 및 오버레이(overlay) 측정을 위한 구조 패턴을 포함하고, 상기 타겟의 구조들은 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 의해 해상가능한 광학 타겟 구조들의 제1 세트, 및 상기 웨이퍼 상에 노출 및 생성될 때 광학 현미경에 의해 해상가능하지 않지만 SEM 또는 AFM 현미경에 의해 해상가능한 칩-유사 타겟 구조들(chip-like target structures)의 제2 세트를 포함하는,
    마스크.
  15. 청구항 14에 있어서, 상기 광학 구조들은 상기 타겟의 반대편들(opposite sides) 상에 위치하고, 상기 칩-유사 구조들은 상기 광학 구조들 사이에서 상기 타겟의 반대편들 상에 위치하는,
    마스크.
  16. 삭제
  17. 삭제
  18. 청구항 14에 있어서, 광학 타겟 구조들의 상기 제1 세트는 직교 그리드의 원점에서 중심을 가지며 180°대칭인 서브-패턴들을 갖는 타겟 패턴을 포함하는,
    마스크.
  19. 삭제
  20. 청구항 14에 있어서, 칩-유사 타겟 구조들의 상기 제2 세트는 상기 기능 회로 구조들 내에 비-기능 구조들(non-functional structures)을 포함하되, 상기 칩-유사 타겟 구조들은 쉘로우 트렌치 분리 구조들, 게이트 구조들, 컨택 구조들 및 금속 라인 구조들로 구성되는 그룹으로부터 선택되는,
    마스크.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 청구항 14에 있어서, 광학 타겟 구조들의 상기 제1 세트는 오버레이를 측정하기 위해 사용되고, 칩-유사 타겟 구조들의 상기 제2 세트는 임계 치수를 측정하기 위해 사용되는,
    마스크.
  25. 삭제
KR1020117019705A 2009-01-27 2009-12-16 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 KR101555084B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/360,132 2009-01-27
US12/360,132 US9097989B2 (en) 2009-01-27 2009-01-27 Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control

Publications (2)

Publication Number Publication Date
KR20110120909A KR20110120909A (ko) 2011-11-04
KR101555084B1 true KR101555084B1 (ko) 2015-09-22

Family

ID=42163819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117019705A KR101555084B1 (ko) 2009-01-27 2009-12-16 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정

Country Status (5)

Country Link
US (1) US9097989B2 (ko)
JP (1) JP5466715B2 (ko)
KR (1) KR101555084B1 (ko)
TW (1) TWI520172B (ko)
WO (1) WO2010086068A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474401B2 (en) * 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US10073354B2 (en) * 2014-10-29 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Exposure method of wafer substrate, manufacturing method of semiconductor device, and exposure tool
US10304178B2 (en) * 2015-09-18 2019-05-28 Taiwan Semiconductor Manfacturing Company, Ltd. Method and system for diagnosing a semiconductor wafer
EP3171396A1 (en) 2015-11-18 2017-05-24 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method of determining an overlay error, manufacturing method and system for manufacturing of a multilayer semiconductor device, and semiconductor device manufactured thereby
US10691028B2 (en) 2016-02-02 2020-06-23 Kla-Tencor Corporation Overlay variance stabilization methods and systems
US9754895B1 (en) 2016-03-07 2017-09-05 Micron Technology, Inc. Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses
CN105629659B (zh) * 2016-03-16 2023-08-18 北京航空航天大学 适于多次套刻的多时序光刻图案的掩膜板组及制作方法
KR102271283B1 (ko) * 2017-01-31 2021-07-02 에이에스엠엘 네델란즈 비.브이. 패턴 위치설정 정확도 증가 방법 및 시스템
US11107680B2 (en) 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mask assembly and method for fabricating a chip package
CN111324004A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 掩模及套刻误差测量方法
US10733354B2 (en) * 2018-12-19 2020-08-04 Globalfoundries Inc. System and method employing three-dimensional (3D) emulation of in-kerf optical macros
FR3128779B1 (fr) * 2021-11-02 2024-03-01 Commissariat Energie Atomique Structure de metrologie
CN115616867B (zh) * 2021-12-03 2024-01-12 和舰芯片制造(苏州)股份有限公司 一种光罩上对最小线宽制程监控的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286747A (ja) 2005-03-31 2006-10-19 Sony Corp 位置合わせ方法、その装置、プロセス制御装置およびプログラム

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166219A (en) 1978-05-19 1979-08-28 Bell Telephone Laboratories, Incorporated Detection of ground state hydrogen and deuterium
US4290384A (en) 1979-10-18 1981-09-22 The Perkin-Elmer Corporation Coating apparatus
US4538105A (en) 1981-12-07 1985-08-27 The Perkin-Elmer Corporation Overlay test wafer
US4437760A (en) 1981-12-07 1984-03-20 The Perkin-Elmer Corp. Reusable electrical overlay measurement circuit and process
US4568189A (en) 1983-09-26 1986-02-04 The United States Of America As Represented By The Secretary Of The Navy Apparatus and method for aligning a mask and wafer in the fabrication of integrated circuits
JPS61168227A (ja) 1985-01-21 1986-07-29 Mitsubishi Electric Corp 微細パタ−ン露光用基板及び微細パタ−ン露光装置
JPS61170032A (ja) 1985-01-23 1986-07-31 Sumitomo Electric Ind Ltd 集積回路のマスク位置合せ用アライメントマ−ク
US4898911A (en) 1986-11-20 1990-02-06 Kanegafuchi Kagaku Kogyo Kabushiki Resin composition
US4890239A (en) 1987-10-20 1989-12-26 Shipley Company, Inc. Lithographic process analysis and control system
JPH02260441A (ja) 1989-03-30 1990-10-23 Sumitomo Metal Ind Ltd 半導体素子
US5343292A (en) 1990-10-19 1994-08-30 University Of New Mexico Method and apparatus for alignment of submicron lithographic features
DE69231715D1 (de) 1991-03-04 2001-04-12 At & T Corp Herstellungsverfahren von integrierten Halbleiterschaltungen unter Anwendung von latenten Bildern
US5300786A (en) 1992-10-28 1994-04-05 International Business Machines Corporation Optical focus phase shift test pattern, monitoring system and process
US5545593A (en) 1993-09-30 1996-08-13 Texas Instruments Incorporated Method of aligning layers in an integrated circuit device
US5677091A (en) 1994-11-01 1997-10-14 International Business Machines Corporation Lithographic print bias/overlay target and applied metrology
KR100197191B1 (ko) 1994-11-14 1999-06-15 모리시다 요이치 레지스트 패턴 형성방법
US5790254A (en) 1994-12-20 1998-08-04 International Business Machines Corporation Monitoring of minimum features on a substrate
US5629772A (en) 1994-12-20 1997-05-13 International Business Machines Corporation Monitoring of minimum features on a substrate
US5712707A (en) 1995-11-20 1998-01-27 International Business Machines Corporation Edge overlay measurement target for sub-0.5 micron ground rules
US5757507A (en) 1995-11-20 1998-05-26 International Business Machines Corporation Method of measuring bias and edge overlay error for sub-0.5 micron ground rules
KR970067585A (ko) 1996-03-25 1997-10-13 오노 시게오 결상특성의 측정방법 및 투영노광방법
US5805290A (en) 1996-05-02 1998-09-08 International Business Machines Corporation Method of optical metrology of unresolved pattern arrays
JP2988393B2 (ja) 1996-08-29 1999-12-13 日本電気株式会社 露光方法
KR100367500B1 (ko) 1996-10-02 2003-08-14 주식회사 하이닉스반도체 노광 장비의 최적 포커스 확인 방법
KR19980030438A (ko) 1996-10-29 1998-07-25 김영환 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
JPH10213895A (ja) 1997-01-30 1998-08-11 Sony Corp レチクルの合わせ測定用マーク
US5949547A (en) 1997-02-20 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. System for in-line monitoring of photo processing in VLSI fabrication
US6061119A (en) 1997-04-14 2000-05-09 Nikon Corporation Method of measuring image-forming error of projection optical system, method of manufacturing exposure apparatus, and method of manufacturing semiconductor device
US5976740A (en) 1997-08-28 1999-11-02 International Business Machines Corporation Process for controlling exposure dose or focus parameters using tone reversing pattern
US5965309A (en) 1997-08-28 1999-10-12 International Business Machines Corporation Focus or exposure dose parameter control system using tone reversing patterns
US5953128A (en) 1997-08-28 1999-09-14 International Business Machines Corporation Optically measurable serpentine edge tone reversed targets
US5914784A (en) 1997-09-30 1999-06-22 International Business Machines Corporation Measurement method for linewidth metrology
US5877861A (en) 1997-11-14 1999-03-02 International Business Machines Corporation Method for overlay control system
US6137578A (en) 1998-07-28 2000-10-24 International Business Machines Corporation Segmented bar-in-bar target
US6128089A (en) 1998-07-28 2000-10-03 International Business Machines Corporation Combined segmented and nonsegmented bar-in-bar targets
US6061606A (en) 1998-08-25 2000-05-09 International Business Machines Corporation Geometric phase analysis for mask alignment
US6020966A (en) 1998-09-23 2000-02-01 International Business Machines Corporation Enhanced optical detection of minimum features using depolarization
US6460265B2 (en) 1998-11-12 2002-10-08 International Business Machines Corporation Double-sided wafer exposure method and device
US6003223A (en) 1998-11-19 1999-12-21 Headway Technologies, Inc. Common alignment target image field stitching method for step and repeat alignment in photoresist
US6042976A (en) 1999-02-05 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of calibrating WEE exposure tool
US6346979B1 (en) 1999-03-17 2002-02-12 International Business Machines Corporation Process and apparatus to adjust exposure dose in lithography systems
US6183919B1 (en) 1999-06-11 2001-02-06 International Business Machines Corporation Darkfield imaging for enhancing optical detection of edges and minimum features
US6335151B1 (en) 1999-06-18 2002-01-01 International Business Machines Corporation Micro-surface fabrication process
US6612159B1 (en) 1999-08-26 2003-09-02 Schlumberger Technologies, Inc. Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers
JP4112759B2 (ja) 1999-09-24 2008-07-02 株式会社東芝 パターン測定方法
JP4860023B2 (ja) 2000-01-26 2012-01-25 ルネサスエレクトロニクス株式会社 フォトマスク
US6350548B1 (en) 2000-03-15 2002-02-26 International Business Machines Corporation Nested overlay measurement target
US6429667B1 (en) 2000-06-19 2002-08-06 International Business Machines Corporation Electrically testable process window monitor for lithographic processing
EP1314198B1 (en) 2000-08-30 2017-03-08 KLA-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6766211B1 (en) 2000-10-03 2004-07-20 International Business Machines Corporation Structure and method for amplifying target overlay errors using the synthesized beat signal between interleaved arrays of differing periodicity
US6879400B2 (en) 2000-12-11 2005-04-12 International Business Machines Corporation Single tone process window metrology target and method for lithographic processing
US6803995B2 (en) 2001-01-17 2004-10-12 International Business Machines Corporation Focus control system
JP4046961B2 (ja) 2001-09-03 2008-02-13 キヤノン株式会社 位置検出方法、位置検出装置、露光装置及び露光方法
US6975398B2 (en) 2001-10-15 2005-12-13 International Business Machines Corporation Method for determining semiconductor overlay on groundrule devices
US6638671B2 (en) 2001-10-15 2003-10-28 International Business Machines Corporation Combined layer-to-layer and within-layer overlay control system
US6557163B1 (en) 2001-11-30 2003-04-29 International Business Machines Corporation Method of photolithographic critical dimension control by using reticle measurements in a control algorithm
US6842237B2 (en) 2001-12-28 2005-01-11 International Business Machines Corporation Phase shifted test pattern for monitoring focus and aberrations in optical projection systems
US6766507B2 (en) 2002-04-12 2004-07-20 International Business Machines Corporation Mask/wafer control structure and algorithm for placement
US6869739B1 (en) 2003-01-28 2005-03-22 International Business Machines Corporation Integrated lithographic print and detection model for optical CD
US6937337B2 (en) 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
JP4525067B2 (ja) 2003-12-12 2010-08-18 株式会社ニコン 位置ずれ検出用マーク
US7042551B2 (en) 2004-02-03 2006-05-09 International Business Machines Corporation Method of patterning process metrology based on the intrinsic focus offset
US7474401B2 (en) 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
US7408642B1 (en) 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay
US7473502B1 (en) 2007-08-03 2009-01-06 International Business Machines Corporation Imaging tool calibration artifact and method
US7829168B2 (en) * 2007-11-21 2010-11-09 Promos Technologies Pte. Ltd. Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286747A (ja) 2005-03-31 2006-10-19 Sony Corp 位置合わせ方法、その装置、プロセス制御装置およびプログラム

Also Published As

Publication number Publication date
JP2012516043A (ja) 2012-07-12
WO2010086068A3 (en) 2010-09-23
TW201034052A (en) 2010-09-16
WO2010086068A2 (en) 2010-08-05
JP5466715B2 (ja) 2014-04-09
US9097989B2 (en) 2015-08-04
TWI520172B (zh) 2016-02-01
KR20110120909A (ko) 2011-11-04
US20100190096A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
KR101555084B1 (ko) 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정
US8107079B2 (en) Multi layer alignment and overlay target and measurement method
US7244533B2 (en) Method of the adjustable matching map system in lithography
US7666559B2 (en) Structure and method for determining an overlay accuracy
US7473502B1 (en) Imaging tool calibration artifact and method
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US8717539B2 (en) Calibration of optical line shortening measurements
US7455939B2 (en) Method of improving grating test pattern for lithography monitoring and controlling
CN111656281A (zh) 自参考和自校准干涉图案叠加测量
US6948149B2 (en) Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer
JP2004063905A (ja) ディストーション計測方法と露光装置
CN112882346B (zh) 套刻补偿的方法及其***
JP5136745B2 (ja) 多重露光技術におけるマスク製造誤差検証方法
Ausschnitt et al. Multilayer overlay metrology
US9857678B1 (en) Methods of controlling distortion of exposure processes
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
KR20070098029A (ko) 반도체 집적 회로 장치
KR20080096297A (ko) 반도체 소자의 오버레이 마크
KR20020052464A (ko) 반도체소자의 중첩정밀도 측정마크
JP2014229644A (ja) 露光方法、露光装置、それらを用いたデバイスの製造方法
KR20090067922A (ko) 얼라인먼트 키용 노광 마스크 및 얼라인먼트 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee