JPH10213895A - レチクルの合わせ測定用マーク - Google Patents

レチクルの合わせ測定用マーク

Info

Publication number
JPH10213895A
JPH10213895A JP1607597A JP1607597A JPH10213895A JP H10213895 A JPH10213895 A JP H10213895A JP 1607597 A JP1607597 A JP 1607597A JP 1607597 A JP1607597 A JP 1607597A JP H10213895 A JPH10213895 A JP H10213895A
Authority
JP
Japan
Prior art keywords
reticle
mark
pattern
alignment
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1607597A
Other languages
English (en)
Inventor
Atsushi Someya
篤志 染矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1607597A priority Critical patent/JPH10213895A/ja
Publication of JPH10213895A publication Critical patent/JPH10213895A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 レチクルの位置合わせ精度を向上できるよう
な合わせ精度測定用マークを備えたレチクルを提供す
る。 【解決手段】 本レチクル30は、フォトリソグラフィ
によりウエハ上にパターンを転写する際に使用するレチ
クルであって、スクライブライン領域34に設けられた
合わせ精度測定用マーク40を構成する線状域42、4
4が、レチクルのチップ領域32の回路パターンを構成
する図形と同じ図形の集合からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトリソグラフ
ィによりウエハ上にパターンを転写する際に使用するレ
チクルの合わせ測定用マークに関し、更に詳細には、ウ
エハ上のチップ領域に対するレチクルの回路パターン
(マスクパターン)のアライメント精度を正確に測定で
きる合わせ精度測定用マークを有するレチクルの合わせ
測定用マークに関するものである。
【0002】
【従来の技術】半導体装置の製造過程でフォトリソグラ
フィによりパターニングする際には、数チップ分の回路
パターンをそれぞれ拡大寸法で形成したマスクパターン
を有するレチクルを介して縮小投影露光する装置(以
下、ステッパと言う)を使用した縮小投影露光法が、現
在、多用されている。ステッパによる縮小投影露光法で
は、レチクル上のマスクパターンの縮小像をウエハのホ
トレジスト膜上に投影結像するようにして露光する。感
光したホトレジスト膜を現像すると、レチクルのマスク
パターンを転写したレジストパターンをウエハ上に形成
することができる。レチクルには、例えばガラス基板に
クロム(Cr)膜を蒸着して回路パターンを形成したも
のなどが使用されていて、光は、クロム膜を蒸着した回
路パターンの領域(暗部)で遮光され、パターンの無い
領域で透過してホトレジスト膜を感光する。露光に際し
ては、1回の露光(ショット)により、レチクルに形成
された数チップ分の回路パターン(マスクパターン)を
ウエハ上に転写することができるので、ウエハ上を横列
及び縦列に沿って、順次、ステップアンドリピートして
露光を繰り返し、転写して行く。
【0003】例えば、ウエハの絶縁膜上にコンタクトホ
ールを形成し、次いでコンタクトホールを介して下層の
配線と接続する配線を形成する場合を例にして、説明す
る。先ず、絶縁膜上にホトレジスト膜を成膜し、次い
で、設計したコンタクトホールの寸法及び配置に従った
マスクパターンを有するレチクルを使ってホトレジスト
膜を露光し、現像することにより、ホトレジストパター
ンを形成することができる。続いて、エッチング等の所
定の処理を施すことにより、所定のパターンで絶縁膜を
貫通したコンタクトホールをウエハ上に形成することが
できる。次いで、この上に配線層を成膜し、同様にフォ
トリソグラフィにより、設計した配線の寸法及び配置に
従ったマスクパターンを有するレチクルを使ってホトレ
ジスト膜を露光し、現像することにより、ホトレジスト
パターンを形成し、続いてエッチングにより配線層をパ
ターニングして所定の配線をウエハ上に形成することが
できる。
【0004】ところで、配線層をフォトリソグラフィに
よりパターニングする際、ウエハ上の絶縁膜のチップ領
域に、位置ずれなくレチクルのマスクパターン(配線パ
ターン)を転写するためには、絶縁膜のパターニングの
際のウエハ上のショット位置と配線層のパターニングの
際のウエハ上のショット位置とを位置合わせする必要が
ある。そこで、このために、レチクルのスクライブライ
ン領域に位置合わせ用マークを兼ねた合わせ精度測定用
マークが、設けられている。
【0005】レチクル10は、基本的には、図8に示す
ように、チップの回路パターンをそれぞれ形成したチッ
プ領域12とチップ領域を取り囲むスクライブライン領
域14とから構成されたマスクパターンを備えている。
尚、図8では、簡単に2個のチップ領域を示している
が、実際には、1回のショット(露光)でウエハ上に投
影するチップ数と同じ数のチップ領域を有する。例え
ば、上述の例では、絶縁膜のパターニング用レチクル、
即ち、第1層のパターニング用レチクル10は、図8に
示すように、スクライブライン領域14の所定の位置
に、例えばレチクルの4隅と中央に、合わせ精度測定用
マーク16として、所定形状の図形マーク、例えば正方
形マークを備えている。また、上述の例の配線層のパタ
ーニング用レチクル、即ち第2層のフォトリソグラフィ
用のレチクル18は、図9に示すように、レチクル10
の合わせ精度測定用マーク16と同じ位置に、レチクル
10の合わせ精度測定用マーク16より寸法の大きい正
方形の合わせ精度測定用マーク20を備えている。
【0006】レチクル18を使用してショットする際、
ウエハ上のチップ領域とレチクル18のマスクパターン
との位置合わせが出来た状態では、図10に示すよう
に、レチクル18の合わせ精度測定用マーク20は、レ
チクル10の合わせ精度測定用マーク16によりウエハ
上に形成されたマーク22を取り囲んだ状態になる。そ
こで、合わせ精度測定用マーク20とウエハ上のマーク
22とをそれぞれ構成する4辺の辺同士の間隔を光学系
測定装置により測定することにより、ウエハ上のマーク
22とレチクル18の合わせ精度を測定することができ
る。
【0007】ところで、半導体デバイスの微細化、従っ
て回路パターンのサイズの微細化に応じるために、フォ
トリソグラフィ技術も非常に複雑化していて、最近で
は、露光光の照明条件、例えば開口数NA、或いは絞り
σ等を工程毎に最適化して露光している。更には、斜入
射照明等の変形照明の手法も導入されている。このよう
に、パターンサイズの微細化の要求を満足するために、
露光技術は、益々多様化し、最適化されつつある。
【0008】
【発明が解決しようとする課題】一方、上述した露光技
術の技術進歩に伴い、ウエハ上に成膜したレイヤをパタ
ーニングし、更にその上に成膜したレイヤをパターニン
グして、半導体装置の積層構造を形成するにあたり、各
レイヤ間の重ね合わせも、一層の高精度化が要求されて
いる。しかし、露光技術の技術進歩は、一方で、各レイ
ヤ間の重ね合わせを技術的に益々難しくしている。例え
ば、照明条件を変更すると、レンズ・ディストーション
に変化が生じ、このため、同じ露光装置を使用して露光
した場合でも、見かけ上、ミックス・アンド・マッチ
(Mix & Match )を行っているのに等しくなる。本明細
書では、ディストーションとは、ザイデルの5収差の歪
曲(ディストーション、Distortion)の意味ではなく、
パターンの位置ずれという広義のディストーションを意
味している。ディストーションの変化が生じる原因につ
いて、種々、研究され、学会等では、投影レンズのコマ
収差が原因であると報告されている。そして、SPIE93 V
ol.1927 P167 Intel、SPIE96 Vol.2725 P414 Matsushit
a 等によれば、この種のコマ収差は、(1)パターンサ
イズ、(2)パターンピッチの大小に依存してディスト
ーションが変化すると言われている。
【0009】ところで、ウエハ上に形成する素子パター
ンの寸法は、半導体装置の微細化に応じて益々小さくな
り、現在では、0.5μm 以下と非常に小さくなってい
る。従って、レチクルとウエハ上のチップ領域との位置
合わせの精度を、従来に比べて、更に一層向上させるこ
とが重要になっている。一方、レチクルの合わせ精度測
定では、現在、数μm 〜数10μm の非常に大きなパタ
ーンからなる合わせ精度測定用マークを使用しているの
で、両者のパターンサイズ差は、益々増大し、従って、
上述したディストーションの変化等により、合わせ精度
を向上させることが難しくなっている。
【0010】そこで、本発明は、レチクルの位置合わせ
精度を向上できるような合わせ精度測定用マークを備え
たレチクルを提供することである。
【0011】
【課題を解決するための手段】本発明者は、レチクルの
位置合わせ精度を向上させるには、上述した投影レンズ
のコマ収差によるディストーションの影響を低減させる
ことが重要と考えた。そして、投影レンズのコマ収差に
よるディストーションは、実際の素子の回路パターンの
パターンサイズと合わせ精度測定用マークのパターンサ
イズとが大きく異なることにあると推論した。一つの解
決法として、合わせ精度測定用マークのパターンサイズ
を単実素子のパターンサイズの大きさ程度にすることに
より、投影レンズのコマ収差によるディストーションを
抑制できる。但し、これでは、合わせ精度測定機の光学
系、ステージ系等のコストが嵩み、経済的ではない。ま
た、素子パターン自体も測定上極めてクリティカルな線
幅領域にあるために、常に安定した測定を行うことは技
術的に難しいという問題はある。そこで、本発明者は、
実験により、チップ領域のパターンと同じような微細な
パターン群で合わせ精度測定用マークを構成することに
より、現在の重ね合わせ測定機を使用して、実素子の回
路パターンの位置ずれを、従来に比べて一層高い精度
で、忠実に再現できることを確認し、本発明を完成する
に至った。
【0012】上記目的を達成するために、本発明に係る
レチクルの合わせ測定用マークは、フォトリソグラフィ
によりウエハ上にパターンを転写する際に使用するレチ
クルの合わせ測定用マークであって、レチクルのスクラ
イブライン領域に設けた合わせ精度測定用マークが、微
細図形の集合で構成されていることを特徴としている。
【0013】具体的には、合わせ精度測定用マークを構
成する微細図形の集合が、レチクルのチップ領域に形成
された回路パターンを構成する微細図形と同じ寸法及び
同じ形状の微細図形の集合で構成されている。例えば、
レチクルがコンタクトホール・パターニング用レチクル
の場合、合わせ精度測定用マークを構成する微細図形の
集合が、レチクルのチップ領域に形成されたコンタクト
ホール・パターンのコンタクトホール図形と同じ寸法及
び同じ形状の図形をコンタクトホール・パターンのコン
タクトホール図形と同じ配列及び同じピッチで集合した
群で構成されている。また、レチクルが配線・パターニ
ング用レチクルの場合、合わせ精度測定用マークを構成
する微細図形の集合が、レチクルのチップ領域に形成さ
れた配線・パターンの配線図形と同じ寸法及び同じ形状
の図形を配線・パターンの配線図形と同じ配列及び同じ
ピッチで集合した群で構成されている
【0014】本発明のレチクルの合わせ精度測定用マー
クは、レチクルのチップ領域に形成された回路パターン
を構成する微細図形と同じ寸法及び同じ形状の微細図形
の集合で構成されているので、回路パターンと合わせ精
度測定用マークとの間でディストーションの影響が同程
度に生じる。従って、合わせ精度測定用マークとウエハ
上の位置合わせマークとの重ね合わせを光学系測定装置
により測定することにより、実素子の回路パターンの重
ね合わせの精度を忠実に測定することができる。
【0015】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施例1 本実施例は、絶縁膜にコンタクトホールを形成する際の
フォトリソグラフィ用レチクルの合わせ測定用マークに
本発明を適用した例である。本実施例のレチクル30
は、図1に示すように、2個のチップ領域32と、チッ
プ領域32を取り囲むスクライブライン領域34とから
形成されている。2個のチップ領域32には、ウエハの
絶縁膜上のチップ領域にコンタクトホール形成用パター
ンを転写するために、それぞれ、図2に示すようなパタ
ーンを有する回路パターン36が形成されている。回路
パターン36は、ウエハ上に形成するコンタクトホール
のパターンと同じパターンを拡大寸法で形成したパター
ンであって、図2で白丸で表示した一つ一つの図形38
は、一つ一つのコンタクトホールを意味する。
【0016】一方、スクライブライン領域34には、レ
チクルの4隅と中央にそれぞれ合わせ精度測定用マーク
40が設けてある。合わせ精度測定用マーク40は、図
3に示すように、縦方向に延びる線状域42A、Bと横
方向に延びる線状域44A、Bとを枠型に並べて形状を
備えている。各線状域42、44は、コンタクトホール
形成用パターンと同じ、即ち回路パターン36と同じ図
4に示すようなパターンで形成されている。図4で白丸
で表示された一つ一つの図形46は一つ一つのコンタク
トホールに相当するものである。図3で、縦方向の線状
域48A、B及び横方向の線状域50A、Bで構成され
た枠型のマークは、レチクル30を使用するパターニン
グの一つ前に行われた別のパターニングにより、ウエハ
上のスクライブライン領域に形成された合わせ精度測定
用マークであって、線状域42、44と線状域48、5
0との間の間隙を合わせ精度測定機により測定すること
により、合わせ精度を測定することができる。
【0017】実施例1の改変例 図5(a)は、コンタクトホール形成用レチクルに設け
た合わせ精度測定用マークのパターンの変形例であっ
て、実施例1の合わせ精度測定用マークのパターンとは
微細図形の配列が異なっていて、本改変例では、微細図
形が千鳥状に配置されている。図5(a)で白丸で表示
された一つ一つの図形52は、レチクルのチップ領域に
形成された回路パターンのコンタクトホールに相当する
ものである。また、実施例1の変形例として、合わせ精
度測定用マーク40を図3の枠型に代えて、図5(b)
に示す箱型の合わせ精度測定用マーク53にし、その箱
型を図5(a)の図形52の集合で形成することもでき
る。
【0018】実施例1及び改変例の合わせ精度測定用マ
ーク40は、実素子の回路パターンを構成する微細図形
38と同じ寸法及び同じ形状の微細図形46の集合で構
成されているので、回路パターンと合わせ精度測定用マ
ークとの間でディストーションの影響が同程度に生じ
る。従って、合わせ精度測定用マーク40とウエハ上の
位置合わせマークとの重ね合わせを光学系測定装置によ
り測定することにより、実素子の回路パターンの重ね合
わせの精度を忠実に再現することができる。
【0019】実施例2 本実施例は、配線層をパターニングして配線を形成する
際のフォトリソグラフィ用レチクルに本発明を提供した
例である。本実施例のレチクルに設けた合わせ精度測定
用マークの線状域42及び44は、図6に示すように、
配線形成用パターンの微細図形と同じ短線54を、複数
本、横方向に離隔してほぼ平行に配列してなる集合56
で構成されている。
【0020】実施例2の改変例 実施例2の改変例では、実施例2のレチクルに設けた合
わせ精度測定用マークの線状域42及び44は、図7に
示すように、配線形成用パターンの微細図形と同じ短線
58を縦方向に離隔して配列した短線列60を横方向に
離隔して配列してなる集合62で構成されている。
【0021】実施例2の合わせ精度測定用マークは、実
素子の回路パターンを構成する微細図形と同じ寸法及び
同じ形状の微細図形54又は58の集合で構成されてい
るので、回路パターンと合わせ精度測定用マークとの間
でディストーションの影響が同程度に生じる。従って、
合わせ精度測定用マークとウエハ上の位置合わせマーク
との重ね合わせを光学系測定装置により測定することに
より、実素子の回路パターンの重ね合わせの精度を忠実
に再現することができる。
【0022】
【発明の効果】本発明の構成によれば、レチクルのスク
ライブライン領域に設けた合わせ精度測定用マークを微
細図形の集合、例えばレチクルのチップ領域に形成され
たパターンを構成する微細図形と同じ寸法及び同じ形状
の微細図形の集合で構成することにより、回路パターン
と合わせ精度測定用マークとの間でディストーションの
影響がほぼ同程度になる。よって、合わせ精度測定用マ
ークとウエハ上の位置合わせマークとの重ね合わせを光
学系測定装置により測定することにより、実素子の回路
パターンの重ね合わせの精度を忠実に再現することがで
きる。本発明に係るレチクルを使用することにより、回
路パターンのサイズの微細化に対応することができる。
【図面の簡単な説明】
【図1】実施例1のレチクルの構成を示す模式図であ
る。
【図2】チップ領域のパターンを示す模式図である。
【図3】合わせ精度測定用マークの図形を示す模式図で
ある。
【図4】合わせ精度測定用マークの線状域を構成するパ
ターンを示す模式図である。
【図5】図5(a)及び(b)は、それぞれ、実施例1
のレチクルの合わせ精度測定用マークのパターンの改変
例を示す模式図である。
【図6】実施例2のレチクルの合わせ精度測定用マーク
の線状域を構成するパターンを示す模式図である。
【図7】実施例2のレチクルの合わせ精度測定用マーク
のパターンの改変例を示す模式図である。
【図8】第1層パターニング用レチクルの構成を示す模
式図である。
【図9】第2層パターニング用レチクルの構成を示す模
式図である。
【図10】第2層パターニング用レチクルをウエハ上の
合わせマークに合わせた時の状態を示す模式図である。
【符号の説明】
10……第一層パターニング用レチクル、12……チッ
プ領域、14……スクライブライン領域、16……合わ
せ精度測定用マーク、18……第二層パターニング用レ
チクル、20……合わせ精度測定用マーク、22……ウ
エハ上に形成されたマーク、30……実施例1のレチク
ル、32……チップ領域、34……スクライブライン領
域、36……回路パターン、38……白丸で表示された
図形、40……合わせ精度測定用マーク、42……縦方
向に延びる線状域、44……横方向に延びる線状域、4
6……白丸で表示された図形、48……縦方向の線状
域、50……横方向の線状域、52……白丸で表示され
た図形、53……箱型の合わせ精度測定用マーク、54
……短線、56……短線の集合、58……短線、60…
…短線を縦方向に離隔して配列した短線列、62……短
線列の集合。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 フォトリソグラフィによりウエハ上に回
    路パターンを転写する際に使用するレチクルの合わせ測
    定用マークであって、 レチクルのスクライブライン領域に設けた合わせ精度測
    定用マークが、微細図形の集合で構成されていることを
    特徴とするレチクルの合わせ測定用マーク。
  2. 【請求項2】 合わせ精度測定用マークを構成する微細
    図形の集合が、レチクルのチップ領域に形成された回路
    パターンを構成する微細図形と同じ寸法及び同じ形状の
    微細図形の集合で構成されていることを特徴とするレチ
    クルの合わせ測定用マーク。
  3. 【請求項3】 レチクルがコンタクトホール・パターニ
    ング用レチクルの合わせ測定用マークであって、 合わせ精度測定用マークを構成する微細図形の集合が、
    レチクルのチップ領域に形成されたコンタクトホール・
    パターンのコンタクトホール図形と同じ寸法及び同じ形
    状の図形をコンタクトホール・パターンのコンタクトホ
    ール図形と同じ配列及び同じピッチで集合した群で構成
    されていることを特徴とする請求項1又は2に記載のレ
    チクルの合わせ測定用マーク。
  4. 【請求項4】 レチクルが配線・パターニング用レチク
    ルの合わせ測定用マークであって、 合わせ精度測定用マークを構成する微細図形の集合が、
    レチクルのチップ領域に形成された配線・パターンの配
    線図形と同じ寸法及び同じ形状の図形を配線・パターン
    の配線図形と同じ配列及び同じピッチで集合した群で構
    成されていることを特徴とする請求項1又は2に記載の
    レチクルの合わせ測定用マーク。
  5. 【請求項5】 請求項4に記載のレチクルの合わせ測定
    用マークにおいて、 合わせ精度測定用マークが、複数本の短線を横方向に離
    隔してほぼ平行に配列してなる集合で構成されているこ
    とを特徴とするレチクルの合わせ測定用マーク。
  6. 【請求項6】 請求項4に記載のレチクルの合わせ測定
    用マークにおいて、 合わせ精度測定用マークが、短線を縦方向に離隔して配
    列した短線列を横方向に離隔して配列してなる集合で構
    成されていることを特徴とするレチクルの合わせ測定用
    マーク。
JP1607597A 1997-01-30 1997-01-30 レチクルの合わせ測定用マーク Pending JPH10213895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1607597A JPH10213895A (ja) 1997-01-30 1997-01-30 レチクルの合わせ測定用マーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1607597A JPH10213895A (ja) 1997-01-30 1997-01-30 レチクルの合わせ測定用マーク

Publications (1)

Publication Number Publication Date
JPH10213895A true JPH10213895A (ja) 1998-08-11

Family

ID=11906453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1607597A Pending JPH10213895A (ja) 1997-01-30 1997-01-30 レチクルの合わせ測定用マーク

Country Status (1)

Country Link
JP (1) JPH10213895A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047483A (ko) * 1998-09-10 2000-07-25 미다라이 후지오 노광방법 및 그를 사용한 디바이스제조방법
JP2002296760A (ja) * 2001-04-02 2002-10-09 Nec Corp フォトマスク及びそれを用いた半導体装置の製造方法
US6638671B2 (en) 2001-10-15 2003-10-28 International Business Machines Corporation Combined layer-to-layer and within-layer overlay control system
US6645823B2 (en) 1999-07-09 2003-11-11 Nec Electronics Corporation Reticle and method of fabricating semiconductor device
JP2007180547A (ja) * 2005-12-27 2007-07-12 Asml Netherlands Bv リソグラフィ装置、パターニングデバイスおよびデバイス製造方法
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
US7439001B2 (en) 2005-08-18 2008-10-21 International Business Machines Corporation Focus blur measurement and control method
US7455939B2 (en) 2006-07-31 2008-11-25 International Business Machines Corporation Method of improving grating test pattern for lithography monitoring and controlling
US7473502B1 (en) 2007-08-03 2009-01-06 International Business Machines Corporation Imaging tool calibration artifact and method
US7474401B2 (en) 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
JP2009115788A (ja) * 2007-10-10 2009-05-28 Asml Netherlands Bv ダブルパターニング基板のオーバレイ測定
US7626702B2 (en) 2003-11-19 2009-12-01 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
JP2010002916A (ja) * 2003-07-11 2010-01-07 Asml Netherlands Bv パターン誘発変位を補正するためのアラインメント又はオーバレイ用マーカ構造、当該マーカ構造を規定するためのマスク・パターン、及び当該マスク・パターンを使用するリトグラフ投影装置
US7879515B2 (en) 2008-01-21 2011-02-01 International Business Machines Corporation Method to control semiconductor device overlay using post etch image metrology
US9097989B2 (en) 2009-01-27 2015-08-04 International Business Machines Corporation Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
JP6014845B1 (ja) * 2015-07-07 2016-10-26 オーロステクノロジー, インク. オーバーレイマーク、これを用いたオーバーレイの計測方法、および半導体デバイスの製造方法
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
CN108459463A (zh) * 2017-02-22 2018-08-28 中芯国际集成电路制造(上海)有限公司 一种光罩及其制备方法
US10325857B2 (en) 2017-09-14 2019-06-18 Toshiba Memory Corporation Semiconductor device manufacturing method and semiconductor wafer
WO2020250381A1 (ja) * 2019-06-13 2020-12-17 株式会社Fuji 多層回路基板及びその製造方法
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828085B2 (en) 1998-09-10 2004-12-07 Canon Kabushiki Kaisha Exposure method and device manufacturing method using the same
KR20000047483A (ko) * 1998-09-10 2000-07-25 미다라이 후지오 노광방법 및 그를 사용한 디바이스제조방법
US6645823B2 (en) 1999-07-09 2003-11-11 Nec Electronics Corporation Reticle and method of fabricating semiconductor device
US6670632B1 (en) 1999-07-09 2003-12-30 Nec Electronics Corporation Reticle and method of fabricating semiconductor device
JP2002296760A (ja) * 2001-04-02 2002-10-09 Nec Corp フォトマスク及びそれを用いた半導体装置の製造方法
US6638671B2 (en) 2001-10-15 2003-10-28 International Business Machines Corporation Combined layer-to-layer and within-layer overlay control system
JP2010002916A (ja) * 2003-07-11 2010-01-07 Asml Netherlands Bv パターン誘発変位を補正するためのアラインメント又はオーバレイ用マーカ構造、当該マーカ構造を規定するためのマスク・パターン、及び当該マスク・パターンを使用するリトグラフ投影装置
US7626702B2 (en) 2003-11-19 2009-12-01 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7439001B2 (en) 2005-08-18 2008-10-21 International Business Machines Corporation Focus blur measurement and control method
US8339605B2 (en) 2005-09-13 2012-12-25 International Business Machines Corporation Multilayer alignment and overlay target and measurement method
US8107079B2 (en) 2005-09-13 2012-01-31 International Business Machines Corporation Multi layer alignment and overlay target and measurement method
US7474401B2 (en) 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
US7876439B2 (en) 2005-09-13 2011-01-25 International Business Machines Corporation Multi layer alignment and overlay target and measurement method
JP2007180547A (ja) * 2005-12-27 2007-07-12 Asml Netherlands Bv リソグラフィ装置、パターニングデバイスおよびデバイス製造方法
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
US7585601B2 (en) 2006-07-31 2009-09-08 International Business Machines Corporation Method to optimize grating test pattern for lithography monitoring and control
US7455939B2 (en) 2006-07-31 2008-11-25 International Business Machines Corporation Method of improving grating test pattern for lithography monitoring and controlling
US7473502B1 (en) 2007-08-03 2009-01-06 International Business Machines Corporation Imaging tool calibration artifact and method
JP2009115788A (ja) * 2007-10-10 2009-05-28 Asml Netherlands Bv ダブルパターニング基板のオーバレイ測定
US7992115B2 (en) 2007-10-10 2011-08-02 Asml Netherlands B.V. Overlay measurement on double patterning substrate
US7879515B2 (en) 2008-01-21 2011-02-01 International Business Machines Corporation Method to control semiconductor device overlay using post etch image metrology
US9097989B2 (en) 2009-01-27 2015-08-04 International Business Machines Corporation Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10527954B2 (en) 2010-08-03 2020-01-07 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
JP6014845B1 (ja) * 2015-07-07 2016-10-26 オーロステクノロジー, インク. オーバーレイマーク、これを用いたオーバーレイの計測方法、および半導体デバイスの製造方法
CN108459463A (zh) * 2017-02-22 2018-08-28 中芯国际集成电路制造(上海)有限公司 一种光罩及其制备方法
US10325857B2 (en) 2017-09-14 2019-06-18 Toshiba Memory Corporation Semiconductor device manufacturing method and semiconductor wafer
WO2020250381A1 (ja) * 2019-06-13 2020-12-17 株式会社Fuji 多層回路基板及びその製造方法
JPWO2020250381A1 (ja) * 2019-06-13 2020-12-17

Similar Documents

Publication Publication Date Title
JPH10213895A (ja) レチクルの合わせ測定用マーク
US4849313A (en) Method for making a reticle mask
US7972932B2 (en) Mark forming method and method for manufacturing semiconductor device
WO1991010170A1 (en) Programmable masking apparatus
US4397543A (en) Mask for imaging a pattern of a photoresist layer, method of making said mask, and use thereof in a photolithographic process
JP3461708B2 (ja) アライメントマーク装置
KR100464740B1 (ko) 마스터 마스크를 이용하여 레티클에 ic 칩의 패턴을형성하기 위한 노광 방법
KR100225761B1 (ko) 레티클 마스크 설계 방법
JPH1050583A (ja) 重ね合わせ測定マークおよび測定方法
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
US6913858B2 (en) Photomask for measuring lens aberration, method of manufacturing the same, and method of measuring lens aberration
JPH10213896A (ja) レチクル
JP2001102285A (ja) 位置合わせマーク
KR100576832B1 (ko) 비대칭 패턴들을 위한 포토 공정의 수행방법들 및 그를이용한 반도체 장치의 형성방법들
JPS6358825A (ja) パタ−ン形成方法
JPH06342745A (ja) アライメント精度測定用マーク
KR0147641B1 (ko) 래티클 및 그를 이용한 얼라인 키 패턴 형성방법
JP3140516B2 (ja) アライメントパターンを有するパターン版の描画方法及びその方法によって描画されたパターン版
KR100594222B1 (ko) 반도체 장치 제조에 이용되는 분할 노광 방법 및 이에이용되는 분할 노광 방법
JP2764925B2 (ja) 半導体装置の製造方法
JP2005017314A (ja) 露光マスクおよび半導体装置の製造方法
JP2003031479A (ja) 露光方法、マスク
KR100552587B1 (ko) 반도체 공정에서의 오버레이 패턴 측정 방법
JP2002184672A (ja) フォトマスクの位置合わせマークの形成方法
JP2004264385A (ja) 露光マスクおよびその製造方法ならびに露光方法