KR101553352B1 - 테스트 기능을 구비한 반도체 회로 - Google Patents

테스트 기능을 구비한 반도체 회로 Download PDF

Info

Publication number
KR101553352B1
KR101553352B1 KR1020140058825A KR20140058825A KR101553352B1 KR 101553352 B1 KR101553352 B1 KR 101553352B1 KR 1020140058825 A KR1020140058825 A KR 1020140058825A KR 20140058825 A KR20140058825 A KR 20140058825A KR 101553352 B1 KR101553352 B1 KR 101553352B1
Authority
KR
South Korea
Prior art keywords
circuit
circuit block
pad
block
power
Prior art date
Application number
KR1020140058825A
Other languages
English (en)
Inventor
이수형
Original Assignee
주식회사 씨자인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨자인 filed Critical 주식회사 씨자인
Priority to KR1020140058825A priority Critical patent/KR101553352B1/ko
Priority to PCT/KR2014/010781 priority patent/WO2015174594A1/ko
Priority to US14/762,569 priority patent/US9651609B2/en
Application granted granted Critical
Publication of KR101553352B1 publication Critical patent/KR101553352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

테스트 기능을 구비한 반도체 회로는, 제 1 패드와 제 2 패드 사이에 전원을 인가하는 것에 의해 동작하고, 상기 반도체 회로의 주요 기능(Main Function)을 수행하는 회로를 포함하는 제 1 회로 블록; 상기 반도체 회로의 테스트 기능을 수행하는 회로를 포함하는 제 2 회로 블록; 및 상기 제 2 회로 블록과 직렬로 연결된 다이오드;를 포함한다.
테스트 기능을 구비한 반도체 회로에 따르면, 별도의 제어 패드 및 제어 신호를 필요로 하지 않아 패드 수를 감소시키는 것에 의해 반도체 칩 면적이 패드에 의해 증가하는 현상을 억제할 수 있다.

Description

테스트 기능을 구비한 반도체 회로{SEMICONDUCTOR CIRCUIT WITH TEST FUNCTION}
본 발명은 테스트 기능을 구비한 반도체 회로에 관한 것으로, 더욱 상세하게는 적은 수의 패드로도 테스트 기능을 수행할 수 있는 반도체 회로에 관한 것이다.
도 1은 종래의 테스트 기능을 구비한 반도체 회로(100)의 구성도이다.
도 1로부터 알 수 있는 바와 같이 종래의 테스트 기능을 구비한 반도체 회로(100)는, 제 1 회로 블록(110), 제 1 전원 제어 블록(120) 및 제 2 회로 블록(130)을 포함한다.
제 1 회로 블록(110)은, 반도체 회로(100)의 주요 기능(Main Function)을 수행하기 위한 회로를 포함한다. 또한, 제 1 전원 제어 블록(120)은, 제 1 회로 블록(110)에의 전원 공급을 제어하는 역할을 한다. 아울러, 제 2 회로 블록(130)은 반도체 회로(100)의 테스트 기능을 수행하기 위한 회로를 포함하여, 반도체 회로(100)의 테스트를 가능하게 한다.
구체적으로, 종래의 테스트 기능을 구비한 반도체 회로(100)는 제 1 회로 블록(110)이 정상 동작하는 일반 모드 또는, 제 2 회로 블록(130)이 정상 동작하는 테스트 모드에서 동작 가능하다.
먼저, 일반 모드에서는 제 1 패드(PAD1)에 전원 전압(VDD)이 인가되고, 제 2 패드(PAD2)는 접지(GND)된다. 이때, 외부의 별도의 제 2 제어 패드(CON_PAD2)를 통해, 제 2 회로 블록(130)에의 전원 공급을 차단하도록 제어 신호를 인가하여 제 2 회로 블록(130)에의 전원 공급을 차단하여, 제 2 회로 블록(130)의 동작을 제어한다.
아울러, 테스트 모드에서는 제 2 패드(PAD2)에 전원 전압(VDD)이 인가되고, 제 1 패드(PAD1)는 접지(GND)된다. 이때, 별도의 제 1 제어 패드(CON_PAD1)를 통해, 제 1 회로 블록(110)에의 전원 공급을 차단하도록 제어 신호를 인가하여, 제 1 회로 블록(110)의 동작을 제어한다.
즉, 종래의 테스트 기능을 구비한 반도체 회로(100)의 경우, 전원의 인가를 위한 제 1 패드(PAD1) 및 제 2 패드(PAD2) 이외에, 별도의 제어 패드(CON_PAD1, CON_PAD2) 및 제어 신호가 필요하여, 회로의 추가가 요구된다.
도 2는 패드 리미트(PAD LIMIT) 현상에 대한 설명도이다.
도 2로부터 알 수 있는 바와 같이, 패드 수가 증가하게 되면 패드를 배치하기 위한 면적의 확보가 필요하여, 패드 리미트 현상에 의해 반도체 칩 면적(S2)이 증가하게 된다. 즉, 실질적인 반도체 칩 기능의 수행을 위한 면적(S1)이 적더라도, 패드 수가 증가하게 되면 반도체 칩 면적(S2)이 증가하게 되는 것이다. 반도체 칩 면적(S2)의 증가는 곧바로 비용 상승을 초래하게 된다.
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 별도의 제어 패드 및 제어 신호를 필요로 하지 않는 테스트 기능을 구비한 반도체 회로를 제공하는 것에 그 목적이 있다.
본 발명은 패드 수를 감소시키는 것에 의해 반도체 칩 면적이 패드에 의해 증가하는 현상을 억제할 수 있는 테스트 기능을 구비한 반도체 회로를 제공하는 것에도 그 목적이 있다.
본 발명의 테스트 기능을 구비한 반도체 회로는, 반도체 회로의 주요 기능(Main Function)을 수행하는 회로를 포함하는 제 1 회로 블록; 상기 제 1 회로 블록에의 전원 공급을 제어하는 제 1 전원 제어 블록; 상기 반도체 회로의 테스트 기능을 수행하는 회로를 포함하는 제 2 회로 블록; 및 상기 제 2 회로 블록에의 전원 공급을 제어하는 제 2 전원 제어 블록;을 포함한다.
또한, 본 발명의 반도체 회로는, 제 1 패드에 전원 전압이 인가되고, 제 2 패드가 접지되는 제 1 전원 모드; 또는, 상기 제 2 패드에 전원 전압이 인가되고, 상기 제 1 패드가 접지되는 제 2 전원 모드;에서 동작 가능하며, 상기 제 2 전원 제어 블록은 다이오드로 구성된다. 아울러, 상기 제 2 회로 블록과 상기 다이오드는, 상기 제 1 패드와 상기 제 2 패드 사이에서 직렬로 연결되는 것이 바람직하다.
상기 제 1 전원 모드에서, 상기 제 1 회로 블록은 정상 동작하고, 상기 다이오드는 역방향 바이어스 상태가 되어 상기 제 2 회로 블록에의 전원 공급이 차단되는 것을 특징으로 한다. 또한, 상기 제 2 전원 모드에서, 상기 다이오드는 순방향 바이어스 상태가 되어, 상기 제 2 회로 블록에의 전원 공급이 이루어져 상기 제 2 회로 블록이 정상 동작하는 것을 특징으로 한다.
아울러, 상기 제 2 회로 블록은, 상기 제 1 전원 제어 블록을 제어하여, 상기 제 1 회로 블록에의 전원 공급을 차단하는 것이 바람직하다.
즉, 본 발명의 테스트 기능을 구비한 반도체 회로는, 제 1 패드와 제 2 패드 사이에 전원을 인가하는 것에 의해 동작하고, 상기 반도체 회로의 주요 기능(Main Function)을 수행하는 회로를 포함하는 제 1 회로 블록; 상기 반도체 회로의 테스트 기능을 수행하는 회로를 포함하는 제 2 회로 블록; 및 상기 제 2 회로 블록과 직렬로 연결된 다이오드;를 포함하는 것을 특징으로 한다.
구체적으로, 상기 제 1 패드와 상기 제 2 패드 사이에 인가되는 전원에 따라, 상기 다이오드는 순방향 바이어스 또는 역방향 바이어스로 동작하되, 상기 다이오드가 역방향 바이어스 상태일 경우 상기 제 1 회로 블록이 정상 동작하고, 상기 다이오드가 순방향 바이어스 상태일 경우 상기 제 2 회로 블록이 정상 동작한다. 아울러, 상기 다이오드가 순방향 바이어스 상태일 경우, 상기 제 2 회로 블록은, 상기 제 1 회로 블록에의 전원 공급이 차단되도록 제어하는 것을 특징으로 한다.
본 발명의 테스트 기능을 구비한 반도체 회로에 따르면, 별도의 제어 패드 및 제어 신호를 필요로 하지 않아 패드 수를 감소시키는 것에 의해 반도체 칩 면적이 패드에 의해 증가하는 현상을 억제할 수 있다.
도 1은 종래의 테스트 기능을 구비한 반도체 회로의 구성도.
도 2는 패드 리미트 현상에 대한 설명도.
도 3은 본 발명의 바람직한 일실시예에 따른 테스트 기능을 구비한 반도체 회로의 구성도.
도 4는 도 3의 반도체 회로의 제 2 전원 제어 블록이 다이오드로 구성된 예시도.
이하, 첨부된 도면을 참조하면서 본 발명의 일실시예에 따른 테스트 기능을 구비한 반도체 회로에 대해 상세히 설명하기로 한다.
본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
먼저, 도 3은 본 발명의 바람직한 일실시예에 따른 테스트 기능을 구비한 반도체 회로(200)의 구성도이다.
도 3으로부터 알 수 있는 바와 같이 본 발명의 바람직한 일실시예에 따른 테스트 기능을 구비한 반도체 회로(200)는, 제 1 패드(PAD1), 제 2 패드(PAD2), 제 1 회로 블록(210), 제 1 전원 제어 블록(220), 제 2 회로 블록(230) 및 제 2 전원 제어 블록(240)을 포함한다.
본 발명의 반도체 회로(200)는, 제 1 패드(PAD1)와 제 2 패드(PAD2) 사이에 전원을 인가하는 것에 의해 제 1 회로 블록(210), 제 1 전원 제어 블록(220), 제 2 회로 블록(230) 및 제 2 전원 제어 블록(240)의 동작이 이루어지게 된다.
먼저, 제 1 회로 블록(210)은 반도체 회로(200)의 주요 기능(Main Function)을 수행하기 위한 회로를 포함한다. 즉, 제 1 회로 블록(210)은 주요 기능 블록(Main Function Block)이다. 제 1 전원 제어 블록(220)은, 제 1 회로 블록(210)에의 전원 공급을 제어하고 관리하는 역할을 한다. 다음으로, 제 2 회로 블록(230)은, 반도체 회로(200)의 테스트 기능을 수행하기 위한 회로를 포함하는 테스트 기능 블록(Test Function Block)이다. 제 2 전원 제어 블록(240)은, 제 2 회로 블록(230)에의 전원 공급을 제어하는 역할을 수행한다.
도 4는 도 3의 반도체 회로(200)의 제 2 전원 제어 블록(240)을 다이오드(D)로 구성한 예시도이다. 제 2 회로 블록(230)과 다이오드(D)는, 제 1 패드(PAD1)와 제 2 패드(PAD2) 사이에서 직렬로 연결된다.
본 발명의 반도체 회로(200)는, 제 1 패드(PAD1)에 전원 전압(VDD)이 인가되고 제 2 패드(PAD2)가 접지(GND)되는 제 1 전원 모드 또는, 제 2 패드(PAD2)에 전원 전압(VDD)이 인가되고 제 1 패드(PAD1)가 접지(GND)되는 제 2 전원 모드에서 동작 가능하다.
제 1 전원 모드는 제 1 회로 블록(210)이 정상 동작하는 일반 모드이다. 즉, 제 1 전원 모드에서, 다이오드(D)는 역방향 바이어스(Reverse Bias) 상태가 되어, 제 2 회로 블록(230)에의 전원 공급이 차단되어, 제 2 회로 블록(230)은 동작하지 않게 된다. 만약, 제 1 전원 모드에서 제 2 회로 블록(230)에 바람직하지 않은 전원이 공급되게 되면, 제 2 회로 블록(230)은 비정상적인 동작을 할 수도 있고, 손상을 받을 수도 있을 것이다. 또한, 제 2 회로 블록(230)에의 전원 공급이 차단될 경우, 바람직하지 않은 전류의 흐름도 차단되어 제 2 회로 블록(230)에 의한 누설 전류도 차단되게 된다.
아울러, 제 2 전원 모드는 제 2 회로 블록(230)이 정상 동작하는 테스트 모드이다. 즉, 제 2 전원 모드에서 다이오드(D)는 순방향 바이어스(Forward Bias) 상태가 되어, 제 2 회로 블록(230)에의 전원 공급이 이루어져 제 2 회로 블록(230)이 정상 동작을 하게 된다. 이때 제 2 회로 블록(230)은, 제 1 전원 제어 블록(220)을 제어하여, 제 1 회로 블록(210)에의 전원 공급을 차단하도록 하는 것이 바람직하다. 만약, 제 2 전원 모드에서 제 1 회로 블록(210)에 바람직하지 않은 전원이 공급되게 되면, 제 1 회로 블록(210)은 비정상적인 동작을 할 수도 있고, 손상을 받을 수도 있을 것이다. 또한, 제 1 회로 블록(210)에의 전원 공급이 차단되므로, 바람직하지 않은 전류의 흐름도 차단되어 제 1 회로 블록(210)에 의한 누설 전류도 차단되게 된다.
상술한 바와 같은, 본 발명의 바람직한 일실시예에 따른 테스트 기능을 구비한 반도체 회로(200)의 동작을 정리하자면 다음과 같다.
본 발명의 바람직한 일실시예에 따른 테스트 기능을 구비한 반도체 회로(200)는, 제 1 패드(PAD1)와 제 2 패드(PAD2) 사이에 전원을 인가하는 것에 의해 동작한다. 다만, 제 1 패드(PAD1)와 제 2 패드(PAD2) 사이에 인가되는 전원에 따라, 다이오드(D)는 순방향 바이어스 또는 역방향 바이어스로 동작하되, 다이오드(D)가 역방향 바이어스 상태일 경우 제 1 회로 블록(210)이 정상 동작하고, 다이오드(D)가 순방향 바이어스 상태일 경우 제 2 회로 블록(230)이 정상 동작한다.
아울러, 다이오드(D)가 순방향 바이어스 상태일 경우, 제 2 회로 블록(230)은, 제 1 회로 블록(210)에의 전원 공급이 차단되도록 제어한다.
상술한 바와 같이, 본 발명의 테스트 기능을 구비한 반도체 회로(200)에 따르면, 별도의 제어 패드 및 제어 신호를 필요로 하지 않아 패드 수를 감소시키는 것에 의해 반도체 칩 면적이 패드에 의해 증가하는 현상을 억제할 수 있다.
100 : 종래의 테스트 기능을 구비한 반도체 회로
200 : 본 발명의 테스트 기능을 구비한 반도체 회로
110, 210 : 제 1 회로 블록 120, 220 : 제 1 전원 제어 블록
130, 230 : 제 2 회로 블록 240 : 제 2 전원 제어 블록
PAD1 : 제 1 패드 PAD2 : 제 2 패드
CON_PAD1 : 제 1 제어 패드 CON_PAD2 : 제 2 제어 패드
D : 다이오드

Claims (9)

  1. 반도체 회로에 있어서,
    상기 반도체 회로의 주요 기능(Main Function)을 수행하는 회로를 포함하는 제 1 회로 블록;
    상기 제 1 회로 블록에의 전원 공급을 제어하는 제 1 전원 제어 블록;
    상기 반도체 회로의 테스트 기능을 수행하는 회로를 포함하는 제 2 회로 블록; 및
    상기 제 2 회로 블록에의 전원 공급을 제어하는 제 2 전원 제어 블록;을 포함하되,
    상기 반도체 회로는,
    제 1 패드에 전원 전압이 인가되고, 제 2 패드가 접지되는 제 1 전원 모드; 또는,
    상기 제 2 패드에 전원 전압이 인가되고, 상기 제 1 패드가 접지되는 제 2 전원 모드;에서 동작 가능하며,
    상기 제 2 전원 제어 블록은 다이오드로 구성되되,
    상기 제 2 회로 블록과 상기 다이오드는, 상기 제 1 패드와 상기 제 2 패드 사이에서 직렬로 연결된 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 제 1 전원 모드에서, 상기 제 1 회로 블록은 정상 동작하는 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
  4. 제3항에 있어서,
    상기 반도체 회로는,
    상기 제 1 전원 모드에서, 상기 다이오드는 역방향 바이어스 상태가 되어, 상기 제 2 회로 블록에의 전원 공급이 차단되는 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
  5. 제1항에 있어서,
    상기 제 2 전원 모드에서, 상기 다이오드는 순방향 바이어스 상태가 되어, 상기 제 2 회로 블록에의 전원 공급이 이루어져 상기 제 2 회로 블록이 정상 동작하는 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
  6. 제5항에 있어서,
    상기 제 2 회로 블록은,
    상기 제 1 전원 제어 블록을 제어하여, 상기 제 1 회로 블록에의 전원 공급을 차단하도록 하는 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
  7. 제 1 패드와 제 2 패드 사이에 전원을 인가하는 것에 의해 동작하는 반도체 회로에 있어서,
    상기 반도체 회로의 주요 기능(Main Function)을 수행하는 회로를 포함하는 제 1 회로 블록;
    상기 반도체 회로의 테스트 기능을 수행하는 회로를 포함하는 제 2 회로 블록; 및
    상기 제 2 회로 블록과 직렬로 연결된 다이오드;를 포함하는 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
  8. 제7항에 있어서,
    상기 제 1 패드와 상기 제 2 패드 사이에 인가되는 전원에 따라,
    상기 다이오드는 순방향 바이어스 또는 역방향 바이어스로 동작하되,
    상기 다이오드가 역방향 바이어스 상태일 경우 상기 제 1 회로 블록이 정상 동작하고,
    상기 다이오드가 순방향 바이어스 상태일 경우 상기 제 2 회로 블록이 정상 동작하는 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
  9. 제8항에 있어서,
    상기 다이오드가 순방향 바이어스 상태일 경우, 상기 제 2 회로 블록은,
    상기 제 1 회로 블록에의 전원 공급이 차단되도록 제어하는 것을 특징으로 하는 테스트 기능을 구비한 반도체 회로.
KR1020140058825A 2014-05-16 2014-05-16 테스트 기능을 구비한 반도체 회로 KR101553352B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140058825A KR101553352B1 (ko) 2014-05-16 2014-05-16 테스트 기능을 구비한 반도체 회로
PCT/KR2014/010781 WO2015174594A1 (ko) 2014-05-16 2014-11-11 테스트 기능을 구비한 반도체 회로
US14/762,569 US9651609B2 (en) 2014-05-16 2014-11-11 Semiconductor circuit having test function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140058825A KR101553352B1 (ko) 2014-05-16 2014-05-16 테스트 기능을 구비한 반도체 회로

Publications (1)

Publication Number Publication Date
KR101553352B1 true KR101553352B1 (ko) 2015-09-15

Family

ID=54248364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140058825A KR101553352B1 (ko) 2014-05-16 2014-05-16 테스트 기능을 구비한 반도체 회로

Country Status (3)

Country Link
US (1) US9651609B2 (ko)
KR (1) KR101553352B1 (ko)
WO (1) WO2015174594A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075459A1 (en) 2000-01-18 2004-04-22 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145796B1 (ko) 2005-08-30 2012-05-16 에스케이하이닉스 주식회사 반도체메모리소자
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
KR20090021811A (ko) 2007-08-28 2009-03-04 삼성전자주식회사 반도체 모듈 실장 테스트 장치
JP5544717B2 (ja) * 2009-01-15 2014-07-09 富士通株式会社 半導体装置及び試験方法
KR101010111B1 (ko) 2009-06-30 2011-01-24 주식회사 하이닉스반도체 반도체 메모리 제어 회로
US8698293B2 (en) * 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075459A1 (en) 2000-01-18 2004-04-22 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test

Also Published As

Publication number Publication date
US9651609B2 (en) 2017-05-16
WO2015174594A1 (ko) 2015-11-19
US20170059646A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
US10523002B2 (en) Electrostatic discharge protection circuit
KR101926607B1 (ko) 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법
KR102252365B1 (ko) 과열 보호 회로 및 전압 레귤레이터
TWI436591B (zh) 具有過電壓保護之輸出驅動器及用於輸出驅動器之過電壓保護的方法
US8705217B2 (en) Electrostatic discharge protection circuit
US8384447B2 (en) Semiconductor apparatus and method for controlling the same
JP6225541B2 (ja) 半導体装置
JP2014138521A (ja) 半導体素子の駆動装置
JP2022022198A (ja) デバイス及びその動作方法
KR101553352B1 (ko) 테스트 기능을 구비한 반도체 회로
US8963614B2 (en) Semiconductor device
US10027107B2 (en) Electronic device with reverse voltage protection circuitry for multiple control lines
JP2017009340A (ja) 静電気保護回路付き電流検出回路
US20180351344A1 (en) Drive circuit
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators
US20140159777A1 (en) Voltage detector and semiconductor device including the same
JP2009059877A (ja) 半導体装置および半導体装置システム
US7304526B2 (en) Switching circuit for handling signal voltages greater than the supply voltage
KR101131568B1 (ko) 반도체 장치의 보호 회로
US9762052B2 (en) Circuit and method of electrically decoupling nodes
JP6287530B2 (ja) 駆動回路システム
US20050184770A1 (en) Internal circuit protection device
JP6838213B2 (ja) 電子装置
KR20110067709A (ko) 마이콤의 오동작 방지 회로
US10374601B2 (en) Discrete input

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 5