JP2022022198A - デバイス及びその動作方法 - Google Patents

デバイス及びその動作方法 Download PDF

Info

Publication number
JP2022022198A
JP2022022198A JP2021121029A JP2021121029A JP2022022198A JP 2022022198 A JP2022022198 A JP 2022022198A JP 2021121029 A JP2021121029 A JP 2021121029A JP 2021121029 A JP2021121029 A JP 2021121029A JP 2022022198 A JP2022022198 A JP 2022022198A
Authority
JP
Japan
Prior art keywords
transistor
esd
signal
transistors
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021121029A
Other languages
English (en)
Inventor
柏霖 彭
Po-Lin Peng
郁迪 蘇
shu-yu Su
家維 許
Chia-Wei Hsu
明甫 蔡
Ming-Fu Tsai
▲しゅ▼予 蘇
立▲うぇい▼ 竹
Li-Wei Chu
介文 李
Jam-Wem Lee
家榮 張
Jiarong Zhang
湘▲ふぅい▼ 鄭
Hsiang-Hui Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2022022198A publication Critical patent/JP2022022198A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Testing Relating To Insulation (AREA)
  • Liquid Crystal (AREA)

Abstract

Figure 2022022198000001
【課題】静電放電（ＥＳＤ）イベント時に制御回路を適切に制御するデバイス及び方法を提供する。
【解決手段】デバイス１００は、ＥＳＤ検出器１３０と、バイアス発生器１４１、１４３と、互いに直列に結合された少なくとも２つのトランジスタＴ２、Ｔ３又はＴ５、Ｔ６を含むＥＳＤドライバ１５１、１５３と、論理回路１６０と、を含む。ＥＳＤ検出器は、入力信号を検出し、ＥＳＤイベントが検出されたことに応答して検出信号Ｓ１、Ｓ２を生成する。バイアス発生器は、検出信号に応じてバイアス信号を生成する。前記少なくとも２つのトランジスタは、バイアス信号と論理制御信号に応じて制御される。入力信号は、前記少なくとも２つのトランジスタを横切って印加される。
【選択図】図２

Description

半導体製造プロセスの発展に伴い、静電放電（ＥＳＤ）保護は、集積回路（ＩＣ）の最も重要な信頼性問題の１つとなる。一般的に、ＥＳＤデバイスは、ＥＳＤ電流経路及び／又は制御回路（すなわち、スイッチ、プルアップ回路、及び／又はプルダウン回路）を含む。しかしながら、ＥＳＤイベント時には、制御回路は適切に制御されない。
本発明の態様は、添付図面を参照しながら、以下の詳細な説明から最もよく理解される。業界の標準的技法に従って、様々なフィーチャが一定のスケールで描かれていないことに注意すべきである。実際、様々なフィーチャの寸法は、説明を明確にするために任意に増減できる。
本開示の様々な実施形態に係る、デバイスの概略図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図２に示すようなデバイスのトランジスタの閾値のＶ－Ｉ曲線図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図７に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図７に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。 本開示のいくつかの実施形態に係る、図１に示すようなデバイスを動作させるための方法のフローチャートである。
以下の開示は、提供された主題の異なる特徴を実施するための多くの異なる実施形態又は例を提供する。以下、本開示を簡略化するために、コンポーネントおよび配置の特定の例を説明する。もちろん、これらは、一例に過ぎず、これらに限定するものではない。例えば、以下の説明における第２の特徴の上方又は上の第１の特徴の形成は、第１と第２の特徴が直接接触して形成される実施形態を含んでもよく、また、第１と第２の特徴が直接接触しないように、追加の特徴が第１と第２の特徴の間に形成され得る実施形態を含んでもよい。また、本開示は、様々な例において符号及び／又は文字を繰り返してもよい。この繰り返しは、単純さと明快さを目的としており、それ自体では、説明した様々な実施形態及び／又は構成の間の関係を示すものではない。
まず、図１を参照する。図１は、本開示の様々な実施形態に係る、デバイスの概略図である。
図１に例示的に示すように、デバイス１００は、パッド１１０、静電放電（ＥＳＤ）保護回路１２１、１２３、静電放電（ＥＳＤ）検出器１３０、バイアス発生器１４１、１４３、ＥＳＤドライバ１５１、１５２、及び論理回路１６０を含む。
本明細書で使用されている「含む」、「含んでいる」、「備える」、「備えている」、「有する」、「有している」などの用語は、オープンエンドであり、「含むが、限定されない」ことを意味する。本明細書で使用されている用語は、一般的に、当該技術分野及び各用語が使用されている特定の文脈において、通常の意味を有する。本明細書中で議論されている任意の用語の例を含む、本明細書中の例の使用は、例示に過ぎず、決して本開示又は例示された任意の用語の範囲及び意味を限定するものではない。同様に、本開示は、本明細書で示される様々な実施形態に限定されるものではない。
いくつかの実施形態では、図１に示すデバイス１００が参照される。ＥＳＤ保護回路１２１、１２３は、パッド１１０に結合される。ＥＳＤ検出器１３０は、パッド１１０に結合される。バイアス発生器１４１、１４３は、ＥＳＤ検出器１３０及びＥＳＤドライバ１５１、１５２に結合される。ＥＳＤドライバ１５１、１５２は、パッド１１０及びＥＳＤ保護回路１２１、１２３に結合される。論理回路１６０は、バイアス発生器１４１、１４３及びＥＳＤドライバ１５１、１５２に結合される。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図１に示される接続に限定されないことが理解される。
図１に例示的に示すように、パッド１１０は、入力信号を受けるように構成される。いくつかの実施形態では、パッド１１０は、入力／出力（Ｉ／Ｏ）パッドを含む。Ｉ／Ｏパッドは、入力電流又は入力電圧を受ける。ＥＳＤ検出器１３０は、入力信号を検出し、ＥＳＤイベントが検出されたことに応答して、検出信号を生成するように構成される。いくつかの実施形態では、ＥＳＤイベントが発生すると、過電流及び過電圧がＥＳＤ検出器１３０によって検出される。したがって、ＥＳＤ検出器１３０は、検出信号を生成する。バイアス発生器１４１、１４３は、ＥＳＤ検出器１３０によって生成された検出信号に応じてバイアス信号を生成するように構成される。
ＥＳＤドライバ１５１、１５３のそれぞれは、少なくとも２つのトランジスタを含み、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタは、互いに直列に結合される。ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタは、バイアス発生器１４１、１４３によって生成されたバイアス信号と、論理回路１６０によって生成された論理制御信号とに応じてオフにされる。したがって、入力信号は、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタを横切って印加される。
いくつかの実施形態では、ＥＳＤイベントが発生すると、パッド１１０に過電圧が入力される。一方、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタは、バイアス発生器１４１、１４３によって生成されたバイアス信号と、論理回路１６０によって生成された論理制御信号とに応じてオフにされる。したがって、過電圧は、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタを横切って印加され、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタは、過電圧を均等に共有する。
いくつかの実施形態では、ＥＳＤイベントが発生し、パッド１１０に過電圧が入力すると、論理回路１６０は、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタを適切に制御しない場合がある。上述の状態では、少なくとも２つのトランジスタの一方が論理回路１６０によって完全にオフにされていない場合、過電圧は、主に、少なくとも２つのトランジスタの他方を横切って印加される。このように、少なくとも２つのトランジスタの他方のトランジスタは、主に過電圧がかかっているため、破損しやすい。
図１に例示的に示すように、バイアス発生器１４１、１４３は、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタのオフを補助するためのバイアス信号を発生する。ＥＳＤイベントの発生時には、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタがすべてオフにされるため、ＥＳＤドライバ１５１、１５３のそれぞれの少なくとも２つのトランジスタが過電圧を均等に共有してそれらのトランジスタが破損することを防止するように、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタの両方に過電圧が印加される。
次に、図２を参照する。図２は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。
図２に例示的に示すように、ＥＳＤ検出器１３０は、ダイオードＤ１、ダイオードＤ２、抵抗器Ｒ１、コンデンサＣ１、インバータＩＮ１、及びインバータＩＮ２を含む。ダイオードＤ１のアノードは接地される。ダイオードＤ１のカソードとダイオードＤ２のアノードはノードＮ１で結合され、ノードＮ１はパッド１１０に結合される。ダイオードＤ２のカソードは、抵抗器Ｒ１の一方の端子に結合される。抵抗器Ｒ１の他方の端子とコンデンサＣ１の一方の端子は、ノードＮ２に結合される。インバータＩＮ１の入力端子がノードＮ２に結合され、インバータＩＮ１の出力端子がインバータＩＮ２の入力端子に結合される。
また、図２を参照する。バイアス発生器１４１は、トランジスタＴ１を含む。ＥＳＤドライバ１５１は、少なくとも２つのトランジスタＴ２、Ｔ３を含む。論理回路１６０は、論理ゲートＬｏｇ１～Ｌｏｇ４を含む。トランジスタＴ１の第１の端子は接地され、トランジスタＴ１の制御端子は検出信号Ｓ１を受けるように構成され、トランジスタＴ１の第２の端子は、ノードＮ３でトランジスタＴ３の制御端子及び論理ゲートＬｏｇ１に結合される。トランジスタＴ３の第１の端子は接地され、トランジスタＴ３の第２の端子はトランジスタＴ２の第１の端子に結合される。トランジスタＴ２の第２の端子は、ノードＮ４に結合され、トランジスタＴ２の制御端子は、論理ゲートＬｏｇ２に結合される。図２に例示的に示すように、トランジスタＴ２とトランジスタＴ３は、互いに直列に結合される。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図２に示される接続に限定されないことが理解される。
本明細書では、様々な要素を説明するために、「第１」、「第２」などの用語を使用することがあるが、これらの要素は、これらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素から区別するために使用される。例えば、実施形態の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書では、「及び／又は」という用語は、関連するリストされた１つ又は複数のアイテムの任意及びすべての組み合わせを含む。
ＥＳＤイベントが発生すると、パッド１１０に過電圧が入力される。ＥＳＤ検出器１３０のノードＮ１は、パッド１１０からの過電圧を受け、それに応じて、ＥＳＤ検出器１３０のインバータＩＮ１は、ハイレベルの検出信号Ｓ１を出力する。インバータＩＮ２は、ハイレベルの検出信号Ｓ１を受けて反転させ、ローレベルの検出信号Ｓ２を出力する。一方、論理回路１６０の論理ゲートＬｏｇ１～Ｌｏｇ２は、トランジスタＴ２、Ｔ３をオフにするためのローレベルの論理信号を出力する。さらに、トランジスタＴ１はハイレベルの検出信号Ｓ１を受けるため、トランジスタＴ３が完全にオフにされるように、トランジスタＴ１はノードＮ３で電圧をグランドに引き下げるためにオンにされる。
以上のことから、ＥＳＤが発生すると、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３の両方がオフにされる。また、過電圧は、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３が過電圧を均等に共有してそれらが破損することを防止するように、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３の両方に印加される。
図２に例示的に示すように、バイアス発生器１４３は、トランジスタＴ４を含む。ＥＳＤドライバ１５３は、少なくとも２つのトランジスタＴ５、Ｔ６を含む。トランジスタＴ４の第１の端子は、電源電圧ＶＤＤを受けるように構成され、トランジスタＴ４の制御端子は、検出信号Ｓ２を受けるように構成され、トランジスタＴ４の第２の端子は、ノードＮ５でトランジスタＴ５の制御端子及び論理ゲートＬｏｇ３に結合される。トランジスタＴ５の第１の端子は、電源電圧ＶＤＤを受けるように構成され、トランジスタＴ５の第２の端子は、トランジスタＴ６の第１の端子に結合される。トランジスタＴ６の第２の端子はノードＮ４に結合され、トランジスタＴ６の制御端子は論理ゲートＬｏｇ４に結合される。図２に例示的に示すように、トランジスタＴ５とトランジスタＴ６は、互いに直列に結合される。
ＥＳＤイベントが発生すると、パッド１１０に過電圧が入力される。ＥＳＤ検出器１３０のノードＮ１は、パッド１１０からの過電圧を受け、それに応じて、ＥＳＤ検出器１３０のインバータＩＮ１は、ハイレベルの検出信号Ｓ１を出力する。インバータＩＮ２は、ハイレベルの検出信号Ｓ１を受けて反転させ、ローレベルの検出信号Ｓ２を出力する。一方、論理回路１６０の論理ゲートＬｏｇ３、Ｌｏｇ４は、トランジスタＴ５、Ｔ６をオフにするためのハイレベルの論理信号を出力する。さらに、トランジスタＴ４は、ローレベルの検出信号Ｓ２を受けるため、トランジスタＴ５が完全にオフにされるように、トランジスタＴ４がオンにされてノードＮ５の電圧を電源電圧ＶＤＤに引き上げる。
以上のことから、ＥＳＤが発生すると、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６の両方がオフにされる。過電圧は、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６が過電圧を均等に共有してそれらが破損することを防止するように、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６の両方に印加される。
次に、図３を参照する。図３は、本開示の様々な実施形態に係る、図２に示すようなデバイス内のトランジスタのＶ－Ｉ図である。
図３に例示的に示すように、異なるゲートバイアスＶＧＳにおける、図２に示すデバイス１００におけるトランジスタＴ１～Ｔ６のうちの１つのＶ－Ｉカーブを示し、ゲートバイアスＶＧＳは、ＶＧＳ１からＶＧＳ５まで増加する。図３に見られるように、閾値線ＶＴがあり、閾値線ＶＴの下にある領域が安全動作領域（ＳＯＡ）である。換言すれば、図２に示すようなデバイス１００のトランジスタＴ１～Ｔ６のうちの１つがＳＯＡ内で動作する場合、トランジスタが破損することはない。逆に、トランジスタの電流又は電圧がＳＯＡ内にない場合、トランジスタは永久に破損する。
次に、図２及び図３の両方を参照する。ＥＳＤイベントが発生すると、トランジスタＴ２、Ｔ３が適切に制御されない場合、過電圧は、主にトランジスタＴ２に印加され、その結果、過電圧がトランジスタＴ２の閾値電圧よりも大きいため、過電圧によってトランジスタＴ２が損傷する。いくつかの実施形態では、ＥＳＤイベントが発生すると、バイアス発生器１４１は、ＥＳＤドライバ１５１におけるトランジスタＴ３のオフを補助するためのバイアス信号を生成する。ＥＳＤイベントの発生時には、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３の両方がオフにされるため、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３が過電圧を均等に共有するように、過電圧は、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３の両方に印加される。このような状態では、トランジスタＴ２、Ｔ３の両方の閾値電圧が過電圧に対して使用されるため、ＥＳＤドライバ１５１の全体の閾値電圧が高くなる。したがって、バイアス発生器１４１の補助により、ＥＳＤドライバ１５１の全体の閾値電圧が高くなり、トランジスタＴ２、Ｔ３の破損を防止することができる。
いくつかの実施形態では、ＥＳＤイベントが発生すると、トランジスタＴ５、Ｔ６が適切に制御されていない場合、過電圧は、主にトランジスタＴ６に印加され、その結果、過電圧がトランジスタＴ６の閾値電圧よりも大きいため、過電圧によってトランジスタＴ６が破損する。いくつかの実施形態では、ＥＳＤイベントが発生すると、バイアス発生器１４３は、ＥＳＤドライバ１５３のトランジスタＴ５のオフを補助するためのバイアス信号を生成する。ＥＳＤイベントの発生時には、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６の両方がオフにされるため、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６が過電圧を均等に共有するように、過電圧は、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６の両方に印加される。このような状態では、トランジスタＴ５、Ｔ６の両方の閾値電圧が過電圧に対して使用されるため、ＥＳＤドライバ１５３の全体の閾値電圧が高くなる。したがって、バイアス発生器１４３の補助により、ＥＳＤドライバ１５３の全体の閾値電圧が高くなり、トランジスタＴ５、Ｔ６が破損することを防止することができる。
次に、図４及び図５を参照する。図４は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図５は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。
図４及び図５に例示的に示すように、ＥＳＤ検出器１３０は、２つのダイオードＤ１、Ｄ２、抵抗器Ｒ、コンデンサＣ、及び少なくとも１つのインバータＩＮ１によって実装される。また、図４を参照する。ダイオードＤ１のアノードは接地される。ダイオードＤ１のカソードとダイオードＤ２のアノードはノードＮ１で結合され、ノードＮ１はパッド１１０に結合される。ダイオードＤ２のカソードは、抵抗器Ｒの一方の端子に結合され、電源電圧ＶＤＤを受けるように構成される。抵抗器Ｒの他方の端子とコンデンサＣの一方の端子は、ノードＮ２に結合される。インバータＩＮ１の入力端子はノードＮ２に結合され、インバータＩＮ１の出力端子は検出信号Ｓ１を出力するように構成される。
また、図５を参照する。ダイオードＤ１のアノードは接地される。ダイオードＤ１のカソードとダイオードＤ２のアノードはノードＮ１で結合され、ノードＮ１はパッド１１０に結合される。ダイオードＤ２のカソードは、コンデンサＣの一方の端子に結合され、電源電圧ＶＤＤを受けるように構成される。コンデンサＣの他方の端子と抵抗器Ｒの一方の端子は、ノードＮ２に結合される。インバータＩＮ１の入力端子はノードＮ２に結合され、インバータＩＮ１の出力端子は検出信号Ｓ１を出力するように構成される。
次に、図６を参照する。図６は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図２のデバイス１００と比較して、図６のデバイス１００Ａは、トランスミッションゲート１４５、１４７をさらに含む。トランスミッションゲート１４５の第１の端子は、論理ゲートＬｏｇ２に結合され、トランスミッションゲート１４５の制御端子は、検出信号Ｓ１及び検出信号Ｓ２をそれぞれ受け、トランスミッションゲート１４５の第２の端子は、トランジスタＴ２の制御端子に結合される。トランスミッションゲート１４５の第１の端子は、論理ゲートＬｏｇ２からの論理信号を受け、トランジスタＴ２に論理信号を供給する。トランスミッションゲート１４７の第１の端子は、論理ゲートＬｏｇ４に結合され、トランスミッションゲート１４７の制御端子は、検出信号Ｓ１及び検出信号Ｓ２をそれぞれ受け、トランスミッションゲート１４７の第２の端子は、トランジスタＴ６の制御端子に結合される。トランスミッションゲート１４７の第１の端子は、論理ゲートＬｏｇ４から論理信号を受け、トランジスタＴ６に論理信号を供給する。本明細書では、図２のＥＳＤ検出器１３０は、簡潔にするために省略されることに留意されたい。
ＥＳＤイベントが発生すると、バイアス発生器１４１は、検出信号Ｓ１に応答してオンにされ、ＥＳＤドライバ１５１のトランジスタＴ３のオフを補助ためにノードＮ３の電圧を引き下げるように構成される。さらに、トランスミッションゲート１４５は、検出信号Ｓ１、Ｓ２に応答してオフにされ、ＥＳＤドライバ１５１におけるトランジスタＴ２のオフを補助するために、論理ゲートＬｏｇ２からトランジスタＴ２の制御端子への電流経路を遮断するように構成される。同様に、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６は、バイアス発生器１４３とトランスミッションゲート１４７の補助により、すべてオフにされる。
バイアス発生器１４１、１４３の補助により、トランジスタＴ３、Ｔ５は適切に制御される。図６の実施形態では、図６のデバイス１００Ａのトランスミッションゲート１４５、１４７は、トランジスタＴ２、Ｔ６の制御をさらに補助する。したがって、ＥＳＤイベントが発生すると、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３と、ＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６が適切に制御される。したがって、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３及びＥＳＤドライバ１５３におけるトランジスタＴ５、Ｔ６はすべてオフにされ、ＥＳＤドライバ１５１、１５３の全体の閾値電圧は、トランジスタＴ２、Ｔ３、Ｔ５、Ｔ６が破損しないように、より高くなる。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図６に示される接続に限定されないことが理解される。
次に、図７を参照する。図７は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図２のデバイス１００と比較して、図７のデバイス１００Ｂは、二次バイアス発生器１４９をさらに含む。二次バイアス発生器１４９は、ＥＳＤイベントが検出されたことに応答して、二次バイアス信号ＶｍｉｄをトランジスタＴ２に供給する。以上のことから、二次バイアス発生器１４９は、ＥＳＤイベントの発生時に、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３上の電圧降下を均等に分配するために、二次バイアス信号Ｖｍｉｄをより正確に供給する。換言すれば、ＥＳＤドライバ１５１におけるトランジスタＴ２上の電圧降下と、ＥＳＤドライバ１５１におけるトランジスタＴ３上の電圧降下とは、実質的に同じである。いくつかの実施形態では、「実質的に同じ」という用語は、電圧降下間の電圧差が、大／小電圧値の２０％未満であることを意味する。本明細書では、図２のＥＳＤ検出器１３０は、簡潔にするために省略されることに留意されたい。さらに、二次バイアス発生器１４９は、ＥＳＤイベントの発生時に、図２に示すＥＳＤドライバ１５３内のトランジスタＴ５、Ｔ６上の電圧降下を均等に分配するために、二次バイアス信号Ｖｍｉｄをより正確に供給することもできる。したがって、ＥＳＤドライバ１５３におけるトランジスタＴ５上の電圧降下と、図２に示すＥＳＤドライバ１５３におけるトランジスタＴ６上の電圧降下とは、実質的に同じである。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図７に示される接続に限定されないことが理解される。
次に、図８を参照する。図８は、本開示の様々な実施形態に係る、図７に示すようなデバイスの回路図である。図８に例示的に示すように、二次バイアス発生器１４９は、抵抗器Ｒ及び二次ＥＳＤ１２３を含む。ＥＳＤイベントが発生すると、二次ＥＳＤ１２３がオンにされ、パッド１１０から過電圧が入力され、二次バイアス信号Ｖｍｉｄのようなバイアスが発生することになる。
次に、図９を参照する。図９は、本開示の様々な実施形態に係る、図７に示すようなデバイスの回路図である。図９に例示的に示すように、二次バイアス発生器１４９は、トランジスタＴを含む。ＥＳＤイベントが発生すると、ローレベルの検出信号Ｓ２に応答してトランジスタＴがオンにされ、二次バイアス信号Ｖｍｉｄが発生することになる。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図８、図９に示される接続に限定されないことが理解される。
次に、図１０を参照する。図１０は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図１０に例示的に示すように、二次バイアス発生器１４９は、トランジスタＴ７を含む。トランジスタＴ７の第１の端子は、ノードＮ６でトランジスタＴ２の制御端子及びトランスミッションゲート１４５に結合される。トランジスタＴ７の制御端子は、検出信号Ｓ１を受けるように構成される。トランジスタＴ７の第２の端子は、ノードＮ７でトランジスタＴ２及びトランジスタＴ３に結合される。
ＥＳＤが発生すると、トランジスタＴ７がオンにされ、トランジスタＴ７は、トランジスタＴ２、Ｔ３が適切に制御されるように、ノードＮ７の電圧をノードＮ６に伝達し、トランジスタＴ７は、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３上の電圧降下を均等に分配することができる。
次に、図１１を参照する。図１１は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図１１に例示的に示すように、二次バイアス発生器１４９は、トランジスタＴ７と、複数のダイオードＤを含むダイオード列とを含み、トランジスタＴ７の第１の端子は、ノードＮ６でトランジスタＴ２の制御端子及びトランスミッションゲート１４５に結合される。トランジスタＴ７の制御端子は、検出信号Ｓ１を受けるように構成される。トランジスタＴ７の第２の端子は、ノードＮ７においてダイオード列に結合される。
ＥＳＤが発生すると、トランジスタＴ７がオンにされ、ダイオード列に過電圧が入力される。ダイオード列は、ノードＮ７でバイアス電圧を生成することができ、トランジスタＴ７は、トランジスタＴ２、Ｔ３が適切に制御されるように、ノードＮ７のバイアス電圧をノードＮ６に伝達し、トランジスタＴ７は、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３上の電圧降下を均等に分配することができる。
次に、図１２を参照する。図１２は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図１２に例示的に示すように、二次バイアス発生器１４９は、トランジスタＴ７及び抵抗器Ｒを含む。トランジスタＴ７の第１の端子は、ノードＮ６でトランジスタＴ２の制御端子及びトランスミッションゲート１４５に結合される。トランジスタＴ７の制御端子は、検出信号Ｓ１を受けるように構成される。トランジスタＴ７の第２の端子は、抵抗器Ｒの一方の端子に結合される。抵抗器Ｒの他方の端子は、パッド１１０に結合される。
ＥＳＤが発生すると、トランジスタＴ７がオンにされる。パッド１１０から発生した過電圧は、抵抗器Ｒを介して供給されると減少し、トランジスタＴ７は、トランジスタＴ２、Ｔ３が適切に制御されるように、減少した電圧をノードＮ６に伝達し、トランジスタＴ７は、ＥＳＤドライバ１５１におけるトランジスタＴ２、Ｔ３上の電圧降下を均等に分配することができる。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図１０、図１１及び図１２に示される接続に限定されないことが理解される。
次に、図１３を参照する。図１３は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図２のデバイス１００と比較して、図１３のデバイス１００Ｆは、トランスミッションゲート１４７及びパッドトラッカー１７０とをさらに含む。さらに、バイアス発生器１４３は、トランスミッションゲート１４７及びトランジスタＴ６に結合される。
図１３に例示的に示すように、パッドトラッカー１７０は、パッド１１０に結合され、フィードバック信号ＦＢＫを生成するように、パッド１１０からの入力信号を追跡する。バイアス発生器１４１のトランジスタＴ１の制御端子は、フィードバック信号ＦＢＫを受ける。トランスミッションゲート１４７の第１の端子は論理ゲートＬｏｇ４に結合され、トランスミッションゲート１４７の制御端子は、パッドトラッカー１７０によって生成されたフィードバック信号ＦＢＫと電源電圧ＶＤＤをそれぞれ受け、トランスミッションゲート１４７の第２の端子は、ノードＮ５でトランジスタＴ６の制御端子に結合される。
ＥＳＤイベントが発生すると、パッドトラッカー１７０はパッド１１０を追跡してフィードバック信号ＦＢＫを生成する。したがって、トランジスタＴ１は、ハイレベルのフィードバック信号ＦＢＫに応答してオンにされ、ＥＳＤドライバ１５１におけるトランジスタＴ３をオフにするように、ノードＮ３の電圧をグランドに引き下げる。また、トランスミッションゲート１４７は、トラッキング信号ＰＡＤによりトランジスタＴ６がオフにされている間、ハイレベルのフィードバック信号ＦＢＫに応答してオフにされる。本明細書では、図２のＥＳＤ検出器１３０は、簡潔にするために省略されることに留意されたい。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図１３に示される接続に限定されないことが理解される。
次に、図１４を参照する。図１４は、本開示の様々な実施形態に係る、図１に示すようなデバイスの回路図である。図１３のデバイス１００Ｆと比較して、図１４のデバイス１００Ｇは、バイアス発生器１４２及びトランジスタＴ８をさらに含む。さらに、バイアス発生器１４２は、トランジスタＴ７を含む。
トランジスタＴ７の第１の端子は接地され、トランジスタＴ７の制御端子は電源信号ＶＤＤを受けるように構成され、トランジスタＴ７の第２の端子はトランジスタＴ８の制御端子に結合される。トランジスタＴ８の第１の端子は、電源電圧ＶＤＤを受けるように構成され、トランジスタＴ８の第２の端子は、トランジスタＴ５に結合される。
図１４のデバイス１００Ｇは、トランジスタＴ８をさらに含み、トランジスタＴ５、Ｔ６、Ｔ８のすべての閾値電圧が過電圧に対して使用されるため、ＥＳＤドライバ１５３の全体の閾値電圧は高くなる。本明細書では、図２のＥＳＤ検出器１３０は、簡潔にするために省略されることに留意されたい。
上記の議論は、単に、様々な代替実施形態に従って行うことができる例示的な接続を説明するものである。そのような様々な代替実施形態は、上述の特定の接続又は図１４に示される接続に限定されないことが理解される。
次に、図１５を参照する。図１５は、本開示のいくつかの実施形態による、図１に示すようなデバイス１００を動作させるための方法１５００のフローチャートである。
図１５の方法１５００を参照すると、動作１５１０では、ＥＳＤ検出器１３０がパッド１１０からの入力信号を検出し、ＥＳＤイベントが検出されたことに応答して、検出信号を生成する。
動作１５２０では、バイアス発生器１４１、１４３のうちの１つがＥＳＤ検出器１３０によって生成された検出信号に応じてバイアス信号を生成する。
動作１５３０では、ＥＳＤイベントが発生すると、バイアス発生器１４１、１４３によって生成されたバイアス信号と、論理回路１６０によって生成された論理制御信号とに応じて、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタが例えば、オンにされるように制御される。以上の動作により、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタを横切って電圧が印加され、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタは、電圧を均等に共有する。
いくつかの実施形態では、動作１５３０について、ＥＳＤイベントが発生すると、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタのうちの第１のトランジスタは、論理回路１６０によって生成された論理制御信号によってオンにされ、ＥＳＤドライバ１５１、１５３のそれぞれにおける少なくとも２つのトランジスタのうちの第２のトランジスタは、バイアス発生器１４１、１４３によって生成されたバイアス信号によってオンにされる。
いくつかの実施形態では、図１４のデバイス１００Ｇとともに図１５の動作１５３０について、ＥＳＤイベントが発生すると、ＥＳＤドライバ１５３のトランジスタＴ８が、バイアス発生器１４２によって生成されたバイアス信号によってオンにされる。また、トランジスタＴ５、Ｔ６は、ＥＳＤイベントが検出されたことに応答して、論理回路１６０によって生成された論理制御信号と、バイアス発生器１４３によって生成されたバイアス信号とによってオンにされる。したがって、パッド１１０からの入力電圧は、ＥＳＤドライバ１５３のトランジスタＴ５、トランジスタＴ６、及びトランジスタＴ８に均等に印加される。
いくつかの実施形態では、図６のデバイス１００Ａとともに図１５の方法１５００について、方法１５００は、トランスミッションゲート１４５によって、ＥＳＤドライバ１５１における少なくとも２つのトランジスタＴ２、Ｔ３のうちのトランジスタＴ２に論理信号を供給することをさらに含む。ＥＳＤイベントが発生すると、方法１５００は、トランスミッションゲート１４５によるＥＳＤドライバ１５１におけるトランジスタＴ２への論理信号の供給を停止することをさらに含む。
いくつかの実施形態では、図７のデバイス１００Ｂとともに図１５の方法１５００について、方法１５００は、ＥＳＤイベントが検出されたことに応答して、二次バイアス発生器１４９によってＥＳＤドライバ１５１におけるトランジスタＴ２に二次バイアス信号を供給することをさらに含み、したがって、トランジスタＴ２を横切る電圧とトランジスタＴ３を横切る電圧が実質的に同じになる。
また、デバイスが開示されている。このデバイスは、静電放電（ＥＳＤ）検出器と、バイアス発生器と、互いに直列に結合された少なくとも２つのトランジスタを含むＥＳＤドライバとを含む。ＥＳＤ検出器は、入力信号を検出し、ＥＳＤイベントが検出されたことに応答して検出信号を生成するように構成される。バイアス発生器は、検出信号に応じてバイアス信号を生成するように構成される。少なくとも２つのトランジスタは、バイアス信号と論理制御信号に応じて制御され、入力信号は、少なくとも２つのトランジスタを横切って印加される。
いくつかの実施形態では、少なくとも２つのトランジスタの第１の端子は入力信号を受けるように構成され、少なくとも２つのトランジスタの第２の端子は接地されるか、又は電源電圧を受けるように構成される。
様々な実施形態では、少なくとも２つのトランジスタのうちの第１のトランジスタは、論理制御信号に応じて制御され、少なくとも２つのトランジスタのうちの第２のトランジスタは、バイアス信号に応じて制御され、第１のトランジスタを横切る第１の電圧と第２のトランジスタを横切る第２の電圧は、実質的に同じである。
いくつかの実施形態では、ＥＳＤドライバは、第１のトランジスタ及び第２のトランジスタを含む。第１のトランジスタは、入力信号を受けるように構成される。第２のトランジスタは、第１のトランジスタに直列に結合される。入力信号は、第１のトランジスタと第２のトランジスタに均等に印加される。
様々な実施形態では、ＥＳＤドライバは、第３のトランジスタをさらに含む。第３のトランジスタは、第２のトランジスタに直列に結合される。入力信号は、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタに均等に印加される。
いくつかの実施形態では、第１のトランジスタは、論理制御信号に応じて制御され、第２のトランジスタは、バイアス信号に応じて制御される。
様々な実施形態では、デバイスは、トランスミッションゲートをさらに含む。トランスミッションゲートは、第１のトランジスタに論理信号を供給するように構成され、トランスミッションゲートは、ＥＳＤイベントが検出されたことに応答して、第１のトランジスタへの論理信号の供給を停止する。
いくつかの実施形態では、デバイスは、二次バイアス発生器をさらに含む。二次バイアス発生器は、第１のトランジスタを横切る第１の電圧と第２のトランジスタを横切る第２の電圧が実質的に同じになるように、ＥＳＤイベントが検出されたことに応答して、第１のトランジスタに二次バイアス信号を供給するように構成される。
また、パッドと、ＥＳＤ保護回路と、ＥＳＤ検出器と、バイアス発生器と、互いに直列に結合された複数のトランジスタを含むＥＳＤドライバとを含むデバイスが開示される。パッドは、入力信号を受けるように構成される。ＥＳＤ保護回路は、パッドに結合される。ＥＳＤ検出器は、パッドに結合され、入力信号を検出するように構成され、そしてＥＳＤイベントが検出されたことに応答して検出信号を生成するように構成される。バイアス発生器は、ＥＳＤ検出器に結合され、検出信号に応じてバイアス信号を生成するように構成される。ＥＳＤイベントが発生すると、複数のトランジスタのそれぞれのトランジスタを横切る電圧降下が実質的に同じになるように、複数のトランジスタは、バイアス信号と論理制御信号に応じて制御される。
いくつかの実施形態では、ＥＳＤ検出器は、少なくとも２つのダイオード及びＲＣ回路を含む。少なくとも２つのダイオードは、入力端子で互いに結合される。ＲＣ回路は、少なくとも２つのダイオードに並列に結合され、抵抗器及びコンデンサを含む。コンデンサは、出力端子で抵抗器に結合される。入力端子は、入力信号を受けるように構成され、出力端子は、ＥＳＤイベントが発生すると、検出信号を生成するように構成される。
様々な実施形態では、ＥＳＤドライバの複数のトランジスタのうちの第１のトランジスタは、パッドに結合され、ＥＳＤドライバの複数のトランジスタのうちの第２のトランジスタは、接地されるか、又は電源に結合される。
いくつかの実施形態では、ＥＳＤイベントが発生すると、第１のトランジスタを横切る第１の電圧降下と第２のトランジスタを横切る第２の電圧降下が実質的に同じになるように、第１のトランジスタは、論理制御信号に応じてオフにされ、第２のトランジスタは、バイアス信号に応じてオフにされる。
様々な実施形態では、デバイスは、トランスミッションゲートをさらに含む。トランスミッションゲートは、第１のトランジスタに結合され、第１のトランジスタに論理制御信号を供給し、ＥＳＤイベントが発生すると、トランスミッションゲートは検出信号に応じてオフにされ、また、トランスミッションゲートは、第１のトランジスタへの論理制御信号の供給を停止する。
いくつかの実施形態では、デバイスは、二次バイアス発生器をさらに含む。二次バイアス発生器は、ＥＳＤイベントが発生すると、第１のトランジスタを横切る第１の電圧降下と第２のトランジスタを横切る第２の電圧降下が実質的に同じになるように、第１のトランジスタに二次バイアス信号を供給するように構成される。
また、ＥＳＤイベントが検出されたことに応答して検出信号を生成し、検出信号に応じてバイアス信号を生成し、そしてバイアス信号と論理制御信号に応じてＥＳＤドライバの少なくとも２つのトランジスタを制御する動作を含む方法が開示され、ここで入力信号は、少なくとも２つのトランジスタを横切って印加される。
いくつかの実施形態では、少なくとも２つのトランジスタの第１の端子は入力信号を受けるように構成され、少なくとも２つのトランジスタの第２の端子は接地されるか、又は電源電圧を受けるように構成される。
いくつかの実施形態では、バイアス信号と論理制御信号に応じてＥＳＤドライバの少なくとも２つのトランジスタを制御する動作は、論理制御信号に応じて少なくとも２つのトランジスタのうちの第１のトランジスタを制御し、そしてバイアス信号に応じて少なくとも２つのトランジスタのうちの第２のトランジスタを制御する動作を含む。
いくつかの実施形態では、バイアス信号と論理制御信号に応じてＥＳＤドライバの少なくとも２つのトランジスタを制御する動作は、ＥＳＤドライバの第３のトランジスタを制御することをさらに含み、ここで入力信号は、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタに均等に印加される。
いくつかの実施形態では、方法は、第１のトランジスタに論理信号を供給し、ＥＳＤイベントが検出されたことに応答して第１のトランジスタへの論理信号の供給を停止する動作をさらに含む。
いくつかの実施形態では、方法は、第１のトランジスタを横切る第１の電圧と第２のトランジスタを横切る第２の電圧が実質的に同じになるように、ＥＳＤイベントが検出されたことに応答して、第１のトランジスタに二次バイアス信号を供給する動作をさらに含む。
前述は、当業者が本開示の態様をよりよく理解できるように、いくつかの実施形態の特徴を概説する。当業者であれば、本明細書に導入された実施形態の同じ目的を実行し、及び／又は同じ利点を達成するための他のプロセス及び構造を設計又は修正するための基礎として本開示を容易に使用できることを理解できる。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例、置換例及び修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。

Claims (20)

  1. 入力信号を検出し、ＥＳＤイベントが検出されたことに応答して検出信号を生成するように構成された静電放電（ＥＳＤ）検出器と、
    前記検出信号に応じてバイアス信号を生成するバイアス発生器と、
    前記バイアス信号と論理制御信号に応じて制御され、互いに直列に結合された少なくとも２つのトランジスタを含むＥＳＤドライバとを含み、前記入力信号が前記少なくとも２つのトランジスタを横切って印加される、デバイス。
  2. 前記少なくとも２つのトランジスタの第１の端子は、前記入力信号を受けるように構成され、前記少なくとも２つのトランジスタの第２の端子は、接地されるか、又は電源電圧を受けるように構成される、請求項１に記載のデバイス。
  3. 前記少なくとも２つのトランジスタのうちの第１のトランジスタは、前記論理制御信号に応じて制御され、前記少なくとも２つのトランジスタのうちの第２のトランジスタは、前記バイアス信号に応じて制御され、前記第１のトランジスタを横切る第１の電圧と前記第２のトランジスタを横切る第２の電圧は、実質的に同じである、請求項２に記載のデバイス。
  4. 前記ＥＳＤドライバは、
    前記入力信号を受けるように構成された第１のトランジスタと、
    前記第１のトランジスタと直列に結合された第２のトランジスタとを含み、
    ここで、前記入力信号は、前記第１のトランジスタ及び前記第２のトランジスタに均等に印加される、請求項１に記載のデバイス。
  5. 前記第２のトランジスタに直列に結合された第３のトランジスタをさらに含み、
    前記入力信号は、前記第１のトランジスタ、前記第２のトランジスタ、及び前記第３のトランジスタに均等に印加される、請求項４に記載のデバイス。
  6. 前記第１のトランジスタは、前記論理制御信号に応じて制御され、前記第２のトランジスタは、前記バイアス信号に応じて制御される、請求項４に記載のデバイス。
  7. 前記第１のトランジスタに前記論理信号を供給するように構成されたトランスミッションゲートをさらに含み、前記トランスミッションゲートは、前記ＥＳＤイベントが検出されたことに応答して、前記第１のトランジスタへの前記論理信号の供給を停止する、請求項６に記載のデバイス。
  8. 前記第１のトランジスタを横切る第１の電圧と前記第２のトランジスタを横切る第２の電圧が実質的に同じになるように、前記ＥＳＤイベントが検出されたことに応答して、前記第１のトランジスタに二次バイアス信号を供給するように構成される二次バイアス発生器をさらに含む、請求項７に記載のデバイス。
  9. 入力信号を受けるように構成されたパッドと、
    前記パッドに結合されたＥＳＤ保護回路と、
    前記パッドに結合され、前記入力信号を検出するように構成され、ＥＳＤイベントが検出されたことに応答して検出信号を生成するように構成されたＥＳＤ検出器と、
    前記ＥＳＤ検出器に結合され、前記検出信号に応じてバイアス信号を生成するように構成されたバイアス発生器と、
    互いに直列に結合された複数のトランジスタを含むＥＳＤドライバとを含み、前記ＥＳＤイベントが発生すると、前記複数のトランジスタのそれぞれのトランジスタを横切る電圧降下が実質的に同じになるように、前記複数のトランジスタは、前記バイアス信号と前記論理制御信号に応じて制御される、デバイス。
  10. 前記ＥＳＤ検出器は、
    入力端子で互いに結合された少なくとも２つのダイオードと、
    抵抗器、及び出力端子で前記抵抗器に結合されたコンデンサを含む、前記少なくとも２つのダイオードに並列に結合されたＲＣ回路とを含み、
    前記入力端子は、前記入力信号を受けるように構成され、前記出力端子は、前記ＥＳＤイベントが発生すると、検出信号を生成するように構成される、請求項９に記載のデバイス。
  11. 前記ＥＳＤドライバの前記複数のトランジスタのうちの第１のトランジスタは、前記パッドに結合され、前記ＥＳＤドライバの前記複数のトランジスタのうちの第２のトランジスタは、接地されるか、又は電源に結合される、請求項１０に記載のデバイス。
  12. 前記ＥＳＤイベントが発生すると、前記第１のトランジスタを横切る第１の電圧降下と前記第２のトランジスタを横切る第２の電圧降下が実質的に同じになるように、前記第１のトランジスタは、前記論理制御信号に応じてオフにされ、前記第２のトランジスタは、前記バイアス信号に応じてオフにされる、請求項１１に記載のデバイス。
  13. 前記第１のトランジスタに結合され、前記第１のトランジスタに論理制御信号を供給するトランスミッションゲートをさらに含み、前記ＥＳＤイベントが発生すると、前記トランスミッションゲートは前記検出信号に応じてオフにされ、また、前記トランスミッションゲートは、前記第１のトランジスタへの前記論理制御信号の供給を停止する、請求項１２に記載のデバイス。
  14. 前記ＥＳＤイベントが発生すると、前記第１のトランジスタを横切る前記第１の電圧降下と前記第２のトランジスタを横切る前記第２の電圧降下が実質的に同じになるように、前記第１のトランジスタに二次バイアス信号を供給するように構成された二次バイアス発生器をさらに含む、請求項１３に記載のデバイス。
  15. ＥＳＤイベントが検出されたことに応答して、検出信号を生成し、
    前記検出信号に応じて、バイアス信号を生成し、
    前記バイアス信号と論理制御信号に応じて、ＥＳＤドライバの少なくとも２つのトランジスタを制御することを含み、前記少なくとも２つのトランジスタを横切って入力信号が印加される、方法。
  16. 前記少なくとも２つのトランジスタの第１の端子は、前記入力信号を受けるように構成され、前記少なくとも２つのトランジスタの第２の端子は、接地されるか、又は電源電圧を受けるように構成される、請求項１５に記載の方法。
  17. 前記バイアス信号と前記論理制御信号に応じて、前記ＥＳＤドライバの前記少なくとも２つのトランジスタを制御することは、
    前記論理制御信号に応じて、前記少なくとも２つのトランジスタのうちの第１のトランジスタを制御し、
    前記バイアス信号に応じて、前記少なくとも２つのトランジスタのうちの第２のトランジスタを制御することを含む、請求項１６に記載の方法。
  18. 前記バイアス信号と前記論理制御信号に応じて、前記ＥＳＤドライバの前記少なくとも２つのトランジスタを制御することは、
    前記ＥＳＤドライバの第３のトランジスタを制御することをさらに含み、前記入力信号は、前記第１のトランジスタ、前記第２のトランジスタ、及び前記第３のトランジスタに均等に印加される、請求項１７に記載の方法。
  19. 前記第１のトランジスタに前記論理信号を供給し、
    前記ＥＳＤイベントが検出されたことに応答して、前記第１のトランジスタへの前記論理信号の供給を停止することをさらに含む請求項１７に記載の方法。
  20. 前記第１のトランジスタを横切る第１の電圧と前記第２のトランジスタを横切る第２の電圧が実質的に同じになるように、前記ＥＳＤイベントが検出されたことに応答して、前記第１のトランジスタに二次バイアス信号を供給することをさらに含む、請求項１９に記載の方法。
JP2021121029A 2020-07-22 2021-07-21 デバイス及びその動作方法 Pending JP2022022198A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/936,236 US11355927B2 (en) 2020-07-22 2020-07-22 Device and method for operating the same
US16/936,236 2020-07-22

Publications (1)

Publication Number Publication Date
JP2022022198A true JP2022022198A (ja) 2022-02-03

Family

ID=77358062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021121029A Pending JP2022022198A (ja) 2020-07-22 2021-07-21 デバイス及びその動作方法

Country Status (5)

Country Link
US (3) US11355927B2 (ja)
EP (1) EP3944319A1 (ja)
JP (1) JP2022022198A (ja)
CN (1) CN113629049B (ja)
TW (1) TWI776354B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023130669A (ja) 2022-03-08 2023-09-21 キオクシア株式会社 半導体集積回路
TWI823418B (zh) * 2022-06-09 2023-11-21 世界先進積體電路股份有限公司 靜電放電保護電路

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966026A (en) * 1995-02-14 1999-10-12 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US6323675B1 (en) * 1997-05-07 2001-11-27 California Micro Devices Corporation Termination circuits and methods therefor
US6329837B1 (en) * 1997-05-07 2001-12-11 California Micro Devices Corporation Termination circuits and methods therefor
US5828607A (en) * 1997-05-21 1998-10-27 Motorola, Inc. Memory programming circuit and method
US6426854B1 (en) * 1998-06-10 2002-07-30 Intel Corporation Voltage clamp
US5994955A (en) * 1998-06-26 1999-11-30 Maxim Integrated Products, Inc. Driver amplifiers with low noise standby mode characteristics
US6369994B1 (en) * 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
US6294943B1 (en) * 1998-12-30 2001-09-25 Texas Instruments Incorporated Method of designing fail-safe CMOS I/O buffers whose external nodes accept voltages higher than the maximum gate oxide operating voltage
US6201428B1 (en) * 1999-03-18 2001-03-13 Intel Corporation 5-volt tolerant 3-volt drive push-pull buffer/driver
DE60027899T2 (de) * 1999-06-29 2006-12-28 Broadcom Corp., Irvine System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen
TW483143B (en) * 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
JP2004523130A (ja) * 2001-07-05 2004-07-29 サーノフ コーポレイション マルチフィンガ・ターンオンのための同時及び分散自己バイアス法を用いた静電放電（ｅｓｄ）保護デバイス
US6879476B2 (en) * 2003-01-22 2005-04-12 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US7692905B2 (en) * 2006-11-28 2010-04-06 Smartech Worldwide Limited Electrostatic discharge protection circuit for output buffer
CN101442205A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 静电放电保护电路与方法
US7986171B2 (en) * 2008-10-21 2011-07-26 Himax Technologies Limited Mixed-voltage I/O buffer
US9236375B2 (en) * 2011-09-14 2016-01-12 Fairchild Semiconductor Corporation Load switch with true reverse current blocking
US9306509B2 (en) * 2012-07-27 2016-04-05 Xilinx, Inc. Receiver having a wide common mode input range
US9425793B2 (en) * 2012-12-17 2016-08-23 Alphachips Corp. Circuit for generating bias voltage for high speed input/output pad
US8860497B1 (en) * 2013-07-01 2014-10-14 Nvidia Corporation Oxide stress reduction for a cascode stack circuit
TW201533880A (zh) 2014-02-24 2015-09-01 Nuvoton Technology Corp 靜電放電保護電路及半導體元件
KR102140734B1 (ko) * 2014-05-14 2020-08-04 삼성전자주식회사 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법
TWI541696B (zh) 2014-11-28 2016-07-11 禾瑞亞科技股份有限公司 整合有靜電放電保護之信號傳送電路與觸控系統
US9774324B2 (en) * 2014-12-05 2017-09-26 Intel Corporation Biasing scheme for high voltage circuits using low voltage devices
JP6708989B2 (ja) * 2015-09-29 2020-06-10 Tdk株式会社 静電気放電保護デバイス及び回路装置
US10332871B2 (en) 2016-03-18 2019-06-25 Intel IP Corporation Area-efficient and robust electrostatic discharge circuit
US10360988B2 (en) * 2016-11-02 2019-07-23 Skyworks Solutions, Inc. Apparatus and methods for protection against inadvertent programming of fuse cells
US10255982B2 (en) * 2016-11-02 2019-04-09 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
US11101799B2 (en) * 2017-05-24 2021-08-24 SK Hynix Inc. Voltage driving circuit
CN107425514A (zh) * 2017-08-23 2017-12-01 池州睿成微电子有限公司 一种用于天线开关控制器的增强型esd电源钳位电路
US10224817B1 (en) * 2018-07-19 2019-03-05 Navitas Semiconductor, Inc. Power transistor control signal gating
TWI690157B (zh) * 2019-05-21 2020-04-01 智原科技股份有限公司 輸入輸出電路及其自偏壓電路
US11056880B1 (en) * 2020-03-31 2021-07-06 Western Digital Technologies, Inc. Snapback electrostatic discharge protection for electronic circuits

Also Published As

Publication number Publication date
US20230299576A1 (en) 2023-09-21
US11710962B2 (en) 2023-07-25
TWI776354B (zh) 2022-09-01
US20220029414A1 (en) 2022-01-27
CN113629049B (zh) 2024-03-22
TW202205774A (zh) 2022-02-01
US20220294212A1 (en) 2022-09-15
US11355927B2 (en) 2022-06-07
CN113629049A (zh) 2021-11-09
EP3944319A1 (en) 2022-01-26

Similar Documents

Publication Publication Date Title
US7675331B2 (en) Power-up signal generating circuit and method for driving the same
KR101389234B1 (ko) 정전기 방전 보호 회로
US6937074B2 (en) Power-up signal generator in semiconductor device
KR100688531B1 (ko) 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로
JP2009534845A (ja) 電力状態の検出によるｅｓｄクランプ制御
JP2022022198A (ja) デバイス及びその動作方法
US8035428B2 (en) Power-up circuit for semiconductor memory device
US10361557B2 (en) Semiconductor device
JP2005093496A (ja) 半導体集積回路装置
US20060103438A1 (en) Initialization signal generation apparatus for use in a semiconductor device
US9722579B1 (en) Semiconductor device
KR102521572B1 (ko) 정전기 방전 회로 및 정전기 방전 제어 시스템
JP5710706B2 (ja) 静電気放電保護回路
JP4149151B2 (ja) 入出力バッファ回路
KR101131568B1 (ko) 반도체 장치의 보호 회로
JP2005039635A (ja) パワーオンリセット回路
TWI658667B (zh) 驅動電路
US20150091541A1 (en) Internal voltage generation circuit
US20200359535A1 (en) Control circuit for esd circuit
CN113821068A (zh) 一种芯片内多电源***管理电路及方法
TW202241064A (zh) 具有輸入/輸出緩衝器的芯片
JPH11186888A (ja) 漏電防止装置
KR20050002309A (ko) 파워 업 리셋회로
JP2009302126A (ja) 半導体装置
KR20020041642A (ko) 파워 업 신호 발생기