KR101534008B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101534008B1
KR101534008B1 KR1020080078938A KR20080078938A KR101534008B1 KR 101534008 B1 KR101534008 B1 KR 101534008B1 KR 1020080078938 A KR1020080078938 A KR 1020080078938A KR 20080078938 A KR20080078938 A KR 20080078938A KR 101534008 B1 KR101534008 B1 KR 101534008B1
Authority
KR
South Korea
Prior art keywords
electrode
opening
thin film
film transistor
semiconductor
Prior art date
Application number
KR1020080078938A
Other languages
English (en)
Other versions
KR20100020239A (ko
Inventor
조승환
김보성
신중한
배주한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080078938A priority Critical patent/KR101534008B1/ko
Priority to US12/369,646 priority patent/US8045105B2/en
Publication of KR20100020239A publication Critical patent/KR20100020239A/ko
Application granted granted Critical
Publication of KR101534008B1 publication Critical patent/KR101534008B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133504—Diffusing, scattering, diffracting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133526—Lenses, e.g. microlenses or Fresnel lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터 위에 형성되어 있으며 복수의 제1 개구부를 구획하는 격벽, 제1 개구부 내에 형성되어 있는 반사 전극, 반사 전극 위에 형성되어 있으며 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극을 포함한다.
반사 전극, 투과 영역, 반사 영역, 커피효과

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 표시판을 두 전극이 형성되어 있는 면이 마주하도록 배치하고 두 표시판 사이에 액정 물질을 주입한 구조를 가진다. 이 액정 표시 장치는 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정을 움직이게 함으로써, 이에 따라 달라지는 광투과율을 조절하여 화상을 표현하는 장치이다.
그런데, 액정 표시 장치는 스스로 광을 발생하지 못하므로 별도의 광원이 필요하다. 액정 표시 장치는 사용하는 광원에 따라 투과형(transmission type)과 반사형(reflection type)으로 나눌 수 있다.
투과형 액정 표시 장치는 액정 표시 패널의 뒷면에 부착된 배면 광원인 백라이트(backlight)로부터 나오는 광을 액정에 입사시켜 액정의 배열에 따라 광량을 조절하여 색을 표시하는 형태이고, 반사형 액정 표시 장치는 외부의 자연광이나 인조광을 반사시킴으로써 액정의 배열에 따라 광투과율을 조절하는 형태이다.
투과형 액정 표시 장치는 배면광원을 사용하므로 어두운 외부 환경에서도 밝은 화상을 구현할 수 있으나 소비전력이 큰 단점을 가지고 있는 반면, 반사형 액정 표시 장치는 광을 외부의 자연광이나 인조광원에 의존하는 구조를 하고 있으므로 투과형 액정 표시 장치에 비해 소비전력이 작지만 어두운 장소에서는 사용하기 어렵다.
따라서, 두 가지 모드를 필요한 상황에 따라 적절하게 선택하여 사용할 수 있는 장치로 반사 및 투과 겸용 액정 표시 장치인 반투과형(transflective) 액정 표시 장치가 제안되었다.
이러한 반투과형 액정 표시 장치에서는 하나의 화소 영역 내에 반사 영역과 투과 영역이 각각 구비된다. 그리고 반사 영역에는 반사 전극이 구비되고, 투과 영역에는 투명한 재질의 화소 전극이 구비된다. 여기에서 반사 전극의 반사 효율을 증가시키기 위해서 하부막을 엠보싱(embossing) 형태로 형성하고 그 위에 반사 전극을 형성하여 반사 전극이 요철을 가지도록 형성한다.
그러나 이러한 엠보싱 공정은 포토리소그래피 공정 등을 이용하여 형성하기 때문에 공정이 복잡해진다.
본 발명이 이루고자 하는 기술적 과제는 반사 전극의 반사율을 감소시키지 않으면서도 공정을 단순화할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터 위에 형성되어 있으며 복수의 제1 개구부를 구획하는 격벽, 제1 개구부 내에 형성되어 있는 반사 전극, 반사 전극 위에 형성되어 있으며 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극을 포함한다.
반사 전극은 오목한 형상을 이룰 수 있다.
반사 전극은 잉크젯 인쇄 방법으로 형성될 수 있으며, 격벽은 투명한 유기 물질로 이루어져 있을 수 있다.
화소 전극은 잉크젯 인쇄 방법으로 형성될 수 있다.
격벽은 박막 트랜지스터와 중첩하는 곳에 위치하는 복수의 제2 개구부를 가지며, 반사 전극은 제2 개구부 내에 형성되어 있으며, 제2 개구부 내의 반사 전극 위에는 화소 전극이 형성되어 있을 수 있다.
반사 전극은 제1 및 제2 개구부를 구획하는 격벽에 가까워질수록 두께가 두꺼워져서 오목한 형상을 이룰 수 있다.
격벽은 제2 개구부의 바닥을 이루는 바닥부을 포함하고, 제2 개구부 내의 반사 전극은 바닥부 위에 형성되어 있을 수 있다.
격벽은 제1 개구부와 분리되어 있으며 화소 전극과 중첩하는 제3 개구부를 가질 수 있다.
제1 개구부, 제2 개구부 및 제3 개구부 중 적어도 하나의 평면 패턴은 원 또는 다각형일 수 있다.
박막 트랜지스터는 게이트선과 연결되어 있는 게이트 전극, 게이트 전극과 중첩하는 반도체, 반도체와 중첩하며 데이터선과 연결되어 있는 소스 전극, 반도체와 중첩하며 소스 전극과 마주하는 드레인 전극을 포함하고, 화소 전극은 격벽에 형성되어 있는 접촉 구멍을 통해서 드레인 전극과 연결되어 있을 수 있다.
반도체는 유기 반도체일 수 있다.
격벽은 제1 개구부와 분리되어 있으며 화소 전극과 중첩하는 제3 개구부를 가질 수 있다.
박막 트랜지스터는 게이트선과 연결되어 있는 게이트전극, 게이트 전극과 중첩하는 반도체, 반도체와 중첩하며 데이터선과 연결되어 있는 소스 전극, 반도체와 중첩하며 소스 전극과 마주하는 드레인 전극을 포함하고, 화소 전극은 격벽에 형성되어 있는 접촉 구멍을 통해서 드레인 전극과 연결되어 있을 수 있다.
반도체는 유기 반도체일 수 있으며, 격벽은 투명한 유기 물질로 이루어질 수 있다.
제1 개구부는 격벽과 인접한 제1 영역과 제1 영역에 의하여 둘러싸여 있는 제2 영역을 포함하고, 반사 전극은제1 영역에 형성되어 있으며 격벽에 가까워질수록 두께가 두꺼워져 경사면을 이룰 수 있다.
상기한 다른 과제를 달성하기 위한 박박 트랜지스터 기판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 게이트선과 절연되어 교차하는 데이터선을 형 성하는 단계, 게이트선 및 데이터선과 연결되는 박막 트랜지스터를 형성하는 단계, 게이트선 및 데이터선에 의해 구획되는 화소 영역 내에 형성된 복수의 제1 개구부를 가지는 격벽을 형성하는 단계, 잉크젯 인쇄 방법으로 제1 개구부 내에 각각 오목 렌즈 형태의 반사 전극을 형성하는 단계, 화소 영역 내에 위치하여 박막 트랜지스터와 전기적으로 연결되고, 각각의 반사 전극과 접촉하는 화소 전극을 형성하는 단계를 포함할 수 있다.
화소 전극은 잉크젯 인쇄 방법으로 형성할 수 있다.
격벽을 형성하는 단계에서 박막 트랜지스터와 중첩하는 곳에 위치하는 제2 개구부를 함께 형성할 수 있다.
격벽을 형성하는 단계에서는 격벽이 남을 부분, 제1 개구부가 될 부분, 제2 개구부가 될 부분에 두께가 서로 다른 감광막 패턴을 형성하여, 격벽이 제2 개구부의 바닥을 이루는 바닥부를 가지도록 할 수 있다.
본 발명에서와 같이 반사 영역에 복수의 개구부를 형성하고 개구부내에 잉크젯 방법으로 반사 전극을 형성하면 오목 렌즈 형태로 반사 전극을 용이하게 형성할 수 있고, 투과 효율을 개선시킬 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
<실시예 1>
러면, 도 1, 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이고, 도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4는 도 2의 반사 전극 부분을 확대한 확대도이다.
도 1 및 2를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140)은 산화 규소(SiO2), 질화 규소(SiNx), 폴리이미드(polyimide), 폴리비닐알코올(polyvinyl alcohol), 폴리플루오란(polyfluorane) 함유 화합물, 파릴렌(parylene) 따위의 용해성 고분자 화합물로 만들어질 수 있다.
게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 다른 층과의 접속을 위해서 끝부분이 넓게 확장(도시하지 않음)되어 있다.
데이터선(171) 및 드레인 전극(175) 위에는 제1 내지 제3 개구부(184a, 184b, 184c) 및 접촉구멍(185)을 가지는 격벽(361)이 형성되어 있다. 격벽(361)은 용액 공정이 가능한 투명한 유기 물질, 또는 감광성을 가지는 투명한 유기 물질로 형성할 수 있다.
제1 개구부(184a)는 소스 전극(173) 및 드레인 전극(175)과 함께 이들 사이의 게이트 절연막(140)을 노출하며 게이트 전극(124)과 중첩한다. 그리고 제2 개구부(184b)는 하부의 게이트 절연막(140)을 노출하며 게이트선(121)과 데이터 선(171)으로 구획되는 화소 영역 내에 매트릭스 형태로 배열되어 있다. 제3 개구부(184c)는 제2 개구부(184b)보다 아래에 위치하여 하부 게이트선(121)과 인접하게 위치한다. 제2 개구부(184b) 및 제3 개구부(184c)는 원 또는 다각형과 같이 다양한 형태로 형성될 수 있으며, 화소 영역 내에서 제2 개구부(184b)가 차지하는 면적은 화소 영역의 50%이상으로 제3 개구부(184c)가 차지하는 면적보다 넓다. 본 발명의 실시예에서는 원형으로 도시하였으나 다각형으로도 가능하다.
접촉 구멍(185)은 드레인 전극(175)의 확장된 부분을 노출한다. 본 실시예에서와 달리 접촉 구멍(185)과 제3 개구부(184c)는 도 3에 도시한 바와 같이 일체로 형성할 수 있으며, 이때 드레인 전극(175)의 확장된 부분은 제3 개구부(184c) 내에 위치한다.
제1 개구부(184a) 내에는 유기 반도체(154)가 형성되어 있다. 유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며 잉크젯 인쇄 방법 등으로 형성될 수 있다. 그러나 새도 마스크(shadow mask)를 사용한 진공 증착(vacuum evaporation)으로도 형성할 수 있으며, 이때는 격벽을 형성하지 않을 수 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜 링(thiophene ring)의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiophene)으로 만들어질 수 있다.
또한, 유기 반도체(154)는 티닐렌(thienylene), 폴리비닐렌(polyvinylene) 또는 티오펜(thiophene)으로 이루어질 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)(Q)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다. 이 때 소스 전극(173)과 드레인 전극(175)의 마주하는 부분은 굴곡지게 형성함으로써 채널 폭을 늘려서 전류 특성을 개선할 수도 있다.
유기 반도체(154) 위에는 보호 부재(180)가 형성되어 있다. 보호 부재(180)는 상온 또는 저온에서 형성할 수 있는 불소계 중합체 또는 파릴렌 따위로 만들어질 수 있으며, 제조 과정에서 유기 반도체(154)가 손상되는 것을 방지한다.
격벽(361) 위에는 접촉 구멍(185)을 통해서 드레인 전극(175)과 연결되는 화소 전극(192)이 형성되어 있다. 화소 전극(192)은
유기 전도체인 PEDOT(poly(3,4-ethylendedioxythiophene) 또는 ITO(indium tin oxide) 분말을 포함하는 잉크를 잉크젯 인쇄 방법으로 형성할 수 있다.
화소 전극(192)은 제2 개구부(184b) 및 제3 개구부(184c)를 포함하는 화소 영역 전체에 걸쳐 형성되어 있으며, 접촉 구멍(185)을 통해서 드레인 전극(175)으로부터 데이터 신호를 입력 받는다.
그리고 화소 전극(192) 아래에는 반사 전극(191)이 형성되어 있다.
반사 전극(191)은 나노 미터(nano meter) 단위의 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 알루미늄(Al), 몰리브덴(Mo) 따위의 반사성 금속 입자를 포함한 잉크를 잉크젯 인쇄 방식으로 인쇄하여 형성할 수 있다.
이때, 각각의 반사 전극(191)은 제2 개구부(184b) 내에 위치하며 제2 개구 부(184b)의 가장자리로부터 제2 개구부(184b)의 중심으로 갈수록 두께가 얇아지는 오목 렌즈 형태이다.
반사 전극(191)을 오목 렌즈로 형성하면 도 4에서와 같이 외부에서 입사되는 광이 반사 전극(191)의 가장자리의 경사면에서 난반사 된다.
본 발명의 실시예에서와 같이 제2 개구부(184b) 내에만 반사 전극(191)을 형성하면 도 4에서와 같이 제2 개구부(184b)를 구획하는 격벽(361)의 표면에는 화소 전극(192)만 형성된다. 따라서 제2 개구부(184b)를 구획하는 격벽을 투과 영역(TA)으로 사용할 수 있다.
따라서 반사 전극(191)이 형성되는 제2 개구부(184b)의 면적이 제3 개구부(184c)의 면적보다 넓더라도 제2 개구부(184b)를 구획하는 격벽도 투과 영역(TA)이 되므로 실질적으로 광이 반사되는 영역과 투과되는 영역의 면적은 동일할 수 있다.
화소 전극(192)은 별도로 마련되는 공통 전극(도시하지 않음)과 함께 전계를 형성하는 역할을 한다.
그러면 도 1 및 도 2의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 5 내지 9와 기설명한 도 2를 참고하여 설명한다
도 5 내지 도 9는 본 발명의 한 실시예에 따라 박막 트랜지스터 기판을 제조하는 방법을 순서대로 도시한 단면도이다.
도 5에 도시한 바와 같이, 기판(110) 위에 게이트선(121)을 형성한다.
게이트선(121)은 금속을 포함하는 용액을 이용한 잉크젯 인쇄 방법으로 형성 하거나, 스퍼터링 따위로 증착한 후 패터닝하여 형성할 수 있다.
그런 다음 게이트선(121) 위에 게이트 절연막(140)을 형성한다.
게이트 절연막(140)은 무기 화합물 또는 용해성 고분자 화합물로 형성할 수 있으며 무기 화합물로 형성할 경우 감광막을 이용한 식각공정으로 형성할 수 있으며, 용해성 고분자 화합물로 형성할 경우 잉크젯 인쇄 방법으로 형성할 수 있다.
도 6에 도시한 바와 같이, 게이트 절연막(140) 위에 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다. 데이터선(171) 및 드레인 전극(175)은 게이트선(121)과 동일한 방법으로 형성할 수 있다.
도 7에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175) 위에 제1 내지 제3 개구부(184a, 184b, 184c)와 접촉 구멍(185)을 가지는 격벽(361)을 형성한다.
용액 공정이 가능한 투명한 유기 물질로 형성할 경우 잉크젯 인쇄 방법으로 형성할 수 있으며, 감광성을 가지는 투명한 유기 물질로 형성할 경우 노광 및 현상 공정으로 형성할 수 있다.
도 8에 도시한 바와 같이, 잉크젯 인쇄 방법으로 제1 개구부(184a) 내에 유기 반도체(154)를 형성한다.
그런 다음, 잉크젯 인쇄 방법 또는 사진 식각 공정 등을 이용하여 유기 반도체(154)를 덮는 보호 부재(180)를 형성한다.
도 9에 도시한 바와 같이, 잉크젯 인쇄 방법으로 제2 개구부(184b) 내에 반사 전극(191)을 각각 형성한다. 제2 개구부(184b)내에 떨어진 잉크는 시간이 지날 수록 커피 자국 효과(coffee stain effect)에 의해서 격벽(361)과 가까운 제2 개구부(184b)의 가장자리로부터 제2 개구부(184b)의 중심으로 갈수록 두께가 얇아지면서 오목 렌즈를 형성한다.
반사 전극(191)을 형성하는 잉크의 양을 조절하여 반사 전극(191) 가장자리 경사면의 경사각을 조절할 수 있다.
도 2에 도시한 바와 같이, 반사 전극(191) 위에 잉크젯 인쇄 방법으로 투명 전극(192)을 형성한다.
이때, 반사 전극(191)과 투명 전극(192)을 이루는 물질은 서로 반응하지 않는 특성(orthogonality)을 가지는 물질을 선택하여 형성한다.
<실시예 2>
도 10은 본 발명의 다른 실시예에 따른 박막 트랜지스터 단면도로 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 10에 도시한 박막 트랜지스터 기판의 대부분의 층간 구조는 도 2에 도시한 박막 트랜지스터 기판과 같으므로 이하에서는 도 2에 도시한 박막 트랜지스터 기판과 다른 부분에 대해서만 설명한다.
도 10를 참조하면, 반사 전극(191)은 제2 개구부(184b)를 구획하는 격벽(361)과 인접한 부분에만 형성되어 있고, 제2 개구부(184b)의 중앙에는 형성되어 있지 않다.
반사형으로 사용될 때, 표시에 사용되는 광은 반사 전극(191)에서 반사되어 정면으로 되돌아 나오는 광이 아니고 불규칙하게 산란되는 광이다. 정면으로 되돌아 나오는 광이 많을 경우에는 액정 표시 장치의 화면에 사물이 비쳐 보이게 되어 표시 품질이 저하된다. 따라서 빛을 정면 반사할 가능성이 높은 개구부(184b) 중앙의 평탄부(TC)에는 반사 전극(191)을 형성하지 않음으로써, 정면 반사를 줄임과 동시에 평탄부(TC)를 통해서 광이 투과 되도록 하여 평탄부(TC)를 투과 영역으로 이용할 수 있다. 빛의 반사는 개구부(184b) 가장자리에만 형성된 반사 전극(191)이 형성하는 경사면(R)에서만 이루어지므로 정면으로 되돌아 나오는 광이 거의 없다.
이와 같은 구조는 잉크에 포함되는 용매를 조절하여 형성할 수 있다. 용매의 특성 중 끓는점이 높을수록 커피 자국 효과가 강하게 나타나 평탄부에 잉크가 남지 않고, 끓는점이 낮을수록 평탄부에 잉크가 많이 남겨지므로 이를 적절히 혼합하면 원하는 두께를 얻을 수 있다.
<실시예 3>
도 11은 본 발명의 다른 실시예에 따른 박막 트랜지스터 배치도이고, 도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12에 도시한 박막 트랜지스터 기판의 대부분의 층간 구조는 도 1 및 2에 도시한 박막 트랜지스터 기판과 같으므로 이하에서는 도 1 및 2에 도시한 박막 트랜지스터 기판과 다른 부분에 대해서만 설명한다.
도 11 및 도 12를 참조하면, 반사 전극(191)이 형성되는 제2 개구부(184b)는 박막 트랜지스터의 상부에도 형성되어 있다.
이때, 반사 전극(191)과 하부의 소스 전극 (173)및 드레인 전극(175)과 단락되는 것을 방지하기 위해서 박막 트랜지스터와 중첩하는 부분(TQ)의 제2 개구부(184b2) 내에는 화소 영역 내에 위치하는 제2 개구부(184b1)과 달리 격벽을 완전히 제거하지 않고 남겨 반사 전극(191)과 소스 전극(173) 및 드레인 전극(175)이 절연되도록 한다. 그러나 화소 영역의 제2 개구부(184b1)도 박막 트랜지스터와 중첩하는 제2 개구부(184b2)와 같이 격벽을 남길 수 있다(도시하지 않음).
이처럼 박막 트랜지스터와 중첩 하는 부분(TQ)에 위치하는 제2 개구부(184b2) 아래에 격벽을 남기는 것은 서로 다른 두께를 가지는 감광막 패턴을 이용하여 형성할 수 있다.
즉, 제2 개구부(184b1, 184b2)를 포함하는 격벽을 형성할 때, 화소 영역 내에 위치하는 제2 개구부(184b1)가 형성되는 제1 부분, 제2 개구부(184b1, 184b2)를 구획하는 격벽이 형성되는 제2 부분 및 박막 트랜지스터와 중첩하는 부분(TQ)에 형성되는 제2 개구부(184b2) 내에 남겨지는 격벽의 제3 부분과 대응하는 감광막 패턴을 형성한다. 이때, 제1 내지 제3 부분과 대응하는 감광막 패턴의 두께는 서로 다르게 형성한다.
이와 같이 두께가 다른 감광막 패턴을 이용하면, 박막 트랜지스터와 중첩하는 부분(TQ)에 형성되는 제2 개구부(184b2)를 구획하는 격벽이 제2 개구부 내(184b2)에 남겨지는 바닥부(362)를 가지도록 형성할 수 있다.
박막 트랜지스터가 위치하는 부분은 소스 전극(173), 드레인 전극(175) 및 반도체(154) 등으로 인해서 투과 영역으로는 사용할 수 없으며 광을 가리기 위한 차광 부재가 형성되는 곳이다.
본 발명의 실시예에서는 이러한 박막 트랜지스터 위에도 반사 전극(191)을 형성함으로써 광을 가림과 동시에 반사 전극(191)의 면적이 증가되어 반사 효율을 증가시킬 수 있다.
<실시예4>
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 배치도이고, 도 14는 도 13의 XIV-XIV선을 따라 잘라 도시한 단면도이다.
도 13 및 도 14에 도시한 박막 트랜지스터 기판의 대부분의 층간 구조는 도 1 및 도 2에 도시한 박막 트랜지스터 기판과 같으므로 이하에서는 도 1 및 2에 도시한 박막 트랜지스터 기판과 다른 부분에 대해서만 설명한다.
도 13 및 14를 참조하면, 유기 반도체(154)는 게이트 전극(124) 아래에 위치한다.
구체적으로는 기판(110) 위에 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175)이 형성되어 있고, 소스 전극(173) 및 드레인 전극(175) 사이에 위치하며 이들과 접촉하는 유기 반도체(154)가 형성되어 있다. 유기 반도체(154) 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에는 게이트 전극(124)을 포함하는 게이트선(121)이 형성되어 있다.
그리고 게이트선(121) 위에는 제2 개구부(184b) 및 제3 개구부(184c)와 접촉 구멍(185)이 형성되어 있다.
게이트선(121) 아래에 유기 반도체(154)가 이미 형성되어 있으므로 도 1의 제1 개구부(184a)는 형성되지 않는다.
그리고 본 실시예에서는 드레인 전극(175)을 노출하기 위해서 접촉 구멍(185)이 격벽(361) 및 게이트 절연막(140)을 관통하여 형성되어 있다.
접촉 구멍(185)를 형성하기 위하여 게이트 절연막(140)을 식각하는 것은 격벽(361)과는 별도의 식각 공정으로 진행할 수 있다.
제2 개구부(184b)에는 반사 전극(191)이 형성되어 있고, 반사 전극(191), 제3 개구부(184c) 및 접촉 구멍(185)을 포함하는 화소 영역에는 화소 전극(192)이 형성되어 있다.
이상에서는 유기 반도체를 포함하는 박막 트랜지스터 기판에 대해서 설명하였으나, 본 발명의 실시예에 따른 화소 전극은 다결정 규소 또는 비절질 규소로 이루어지는 반도체를 포함하는 박막 트랜지스터 기판에 대해서도 동일하게 사용할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 4는 도 2의 반사 전극 부분을 확대한 확대도이다.
도 5 내지 도 9는 본 발명의 한 실시예에 따라 박막 트랜지스터 기판을 제조하는 방법을 순서대로 도시한 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 박막 트랜지스터 단면도로 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 박막 트랜지스터 배치도이다.
도 12는 도 11의 XII-XII선을 따라 잘라 도시한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 14는 도 13의 XIV-XIV선을 따라 잘라 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 140: 게이트 절연막
154: 반도체 171: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호 부재
184a, 184b, 184c: 제1 내지 제3 개구부
185: 접촉 구멍 190: 화소 전극
191: 반사 전극 192: 투명 전극
361: 격벽
TA, TC, TQ: 투과 영역

Claims (22)

  1. 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 절연되어 교차하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 형성되어 있으며, 복수의 제1 개구부를 구획하는 격벽,
    상기 제1 개구부 내에 위치하도록 형성되어 있는 반사 전극,
    상기 반사 전극 위에 형성되어 있으며 상기 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극을 포함하고,
    상기 반사 전극은 상기 제1 개구부 내에 위치하고, 상기 제1 개구부 주변에 위치하는 상기 격벽 위에는 위치하지 않고,
    상기 격벽은 상기 박막 트랜지스터와 중첩하는 곳에 위치하는 복수의 제2 개구부를 가지며,
    상기 반사 전극은 상기 제2 개구부 내에 형성되어 있는 제1 부분을 포함하며,
    상기 제2 개구부 내의 상기 반사 전극의 상기 제1 부분 위에는 상기 화소 전극이 형성되어 있는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 반사 전극의 상부 표면은 오목한 형상을 이루는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 반사 전극은 잉크젯 인쇄 방법으로 형성된 것인 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 격벽은 투명한 유기 물질로 이루어져 있는 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 화소 전극은 잉크젯 인쇄 방법으로 형성된 것인 박막 트랜지스터 기판.
  6. 삭제
  7. 제1항에서,
    상기 반사 전극은 제1 및 제2 개구부를 구획하는 상기 격벽에 가까워질수록 두께가 두꺼워져서 오목한 형상을 이루는 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 격벽은 상기 제2 개구부의 바닥을 이루는 바닥부을 포함하고, 상기 제2 개구부 내의 상기 반사 전극의 상기 제1 부분은 상기 바닥부 위에 형성되어 있는 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 격벽은 상기 제1 개구부와 분리되어 있으며 상기 화소 전극과 중첩하는 제3 개구부를 가지는 박막 트랜지스터 기판.
  10. 제9항에서,
    상기 제1 개구부, 제2 개구부 및 제3 개구부 중 적어도 하나의 평면 패턴은 원 또는 다각형인 박막 트랜지스터 기판.
  11. 제10항에서,
    상기 박막 트랜지스터는 상기 게이트선과 연결되어 있는 게이트 전극,
    상기 게이트 전극과 중첩하는 반도체,
    상기 반도체와 중첩하며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 반도체와 중첩하며 상기 소스 전극과 마주하는 드레인 전극을 포함하고,
    상기 화소 전극은 상기 격벽에 형성되어 있는 접촉 구멍을 통해서 상기 드레인 전극과 연결되어 있는 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 접촉 구멍은 상기 제3 개구부와 연결되어 있는 박막 트랜지스터 기판.
  13. 제11항에서,
    상기 반도체는 유기 반도체인 박막 트랜지스터 기판.
  14. 제1항에서,
    상기 격벽은 상기 제1 개구부와 분리되어 있으며 상기 화소 전극과 중첩하는 제3 개구부를 가지는 박막 트랜지스터 기판.
  15. 제1항에서,
    상기 박막 트랜지스터는 상기 게이트선과 연결되어 있는 게이트전극,
    상기 게이트 전극과 중첩하는 반도체,
    상기 반도체와 중첩하며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 반도체와 중첩하며 상기 소스 전극과 마주하는 드레인 전극을 포함하고,
    상기 화소 전극은 상기 격벽에 형성되어 있는 접촉 구멍을 통해서 상기 드레인 전극과 연결되어 있는 박막 트랜지스터 기판.
  16. 제15항에서,
    상기 반도체는 유기 반도체인 박막 트랜지스터 기판.
  17. 제1항에서,
    상기 격벽은 투명한 유기 물질로 이루어지는 박막 트랜지스터 기판.
  18. 제1항에서,
    상기 제1 개구부는 격벽과 인접한 제1 영역과 제1 영역에 의하여 둘러싸여 있는 제2 영역을 포함하고,
    상기 반사 전극은 상기 제1 영역에 형성되어 있으며 상기 격벽에 가까워질수록 두께가 두꺼워져 경사면을 이루는 박막 트랜지스터 기판.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020080078938A 2008-08-12 2008-08-12 박막 트랜지스터 표시판 및 그 제조 방법 KR101534008B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080078938A KR101534008B1 (ko) 2008-08-12 2008-08-12 박막 트랜지스터 표시판 및 그 제조 방법
US12/369,646 US8045105B2 (en) 2008-08-12 2009-02-11 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080078938A KR101534008B1 (ko) 2008-08-12 2008-08-12 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100020239A KR20100020239A (ko) 2010-02-22
KR101534008B1 true KR101534008B1 (ko) 2015-07-07

Family

ID=41680678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080078938A KR101534008B1 (ko) 2008-08-12 2008-08-12 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8045105B2 (ko)
KR (1) KR101534008B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
US9047500B2 (en) * 2012-08-13 2015-06-02 Palo Alto Research Center Incorporated Integrated thin film imager for bright field, dark field, and frustrated total internal reflection imaging
KR20140058789A (ko) * 2012-11-06 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN104330928A (zh) * 2014-10-28 2015-02-04 深圳市华星光电技术有限公司 像素电极层、阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017273A (ja) * 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP2005084515A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp カラーフィルタ基板及びその製造方法、電気光学装置、並びに電子機器
JP2005266206A (ja) * 2004-03-18 2005-09-29 Hitachi Chem Co Ltd 液晶表示装置
US20070013839A1 (en) * 2005-07-14 2007-01-18 Samsung Electronics Co., Ltd. Liquid crystal display device with reduced defect rate and improved color reproductivity

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3858507B2 (ja) 1999-03-17 2006-12-13 セイコーエプソン株式会社 液晶装置、その製造方法及び電子機器
TWI224227B (en) 1999-07-14 2004-11-21 Sanyo Electric Co Method for making a reflection type liquid crystal display device
KR100866082B1 (ko) 2001-12-20 2008-10-30 엘지디스플레이 주식회사 반사 또는 반사투과형 액정표시장치와 반사층 및 제조방법
KR100475110B1 (ko) * 2001-12-26 2005-03-10 엘지.필립스 엘시디 주식회사 반사형 액정표시소자 및 그 제조방법
KR100835169B1 (ko) 2001-12-28 2008-06-04 엘지디스플레이 주식회사 반사판을 가진 액정표시장치용 어레이기판의 제조방법
JP2004219449A (ja) 2003-01-09 2004-08-05 Alps Electric Co Ltd 反射体の製造方法及び反射体並びに液晶表示装置
JP2004216208A (ja) 2003-01-09 2004-08-05 Alps Electric Co Ltd 反射体の製造方法及び反射体並びに液晶表示装置
JP2005055829A (ja) 2003-08-07 2005-03-03 Alps Electric Co Ltd 半透過反射膜の製造方法
KR100989465B1 (ko) 2003-12-30 2010-10-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20060034032A (ko) 2004-10-18 2006-04-21 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
TWI314236B (en) * 2005-03-01 2009-09-01 Au Optronics Corp Substrate for liquid crystal display and the method making the same
KR20070007423A (ko) * 2005-07-11 2007-01-16 삼성전자주식회사 표시기판 및 이를 구비한 액정표시패널
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US20080049176A1 (en) * 2006-08-25 2008-02-28 Samsung Electronics Co., Ltd. Thin film transistor-array substrate, transflective liquid crystal display device with the same, and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017273A (ja) * 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP2005084515A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp カラーフィルタ基板及びその製造方法、電気光学装置、並びに電子機器
JP2005266206A (ja) * 2004-03-18 2005-09-29 Hitachi Chem Co Ltd 液晶表示装置
US20070013839A1 (en) * 2005-07-14 2007-01-18 Samsung Electronics Co., Ltd. Liquid crystal display device with reduced defect rate and improved color reproductivity

Also Published As

Publication number Publication date
US8045105B2 (en) 2011-10-25
US20100038647A1 (en) 2010-02-18
KR20100020239A (ko) 2010-02-22

Similar Documents

Publication Publication Date Title
CN108987436B (zh) 显示装置
KR101240652B1 (ko) 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR100467944B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법
KR101133767B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4953166B2 (ja) 表示パネルの製造方法
US8383468B2 (en) Display device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
CN103840090A (zh) 制造有机发光二极管显示装置的方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN111684602B (zh) 阵列基板及其制作方法、显示面板
KR101534008B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20220051065A (ko) 표시 장치
KR100993608B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101882513B1 (ko) 전기 습윤 표시 기판 및 이의 제조 방법
US7220610B2 (en) Manufacturing method of array substrate for liquid crystal display device
CN110718570A (zh) 显示面板及显示装置
US8896902B2 (en) Microelectromechanical system substrate and display apparatus having the same
KR20130007872A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR100542998B1 (ko) 평판표시장치 및 그의 제조방법
KR100744401B1 (ko) 반투과형 액정표시장치의 어레이 기판 및 이의 제조 방법
WO2021102811A1 (zh) 阵列基板及其制作方法、显示装置
CN101728398A (zh) 薄膜晶体管基板、显示面板、显示装置及其制造方法
KR20060080271A (ko) 표시 기판 및 이의 제조 방법
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR101665062B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 5